JP4313907B2 - Imaging apparatus and control method thereof - Google Patents
Imaging apparatus and control method thereof Download PDFInfo
- Publication number
- JP4313907B2 JP4313907B2 JP23971699A JP23971699A JP4313907B2 JP 4313907 B2 JP4313907 B2 JP 4313907B2 JP 23971699 A JP23971699 A JP 23971699A JP 23971699 A JP23971699 A JP 23971699A JP 4313907 B2 JP4313907 B2 JP 4313907B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- delay
- output
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Devices (AREA)
- Picture Signal Circuits (AREA)
- Color Television Image Signal Generators (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、デジタル画像信号処理を行う撮像装置、特に静止画の良好な信号処理を実現可能な撮像装置及びその制御方法に関するものである。
【0002】
【従来の技術】
従来より、例えばデジタルカメラでは、CCD等の撮像センサから出力される映像信号をリアルタイムに処理してEVF画像を作成する動画の信号処理と、同撮像センサから出力される映像信号を一旦DRAM等に記憶した後に信号処理を行う静止画の信号処理とが行われている。この信号処理は、複数の水平フィルタ処理、垂直フィルタ処理等から構成されており、水平H0、垂直V0画素の入力された映像信号を信号処理し、有効領域が水平H1、垂直V1画素の画像データを現像して出力するようにしている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記のような従来の撮像装置にあっては、撮像センサから出力される画像データの左辺及び右辺では、信号処理の内部のフィルタにおいて幾何学的に連続した映像信号が入力されず、適切なフィルタ処理ができない。
【0004】
このため、水平H1は必ずH0より小さくなり、その量は信号処理が水平Nタップのフィルタと等価であるとした場合、次のようになる。
【0005】
H1=H0−N(Nが偶数の場合)
=H0−(N−1)(Nが奇数の場合)
同様に垂直に対しても、信号処理が水平Mタップのフィルタと等価であるとした場合、次のようになる。
【0006】
V1=V0−M(Mが偶数の場合)
=V0−(M−1)(Mが奇数の場合)
したがって、カメラの記録画像サイズよりも大きい有効領域を有する撮像センサを使用する必要があった。また、撮像センサの有効領域を大きくするには該撮像センサの面積を大きくする必要があり、コストがかかっていた。
【0007】
本発明の目的は、撮像センサの有効領域により近い画像出力を実現することができ、小型で安価な撮像装置及びその制御方法を提供することである。
【0008】
【課題を解決するための手段】
本発明に係る撮像装置及びその制御方法は、次のように構成したものである。
【0009】
(1)映像を電気信号に変換する撮像素子と、前記撮像素子からのアナログ映像信号をデジタル信号に変換するA/D変換器と、前記A/D変換器により変換されたデジタル映像信号を記憶する記憶手段と、前記記憶手段から読み出した映像信号を遅延する遅延手段と、前記遅延手段により遅延された映像信号を保持する保持手段と、前記遅延手段からの映像信号と前記保持手段からの映像信号の何れかを選択する選択手段と、前記選択手段により選択された映像信号に所定の信号処理を施す信号処理回路と、を備え、映像の左端の画素データを前記保持手段に保持し、該左端の次の画素データが前記遅延手段から出力された状態で映像信号の読み出し動作と遅延動作を停止し、所定期間前記保持手段の出力と前記遅延手段の出力を交互に選択して信号処理を行うとともに、映像の右端の一つ手前の画素データを前記保持手段に保持し、該右端の画素データが前記遅延手段から出力された状態で映像信号の読み出し動作と遅延動作を停止し、所定期間前記保持手段の出力と前記遅延手段の出力を交互に選択して信号処理を行うことを特徴とする撮像装置。
(2)前記記憶手段から映像信号が読み出されているとき以外は該記憶手段と前記遅延手段の動作を停止しないことを特徴とする前記(1)記載の撮像装置。
(3)撮像素子により映像を電気信号に変換し、前記撮像素子からのアナログ映像信号をデジタル信号に変換して記憶手段に格納し、前記記憶手段から読み出した映像信号を遅延し、遅延された映像信号を保持し、前記遅延した映像信号と保持した映像信号の何れかを選択し、選択された映像信号に所定の信号処理を施し、その際映像の左端の画素データを保持し、該左端の次の画素データが遅延された状態で映像信号の読み出し動作と遅延動作を停止し、所定期間保持された信号と遅延された信号を交互に選択して信号処理を行うとともに、映像の右端の一つ手前の画素データを保持し、該右端の画素データが遅延された状態で映像信号の読み出し動作と遅延動作を停止し、所定期間保持された信号と遅延された信号を交互に選択して信号処理を行うようにしたことを特徴とする撮像装置の制御方法。
(4)前記記憶手段から映像信号が読み出されているとき以外は記憶動作と遅延動作を停止しないようにしたことを特徴とする前記(3)記載の撮像装置の制御方法。
【0019】
【発明の実施の形態】
以下、本発明の実施例を図面について説明する。
【0020】
図1は本発明の第1の実施例の構成を示すブロック図であり、前述のデジタルカメラの要部を示している。
【0021】
図1において、1は映像を電気信号に変換する撮像素子であるCCD、2はCCD1からのアナログ映像信号をデジタル信号にA/D変換するA/D変換器、3はA/D変換されたデジタル映像信号を記憶(保持)する記憶手段であるDRAMで、メモリ書き込み手段であるメモリコントローラ4を通じて映像信号が書き込まれる。
【0022】
5はメモリ読み出し手段を兼ねたメモリコントローラ4によってDRAM3から読み出された映像信号と上記A/D変換された映像信号とを選択するセレクタ、6〜8はセレクタ5から出力される映像信号を遅延する遅延ライン(遅延手段)、9は映像信号に所定の信号処理を施す信号処理回路で、ここでは遅延ライン6〜8によって遅延された映像信号に対して信号処理を行う。10は全体を制御するCPUである。
【0023】
上記CCD1はカラーフィルタ配列を備えており、1Hの映像信号は点順次に二つのカラーフィルタに対応する信号を出力する。このため、図2に示すように、映像信号をA,Bの二つのグループに分けて示す。図2は映像信号を複製する領域を示す図であり、領域P1はA/D変換器2の出力をメモリコントローラ4がDRAM3に書き込む領域である。CPU10は図2に示すように、1ライン毎に、CCD1のカラーフィルタの1周期と等しい画素分である2画素を、1ラインの先頭と最後から所定回数複製し、それぞれ領域P2、領域P3の映像信号を作成する。
【0024】
そして、CPU10からの指示によって、メモリコントローラ4は領域P1,P2,P3の映像信号を読み出し、セレクタ5を通して1Hの遅延ライン6に出力する。この遅延ライン6の出力は、遅延ライン7と信号処理回路9へ出力される。また遅延ライン7の出力は遅延ライン8と信号処理回路9へ出力される。これらの遅延ライン6,7,8によって3Hの遅延ラインが構成され、その出力を信号処理回路9が信号処理する。信号処理回路9から出力された映像信号は、メモリコントローラ4を通じてDRAM3に書き込まれる。
【0025】
このように、映像の両端でCCD1の水平カラーフィルタ配列の繰り返し周期と等しい画素分の画像データを複数回複製し、該複製した領域を含む映像信号に対して信号処理を行うことにより、CCD1の有効領域により近い画像出力を実現することができ、小型で安価な撮像装置とすることができる。
【0026】
図3は本発明の第2の実施例の構成を示すブロック図であり、図1と同一符号は同一構成要素を示している。
【0027】
図3において、11〜13は遅延ライン6〜8によって遅延された映像信号を保持するラッチ(保持手段)、14〜16は遅延ライン6〜8からの映像信号とラッチ11〜13からの映像信号の何れかを選択するセレクタ(選択手段)で、選択された映像信号が信号処理回路9によって信号処理される。17はDRAM3に対する映像信号の書き込み手段及び読み出し手段を構成しているメモリコントローラ4、遅延ライン6〜8、ラッチ11〜13及びセレクタ14〜16を制御して映像の左右両端(両辺)で画像データの複製を行う複製コントローラ(制御手段)である。
【0028】
上記のように構成されたデジタルカメラにおいて、映像信号の左端においては、複製コントローラ17の制御によって左端の映像信号をラッチ6に保持し、左端から2番目の映像信号が遅延ライン6から出力された状態でメモリ読み出し動作と遅延動作を停止し、所定期間セレクタ14によって遅延ライン6とラッチ11の出力を交互に選択して信号処理回路9で信号処理を行う。
【0029】
また、映像信号の右端においては、同様に複製コントローラ17の制御によって右端の一つ手前の映像信号をラッチ11に保持し、右端の映像信号が遅延ライン6から出力された状態でメモリ読み出し動作と遅延動作を停止し、所定期間セレクタ14によって遅延ライン6とラッチ11の出力を交互に選択して信号処理回路9で信号処理を行う。
【0030】
そして、DRAM3から映像信号が読み出されているとき以外は、DRAM3の記憶動作と遅延ライン6〜8の遅延動作は停止しないようにしている。
【0031】
すなわち、静止画の信号処理時には、デジタル化された映像信号はメモリコントローラ4によってDRAM3に書き込まれた後に、メモリコントローラ4によって読み出され、セレクタ5を通り、1Hの遅延ライン6に送られる。このとき、遅延ライン6、遅延ライン7、遅延ライン8の三つの遅延ラインによって3Hの遅延ラインが構成されている。
【0032】
上記各遅延ライン6,7,8の出力は、複製コントローラ17の制御によってラッチ11,12,13にそれぞれ保持される。また信号処理回路9に入力される映像信号は、セレクタ14,15,16の出力であり、セレクタ14は複製コントローラ17の制御によって、遅延ライン6の出力とラッチ11の出力から何れかを選択し、セレクタ15は複製コントローラ17の制御によって、遅延ライン7の出力とラッチ12の出力から何れかを選択し、セレクタ16は複製コントローラ17の制御によって、遅延ライン8の出力とラッチ13の出力から何れかを選択する。
【0033】
また、信号処理回路9は入力された映像信号を信号処理し、画像データを作成して出力する。この信号処理回路9から出力された画像データは、メモリコントローラ4によってDRAM3に書き込まれる。
【0034】
図4は映像信号の左端での画像データの複製を行うタイミングを示す図であり、遅延ライン6の出力(CLK)、ラッチ11の出力、セレクタ14の出力、メモリコントローラ4の制御信号、遅延ライン6の動作制御信号、ラッチ11の保持制御信号、及びセレクタ14の選択制御信号を示している。同様に、図5は映像信号の右端での画像データの複製を行うタイミングを示す図である。
【0035】
映像信号の左端においては、複製コントローラ17は図4に示すように、メモリコントローラ4の映像信号の読み出しと、遅延ライン6,7,8の遅延動作と、ラッチ11,12,13の保持動作と、セレクタ14,15,16の選択動作を制御することによって、映像信号の複製を行う。また、CCD1はカラーフィルタ配列を備えており、1Hの映像信号は点順次に二つのカラーフィルタに対応する信号を出力する。このため図4においては、映像信号をA,Bの2つのグループに分けて示している。
【0036】
図4において、時刻t1では、メモリコントローラ4の制御信号はHigh(高レベル)であり、この制御信号がHighの期間はメモリコントローラ4はDRAM3からデジタル化された映像信号を読み出す。遅延ライン6の動作制御信号もHighであり、この制御信号がHighの期間は遅延ライン6はメモリコントローラ4からの出力を取り込み、1H遅延した映像信号を出力する。また、ラッチ11の保持動作制御信号はHighであり、この制御信号がHighの期間はラッチ11はラッチしたデータを保持する。セレクタ14の選択制御信号はLow(低レベル)であり、この制御信号がLowの期間はセレクタ14は遅延ライン6の出力を選択する。
【0037】
時刻t2では、遅延ライン6から左端の最初の映像信号であるA0が出力される。複製コントローラ17はラッチ11の保持制御信号をHighにし、次のサイクルにおいてラッチ11がデータを取り込むように制御する。
【0038】
時刻t3においては、遅延ライン6から左端から2番目の映像信号であるB0が出力される。複製コントローラ17は、メモリコントローラ4の制御信号をLowにし、時刻t6までの期間DRAM3からの読み出しを停止する。また、遅延ライン6の動作制御信号をLowにし、時刻t6までの期間遅延ライン6の動作を停止する。また、ラッチ11の保持動作制御信号をHighにし、ラッチ11に映像信号A0を保持させる。
【0039】
時刻t4においては、遅延ライン6の制御信号(Low)によって遅延ライン6の出力は前のサイクルの状態のまま保持される。複製コントローラ17はセレクタ14の選択制御信号をHighにする。これによって、セレクタ14はラッチ11の出力を選択する。このサイクルから時刻t6までは、セレクタ14の選択制御信号はトグル動作を行い、これによってセレクタ14は映像信号A0とB0を交互に出力する。
【0040】
時刻t5においては、メモリコントローラ4の制御信号及び遅延ライン6の動作制御信号はHighになり、次のサイクルからDRAM3からの映像信号の読み出しと遅延ライン6の動作を再開する。
【0041】
時刻t6では、遅延ライン6から左端から3番目の映像信号A1が出力される。複製コントローラ17はセレクタ14の選択制御信号のトグル動作を停止し、Lowの状態を続ける。同様に、複製コントローラ17は、遅延ライン7,8とラッチ12,13とセレクタ15,16をそれぞれ制御することによって、左端での映像信号の複製を行う。
【0042】
また、映像信号の右端においては、複製コントローラ17は図5に示すように、メモリコントローラ4の映像信号の読み出しと、遅延ライン6,7,8の動作と、ラッチ11,12,13の保持動作と、セレクタ14,15,16の選択を制御することによって、映像信号の複製を行う。
【0043】
図5の時刻t7においては、複製コントローラ17はメモリコントローラ4の制御信号をHighにかつ遅延ライン6の動作制御信号もHighにし、これにより遅延ライン6から映像信号が読み出される。このとき読み出される映像信号は、1ラインの水平サイズを2nとするBn−2である。セレクタ14の選択制御信号はLowであり、セレクタ14は遅延ライン6の出力を選択する。
【0044】
時刻t8においては、複製コントローラ17はラッチ11の保持動作制御信号をLowにし、これによって次のサイクルにラッチ11は遅延ライン6の出力をラッチする。
【0045】
時刻t9においては、複製コントローラ17はメモリコントローラ4の制御信号及び遅延ライン6の動作制御信号をLowにし、これによって次のサイクルからDRAM3からの映像信号の読み出しと遅延ライン6の動作を停止する。また、ラッチ11の保持動作制御信号をHighにし、1ラインの最後から2番目の映像信号であるAn−1の保持を行う。
【0046】
時刻t9では、遅延ライン6から1ラインの最後の映像信号であるBn−1が読み出される。
【0047】
時刻t10では、複製コントローラ17はセレクタ14の選択制御信号をHighにする。これによって、セレクタ14はラッチ11の出力を選択する。このサイクルから時刻t12までは、セレクタ14の選択制御信号はトグル動作を行い、これによってセレクタ14は映像信号An−1とBn−1を交互に出力する。
【0048】
時刻t11では、メモリコントローラ4の制御信号及び遅延ライン6の動作制御信号はHighになり、次のサイクルからDRAM3からの映像信号の読み出しと遅延ライン6の動作を再開する。
【0049】
時刻t12では、複製コントローラ17はセレクタ14の選択制御信号のトグル動作を停止し、Lowの状態を続ける。同様に、複製コントローラ17は、遅延ライン7,8とラッチ12,13とセレクタ15,16をそれぞれ制御することによって、右端での映像信号の複製を行う。
【0050】
また、動画の信号処理時には、CCD1から出力される映像信号を停止することはできない。このため、遅延ライン6,7,8の動作を停止することができない。したがって、複製コントローラ17は、遅延ライン6,7,8の動作制御信号を常にHighにし、ラッチ11,12,13の保持動作制御信号も常にHighにし、セレクタ14,15,16の選択制御信号は常にLowにし、セレクタ14,15,16がそれぞれ遅延ライン6,7,8の出力を選択するように制御を行い、映像信号の複製は行わない。
【0051】
なお、本実施例においては、撮像センサのカラーフィルタの水平繰り返し周期を2として、遅延ライン6,7,8の出力を保持するためにラッチ11,12,13を使用したが、水平繰り返し周期が2より大きい場合には、遅延ライン6,7,8の出力を保持するためのラッチの段数を増やし、セレクタ14,15,16の選択制御を変更することによって容易に対応することができる。この場合、必要なラッチの数は遅延ライン一つに対して(撮像センサのカラーフィルタの水平繰り返し周期−1)個である。
【0052】
【発明の効果】
以上説明したように、本発明によれば、映像の左右両端において画像データの複製を行うことによって、映像の左右両端での信号処理におけるデジタルフィルタの演算が安定する。このため、撮像素子の有効映像信号領域により近い画像データを記録することができる。また、記録する画像データの大きさが従来と同じ大きさの場合、従来より少ない画素数の撮像素子を使用することができ、コストダウン、装置の小型化、少消費電力化を図ることができる。
【0053】
また、遅延手段からの読み出し後に映像信号の複製を行うことにより、複製のために遅延手段の記憶容量を増やす必要がなくなり、かつCPUで映像信号の左右両端の複製をする必要がなく、CPUのタイム及び映像信号を格納する記憶手段の容量を削減することができ、経済的である。
【図面の簡単な説明】
【図1】 本発明の第1の実施例の構成を示すブロック図
【図2】 映像信号の複製を行う領域を示す図
【図3】 本発明の第2の実施例の構成を示すブロック図
【図4】 映像信号の左端での複製を行うタイミングを示す図
【図5】 映像信号の右端での複製を行うタイミングを示す図
【符号の説明】
1 CCD(撮像素子)
2 A/D変換器
3 DRAM(記憶手段)
4 メモリコントローラ(書き込み手段,読み出し手段)
5 セレクタ
6 遅延ライン(遅延手段)
7 遅延ライン(遅延手段)
8 遅延ライン(遅延手段)
9 信号処理回路
10 CPU
11 ラッチ(保持手段)
12 ラッチ(保持手段)
13 ラッチ(保持手段)
14 セレクタ(選択手段)
15 セレクタ(選択手段)
16 セレクタ(選択手段)
17 複製コントローラ(制御手段)[0001]
BACKGROUND OF THE INVENTION
The present invention, digital image signal processing image pickup apparatus which performs, and in particular good signal processable imaging equipment realizing a still image and a control method thereof.
[0002]
[Prior art]
Conventionally, for example, in a digital camera, a video signal output from an image sensor such as a CCD is processed in real time to create an EVF image, and a video signal output from the image sensor is once stored in a DRAM or the like. The still image signal processing is performed in which signal processing is performed after storage. This signal processing is composed of a plurality of horizontal filter processes, vertical filter processes, etc., and performs signal processing on the input video signal of horizontal H0 and vertical V0 pixels, and image data of which the effective area is horizontal H1 and vertical V1 pixels. Is developed and output.
[0003]
[Problems to be solved by the invention]
However, in the conventional imaging apparatus as described above, a geometrically continuous video signal is not input to the left side and the right side of the image data output from the imaging sensor in the internal filter of the signal processing. Cannot perform proper filtering.
[0004]
Therefore, the horizontal H1 is always smaller than H0, and the amount thereof is as follows when the signal processing is equivalent to a horizontal N-tap filter.
[0005]
H1 = H0-N (when N is an even number)
= H0- (N-1) (when N is an odd number)
Similarly, assuming that signal processing is equivalent to a horizontal M-tap filter with respect to the vertical, it is as follows.
[0006]
V1 = V0-M (when M is an even number)
= V0- (M-1) (when M is an odd number)
Therefore, it is necessary to use an image sensor having an effective area larger than the recorded image size of the camera. Further, to increase the effective area of the image sensor, it is necessary to increase the area of the image sensor, which is costly.
[0007]
An object of the present invention, Ki out to realize an image output closer to the effective area of the image sensor is to provide an inexpensive image pickup apparatus and a control method in a small size.
[0008]
[Means for Solving the Problems]
An imaging apparatus and a control method thereof according to the present invention are configured as follows.
[0009]
(1) An image sensor that converts video into an electrical signal, an A / D converter that converts an analog video signal from the image sensor into a digital signal, and a digital video signal converted by the A / D converter are stored. Storage means, delay means for delaying the video signal read from the storage means, holding means for holding the video signal delayed by the delay means, video signal from the delay means and video from the holding means A selection means for selecting one of the signals, and a signal processing circuit for performing predetermined signal processing on the video signal selected by the selection means, and holding the pixel data at the left end of the video in the holding means, While the next pixel data at the left end is output from the delay means, the video signal readout operation and the delay operation are stopped, and the output of the holding means and the output of the delay means are alternately selected for a predetermined period. Then, the pixel data immediately before the right end of the video is held in the holding means, and the readout operation and the delay operation of the video signal are performed in a state where the pixel data on the right end is output from the delay means. An image pickup apparatus that stops and performs signal processing by alternately selecting the output of the holding unit and the output of the delay unit for a predetermined period.
(2) The imaging apparatus according to (1), wherein the operations of the storage unit and the delay unit are not stopped except when a video signal is read from the storage unit.
(3) The image is converted into an electric signal by the image pickup device, the analog video signal from the image pickup device is converted into a digital signal and stored in the storage means, and the video signal read from the storage means is delayed and delayed. Holding a video signal, selecting either the delayed video signal or the held video signal, performing a predetermined signal processing on the selected video signal, holding the pixel data at the left end of the video, In the state where the next pixel data is delayed, the readout operation and the delay operation of the video signal are stopped, and the signal processing is performed by alternately selecting the signal held for a predetermined period and the delayed signal, and at the right end of the video Holds the previous pixel data, stops the video signal readout operation and delay operation in a state where the rightmost pixel data is delayed, and alternately selects the signal held for a predetermined period and the delayed signal. signal Control method for an imaging apparatus which is characterized in that to perform the management.
(4) The control method for an image pickup apparatus according to (3), wherein the storage operation and the delay operation are not stopped except when a video signal is read from the storage means.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0020]
FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention, and shows the main part of the digital camera.
[0021]
In FIG. 1, 1 is a CCD which is an image pickup device for converting an image into an electric signal, 2 is an A / D converter for A / D converting an analog image signal from the
[0022]
Reference numeral 5 denotes a selector for selecting a video signal read from the DRAM 3 by the memory controller 4 also serving as a memory reading means and the A / D converted video signal, and 6 to 8 delay the video signal output from the selector 5. A delay line (delay means) 9 is a signal processing circuit for performing predetermined signal processing on the video signal. Here, the signal processing is performed on the video signal delayed by the delay lines 6-8.
[0023]
The
[0024]
Then, in response to an instruction from the
[0025]
As described above, the image data of pixels equal to the repetition period of the horizontal color filter array of the
[0026]
FIG. 3 is a block diagram showing the configuration of the second embodiment of the present invention. The same reference numerals as those in FIG. 1 denote the same components.
[0027]
In FIG. 3, 11-13 are latches (holding means) for holding the video signals delayed by the delay lines 6-8, and 14-16 are the video signals from the delay lines 6-8 and the video signals from the latches 11-13. The selected video signal is signal-processed by the signal processing circuit 9 by a selector (selection means) for selecting any one of the above. Reference numeral 17 denotes a memory controller 4,
[0028]
In the digital camera configured as described above, at the left end of the video signal, the video signal at the left end is held in the
[0029]
Similarly, at the right end of the video signal, the video signal immediately before the right end is held in the latch 11 under the control of the duplication controller 17, and the memory read operation is performed with the right end video signal being output from the
[0030]
The storage operation of the DRAM 3 and the delay operations of the
[0031]
That is, at the time of still image signal processing, the digitized video signal is written into the DRAM 3 by the memory controller 4, read out by the memory controller 4, passes through the selector 5, and is sent to the
[0032]
The outputs of the
[0033]
Further, the signal processing circuit 9 performs signal processing on the input video signal to create and output image data. The image data output from the signal processing circuit 9 is written into the DRAM 3 by the memory controller 4.
[0034]
FIG. 4 is a diagram showing the timing of duplicating image data at the left end of the video signal. The output of the delay line 6 (CLK), the output of the latch 11, the output of the selector 14, the control signal of the memory controller 4, the
[0035]
At the left end of the video signal, the duplication controller 17 reads out the video signal from the memory controller 4, delays the
[0036]
In FIG. 4, at time t <b> 1, the control signal of the memory controller 4 is High (high level), and the memory controller 4 reads the digitized video signal from the DRAM 3 while the control signal is High. The operation control signal of the
[0037]
At time t2, A0 which is the first video signal at the left end is output from the
[0038]
At time t3, B0 which is the second video signal from the left end is output from the
[0039]
At time t4, the output of the
[0040]
At time t5, the control signal of the memory controller 4 and the operation control signal of the
[0041]
At time t6, the third video signal A1 from the left end is output from the
[0042]
At the right end of the video signal, the duplication controller 17 reads the video signal from the memory controller 4, operates the
[0043]
At time t7 in FIG. 5, the duplication controller 17 sets the control signal of the memory controller 4 to High and the operation control signal of the
[0044]
At time t8, the replication controller 17 sets the holding operation control signal of the latch 11 to Low, and thereby the latch 11 latches the output of the
[0045]
At time t9, the duplication controller 17 sets the control signal of the memory controller 4 and the operation control signal of the
[0046]
At time t9, Bn-1 which is the last video signal of one line is read from the
[0047]
At time t10, the replication controller 17 sets the selection control signal of the selector 14 to High. Thereby, the selector 14 selects the output of the latch 11. From this cycle to time t12, the selection control signal of the selector 14 performs a toggle operation, whereby the selector 14 alternately outputs the video signals An-1 and Bn-1.
[0048]
At time t11, the control signal of the memory controller 4 and the operation control signal of the
[0049]
At time t12, the duplication controller 17 stops the toggle operation of the selection control signal of the selector 14 and continues the Low state. Similarly, the duplication controller 17 duplicates the video signal at the right end by controlling the
[0050]
In addition, the video signal output from the
[0051]
In this embodiment, the horizontal repetition period of the color filter of the image sensor is set to 2, and the
[0052]
【The invention's effect】
As described above, according to the present invention, by duplicating the image data at the left and right ends of the video, the digital filter operation in the signal processing at the left and right ends of the video is stabilized. For this reason, image data closer to the effective video signal area of the image sensor can be recorded. Further, when the size of the image data to be recorded is the same as the conventional size, it is possible to use an image sensor having a smaller number of pixels than the conventional size, thereby reducing the cost, downsizing the apparatus, and reducing the power consumption. .
[0053]
Further, by duplicating the video signal after reading from the delay means, it is not necessary to increase the storage capacity of the delay means for duplication, and it is not necessary for the CPU to duplicate the left and right ends of the video signal. The capacity of the storage means for storing the time and the video signal can be reduced, which is economical.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention. FIG. 2 is a diagram showing a region where a video signal is duplicated. FIG. 3 is a block diagram showing a configuration of a second embodiment of the present invention. FIG. 4 is a diagram showing the timing of duplicating the video signal at the left end. FIG. 5 is a diagram showing the timing of duplicating the video signal at the right end.
1 CCD (imaging device)
2 A / D converter 3 DRAM (memory means)
4 Memory controller (writing means, reading means)
5
7 Delay line (delay means)
8 Delay line (delay means)
9
11 Latch (holding means)
12 Latch (holding means)
13 Latch (holding means)
14 Selector (selection means)
15 Selector (selection means)
16 Selector (selection means)
17 Duplication controller (control means)
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23971699A JP4313907B2 (en) | 1999-08-26 | 1999-08-26 | Imaging apparatus and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23971699A JP4313907B2 (en) | 1999-08-26 | 1999-08-26 | Imaging apparatus and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001069518A JP2001069518A (en) | 2001-03-16 |
JP4313907B2 true JP4313907B2 (en) | 2009-08-12 |
Family
ID=17048873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23971699A Expired - Fee Related JP4313907B2 (en) | 1999-08-26 | 1999-08-26 | Imaging apparatus and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4313907B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4624211B2 (en) * | 2005-08-16 | 2011-02-02 | Necエンジニアリング株式会社 | Filter circuit for video signal |
EP2026561A4 (en) * | 2006-06-02 | 2010-06-02 | Rohm Co Ltd | Image processing circuit, semiconductor device, and image processing device |
JP6016424B2 (en) * | 2012-04-10 | 2016-10-26 | キヤノン株式会社 | Imaging apparatus and image processing method |
JP6045247B2 (en) * | 2012-08-09 | 2016-12-14 | キヤノン株式会社 | Image processing apparatus, control method thereof, and control program |
JP6395398B2 (en) * | 2014-03-05 | 2018-09-26 | キヤノン株式会社 | Image processing apparatus and image processing method |
-
1999
- 1999-08-26 JP JP23971699A patent/JP4313907B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001069518A (en) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3748489B2 (en) | Image processing apparatus, image processing method, and computer-readable storage medium | |
JP3781634B2 (en) | Image processing apparatus, image processing method, and portable video device | |
JP2004304387A (en) | Image processing apparatus | |
JP4313907B2 (en) | Imaging apparatus and control method thereof | |
JP2000311241A (en) | Image processor | |
JP3858447B2 (en) | Electronic camera device | |
JP3912305B2 (en) | Pixel density converter | |
US6897895B1 (en) | Digital camera | |
JP3586131B2 (en) | High-speed image processing device | |
JP4132264B2 (en) | Image signal processing circuit | |
JP2009033438A (en) | Imaging apparatus | |
JP3977156B2 (en) | Imaging device | |
JP3810685B2 (en) | Resolution converter and digital camera | |
JP4377997B2 (en) | Signal processing apparatus and imaging apparatus | |
JP4802482B2 (en) | Image processing apparatus and image processing method | |
JP4271011B2 (en) | Imaging processing device | |
JP2003224715A (en) | Image processing circuit and image processing method | |
JP2006005596A (en) | Semiconductor integrated circuit device and imaging device | |
JPH0896116A (en) | Processor and method for image signal processing | |
JP5278497B2 (en) | Image processing apparatus and image processing method | |
JP2006080853A (en) | Signal processing circuit | |
JP6045247B2 (en) | Image processing apparatus, control method thereof, and control program | |
JPH06208614A (en) | Image processor | |
JPH09251545A (en) | Picture processor | |
JPH05183792A (en) | Calculation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |