JP4309295B2

JP4309295B2 - Synchronous detector

Info

Publication number: JP4309295B2
Application number: JP2004011636A
Authority: JP
Inventors: 洋一郎加藤
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2004-01-20
Filing date: 2004-01-20
Publication date: 2009-08-05
Anticipated expiration: 2024-01-20
Also published as: JP2005210175A

Description

本発明は、ディジタル無線通信におけるTDMA（Time Division Multiple Access：時分割多元接続）方式に代表されるようなバースト波の受信における同期検波装置に関する。 The present invention relates to a synchronous detection apparatus for receiving a burst wave as typified by a TDMA (Time Division Multiple Access) system in digital wireless communication.

ディジタル無線通信における変調信号を復調する為の検波方法として、遅延検波方式と同期検波方式が知られているが、一般に後者の方が前者より復調の質、したがって通信品質を高くすることができる。しかし、TDMA方式を用いた移動体通信においては、以下のような理由により遅延検波方式がよく用いられる。 As a detection method for demodulating a modulated signal in digital wireless communication, a delay detection method and a synchronous detection method are known, but in general, the latter can improve the quality of demodulation and hence the communication quality compared to the former. However, in mobile communication using the TDMA system, the delay detection system is often used for the following reasons.

すなわち、TDMA方式のように受信信号がバースト波で構成されている場合、受信信号には抽出するデータが存在しない無信号の時間帯が存在する為、受信信号間においてフェージングによる受信波周波数のズレ，位相の反転が起こる。これを同期検波方式で検波しようとすると、無信号の時間帯から受信信号が入力されるタイミングにおいて検波に使用する再生搬送波と再生クロックの周波数引き込み，位相同期の処理が時間的に間に合わず、それらの再生が正確に再現できなくなってしまい、受信データのエラーレートを増加させ、受信特性の劣化を引き起こしてしまう。 In other words, when the received signal is composed of burst waves as in the TDMA system, there is a non-signal time zone in which there is no data to be extracted in the received signal. , Phase inversion occurs. If you try to detect this using the synchronous detection method, the frequency acquisition and phase synchronization processing of the recovered carrier and recovered clock used for detection at the timing when the received signal is input from the no-signal time zone will not be in time, Cannot be accurately reproduced, increasing the error rate of the received data and degrading the reception characteristics.

したがって、同期検波を用いてバースト波を受信する場合には、再生搬送波、及び再生クロックの周波数引き込み、位相同期処理の高速化が課題であった。従来、この問題を解決する技術として、搬送波再生回路とクロック再生回路の内部状態を記憶回路に記録し、次のバースト波受信時において搬送波再生回路とクロック再生回路が参照することにより、周波数引き込み，位相同期処理の際に補正を行なうべき受信信号と再生信号間の誤差の量を小さくし、周波数引き込み，位相同期に要する時間を短くし、高速化を図るようにしている（例えば、特許文献１参照）。また、バースト波の誤検出の場合については各再生信号の同期処理の誤動作によって誤った情報が記録されてしまうことを避ける為、予め退避させてある正常動作時の再生回路内部状態情報を参照・再設定することで、その対応を行っている。 Therefore, when receiving a burst wave using synchronous detection, it has been a problem to increase the frequency of the recovered carrier wave and the recovered clock and the phase synchronization process. Conventionally, as a technique for solving this problem, the internal states of the carrier recovery circuit and the clock recovery circuit are recorded in a storage circuit, and the carrier recovery circuit and the clock recovery circuit refer to the frequency at the time of the next burst wave reception. The amount of error between the received signal to be corrected and the reproduction signal to be corrected in the phase synchronization processing is reduced, the time required for frequency acquisition and phase synchronization is shortened, and the speed is increased (for example, Patent Document 1). reference). In addition, in the case of erroneous detection of burst wave, refer to the reproduction circuit internal state information during normal operation that has been saved in advance in order to avoid erroneous information being recorded due to malfunction of synchronization processing of each reproduction signal. This is done by resetting.

特開２００１−１８６２０７（第１頁ー第４頁、図１）JP2001-186207 (first page to fourth page, FIG. 1)

しかしながら、上述した従来技術では、記憶回路に記録・退避させる搬送波再生回路，クロック再生回路の内部状態情報については、再生回路が正常且つ安定した状態で動作している必要があるため為、この時の状態を抽出するタイミングを選ぶことについて問題がある。 However, in the above-described prior art, the internal state information of the carrier recovery circuit and the clock recovery circuit to be recorded / saved in the storage circuit needs to operate in a normal and stable state. There is a problem with choosing the timing to extract the state of.

すなわち、実際の通信において受信波には通常ノイズが混入される。この時、ノイズの量によっては受信信号と再生信号間に周波数，位相のズレが生じる為、再生回路から出力する搬送波，クロックを適宜補正するが、そのループバンドの設定値によってはフィードバックの感度が高すぎてノイズの混入に対して常に反応してしまったり、感度が低い為、周波数の引き込み，位相同期に時間がかかり安定状態に戻るのに時間がかかってしまうといったような同期のふらつきが発生している状態が起る。 That is, noise is usually mixed in the received wave in actual communication. At this time, depending on the amount of noise, the frequency and phase may be shifted between the received signal and the reproduced signal. Therefore, the carrier wave and clock output from the reproducing circuit are corrected appropriately. However, depending on the set value of the loop band, the feedback sensitivity may be increased. It is too high and it always reacts to noise contamination, or because of low sensitivity, it takes time to pull in frequency and phase synchronization, and it takes time to return to a stable state. The state that is doing occurs.

そして、こういった状態を記憶回路に記録してしまうと、次のバースト波の受信時での記録情報の参照の際に受信信号と再生信号間の差を大きくしてしまう場合が発生し、再生信号の周波数引き込み，位相同期の処理に要する時間が長くなってしまうケースが起ってしまう。この結果、本来の再生信号の周波数引き込みと位相同期処理の高速化の恩恵が得られなくなってしまうのである。 If such a state is recorded in the storage circuit, the difference between the reception signal and the reproduction signal may occur when referring to the recording information at the time of reception of the next burst wave, In some cases, the time required for processing the frequency acquisition and phase synchronization of the reproduction signal becomes long. As a result, it is not possible to obtain the benefits of pulling in the frequency of the original reproduction signal and speeding up the phase synchronization processing.

そこで、本発明の目的は、ノイズが混入されている場合であっても再生信号の同期状態の安定性を向上させ、記録する情報の精度を高め、再生信号の周波数引き込み，位相同期処理の高速化を可能とする同期検波回路を提供することにある。 Accordingly, an object of the present invention is to improve the stability of a reproduction signal synchronization state even when noise is mixed, to improve the accuracy of information to be recorded, and to reproduce the frequency of the reproduction signal and perform high-speed phase synchronization processing. An object of the present invention is to provide a synchronous detection circuit that can be realized.

請求項１記載の発明は、ディジタル無線通信におけるバースト波の同期検波装置において、搬送波の再生を行なう搬送波再生回路と受信クロックの再生を行なうクロック再生回路の内部状態情報を任意に設定した区間毎に充分に短い間隔で累積加算を行う手段と、累積加算後に区間毎の平均値を算出する手段と、この平均値の情報と予め設定された基準値とを比較し、同期状態の判定を行う手段と、その判定結果に基づいて適宜に搬送波再生回路及びクロック再生回路におけるループバンドを補正する手段とを有することを特徴とする同期検波装置である。 According to the first aspect of the present invention, in the synchronous detection apparatus for burst waves in digital wireless communication, the internal state information of the carrier recovery circuit for recovering the carrier wave and the clock recovery circuit for recovery of the reception clock is set for each section set arbitrarily. Means for performing cumulative addition at sufficiently short intervals, means for calculating an average value for each section after cumulative addition, means for comparing information on this average value with a preset reference value, and determining synchronization status And a means for correcting a loop band in the carrier recovery circuit and the clock recovery circuit as appropriate based on the determination result.

請求項２記載の発明は、ディジタル無線通信におけるバースト波の同期検波装置において、受信波の監視と後段の各回路に対して動作の制御を行なう監視・制御回路（図１の１）と、監視・制御回路からの制御を受けて搬送波の再生を行なう搬送波再生回路（図１の２）と、監視・制御回路からの制御を受けて受信クロックの再生を行なうクロック再生回路（図１の３）と、搬送波再生回路，クロック再生回路から出力される再生搬送波，再生クロックを使用して受信波の検波を行って抽出データを外部へ出力するとともに、検出された受信波と再生搬送波，再生クロックとの差分（誤差）情報を監視・制御回路にフィードバックする検波回路（図１の４）と、監視・制御回路からの制御を受けて搬送波再生回路及びクロック再生回路の内部状態情報を予め設定された回数分だけ逐次加算し、設定回数分の加算が終了する毎にそれまでの加算結果の値を出力する累積加算回路（図１の５）と、累積加算回路から入力された累積加算の結果から予め設定されている加算回数値に基づいてその加算区間における平均値を算出し出力する平均値算出回路（図１の６）と、平均値算出回路から入力される平均値データと、予め設定されている各再生信号と受信信号との同期処理が安定している場合における搬送波再生回路及び前記クロック再生回路の内部状態情報とを比較し、その差から各再生回路におけるループバンドの切替えを前記監視・制御回路に通知する同期判定回路（図１の７）と、現在受信しているバースト波の最後の区間における搬送波再生回路及びクロック再生回路の内部状態情報の平均値を記録する記憶回路（図１の８）とを有し、搬送波再生回路及びクロック再生回路は、記憶回路に記録された平均値を次のバースト波受信の際の再生のために内部状態情報として参照することを特徴とする同期検波装置である。 According to a second aspect of the present invention, there is provided a burst wave synchronous detection device for digital radio communication, a monitoring / control circuit (1 in FIG. 1) for monitoring a received wave and controlling operations of each circuit in the subsequent stage; A carrier recovery circuit (2 in FIG. 1) that reproduces the carrier under the control of the control circuit, and a clock recovery circuit (3 in FIG. 1) that recovers the received clock under the control of the monitoring / control circuit And the carrier wave recovery circuit, the recovered carrier wave output from the clock recovery circuit, the received wave is detected using the recovered clock, the extracted data is output to the outside, and the detected received wave, the recovered carrier wave, the recovered clock, Detection circuit (4 in FIG. 1) that feeds back difference (error) information to the monitoring / control circuit, and the inside of the carrier recovery circuit and the clock recovery circuit under the control of the monitoring / control circuit A cumulative addition circuit (5 in FIG. 1) that sequentially adds state information for a preset number of times, and outputs the value of the addition result up to that time, and inputs from the cumulative addition circuit An average value calculation circuit (6 in FIG. 1) that calculates and outputs an average value in the addition section based on a preset number of additions value from the cumulative addition result, and an average input from the average value calculation circuit The value data is compared with the internal state information of the carrier recovery circuit and the clock recovery circuit in the case where the synchronization processing between each reproduction signal and the reception signal set in advance is stable, and from each difference, A synchronization determination circuit (7 in FIG. 1) for notifying the monitoring / control circuit of the switching of the loop band, and the inside of the carrier wave recovery circuit and the clock recovery circuit in the last section of the currently received burst wave And a storage circuit (8 in FIG. 1) for recording the average value of the state information, and the carrier recovery circuit and the clock recovery circuit reproduce the average value recorded in the storage circuit when the next burst wave is received. Is a synchronous detector characterized by being referred to as internal state information.

請求項３記載の発明は、ディジタル無線通信におけるバースト波の同期検波方法であって、受信波の監視と動作の制御を行なう手順と、制御を受けて搬送波再生回路は搬送波、クロック再生回路は受信クロックの再生を行なう手順と、再生された搬送波とクロックを使用して受信波の検波を行って抽出データを外部へ出力する手順と、検出された受信波と再生搬送波，再生クロックとの差分（誤差）情報を前記監視・制御のためにフィードバックする手順と、制御を受けて搬送波再生回路及びクロック再生回路の内部状態情報を予め設定された回数分だけ逐次加算し、設定回数分の加算が終了する毎にそれまでの加算結果の値を出力する手順と、累積加算回路から入力された累積加算の結果から予め設定されている加算回数値に基づいてその加算区間における平均値を算出し出力する平均値算出回路と、平均値データと、予め設定されている各再生信号と受信信号との同期処理が安定している場合における搬送波再生回路及びクロック再生回路の内部状態情報とを比較し、その差から各再生回路におけるループバンドの切替えを監視・制御のために通知する手順と、現在受信しているバースト波の最後の区間における搬送波再生回路及びクロック再生回路の内部状態情報の平均値を記録する手順とを有し、搬送波再生回路及びクロック再生回路は、記録された平均値を次のバースト波受信の際の再生のために内部状態情報として参照することを特徴とする同期検波方法である。 According to a third aspect of the present invention, there is provided a synchronous detection method for burst waves in digital wireless communication, a procedure for monitoring received waves and controlling their operation, a carrier recovery circuit receiving a control, a carrier recovery circuit receiving a control, and a clock recovery circuit receiving a reception A procedure for regenerating the clock, a procedure for detecting the received wave using the recovered carrier and clock and outputting the extracted data to the outside, and a difference between the detected received wave, the recovered carrier and the recovered clock ( Error) The procedure for feeding back information for monitoring and control, and the internal state information of the carrier recovery circuit and the clock recovery circuit are sequentially added for a preset number of times under the control, and the addition for the set number of times is completed. Each time, the value of the addition result up to that time is output, and the result of the cumulative addition input from the cumulative addition circuit is based on the preset number of additions. An average value calculation circuit for calculating and outputting an average value in a calculation interval, a carrier wave recovery circuit and a clock recovery circuit when the average value data, and the synchronization processing of each preset reproduction signal and reception signal are stable The procedure for comparing the internal state information of the receiver and notifying the difference of the loop band switching in each reproduction circuit for monitoring and control, and the carrier recovery circuit and clock recovery in the last section of the currently received burst wave A procedure for recording an average value of the internal state information of the circuit, and the carrier wave recovery circuit and the clock recovery circuit refer to the recorded average value as internal state information for reproduction when the next burst wave is received. This is a synchronous detection method characterized by the above.

以上のような構成を採用することにより、バースト波受信時における再生回路の同期状態は、受信波中にノイズが混入している場合にあっても速やかに安定状態に遷移するように逐次ループバンドの補正を受ける為、安定した状態を保つことができ、記録する各再生回路の内部状態情報についても、精度の高いものを残すことができる。 By adopting the above configuration, the synchronization state of the regenerative circuit at the time of burst wave reception is a sequential loop band so that even if noise is mixed in the reception wave, it quickly transitions to a stable state. Therefore, a stable state can be maintained, and the internal state information of each reproduction circuit to be recorded can remain highly accurate.

この結果、次のバースト波受信時に誤った(又は本来の差分を大きくしてしまうような)情報を与えることを最小に抑えることができる為、再生信号の周波数引き込み，位相同期処理の高速化の恩恵を受けることが可能となる。 As a result, it is possible to minimize giving wrong information (or to increase the original difference) at the time of receiving the next burst wave. It will be possible to benefit.

本発明の同期検波装置は、バースト波を同期検波する場合における次のバースト波受信の際に参照する搬送波再生回路とクロック再生回路の内部状態情報を、受信バースト波を時系列にいくつかの区間に区分けして記録し、各区間において適宜同期状態に対応して再生回路のループバンドを補正するようにしたことを特徴とする。 The synchronous detection device according to the present invention provides internal state information of the carrier recovery circuit and the clock recovery circuit to be referred to when receiving the next burst wave in the case of synchronous detection of the burst wave, and the received burst wave in several sections in time series. It is characterized in that it is divided and recorded, and the loop band of the reproduction circuit is corrected in accordance with the synchronization state as appropriate in each section.

より詳しくは、本発明の同期検波装置は、バースト波を同期検波する場合における次のバースト波受信の際に参照する搬送波再生回路とクロック再生回路の内部状態情報を記録するにあたり、搬送波再生回路及びクロック再生回路の内部状態情報を任意に設定した区間毎に累積加算を行う手段と、累積加算後に平均値を算出する手段と、この平均値の情報と予め設定された基準値とを比較し、同期状態の判定を行う手段と、その判定結果に基づいて適宜再生回路におけるループバンドを補正する手段を有する。このような構成により、受信波にノイズが混入した場合にあっても各再生信号の同期状態の安定性を向上させ、再生回路において周波数引き込み，位相同期処理の際に参照・記録される情報の精度を向上させることができる。 More specifically, the synchronous detection device of the present invention records the internal state information of the carrier recovery circuit and the clock recovery circuit to be referred to when receiving the next burst wave in the case of synchronous detection of the burst wave. A means for performing cumulative addition for each section in which the internal state information of the clock recovery circuit is arbitrarily set, a means for calculating an average value after cumulative addition, and comparing the average value information with a preset reference value, Means for determining the synchronization state and means for appropriately correcting the loop band in the reproduction circuit based on the determination result. With such a configuration, even when noise is mixed in the received wave, the stability of the synchronization state of each reproduction signal is improved, and the information that is referred to / recorded at the time of frequency acquisition and phase synchronization processing in the reproduction circuit is improved. Accuracy can be improved.

図１は本発明の同期検波装置の一実施例を示す。図１において、１は入力端子Ａから入力される受信波の監視と後段の各回路に対して動作の制御を行なう監視・制御回路、２は監視・制御回路１からの制御を受けて搬送波の再生を行なう搬送波再生回路、３は監視・制御回路１からの制御を受けて受信クロックの再生を行なうクロック再生回路、４は搬送波再生回路２及びクロック再生回路３から出力される再生搬送波及び再生クロックを使用して受信波の検波を行って出力端子Ｂから抽出データを外部へ出力する検波回路である。 FIG. 1 shows an embodiment of the synchronous detection apparatus of the present invention. In FIG. 1, reference numeral 1 is a monitoring / control circuit for monitoring a received wave input from an input terminal A and controlling the operation of each subsequent circuit. A carrier recovery circuit 3 for performing reproduction, a clock regeneration circuit for regenerating the received clock under the control of the monitoring / control circuit 1, and 4 a regenerated carrier wave and a reproduction clock output from the carrier recovery circuit 2 and the clock recovery circuit 3. This is a detection circuit that detects the received wave using and outputs the extracted data from the output terminal B to the outside.

５は、監視・制御回路１からの制御を受けて搬送波再生回路２及びクロック再生回路３の内部状態情報を予め設定された回数分（任意に区分けした区間長分）だけ逐次加算し、設定回数分の加算が終了する毎にそれまでの加算結果の値を後段の回路に出力する累積加算回路、６は累積加算回路５から入力された累積加算の結果から予め設定されている加算回数値（累積加算回路５における累積加算回数と同一）に基づいてその加算区間における平均値を算出し、後段の回路に出力する平均値算出回路である。 5. The control unit 5 receives the control from the monitoring / control circuit 1 and sequentially adds the internal state information of the carrier recovery circuit 2 and the clock recovery circuit 3 for a preset number of times (an arbitrarily divided section length). A cumulative addition circuit that outputs the value of the addition result up to that time to the subsequent circuit every time the addition of the minute is completed, and 6 is a preset addition number value (from the cumulative addition result input from the cumulative addition circuit 5 ( This is an average value calculation circuit that calculates an average value in the addition section based on the same as the number of times of cumulative addition in the cumulative addition circuit 5) and outputs the average value to the subsequent circuit.

７は、平均値算出回路６から入力される平均値データと、予め設定されている各再生信号と受信信号との同期処理が安定している場合における搬送波再生回路２及びクロック再生回路３の内部状態情報とを比較し、その差から各再生回路におけるループバンドの切替えを監視・制御回路１に通知する同期判定回路、８は現在受信しているバースト波の最後の区間における搬送波再生回路２及びクロック再生回路３の内部状態情報の平均値を記録する記憶回路である。 7 shows the inside of the carrier recovery circuit 2 and the clock recovery circuit 3 when the synchronization processing of the average value data input from the average value calculation circuit 6 and each preset reproduction signal and reception signal is stable. A synchronization determination circuit for comparing the status information and notifying the monitoring / control circuit 1 of the switching of the loop band in each reproduction circuit based on the difference; 8 is a carrier wave reproduction circuit 2 in the last section of the currently received burst wave; This is a storage circuit that records the average value of the internal state information of the clock recovery circuit 3.

本発明では、図２に示すように、受信波にバースト波が存在している時間、すなわち再生搬送波及び再生クロックの周波数引き込み，位相同期処理が動作している時間を任意に設定した数の区間１〜区間Ｎに分け、区間１〜区間Ｎそれぞれにおいて区間の時間よりも十分に短い間隔で搬送波再生回路２及びクロック再生回路３の内部状態情報を逐次抽出する。累積加算回路５は区間１〜Ｎ毎に内部状態情報の累積加算１〜Ｎを行い、平均値算出回路６は累積加算１〜Ｎについて平均値１〜Ｎを算出し、同期判定回路７は、この平均値１〜Ｎそれぞれを予め設定された再生回路２，３の安定状態における内部状態の情報と比較する。 In the present invention, as shown in FIG. 2, the number of intervals in which the time during which the burst wave is present in the received wave, that is, the time during which the frequency of the recovered carrier and the recovered clock is operated and the phase synchronization process is operating, is arbitrarily set. The internal state information of the carrier recovery circuit 2 and the clock recovery circuit 3 is sequentially extracted at intervals sufficiently shorter than the time of the sections in each of the sections 1 to N. The cumulative addition circuit 5 performs cumulative addition 1 to N of the internal state information for each of the sections 1 to N, the average value calculation circuit 6 calculates the average values 1 to N for the cumulative additions 1 to N, and the synchronization determination circuit 7 Each of the average values 1 to N is compared with information on the internal state in the stable state of the reproduction circuits 2 and 3 set in advance.

同期判定回路７は、このときの差の度合いによって再生回路２，３における周波数引き込み，位相同期のループバンドの切換・保持を制御し、次の区間における各再生信号の同期処理におけるループバンドを区間１〜Ｎ毎に再設定する。再設定後は上述の処理を現在受信しているバースト波が存在している期間行い、バースト波の終了を検出したら最後の区間Ｎにおける平均値を次のバースト波受信時の再生回路２，３における参照値として記憶回路８に記録する。再生回路２，３は、次のバースト波受信時に記憶回路８に記録してあるこの最後の区間Ｎにおける平均値を再生回路内部状態情報として読み込み、再生回路２，３に反映させることにより再生回路状態を復元するのである。 The synchronization determination circuit 7 controls the frequency pull-in and switching / holding of the phase synchronization loop band in the reproduction circuits 2 and 3 according to the degree of the difference at this time, and sets the loop band in the synchronization processing of each reproduction signal in the next section Reset every 1 to N. After the resetting, the above processing is performed for the period in which the currently received burst wave exists, and when the end of the burst wave is detected, the average value in the last section N is obtained as the reproduction circuits 2 and 3 when the next burst wave is received. Is recorded in the storage circuit 8 as a reference value. The reproduction circuits 2 and 3 read the average value in the last section N recorded in the storage circuit 8 at the time of reception of the next burst wave as the reproduction circuit internal state information and reflect it in the reproduction circuits 2 and 3 to thereby reproduce the reproduction circuit. It restores the state.

これにより、同期処理を行っている時間においては、再生搬送波，再生クロックのループバンドはその時の受信波との差分に応じて速やかに同期を行うように、又はより安定した状態に保つように適宜補正される為、同期処理のふらつきは最小に軽減され、次のバースト波受信の際に精度の高い情報を与えることができ、各再生信号の周波数引き込み及び位相同期処理の高速化を実現することが可能となる。 Thus, during the time when the synchronization processing is performed, the loop band of the regenerated carrier wave and the regenerated clock is appropriately synchronized so as to synchronize quickly according to the difference from the received wave at that time, or to maintain a more stable state. Because it is corrected, the fluctuation of the synchronization process is reduced to the minimum, and it is possible to provide highly accurate information when the next burst wave is received, so that the frequency pull-in of each reproduction signal and the speed of the phase synchronization process are realized. Is possible.

次に、図１に示した同期検波回路の動作について、図３に示す処理のフローチャートを参照して説明する。 Next, the operation of the synchronous detection circuit shown in FIG. 1 will be described with reference to the flowchart of the process shown in FIG.

監視・制御回路１は入力端子Ａにおける受信波を監視しており、図２に示したような受信波内のバースト波（受信信号）を検出すると（図３のステップＳ１）、後段の搬送波再生回路２とクロック再生回路３に動作形態切替信号を出力して、回路の動作モードをそれまでの状態保持から通常処理（同期処理）へ動作形態を変更するように通知する（ステップＳ２）。また、累積加算回路５に対して初期化信号により初期化（零クリア）の通知を行なう（ステップＳ３）。 The monitoring / control circuit 1 monitors the received wave at the input terminal A. When a burst wave (received signal) in the received wave as shown in FIG. 2 is detected (step S1 in FIG. 3), the carrier wave recovery at the subsequent stage is performed. An operation mode switching signal is output to the circuit 2 and the clock recovery circuit 3, and the circuit operation mode is notified to change the operation mode from maintaining the state to the normal processing (synchronization processing) (step S2). Further, the cumulative addition circuit 5 is notified of initialization (zero clear) by an initialization signal (step S3).

搬送波再生回路２及びクロック再生回路３は、動作形態切替信号に応答して、記憶回路８に記録してある前回のバースト波受信時の各再生回路内部状態情報を読み込み自身の回路に反映させることにより再生回路状態を復元する（ステップＳ４）。そして、それまでの状態保持から通常処理へ処理の形態を移行し、搬送波再生回路２は再生搬送波、クロック再生回路３は再生クロックをそれぞれ検波回路４に出力する（ステップＳ５）。また、この出力のタイミングにおいて、搬送波再生回路２及びクロック再生回路３はそれぞれの内部状態情報を累積加算回路５に出力する（ステップＳ５）。 The carrier recovery circuit 2 and the clock recovery circuit 3 read the internal state information of each reproduction circuit recorded at the previous burst wave recorded in the storage circuit 8 and reflect it in its own circuit in response to the operation mode switching signal. Thus, the reproduction circuit state is restored (step S4). Then, the state of processing up to that point is shifted to normal processing, and the carrier recovery circuit 2 outputs the recovered carrier and the clock recovery circuit 3 outputs the recovered clock to the detection circuit 4 (step S5). At this output timing, the carrier recovery circuit 2 and the clock recovery circuit 3 output the internal state information to the cumulative addition circuit 5 (step S5).

累積加算回路５は、入力された再生回路２，３の内部状態情報について、監視・制御回路１からのスタート信号に応答して累積加算を行い（ステップＳ６，Ｓ７）、自身内部の加算カウンタをカウントアップした後、次の入力が行われるまで待機状態となる。加算カウンタは、搬送波再生回路２及びクロック再生回路３の内部状態情報を抽出するための、区間の時間よりも十分に短い間隔の数を計数する。 The cumulative addition circuit 5 performs cumulative addition on the input internal state information of the reproduction circuits 2 and 3 in response to the start signal from the monitoring / control circuit 1 (steps S6 and S7), and sets the internal addition counter. After counting up, the system waits until the next input is performed. The addition counter counts the number of intervals sufficiently shorter than the interval time for extracting the internal state information of the carrier recovery circuit 2 and the clock recovery circuit 3.

一方、検波回路４は、入力端子Ａから入力された受信波に対して再生回路２，３からの再生搬送波，再生クロックを用いて検波を行い、抽出したデータ成分を後段の出力端子Ｂに出力するとともに、検出された受信波と再生搬送波，再生クロックとの差分（誤差）情報を監視・制御回路１にフィードバックする（ステップＳ８）。 On the other hand, the detection circuit 4 detects the received wave input from the input terminal A using the recovered carrier wave and the recovered clock from the recovery circuits 2 and 3, and outputs the extracted data component to the output terminal B at the subsequent stage. At the same time, the difference (error) information between the detected received wave, the recovered carrier wave, and the recovered clock is fed back to the monitoring / control circuit 1 (step S8).

監視・制御回路１は、検波回路４からフィードバックされた誤差情報に基づいて、再生回路２、３に対して同期制御信号を出力することにより同期処理の制御を行なう。再生回路２，３は、同期制御信号に応答して自身の回路から出力する再生信号の周波数と位相の補正を行い、周波数の引き込みと位相同期を取るように動作する（ステップＳ９）。 The monitoring / control circuit 1 controls synchronization processing by outputting a synchronization control signal to the reproduction circuits 2 and 3 based on the error information fed back from the detection circuit 4. The reproduction circuits 2 and 3 operate so as to correct the frequency and phase of the reproduction signal output from its own circuit in response to the synchronization control signal, and to achieve frequency synchronization and phase synchronization (step S9).

上述のような通常処理に移行した後は、受信しているバースト波における現在の区間について、初期化の処理を除く上記の一連のフィードバック処理をサイクリックに行う（ステップＳ６〜Ｓ１０）。 After shifting to the normal processing as described above, the above-described series of feedback processing excluding the initialization processing is cyclically performed for the current section in the received burst wave (steps S6 to S10).

累積加算回路５は、内部の加算回数を示すカウンタ値から現在処理を行っている区間の終了を検出すると（ステップＳ１０でYes）、それまでの累積加算値を後段の平均値算出回路６に出力した後、その加算値を格納していたレジスタをクリアし、次の入力に備える（ステップＳ１１）。 When the cumulative addition circuit 5 detects the end of the current processing interval from the counter value indicating the number of internal additions (Yes in step S10), the cumulative addition value up to that point is output to the average value calculation circuit 6 in the subsequent stage. After that, the register storing the added value is cleared and prepared for the next input (step S11).

平均値算出回路６は、入力された累積加算結果についてあらかじめ設定された累積加算区間（加算回数）に基づいて平均値を算出し、同期判定回路７にその値を出力する。 The average value calculation circuit 6 calculates an average value based on a preset cumulative addition interval (number of additions) for the input cumulative addition result, and outputs the average value to the synchronization determination circuit 7.

同期判定回路７は入力された値と予め設定された同期状態として安定している際の各再生回路の内部状態情報とを比較することにより同期状態を判定する（ステップＳ１２）。その結果、差分が大きければループバンドを広げるように、また差分が小さければループバンドを狭めるように監視・制御回路１に対してループバンド切替通知を行う（ステップＳ１２）。 The synchronization determination circuit 7 determines the synchronization state by comparing the input value with the internal state information of each reproduction circuit when the preset synchronization state is stable (step S12). As a result, if the difference is large, a loop band switching notification is sent to the monitoring / control circuit 1 so as to widen the loop band, and if the difference is small, the loop band is narrowed (step S12).

監視・制御回路１はこのループバンド切替通知を受け、検波回路４からのフィードバックに応じて出力する再生回路２，３への補正値の幅（感度）を変更する（ステップＳ１３）。この時、ループバンドの設定値については、広げ過ぎるとフィードバックに対する感度が過敏となって同期外れを起こし易くなり、一方、狭くし過ぎると同期処理における追従性が悪くなってしまう為、ある程度の幅で上限・下限を設けておく。 Upon receiving this loop band switching notification, the monitoring / control circuit 1 changes the width (sensitivity) of the correction value to the reproduction circuits 2 and 3 to be output in accordance with the feedback from the detection circuit 4 (step S13). At this time, if the loop band setting value is too wide, the sensitivity to feedback becomes too sensitive and it is easy to cause loss of synchronization. Set upper and lower limits.

ループバンドの補正後は現受信バースト波の残りの区間について次のループバンド補正の処理までを同様に繰り返し行う（ステップＳ５〜Ｓ１４）。 After the correction of the loop band, the process up to the next loop band correction is repeated in the same manner for the remaining section of the current received burst wave (steps S5 to S14).

監視・制御回路１は、それまで受信していたバースト波の終了を検出すると（ステップＳ１４でYes）、搬送波再生回路２，クロック再生回路３に対して通常の同期処理から状態保持に切替える通知を行い、また平均値算出回路６に対して情報の記録を通知する。 When the monitoring / control circuit 1 detects the end of the burst wave that has been received so far (Yes in step S14), the monitoring / control circuit 1 notifies the carrier recovery circuit 2 and the clock recovery circuit 3 to switch from normal synchronization processing to state maintenance. In addition, the recording of information is notified to the average value calculation circuit 6.

再生回路２，３は、回路状態を保持したまま次のバースト波の入力に備えて待機状態となり(ステップＳ１５)、平均値算出回路６はそのバースト波の最後の区間における平均値情報を記憶回路８に記録する(ステップＳ１６)。 The reproduction circuits 2 and 3 enter a standby state in preparation for the input of the next burst wave while maintaining the circuit state (step S15), and the average value calculation circuit 6 stores the average value information in the last section of the burst wave. 8 is recorded (step S16).

以降は、これまでに述べた監視・制御回路１におけるバースト波の検出（ステップＳ１）から平均値記録（ステップＳ１６）での処理を繰り返す。 Thereafter, the processing from the detection of the burst wave (step S1) to the average value recording (step S16) in the monitoring / control circuit 1 described so far is repeated.

発明の同期検波装置のブロック図Block diagram of the synchronous detector of the invention 発明におけるバースト波に対する再生回路の内部状態情報の平均値算出概念を説明するための図The figure for demonstrating the average value calculation concept of the internal state information of the reproducing | regenerating circuit with respect to the burst wave in invention 発明の同期検波装置の処理フローチャートProcess flowchart of synchronous detector of invention

符号の説明Explanation of symbols

Ａ入力端子
Ｂ出力端子
１監視・制御回路
２搬送波再生回路
３クロック再生回路
４検波回路
５累積加算回路
６平均値算出回路
７同期判定回路
８記憶回路
A input terminal B output terminal 1 monitoring / control circuit 2 carrier recovery circuit 3 clock recovery circuit 4 detection circuit 5 accumulative addition circuit 6 average value calculation circuit 7 synchronization determination circuit 8 storage circuit

Claims

ディジタル無線通信におけるバースト波の同期検波装置において、
搬送波の再生を行なう搬送波再生回路と受信クロックの再生を行なうクロック再生回路の内部状態情報を任意に設定した区間毎に充分に短い間隔で累積加算を行う手段と、
累積加算後に区間毎の平均値を算出する手段と、
この平均値の情報と予め設定された基準値とを比較し、同期状態の判定を行う手段と、その判定結果に基づいて適宜に前記搬送波再生回路及び前記クロック再生回路におけるループバンドを補正する手段とを有することを特徴とする同期検波装置。 In a synchronous detection device for burst waves in digital wireless communication,
Means for performing cumulative addition at a sufficiently short interval for each section in which internal state information of a carrier recovery circuit for recovering a carrier and a clock recovery circuit for recovering a reception clock is arbitrarily set;
Means for calculating an average value for each section after cumulative addition;
Means for comparing the average value information with a preset reference value and determining the synchronization state, and means for correcting the loop band in the carrier recovery circuit and the clock recovery circuit as appropriate based on the determination result And a synchronous detector.

ディジタル無線通信におけるバースト波の同期検波装置において、
受信波の監視と後段の各回路に対して動作の制御を行なう監視・制御回路と、
前記監視・制御回路からの制御を受けて搬送波の再生を行なう搬送波再生回路と、
前記監視・制御回路からの制御を受けて受信クロックの再生を行なうクロック再生回路と、
前記搬送波再生回路，前記クロック再生回路から出力される再生搬送波，再生クロックを使用して受信波の検波を行って抽出データを外部へ出力するとともに、検出された受信波と再生搬送波，再生クロックとの差分（誤差）情報を前記監視・制御回路にフィードバックする検波回路と、
前記監視・制御回路からの制御を受けて前記搬送波再生回路及び前記クロック再生回路の内部状態情報を予め設定された回数分だけ逐次加算し、設定回数分の加算が終了する毎にそれまでの加算結果の値を出力する累積加算回路と、
前記累積加算回路から入力された累積加算の結果から予め設定されている加算回数値に基づいてその加算区間における平均値を算出し出力する平均値算出回路と、
前記平均値算出回路から入力される平均値データと、予め設定されている各再生信号と受信信号との同期処理が安定している場合における前記搬送波再生回路及び前記クロック再生回路の内部状態情報とを比較し、その差から各再生回路におけるループバンドの切替えを前記監視・制御回路に通知する同期判定回路と、
現在受信しているバースト波の最後の区間における前記搬送波再生回路及び前記クロック再生回路の内部状態情報の平均値を記録する記憶回路とを有し、
前記搬送波再生回路及び前記クロック再生回路は、前記記憶回路に記録された平均値を次のバースト波受信の際の再生のために内部状態情報として参照することを特徴とする同期検波装置。 In a synchronous detection device for burst waves in digital wireless communication,
A monitoring and control circuit for monitoring the received wave and controlling the operation of each circuit in the subsequent stage;
A carrier recovery circuit for recovering a carrier under control from the monitoring / control circuit;
A clock recovery circuit for recovering a received clock under the control of the monitoring / control circuit;
The carrier wave recovery circuit, the recovered carrier wave output from the clock recovery circuit, the received wave is detected using the recovered clock, the extracted data is output to the outside, and the detected received wave, the recovered carrier wave, the recovered clock, A detection circuit that feeds back the difference (error) information to the monitoring / control circuit;
Under the control of the monitoring / control circuit, the internal state information of the carrier wave recovery circuit and the clock recovery circuit is sequentially added for a preset number of times, and the addition up to that time is completed each time the set number of additions are completed. A cumulative adder that outputs the result value;
An average value calculation circuit for calculating and outputting an average value in the addition section based on a preset addition number value from the result of cumulative addition input from the cumulative addition circuit;
Average value data input from the average value calculation circuit, and internal state information of the carrier wave recovery circuit and the clock recovery circuit when synchronization processing between each reproduction signal and reception signal set in advance is stable A synchronization determination circuit that notifies the monitoring and control circuit of the switching of the loop band in each reproduction circuit from the difference,
A storage circuit that records an average value of internal state information of the carrier recovery circuit and the clock recovery circuit in the last section of the currently received burst wave;
The synchronous detection device, wherein the carrier recovery circuit and the clock recovery circuit refer to the average value recorded in the storage circuit as internal state information for reproduction when the next burst wave is received.

ディジタル無線通信におけるバースト波の同期検波方法であって、
受信波の監視と動作の制御を行なう手順と、
前記制御を受けて搬送波再生回路は搬送波、クロック再生回路は受信クロックの再生を行なう手順と、
前記再生された搬送波とクロックを使用して受信波の検波を行って抽出データを外部へ出力する手順と、
検出された受信波と再生搬送波，再生クロックとの差分（誤差）情報を前記監視・制御のためにフィードバックする手順と、
前記制御を受けて前記搬送波再生回路及び前記クロック再生回路の内部状態情報を予め設定された回数分だけ逐次加算し、設定回数分の加算が終了する毎にそれまでの加算結果の値を出力する手順と、
前記累積加算回路から入力された累積加算の結果から予め設定されている加算回数値に基づいてその加算区間における平均値を算出し出力する平均値算出回路と、
前記平均値データと、予め設定されている各再生信号と受信信号との同期処理が安定している場合における前記搬送波再生回路及び前記クロック再生回路の内部状態情報とを比較し、その差から各再生回路におけるループバンドの切替えを前記監視・制御のために通知する手順と、
現在受信しているバースト波の最後の区間における前記搬送波再生回路及び前記クロック再生回路の内部状態情報の平均値を記録する手順とを有し、
前記搬送波再生回路及び前記クロック再生回路は、前記記録された平均値を次のバースト波受信の際の再生のために内部状態情報として参照することを特徴とする同期検波方法。 A method for synchronous detection of burst waves in digital wireless communication,
Procedures for monitoring the received wave and controlling the operation;
Under the control, the carrier recovery circuit recovers the carrier wave, and the clock recovery circuit recovers the reception clock;
A procedure of detecting the received wave using the regenerated carrier wave and clock and outputting the extracted data to the outside;
A procedure for feeding back the difference (error) information between the detected received wave and the recovered carrier wave and the recovered clock for the monitoring and control;
Under the control, the internal state information of the carrier recovery circuit and the clock recovery circuit is sequentially added by a preset number of times, and the value of the addition result up to that time is output each time the addition for the set number of times is completed. Procedure and
An average value calculation circuit for calculating and outputting an average value in the addition section based on a preset addition number value from the result of cumulative addition input from the cumulative addition circuit;
The average value data is compared with the internal state information of the carrier recovery circuit and the clock recovery circuit when the synchronization processing between each reproduction signal and the reception signal set in advance is stable, A procedure for notifying the switching of the loop band in the reproduction circuit for the monitoring and control;
Recording the average value of the internal state information of the carrier recovery circuit and the clock recovery circuit in the last section of the currently received burst wave,
The synchronous detection method, wherein the carrier recovery circuit and the clock recovery circuit refer to the recorded average value as internal state information for reproduction at the time of reception of the next burst wave.