JP4295861B2 - トランスコーダ装置 - Google Patents
トランスコーダ装置 Download PDFInfo
- Publication number
- JP4295861B2 JP4295861B2 JP15274299A JP15274299A JP4295861B2 JP 4295861 B2 JP4295861 B2 JP 4295861B2 JP 15274299 A JP15274299 A JP 15274299A JP 15274299 A JP15274299 A JP 15274299A JP 4295861 B2 JP4295861 B2 JP 4295861B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- pull
- video
- signal
- down structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の属する技術分野】
この発明は、多種の伝送レートの映像信号を1つの切替装置で選択的に切り替えるシリアル伝送路切替システムに適用され、特に、符号化映像信号の伝送レートを任意に変更するトランスコーダ装置に関する。
【0002】
【従来の技術】
近時、デジタル技術の進歩に伴い、スタンダードな現行テレビジョン信号だけでなく、ハイビジョンテレビジョン信号のデジタル化が実現されている。また、このような映像信号のデジタル化により、映像圧縮技術が盛んに開発されている。この映像圧縮技術としては、例えばMPEG(Moving Picture Coding Experts Group)で規格されている符号化圧縮方式がある。
【0003】
以上のことから、例えば放送局のスタジオ機器にあっては、局内で多種の伝送レートの映像信号を取り扱うようになってきている。この場合、複数の伝送レートが混在する複数のシリアル伝送路を1ヵ所に集中し、選択的に交換接続するシリアル伝送路切替装置が使用される。
【0004】
ところで、上記シリアル伝送路切替装置では、複数のシリアル伝送路を交換接続する際に、互いに同一の伝送レートにする必要が生じる。そこで、MPEG規格で符号化されたビットストリームについて、伝送レートを任意に変更するトランスコーダ装置が用いられている。
【0005】
この種のトランスコーダ装置は、ビデオデコーダとビデオエンコーダとを備え、映像信号を符号化したビットストリームをビデオデコーダで復号し、この復号された映像信号をビデオエンコーダで指定された伝送レートで再度符号化してシリアル伝送路切替装置に出力する。
【0006】
しかしながら、上記のような従来のトランスコーダ装置では、入力時のビットストリームの符号化構造を確定することができず、このため、入力時のビットストリームと再符号化時のビットストリームとの不整合が生じて確率的に画質の変動が発生し、画質の劣化につながることになる。また、ビットストリームが例えばテレビジョン方式とフィルム方式との違いを吸収するために、任意の比率でプルダウンされている場合もあり、従来のトランスコーダ装置では、ビットストリームのプルダウン構造を確定することができない。
【0007】
そこで、上記トランスコーダ装置では、ビデオデコーダでビットストリームの符号化構造及びプルダウン構造を示す補助情報を生成して復号した映像信号に多重し、後段のビデオエンコーダで映像信号から補助情報を抽出することにより、符号化構造及びプルダウン構造を継承するmol(モル)方式を用いている。しかし、このmol方式では、符号化構造及びプルダウン構造の検出、符号化構造及びプルダウン構造を示す補助情報の生成、多重処理を1つのビデオデコーダで行なっており、また補助情報の抽出及び符号化制御処理を1つのビデオエンコーダで行なっていることにより、ビデオデコーダ及びビデオエンコーダそれぞれに高い処理能力が要求され、このため、ビデオデコーダ及びビデオエンコーダの内部を改造しなければならなくなる。
【0008】
【発明が解決しようとする課題】
以上のように、従来のトランスコーダ装置では、入力時のビットストリームの符号化構造及びプルダウン構造と再符号化時のビットストリームの符号化構造及びプルダウン構造との不整合により画質の劣化等を生じるという問題を有している。また、これら符号化構造及びプルダウン構造の整合をとるために、符号化構造及びプルダウン構造の検出、符号化構造及びプルダウン構造を示す補助情報の生成及び補助情報を復号した映像信号に多重する処理を1つのビデオデコーダで行なっており、補助情報の抽出及び符号化制御処理を1つのビデオエンコーダで行なっていることにより、ビデオデコーダ及びビデオエンコーダそれぞれに高い処理能力が要求され、内部回路の改造が必要となるという不都合を有している。
【0009】
この発明の目的は、既存の復号器及び符号化器を用いて、符号化映像信号の伝送レートを任意に変更可能であり、かつ異種の構造を持つ符号化映像信号に対しても柔軟に対応し得るトランスコーダ装置を提供することにある。
【0010】
【課題を解決するための手段】
この発明に係るトランスコーダ装置は、ダミーフィールドを挿入することで、M(Mは自然数):N(Nは自然数)にプルダウンされ、符号化処理が施された符号化映像信号を取り扱う装置であって、符号化映像信号を復号する復号手段と、この復号手段で復号された復号信号を外部から指定された伝送レートで符号化する符号化手段と、復号手段に入力される符号化映像信号のプルダウン構造を検出する検出手段と、この検出手段の検出結果に基づいて符号化手段の符号化処理を制御する符号化制御手段とを備えるようにしたものである。なお、符号化制御手段は、検出手段の検出結果から復号手段に入力される符号化映像信号のプルダウン構造、符号化構造に合わせて符号化処理を実行するように前記符号化手段を制御することを特徴とする。
【0011】
この構成によれば、符号化映像信号を1度復号して元に戻し、任意の伝送レートで再度符号化するようにしているので、符号化信号の伝送レートを容易に変更でき、さらに、符号化映像信号の復号処理及び符号化処理とは別系統で入力時の符号化映像信号のプルダウン構造を検出し、この検出結果に基づいて復号信号を入力時の符号化映像信号のプルダウン構造に合わせて再符号化するように符号化処理を制御するようにしている。
【0012】
このため、入力時の符号化映像信号のプルダウン構造が復号処理及び符号化処理とは別系統で再符号化時に継承されるので、入力時の符号化映像信号と再符号化された符号化映像信号との不整合による画質の変動と劣化とを最小限に抑えられて、異種の構造を持つ符号化映像信号に対しても柔軟に対応することが可能となるとともに、復号器及び符号化器では入力時の符号化映像信号のプルダウン構造を再符号化時に継承するための高い処理能力が必要なくなるため、内部回路の変更、改造等を行なう必要がなくなる。
【0013】
従って、既存の復号器及び符号化器を使用するだけで、多種の伝送レートを取り扱う切替システムに好適し、検出及び符号化制御処理をコンピュータで実行すれば汎用性の高いものとなる。
【0014】
上記構成において、復号手段と符号化手段との間の信号経路中に介在され、復号手段の出力を遅延する遅延手段をさらに備えることを特徴とする。
【0015】
この構成によれば、再符号化処理におけるプルダウン構造もしくは符号化構造の変更には処理時間がかかるため、復号信号を所定時間遅延させることにより変更に要する処理時間を吸収することができる。
【0016】
上記構成において、符号化手段は、符号化制御手段の制御により、入力された復号信号に含まれるダミーフィールドをスキップさせることを特徴とする。
【0017】
この構成によれば、符号化手段は、符号化制御手段の制御により、入力時の符号化映像信号のプルダウン構造と、復号信号のプルダウン構造とが一致するか否かを判定し、一致しないと判定した場合に、復号信号に含まれるダミーフィールドをスキップさせて符号化処理を行なうようにしているので、万一、異なるプルダウン構造を持つ符号化映像信号が到来した場合にも、符号化映像信号の品質を悪化させることなく、入力時の符号化映像信号と再符号化された符号化映像信号とのプルダウン構造を強制的に一致させることが可能となる。
【0018】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
図1は、この発明に係るトランスコーダ装置の一実施形態を示す回路ブロック図である。ここでは、ビットストリームとして3:2プルダウン構造で、少なくとも2種類以上の符号化方式により符号化されたGOP(Group Of Picture)構造を持つMPEG−2規格のビデオES(Elementary Stream)信号を取り扱う例に説明する。
図中符号101はビデオデコーダで、入力されたMPEG−2のビデオES信号を元のビデオ信号に復号する。この復号されたビデオ信号は、遅延部102で所定時間遅延されて、ビデオエンコーダ103に供給される。ビデオエンコーダ103は、入力信号を符号化する符号化構造もしくは符号化するプルダウン構造を任意に設定可能で、遅延部102の出力を外部から指定された伝送レートで符号化し、ビデオES信号として図示しないシリアル伝送路切替装置に出力する。なお、ビデオエンコーダ103に対して指示する伝送レートは、外部から任意の値を設定可能である。
【0019】
一方、入力されたビデオES信号は、GOP検出部104でGOPヘッダ情報が検出され、同時にプルダウン検出部105でプルダウン構造が検出される。それぞれの検出結果は、符号化制御部106に供給される。
【0020】
符号化制御部106は、入力された検出結果から入力時のビデオES信号のGOP構造及びプルダウン構造を解析し、ビデオエンコーダ103の符号化方式及び符号化するプルダウン構造が入力時のビデオES信号のGOP構造及びプルダウン構造に一致するように制御するものである。
【0021】
次に、上記構成における動作について、図2及び図3に示すMPEG−2のビデオES信号の構造を参照して説明する。
すなわち、上記構成で取り扱われるビデオES信号は、図2に示すように、フレーム内符号化方式により1フレーム自体を直接符号化されたIフレームと、過去のフレームからの予測を利用して符号化されたPフレームと、過去と未来との両側のフレームからの予測を利用して符号化されたBフレームとから成るGOP構造であり、IBBPBBPBBPBBPBBから成る15フレームの繰り返しパターンで、Iフレームの先頭にGOPヘッダが付加されている。
【0022】
そこで、ビデオエンコーダ103の符号化方式を決定するために、入力時のビデオES信号からGOPヘッダ情報を検出し、この検出結果を符号化制御部106に与える。この検出結果を受けて、符号化制御部106は、スタートトリガ信号をビデオエンコーダ103に与えることにより、ビデオエンコーダ103の符号化処理にリセットをかける。なお、ビデオエンコーダ103は、初期時に入力信号に対してフレーム内符号化方式により符号化して出力し、次にフレーム間符号化方式により符号化して出力した後、リセットがかかるまでフレーム間符号化方式の状態を維持する回路である。
【0023】
これにより、ビデオエンコーダ103から出力される各フレームのピクチャーコードタイプは、ビデオデコーダ101への入力時のピクチャーコードタイプのパターンと一致することになる。
【0024】
また、上記ビデオES信号は、図3に示すように、複数フレームそれぞれを2つのフィールドに分割するとともに、例えば2フレーム単位で無効なダミーフィールドをフィールド相互間に挿入した3:2プルダウン構造の信号である。ここでは、第1フィールドと同じフィールドを作成してダミーフィールドとしてフィールド相互間に挿入している。
【0025】
すなわち、GOPが変化しない場合でも、3:2プルダウンの発生によって通常の符号化処理とは異なるビデオES信号が到来することがある。復号誤差が小さい場合には、ビデオエンコーダ103で符号化されたビデオES信号は、入力時のビデオES信号と3:2プルダウン構造がほぼ同一となるが、実際には復号誤差が大きく、同一の3:2プルダウン構造とならない場合がある。
【0026】
そこで、ビデオエンコーダ103の符号化するプルダウン構造を決定するために、プルダウン検出部105は、入力時のビデオES信号からプルダウン構造を検出し、この検出結果を符号化制御部106に与える。この検出結果を受けて、符号化制御部106は、この3:2プルダウン構造における偶、奇フィールド符号化、スキップ等の設定に必要な制御情報をビデオエンコーダ103に与える。ビデオエンコーダ103は、与えられた制御情報に基づいて入力時のビデオES信号の3:2プルダウン構造を把握し、この3:2プルダウン構造と同一パターンで遅延部102の出力の再符号化を行ない、強制的に入力時と再符号化時との3:2プルダウン構造の一致を図る。
【0027】
図4は、入力時と再符号化時との3:2プルダウン構造の一致を図るためのビデオエンコーダ103の動作を示すフローチャートである。
【0028】
すなわち、符号化制御部106から制御情報が通知されると(ステップS11)、ビデオエンコーダ103は、この制御情報に基づいて入力時のビデオES信号の3:2プルダウン構造を把握し、符号化するプルダウン構造を決定する(ステップS12)。そして、符号化すべきプルダウン構造と遅延部102の出力であるビデオ信号のプルダウン構造とを比較し(ステップS13)、一致するか否かを判定する(ステップS14)。ここで、一致したと判定した場合(YES)、通常の符号化処理を実行し(ステップS15)、一致しない場合(NO)、ビデオ信号に含まれるダミーフィールドをスキップさせて符号化処理を実行する(ステップS16)。
【0029】
なお、スキップすべきダミーフィールドの挿入位置は、プルダウン検出部105で検出され、符号化制御部106にてダミーフィールドの挿入位置を示す情報を制御情報としてビデオエンコーダ103に通知する。
【0030】
以上のように上記実施形態であれば、ビデオES信号をビデオデコーダ101で1度復号して元に戻し、ビデオエンコーダ103で任意の伝送レートで再度符号化するようにしているので、ビデオES信号の伝送レートを容易に変更でき、さらに、ビデオデコーダ101及びビデオエンコーダ103とは別系統で入力時のビデオES信号のGOP構造及び3:2プルダウン構造をGOP検出部104及びプルダウン検出部105で検出し、符号化制御部106で検出結果を受けてビデオ信号を入力時のビデオES信号のGOP構造及び3:2プルダウン構造に合わせて再符号化するようにビデオエンコーダ103の符号化処理を制御するようにしている。
【0031】
このため、入力時のビデオES信号のGOP構造及び3:2プルダウン構造がビデオデコーダ101及びビデオエンコーダ103とは別系統で再符号化時に継承されるので、入力時のビデオES信号と再符号化されたビデオES信号との不整合による画質の変動と劣化とを最小限に抑えることが可能となるとともに、ビデオデコーダ101及びビデオエンコーダ103では入力時のビデオES信号の特性を再符号化時に継承するための高い処理能力が必要なくなるため、内部回路の変更、改造等を行なう必要がなくなる。つまり、ビデオデコーダ101及びビデオエンコーダ103では、ビデオES信号の符号化構造の検出、符号化構造を示す補助情報の生成、補助情報の抽出及び符号化制御処理を必要とせずに済む。
【0032】
従って、既存のビデオデコーダ101及びビデオエンコーダ103を使用するだけで、多種の伝送レートを取り扱う切替システムに好適し、GOP検出部104、プルダウン検出部105及び符号化制御部106のそれぞれの処理を1つのコンピュータで実行すれば汎用性の高いものとなる。
【0033】
また、ビデオエンコーダ103にて符号化すべくプルダウン構造を決定するための制御情報は、符号化制御部106からビデオエンコーダ103に通知され、ビデオエンコーダ103は通知された制御情報に基づいて、符号化すべくプルダウン構造を設定し、この設定されたプルダウン構造、つまり入力時のビデオES信号の3:2プルダウン構造とビデオ信号のプルダウン構造、つまり実際に符号化する3:2プルダウン構造とが一致するか否かを判定し、一致しないと判定した場合に、ビデオ信号に含まれるダミーフィールドをスキップさせて符号化処理を行なうようにしているので、3:2プルダウン構造とは異なるプルダウン構造を持つビデオES信号が到来した場合にも、画質を悪化させることなしに、入力時のビデオES信号と再符号化されたビデオES信号とのプルダウン構造を一致させることが可能となる。なお、スキップさせるフィールドは、無効なダミーフィールドであるので、ビデオES信号の品質に影響を及ぼすことがない。
【0034】
なお、上記実施形態では、ビデオデコーダ101とビデオエンコーダ103との間の信号経路中に遅延部102を介在した例について説明しているが、この遅延部102はGOP構造、3:2プルダウン構造を検出するために必要とする処理時間の長さに応じて、その遅延時間やその有無が決められる。従って、処理が十分速い検出回路に対しては、遅延部102は不要である。しかし、一般には、ビデオエンコーダ103のGOP構造、プルダウン構造の変更には、充分処理時間がかかる場合が多いため、現状では0.5〜数フレーム分の遅延を行なっていた方がよい。この場合、遅延部102でビデオ信号を遅延させることにより、ビデオエンコーダ103における符号化方式、符号化すべくプルダウン構造の変更に要する処理時間を吸収することができる。
【0035】
なお、上記実施形態では、ビデオES信号に含まれるGOPヘッダ情報に基づいて、ビデオエンコーダ103の符号化方式を制御する例について説明したが、ビデオES信号にGOPヘッダ情報が含まれていない場合には、IPBパターンを調べ、Iフレームの先頭に付加された識別符号をGOPの先頭として検出すればよい。
【0036】
また、GOP以外にも、少なくともモードの異なる符号化方式により符号化された2種類以上のフレームを有し、それぞれのフレーム先頭に自フレームに対応する符号化方式の種類を識別するための識別情報を付加した符号化信号を取り扱うようにしてもよい。この場合、符号化映像信号から識別情報を検出し、この検出された識別情報の内容を基に、ビデオエンコーダ103の符号化方式を制御するようにしている。
【0037】
さらに、上記実施形態では、ビデオES信号が3:2プルダウン構造であるものを取り扱う例について説明したが、3:2プルダウン構造以外にも、複数フレームそれぞれを2つのフィールドに分割し、複数フレーム単位でダミーフィールドをフィールド相互間に挿入したM:N(M,Nは自然数)プルダウン構造の符号化映像信号を取り扱うようにしてもよい。
【0038】
この他、ビデオデコーダ、ビデオエンコーダ、GOP検出部、プルダウン検出部及び符号化制御部の構成、取り扱うビットストリームの種類等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【0039】
【発明の効果】
以上詳述したようにこの発明によれば、既存の復号器及び符号化器を用いて、取り扱う符号化信号の伝送レートを任意に変更可能であり、かつ異種の構造を持つ符号化映像信号に対しても柔軟に対応可能で、多種の伝送レートのシリアル伝送路を取り扱うシリアル伝送路切替システムに好適し得るトランスコーダ装置を提供することができる。
【図面の簡単な説明】
【図1】この発明に係るトランスコーダ装置の一実施形態を示す回路ブロック図。
【図2】同実施形態で取り扱うビデオES信号のGOP構造を説明するために示す図。
【図3】同実施形態で取り扱うビデオES信号の3:2プルダウン構造を説明するために示す図。
【図4】上記図1に示したビデオエンコーダの動作を説明するために示すフローチャート。
【符号の説明】
101…ビデオデコーダ、
102…遅延部、
103…ビデオエンコーダ、
104…GOP検出部、
105…プルダウン検出部、
106…符号化制御部。
Claims (5)
- ダミーフィールドを挿入することで、M(Mは自然数):N(Nは自然数)にプルダウンされ、符号化処理が施された符号化映像信号を取り扱う装置であって、
前記符号化映像信号を復号する復号手段と、
この復号手段で復号された復号信号を外部から指定された伝送レートで符号化する符号化手段と、
前記復号手段に入力される前記符号化映像信号のプルダウン構造を検出する検出手段と、
この検出手段の検出結果に基づいて前記符号化手段の符号化処理を制御する符号化制御手段とを具備し、
前記符号化制御手段は、前記検出手段の検出結果から前記プルダウン構造における偶、奇フィールド符号化、スキップすべきダミーフィールドの挿入位置を示す制御情報を前記符号化手段に通知し、
前記符号化手段は、前記制御情報に基づいて前記復号手段への入力時の符号化映像信号のプルダウン構造を把握し、この把握したプルダウン構造と前記復号手段の出力のプルダウン構造とを比較して一致するか否かを判定し、一致しない場合に、前記復号手段の出力に含まれるダミーフィールドをスキップさせて符号化処理を実行することを特徴とするトランスコーダ装置。 - 前記符号化映像信号の符号化構造は、グループ・オブ・ピクチャー構造であることを特徴とする請求項1記載のトランスコーダ装置。
- 前記検出手段は、前記符号化映像信号から符号化構造をさらに検出することを特徴とする請求項2記載のトランスコーダ装置。
- 前記復号手段と前記符号化手段との間の信号経路中に介在され、前記復号手段の出力を遅延する遅延手段をさらに備えることを特徴とする請求項1記載のトランスコーダ装置。
- 前記符号化制御手段は、前記検出手段の検出結果から前記復号手段に入力される符号化映像信号のプルダウン構造、符号化構造に合わせて符号化処理を実行するように前記符号化手段を制御することを特徴とする請求項1または2記載のトランスコーダ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15274299A JP4295861B2 (ja) | 1999-05-31 | 1999-05-31 | トランスコーダ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15274299A JP4295861B2 (ja) | 1999-05-31 | 1999-05-31 | トランスコーダ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000341686A JP2000341686A (ja) | 2000-12-08 |
JP4295861B2 true JP4295861B2 (ja) | 2009-07-15 |
Family
ID=15547175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15274299A Expired - Fee Related JP4295861B2 (ja) | 1999-05-31 | 1999-05-31 | トランスコーダ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4295861B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5715009A (en) | 1994-03-29 | 1998-02-03 | Sony Corporation | Picture signal transmitting method and apparatus |
CA2265089C (en) | 1998-03-10 | 2007-07-10 | Sony Corporation | Transcoding system using encoding history information |
KR100571687B1 (ko) | 1999-02-09 | 2006-04-18 | 소니 가부시끼 가이샤 | 코딩 시스템 및 방법, 부호화 장치 및 방법, 복호화 장치및 방법, 기록 장치 및 방법, 및 재생 장치 및 방법 |
GB2356509B (en) * | 1999-11-16 | 2004-02-11 | Sony Uk Ltd | Video data formatting and storage |
JP3694888B2 (ja) | 1999-12-03 | 2005-09-14 | ソニー株式会社 | 復号装置および方法、符号化装置および方法、情報処理装置および方法、並びに記録媒体 |
JP4196726B2 (ja) | 2003-05-14 | 2008-12-17 | ソニー株式会社 | 画像処理装置および画像処理方法、記録媒体、並びに、プログラム |
JP4856008B2 (ja) * | 2007-05-29 | 2012-01-18 | シャープ株式会社 | 画像再符号化装置および画像再符号化方法 |
-
1999
- 1999-05-31 JP JP15274299A patent/JP4295861B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000341686A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5007012B2 (ja) | ビデオ符号化方法 | |
US8340182B2 (en) | Video decoding apparatus and video decoding method | |
US6393059B1 (en) | Conversion of video data bit stream | |
JP4666695B2 (ja) | ビデオ信号圧縮処理方法 | |
US20030012286A1 (en) | Method and device for suspecting errors and recovering macroblock data in video coding | |
US6792045B2 (en) | Image signal transcoder capable of bit stream transformation suppressing deterioration of picture quality | |
US20110075735A1 (en) | Advanced Video Coding Intra Prediction Scheme | |
JP2950376B2 (ja) | ピクチャーデコーディング同期化回路及びその方法 | |
KR100988006B1 (ko) | 복호 장치 및 방법, 그리고 기록 매체 | |
KR20040060980A (ko) | 압축되지 않은 디지털 비디오로부터 인트라-코딩된화상들을 검출하고 인트라 dct 정확도 및매크로블록-레벨 코딩 파라메터들을 추출하는 방법 및시스템 | |
JP4295861B2 (ja) | トランスコーダ装置 | |
JP4114210B2 (ja) | 映像データ圧縮装置およびその方法 | |
KR20090046812A (ko) | 비디오 압축 방법 | |
US7733954B2 (en) | Method of coding a video image stream with a view for subsequent recoding using the same type of code | |
JP4731343B2 (ja) | 復号装置 | |
JP2002027483A (ja) | 画像符号化装置、画像復号化装置および記憶媒体 | |
JP4902358B2 (ja) | 符号化装置および方法、並びにプログラム | |
JP4032446B2 (ja) | 映像データ圧縮装置およびその方法 | |
US20060109906A1 (en) | Methods and apparatus for dynamically adjusting f-codes for a digital picture header | |
JP3918540B2 (ja) | 映像符号化装置、映像符号化方法、トランスコーダ装置及びトランスコード方法 | |
JP2011091732A (ja) | 動画像復号処理装置およびその動作方法 | |
US20090016437A1 (en) | Information processing apparatus | |
JP2002077922A (ja) | 画像制御システム及び画像復号化装置 | |
JP3967688B2 (ja) | 映像データ符号化方法,映像データ復号方法,映像データ符号化装置,映像データ復号装置,映像データ符号化プログラム,映像データ復号プログラム,およびそれらのプログラムを記録した記録媒体 | |
JP2005507620A (ja) | 圧縮 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |