JP4292619B2

JP4292619B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4292619B2
Application number: JP7912299A
Authority: JP
Inventors: 真嗣中村; 正昭油利; 修今藤; 昌宏石田; 賢児折田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-03-24
Filing date: 1999-03-24
Publication date: 2009-07-08
Anticipated expiration: 2019-03-24
Also published as: JP2000277802A

Description

【０００１】
【発明の属する技術分野】
本発明は、短波長レーザや高温動作トランジスタ等に用いられるIII−Ｖ族窒化物系化合物よりなる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
一般式がＡｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表されるIII−Ｖ族窒化物系化合物半導体（以下III−Ｖ族窒化物半導体と記す）は、１．９〜６．２ｅＶにおよぶ広範なバンドギャップエネルギーを有し、可視域から紫外域までをカバーする発光・受光デバイス用半導体材料として有望である。
【０００３】
III−Ｖ族窒化物半導体を用いた半導体レーザや受光素子、ヘテロバイポーラトランジスタ等を作製する場合、発熱や電力損失を低減するために低抵抗のｐ型またはｎ型III−Ｖ族窒化物半導体層とそれに対する低抵抗のオーミック電極を形成することが重要である。
【０００４】
従来より、ｐ型III−Ｖ族窒化物半導体を製造する方法として、マグネシウムをIII−Ｖ族窒化物半導体に添加し、その後III−Ｖ族窒化物半導体をアニールすることが知られている。このｐ型III−Ｖ族窒化物半導体を含む従来の半導体装置の製造方法を、図７を用いて説明する。
【０００５】
まず、有機金属気相エピタキシャル成長（以下ＭＯＶＰＥと記す）法により、サファイア基板１の上にアンドープＧａＮバッファ層２、アンドープＧａＮ層３、ｐ型不純物をドープした（以下ｐドープと記す）ＧａＮ層４ａを順次結晶成長させる。ここで、ｐドープＧａＮ層４ａを結晶成長する際に、ドーパントとしてはＭｇを用い、そのＭｇの原料としてはシクロペンタジエニルマグネシウム（以下Ｃｐ₂Ｍｇと記す）を用いる。以下、サファイア基板１の上にアンドープＧａＮバッファ層２等の膜が形成されたものを基板という（図７（ａ））。
【０００６】
次に、この基板を窒素雰囲気中にてアニールし、ｐドープＧａＮ層４ａに含まれる水素を追い出してＭｇを活性化させ、ｐ型ＧａＮ層４を作成する（図７（ｂ））。
【０００７】
その後、ｐ型ＧａＮ層４の上にＮｉ膜５およびＡｕ膜６を順次蒸着してｐ型側の電極（以下ｐ電極と記す）７を形成する（図７（ｃ））。
【０００８】
この半導体装置の製造方法により、ｐ電極７とｐ型ＧａＮ層４との間でオーミック特性を有し、かつｐ電極７とｐ型ＧａＮ層４との間のコンタクト抵抗率が１×１０^-3Ω・ｃｍ²程度であるｐ電極７を得ることができたという報告がなされている。
【０００９】
また、ｎ型III−Ｖ族窒化物半導体を製造する方法として、珪素をIII−Ｖ族窒化物半導体に添加することが知られている。このｎ型III−Ｖ族窒化物半導体を含む従来の半導体装置について、ｎ型側の電極（以下ｎ電極と記す）とｎ型III−Ｖ族窒化物半導体との間のコンタクト抵抗率が５×１０^-5Ω・ｃｍ²程度であるｎ電極が得られたという報告がなされている。
【００１０】
【発明が解決しようとする課題】
上記従来の半導体装置の製造方法に関しては、ｐドープＧａＮ層４ａを形成させ、アニールした後にｐ電極７を形成するので、アニールの工程でｐドープＧａＮ層４ａ中に含まれる水素を十分に追い出すことができず、その結果ｐ電極７とｐ型ＧａＮ層４との間のコンタクト抵抗率を低減させることができなかった。
【００１１】
また、上記従来の半導体装置の製造方法に関しては、ｎ型III-V族窒化物半導体中に含まれる水素を十分に追い出すことができず、その結果ｎ電極とｎ型III−Ｖ族窒化物半導体との間のコンタクト抵抗率を低減させることができなかった。
【００１２】
そのため、上記従来の半導体装置の製造方法を用いて半導体レーザ等のデバイスを製造した場合、しきい値電圧の上昇等デバイスの特性を悪化させていた。
【００１３】
上記課題に鑑み本発明は、ｐ型またはｎ型III−Ｖ族窒化物半導体と、その上に形成されたｐ電極またはｎ電極とを含む半導体装置に関し、ｐ型またはｎ型III−Ｖ族窒化物半導体と、ｐ電極またはｎ電極との間でオーミック特性を有し、コンタクト抵抗率を低減させることができる半導体装置の製造方法を提供するものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体装置の製造方法は、Ａｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）よりなる半導体層の上に電極を形成する工程と、前記電極を形成した後にアニールする工程とを備え、前記電極は、水素を吸蔵する性質を有する金属を含むものであり、前記アニールする工程は、温度を上げる過程と温度を下げる過程とを繰り返し、かつ前記温度を下げる過程において、到達後維持すべき温度が２種類以上あり、そのうちの少なくとも１つが１００℃以上３００℃以下であるものである。
【００１５】
この構成により、温度を上げる過程において半導体層から水素が追い出され、かつ温度を下げる過程において半導体層に含まれる水素が電極により吸蔵されるので、半導体層に含まれる水素を効率よく追い出すことができる。
【００１７】
また、到達後維持すべき温度を１００℃以上３００℃以下にしているので、電極の剥がれを抑えることができる。
【００１８】
本発明の半導体装置の製造方法は、かかる構成につき、水素を吸蔵する性質を有する金属が、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素であるものである。
【００１９】
この構成により、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素を用いているので、半導体層に含まれる水素を効率よく追い出すことができる。
【００２０】
本発明の半導体装置の製造方法は、かかる構成につき、水素を吸蔵する性質を有する金属が、Ｍｇであるものである。
【００２１】
この構成により、Ｍｇを用いているので、Ｍｇが半導体層に拡散してより低抵抗のｐ型半導体層を得ることができる。
【００２２】
本発明の半導体装置の製造方法は、かかる構成につき、水素を吸蔵する性質を有する金属が、Ｎｉ、ＰｄまたはＴａであるものである。
【００２３】
この構成により、さらに仕事関数の大きいＮｉ、ＰｄまたはＴａを電極に用いているので、電極と半導体層との間の、価電子帯のバリア高さを低減させることができる。
【００２４】
本発明の半導体装置の製造方法は、かかる構成につき、電極が、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくとも２層の多層膜により構成されているものである。
【００２５】
この構成により、半導体層に対して密着性の良いＴｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａを含む層を第１層として用いて多層膜の電極とすることができるので、電極の剥がれを抑えることができる。
【００２６】
本発明の半導体装置の製造方法は、かかる構成につき、アニールする工程が、水素を含まない雰囲気中においてアニールするものである。
【００２７】
この構成により、水素を含まない雰囲気中においてアニールしているので、半導体層より水素をさらに効率よく追い出すことができる。
【００２８】
【発明の実施の形態】
本発明の半導体装置の製造方法に関する実施の形態について、図面を用いて説明する。
【００２９】
（実施の形態１）
本発明の第１の実施の形態に係る半導体装置の製造方法を図１に示す。
【００３０】
なお、Ａｌ_xＧａ_1-x-yＩｎ_yＮの半導体層として、ｘ＝０、ｙ＝０のＧａＮの場合について以下説明する。
【００３１】
まず、サファイア基板１をアセトンやメタノール等で有機洗浄してＭＯＶＰＥ装置内に導入し、サファイア基板１の表面をサーマルクリーニングした後、トリメチルガリウムおよびアンモニアを原料とし、ＭＯＶＰＥ装置内の圧力を１気圧とし、常圧ＭＯＶＰＥ法により厚さ５００ÅのアンドープＧａＮバッファ層２、厚さ１μｍのアンドープＧａＮ層３、厚さ１μｍでドーパント濃度が５×１０¹⁸ｃｍ^-3のｐドープＧａＮ層４ａをサファイア基板１の上に順次結晶成長させる。以下、サファイア基板１の上に形成された膜とともに基板と記す。ここで、結晶成長時の基板の温度は、アンドープＧａＮバッファ層２に関しては５００℃、アンドープＧａＮ層３、ｐドープＧａＮ層４ａに関してはともに１０００℃である。また、ｐドープＧａＮ層４ａを結晶成長させる際に、ドーパントとしてはＭｇを用い、そのＭｇの原料としてＣｐ₂Ｍｇを用いる（図１（ａ））。
【００３２】
次に、基板をＭＯＶＰＥ装置より取り出して蒸着装置内に導入し、基板上にＮｉとＭｇとからなる厚さ１０００Åの合金膜８および厚さ１０００Åの、抵抗が低く、表面が安定したＡｕ膜６を順次蒸着してｐ電極９を形成する（図１（ｂ））。
【００３３】
その後、合金膜８およびＡｕ膜６を蒸着された基板を蒸着装置より取り出してアニール炉内に導入する。そしてアニール炉内において基板を加熱（アニール）し、ｐドープＧａＮ層４ａを、ｐ型の導電性を有する、いわゆるｐ型ＧａＮ層４に変化させて半導体装置を作成する（図１（ｃ））。この基板を加熱する工程については以下の実施例１、２において説明する。なお、基板を加熱する方法としては、ヒータによるアニールを用いてもよいし、ランプアニール、高周波加熱等を用いてもよい。
【００３４】
（実施例１）
この実施例１に係る加熱工程について、加熱温度の時間的変化を図２の実線に示す。以下、図２と同様の、加熱温度の時間的変化に関する図において、ｎ回目（ｎは自然数）の昇温過程、高温維持過程、降温過程および低温維持過程をそれぞれＵｎ、Ｈｎ、ＤｎおよびＬｎと表す。また、以下、昇温過程に始まり、高温維持過程および降温過程を経て低温維持過程に至る一連の過程を熱サイクルという。
【００３５】
基板をアニール炉内に導入した後、アニール炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分かけて基板の温度を７００℃まで上げ（Ｕ１）、そのまま２０分間加熱する（Ｈ１）。その後、基板の温度を５分かけて室温まで戻し（Ｄ１）、５分間放置する（Ｌ１）。この熱サイクルを３回繰り返し、加熱工程を終了させる。
【００３６】
この方法によれば、昇温過程および高温維持過程においてｐドープＧａＮ層４ａから水素が追い出され、かつ降温過程および低温維持過程においてｐドープＧａＮ層４ａに含まれる水素が電極を形成するＮｉおよびＭｇに吸蔵されるので、ｐドープＧａＮ層４ａ中に含まれる水素を効率よく追い出すことができ、ｐドープＧａＮ層４ａ中に含まれるＭｇをより多く活性化させることができる。その結果、ｐドープＧａＮ層４ａを従来よりも低い抵抗率を有するｐ型ＧａＮ層４に変化させることができ、ｐ型ＧａＮ層４とｐ電極９との間でオーミック接触を実現でき、ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率を下げることができる。
【００３７】
また、特に合金膜８にＭｇを用いているので、Ｍｇが半導体層に拡散してより低抵抗のｐ型ＧａＮ層４を得ることができ、ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率を下げることができる。
【００３８】
さらに、特に合金膜８に仕事関数の大きいＮｉを用いているので、Ｎｉとｐ型ＧａＮ層４との間の、価電子帯のバリア高さを低減させることができ、ｐドープＧａＮ層４とｐ電極９との間のコンタクト抵抗率を下げることができる。
【００３９】
この実施例１に係る半導体装置の製造方法においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０¹⁸ｃｍ^-3であってＭｇ活性化率がほぼ１００％であり、ｐ型ＧａＮ層４とｐ電極９との間でコンタクト抵抗率が１×１０^-5Ω・ｃｍ²であるオーミック接触が実現できた。これらの値は従来の半導体装置の製造方法に比べてよい値であった。
【００４０】
（実施例２）
この実施例２に係る加熱工程について、加熱温度の時間的変化を図３の実線に示す。
【００４１】
基板をアニール炉内に導入した後、アニール炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分かけて基板の温度を７００℃まで上げ（Ｕ１）、そのまま２０分間加熱する（Ｈ１）。その後、基板の温度を５分かけて２５０℃まで戻し（Ｄ１）、５分間放置する（Ｌ１）。この熱サイクルを３回繰り返し、加熱工程を終了させる。
【００４２】
この方法によれば、実施例１における効果に加え、降温過程において基板の温度を２５０℃まで下げ、低温維持過程において基板の温度を２５０℃に維持しているので、ｐ電極９の剥がれを抑えることができ、結果として半導体装置の製造歩留まりを向上させることができる。
【００４３】
この実施例２に係る半導体装置の製造方法においては、ｐ型ＧａＮ層４のキャリア濃度が５×１０¹⁸ｃｍ^-3であってＭｇ活性化率がほぼ１００％であり、ｐ型ＧａＮ層４とｐ電極９との間のコンタクト抵抗率が１×１０^-5Ω・ｃｍ²であるオーミック接触が得られた。これらの値は従来の半導体装置の製造方法に比べてよい値であった。また、この方法により製造された半導体装置の表面を光学顕微鏡により観察したところ、ｐ電極９の、ｐ型ＧａＮ層４からの剥がれは特に発見されず、ｐ電極９の剥がれが抑えられていることがわかった。
【００４４】
ｐ電極９の剥がれが抑えられているのは、降温過程において基板の温度を２５０℃に下げ、低温維持過程において基板の温度を２５０℃に維持することにより高温から室温まで温度を下げたときに生じるｐ電極のグレイン化を抑えることができたためと考えられる。
【００４５】
なお、降温過程および低温維持過程における基板の温度を１００℃以上３００℃以下にすることによりｐ電極９の剥がれを抑えることができる。
【００４６】
（実施の形態２）
本発明の第２の実施の形態に係る半導体装置の製造方法を図４に示す。
【００４７】
まず、アセトンやメタノール等で有機洗浄されたサファイア基板１の上にＭＯＶＰＥ装置を用い、サファイア基板１の表面をサーマルクリーニングした後、トリメチルガリウムおよびアンモニアを原料とし、常圧ＭＯＶＰＥ法によりサファイア基板１の上に厚さ５００ÅのアンドープＧａＮバッファ層２、厚さ１μｍのアンドープＧａＮ層３、厚さ１μｍでドーパント濃度が５×１０¹⁸ｃｍ^-3のｎ型ＧａＮ層１０をサファイア基板１の上に順次結晶成長させる。以下、サファイア基板１の上に形成された膜とともに基板と記す。ここで、結晶成長時の基板１の温度は、アンドープＧａＮバッファ層２に関しては５００℃、アンドープＧａＮ層３、ｎ型ＧａＮ層１０に関してはともに１０００℃である。また、ｎ型ＧａＮ層１０を結晶成長させる際に、ドーパントとしてはＳｉを用い、そのＳｉの原料としてはシランを用いる（図４（ａ））。
【００４８】
次に、この基板をＭＯＶＰＥ装置より取り出して蒸着装置内に導入し、基板上にＴｉとＡｌとからなる厚さ１０００Åの合金膜１１および厚さ１０００ÅのＡｕ膜１２を順次蒸着してｎ電極１３を形成する。
【００４９】
その後、基板をアニール炉内に導入する。そして第１の実施の形態で記載した実施例１と実施例２と同様の熱サイクルを３回繰り返す（図４（ｂ））。
【００５０】
この方法によれば、昇温過程および高温維持過程においてｎ型ＧａＮ層１０から水素が追い出され、かつ降温過程および低温維持過程においてｎ型ＧａＮ層１０に含まれる水素が電極を形成するＴｉおよびＡｌに吸蔵されるので、ｎ型ＧａＮ層１０中に含まれる水素を効率よく追い出すことができる。その結果、ｎ型ＧａＮ層１０とｎ電極１３との間のコンタクト抵抗率を下げることができる。
【００５１】
この第２の実施の形態に係る半導体装置の製造方法においては、ｎ型ＧａＮ層１０とｎ電極１３との間のコンタクト抵抗率が１×１０^-6Ω・ｃｍ²であるオーミック接触が得られた。この値は従来の半導体装置の製造方法の場合に比べてよい値であった。
【００５２】
（実施の形態３）
本発明の第３の実施の形態に係る半導体装置の製造方法を図５に示す。まずサファイア基板１をアセトンやメタノール等で有機洗浄してＭＯＶＰＥ装置内に導入し、サファイア基板１の表面をサーマルクリーニングした後、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、シラン、Ｃｐ₂Ｍｇおよびアンモニアを原料とし、常圧ＭＯＶＰＥ法によりサファイア基板１の上に厚さ５００ÅのアンドープＧａＮバッファ層２、厚さ２μｍのｎ型ＧａＮよりなるｎ型コンタクト層１４、厚さ０．３μｍのｎ型Ａｌ_0.1Ｇａ_0.9Ｎよりなるｎ型クラッド層１５、厚さ７０ÅのアンドープＩｎ_0.02Ｇａ_0.98Ｎと厚さ３０ÅのアンドープＩｎ_0.2Ｇａ_0.8Ｎとの２層を交互に３回繰り返して形成した発光層１６、厚さ０．３μｍのｐ型Ａｌ_0.1Ｇａ_0.9ＮよりなるＭｇドーパントのｐ型クラッド層１７、厚さ０．５μｍのｐ型ＧａＮよりなるＭｇドーパントのｐ型コンタクト層１８を順次形成する。ここで、結晶成長温度は、アンドープＧａＮバッファ層２に関しては５００℃、ｎ型コンタクト層１４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ型コンタクト層１８に関しては１０００℃、発光層１６に関しては８００℃である（図５（ａ））。
【００５３】
次に、基板をＭＯＶＰＥ装置より取り出してドライエッチング装置内に導入し、選択マスクを用いてｎ型コンタクト層１４までドライエッチングし、一部のｐ型コンタクト層１４を露出させる。さらに別の選択マスクによりドライエッチングしてｐ型クラッド層１７およびｐ型コンタクト層１８をリッジ状に形成する。そして基板をドライエッチング装置より取り出す。
【００５４】
その後、露出したｎ型コンタクト層１４の上にＴｉとＡｌとからなる厚さ１０００Åの合金膜１１および厚さ１０００ÅのＡｕ膜１２を順次蒸着してｎ電極１３を形成し、ｐ型コンタクト層１４の上にＮｉとＭｇとからなる厚さ１０００Åの合金膜８および厚さ１０００ÅのＡｕ膜６を順次蒸着してｐ電極９を形成する（図５（ｂ））。
【００５５】
その後、基板をアニール炉内に導入する。そしてアニール炉を１気圧の窒素で満たし、窒素雰囲気下にて１０分かけて基板の温度を７００℃まで上げ、そのまま２０分間加熱する。その後、基板の温度を５分かけて室温まで戻し、５分間放置する。この熱サイクルを３回繰り返し、ｎ型コンタクト層１４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ型コンタクト層１８より水素を追い出し、ｐ型クラッド層１７およびｐ型コンタクト層１８に含まれるＭｇを活性化させる（図５（ｃ））。
【００５６】
最後に基板を劈開して共振器端面を形成し、半導体装置すなわち半導体レーザを作成する。
【００５７】
第３の実施の形態に係る半導体レーザの電流−電圧特性と、従来の半導体レーザの電流−電圧特性とを比較した結果を図６に示す。図６において、実線で示す曲線Ａが第３の実施の形態に係る半導体レーザの電流−電圧特性を表すグラフであり、破線で示す曲線Ｂが従来の半導体レーザの電流−電圧特性を表すグラフである。第３の実施の形態に係る半導体レーザのしきい値電圧は４．０Ｖであり、従来の半導体レーザのしきい値電圧よりも０．５Ｖ低かった。また、電流−電圧特性曲線の傾きについては、第３の実施の形態に係る半導体レーザのほうが従来の半導体レーザよりも急であった。すなわち、第３の実施の形態に係る半導体レーザの素子抵抗のほうが従来の半導体レーザの素子抵抗よりも小さいことがわかった。
【００５８】
第３の実施の形態に係る半導体レーザのほうが従来の半導体レーザよりもしきい値電圧および素子抵抗が小さいのは、基板をアニールする過程において第１および第２の実施の形態と同様、ｎ型コンタクト層１４、ｎ型クラッド層１５、ｐ型クラッド層１７およびｐ型コンタクト層１８に含まれる水素が、アニール時の７００℃という温度により追い出され、かつアニール後の室温に戻す過程で水素がＴｉ、Ａｌ、ＮｉおよびＭｇに吸蔵され、その結果、ｎ型コンタクト層１４とｎ電極１３との間およびｐ型コンタクト層１７とｐ電極９との間のコンタクト抵抗率を下げることができるためである。また、ｐ型クラッド層１７およびｐ型コンタクト層１８中に含まれるＭｇをより多く活性化させて従来のものより低い抵抗率を有するｐ型クラッド層１７およびｐ型コンタクト層１８に変化させることができるためである。
【００５９】
なお、上記第１、第２および第３の実施の形態において、以下に示す置き換えを行っても同様の効果が得られる。
【００６０】
熱サイクルの回数は２回以上であればよい。
【００６１】
Ｎｉの代わりにＰｄを用いてもよい。ＰｄはＮｉと同様に仕事関数が大きく、かつ、ｐ型ＧａＮ層４およびｐ型コンタクト層１８に対して密着性のよい金属である。
【００６２】
ｐ電極９またはｎ電極１３として、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくとも２層の多層膜により構成されていてもよい。
【００６３】
このようにすれば、ｐ型ＧａＮ層４、ｐ型コンタクト層１８およびｎ型コンタクト層１４に対して密着性の良いＴｉ、Ａｌ、ＮｉまたはＰｄを第１層として用いて多層膜の電極とすることができるので、ｐ電極９またはｎ電極１３の剥がれを抑えることができる。
【００６４】
また、ｐ電極９またはｎ電極１３として、水素を吸蔵する効果のある金属元素、例えばＴｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄおよび希土類元素のうちの少なくとも１つを含む合金、単層膜または多層膜を用いてもよい。
【００６５】
Ａｕ層６の代わりに抵抗が低く、表面の安定したＰｔ層を用いてもよい。
【００６６】
サファイア基板１の代わりにＧａＮ基板、ＳｉＣ基板またはスピネル基板を用いてもよい。
【００６７】
基板をアニールするのに、水素を含まない雰囲気中においてアニールしてもよい。
【００６８】
この構成により、水素を含まない雰囲気中においてアニールしているので、ｐドープＧａＮ層４ａまたはｐ型コンタクト層１８より水素をさらに効率よく追い出すことができてより低抵抗のｐ型ＧａＮ層４またはｐ型コンタクト層１８を得ることができる。
【００６９】
III−Ｖ族窒化物系化合物半導体よりなる層を結晶成長させる方法として、常圧ＭＯＶＰＥ法以外に減圧ＭＯＶＰＥ法やハイドライド気相成長法等を用いてもよい。
【００７０】
ｐ電極９およびｎ電極を形成する方法として、蒸着以外にスパッタ法等を用いてもよい。
【００７１】
【発明の効果】
本発明の半導体装置の製造方法によれば、III−Ｖ族窒化物よりなる半導体層中に含まれる水素を効率よく追い出すことができる。その結果、低い抵抗率を有するｐ型またはｎ型の半導体層を得ることができ、半導体層と電極との間のコンタクト抵抗率を下げることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図
【図２】第１と第２の実施の形態に係る実施例１の加熱工程における、加熱温度の時間的変化に対する図
【図３】第１と第２の実施の形態に係る実施例２の加熱工程における、加熱温度の時間的変化に対する図
【図４】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図
【図５】本発明の第３の実施の形態に係る半導体装置の製造方法を示す工程断面図
【図６】第３の実施の形態で形成された半導体レーザの電流−電圧特性と、従来の半導体レーザの電流−電圧特性とを比較した図
【図７】従来の半導体装置の製造方法を示す工程断面図
【符号の説明】
１サファイア基板
２アンドープＧａＮバッファ層
３アンドープＧａＮ層
４ａｐドープＧａＮ層
４ｐ型ＧａＮ層
８合金膜
９ｐ電極
１３ｎ電極
１４ｎ型コンタクト層
１５ｎ型クラッド層
１７ｐ型クラッド層
１８ｐ型コンタクト層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device made of a III-V nitride compound used for a short wavelength laser, a high temperature operation transistor, or the like.
[0002]
[Prior art]
Group III-V nitride-based compound semiconductor (hereinafter referred to as Group III-V nitride) represented by the general formula Al _x Ga _1-xy In _y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1) (Referred to as a semiconductor) has a wide band gap energy ranging from 1.9 to 6.2 eV and is promising as a semiconductor material for light emitting / receiving devices covering from the visible region to the ultraviolet region.
[0003]
Low resistance p-type or n-type III-V nitride semiconductor layer to reduce heat generation and power loss when fabricating a semiconductor laser, light receiving element, heterobipolar transistor, etc. using a III-V nitride semiconductor It is important to form an ohmic electrode with low resistance.
[0004]
Conventionally, as a method for producing a p-type group III-V nitride semiconductor, it is known to add magnesium to a group III-V nitride semiconductor and then anneal the group III-V nitride semiconductor. A conventional method for manufacturing a semiconductor device including the p-type III-V nitride semiconductor will be described with reference to FIG.
[0005]
First, an undoped GaN buffer layer 2, an undoped GaN layer 3, and a GaN layer 4a doped with p-type impurities (hereinafter referred to as p-doped) are formed on the sapphire substrate 1 by a metal organic vapor phase epitaxial growth (hereinafter referred to as MOVPE) method. Crystal growth is performed sequentially. Here, when crystal-growing the p-doped GaN layer 4a, Mg is used as a dopant, and cyclopentadienyl magnesium (hereinafter referred to as Cp ₂ Mg) is used as a raw material for the Mg. Hereinafter, a substrate in which a film such as the undoped GaN buffer layer 2 is formed on the sapphire substrate 1 is referred to as a substrate (FIG. 7A).
[0006]
Next, this substrate is annealed in a nitrogen atmosphere, and hydrogen contained in the p-doped GaN layer 4a is expelled to activate Mg, thereby forming the p-type GaN layer 4 (FIG. 7B).
[0007]
Thereafter, a Ni film 5 and an Au film 6 are sequentially deposited on the p-type GaN layer 4 to form a p-type side electrode (hereinafter referred to as a p-electrode) 7 (FIG. 7C).
[0008]
By this method for manufacturing a semiconductor device, the p electrode 7 and the p-type GaN layer 4 have ohmic characteristics, and the contact resistivity between the p electrode 7 and the p-type GaN layer 4 is 1 × 10 ^−3. It has been reported that a p-electrode 7 of about Ω · cm ² has been obtained.
[0009]
As a method for producing an n-type group III-V nitride semiconductor, it is known to add silicon to a group III-V nitride semiconductor. For a conventional semiconductor device including this n-type group III-V nitride semiconductor, the contact resistivity between the n-type side electrode (hereinafter referred to as n-electrode) and the n-type group III-V nitride semiconductor is 5 ×. It has been reported that an n-electrode of about 10 ⁻⁵ Ω · cm ² has been obtained.
[0010]
[Problems to be solved by the invention]
With respect to the above conventional method for manufacturing a semiconductor device, the p-doped GaN layer 4a is formed, and the p-electrode 7 is formed after annealing. Therefore, hydrogen contained in the p-doped GaN layer 4a is sufficiently driven out in the annealing process. As a result, the contact resistivity between the p-electrode 7 and the p-type GaN layer 4 could not be reduced.
[0011]
Further, with respect to the above conventional method for manufacturing a semiconductor device, hydrogen contained in the n-type III-V nitride semiconductor cannot be sufficiently expelled, and as a result, the n-electrode and the n-type III-V nitride semiconductor It was not possible to reduce the contact resistivity between the two.
[0012]
Therefore, when a device such as a semiconductor laser is manufactured using the above-described conventional method for manufacturing a semiconductor device, the device characteristics such as an increase in threshold voltage are deteriorated.
[0013]
In view of the above problems, the present invention relates to a semiconductor device including a p-type or n-type group III-V nitride semiconductor and a p-electrode or n-electrode formed thereon, and relates to a p-type or n-type group III-V nitride. The present invention provides a method for manufacturing a semiconductor device having ohmic characteristics between a physical semiconductor and a p-electrode or an n-electrode, and capable of reducing contact resistivity.
[0014]
[Means for Solving the Problems]
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention is provided on a semiconductor layer made of Al _x Ga _{1 -xy} In _y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1). An electrode forming step; and an annealing step after forming the electrode, wherein the electrode includes a metal having a property of occluding hydrogen, and the annealing step includes a process of increasing a temperature and a temperature. it repeatedly and process of lowering, and in the course of lowering the temperature, there temperature should be maintained after reaching two or more kinds, at least one of which is not less than 100 ° C. or higher 300 ° C. or less.
[0015]
With this configuration, hydrogen is expelled from the semiconductor layer in the process of raising the temperature, and hydrogen contained in the semiconductor layer is occluded by the electrode in the process of lowering the temperature, so that the hydrogen contained in the semiconductor layer can be expelled efficiently. .
[0017]
Moreover, since the temperature to be maintained after reaching is 100 ° C. or higher and 300 ° C. or lower, peeling of the electrode can be suppressed.
[0018]
In the method of manufacturing a semiconductor device according to the present invention, the metal having the property of occluding hydrogen is Ti, Mg, Ca, Zr, Nb, V, Ni, Fe, Mn, Co, Cr, Al, Pd or the like. It is a rare earth element.
[0019]
With this configuration, Ti, Mg, Ca, Zr, Nb, V, Ni, Fe, Mn, Co, Cr, Al, Pd, or rare earth elements are used, so that hydrogen contained in the semiconductor layer can be efficiently expelled. it can.
[0020]
In the method for manufacturing a semiconductor device of the present invention, the metal having the property of occluding hydrogen is Mg in such a configuration.
[0021]
With this configuration, since Mg is used, Mg can diffuse into the semiconductor layer to obtain a p-type semiconductor layer with lower resistance.
[0022]
In the method of manufacturing a semiconductor device according to the present invention, the metal having the property of occluding hydrogen is Ni, Pd or Ta in such a configuration.
[0023]
With this configuration, since Ni, Pd, or Ta having a higher work function is used for the electrode, the barrier height of the valence band between the electrode and the semiconductor layer can be reduced.
[0024]
In the method of manufacturing a semiconductor device according to the present invention, the electrode is formed of at least two multilayer films including a layer made of Ti, Al, Ni, Pd, or Ta.
[0025]
With this configuration, a layer containing Ti, Al, Ni, Pd, or Ta that has good adhesion to the semiconductor layer can be used as the first layer to form a multilayer electrode, so that peeling of the electrode can be suppressed. it can.
[0026]
In the method of manufacturing a semiconductor device according to the present invention, with respect to such a configuration, the annealing step is performed in an atmosphere containing no hydrogen.
[0027]
With this configuration, since annealing is performed in an atmosphere that does not contain hydrogen, hydrogen can be expelled more efficiently than the semiconductor layer.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments relating to a method for manufacturing a semiconductor device of the present invention will be described with reference to the drawings.
[0029]
(Embodiment 1)
A method of manufacturing a semiconductor device according to the first embodiment of the present invention is shown in FIG.
[0030]
The case of GaN with x = 0 and y = 0 as the Al _x Ga _{1 -xy} In _y N semiconductor layer will be described below.
[0031]
First, the sapphire substrate 1 is organically washed with acetone or methanol and introduced into the MOVPE apparatus. After the surface of the sapphire substrate 1 is thermally cleaned, trimethylgallium and ammonia are used as raw materials, and the pressure in the MOVPE apparatus is set to 1 atm. The undoped GaN buffer layer 2 having a thickness of 500 mm, the undoped GaN layer 3 having a thickness of 1 μm, and the p-doped GaN layer 4a having a thickness of 1 μm and a dopant concentration of 5 × 10 ¹⁸ cm ⁻³ are formed on the sapphire substrate 1 by the atmospheric pressure MOVPE method. Crystals are sequentially grown on top. Hereinafter, it is referred to as a substrate together with a film formed on the sapphire substrate 1. Here, the temperature of the substrate during crystal growth is 500 ° C. for the undoped GaN buffer layer 2 and 1000 ° C. for both the undoped GaN layer 3 and the p-doped GaN layer 4a. Further, when crystal-growing the p-doped GaN layer 4a, Mg is used as a dopant, and Cp ₂ Mg is used as a raw material for the Mg (FIG. 1 (a)).
[0032]
Next, the substrate is taken out from the MOVPE apparatus and introduced into the vapor deposition apparatus. The 1000 mm thick alloy film 8 made of Ni and Mg and the 1000 nm thick Au film 6 having a low resistance and a stable surface are formed on the substrate. Are sequentially deposited to form a p-electrode 9 (FIG. 1B).
[0033]
Thereafter, the substrate on which the alloy film 8 and the Au film 6 are deposited is taken out of the deposition apparatus and introduced into the annealing furnace. Then, the substrate is heated (annealed) in the annealing furnace, and the p-doped GaN layer 4a is changed to a so-called p-type GaN layer 4 having p-type conductivity to produce a semiconductor device (FIG. 1C). . The process for heating the substrate will be described in Examples 1 and 2 below. As a method for heating the substrate, annealing with a heater may be used, lamp annealing, high-frequency heating, or the like may be used.
[0034]
Example 1
Regarding the heating process according to Example 1, the temporal change in the heating temperature is shown by the solid line in FIG. Hereinafter, in the same diagram as FIG. 2 regarding the temporal change of the heating temperature, the n-th (n is a natural number) temperature rise process, high temperature maintenance process, temperature fall process and low temperature maintenance process are respectively represented as Un, Hn, Dn and Ln. To express. Further, hereinafter, a series of processes starting from the temperature rising process, through the high temperature maintaining process and the temperature decreasing process, to the low temperature maintaining process is referred to as a thermal cycle.
[0035]
After introducing the substrate into the annealing furnace, the annealing furnace is filled with 1 atm of nitrogen, and the temperature of the substrate is raised to 700 ° C. over 10 minutes under a nitrogen atmosphere (U1) and heated as it is for 20 minutes (H1). Thereafter, the temperature of the substrate is returned to room temperature over 5 minutes (D1) and left for 5 minutes (L1). This heat cycle is repeated three times to complete the heating process.
[0036]
According to this method, Ni and Mg are expelled from the p-doped GaN layer 4a in the temperature rising process and the high temperature maintaining process, and the hydrogen contained in the p-doped GaN layer 4a forms an electrode in the temperature lowering process and the low temperature maintaining process. Therefore, hydrogen contained in the p-doped GaN layer 4a can be expelled efficiently, and more Mg contained in the p-doped GaN layer 4a can be activated. As a result, the p-doped GaN layer 4a can be changed to the p-type GaN layer 4 having a lower resistivity than the conventional one, and an ohmic contact can be realized between the p-type GaN layer 4 and the p-electrode 9. The contact resistivity between the GaN layer 4 and the p electrode 9 can be lowered.
[0037]
In particular, since Mg is used for the alloy film 8, Mg can diffuse into the semiconductor layer to obtain a lower resistance p-type GaN layer 4, and between the p-type GaN layer 4 and the p electrode 9. Contact resistivity can be lowered.
[0038]
Furthermore, since Ni having a large work function is used for the alloy film 8 in particular, the barrier height of the valence band between the Ni and the p-type GaN layer 4 can be reduced, and the p-doped GaN layer 4 The contact resistivity with the p-electrode 9 can be lowered.
[0039]
In the manufacturing method of the semiconductor device according to Example 1, the carrier concentration of the p-type GaN layer 4 is 5 × 10 ¹⁸ cm ⁻³ and the Mg activation rate is almost 100%. An ohmic contact with the p electrode 9 having a contact resistivity of 1 × 10 ⁻⁵ Ω · cm ² was realized. These values were good values compared to the conventional method for manufacturing a semiconductor device.
[0040]
(Example 2)
In the heating process according to Example 2, the temporal change in the heating temperature is shown by the solid line in FIG.
[0041]
After introducing the substrate into the annealing furnace, the annealing furnace is filled with 1 atm of nitrogen, and the temperature of the substrate is raised to 700 ° C. over 10 minutes under a nitrogen atmosphere (U1) and heated as it is for 20 minutes (H1). Thereafter, the temperature of the substrate is returned to 250 ° C. over 5 minutes (D1) and left for 5 minutes (L1). This heat cycle is repeated three times to complete the heating process.
[0042]
According to this method, in addition to the effects in the first embodiment, the temperature of the substrate is lowered to 250 ° C. in the temperature lowering process, and the temperature of the substrate is maintained at 250 ° C. in the low temperature maintaining process. As a result, the manufacturing yield of the semiconductor device can be improved.
[0043]
In the manufacturing method of the semiconductor device according to Example 2, the carrier concentration of the p-type GaN layer 4 is 5 × 10 ¹⁸ cm ⁻³ and the Mg activation rate is almost 100%. An ohmic contact with the p electrode 9 having a contact resistivity of 1 × 10 ⁻⁵ Ω · cm ² was obtained. These values were good values compared to the conventional method for manufacturing a semiconductor device. Further, when the surface of the semiconductor device manufactured by this method is observed with an optical microscope, it is found that the p electrode 9 is not particularly peeled off from the p-type GaN layer 4, and the peeling of the p electrode 9 is suppressed. I understood.
[0044]
The p-electrode 9 is prevented from being peeled off when the temperature of the substrate is lowered to 250 ° C. in the temperature lowering process and the temperature of the substrate is kept at 250 ° C. in the low temperature maintaining process to lower the temperature from high temperature to room temperature. This is considered to be because the graining of the generated p electrode could be suppressed.
[0045]
In addition, peeling of the p electrode 9 can be suppressed by setting the temperature of the substrate in the temperature lowering process and the low temperature maintaining process to 100 ° C. or more and 300 ° C. or less.
[0046]
(Embodiment 2)
A method of manufacturing a semiconductor device according to the second embodiment of the present invention is shown in FIG.
[0047]
First, the surface of the sapphire substrate 1 is thermally cleaned on the sapphire substrate 1 that has been organically cleaned with acetone, methanol, or the like, and then the surface of the sapphire substrate 1 is thermally cleaned, and trimethylgallium and ammonia are used as raw materials, and the sapphire substrate 1 is formed by atmospheric pressure MOVPE. An undoped GaN buffer layer 2 having a thickness of 500 mm, an undoped GaN layer 3 having a thickness of 1 μm, and an n-type GaN layer 10 having a thickness of 1 μm and a dopant concentration of 5 × 10 ¹⁸ cm ⁻³ are sequentially crystallized on the sapphire substrate 1. Grow. Hereinafter, it is referred to as a substrate together with a film formed on the sapphire substrate 1. Here, the temperature of the substrate 1 during crystal growth is 500 ° C. for the undoped GaN buffer layer 2 and 1000 ° C. for both the undoped GaN layer 3 and the n-type GaN layer 10. Further, when the n-type GaN layer 10 is crystal-grown, Si is used as a dopant, and silane is used as a raw material for the Si (FIG. 4A).
[0048]
Next, this substrate is taken out from the MOVPE apparatus and introduced into the vapor deposition apparatus, and an alloy film 11 made of Ti and Al having a thickness of 1000 mm and an Au film 12 having a thickness of 1000 mm are sequentially deposited on the substrate to form an n electrode 13. Form.
[0049]
Thereafter, the substrate is introduced into an annealing furnace. And the thermal cycle similar to Example 1 and Example 2 described in 1st Embodiment is repeated 3 times (FIG.4 (b)).
[0050]
According to this method, Ti and Al are expelled from the n-type GaN layer 10 during the temperature rising process and the high temperature maintaining process, and the hydrogen contained in the n-type GaN layer 10 forms the electrode during the temperature lowering process and the low temperature maintaining process. Therefore, hydrogen contained in the n-type GaN layer 10 can be expelled efficiently. As a result, the contact resistivity between the n-type GaN layer 10 and the n electrode 13 can be lowered.
[0051]
In the method of manufacturing the semiconductor device according to the second embodiment, an ohmic contact with a contact resistivity of 1 × 10 ⁻⁶ Ω · cm ² between the n-type GaN layer 10 and the n electrode 13 is obtained. It was. This value was better than that in the conventional method for manufacturing a semiconductor device.
[0052]
(Embodiment 3)
FIG. 5 shows a method for manufacturing a semiconductor device according to the third embodiment of the present invention. First, the sapphire substrate 1 is organically washed with acetone or methanol and introduced into the MOVPE apparatus, the surface of the sapphire substrate 1 is thermally cleaned, and then trimethylgallium, trimethylaluminum, trimethylindium, silane, Cp ₂ Mg and ammonia are used as raw materials. And an undoped GaN buffer layer 2 having a thickness of 500 mm, an n-type contact layer 14 made of n-type GaN having a thickness of 2 μm, and an n-type Al _0.1 Ga _{0.9 having} a thickness of 0.3 μm. N-type cladding layer 15 made of N, light emitting layer 16 formed by alternately repeating two layers of undoped In _0.02 Ga _0.98 N having a thickness of 70 mm and undoped In _0.2 Ga _0.8 N having a thickness of 30 mm, thickness 0 p-type cladding layer 17, the thickness of the p-type Al _0.1 Ga _0.9 consisting N Mg dopant .3μm Sequentially forming a Mg dopant of p-type contact layer 18 of p-type GaN of .5Myuemu. Here, the crystal growth temperature is 500 ° C. for the undoped GaN buffer layer 2, 1000 ° C. for the n-type contact layer 14, n-type cladding layer 15, p-type cladding layer 17 and p-type contact layer 18, and for the light emitting layer 16. Is 800 ° C. (FIG. 5A).
[0053]
Next, the substrate is taken out from the MOVPE apparatus and introduced into a dry etching apparatus, and dry etching is performed up to the n-type contact layer 14 using a selection mask to expose a part of the p-type contact layer 14. Further, dry etching is performed using another selection mask to form the p-type cladding layer 17 and the p-type contact layer 18 in a ridge shape. Then, the substrate is taken out from the dry etching apparatus.
[0054]
Thereafter, an alloy film 11 made of Ti and Al having a thickness of 1000 および and an Au film 12 having a thickness of 1000 順次 are sequentially deposited on the exposed n-type contact layer 14 to form an n-electrode 13, thereby forming the p-type contact layer 14. Then, an alloy film 8 made of Ni and Mg and having a thickness of 1000 および and an Au film 6 having a thickness of 1000 蒸着 are sequentially deposited to form a p electrode 9 (FIG. 5B).
[0055]
Thereafter, the substrate is introduced into an annealing furnace. Then, the annealing furnace is filled with 1 atm of nitrogen, and the temperature of the substrate is raised to 700 ° C. over 10 minutes under a nitrogen atmosphere, and heated as it is for 20 minutes. Thereafter, the temperature of the substrate is returned to room temperature over 5 minutes and left for 5 minutes. This thermal cycle is repeated three times to drive out hydrogen from the n-type contact layer 14, the n-type cladding layer 15, the p-type cladding layer 17 and the p-type contact layer 18 and are included in the p-type cladding layer 17 and the p-type contact layer 18. Mg is activated (FIG. 5C).
[0056]
Finally, the substrate is cleaved to form a resonator end face, and a semiconductor device, that is, a semiconductor laser is manufactured.
[0057]
FIG. 6 shows a result of comparison between the current-voltage characteristics of the semiconductor laser according to the third embodiment and the current-voltage characteristics of the conventional semiconductor laser. In FIG. 6, a curve A indicated by a solid line is a graph representing the current-voltage characteristics of the semiconductor laser according to the third embodiment, and a curve B indicated by a broken line is a graph representing the current-voltage characteristics of a conventional semiconductor laser. is there. The threshold voltage of the semiconductor laser according to the third embodiment is 4.0 V, which is 0.5 V lower than the threshold voltage of the conventional semiconductor laser. Further, regarding the slope of the current-voltage characteristic curve, the semiconductor laser according to the third embodiment was steeper than the conventional semiconductor laser. That is, it was found that the element resistance of the semiconductor laser according to the third embodiment is smaller than the element resistance of the conventional semiconductor laser.
[0058]
The semiconductor laser according to the third embodiment has a smaller threshold voltage and device resistance than the conventional semiconductor laser, as in the first and second embodiments in the process of annealing the substrate. The hydrogen contained in the layer 14, the n-type cladding layer 15, the p-type cladding layer 17 and the p-type contact layer 18 is expelled by the temperature of 700 ° C. at the time of annealing, and in the process of returning to room temperature after annealing, This is because Al, Ni, and Mg are occluded, and as a result, the contact resistivity between the n-type contact layer 14 and the n-electrode 13 and between the p-type contact layer 17 and the p-electrode 9 can be lowered. Further, more Mg contained in the p-type cladding layer 17 and the p-type contact layer 18 is activated to be changed to the p-type cladding layer 17 and the p-type contact layer 18 having a lower resistivity than the conventional one. This is because it can.
[0059]
In the first, second, and third embodiments, the same effect can be obtained even if the following replacement is performed.
[0060]
The number of thermal cycles may be two or more.
[0061]
Pd may be used instead of Ni. Pd is a metal having a large work function like Ni and having good adhesion to the p-type GaN layer 4 and the p-type contact layer 18.
[0062]
The p-electrode 9 or the n-electrode 13 may be composed of at least two multilayer films including a layer made of Ti, Al, Ni, Pd, or Ta.
[0063]
In this way, Ti, Al, Ni, or Pd having good adhesion to the p-type GaN layer 4, the p-type contact layer 18, and the n-type contact layer 14 is used as the first layer to form a multilayer electrode. Therefore, peeling of the p electrode 9 or the n electrode 13 can be suppressed.
[0064]
Further, as the p electrode 9 or the n electrode 13, a metal element having an effect of occluding hydrogen, for example, Ti, Mg, Ca, Zr, Nb, V, Ni, Fe, Mn, Co, Cr, Al, Pd, and a rare earth element An alloy, a single layer film, or a multilayer film including at least one of them may be used.
[0065]
Instead of the Au layer 6, a Pt layer having a low resistance and a stable surface may be used.
[0066]
Instead of the sapphire substrate 1, a GaN substrate, a SiC substrate, or a spinel substrate may be used.
[0067]
In order to anneal the substrate, the substrate may be annealed in an atmosphere not containing hydrogen.
[0068]
With this configuration, since annealing is performed in an atmosphere that does not contain hydrogen, hydrogen can be expelled more efficiently than the p-doped GaN layer 4a or the p-type contact layer 18, and the p-type GaN layer 4 or p having a lower resistance can be removed. The mold contact layer 18 can be obtained.
[0069]
As a method for crystal growth of a layer made of a group III-V nitride compound semiconductor, a reduced pressure MOVPE method, a hydride vapor phase growth method, or the like may be used in addition to the atmospheric pressure MOVPE method.
[0070]
As a method for forming the p-electrode 9 and the n-electrode, a sputtering method or the like may be used in addition to vapor deposition.
[0071]
【The invention's effect】
According to the method for manufacturing a semiconductor device of the present invention, hydrogen contained in a semiconductor layer made of a group III-V nitride can be efficiently expelled. As a result, a p-type or n-type semiconductor layer having a low resistivity can be obtained, and the contact resistivity between the semiconductor layer and the electrode can be lowered.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a manufacturing method of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a heating temperature in a heating process of Example 1 according to first and second embodiments. FIG. 3 is a diagram with respect to temporal change in heating temperature in the heating process of Example 2 according to the first and second embodiments. FIG. 4 is a diagram according to the second embodiment of the present invention. FIG. 5 is a process sectional view showing a semiconductor device manufacturing method according to a third embodiment of the present invention. FIG. 6 is a process sectional view showing a semiconductor device manufacturing method according to a third embodiment of the present invention. FIG. 7 is a cross-sectional view of a process showing a conventional method for manufacturing a semiconductor device. DESCRIPTION OF SYMBOLS
DESCRIPTION OF SYMBOLS 1 Sapphire substrate 2 Undoped GaN buffer layer 3 Undoped GaN layer 4a p-doped GaN layer 4 p-type GaN layer 8 Alloy film 9 p-electrode 13 n-electrode 14 n-type contact layer 15 n-type cladding layer 17 p-type cladding layer 18 p-type contact layer

Claims

ＡｌxＧａ1-x-yＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）よりなる半導体層の上に電極を形成する工程と、前記電極を形成した後にアニールする工程とを備え、前記電極は、水素を吸蔵する性質を有する金属を含むものであり、前記アニールする工程は、温度を上げる過程と温度を下げる過程とを繰り返し、かつ前記温度を下げる過程において、到達後維持すべき温度が２種類以上あり、そのうちの少なくとも１つが１００℃以上３００℃以下であることを特徴とする半導体装置の製造方法。A step of forming an electrode on a semiconductor layer made of AlxGa1-x-yInyN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y ≦ 1), and an annealing step after forming the electrode, electrodes are those containing a metal having a property of absorbing hydrogen, wherein the step of annealing, to repeat the process to lower the process temperature to raise the temperature, and in the course of lowering the temperature, maintain after reaching A method for manufacturing a semiconductor device, wherein there are two or more power temperatures, at least one of which is 100 ° C. or higher and 300 ° C. or lower .

前記水素を吸蔵する性質を有する金属は、Ｔｉ、Ｍｇ、Ｃａ、Ｚｒ、Ｎｂ、Ｖ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｏ、Ｃｒ、Ａｌ、Ｐｄまたは希土類元素であることを特徴とする請求項１記載の半導体装置の製造方法。 2. The metal having the property of occluding hydrogen is Ti, Mg, Ca, Zr, Nb, V, Ni, Fe, Mn, Co, Cr, Al, Pd, or a rare earth element. Manufacturing method of the semiconductor device.

前記水素を吸蔵する性質を有する金属は、Ｍｇであることを特徴とする請求項１記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal having a property of occluding hydrogen is Mg.

前記水素を吸蔵する性質を有する金属は、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａであることを特徴とする請求項１記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the metal having a property of occluding hydrogen is Ti, Al, Ni, Pd, or Ta.

前記電極は、Ｔｉ、Ａｌ、Ｎｉ、ＰｄまたはＴａよりなる層を含む少なくとも２層の多層膜により構成されていることを特徴とする請求項１記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the electrode is composed of at least two multilayer films including a layer made of Ti, Al, Ni, Pd, or Ta.

前記アニールする工程は、水素を含まない雰囲気中においてアニールするものであることを特徴とする請求項１記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the annealing step is performed in an atmosphere containing no hydrogen.