JP4289148B2 - 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 - Google Patents
振幅減衰機能付き同調回路、及び無線通信装置用集積回路 Download PDFInfo
- Publication number
- JP4289148B2 JP4289148B2 JP2003425569A JP2003425569A JP4289148B2 JP 4289148 B2 JP4289148 B2 JP 4289148B2 JP 2003425569 A JP2003425569 A JP 2003425569A JP 2003425569 A JP2003425569 A JP 2003425569A JP 4289148 B2 JP4289148 B2 JP 4289148B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- amplitude
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
前記トランジスタ及び前記トランジスタ駆動用デジタル回路の組を複数段有し、前段の前記組について、前記トランジスタ駆動用デジタル回路からの前記デジタル駆動信号により前記トランジスタがオンしても、前記同調回路の前記出力信号の前記振幅が前記自動調整用基準振幅レベルを超えている場合に、
次段の前記組について、前記トランジスタ駆動用デジタル回路からの前記デジタル駆動信号により前記トランジスタをオンさせることにより、前記同調回路の前記出力信号の前記振幅を減衰させる。
本実施の形態に係る振幅減衰機能付き同調回路の原理を説明するための原理図を図1に示す。この同調回路は、例えば通信システムの送受信装置におけるアンテナに用いられる。図1の回路図に示すように、同調回路を構成するLC並列共振回路におけるコイルL1及びコンデンサC1(図1の上段の回路図)に対し、抵抗値調整素子R’が並列に接続される(図1の下段の回路図)。この抵抗値調整素子R’は、それ自身で抵抗値(便宜上、この抵抗値をR’とする)を有しており、同調回路の共振時における抵抗成分の値(抵抗値)R0を変化させる。抵抗値調整素子R’が接続されていない同調回路は、もとより、共振時における抵抗成分Rの値を有している(図1の中段の回路図)。これに加えて抵抗値調整素子R’が接続された同調回路の抵抗値R0は、(1/R+1/R’)の逆数で表される。このように、同調回路の抵抗値R0を変化させることにより、Q=R0/(ωL1)の式(ωは角速度,L1は、コイルL1のインダクタンスの値)に基づき、同調回路のQ値を変化させる。このQ値の変化により、同調回路の出力信号の振幅のレベルを変化させることができる。なお、Q値とは、同調回路の特性を表す選択度である。
前述した図1に示す回路について、原案となる基本回路を図2に示す。図1の抵抗値調整素子R’をトランジスタMP0で構成する。この実施例では、トランジスタMP0をp型チャネルMOSFETで構成する。そして、同調回路たるLC並列共振回路を構成するコイルL1及びコンデンサC1の一端(図面左側)に対し、基準電圧Vref(例えば3V)を印加する。このLC並列共振回路で共振されたAC信号がコイルL1及びコンデンサC1の出力端子(他端)OUTから出力される。
図3乃至図7を参照して前述した原案たる基本回路等では、次の通り、改良すべき事項がある。すなわち、例えば図6に示す基本回路では、ヒステリシスコンパレータに振幅の過大なAC信号が入力されると、同調回路に対するAGCが機能し、AC信号の振幅が抑えられ減衰していく。この減衰の程度が画一的であり、例えば、入力されたAC信号の振幅に対し、一定の1/100に減衰するだけの単一な減衰である。これでは、想定外の過大なAC信号が入力されて場合減衰が不十分となり、ASK変調に十分な程度まで減衰できない場合が生じる。すると、別途、AGC回路が新たに必要となり、消費電力が大きくなると共に、回路規模の増大を招くといった不具合が生じる。
図18に一般的なASK通信復調回路を示すとともに、図19に従来の同調回路を用いた場合のASK復調のDUTY(デューティ)比の変動の様子を示すタイムチャートを示す。なお、符号”A”〜”E”について、図18のASK通信復調回路に対し、図19及び後述の図20のタイムチャートは対応している。同調回路の出力信号の振幅(入力振幅A)が数mV程度の小さい場合に整流器(図中、AMDET)のR1,C1によって決まる充電と放電の時定数が等しくなるように設計すると、入力される出力信号の振幅Aが大きくなるにつれて、整流器の充電の時定数が放電の時定数よりも速くなる。後段のウィンドコンパレータCOMP1,COMP2の動作タイミングがずれるため、復調されるASK変調波は入力振幅が大きくなるにつれて、DUTY(デューティ)比が大きくなってしまう。反対に、入力される出力信号の振幅Aが大きいときに整流器の充電と放電の時定数を等しくすると、振幅Aが小さくなるにつれて、復調されるASK変調波はDUTY比は小さくなる。
前述した実施例及び変形例で説明した振幅減衰機能付き同調回路の応用例について、図21を参照して説明する。この応用例では、キー100及び車両200用の例えばワイヤレス・ドアロック(あるいは、エンジンのスタート及びストップ)・リモコンシステム(双方向通信型キーレスエントリーシステム)において、本願発明を適用している。
本発明のトランジスタと同等の機能を有する代替的な回路素子等の均等物も、本願発明の技術的範囲に含まれる。
110 受信用アンテナ部
120 RFIC(通信装置用集積回路)
123 検波回路DET
130 マイコン
140 送信用アンテナ部
200 車両
210 受信用アンテナ部
220 RFIC(通信装置用集積回路)
230 マイコン
240 送信用アンテナ部
AMP アンプ
COMP 比較器
FF フリップフロップ
FD2 リセット付D型フリップフロップ回路
Claims (6)
- コイル及びコンデンサを有する同調回路の共振時における抵抗値を変化させるためのトランジスタが前記コイル及び前記コンデンサに並列に接続され、前記トランジスタのオンオフで前記抵抗値を変化させることにより、前記同調回路の出力信号の振幅を変化させるのであって、
前記同調回路の前記出力信号の前記振幅が自動調整用基準振幅レベルを超えると出力を変化させるコンパレータと、
前記コンパレータの前記出力の前記変化に応じ、前記トランジスタの前記制御電極への前記印加電圧を変化させるためのデジタル駆動信号を出力するトランジスタ駆動用デジタル回路と、
で構成される自動調整回路系を備えるとともに、
前記トランジスタ及び前記トランジスタ駆動用デジタル回路の組を、前段及び次段を含む複数段有し、
前記次段の前記組における前記トランジスタ駆動用デジタル回路からの前記デジタル駆動信号の出力を許可するための出力許可信号を出力する遅延回路を備え、
前記遅延回路は、前記前段の前記組における前記トランジスタ駆動用デジタル回路から出力される前記デジタル駆動信号に対して遅延した前記出力許可信号を出力し、
前記前段の前記組について、前記トランジスタ駆動用デジタル回路から出力される前記デジタル駆動信号により前記トランジスタがオンしても、前記同調回路の前記出力信号の前記振幅が前記自動調整用基準振幅レベルを超えている場合に、
次段の前記組について、前記出力許可信号に応じて前記トランジスタ駆動用デジタル回路から出力される前記デジタル駆動信号により前記トランジスタをオンさせることにより、前記同調回路の前記出力信号の前記振幅を減衰させる、
ことを特徴とする振幅減衰機能付き同調回路。 - 前記コンパレータの出力が変化する波形のエッジを検出すると、パルスを前記トランジスタ駆動用デジタル回路に出力するエッジ検出回路を備えることを特徴とする請求項1に記載の振幅減衰機能付き同調回路。
- 前記コンパレータはヒステリシス特性を有することを特徴とする請求項2に記載の振幅減衰機能付き同調回路。
- 前記同調回路を構成する前記コイル及び前記コンデンサの一端に対して所定の基準電圧が印加されるとともに、
前記同調回路で共振された前記交流信号が前記コイル及び前記コンデンサの他端から出力される、
ことを特徴とする請求項1に記載の振幅減衰機能付き同調回路。 - 前記同調回路を構成する前記コイル及び前記コンデンサの一端が接地されるとともに、
前記同調回路で共振された前記交流信号が前記コイル及び前記コンデンサの他端から出力される、
ことを特徴とする請求項1に記載の振幅減衰機能付き同調回路。 - 請求項1乃至5のいずれかに記載の振幅減衰機能付き同調回路における前記抵抗値調整素子及び前記自動調整回路系を含む無線通信装置用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425569A JP4289148B2 (ja) | 2003-12-22 | 2003-12-22 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425569A JP4289148B2 (ja) | 2003-12-22 | 2003-12-22 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005184688A JP2005184688A (ja) | 2005-07-07 |
JP4289148B2 true JP4289148B2 (ja) | 2009-07-01 |
Family
ID=34785414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425569A Expired - Fee Related JP4289148B2 (ja) | 2003-12-22 | 2003-12-22 | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4289148B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5173033B2 (ja) | 2009-09-29 | 2013-03-27 | 株式会社東芝 | 受信装置 |
-
2003
- 2003-12-22 JP JP2003425569A patent/JP4289148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005184688A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060044065A1 (en) | AGC circuit | |
JP2011146904A (ja) | 受信回路 | |
US9197227B2 (en) | Semiconductor device | |
SG188739A1 (en) | Low power high resolution sensor interface | |
US5955925A (en) | Digital AGC circuit | |
EP1538751A2 (en) | Tuning circuit with amplitude attenuation function and integrated circuit for radio communication apparatus | |
JP2005151331A (ja) | 信号強度検波回路およびそれを用いた増幅率制御システム。 | |
US7358776B2 (en) | Signal detection circuit and signal detection method | |
JP4289148B2 (ja) | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 | |
KR100570240B1 (ko) | 진폭 가변 기능을 가진 동조 회로, 및 무선 통신 장치용집적 회로 | |
US20090153240A1 (en) | Comparator with sensitivity control | |
US6731099B2 (en) | DC-DC converter with control circuit capable of generating step-up and step-down signals | |
JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
EP3202038B1 (en) | Comparator | |
JP4446060B2 (ja) | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 | |
JP3181458B2 (ja) | 利得切り替え型光受信増幅回路 | |
JP4664033B2 (ja) | 波形形成装置 | |
US6304107B1 (en) | Comparator metastability performance from an enhanced comparator detection circuit | |
JP6445883B2 (ja) | 受信回路及び通信システム | |
JP2014146946A (ja) | ピークホールド回路、ボトムホールド回路、中点生成回路、データスライサ回路、振幅検出回路、及び無線通信装置 | |
JP2005136839A (ja) | ヒステリシスコンパレータ | |
US10917129B2 (en) | Circuit for determining whether an actual transmission was received in a low-voltage differential sensing receiver | |
US9991858B2 (en) | Receiver resilient to noise input | |
JP2019110379A (ja) | 受信回路、伝送回路、及びシステム | |
JP2010118831A (ja) | 自動ゲインコントロール回路及び受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |