JP4285887B2 - 入力回路 - Google Patents
入力回路 Download PDFInfo
- Publication number
- JP4285887B2 JP4285887B2 JP2000125139A JP2000125139A JP4285887B2 JP 4285887 B2 JP4285887 B2 JP 4285887B2 JP 2000125139 A JP2000125139 A JP 2000125139A JP 2000125139 A JP2000125139 A JP 2000125139A JP 4285887 B2 JP4285887 B2 JP 4285887B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- turned
- transistor
- light receiving
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【産業上の利用分野】
本発明は半導体素子等による入力回路における故障検知に関するものである。
【0002】
【従来の技術】
図7に、従来の入力回路例を示す。
同図において、1はフォトカプラ、11は発光素子、12は受光素子、4は抵抗である。この回路の入力信号としては、ハイまたはロウ状態が入力され、ハイ入力時は、フォトカプラ1の発光素子11がオンすることにより発光し、受光素子12が受光してオンする。また、ロウ入力時は、フォトカプラ1の発光素子11はオフし、受光素子12はオフする。
つまり、受光素子12の出力によって、入力信号のハイまたはロウを検知できる。
【0003】
【発明が解決しようとする課題】
一般に、この回路の素子が故障する場合、オン状態で故障するのか、オフ状態で故障するのかは特定することはできないため、フェールセーフを確立させることがむつかしく、システムに致命的な影響を与える事があった。
【0004】
そのため、従来の入力回路における故障を検知し、システムが危険な状態への誤作動を起こす事がないようにフェールセーフを確立させることは重要な課題である。
【0005】
【課題を解決するための手段】
ハイまたはロウ状態の入力信号を入力する入力回路において、前記入力信号によりオンオフする第1の半導体スイッチと、これと並列に接続され、制御入力信号によりオンオフする第2の半導体スイッチとを有し、この第2の半導体スイッチによって前記入力信号に、任意の時間幅パルス信号を周期的に重畳し、前記第1の半導体スイッチ出力によって、入力回路の故障を検知するものである。
【0006】
【発明の実施の形態】
図1に、本発明にかかる入力回路の第1の実施例における回路ブロック図を、図4に、その動作を説明するための波形図を示す。図1において、1、2は半導体スイッチ、4は抵抗である。本実施例では第1の半導体スイッチとして発光素子11と受光素子12とで構成されるフォトカプラ1を、第2の半導体スイッチとしてトランジスタ2を使用し、本発明と関係ない構成部品については図中で省略している。
なお、この回路において、第1の半導体スイッチの受光素子12がオフ状態になる故障を起こした場合でも、システムは危険な状態にはならないものと仮定する。
【0007】
トランジスタ2のエミッタ側がグランドに接続されている、図1における動作について、図4を用いて説明する。同図において、入力信号41はハイ(H)またはロウ(L)の状態であり、トランジスタ2は制御入力信号42により周期Tのうちt1だけオン(on)する。
このように、トランジスタ2により制御入力信号を重畳させるので、入力信号41が入力されたとき、出力は43に示す波形となる。
【0008】
つまり、この回路が正常に動作している時は、入力信号がハイである場合トランジスタ2が制御入力信号によりオンオフすることにより、トランジスタ2がオンしているt1の期間は、入力波形はロウまで引き下げられ、トランジスタ2がオフ(off)しているT−t1の期間は、ハイのままである。また、入力信号がロウである場合、トランジスタ2のオンオフに関わらず常にロウである。
つまり、フォトカプラ1の発光素子11に伝わる信号は、トランジスタ2のオンオフにより入力信号がハイである時は周期Tの波形となり、入力信号がロウの時は常にロウとなるため、受光素子12は、入力信号がハイである時は周期Tでオンオフし、入力信号がロウである時は常にオフとなる。
【0009】
いま、回路上の素子に故障が発生し、図4中に示す時点で、フォトカプラ1の受光素子12が常にオン状態になる故障を起こした場合、受光素子12のオンオフは44のように入力信号にかかわらずオンとなる。受光素子12がオンになるのは入力信号がハイの時で、正常時受光素子12は周期Tでオンオフする。
つまり、オンを保持し続けるのは正常な動作をしていない時であり、受光素子12のオンオフを監視する事により、回路上に故障が起こったことを検知する事が可能である。
同様に、フォトカプラ1の受光素子12が常にオフ状態になる故障を起こした場合、受光素子12は45のように入力信号にかかわらずオフとなる。この時、受光素子12は入力信号に依存しておらず、素子の故障を検知する事もできない。
しかし、先の仮定で、この状態の故障ではシステムは危険な状態にならないとしているので、素子のいずれの故障状態でも、フェールセーフが確立されたシステムを構成する事が可能である。
【0010】
図2に、本発明にかかる入力回路の第2の実施例における回路ブロック図を、図5に、その動作を説明するための波形図を示す。図2において、図1と同一番号は同一物を示し、3はトランジスタ、5は抵抗、6はダイオードである。
本実施例では第1の半導体スイッチとしてフォトカプラ1を、第2の半導体スイッチとしてトランジスタ3を使用し、本発明と関係ない構成部品については図中で省略している。
なお、この回路において、第1の半導体スイッチの受光素子12がオン状態になる故障を起こした場合でも、システムは危険な状態にはならないものと仮定する。
【0011】
トランジスタ3のコレクタ側が電源と接続されている図2における動作について、図5を用いて説明する。同図において、入力信号51はハイ(H)またはロウ(L)の状態であり、トランジスタ3は制御入力信号52により周期Tのうち、期間t2だけオン(on)する。
このように、トランジスタ3により制御入力信号を重畳させるので、入力信号51が入力されたとき、出力は53に示す波形となる。
【0012】
つまり、この回路が正常に動作している時は、入力信号がロウである場合トランジスタ3が制御入力信号によりオンオフすることにより、トランジスタ3がオンしているt2の期間は、入力波形はハイまで引き上げられ、トランジスタ3がオフ(off)しているT−t2の期間は、ロウのままである。また、入力信号がハイである場合、トランジスタ3のオンオフに関わらず常にハイである。
つまり、フォトカプラ1の発光素子11に伝わる信号は、トランジスタ3のオンオフにより入力信号がロウである時は周期Tの波形となり、入力信号がハイの時は常にハイとなるため、受光素子12は、入力信号がロウである時は周期Tでオンオフし、入力信号がハイである時は常にオンとなる。
【0013】
いま、回路上の素子に故障が発生し、図5中に示す時点で、フォトカプラ1の受光素子12が常にオフ状態になる故障を起こした場合、受光素子12のオンオフは54のように入力信号にかかわらずオフとなる。受光素子12がオフになるのは入力信号がロウの時で、正常時受光素子12は周期Tでオンオフする。
つまり、オフを保持し続けるのは正常な作動をしていない時であり、受光素子12のオンオフを監視する事により、回路上に故障が起こったことを検知する事が可能である。
同様に、フォトカプラ1の受光素子12が常にオン状態になる故障を起こした場合、受光素子12は55のように入力信号にかかわらずオンとなる。この時、受光素子12は入力信号に依存しておらず、素子の故障を検知する事もできない。
しかし、先の仮定で、この状態の故障ではシステムは危険な状態にならないとしているので、素子のいずれの故障状態でも、フェールセーフが確立されたシステムを構成する事が可能である。
【0014】
図3に、本発明にかかる入力回路の第3の実施例における回路ブロック図を、図6に、その動作を説明するための波形図を示す。本実施例では、第1の半導体スイッチとしてフォトカプラ1を、第2、3の半導体スイッチとしてトランジスタ2、3を使用している。図3において、本発明と関係ない構成部品については図中で省略している。
【0015】
トランジスタ2のエミッタ側が接地され、トランジスタ3のコレクタ側が電源と接続されている図3における動作について、図6を用いて説明する。
同図において、入力信号61はハイ(H)またはロウ(L)の状態であり、トランジスタ2は制御入力信号62により周期Tのうち、t1だけオン(on)し、トランジスタ3は制御入力信号63により周期Tのうち、t2だけオン(on)する。
この時、あらかじめt1とt2の位相はずらしておき、トランジスタ2と3は同時にオンする事がないように選定する。
【0016】
つまり、この回路が正常に動作している時、入力信号がハイである場合トランジスタ2が制御入力信号62によりオンオフすることにより、トランジスタ2がオンしているt1の期間は、入力波形はロウまで引き下げられ、トランジスタ2がオフ(off)しているT−t1の期間は、ハイのままである。また、入力信号がハイである場合、トランジスタ3のオンオフに関わらず常にハイである。
一方、入力信号がロウである場合トランジスタ3が制御入力信号63によりオンオフすることにより、トランジスタ3がオンしているt2の期間は、入力波形はハイまで引き上げられ、トランジスタ3がオフ(off)しているT−t2の期間は、ロウのままである。また、入力信号がロウである場合、トランジスタ2のオンオフに関わらず常にロウである。
【0017】
これらから、フォトカプラ1の受光素子12のオンオフは64のように、入力信号がハイである場合、トランジスタ2のオンオフにより周期Tのパルス波形となる。また、入力信号がロウである場合、トランジスタ3のオンオフにより周期Tのパルス波形となる。
つまり、トランジスタ2および3のオンオフにより、入力信号のハイ、ロウの状態に関わらず、受光素子12は周期Tでオンオフする。
【0018】
いま、回路上の素子に故障が発生し、図6中に示す時点で、フォトカプラ1の受光素子12がオン状態になる故障を起こした場合、受光素子12のオンオフは65のように入力信号にかかわらずオンとなる。受光素子12がオンになるのは入力信号がハイの時で、正常時受光素子12は周期Tでオンオフする。
つまり、オンを保持し続けるのは正常な動作をしていない時であり、受光素子12のオンオフを監視する事により回路上に故障が起こったことを検知する事が可能である。
また、フォトカプラ1の受光素子12がオフ状態になる故障を起こした場合、受光素子12のオンオフは66のように入力信号にかかわらずオフである。受光素子12がオフになるのは入力信号がロウの時であり、正常時受光素子12は周期Tでオンオフしている。つまり、オフを保持し続けるのは正常な動作をしていない時であり、受光素子12のオンオフを監視する事により回路上に故障が起こったことを検知する事が可能である。
これにより、この回路によれば故障状態に関わらず常に故障を検知する事が可能であり、フェールセーフが確立されたシステムを構成する事ができる。
【0019】
また、すべての実施例で、入力信号によりオンオフする第1の半導体スイッチにフォトカプラを、制御入力信号によりオンオフする第2、3の半導体スイッチにトランジスタを使用した場合について説明したが、本発明の実施例はこれに限られるものではない。
さらに、これらの回路をCPUなどの入力回路として用いたとき、入力回路とCPU間の回路にシステムに致命的な影響を与える故障が生じても、それを検知することが可能である。
【0020】
【発明の効果】
以上説明したように本発明にかかる入力回路によれば、システムに致命的な影響を与える故障が発生した時点で、故障を確実かつ速やかに検知でき、かつフェールセーフが確立された保護が可能となって実用上おおいに有用である。
【図面の簡単な説明】
【図1】 本発明による第1の実施例を示した回路ブロック図である。
【図2】 本発明による第2の実施例を示した回路ブロック図である。
【図3】 本発明による第3の実施例を示した回路ブロック図である。
【図4】 本発明による第1の実施例の動作説明用波形図である。
【図5】 本発明による第2の実施例の動作説明用波形図である。
【図6】 本発明による第3の実施例の動作説明用波形図である。
【図7】 従来の実施例を示す回路ブロック図である。
【符号の説明】
1 フォトカプラ
2、3 トランジスタ
4、5 抵抗
6 ダイオード
11 発光素子
12 受光素子
Claims (1)
- ハイまたはロウ状態の入力信号を入力する入力回路において、前記入力信号によりオンオフする第1の半導体スイッチと、これと並列に接続され、制御入力信号によりオンオフする第2の半導体スイッチとを有し、この第2の半導体スイッチによって前記入力信号に、任意の時間幅パルス信号を周期的に重畳し、前記第1の半導体スイッチ出力によって、入力回路の故障を検知することを特徴とした入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000125139A JP4285887B2 (ja) | 2000-04-26 | 2000-04-26 | 入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000125139A JP4285887B2 (ja) | 2000-04-26 | 2000-04-26 | 入力回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001308693A JP2001308693A (ja) | 2001-11-02 |
JP2001308693A5 JP2001308693A5 (ja) | 2006-10-19 |
JP4285887B2 true JP4285887B2 (ja) | 2009-06-24 |
Family
ID=18635145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000125139A Expired - Fee Related JP4285887B2 (ja) | 2000-04-26 | 2000-04-26 | 入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4285887B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5794044B2 (ja) * | 2011-09-02 | 2015-10-14 | 東芝三菱電機産業システム株式会社 | 絶縁回路の健全性確認装置 |
-
2000
- 2000-04-26 JP JP2000125139A patent/JP4285887B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001308693A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100719054B1 (ko) | 전력용 반도체장치의 제어용 회로 및 제어용 집적회로 | |
WO2017064632A1 (en) | Alternating current load detection circuit | |
JP2531812B2 (ja) | 電源異常監視回路 | |
JP2001238436A (ja) | Dc−dcコンバータの制御回路及びdc−dcコンバータ | |
JP4285887B2 (ja) | 入力回路 | |
JP4671944B2 (ja) | 接点入力回路 | |
JP3083460U (ja) | 回線異常稼働の検出装置 | |
US8120266B2 (en) | Driving circuit for driving a load | |
JP2005033678A (ja) | ゲートドライブ回路 | |
KR102322659B1 (ko) | 스위칭 레귤레이터 | |
KR100528674B1 (ko) | 대용량 전원 스위칭 소자(igbt) 구동 제어회로 | |
JP2005065404A (ja) | ゲートドライブ回路 | |
JPH09321598A (ja) | 検出スイッチ | |
JP2003219631A (ja) | 電圧駆動型半導体素子の異常検出方法 | |
JP2000354322A (ja) | 保護継電装置 | |
KR100311805B1 (ko) | 3출력상태를갖는출력장치 | |
KR960009899Y1 (ko) | 부하제어용 릴레이의 이상유무 검출회로 | |
KR20180036546A (ko) | 단선 검출 장치 | |
KR0184564B1 (ko) | 모터 보호 회로 | |
KR850001611Y1 (ko) | 마이크로 컴퓨터의 보호회로 | |
JPH06284604A (ja) | 電源回路 | |
KR940007687Y1 (ko) | 콘트롤러의 안전장치 | |
JPS61210821A (ja) | トリツプ出力回路の監視回路 | |
JP2561278Y2 (ja) | 点検回路を有する出力回路装置 | |
SU1310946A1 (ru) | Устройство дл защиты мостового вентильного преобразовател |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |