JP4283456B2 - Substrate for liquid crystal display device and manufacturing method thereof - Google Patents
Substrate for liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4283456B2 JP4283456B2 JP2001090860A JP2001090860A JP4283456B2 JP 4283456 B2 JP4283456 B2 JP 4283456B2 JP 2001090860 A JP2001090860 A JP 2001090860A JP 2001090860 A JP2001090860 A JP 2001090860A JP 4283456 B2 JP4283456 B2 JP 4283456B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- crystal display
- display device
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、製造工程での静電気対策が施された液晶表示装置用基板及びその製造方法に関する。
【0002】
【従来の技術】
液晶表示装置用基板である薄膜トランジスタ(TFT;Thin Film Transistor)基板上には、互いに絶縁膜を介して直交する複数のバスラインがマトリクス状に形成されている。複数のバスラインの交差位置近傍にはTFTが形成されている。ところで、液晶表示装置用基板は、製造装置の吸着プレートからガラス基板を剥離する際に生じる剥離帯電を始め、製造工程において静電気が帯電しやすい。基板上に形成された配線等に外部で生じた静電気が帯電すると、静電破壊による断線や短絡等の原因になる。そのため、液晶表示装置用基板は、他の配線と絶縁されたガードリングを基板端部に形成し、外部に生じた静電気を当該ガードリングに帯電させることにより、内部の配線が帯電するのを防いでいる。
【0003】
図11(a)は、従来の液晶表示装置用基板の概略の構成を示している。ガラス基板101上には、複数のドレインバスライン104が形成されている。各ドレインバスライン104は、ショートリング106により互いに電気的に接続されている。また、図示していないが、ガラス基板101上には、複数のドレインバスライン104と直交する複数のゲートバスラインが絶縁膜を介して形成され、ショートリングにより互いに電気的に接続されている。さらに、両ショートリングは互いに電気的に接続されており、ドレインバスライン104とゲートバスラインは全て同電位となっている。ガードリング102は、他の配線と電気的に絶縁されて基板端部に形成されている。
【0004】
図11(b)は、図11(a)に示すガードリング102について円形領域B内を部分的に拡大して示しており、図11(c)は、図11(b)に示すガードリング102をC−C線で切断した断面を示している。図11(b)、(c)に示すように、ガラス基板101上に例えばシリコン酸化膜(SiO2膜)からなる絶縁膜108が形成されている。絶縁膜108上には、ガードリング102が形成されている。ガードリング102は、例えば多結晶シリコン(p−Si)層110、チタン(Ti)層112、アルミニウム(Al)層114及びTi層112がこの順に積層されて形成されている。基板端部に形成されたガードリング102は、外部に生じた静電気を帯電するようになっており、電気的に絶縁された他の配線が帯電するのを防いでいる。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置用基板は、ガードリング102に高電位の静電気が帯電し、基板上に形成された他の配線との電位差が大きくなると、ガードリング102と他の配線との間にアーク放電が生じ、静電破壊による断線や短絡が生じるという問題を有している。
【0006】
本発明の目的は、ガードリングに高電位の静電気が帯電しても、配線等が静電破壊されない液晶表示装置用基板及びその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的は、絶縁性を有する基板と、第1の抵抗率を有する導電膜で形成された下層部と、前記第1の抵抗率より低い第2の抵抗率を有する導電膜で形成され、所定の間隙で内周部と外周部とに分離された上層部とを備え、前記基板端部に他の配線と電気的に絶縁されて配置されたガードリングとを有することを特徴とする液晶表示装置用基板によって達成される。
【0008】
また、上記目的は、絶縁性を有する基板上に、第1の抵抗率を有する導電膜でガードリングの下層部を形成し、前記下層部上に、所定の間隙で内周部と外周部とを分離して、前記第1の抵抗率より低い第2の抵抗率を有する導電膜でガードリングの上層部を形成することを特徴とする液晶表示装置用基板の製造方法によって達成される。
【0009】
【発明の実施の形態】
本発明の一実施の形態による液晶表示装置用基板及びその製造方法について図1乃至図9を用いて説明する。図1(a)は、本実施の形態による液晶表示装置用基板の概略の構成を示している。絶縁性を有するガラス基板1上には、複数のドレインバスライン4が形成されている。各ドレインバスライン4は、ショートリング6により互いに電気的に接続されている。また、図示していないが、ガラス基板1上には、複数のドレインバスライン4と直交する複数のゲートバスラインが絶縁膜を介して形成され、ショートリングにより互いに電気的に接続されている。さらに、両ショートリングは互いに電気的に接続されており、ドレインバスライン4とゲートバスラインは全て同電位となっている。各配線の外側の基板端部には、TFT基板上の他の配線と電気的に絶縁されたガードリング2、3が形成されている。内側のガードリング3は、対向して配置されるカラーフィルタ(CF;Color Filter)基板上に形成された共通電極と、不図示のトランスファを介して接続され、コモン配線として機能するようになっている。
【0010】
図1(b)は、図1(a)に示すガードリング2について円形領域A内を部分的に拡大して示しており、図1(c)は、図1(b)に示すA−A線で切断した断面を示している。図1(b)、(c)に示すように、ガラス基板1上には、例えばSiO2膜からなる絶縁膜8が形成されている。絶縁膜8上には、複数層を積層したガードリング2が形成されている。ガードリング2は、例えばp−Si層10、Ti層12、Al層14及びTi層12がこの順に積層されて形成されている。比較的高い抵抗率を有する導電膜のp−Si層10はガードリング2の下層部を構成し、p−Si層10より低い抵抗率を有する導電膜のTi層12、Al層14及びTi層12はガードリング2の上層部を構成している。
【0011】
ガードリング2の上層部は、所定の間隙dで内周部40と外周部42とに分離されている。間隙dは、例えば30μmであり、内周部40と外周部42の間でアーク放電が生じる距離を有している。また、内周部40及び外周部42の幅は、それぞれ例えば30μmである。基板面に垂直方向に見ると、図1(b)に示すように、ガードリング2の上層部であるTi層12に挟まれた領域で、下層部であるp−Si層10が露出している構成となっている。ガードリング3は、ガードリング2と同様の構成を有している。
【0012】
次に、本実施の形態による液晶表示装置用基板の製造方法について、図2乃至図9を用いて説明する。図2乃至図9において、(a)は図1(c)に示したガードリング2の製造工程断面を示しており、(b)は図1では図示していないがTFTの製造工程断面を示している。まず、図2(a)、(b)に示すように、ガラス基板1上に、例えば膜厚300nmのSiO2膜8’と、膜厚50nmのアモルファスシリコン(a−Si)層16’とをCVD(Chemical Vapor Deposition)法等を用いて連続成膜する。次に、例えば400℃でa−Si層16’をアニール(熱処理)し、水素出しを行う。次に、例えば照射エネルギー密度300mJ/cm2でパルスレーザ光をa−Si層16に照射してレーザ結晶化を行い、p−Si層16’’を形成する。次に、p−Si層16’’をパターニングし、図3(a)に示すように、ガードリング2の下層部となるp−Si層10を形成するとともに、図3(b)に示すように、p−Si層16を形成する。
【0013】
次に、図4(a)、(b)に示すように、p−Si層10、16上に、例えば膜厚100nmのSiO2膜20’をCVD法等を用いて成膜する。続いて、例えば膜厚300nmのAlNd膜18’をPVD(Physical Vapor Deposition)法等を用いて成膜する。
【0014】
次に、図5(b)に示すように、燐酸と酢酸を含む溶液等を用いたウエットエッチングによりAlNd膜18’をパターニングし、ゲート電極18を形成する。次に、CHF3を含むエッチングガスを用いたドライエッチングによりSiO2膜20’をパターニングしてゲート絶縁膜20を形成する。図5(a)に示すように、ガードリング2形成領域のAlNd膜18’、SiO2膜20’は、当該パターニングで全てエッチング除去される。次に、加速電圧10kV、ドーズ量1.0×1015cm-2で、比較的高濃度のリン(P)をp−Si層16にイオンドーピングし、コンタクト層22を形成する。次に、例えば照射エネルギー密度250mJ/cm2でレーザ光をコンタクト層22に照射してレーザ活性化を行う。
【0015】
次に、図6(a)、(b)に示すように、CVD法等を用いて、例えば膜厚400nmのシリコン窒化膜(SiN膜)24’を成膜する。次に、SiN膜24’をパターニングして、図7(b)に示すように、層間絶縁膜24及びコンタクトホール26を形成する。図7(a)に示すように、ガードリング2形成領域のSiN膜24’は、当該パターニングで全てエッチング除去される。
【0016】
次に、PVD法等を用いて例えば膜厚100nmのTi、膜厚200nmのAl、膜厚100nmのTiをこの順に成膜し、Ti層12、Al層14及びTi層12を形成する。次に、例えばCl2、BCl3、SiCl4等を含むエッチングガスを用いたドライエッチングによりTi層12、Al層14及びTi層12をパターニングし、図8(a)に示すように、内周部40と外周部42とに分割されたガードリング2の上層部を形成する。同時に、図8(b)に示すように、ソース電極32及びドレイン電極34を形成する。
【0017】
次に、図9(a)、(b)に示すように、CVD法等を用いて例えば膜厚400nmのSiN膜を成膜し、保護膜36を形成する。次に、保護膜36をパターニングし、ソース電極32上にコンタクトホール28を形成する。次に、PVD法等を用いて例えば膜厚100nmのITO(Indium Tin Oxide)を成膜してパターニングし、画素電極38を形成する。以上の工程を経て、図1(a)に示した液晶表示装置用基板が完成する。その後、対向するCF基板と貼り合わせて液晶を封入し、液晶表示装置が完成する。なお、ガードリング2、3は、液晶表示装置が完成するまでの工程で切り離して破棄してもよい。また、ガードリング2、3を切り離す場合、図9(a)のガードリング上の保護膜36は、なくても良い。
【0018】
本実施の形態によれば、ガードリング2、3に高電位の静電気が帯電すると、所定の間隙で分離された内周部40と外周部42との間でアーク放電が生じる。そのため、ガードリング2、3に帯電した電位が低下し、ガードリング2、3と基板上に形成された他の配線との間にはアーク放電が生じない。また、本実施の形態によれば、ガードリング2、3の上層部において、アーク放電の生じやすい最上層がTiで形成されているため、アーク放電が生じた後のガードリング2、3の腐食を防止できる。さらに、アーク放電が生じても断線さえしなければ機能に影響のないコモン配線等の配線をガードリング3として用いることで、液晶表示装置の表示領域を増加させることができる。また、本実施の形態においては、ガードリング2、3のパターニングの形状を変更するだけであるため、製造工程が増加することもない。
【0019】
次に、上記実施の形態による液晶表示装置用基板の構成の変形例について図10を用いて説明する。図10(a)は、本変形例による液晶表示装置用基板について、図1(b)と同一の領域を示している。図10(b)は、図10(a)のB−B線で切断した断面を示している。本変形例は、図10(a)に示すように、ガードリング2の上層部が、所定の間隙を部分的に狭める突起30を有していることを特徴としている。突起30は、基板面に垂直方向に見て、例えば三角形状を有しており、ガードリング2の上層部の内周部40と外周部42とに互いに向かい合って複数形成されている。突起30は、基板面に垂直方向に見て、矩形状等他の形状を有していてもよい。また、突起30は、向かい合って形成されていなくてもよいし、1つのガードリング2、3に少なくとも1つ形成されていればよい。
【0020】
本変形例によれば、上記実施の形態と同様の効果が得られるとともに、突起30によってガードリング2、3の内周部40と外周部42の間隙が部分的に狭まっているためアーク放電がさらに生じやすくなり、基板上に形成された他の配線との間のアーク放電の発生をより確実に防止することができる。
【0021】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、動作半導体層にp−Siを用いた液晶表示装置用基板の例であるが、本発明はこれに限らず、動作半導体層にa−Siを用いた液晶表示装置用基板にも適用できる。
【0022】
また、上記実施の形態では、ガードリング2、3がソース/ドレイン形成金属層で形成されているが、本発明はこれに限らず、ゲート形成金属で形成されていてもよい。
【0023】
以上説明した実施の形態による液晶表示装置用基板及びその製造方法は、以下のようにまとめられる。
(付記1)
絶縁性を有する基板と、
第1の抵抗率を有する導電膜で形成された下層部と、前記第1の抵抗率より低い第2の抵抗率を有する導電膜で形成され、所定の間隙で内周部と外周部とに分離された上層部とを備え、前記基板端部に他の配線と電気的に絶縁されて配置されたガードリングと
を有することを特徴とする液晶表示装置用基板。
【0024】
(付記2)
付記1記載の液晶表示装置用基板において、
前記下層部は、p−Si層であること
を特徴とする液晶表示装置用基板。
【0025】
(付記3)
付記1又は2に記載の液晶表示装置用基板において、
前記上層部は、Ti、Al及びTiがこの順に成膜されて形成されていること
を特徴とする液晶表示装置用基板。
【0026】
(付記4)
付記1乃至3のいずれか1項に記載の液晶表示装置用基板において、
前記所定の間隙は、前記内周部と外周部との間でアーク放電が生じる距離を有すること
を特徴とする液晶表示装置用基板。
【0027】
(付記5)
付記1乃至4のいずれか1項に記載の液晶表示装置用基板において、
前記上層部は、前記所定の間隙を部分的に狭める突起を有すること
を特徴とする液晶表示装置用基板。
【0028】
(付記6)
付記1乃至5のいずれか1項に記載の液晶表示装置用基板において、
前記ガードリングは、コモン配線としての機能を有すること
を特徴とする液晶表示装置用基板。
【0029】
(付記7)
付記6記載の液晶表示装置用基板において、
前記ガードリングは、アーク放電が生じても断線しない線幅を有すること
を特徴とする液晶表示装置用基板。
【0030】
(付記8)
絶縁性を有する基板上に、第1の抵抗率を有する導電膜でガードリングの下層部を形成し、
前記下層部上に、所定の間隙で内周部と外周部とを分離して、前記第1の抵抗率より低い第2の抵抗率を有する導電膜でガードリングの上層部を形成することを特徴とする液晶表示装置用基板の製造方法。
【0031】
(付記9)
付記8記載の液晶表示装置用基板の製造方法において
前記下層部は、p−Siで形成すること
を特徴とする液晶表示装置用基板の製造方法。
【0032】
(付記10)
付記8又は9記載の液晶表示装置用基板の製造方法において
前記上層部は、Ti、Al及びTiをこの順に成膜して形成すること
を特徴とする液晶表示装置用基板の製造方法。
【0033】
(付記11)
付記8乃至10のいずれか1項に記載の液晶表示装置用基板の製造方法において
前記所定の間隙は、分離された前記上層部間でアーク放電が生じる距離で形成すること
を特徴とする液晶表示装置用基板の製造方法。
【発明の効果】
以上の通り、本発明によれば、ガードリングに高電位の静電気が帯電しても、配線等が静電破壊されない液晶表示装置用基板を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による液晶表示装置用基板の概略の構成を示す図である。
【図2】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図3】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図4】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図5】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図6】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図7】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図8】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図9】本発明の一実施の形態による液晶表示装置用基板の製造方法を示す図である。
【図10】本発明の一実施の形態による液晶表示装置用基板の変形例を示す図である。
【図11】従来の液晶表示装置用基板の概略の構成を示す図である。
【符号の説明】
1 ガラス基板
2、3 ガードリング
4 ドレインバスライン
6 ショートリング
8 絶縁膜
10、16、16’’ p−Si層
12 Ti層
14 Al層
16’ a−Si層
18 ゲート電極
18’ AlNd膜
20 ゲート絶縁膜
20’ SiO2膜
22 コンタクト層
24 層間絶縁膜
24’ SiN膜
26、28 コンタクトホール
30 突起
32 ソース電極
34 ドレイン電極
36 保護膜
38 画素電極
40 内周部
42 外周部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a substrate for a liquid crystal display device that has been subjected to countermeasures against static electricity in a manufacturing process, and a manufacturing method thereof.
[0002]
[Prior art]
On a thin film transistor (TFT) substrate, which is a substrate for a liquid crystal display device, a plurality of bus lines that are orthogonal to each other are formed in a matrix through an insulating film. A TFT is formed in the vicinity of the intersection of the plurality of bus lines. By the way, the substrate for a liquid crystal display device is easily charged with static electricity in the manufacturing process, including peeling charging that occurs when the glass substrate is peeled from the suction plate of the manufacturing device. If static electricity generated externally is charged on the wiring formed on the substrate, it may cause disconnection or short circuit due to electrostatic breakdown. For this reason, the liquid crystal display device substrate prevents the internal wiring from being charged by forming a guard ring insulated from other wiring at the end of the substrate and charging the guard ring with static electricity generated outside. It is out.
[0003]
FIG. 11A shows a schematic configuration of a conventional substrate for a liquid crystal display device. A plurality of
[0004]
FIG. 11B shows the
[0005]
[Problems to be solved by the invention]
However, in the conventional substrate for a liquid crystal display device, when a high potential static electricity is charged in the
[0006]
An object of the present invention is to provide a substrate for a liquid crystal display device in which wiring or the like is not electrostatically broken even when a high potential static electricity is charged on a guard ring, and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
The above object is formed by a substrate having an insulating property, a lower layer portion formed of a conductive film having a first resistivity, and a conductive film having a second resistivity lower than the first resistivity. And a guard ring disposed on the substrate end portion so as to be electrically insulated from other wirings. This is achieved by the device substrate.
[0008]
Further, the above object is to form a lower layer portion of a guard ring with a conductive film having a first resistivity on an insulating substrate, and an inner peripheral portion and an outer peripheral portion with a predetermined gap on the lower layer portion. And the upper layer of the guard ring is formed of a conductive film having a second resistivity lower than the first resistivity. This is achieved by a method for manufacturing a substrate for a liquid crystal display device.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
A substrate for a liquid crystal display device and a method for manufacturing the same according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1A shows a schematic configuration of a substrate for a liquid crystal display device according to the present embodiment. A plurality of drain bus lines 4 are formed on the
[0010]
FIG. 1B shows a partially enlarged view of the circular area A of the
[0011]
The upper layer portion of the
[0012]
Next, a method for manufacturing a substrate for a liquid crystal display device according to the present embodiment will be described with reference to FIGS. 2 to 9, (a) shows a manufacturing process cross section of the
[0013]
Next, as shown in FIGS. 4A and 4B, a 100 nm-thickness SiO 2 film 20 ′, for example, is formed on the p-Si layers 10 and 16 using a CVD method or the like. Subsequently, for example, an
[0014]
Next, as shown in FIG. 5B, the
[0015]
Next, as shown in FIGS. 6A and 6B, a silicon nitride film (SiN film) 24 ′ having a film thickness of, eg, 400 nm is formed by CVD or the like. Next, the
[0016]
Next, using a PVD method or the like, for example, Ti having a thickness of 100 nm, Al having a thickness of 200 nm, and Ti having a thickness of 100 nm are formed in this order to form the
[0017]
Next, as shown in FIGS. 9A and 9B, a SiN film of, eg, a 400 nm-thickness is formed using a CVD method or the like, and a
[0018]
According to the present embodiment, when a high potential static electricity is charged in the guard rings 2 and 3, arc discharge occurs between the inner
[0019]
Next, a modification of the configuration of the substrate for a liquid crystal display device according to the above embodiment will be described with reference to FIG. FIG. 10A shows the same region as that of FIG. 1B in the liquid crystal display device substrate according to this modification. FIG. 10B shows a cross section cut along the line BB in FIG. As shown in FIG. 10A, the present modification is characterized in that the upper layer portion of the
[0020]
According to this modification, the same effect as the above embodiment can be obtained, and the arc discharge is caused because the gap between the inner
[0021]
The present invention is not limited to the above embodiment, and various modifications can be made.
For example, the above embodiment is an example of a substrate for a liquid crystal display device using p-Si as an operating semiconductor layer, but the present invention is not limited to this, and a liquid crystal display device using a-Si as an operating semiconductor layer. It can also be applied to industrial boards.
[0022]
In the above embodiment, the guard rings 2 and 3 are formed of the source / drain forming metal layer. However, the present invention is not limited to this and may be formed of the gate forming metal.
[0023]
The substrate for a liquid crystal display device and the manufacturing method thereof according to the embodiment described above are summarized as follows.
(Appendix 1)
An insulating substrate;
A lower layer portion formed of a conductive film having a first resistivity and a conductive film having a second resistivity lower than the first resistivity, and is formed between an inner peripheral portion and an outer peripheral portion with a predetermined gap. A substrate for a liquid crystal display device, comprising: a separated upper layer portion; and a guard ring disposed on the end portion of the substrate so as to be electrically insulated from other wiring.
[0024]
(Appendix 2)
In the substrate for a liquid crystal display device according to
The substrate for a liquid crystal display device, wherein the lower layer portion is a p-Si layer.
[0025]
(Appendix 3)
In the substrate for a liquid crystal display device according to
A substrate for a liquid crystal display device, wherein the upper layer portion is formed by depositing Ti, Al, and Ti in this order.
[0026]
(Appendix 4)
In the liquid crystal display substrate according to any one of
The substrate for a liquid crystal display device, wherein the predetermined gap has a distance at which arc discharge occurs between the inner peripheral portion and the outer peripheral portion.
[0027]
(Appendix 5)
The substrate for a liquid crystal display device according to any one of
The substrate for a liquid crystal display device, wherein the upper layer portion has a protrusion that partially narrows the predetermined gap.
[0028]
(Appendix 6)
The substrate for a liquid crystal display device according to any one of
The guard ring has a function as a common wiring, and is a substrate for a liquid crystal display device.
[0029]
(Appendix 7)
In the substrate for liquid crystal display device according to
The substrate for a liquid crystal display device, wherein the guard ring has a line width that does not break even when arc discharge occurs.
[0030]
(Appendix 8)
A lower layer part of the guard ring is formed with a conductive film having a first resistivity on an insulating substrate,
On the lower layer part, an inner peripheral part and an outer peripheral part are separated by a predetermined gap, and an upper layer part of the guard ring is formed with a conductive film having a second resistivity lower than the first resistivity. A method for manufacturing a substrate for a liquid crystal display device.
[0031]
(Appendix 9)
The method for manufacturing a substrate for a liquid crystal display device according to
[0032]
(Appendix 10)
The manufacturing method of a substrate for a liquid crystal display device according to
[0033]
(Appendix 11)
11. The method for manufacturing a substrate for a liquid crystal display device according to any one of
【The invention's effect】
As described above, according to the present invention, it is possible to realize a substrate for a liquid crystal display device in which wiring or the like is not electrostatically damaged even when a high potential static electricity is charged on the guard ring.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a diagram showing a method for manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 3 is a diagram showing a method for manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 4 is a diagram showing a method for manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 5 is a diagram showing a method of manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 6 is a diagram showing a method for manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 7 is a diagram showing a method for manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 8 is a diagram showing a method for manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 9 is a diagram showing a method of manufacturing a substrate for a liquid crystal display device according to an embodiment of the present invention.
FIG. 10 is a view showing a modification of the substrate for a liquid crystal display device according to one embodiment of the present invention.
FIG. 11 is a diagram showing a schematic configuration of a conventional substrate for a liquid crystal display device.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
第1の抵抗率を有する導電膜で形成された下層部と、前記第1の抵抗率より低い第2の抵抗率を有する導電膜で形成され、所定の間隙で内周部と外周部とに分離された上層部とを備え、前記基板端部に他の配線と電気的に絶縁されて配置されたガードリングと
を有することを特徴とする液晶表示装置用基板。An insulating substrate;
A lower layer portion formed of a conductive film having a first resistivity and a conductive film having a second resistivity lower than the first resistivity, and is formed between an inner peripheral portion and an outer peripheral portion with a predetermined gap. A substrate for a liquid crystal display device, comprising: a separated upper layer portion; and a guard ring disposed on the end portion of the substrate so as to be electrically insulated from other wiring.
前記下層部は、p−Si層であること
を特徴とする液晶表示装置用基板。The substrate for a liquid crystal display device according to claim 1,
The substrate for a liquid crystal display device, wherein the lower layer portion is a p-Si layer.
前記上層部は、Ti、Al及びTiがこの順に成膜されて形成されていること
を特徴とする液晶表示装置用基板。The substrate for a liquid crystal display device according to claim 1 or 2,
A substrate for a liquid crystal display device, wherein the upper layer portion is formed by depositing Ti, Al, and Ti in this order.
前記上層部は、前記所定の間隙を部分的に狭める突起を有すること
を特徴とする液晶表示装置用基板。The substrate for a liquid crystal display device according to any one of claims 1 to 3,
The substrate for a liquid crystal display device, wherein the upper layer portion has a protrusion that partially narrows the predetermined gap.
前記下層部上に、所定の間隙で内周部と外周部とを分離して、前記第1の抵抗率より低い第2の抵抗率を有する導電膜でガードリングの上層部を形成すること
を特徴とする液晶表示装置用基板の製造方法。On the insulating substrate, a lower layer part of the guard ring is formed with a conductive film having a first resistivity,
On the lower layer part, an inner peripheral part and an outer peripheral part are separated by a predetermined gap, and an upper layer part of the guard ring is formed with a conductive film having a second resistivity lower than the first resistivity. A method for manufacturing a substrate for a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001090860A JP4283456B2 (en) | 2001-03-27 | 2001-03-27 | Substrate for liquid crystal display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001090860A JP4283456B2 (en) | 2001-03-27 | 2001-03-27 | Substrate for liquid crystal display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002287159A JP2002287159A (en) | 2002-10-03 |
JP4283456B2 true JP4283456B2 (en) | 2009-06-24 |
Family
ID=18945586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001090860A Expired - Fee Related JP4283456B2 (en) | 2001-03-27 | 2001-03-27 | Substrate for liquid crystal display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4283456B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9401335B2 (en) | 2013-02-20 | 2016-07-26 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2876192A1 (en) * | 2005-02-23 | 2006-04-07 | Valeo Systemes Thermiques Soc | Liquid crystal display device for dashboard of vehicle, has grounding track that is integrated to display screen having liquid crystals and is in contact with grounding terminals of printed circuit through connector |
KR100822524B1 (en) | 2005-08-02 | 2008-04-15 | 엡슨 이미징 디바이스 가부시키가이샤 | Electro-optical device and electronic apparatus |
CN100452164C (en) * | 2005-12-29 | 2009-01-14 | 统宝光电股份有限公司 | Display module having drive circuit board capable of isolating extraneous static |
US7760313B2 (en) * | 2006-10-02 | 2010-07-20 | Tpo Displays Corp. | System for displaying images including wiring structure for driving display panel |
JP5167685B2 (en) * | 2007-04-25 | 2013-03-21 | セイコーエプソン株式会社 | Method for manufacturing active matrix substrate and method for manufacturing electro-optical device |
CN103500741B (en) * | 2013-10-15 | 2016-03-16 | 深圳市华星光电技术有限公司 | The electrostatic prevention structure of array base palte |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2959123B2 (en) * | 1990-11-28 | 1999-10-06 | セイコーエプソン株式会社 | Liquid crystal display |
JP3216379B2 (en) * | 1993-12-07 | 2001-10-09 | ソニー株式会社 | Liquid crystal display |
JP3208998B2 (en) * | 1994-05-24 | 2001-09-17 | ソニー株式会社 | Display device |
JPH0933876A (en) * | 1995-07-21 | 1997-02-07 | Toshiba Corp | Substrate for liquid crystal display device |
JP4516638B2 (en) * | 1997-10-14 | 2010-08-04 | 三星電子株式会社 | Substrate for liquid crystal display device, liquid crystal display device and method for manufacturing the same |
JP3299925B2 (en) * | 1997-11-20 | 2002-07-08 | シャープ株式会社 | Method for manufacturing active matrix type liquid crystal display device |
-
2001
- 2001-03-27 JP JP2001090860A patent/JP4283456B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9401335B2 (en) | 2013-02-20 | 2016-07-26 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2002287159A (en) | 2002-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
KR20140011623A (en) | Array substrate for display device and method of fabricating the same | |
CN110148601A (en) | A kind of array substrate, its production method and display device | |
WO2020062483A1 (en) | Thin film transistor array substrate, fabrication method therefor and display panel | |
JP2006317726A (en) | Method for correcting disconnection, method for manufacturing active matrix substrate, and display apparatus | |
WO2020113771A1 (en) | Array substrate and manufacturing method therefor, and display panel | |
TW200527093A (en) | Thin film transistor array panel | |
JP4283456B2 (en) | Substrate for liquid crystal display device and manufacturing method thereof | |
KR100946809B1 (en) | Thin film transistor and fabricating method of the same | |
TW573162B (en) | Active matrix liquid crystal device and method of making the same | |
JP2005175381A (en) | Semiconductor device, array substrate, and its manufacturing method | |
CN115312546A (en) | Array substrate, preparation method thereof and display panel | |
JP4381063B2 (en) | Array substrate and flat display device | |
KR100997963B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP2005064337A (en) | Array substrate, liquid crystal display device, and method for manufacturing array substrate | |
KR100437769B1 (en) | Fabrication Method for Organic Electroluminescence Decvice | |
KR100672623B1 (en) | Method For Fabricating Liquid Crystal Display Device | |
KR100973809B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
KR20020037845A (en) | Thin film transistor substrte addressed liquid crystal display including method manufacturing the same | |
KR100466387B1 (en) | Method for fabricating liquid crystal display using five mask processes | |
JP3941246B2 (en) | Manufacturing method of semiconductor device | |
KR101026811B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
JP2011171437A (en) | Display device | |
KR100646776B1 (en) | Manufacturing method of liquid crystal display device | |
KR100870019B1 (en) | Thin film trasistor array panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |