JP4279731B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP4279731B2
JP4279731B2 JP2004177089A JP2004177089A JP4279731B2 JP 4279731 B2 JP4279731 B2 JP 4279731B2 JP 2004177089 A JP2004177089 A JP 2004177089A JP 2004177089 A JP2004177089 A JP 2004177089A JP 4279731 B2 JP4279731 B2 JP 4279731B2
Authority
JP
Japan
Prior art keywords
image
image information
display
information
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004177089A
Other languages
Japanese (ja)
Other versions
JP2006003416A (en
Inventor
高士 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eizo Nanao Corp
Original Assignee
Eizo Nanao Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eizo Nanao Corp filed Critical Eizo Nanao Corp
Priority to JP2004177089A priority Critical patent/JP4279731B2/en
Publication of JP2006003416A publication Critical patent/JP2006003416A/en
Application granted granted Critical
Publication of JP4279731B2 publication Critical patent/JP4279731B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、画像情報を画像表示領域に表示する画像表示装置に関するものであって、特に、複数種類の画像を切り換えて表示するものに関する。   The present invention relates to an image display device that displays image information in an image display area, and more particularly to an image display device that switches and displays a plurality of types of images.

以下において、従来の画像表示装置について説明する。   Hereinafter, a conventional image display device will be described.

１．ＤＰＶＬ
従来、パーソナル・コンピュータからＬＣＤやＣＲＴ等の画像表示装置へのビデオ信号は、ＶＧＡケーブルを介して、アナログ伝送されていた。アナログ伝送には、伝送の際に波形の歪みが生じるため、画像表示装置の表示画面に、にじみやゴーストが発生しやすいという問題があった。 1. DPVL
Conventionally, a video signal from a personal computer to an image display device such as an LCD or CRT is analog-transmitted via a VGA cable. In analog transmission, since waveform distortion occurs during transmission, there is a problem that bleeding and ghosting are likely to occur on the display screen of the image display apparatus.

このようなアナログ伝送の問題の解決策の一つとしてＤＶＩ（Digital Visual Interface）が定義された。ＤＶＩは、ＬＣＤやＣＲＴ等の画像表示装置へのビデオ信号をデジタル伝送するための規格である。ＤＶＩ対応のビデオ・カード、ケーブル、モニタがあれば、高品質の画像表示を簡単に手に入れることができる。   DVI (Digital Visual Interface) has been defined as one of the solutions for such analog transmission problems. DVI is a standard for digital transmission of video signals to image display devices such as LCDs and CRTs. With a DVI-compatible video card, cable, and monitor, you can easily get high-quality image display.

ＤＶＩにおいては、ビデオ信号の伝送はアナログ伝送からデジタル伝送になったが、ビデオ信号のフレーム・レートは、従来と同様の６０Ｈｚで伝送するラスタ転送方式であった。そのため、ＤＶＩにおいては、昨今の超高解像度のモニタに対して表示を行う際に、既存のＤＶＩによる画像出力では伝送帯域をオーバーしてしまう問題がある。   In DVI, the video signal transmission is changed from analog transmission to digital transmission, but the frame rate of the video signal is a raster transfer method in which transmission is performed at 60 Hz as in the conventional case. Therefore, in DVI, when displaying on a recent ultra-high resolution monitor, there is a problem that the image output by the existing DVI exceeds the transmission band.

このようなＤＶＩの問題の解決策の一つとしてＤＰＶＬ（Digital Packet Video Link）が定義された。ＤＰＶＬ（Digital Packet Video Link）とは、従来のように全画面の画像データをフレームレート６０Ｈｚで伝送するラスタ転送方式ではなく、パーソナル・コンピュータ（ホスト）側のグラフィックカード（及びドライバ）で更新の必要のある矩形領域とその位置情報をパケット化して送信し、モニタ側ではそのパケットを受信して画面の該当部分のみを更新するものである。つまり、ＤＰＶＬは、ホスト側がラスタ転送を行うのではなく、パケットを送信し、モニタ側が、受信したパケットを処理することによって、伝送帯域の削減を実現するものである。   DPVL (Digital Packet Video Link) has been defined as one of the solutions to such DVI problems. DPVL (Digital Packet Video Link) is not a raster transfer method that transmits image data of a full screen at a frame rate of 60 Hz as in the past, but needs to be updated by a graphic card (and driver) on the personal computer (host) side. The rectangular area and its position information are packetized and transmitted, and the monitor receives the packet and updates only the relevant part of the screen. In other words, DPVL realizes reduction of the transmission band by transmitting packets instead of performing raster transfer on the host side and processing the received packets on the monitor side.

このようなＤＰＶＬを利用した画像表示装置としては、特開２００２−２７８５２６に開示されている画像表示システムがある。画像表示システムは、ＰＣ等からなるホスト側(送信側)として画像データの送信装置と、画像表示装置である受信側モニタとを備え、この送信装置と受信側モニタとは、ＤＶＩ（Digital Visual Interface）ケーブル等のデジタルモニタケーブルである既存のモニタケーブルによって接続されている。送信装置は、変化した領域を抽出する機能と、変化した領域に該当する部分のデータと画像制御情報を含むヘッダ情報を送信する機能とを備えている。 受信側モニタは、例えば、ＱＵＸＧＡ等の大型高精細パネルであるパネルと、送信装置からモニタケーブルを介して画像データを受信するパケット受信装置を備えている。   As an image display apparatus using such DPVL, there is an image display system disclosed in JP-A-2002-278526. The image display system includes an image data transmission device as a host side (transmission side) composed of a PC or the like, and a reception side monitor which is an image display device. The transmission device and the reception side monitor include a DVI (Digital Visual Interface). ) It is connected by an existing monitor cable which is a digital monitor cable such as a cable. The transmission apparatus has a function of extracting a changed area and a function of transmitting header information including data and image control information corresponding to the changed area. The reception-side monitor includes, for example, a large high-definition panel such as QUXGA and a packet reception device that receives image data from the transmission device via a monitor cable.

送信装置が、受信側モニタへ送信するパケットデータの生成方法を図３７に基づき説明する。図３７(ａ)に示すように、送信装置のグラフィックスカードにおけるフレームメモリは、表示エリア１１３−１と、非表示エリア１１３−２とを備えている。この表示エリア１１３−１には、描画により変更された領域を含む矩形が描かれる。また、非表示エリア１１３−２には、ヘッダ情報が書き込まれる。送信装置は、変化領域部分のフレームメモリをスキャンし、１ライン前の部分にヘッダを挿入した図３７（ｃ）に示すような送信パケットを生成し、受信側モニタへ送信する。   A method for generating packet data to be transmitted from the transmission apparatus to the reception side monitor will be described with reference to FIG. As shown in FIG. 37A, the frame memory in the graphics card of the transmission device includes a display area 113-1 and a non-display area 113-2. In this display area 113-1, a rectangle including an area changed by drawing is drawn. In addition, header information is written in the non-display area 113-2. The transmission apparatus scans the frame memory in the change area portion, generates a transmission packet as shown in FIG. 37C in which a header is inserted in the portion one line ahead, and transmits it to the reception side monitor.

特開２００２−２７８５２６JP 2002-278526 A

前述のＤＰＶＬ規格に対応したモニタを用いて構築した多入力モニタシステム１００を図３８に示す。多入力モニタシステム１００は、ホスト・コンピュータ１０３、１０４及びＤＰＶＬ規格に対応したモニタ１０５を有している。このような多入力モニタシステム１００には次のような問題点がある。ホスト・コンピュータ１０３、１０４は、ＤＰＶＬ規格に則り、画像の更新があった領域のみをＤＰＶＬパケットとしてモニタ１０５へ送信する。   FIG. 38 shows a multi-input monitor system 100 constructed using a monitor corresponding to the DPVL standard. The multi-input monitor system 100 includes host computers 103 and 104 and a monitor 105 corresponding to the DPVL standard. Such a multi-input monitor system 100 has the following problems. In accordance with the DPVL standard, the host computers 103 and 104 transmit only the area where the image has been updated to the monitor 105 as a DPVL packet.

このため、現在ホスト・コンピュータ１０３から入力されたＤＰＶＬパケットについての画像を表示しているものとし、ここで表示する画像をホスト・コンピュータ１０４からの画像に切り換えを行った場合、図３９に示すように、画像切り換え後に表示する画像に画像欠損が発生してしまう、という問題がある。これは、前述のようにＤＰＶＬパケットにおいては、画像の更新があった領域のみの画像データしか、ホスト・コンピュータは送信しないからである。このような画像欠損は、獲得したＤＰＶＬパケットによって、画面全体の範囲がカバーされるまで生ずることになる。   Therefore, it is assumed that an image of the DPVL packet currently input from the host computer 103 is displayed, and when the image displayed here is switched to the image from the host computer 104, as shown in FIG. In addition, there is a problem that an image defect occurs in an image displayed after image switching. This is because, as described above, in the DPVL packet, the host computer transmits only the image data of the area where the image has been updated. Such image loss will occur until the entire range of the screen is covered by the acquired DPVL packet.

そこで、本発明は、どのような画像情報が獲得されようとも、画像の切り換えの際や電源投入時に画像欠損が発生することがない画像表示装置の提供を目的とする。   Accordingly, an object of the present invention is to provide an image display device in which no image loss occurs when switching images or turning on the power no matter what image information is acquired.

本発明に関する課題を解決するための手段および発明の効果を以下に示す。   Means for solving the problems relating to the present invention and effects of the present invention will be described below.

本発明に係る画像表示装置は、画像情報を獲得し、画像情報獲得手段から獲得した画像情報に基づき、画像の種類毎に、画像を画像表示領域に表示するための表示画像情報を生成し、当該生成した表示画像情報を画像の種類毎に表示画像情報保持手段に保持する。   The image display device according to the present invention acquires image information, generates display image information for displaying an image in an image display area for each type of image based on the image information acquired from the image information acquisition unit, The generated display image information is held in the display image information holding unit for each type of image.

これにより、画像の種類を切り換えて画像表示領域に表示しても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even if the image type is switched and displayed in the image display area, the image can be reliably displayed without causing image loss regardless of the image type.

本発明に係る画像表示装置は、さらに、複数種類の画像のうち、画像表示領域に表示する画像を選択するための画像選択情報を獲得し、獲得した画像選択情報に対応する表示画像情報を獲得し、獲得した表示画像情報を画像表示領域に表示し、画像選択情報を獲得し、獲得した画像選択情報が、ある一の画像を選択する旨であったとしても、その他の画像についての表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。   The image display device according to the present invention further acquires image selection information for selecting an image to be displayed in the image display area from among a plurality of types of images, and acquires display image information corresponding to the acquired image selection information. The acquired display image information is displayed in the image display area, the image selection information is acquired, and even if the acquired image selection information is to select a certain image, the display image for other images is displayed. Information is held in display image information holding means for each type of image.

これにより、現在表示している画像とは異なる画像に切り換えられたとしても、画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even if the image is switched to a different image from the currently displayed image, the image can be displayed reliably without causing image loss.

本発明に係る画像表示装置は、複数の画像のうち少なくとも一の画像については、当該画像の一部を表示する画像情報である部分画像情報を獲得し、獲得した部分画像情報に基づき、前記画像の種類毎に、表示画像情報を生成する。   The image display device according to the present invention acquires partial image information, which is image information for displaying a part of the image, for at least one of a plurality of images, and based on the acquired partial image information, the image Display image information is generated for each type.

これにより、画像の種類を切り換えて画像表示領域に表示しても、部分画像情報に関する画像であっても画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even if the image type is switched and displayed in the image display area, even if the image is related to the partial image information, the image can be reliably displayed without causing image loss.

本発明に係る画像表示装置は、画像選択情報において選択されなかった画像が、部分画像情報に対応するものであっても、当該部分画像情報に基づく表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。   The image display device according to the present invention displays the display image information based on the partial image information for each type of the image even if the image not selected in the image selection information corresponds to the partial image information. It holds in the information holding means.

これにより、現在表示している画像から部分画像情報に関する画像に切り換えられたとしても、部分画像情報に関する画像に画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even when the currently displayed image is switched to the image related to the partial image information, the image can be reliably displayed without causing image loss in the image related to the partial image information.

本発明に係る画像表示装置は、前記部分画像情報に基づく複数の表示画像情報を獲得し、獲得した複数の表示画像情報を統合した一の表示画像情報を生成し、前記画像選択情報において選択されなかった画像が、前記部分画像情報に対応するものであっても、前記表示画像情報統合手段が生成した表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。   The image display device according to the present invention acquires a plurality of display image information based on the partial image information, generates one display image information obtained by integrating the acquired plurality of display image information, and is selected in the image selection information. Even if the missing image corresponds to the partial image information, the display image information generated by the display image information integration unit is held in the display image information holding unit for each type of image.

これにより、部分画像情報を獲得する毎に、生成した表示画像情報を表示画像情報保持手段に保持する必要がなくなる。つまり、表示画像情報を表示画像情報保持手段に保持するタイミングを自由に決定することができるので、効率的な画像情報の保持処理を行うことができる。   This eliminates the need to hold the generated display image information in the display image information holding unit every time the partial image information is acquired. That is, the timing for holding the display image information in the display image information holding unit can be freely determined, so that an efficient image information holding process can be performed.

本発明に係る画像表示装置は、前記表示画像情報保持手段に対する処理が行われていないと判断すると、前記表示画像情報を当該表示画像情報保持手段に保持する。これにより、効率的な画像情報の保持処理を行うことができる。   The image display device according to the present invention holds the display image information in the display image information holding unit when determining that the processing for the display image information holding unit is not performed. Thus, efficient image information holding processing can be performed.

本発明に係る画像表示装置は、複数の画像のうち少なくとも一の画像については、当該画像の全体を表示する画像情報である全体画像情報を獲得し、さらに、画像選択情報において選択されなかった画像が、全体画像情報に対応するものであれば、当該全体画像情報に基づく表示画像情報の生成を行わない。   The image display device according to the present invention acquires, for at least one of a plurality of images, entire image information that is image information for displaying the entire image, and further, an image that is not selected in the image selection information However, if it corresponds to the entire image information, the display image information is not generated based on the entire image information.

これにより、全体画像情報が表示する画像として選択されていない場合には、表示画像情報の生成処理を行う必要がないので、消費電力の削減が可能となる。また、表示画像情報が生成されないことから、表示画像情報保持手段への保持処理も行う必要がなくなるので、さらなる消費電力の削減が可能となる。   As a result, when the entire image information is not selected as an image to be displayed, it is not necessary to perform display image information generation processing, so that power consumption can be reduced. Further, since display image information is not generated, it is not necessary to perform a holding process in the display image information holding unit, so that it is possible to further reduce power consumption.

本発明に係る画像表示装置は、さらに、画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報を生成するために必要な画像情報の提供を要求する要求情報を出力する。   The image display apparatus according to the present invention further outputs request information for requesting provision of image information necessary for generating display image information when acquiring acquisition information indicating that image selection information has been acquired.

これにより、表示する画像の種類が切り換えられても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even when the type of image to be displayed is switched, it is possible to reliably display an image without causing image loss regardless of the type of image.

本発明に係る画像表示装置は、さらに、当該画像表示装置の電源がオンとなったか否かを判断し、さらに、電源がオンになった旨の判断を取得すると、要求情報を出力する。   The image display device according to the present invention further determines whether or not the power source of the image display device is turned on, and further outputs request information when obtaining a determination that the power source is turned on.

これにより、電源がオンになっても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even when the power is turned on, it is possible to reliably display an image without causing image loss regardless of the type of image.

本発明に係る画像表示装置は、さらに、前記要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間に、当該画像表示領域に表示するための調整表示画像情報を生成し、前記要求情報の出力後、当該要求情報に対応する表示画像情報を前記画像表示領域に表示するまでの間、前記調整表示画像情報を当該画像表示領域に表示する。   The image display device according to the present invention further includes an adjustment display image for displaying in the image display area until display image information corresponding to the request information is displayed in the image display area of the image display device. After the information is generated and the request information is output, the adjusted display image information is displayed in the image display area until the display image information corresponding to the request information is displayed in the image display area.

これにより、要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間、調整表示画像情報を表示することによって、画像欠損した表示画像情報を画像表示領域に表示することがないようにできる。   Thus, the display image information lacking the image is displayed in the image display area by displaying the adjusted display image information until the display image information corresponding to the request information is displayed in the image display area of the image display device. You can avoid it.

本発明に係る画像表示装置は、さらに、画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報保持手段を初期化する。   The image display device according to the present invention further initializes the display image information holding means when acquiring the selection acquisition information indicating that the image selection information has been acquired.

これにより、画像の切り換え時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。   Thereby, at the time of image switching, it is possible to clearly determine a portion corresponding to the acquired image information and a portion in which an image defect has occurred because the image information has not yet been acquired.

本発明に係る画像表示装置は、さらに、電源がオンになった旨の判断を取得すると、前記表示画像情報保持手段を初期化する。   The image display device according to the present invention further initializes the display image information holding means when obtaining a determination that the power is turned on.

これにより、電源オン時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。   As a result, when the power is turned on, it is possible to clearly determine the portion corresponding to the acquired image information and the portion where the image defect has occurred because the image information has not yet been acquired.

「画像の種類」とは、共通若しくは一連の画像をもつものごとに分けたそれぞれの組をいう。画像のソースが同一であるか異なるかにかかわらず入力ポート毎にそれぞれの組を形成する場合、入力ポートが同一であるか異なるかにかかわらず画像のソース毎にそれぞれの組を形成する場合等の概念を含むものである。   “Image type” refers to each set divided into those having a common or series of images. When each pair is formed for each input port regardless of whether the image sources are the same or different, when each pair is formed for each image source regardless of whether the input ports are the same or different, etc. It includes the concept of

「表示画像情報を生成する」とは、獲得した画像情報に基づいて画像表示領域の全体に表示される表示画像情報を生成する場合のみならず、獲得した画像情報に基づいて表示画像情報に対する画像情報の位置を特定し、当該画像情報を表示画像情報保持手段の所定の領域に記憶すれば表示画像情報が生成される場合も含む概念である。   “Generate display image information” means not only the case of generating display image information displayed in the entire image display area based on the acquired image information, but also an image corresponding to the display image information based on the acquired image information. This is a concept including a case where display image information is generated by specifying the position of information and storing the image information in a predetermined area of the display image information holding means.

「初期化する」とは、表示画像情報保持手段における所定の領域の値を特定の値とすることをいい、「０」とする場合も含む概念である。   “Initialization” means that a value of a predetermined area in the display image information holding unit is a specific value, and is a concept including a case where the value is “0”.

ここで、請求項に記載されている構成要素と実施例における構成要素との対応関係を示す。画像表示装置はモニタ５、２５、３５に対応する。表示画像情報保持手段はフレーム・メモリ５１５ａ、５１５ｂに、画像情報獲得手段は入力ポート５０１に、表示画像情報生成手段はＤＰＶＬ解析回路５０７及びフレーム・メモリ制御回路５１３に、画像保持制御手段はフレーム・メモリ制御回路５１３及びマイコン５３５に、画像選択情報獲得手段は切換回路５３１及びマイコン５３５に、画像表示手段はフレーム・メモリ制御回路５１３及びマイコン５３５に、電源状態判断手段は電源回路５３３及びマイコン５３５に、要求情報出力手段はマイコン５３５に及びＵＳＢポート５０５に、初期化手段はフレーム・メモリ制御回路５１３及びマイコン５３５に、調整表示画像情報生成手段はダミー画像生成回路５３７に、調整表示画像情報表示手段はマイコン５３５及びダミー画像生成回路５３７に、それぞれ対応する。   Here, the correspondence between the constituent elements described in the claims and the constituent elements in the embodiment is shown. The image display device corresponds to the monitors 5, 25 and 35. The display image information holding means is in the frame memories 515a and 515b, the image information acquiring means is in the input port 501, the display image information generating means is in the DPVL analysis circuit 507 and the frame memory control circuit 513, and the image holding control means is in the frame memory. In the memory control circuit 513 and the microcomputer 535, the image selection information acquisition means is in the switching circuit 531 and the microcomputer 535, the image display means is in the frame memory control circuit 513 and the microcomputer 535, and the power state determination means is in the power supply circuit 533 and the microcomputer 535. The request information output means is in the microcomputer 535 and the USB port 505, the initialization means is in the frame memory control circuit 513 and the microcomputer 535, the adjustment display image information generation means is in the dummy image generation circuit 537, and the adjustment display image information display means. Is the microcomputer 535 and dummy image generation times To 537, each corresponding.

画像保持制御手段はＳ２１０３〜Ｓ２１２１、Ｓ２２０１〜Ｓ２２０５、Ｓ２５０１〜Ｓ２５１３、Ｓ２６０１〜Ｓ２６１３、Ｓ２９０３〜Ｓ２９０７の処理を、画像選択情報獲得手段はＳ２１０１、Ｓ２９０１の処理を、画像表示手段はＳ２１０１、Ｓ２２２１〜Ｓ２２１５の処理を、電源状態判断手段はＳ２１１１の処理を、要求情報出力手段はＳ２１１３、Ｓ２１１７、Ｓ２９０３の処理を、初期化手段はＳ２１１１、Ｓ２１１３、Ｓ２２２１〜Ｓ２２２５の処理を、調整表示画像情報表示手段はＳ２１１５、Ｓ２１１９〜Ｓ２１２１、Ｓ２９０７の処理を、それぞれ行う。   The image holding control means performs the processes of S2103 to S2121, S2201 to S2205, S2501 to S2513, S2601 to S2613, and S2903 to S2907, the image selection information acquisition means performs the processes of S2101 and S2901, and the image display means includes S2101 and S2221 to S2215. The power state determination means performs the processing of S2111, the request information output means performs the processes of S2113, S2117, and S2903, the initialization means performs the processes of S2111, S2113, and S2221 to S2225, and the adjustment display image information display means The processes of S2115, S2119 to S2121, and S2907 are performed.

画像情報はＤＰＶＬパケット及びラスタ画像データに、部分画像情報はＤＰＶＬパケットに、全体画像情報はラスタ画像データに、表示画像情報はモニタ画像データに、それぞれ対応する。また、画像選択情報は切換情報に、選択獲得情報は切換回路５３１からマイコン５３５へ出力される切換情報に、要求情報は全画面要求情報に、それぞれ対応する。さらに、電源がオンになった旨の判断は電源回路からマイコン５３５へ出力される電源情報に対応する。   Image information corresponds to DPVL packets and raster image data, partial image information corresponds to DPVL packets, whole image information corresponds to raster image data, and display image information corresponds to monitor image data. The image selection information corresponds to switching information, the selection acquisition information corresponds to switching information output from the switching circuit 531 to the microcomputer 535, and the request information corresponds to full-screen request information. Further, the determination that the power supply is turned on corresponds to the power supply information output from the power supply circuit to the microcomputer 535.

なお、「プログラム」とは、直接実行可能なプログラムだけでなく、ソース形式のプログラム、圧縮処理がされたプログラム、暗号化されたプログラム等を含む概念である。また、プログラムによって実現される機能は、当該プログラム単独で実現されるのもであってもよく、他のプログラム（例えば、オペレーティング・システム）と共同して実現されるものであってもよい。
The “program” is a concept including not only a directly executable program but also a source format program, a compressed program, an encrypted program, and the like. In addition, the function realized by the program may be realized by the program alone or may be realized in cooperation with another program (for example, an operating system).

本発明における多入力モニタの実施例を説明する前に、仮想スクリーン、モニタスクリーン、パケット表示領域、及び更新画像表示領域について説明する。   Before describing an embodiment of the multi-input monitor according to the present invention, a virtual screen, a monitor screen, a packet display area, and an updated image display area will be described.

ここで、仮想スクリーンとは、モニタスクリーンに対して基準となる画像表示領域をいう。仮想スクリーンには、モニタスクリーンの位置やパケット表示領域の位置等を決定する際の基準となる座標系が設定されている。モニタスクリーンとは、モニタが実際に画像を表示することができる画像表示領域をいう。モニタスクリーンの全体に表示される画像データをモニタ画像データとする。パケット表示領域とは、ＤＰＶＬパケットの画像データが表示する画像表示領域をいう。更新画像領域とは、パケット表示領域とモニタスクリーンとが重複する画像表示領域をいう。つまり、更新画像領域とは、あるモニタに関して、実際にそのモニタのモニタスクリーンで画像が更新される画像表示領域となる。   Here, the virtual screen refers to an image display area serving as a reference for the monitor screen. In the virtual screen, a coordinate system serving as a reference for determining the position of the monitor screen, the position of the packet display area, and the like is set. The monitor screen refers to an image display area where the monitor can actually display an image. The image data displayed on the entire monitor screen is taken as monitor image data. The packet display area is an image display area in which the image data of the DPVL packet is displayed. The updated image area is an image display area where the packet display area and the monitor screen overlap. That is, the updated image area is an image display area in which an image is actually updated on a monitor screen of a monitor.

仮想スクリーン、モニタスクリーン、パケット表示領域及び更新画像領域の位置関係について図１を用いて説明する。仮想スクリーンＲ１の左上の端点を原点（０，０）とし、右方向にＸ軸、下方向にＹ軸を仮定する。仮想スクリーンＲ１の一部を構成するモニタスクリーンＲ５の仮想スクリーンＲ１に対する位置を、モニタスクリーンＲ５の左上の端点の位置（ＭＸＯＲＧ、ＭＹＯＲＧ）、及び、モニタスクリーンＲ５のＸ方向、Ｙ方向の大きさ（ＭＸＷＩＤ、ＭＹＷＩＤ）で特定する。また、パケット表示領域Ｒ７の仮想スクリーンＲ１に対する位置を、パケット表示領域Ｒ７の左上の端点Ｔ１の位置（ＸＯＲＧ、ＹＯＲＧ）、及び、パケット表示領域Ｒ７のＸ方向、Ｙ方向の大きさ（ＸＳＩＺＥ、ＹＳＩＺＥ）で特定する。さらに、更新画像領域Ｒ９の仮想スクリーンＲ１に対する位置を、更新画像領域Ｒ９の左上の端点Ｔ１’の位置（ＸＯＲＧ’、ＹＯＲＧ’）、及び、パケット表示領域Ｒ７のＸ方向、Ｙ方向の大きさ（ＸＳＩＺＥ’、ＹＳＩＺＥ’）で特定する。   The positional relationship among the virtual screen, the monitor screen, the packet display area, and the update image area will be described with reference to FIG. Assume that the upper left end point of the virtual screen R1 is the origin (0, 0), the X axis is in the right direction, and the Y axis is in the downward direction. The position of the monitor screen R5 constituting a part of the virtual screen R1 with respect to the virtual screen R1, the position of the upper left end point (MXORG, MYORG) of the monitor screen R5, and the size of the monitor screen R5 in the X direction and Y direction ( MXWID, MYWID). Further, the position of the packet display area R7 with respect to the virtual screen R1, the position of the upper left end point T1 of the packet display area R7 (XORG, YORG), and the size of the packet display area R7 in the X direction and Y direction (XSIZE, YSIZE) ). Further, the position of the update image area R9 with respect to the virtual screen R1, the position of the upper left end point T1 ′ of the update image area R9 (XORG ′, YORG ′), and the size of the packet display area R7 in the X direction and Y direction ( XSIZE ', YSIZE').

次に、ＤＰＶＬパケットのデータ構造を図２に示す。ＤＰＶＬパケットは、ヘッダ部Ｈ１とボディ部Ｂ１によって構成されている。ヘッダ部Ｈ１は、ＨＴＹＰ、ＸＯＲＧ、ＸＳＩＺＥ、ＨＯＦＦ、ＹＯＲＧ、ＹＳＩＺＥを記述する領域を有している。ここで、ＨＴＹＰはヘッダタイプを表す。ＸＯＲＧ、ＹＯＲＧ、ＸＳＩＺＥ、ＹＳＩＺＥは、それぞれ、パケット表示領域Ｒ７の左上の端点Ｔ１の位置（ＸＯＲＧ、ＹＯＲＧ）、パケット表示領域Ｒ７のＸ方向、Ｙ方向の大きさ（ＸＳＩＺＥ、ＹＳＩＺＥ）を表す。ＨＯＦＦは、更新画像領域Ｒ９に対してＸ軸の−（マイナス）方向に設けられる領域（以下、オフセット領域とする）を示す値である。オフセット領域では、画像は更新されることはない。なお、このオフセット値は、ＤＰＶＬ規格によって規定されている。   Next, the data structure of the DPVL packet is shown in FIG. The DPVL packet is composed of a header part H1 and a body part B1. The header portion H1 has an area for describing HTYP, XORG, XSIZE, HOFF, YORG, and YSIZE. Here, HTYP represents a header type. XORG, YORG, XSIZE, and YSIZE represent the position (XORG, YORG) of the upper left end point T1 of the packet display area R7, and the sizes (XSIZE, YSIZE) of the packet display area R7 in the X direction and Y direction, respectively. HOFF is a value indicating an area (hereinafter referred to as an offset area) provided in the − (minus) direction of the X axis with respect to the update image area R9. In the offset area, the image is not updated. This offset value is defined by the DPVL standard.

ボディ部Ｂ１は、パケット表示領域Ｒ７に表示する画像データを有している。なお、ＤＰＶＬ規格においては、パケット表示領域Ｒ７は矩形領域と定義されている。   The body part B1 has image data to be displayed in the packet display area R7. In the DPVL standard, the packet display area R7 is defined as a rectangular area.

1. 機能ブロック図
本実施例における画像表示装置Ｍ１の機能ブロック図を図３に示す。画像表示装置Ｍ１は、表示画像情報保持手段Ｍ１１、画像情報獲得手段Ｍ１２、表示画像情報生成手段Ｍ１９、画像保持制御手段Ｍ１３、画像選択情報獲得手段Ｍ１４、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、要求情報出力手段Ｍ１７、初期化手段Ｍ１８、調整表示画像情報生成手段１０及び調整表示画像情報表示手段Ｍ２０を有している。 1. Functional Block Diagram FIG. 3 shows a functional block diagram of the image display device M1 in this embodiment. The image display device M1 includes display image information holding means M11, image information acquisition means M12, display image information generation means M19, image holding control means M13, image selection information acquisition means M14, image display means M15, power supply state determination means M16, Request information output means M17, initialization means M18, adjustment display image information generation means 10 and adjustment display image information display means M20 are provided.

画像情報獲得手段Ｍ１２は、画像情報を獲得する。また、画像情報獲得手段Ｍ１２は、複数の画像のうち少なくとも一の画像については、当該画像の一部を表示する画像情報である部分画像情報を獲得する。   The image information acquisition unit M12 acquires image information. Further, the image information acquisition unit M12 acquires partial image information that is image information for displaying a part of the image for at least one of the plurality of images.

表示画像情報生成手段Ｍ１９は、画像情報獲得手段Ｍ１２から獲得した画像情報に基づき、画像の種類毎に、画像を画像表示領域に表示するための表示画像情報を生成する。また、表示画像情報生成手段Ｍ１９は、画像情報獲得手段Ｍ１２から獲得した部分画像情報に基づき、前記画像の種類毎に、表示画像情報を生成する。   The display image information generation means M19 generates display image information for displaying an image in the image display area for each type of image based on the image information acquired from the image information acquisition means M12. The display image information generation unit M19 generates display image information for each type of image based on the partial image information acquired from the image information acquisition unit M12.

画像保持制御手段Ｍ１３は、表示画像情報生成手段Ｍ１９が生成した表示画像情報を画像の種類毎に表示画像情報保持手段Ｍ１１に保持する。また、画像保持制御手段Ｍ１３は、画像選択情報獲得手段Ｍ１４から画像選択情報を獲得し、獲得した画像選択情報が、ある一の画像を選択する旨であったとしても、その他の画像について表示画像情報を生成し、当該生成した表示画像情報を前記画像の種類毎に表示画像情報保持手段Ｍ１１に保持する。さらに、画像保持制御手段Ｍ１３は、画像選択情報において選択されなかった画像が、部分画像情報に対応するものであっても、当該部分画像情報に基づく表示画像情報を前記画像の種類毎に表示画像情報保持手段Ｍ１１に保持する。   The image holding control unit M13 holds the display image information generated by the display image information generating unit M19 in the display image information holding unit M11 for each image type. Further, the image holding control means M13 acquires the image selection information from the image selection information acquisition means M14, and even if the acquired image selection information indicates that a certain image is selected, the display image for other images is displayed. Information is generated, and the generated display image information is held in the display image information holding unit M11 for each type of image. Further, the image holding control means M13 displays the display image information based on the partial image information for each type of the image even if the image not selected in the image selection information corresponds to the partial image information. The information is held in the information holding means M11.

画像選択情報獲得手段Ｍ１４は、複数種類の画像のうち、画像表示領域に表示する画像を選択するための画像選択情報を獲得する。   The image selection information acquisition unit M14 acquires image selection information for selecting an image to be displayed in the image display area from among a plurality of types of images.

画像表示手段Ｍ１５は、画像選択情報獲得手段Ｍ１４から画像選択情報を獲得し、獲得した画像選択情報に対応する表示画像情報を表示画像情報保持手段Ｍ１１から獲得し、獲得した表示画像情報を画像表示領域に表示する。   The image display means M15 acquires image selection information from the image selection information acquisition means M14, acquires display image information corresponding to the acquired image selection information from the display image information holding means M11, and displays the acquired display image information as an image display. Display in the area.

電源状態判断手段Ｍ１６は、画像表示装置Ｍ１の電源がオンとなったか否かを判断する。   The power state determination means M16 determines whether or not the power of the image display apparatus M1 is turned on.

要求情報出力手段Ｍ１７は、電源状態判断手段Ｍ１６から電源がオンになった旨の判断を取得すると、前記要求情報を出力する。   The request information output unit M17 outputs the request information upon obtaining a determination that the power is turned on from the power supply state determination unit M16.

初期化手段Ｍ１８は、電源状態判断手段Ｍ１６から電源がオンになった旨の判断を取得すると、表示画像情報保持手段Ｍ１１を初期化する。   The initialization unit M18 initializes the display image information holding unit M11 when acquiring the determination that the power is turned on from the power state determination unit M16.

調整表示画像情報生成手段Ｍ１０は、要求情報に対応する表示画像情報を当該画像表示装置の画像表示領域に表示するまでの間に、当該画像表示領域に表示するための調整表示画像情報を生成する。   The adjusted display image information generating unit M10 generates adjusted display image information for displaying in the image display area until the display image information corresponding to the request information is displayed in the image display area of the image display device. .

調整表示画像情報表示手段Ｍ２０は、要求情報の出力後、当該要求情報に対応する表示画像情報を画像表示領域に表示するまでの間、調整表示画像情報を当該画像表示領域に表示する。   The adjusted display image information display means M20 displays the adjusted display image information in the image display area until the display image information corresponding to the request information is displayed in the image display area after the output of the request information.

これにより、画像の種類を切り換えて画像表示領域に表示しても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。また、現在表示している画像とは異なる画像に切り換えられたとしても、画像欠損をおこすことなく確実に画像を表示することを可能とする。さらに、画像の種類を切り換えて画像表示領域に表示しても、部分画像情報に関する画像であっても画像欠損をおこすことなく確実に画像を表示することを可能とする。さらに、現在表示している画像から部分画像情報に関する画像に切り換えられたとしても、部分画像情報に関する画像に画像欠損をおこすことなく確実に画像を表示することを可能とする。   As a result, even if the image type is switched and displayed in the image display area, the image can be reliably displayed without causing image loss regardless of the image type. In addition, even when the image is switched to a different image from the currently displayed image, the image can be reliably displayed without causing image loss. Furthermore, even if the image type is switched and displayed in the image display area, even if it is an image related to partial image information, the image can be reliably displayed without causing image loss. Furthermore, even when the currently displayed image is switched to the image related to the partial image information, the image can be reliably displayed without causing image loss in the image related to the partial image information.

さらに、電源がオンになっても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。さらに、電源オン時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。   Furthermore, even when the power is turned on, an image can be displayed reliably without causing image loss regardless of the type of image. Furthermore, when the power is turned on, it is possible to clearly determine the portion corresponding to the acquired image information and the portion where the image defect has occurred because the image information has not yet been acquired.

さらに、要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間、調整表示画像情報を表示することによって、画像欠損した表示画像情報を画像表示領域に表示することがないようにできる。   Further, the display image information lacking the image is displayed in the image display area by displaying the adjusted display image information until the display image information corresponding to the request information is displayed in the image display area of the image display device. You can prevent it from happening.

2. ハードウェア構成
2.1. 多入力モニタシステム１のハードウェア構成
本発明に係る画像表示装置を利用した多入力モニタシステム１のハードウェア構成を図４に示す。多入力モニタシステム１は、ホスト・コンピュータ３ａ、３ｂ、モニタ５ａ、５ｂ、５ｃを有している。ホスト・コンピュータ３ａ、３ｂとモニタ５ａ、５ｂ、５ｃとは、ＤＰＶＬパケットを送信するためのＤＶＩ規格に対応したデジタル・ケーブル７ａ（以下、ＤＶＩケーブル７ａとする。）を介して接続されている。また、ホスト・コンピュータ３ａとモニタ５ａ、５ｂ、５ｃとは、それぞれ、ＵＳＢ９ａを介して接続されている。ホスト・コンピュータ３ｂも、ホスト・コンピュータ５ａと同様に、モニタ５ａ、５ｂ、５ｃとＤＶＩケーブル７ｂ及びＵＳＢ９ｂを介して接続されている。なお、モニタ５ａ、５ｂ、５ｃは、この順番でＤＶＩケーブル７ａ、７ｂを用いてカスケード接続されている。 2. Hardware configuration
2.1. Hardware Configuration of Multi-Input Monitor System 1 FIG. 4 shows a hardware configuration of the multi-input monitor system 1 using the image display device according to the present invention. The multi-input monitor system 1 includes host computers 3a and 3b and monitors 5a, 5b and 5c. The host computers 3a, 3b and the monitors 5a, 5b, 5c are connected via a digital cable 7a (hereinafter referred to as a DVI cable 7a) corresponding to the DVI standard for transmitting DPVL packets. The host computer 3a and the monitors 5a, 5b, and 5c are connected to each other through the USB 9a. Similarly to the host computer 5a, the host computer 3b is also connected to the monitors 5a, 5b and 5c via the DVI cable 7b and the USB 9b. The monitors 5a, 5b, and 5c are cascade-connected using the DVI cables 7a and 7b in this order.

ホスト・コンピュータ３ａ、３ｂは、前述のＤＰＶＬ規格に対応したＤＰＶＬパケットをモニタ５ａ、５ｂ、５ｃに対して送信する。モニタ５ａは、ホスト・コンピュータ３ａ、３ｂから受信したＤＰＶＬパケットに基づいて画像を表示する。また、モニタ５ｂは、カスケード接続されているモニタ５ａから受信したＤＰＶＬパケットに基づいて画像を表示する。モニタ５ｃは、カスケード接続されているモニタ５ｂから受信したＤＰＶＬパケットに基づいて画像を表示する。   The host computers 3a and 3b transmit DPVL packets corresponding to the aforementioned DPVL standard to the monitors 5a, 5b and 5c. The monitor 5a displays an image based on the DPVL packet received from the host computers 3a and 3b. The monitor 5b displays an image based on the DPVL packet received from the cascade-connected monitor 5a. The monitor 5c displays an image based on the DPVL packet received from the cascade-connected monitor 5b.

さらに、モニタ５ａ、５ｂ、５ｃは、各モニタのモニタスクリーンＲ５（図１参照）の左上の端点の位置（ＭＸＯＲＧ、ＭＹＯＲＧ）、及び、モニタスクリーンＲ５のＸ方向、Ｙ方向の大きさ（ＭＸＷＩＤ、ＭＹＷＩＤ）から構成されるモニタスクリーン位置情報をホスト・コンピュータ３ａ、３ｂからＵＳＢ９ａ、９ｂを介して受信する。   Furthermore, the monitors 5a, 5b, and 5c are provided with the positions (MXORG, MYORG) of the upper left corners of the monitor screen R5 (see FIG. 1) of each monitor, and the sizes (MXWID, MYWID) is received from the host computers 3a, 3b via the USB 9a, 9b.

2.2. モニタ５のハードウェア構成
本実施例におけるモニタ５ａ、５ｂ、５ｃ（以下、モニタ５とする。）のハードウェア構成の特徴の一つは、少なくとも、モニタスクリーンＲ５の全体に表示される画像の１フレーム分のモニタ画像データを保持することができるフレーム・メモリを２つ有していることである。 2.2. Hardware Configuration of Monitor 5 One of the features of the hardware configuration of monitors 5a, 5b, 5c (hereinafter referred to as monitor 5) in this embodiment is at least an image displayed on the entire monitor screen R5. It has two frame memories that can hold monitor image data for one frame.

モニタ５のハードウェア構成を図５に示す。モニタ５は、Ａ、Ｂ２チャンネルの入力ポート５０１、Ａ、Ｂ２チャンネルの出力ポート５０３、ＵＳＢポート５０５、２チャンネルのＤＰＶＬ解析回路５０７、ビット幅変換回路５０９、５１７、データ・バッファ５１１、５１９、フレーム・メモリ制御回路５１３、フレーム・メモリ５１５ａ、５１５ｂ、ＬＣＤ出力ポート５２１、ＬＣＤ５２３、切換回路５３１、電源回路５３３、マイクロ・コンピュータ５３５（マイコン５３５）、及びダミー画像生成回路５３７を有している。   The hardware configuration of the monitor 5 is shown in FIG. The monitor 5 includes an A and B2 channel input port 501, an A and B2 channel output port 503, a USB port 505, a two channel DPVL analysis circuit 507, bit width conversion circuits 509 and 517, data buffers 511 and 519, and a frame. A memory control circuit 513, frame memories 515a and 515b, an LCD output port 521, an LCD 523, a switching circuit 531, a power supply circuit 533, a microcomputer 535 (microcomputer 535), and a dummy image generation circuit 537 are provided.

入力ポート５０１は、ホスト・コンピュータ３ａ、３ｂ（図４参照）若しくは自身より前に接続されているモニタ５からＤＰＶＬパケットを受信する。出力ポート５０３は、自身より後に接続されているモニタ５に対してＤＰＶＬパケットを送信する。ＵＳＢポート５０５は、ホスト・コンピュータ３からモニタスクリーン位置情報を受信する。モニタスクリーン位置情報は、ＵＳＢ規格で定められたHID Usage Tables（ＨＩＤテーブル）と呼ばれるデバイス用の各種コントロールテーブルにしたがって、所定の位置に記録される。   The input port 501 receives a DPVL packet from the host computer 3a, 3b (see FIG. 4) or the monitor 5 connected before itself. The output port 503 transmits a DPVL packet to the monitor 5 connected after itself. The USB port 505 receives monitor screen position information from the host computer 3. The monitor screen position information is recorded at a predetermined position according to various control tables for devices called HID Usage Tables (HID table) defined by the USB standard.

ＤＰＶＬ解析回路５０７は、受信したＤＰＶＬパケットに対してパケット解析処理、ヘッダ解析処理、アドレス演算処理及びパケット再構築処理を行う。ＤＰＶＬ解析回路５０７については、後述する。   The DPVL analysis circuit 507 performs packet analysis processing, header analysis processing, address calculation processing, and packet reconstruction processing on the received DPVL packet. The DPVL analysis circuit 507 will be described later.

ビット幅変換回路５０９は、外部から受信したＤＰＶＬパケットを内部で処理できるビット数に変換する。データ・バッファ５１１は、外部から受信し、ビット幅変換したＤＰＶＬパケットを一時的に保持する。   The bit width conversion circuit 509 converts the DPVL packet received from the outside into the number of bits that can be processed internally. The data buffer 511 temporarily holds DPVL packets received from the outside and converted in bit width.

フレーム・メモリ制御回路５１３は、ＬＣＤ５２３に表示する画像データに関するフレーム・メモリ５１５への書き込み・読み出し処理を行う。フレーム・メモリ制御回路５１３の動作については、後述する。   The frame memory control circuit 513 performs processing for writing / reading image data to be displayed on the LCD 523 to / from the frame memory 515. The operation of the frame memory control circuit 513 will be described later.

フレーム・メモリ５１５は、フレーム・メモリ５１５ａ及びフレーム・メモリ５１５ｂにより構成されている。フレーム・メモリ５１５ａ、５１５ｂは、それぞれ、ＬＣＤ５２３に表示するモニタ画像データの１フレーム分を保持するのに十分な容量を有している。   The frame memory 515 includes a frame memory 515a and a frame memory 515b. Each of the frame memories 515a and 515b has a capacity sufficient to hold one frame of monitor image data displayed on the LCD 523.

ビット幅変換回路５１７は、画像データをＬＣＤ５２３に表示するためにビット幅変換する。データ・バッファ５１９は、ビット幅変換したＤＰＶＬパケットをＬＣＤ５２３に出力する際に一時的に保持する。ＬＣＤ出力ポート５２１は、画像データをＬＣＤ５２３に表示するために出力する。ＬＣＤ５２３は、自らのモニタースクリーンＲ５上に画像データを表示する。   The bit width conversion circuit 517 performs bit width conversion for displaying image data on the LCD 523. The data buffer 519 temporarily holds the DPVL packet whose bit width has been converted when it is output to the LCD 523. The LCD output port 521 outputs image data for display on the LCD 523. The LCD 523 displays image data on its own monitor screen R5.

切換回路５３１は、切換ボタンや外部リモコンからの切換信号を獲得する赤外線受信部等を有している。切換回路５３１は、切換ボタン等から切換信号を獲得すると、マイコン５３５へ画像の切換を示す切換情報を送信する。   The switching circuit 531 has a switching button and an infrared receiving unit for acquiring a switching signal from an external remote controller. When the switching circuit 531 acquires a switching signal from a switching button or the like, the switching circuit 531 transmits switching information indicating image switching to the microcomputer 535.

電源回路５３３は、モニタ５の電源がオンになると、電源情報を生成し、マイコン５３５へ送信する。   When the power of the monitor 5 is turned on, the power supply circuit 533 generates power supply information and transmits it to the microcomputer 535.

マイコン５３５は、メモリ制御回路５１３及びダミー画像生成回路５３７の動作を制御する。また、マイコン５３５は、ＵＳＢポート５０５を介して、ホスト・コンピュータ３ａ、３ｂと通信する。マイコン５３５の動作については後述する。   The microcomputer 535 controls operations of the memory control circuit 513 and the dummy image generation circuit 537. The microcomputer 535 communicates with the host computers 3a and 3b via the USB port 505. The operation of the microcomputer 535 will be described later.

ダミー画像生成回路５３７は、ダミー画像を生成し、ＬＣＤ５２３へ出力する。   The dummy image generation circuit 537 generates a dummy image and outputs it to the LCD 523.

3. ＤＰＶＬ解析回路５０７
Ａ、Ｂ、２チャンネルの各ＤＰＶＬ解析回路５０７は、対応する入力ポート５０１から獲得したＤＰＶＬパケットに対して、モニタ画像データの生成処理を施して、メモリ制御回路５１３へ出力するものである。モニタ５は、いずれかの入力ポート５０１から獲得した獲得ＤＰＶＬパケットに基づいて生成されるモニタ画像データのどちらか一方をＬＣＤ５２３のモニタスクリーンＲ５に表示するものであるが、ＤＰＶＬ解析回路５０７は、モニタスクリーンＲ５に表示されるか否かにかかわらず、入力ポート５０１から獲得されたＤＰＶＬパケットに対して、各入力ポート毎に、モニタ画像データの生成処理を行う。 3. DPVL analysis circuit 507
The DPVL analysis circuits 507 for the A, B, and 2 channels perform monitor image data generation processing on the DPVL packets acquired from the corresponding input ports 501 and output the monitor image data to the memory control circuit 513. The monitor 5 displays either one of the monitor image data generated based on the acquired DPVL packet acquired from one of the input ports 501 on the monitor screen R5 of the LCD 523. The DPVL analysis circuit 507 Regardless of whether it is displayed on the screen R5, monitor image data generation processing is performed for each input port on the DPVL packet acquired from the input port 501.

まず、各ＤＰＶＬ解析回路５０７のロジック回路を図６に示す。ＤＰＶＬ解析回路５０７は、入力ポート５０７ａ、出力ポート５０７ｂ、パケット解析回路５０７ｃ、ヘッダ解析回路５０７ｄ、キャッシュ５０７ｅ、アドレス演算回路５０７ｆ、パケット再構築回路５０７ｇを有している。   First, the logic circuit of each DPVL analysis circuit 507 is shown in FIG. The DPVL analysis circuit 507 includes an input port 507a, an output port 507b, a packet analysis circuit 507c, a header analysis circuit 507d, a cache 507e, an address calculation circuit 507f, and a packet reconstruction circuit 507g.

入力ポート５０７ａは、入力ポート５０１（図５参照）が受信したＤＰＶＬパケットを獲得ＤＰＶＬパケットとして受信する。出力ポート５０７ｂは、パケット再構築回路５０７ｇから獲得した再構築されたＤＰＶＬパケット等を出力ポート５０３、ビット幅変換回路５０９（図５参照）へ送信する。   The input port 507a receives the DPVL packet received by the input port 501 (see FIG. 5) as an acquired DPVL packet. The output port 507b transmits the reconstructed DPVL packet acquired from the packet restructuring circuit 507g to the output port 503 and the bit width conversion circuit 509 (see FIG. 5).

パケット解析回路５０７ｃは、入力ポート５０７ａから獲得した獲得ＤＰＶＬパケットを、ヘッダ部Ｈ１とボディ部Ｂ１とに分離する。さらに、パケット解析回路５０７ｃは、分離したヘッダ部Ｈ１をヘッダ解析回路５０７ｄ送信する。また、パケット解析回路５０７ｃは、分離したボディ部Ｂ１を出力ポート５０７ｂを介して、ビット幅変換回路５０９（図５参照）へ送信する。   The packet analysis circuit 507c separates the acquired DPVL packet acquired from the input port 507a into a header part H1 and a body part B1. Further, the packet analysis circuit 507c transmits the separated header portion H1 to the header analysis circuit 507d. Further, the packet analysis circuit 507c transmits the separated body part B1 to the bit width conversion circuit 509 (see FIG. 5) via the output port 507b.

ヘッダ解析回路５０７ｄは、獲得ＤＰＶＬパケットのヘッダ部Ｈ１及びＨＩＤテーブルが保持するモニタスクリーン位置情報に基づき、獲得ＤＰＶＬパケットにおけるパケット表示領域Ｒ７のモニタスクリーンＲ５に対する位置関係を判断する。   The header analysis circuit 507d determines the positional relationship of the packet display area R7 with respect to the monitor screen R5 in the acquired DPVL packet based on the header portion H1 of the acquired DPVL packet and the monitor screen position information held in the HID table.

パケット再構築回路５０７ｇは、ヘッダ解析回路５０７ｄが行った獲得ＤＰＶＬパケットにおけるパケット表示領域Ｒ７のモニタスクリーンＲ５に対する位置関係の判断に基づき、獲得ＤＰＶＬパケットの画像データから、モニタスクリーンＲ５に対応する画像データ以外の画像データを出力画像データとして抽出する。さらに、パケット再構築回路５０７ｇは、ヘッダ解析回路５０７ｄによる獲得ＤＰＶＬパケットにおけるパケット表示領域Ｒ７のモニタスクリーンＲ５に対する位置関係の判断に基づき、抽出した出力画像データが表示する画像表示領域の仮想スクリーンＲ１に対する位置関係を示すヘッダ部を出力ヘッダ部として生成する。パケット再構築回路５０７ｇは、抽出した出力画像データ及び生成した出力ヘッダ部に基づき、カスケード接続された後段のモニタへ出力するための出力ＤＰＶＬパケットを新たに生成する。   The packet reconstruction circuit 507g determines the image data corresponding to the monitor screen R5 from the image data of the acquired DPVL packet based on the determination of the positional relationship of the packet display area R7 with respect to the monitor screen R5 in the acquired DPVL packet performed by the header analysis circuit 507d. Image data other than is extracted as output image data. Further, the packet reconstruction circuit 507g determines the positional relationship of the packet display area R7 with respect to the monitor screen R5 in the acquired DPVL packet by the header analysis circuit 507d with respect to the virtual screen R1 of the image display area displayed by the extracted output image data. A header part indicating the positional relationship is generated as an output header part. The packet restructuring circuit 507g newly generates an output DPVL packet to be output to the cascaded monitor based on the extracted output image data and the generated output header part.

アドレス演算回路５０７ｆは、更新画像領域Ｒ９に対応する画像データをフレーム・メモリ５１５ａ、５１５ｂ（図５参照）に保持する際の物理アドレスを演算する。   The address calculation circuit 507f calculates a physical address when the image data corresponding to the updated image area R9 is held in the frame memories 515a and 515b (see FIG. 5).

以下において、モニタ画像データの生成処理における、ヘッダ解析回路５０７ｄ、アドレス演算回路５０７ｆ、及びパケット再構築回路５０７ｇの処理を詳細に説明する。   Hereinafter, the processes of the header analysis circuit 507d, the address calculation circuit 507f, and the packet reconstruction circuit 507g in the monitor image data generation process will be described in detail.

3.1. ヘッダ解析回路５０７ｄ
ヘッダ解析回路５０７ｄは、まず、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７が、ＬＣＤ５２３のモニタスクリーンＲ５に対して、どの位置にあるのかを判断する。 3.1. Header analysis circuit 507d
The header analysis circuit 507d first determines in which position the packet display area R7 of the acquired DPVL packet is located with respect to the monitor screen R5 of the LCD 523.

ヘッダ解析回路５０７ｄは、獲得ＤＰＶＬパケットのヘッダ部Ｈ１（図２参照）から、ＸＯＲＧ、ＸＳＩＺＥ、ＹＯＲＧ、ＹＳＩＺＥを抽出し、キャッシュ５０７ｅ（図６参照）に保持する。次に、ヘッダ解析回路５０７ｄは、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７（図１参照）の左上の端点Ｔ１が、モニタスクリーンＲ５に対してどの位置にあるのかを判断する。まず、ヘッダ解析回路５０７ｄは、端点Ｔ１が、モニタスクリーンＲ５の左辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのかを判断する。図７に示すように、端点Ｔ１が、モニタスクリーンＲ５の左辺ＬＬに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ１がＡの位置にある場合であり、内側にある場合とは、端点Ｔ１がＢの位置にある場合となる。端点Ｔ１がＡの位置にあるのか、Ｂの位置にあるのかを判断するために、ヘッダ解析回路５０７ｄは、端点Ｔ１のＸ座標を示すＸＯＲＧと左辺ＬＬのＸ座標を示すＭＸＯＲＧとを比較する。ヘッダ解析回路５０７ｄは、ＭＸＯＲＧ＞＝ＸＯＲＧとなる場合には、端点Ｔ１がＡの位置にあると判断し、「ｃｍｐ＿ｍｘ０ｐｘ０」の値を「０」として、キャッシュ５０７ｅに保持する。一方、ヘッダ解析回路５０７ｄは、ＸＯＲＧ＞ＭＸＯＲＧとなる場合には、端点Ｔ１がＢの位置にあると判断し、「ｃｍｐ＿ｍｘ０ｐｘ０」の値を「１」として、キャッシュ５０７ｅに保持する。   The header analysis circuit 507d extracts XORG, XSIZE, YORG, and YSIZE from the header portion H1 (see FIG. 2) of the acquired DPVL packet, and holds it in the cache 507e (see FIG. 6). Next, the header analysis circuit 507d determines where the upper left end point T1 of the packet display area R7 (see FIG. 1) of the acquired DPVL packet is located with respect to the monitor screen R5. First, the header analysis circuit 507d determines whether the end point T1 exists inside or outside the monitor screen R5 with respect to the left side of the monitor screen R5. As shown in FIG. 7, the case where the end point T1 is outside the monitor screen R5 with respect to the left side LL of the monitor screen R5 is the case where the end point T1 is at the position A and the case where the end point T1 is inside. This is the case where the end point T1 is at the position B. In order to determine whether the end point T1 is at the position A or B, the header analysis circuit 507d compares XORG indicating the X coordinate of the end point T1 with MXORG indicating the X coordinate of the left side LL. When MXORG> = XORG, the header analysis circuit 507d determines that the end point T1 is at the position A, sets the value of “cmp_mx0px0” to “0”, and holds it in the cache 507e. On the other hand, when XORG> MXORG, the header analysis circuit 507d determines that the end point T1 is at the position B, and stores the value of “cmp_mx0px0” in the cache 507e as “1”.

次に、ヘッダ解析回路５０７ｄは、端点Ｔ１が、モニタスクリーンＲ５の右辺ＲＲに対して、モニタスクリーンＲ５の内側に存在するのか、外側に存在するのかを判断する。図７に示すように、端点Ｔ１がモニタスクリーンＲ５の右辺ＲＲに対してモニタスクリーンＲ５の内側にある場合とは、端点Ｔ１がＣの位置にある場合であり、外側にある場合とは、端点Ｔ１がＤの位置にある場合となる。端点Ｔ１がＣの位置にあるのか、Ｄの位置にあるのかを判断するために、ヘッダ解析回路５０７ｄは、端点Ｔ１のＸ座標を示すＸＯＲＧと右辺ＲＲのＸ座標を示すＭＸＯＲＧ＋ＭＸＷＩＤとを比較する。ヘッダ解析回路５０７ｄは、ＭＸＯＲＧ＋ＭＸＷＩＤ＞＝ＸＯＲＧとなる場合には、端点Ｔ１がＣの位置にあると判断し、「ｃｍｐ＿ｍｘ１ｐｘ０」の値を「０」として、キャッシュ５０７ｅに保持する。一方、ヘッダ解析回路５０７ｄは、ＸＯＲＧ＞ＭＸＯＲＧ＋ＭＸＷＩＤとなる場合には、端点Ｔ１がＤの位置にあると判断し、「ｃｍｐ＿ｍｘ１ｐｘ０」の値を「１」として、キャッシュ５０７ｅに保持する。   Next, the header analysis circuit 507d determines whether the end point T1 exists inside or outside the monitor screen R5 with respect to the right side RR of the monitor screen R5. As shown in FIG. 7, the case where the end point T1 is inside the monitor screen R5 with respect to the right side RR of the monitor screen R5 is the case where the end point T1 is at the position C, and the case where the end point T1 is outside is the end point. This is the case when T1 is at the position D. In order to determine whether the end point T1 is at the position C or D, the header analysis circuit 507d compares XORG indicating the X coordinate of the end point T1 with MXORG + MXWID indicating the X coordinate of the right side RR. When MXORG + MXWID> = XORG, the header analysis circuit 507d determines that the end point T1 is at the position C, sets the value of “cmp_mx1px0” to “0”, and holds it in the cache 507e. On the other hand, when XORG> MXORG + MXWID is satisfied, the header analysis circuit 507d determines that the end point T1 is at the position D, stores the value of “cmp_mx1px0” in the cache 507e as “1”.

ヘッダ解析回路５０７ｄが、これまでの処理を実現する際のロジック回路の一例を図１１Ａに示す。ここで、「＋」は、図１２Ａに示す全加算回路を、「＜」は、図１２Ｂに示す４ビット比較回路を示している。   FIG. 11A shows an example of a logic circuit when the header analysis circuit 507d realizes the processing so far. Here, “+” indicates the full addition circuit shown in FIG. 12A, and “<” indicates the 4-bit comparison circuit shown in FIG. 12B.

次に、ヘッダ解析回路５０７ｄは、端点Ｔ１が、モニタスクリーンＲ５の上辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのか、及び、モニタスクリーンＲ５の下辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのか、を判断する。図８に示すように、端点Ｔ１が、モニタスクリーンＲ５の上辺ＴＴに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ１がＡの位置にある場合であり、内側にある場合とは、端点Ｔ１がＢの位置にある場合となる。また、端点Ｔ１が、モニタスクリーンＲ５の下辺ＢＢに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ１がＤの位置にある場合であり、内側にある場合とは、端点Ｔ１がＣの位置にある場合となる。ヘッダ解析回路５０７ｄは、端点Ｔ１と左辺、右辺との位置関係の判断と同様にして、「ｃｍｐ＿ｍｙ０ｐｙ０」、「ｃｍｐ＿ｍｙ１ｐｙ０」の値を算出し、キャッシュ５０７ｅに保持する。   Next, the header analysis circuit 507d determines whether the end point T1 is inside or outside the monitor screen R5 with respect to the upper side of the monitor screen R5, and the monitor screen R5 with respect to the lower side of the monitor screen R5. It is judged whether it exists inside or outside. As shown in FIG. 8, the case where the end point T1 is outside the monitor screen R5 with respect to the upper side TT of the monitor screen R5 is the case where the end point T1 is at the position A and the case where the end point T1 is inside. This is the case where the end point T1 is at the position B. Further, the case where the end point T1 is outside the monitor screen R5 with respect to the lower side BB of the monitor screen R5 is the case where the end point T1 is at the position D, and the case where the end point T1 is inside is that the end point T1 is C. It will be the case. The header analysis circuit 507d calculates the values of “cmp_my0py0” and “cmp_my1py0” and holds them in the cache 507e in the same way as the determination of the positional relationship between the end point T1 and the left and right sides.

次に、ヘッダ解析回路５０７ｄは、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７（図１参照）の右下の端点Ｔ４が、モニタスクリーンＲ５に対してどの位置にあるのかを判断する。ヘッダ解析回路５０７ｄは、端点Ｔ４が、モニタスクリーンＲ５の左辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのか、及び、モニタスクリーンＲ５の右辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのか、を判断する。図９に示すように、端点Ｔ４が、モニタスクリーンＲ５の左辺ＬＬに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ４がＡの位置にある場合であり、内側にある場合とは、端点Ｔ１がＢの位置にある場合となる。また、端点Ｔ４が、モニタスクリーンＲ５の右辺ＲＲに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ４がＤの位置にある場合であり、内側にある場合とは、端点Ｔ４がＣの位置にある場合となる。ヘッダ解析回路５０７ｄは、端点Ｔ１の場合と同様にして、「ｃｍｐ＿ｍｘ０ｐｘ１」、「ｃｍｐ＿ｍｘ１ｐｘ１」の値を算出し、キャッシュ５０７ｅに保持する。   Next, the header analysis circuit 507d determines where the lower right end point T4 of the packet display area R7 (see FIG. 1) of the acquired DPVL packet is located with respect to the monitor screen R5. The header analysis circuit 507d determines whether the end point T4 exists inside or outside the monitor screen R5 with respect to the left side of the monitor screen R5, and inside the monitor screen R5 with respect to the right side of the monitor screen R5. Whether it exists or not is determined. As shown in FIG. 9, the case where the end point T4 is outside the monitor screen R5 with respect to the left side LL of the monitor screen R5 is the case where the end point T4 is at the position A, and the case where the end point T4 is inside. This is the case where the end point T1 is at the position B. Further, the case where the end point T4 is outside the monitor screen R5 with respect to the right side RR of the monitor screen R5 is the case where the end point T4 is at the position D, and the case where the end point T4 is inside is that the end point T4 is C. It will be the case. The header analysis circuit 507d calculates the values of “cmp_mx0px1” and “cmp_mx1px1” and holds them in the cache 507e in the same manner as in the case of the end point T1.

最後に、ヘッダ解析回路５０７ｄは、端点Ｔ４が、モニタスクリーンＲ５の上辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのか、及び、モニタスクリーンＲ５の下辺に対してモニタスクリーンＲ５の内側に存在するのか、外側に存在するのか、を判断する。図１０に示すように、端点Ｔ４が、モニタスクリーンＲ５の上辺ＴＴに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ４がＡの位置にある場合であり、内側にある場合とは、端点Ｔ１がＢの位置にある場合となる。また、端点Ｔ４が、モニタスクリーンＲ５の下辺ＢＢに対してモニタスクリーンＲ５の外側にある場合とは、端点Ｔ４がＤの位置にある場合であり、内側にある場合とは、端点Ｔ４がＣの位置にある場合となる。ヘッダ解析回路５０７ｄは、端点Ｔ１の場合と同様にして、「ｃｍｐ＿ｍｙ０ｐｙ１」、「ｃｍｐ＿ｍｙ１ｐｙ１」の値を算出し、キャッシュ５０７ｅに保持する。   Finally, the header analysis circuit 507d determines whether the end point T4 is inside or outside the monitor screen R5 with respect to the upper side of the monitor screen R5, and the monitor screen R5 with respect to the lower side of the monitor screen R5. It is judged whether it exists inside or outside. As shown in FIG. 10, the case where the end point T4 is outside the monitor screen R5 with respect to the upper side TT of the monitor screen R5 is the case where the end point T4 is at the position A and the case where the end point T4 is inside. This is the case where the end point T1 is at the position B. The case where the end point T4 is outside the monitor screen R5 with respect to the lower side BB of the monitor screen R5 is the case where the end point T4 is at the position D, and the case where the end point T4 is inside is the case where the end point T4 is C. It will be the case. The header analysis circuit 507d calculates the values of “cmp_my0py1” and “cmp_my1py1” and holds them in the cache 507e in the same manner as in the case of the end point T1.

なお、前述のように、ＤＰＶＬ規格においては、ＤＰＶＬパケットが表示する画像は、矩形であるので、端部Ｔ１、Ｔ４について位置を特定できれば、端部Ｔ２、Ｔ３についても、特定できることになる。この結果、ヘッダ解析回路５０７ｄは、モニタスクリーンＲ５に対する獲得ＤＰＶＬパケットのパケット表示領域Ｒ７の位置を特定することができる。   As described above, in the DPVL standard, since the image displayed by the DPVL packet is rectangular, if the positions of the end portions T1 and T4 can be specified, the end portions T2 and T3 can also be specified. As a result, the header analysis circuit 507d can specify the position of the packet display area R7 of the acquired DPVL packet with respect to the monitor screen R5.

次に、ヘッダ解析回路５０７ｄは、獲得ＤＰＶＬパケットによって、ＬＣＤ５２３のモニタスクリーンＲ５のどの領域が更新されるのかを特定する。つまり、ヘッダ解析回路５０７ｄは、更新画像領域Ｒ９（図１参照）の範囲を特定すべく、更新画像領域Ｒ９の端点Ｔ１’、Ｔ２’、Ｔ３’、Ｔ４’の位置（図１参照）を特定する。図１に示すように、更新画像領域Ｒ９は矩形であるので、端部Ｔ１’、Ｔ４’について位置を特定できれば、更新画像領域Ｒ９を特定できることになる。   Next, the header analysis circuit 507d specifies which area of the monitor screen R5 of the LCD 523 is updated by the acquired DPVL packet. That is, the header analysis circuit 507d specifies the positions (see FIG. 1) of the end points T1 ′, T2 ′, T3 ′, and T4 ′ of the update image region R9 in order to specify the range of the update image region R9 (see FIG. 1). To do. As shown in FIG. 1, since the update image area R9 is rectangular, the update image area R9 can be specified if the positions of the end portions T1 'and T4' can be specified.

ヘッダ解析回路５０７ｄは、図１３に示す位置特定テーブルに基づいて、ｈｄｓｔ、ｖｄｓｔ、ｈｄｅｄ、ｖｄｅｄ、ｘｏｆｆ、ｙｏｆｆ、ｈｄｓｔ＿ｆｌａｇ、ｈｄｅｄ＿ｆｌａｇの値を決定し、キャッシュ５０７ｅに保持する。ここで、ｈｄｓｔは、端点Ｔ１’のモニタスクリーンＲ５に対するＸ座標を示す。ｖｄｓｔは、端点Ｔ１’のモニタスクリーンＲ５に対するＹ座標を示す。ｘｏｆｆは、端点Ｔ１’に設定されるオフセットのＸ方向の大きさを示す。ｙｏｆｆは、端点Ｔ１’に設定されるオフセットのＹ方向の大きさを示す。ｖｄｓｔは、端点Ｔ４’のモニタスクリーンＲ５に対するＸ座標を示す。ｖｄｅｄは、端点Ｔ４’のモニタスクリーンＲ５に対するＹ座標を示す。ｈｄｓｔ＿ｆｌａｇは、端点Ｔ１’のＸ座標がＬＣＤ５２３のモニタスクリーンＲ５内に存在するか否かを示すフラグであり、モニタスクリーンＲ５内に存在すれば「１」、存在しなければ「０」となる。ｖｄｓｔ＿ｆｌａｇは、端点Ｔ１’のＹ座標がＬＣＤ５２３のモニタスクリーンＲ５内に存在するか否かを示すフラグである。ｈｄｅｄ＿ｆｌａｇは、端点Ｔ４’のＸ座標がＬＣＤ５２３のモニタスクリーンＲ５内に存在するか否かを示すフラグである。ｖｄｅｄ＿ｆｌａｇは、端点Ｔ４’のＹ座標がＬＣＤ５２３のモニタスクリーンＲ５内に存在するか否かを示すフラグである。それぞれ、モニタスクリーンＲ５内に存在すれば「１」、存在しなければ「０」となる。   The header analysis circuit 507d determines the values of hdst, vdst, hdd, vded, xoff, yoff, hdst_flag, and hdd_flag based on the position specification table shown in FIG. 13, and stores the values in the cache 507e. Here, hdst represents the X coordinate of the end point T1 'with respect to the monitor screen R5. vdst represents the Y coordinate of the end point T1 'with respect to the monitor screen R5. xoff indicates the magnitude of the offset set in the end point T1 'in the X direction. yoff indicates the magnitude of the offset set in the end point T1 'in the Y direction. vdst represents the X coordinate of the end point T4 'with respect to the monitor screen R5. vded indicates the Y coordinate of the end point T4 'with respect to the monitor screen R5. hdst_flag is a flag indicating whether or not the X coordinate of the end point T1 'exists in the monitor screen R5 of the LCD 523. If it exists in the monitor screen R5, it is "1", and if it does not exist, it is "0". vdst_flag is a flag indicating whether or not the Y coordinate of the end point T <b> 1 ′ exists in the monitor screen R <b> 5 of the LCD 523. The hdd_flag is a flag indicating whether or not the X coordinate of the end point T4 'exists in the monitor screen R5 of the LCD 523. vded_flag is a flag indicating whether or not the Y coordinate of the end point T4 'exists in the monitor screen R5 of the LCD 523. Each is “1” if it exists in the monitor screen R5, and “0” if it does not exist.

図１３に示す位置特定テーブルを用いて、端点Ｔ１’、Ｔ４’の位置を特定する手順を説明する。位置特定テーブルにおけるｃｍｐ＿ｍｘ１ｐｘ０、ｃｍｐ＿ｍｘ０ｐｘ０、・・・は、ヘッダ解析回路５０７ｄが獲得ＤＰＶＬパケットのパケット表示領域Ｒ７（図１参照）の端点Ｔ１、Ｔ４の位置を特定する際に算出した値を示す。   A procedure for specifying the positions of the end points T1 'and T4' using the position specifying table shown in FIG. 13 will be described. In the position specification table, cmp_mx1px0, cmp_mx0px0,... Indicate values calculated when the header analysis circuit 507d specifies the positions of the end points T1 and T4 in the packet display area R7 (see FIG. 1) of the acquired DPVL packet.

まず、端点Ｔ１’のＸ座標の位置を特定する場合を考える。（ｃｍｐ＿ｍｘ１ｐｘ０，ｃｍｐ＿ｍｘ０ｐｘ０）＝（０，０）の場合、図７に示すように獲得ＤＰＶＬパケットのパケット表示領域Ｒ７の端点Ｔ１は、Ａ若しくはＡ’の位置にあることになる。つまり、（ｃｍｐ＿ｍｘ１ｐｘ０，ｃｍｐ＿ｍｘ０ｐｘ０）＝（０，０）であれば、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７とモニタスクリーンＲ５とが重なる領域、つまり、画像更新領域Ｒ９が存在する可能性がある。よって、ｈｄｓｔ＿ｆｌａｇに「１」をセットする。画像更新領域Ｒ９が存在すれば、端点Ｔ１’のＸ座標は常にＭＸＯＲＧとなる。よって、端点Ｔ１’のモニタスクリーンＲ５に対するＸ座標を示すｈｄｓｔは、ＭＸＯＲＧ−ＭＸＯＲＧ（＝０）となる。端点Ｔ１’は、常にモニタスクリーンＲ５の左辺上に存在するので、ｘｏｆｆ＝０となる。なお、端点Ｔ１がＡの位置にあるのか、Ａ’の位置にあるのかは端点Ｔ４の位置によって決定されることになる。   First, consider the case where the position of the X coordinate of the end point T1 'is specified. In the case of (cmp_mx1px0, cmp_mx0px0) = (0, 0), the end point T1 of the packet display area R7 of the acquired DPVL packet is at the position of A or A ′ as shown in FIG. That is, if (cmp_mx1px0, cmp_mx0px0) = (0, 0), there is a possibility that there is an area where the packet display area R7 of the acquired DPVL packet and the monitor screen R5 overlap, that is, the image update area R9. Therefore, “1” is set to hdst_flag. If the image update region R9 exists, the X coordinate of the end point T1 'is always MXORG. Therefore, hdst indicating the X coordinate of the end point T1 'with respect to the monitor screen R5 is MXORG-MXORG (= 0). Since the end point T1 'is always on the left side of the monitor screen R5, xoff = 0. Whether the end point T1 is at the position A or the position A 'is determined by the position of the end point T4.

次に、（ｃｍｐ＿ｍｘ１ｐｘ０，ｃｍｐ＿ｍｘ０ｐｘ０）＝（０，１）の場合、図７に示すように獲得ＤＰＶＬパケットのパケット表示領域Ｒ７の端点Ｔ１は、Ｂ若しくはＣの位置にあることになる。つまり、（ｃｍｐ＿ｍｘ１ｐｘ０，ｃｍｐ＿ｍｘ０ｐｘ０）＝（０，１）であれば、画像更新領域Ｒ９は常に存在する。よって、ｈｄｓｔ＿ｆｌａｇに「１」をセットする。画像更新領域Ｒ９の端点Ｔ１’のＸ座標は常にＸＯＲＧとなる。よって、端点Ｔ１’のモニタスクリーンＲ５に対するＸ座標を示すｈｄｓｔは、ＸＯＲＧ−ＭＸＯＲＧとなる。端点Ｔ１’に関するｘｏｆｆは、獲得ＤＰＶＬパケットにおけるオフセット値であるＨＯＦＦの値をセットする。   Next, when (cmp_mx1px0, cmp_mx0px0) = (0, 1), the end point T1 of the packet display area R7 of the acquired DPVL packet is at the position B or C as shown in FIG. That is, if (cmp_mx1px0, cmp_mx0px0) = (0, 1), the image update region R9 always exists. Therefore, “1” is set to hdst_flag. The X coordinate of the end point T1 'of the image update region R9 is always XORG. Therefore, hdst indicating the X coordinate of the end point T1 'with respect to the monitor screen R5 is XORG-MXORG. Xoff related to the end point T1 'sets a value of HOFF which is an offset value in the acquired DPVL packet.

次に、（ｃｍｐ＿ｍｘ１ｐｘ０，ｃｍｐ＿ｍｘ０ｐｘ０）＝（１，０）の場合について考えると、このような場合はあり得ない（図７参照）。よって、ｈｄｓｔ＿ｆｌａｇに「０」をセットする。この場合、ｈｄｓｔ、ｘｏｆｆを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。   Next, considering the case of (cmp_mx1px0, cmp_mx0px0) = (1, 0), such a case cannot occur (see FIG. 7). Therefore, “0” is set to hdst_flag. In this case, it is not necessary to set hdst and xoff in particular, so the values set previously are set as they are.

最後に、（ｃｍｐ＿ｍｘ１ｐｘ０，ｃｍｐ＿ｍｘ０ｐｘ０）＝（１，１）の場合について考えると、図７に示すように、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７は常にモニタスクリーンＲ５外に存在し、画像更新領域Ｒ９は常に存在しないことになる。よって、ｈｄｓｔ＿ｆｌａｇに「０」をセットする。この場合、ｈｄｓｔ、ｘｏｆｆを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。   Finally, considering the case of (cmp_mx1px0, cmp_mx0px0) = (1, 1), as shown in FIG. 7, the packet display area R7 of the acquired DPVL packet always exists outside the monitor screen R5, and the image update area R9 is It will not always exist. Therefore, “0” is set to hdst_flag. In this case, it is not necessary to set hdst and xoff in particular, so the values set previously are set as they are.

端点Ｔ１’のＹ座標の位置を特定する場合は、端点Ｔ１’のＸ座標の位置を特定する場合と同様に考える（図９参照）。   When the position of the Y coordinate of the end point T1 'is specified, it is considered in the same way as when the position of the X coordinate of the end point T1' is specified (see FIG. 9).

次に、端点Ｔ４’のＸ座標の位置を特定する場合を考える。（ｃｍｐ＿ｍｘ１ｐｘ１，ｃｍｐ＿ｍｘ０ｐｘ１）＝（０，０）の場合について考えると、図８に示すように、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７の端点Ｔ４はＡの位置に存在することになり、画像更新領域Ｒ９は常に存在しないことになる。よって、ｈｄｅｄ＿ｆｌａｇに「０」をセットする。この場合、ｈｄｅｄを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。   Next, consider a case where the position of the X coordinate of the end point T4 'is specified. Considering the case of (cmp_mx1px1, cmp_mx0px1) = (0, 0), as shown in FIG. 8, the end point T4 of the packet display area R7 of the acquired DPVL packet exists at the position A, and the image update area R9 Will not always exist. Therefore, “0” is set in hded_flag. In this case, since it is not necessary to set hded, the value set previously is set as it is.

次に、（ｃｍｐ＿ｍｘ１ｐｘ１，ｃｍｐ＿ｍｘ０ｐｘ１）＝（０，１）の場合、図８に示すように獲得ＤＰＶＬパケットのパケット表示領域Ｒ７の端点Ｔ４は、Ｂ若しくはＣの位置にあることになる。つまり、（ｃｍｐ＿ｍｘ１ｐｘ１，ｃｍｐ＿ｍｘ０ｐｘ１）＝（０，１）であれば、画像更新領域Ｒ９は常に存在する。よって、ｈｄｅｄ＿ｆｌａｇに「１」をセットする。画像更新領域Ｒ９の端点Ｔ４’のＸ座標は常にＸＯＲＧ＋ＸＳＩＺＥとなる。よって、端点Ｔ４’のモニタスクリーンＲ５に対するＸ座標を示すｈｄｅｄは、ＸＯＲＧ＋ＸＳＩＺＥ−ＭＸＯＲＧとなる。   Next, when (cmp_mx1px1, cmp_mx0px1) = (0, 1), as shown in FIG. 8, the end point T4 of the packet display area R7 of the acquired DPVL packet is at the position of B or C. That is, if (cmp_mx1px1, cmp_mx0px1) = (0, 1), the image update region R9 always exists. Therefore, “1” is set in hded_flag. The X coordinate of the end point T4 'of the image update region R9 is always XORG + XSIZE. Therefore, hded indicating the X coordinate of the end point T4 'with respect to the monitor screen R5 is XORG + XSIZE-MXORG.

次に、（ｃｍｐ＿ｍｘ１ｐｘ１，ｃｍｐ＿ｍｘ０ｐｘ１）＝（１，０）の場合について考えると、このような場合はあり得ない（図８参照）。よって、ｈｄｅｄ＿ｆｌａｇに「０」をセットする。この場合、ｈｄｅｄを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。   Next, considering the case of (cmp_mx1px1, cmp_mx0px1) = (1, 0), such a case cannot occur (see FIG. 8). Therefore, “0” is set in hded_flag. In this case, since it is not necessary to set hded, the value set previously is set as it is.

最後に、（ｃｍｐ＿ｍｘ１ｐｘ１，ｃｍｐ＿ｍｘ０ｐｘ１）＝（１，１）の場合を考えると、図８に示すように獲得ＤＰＶＬパケットのパケット表示領域Ｒ７の端点Ｔ４は、Ｄ若しくはＤ’の位置にあることになる。つまり、（ｃｍｐ＿ｍｘ１ｐｘ１，ｃｍｐ＿ｍｘ０ｐｘ１）＝（１，１）であれば、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７とモニタスクリーンＲ５とが重なる領域、つまり、画像更新領域Ｒ９が存在する可能性がある。よって、ｈｄｓｔ＿ｆｌａｇに「１」をセットする。画像更新領域Ｒ９が存在が存在すれば、端点Ｔ４’のＸ座標は常にＭＸＯＲＧ＋ＭＸＷＩＤとなる。よって、端点Ｔ４’のモニタスクリーンＲ５に対するＸ座標を示すｈｄｅｄは、ＭＸＯＲＧ＋ＭＸＷＩＤ−ＭＸＯＲＧ＝ＭＸＷＩＤとなる。なお、端点Ｔ４がＤの位置にあるのか、Ｄ’の位置にあるのかは端点Ｔ１の位置によって決定されることになる。   Finally, considering the case of (cmp_mx1px1, cmp_mx0px1) = (1, 1), the end point T4 of the packet display area R7 of the acquired DPVL packet is at the position of D or D ′ as shown in FIG. . That is, if (cmp_mx1px1, cmp_mx0px1) = (1, 1), there is a possibility that there is an area where the packet display area R7 of the acquired DPVL packet and the monitor screen R5 overlap, that is, the image update area R9. Therefore, “1” is set to hdst_flag. If the image update region R9 exists, the X coordinate of the end point T4 'is always MXORG + MXWID. Therefore, hded indicating the X coordinate of the end point T4 'with respect to the monitor screen R5 is MXORG + MXWID-MXORG = MXWID. Whether the end point T4 is at the position D or the position D 'is determined by the position of the end point T1.

端点Ｔ４’のＹ座標の位置を特定する場合は、端点Ｔ４’のＸ座標の位置を特定する場合と同様に考える（図１０参照）。   When the position of the Y coordinate of the end point T4 'is specified, it is considered in the same way as when the position of the X coordinate of the end point T4' is specified (see FIG. 10).

以上の手順によって、ヘッダ解析回路５０７ｄは、端部Ｔ１’、Ｔ４’の位置を特定する。   Through the above procedure, the header analysis circuit 507d specifies the positions of the end portions T1 'and T4'.

3.2. アドレス演算回路５０７ｆ
ヘッダ解析回路５０７ｄにおいて更新画像領域Ｒ９の端点Ｔ１’、Ｔ２’、Ｔ３’、Ｔ４’の位置の特定が終了すると、アドレス演算回路５０７ｆ（図６参照）は、更新画像領域Ｒ９に対応する画像データ（更新画像データ）をフレーム・メモリ５１５ａ、５１５ｂに保持する際のアドレスを演算する。 3.2. Address calculation circuit 507f
When the header analysis circuit 507d finishes specifying the positions of the end points T1 ′, T2 ′, T3 ′, and T4 ′ of the update image area R9, the address calculation circuit 507f (see FIG. 6) displays the image data corresponding to the update image area R9. An address when the (updated image data) is held in the frame memories 515a and 515b is calculated.

フレーム・メモリ５１５ａ、５１５ｂは、少なくとも現在ＬＣＤ５２３のモニタスクリーンＲ５に表示されているモニタ画像データの１フレーム分を保持している。フレーム・メモリ５１５ａ、５１５ｂにおける論理アドレス空間Ｒ５１５を図１４に示す。図１４におけるフレーム・メモリ５１５ａ、５１５ｂにおける論理アドレス空間Ｒ５１５において、左上の端点をアドレス「００００００００ｈ」と右下の端点を「ＦＦＦＦＦＦＦＦｈ」とする。   The frame memories 515a and 515b hold at least one frame of monitor image data currently displayed on the monitor screen R5 of the LCD 523. A logical address space R515 in the frame memories 515a and 515b is shown in FIG. In the logical address space R515 in the frame memories 515a and 515b in FIG. 14, the upper left end point is the address “00000000h” and the lower right end point is “FFFFFFFFh”.

論理アドレス空間Ｒ５１５において、モニタスクリーンＲ５に表示されているモニタ画像データが保持されている領域を領域Ｒ５’、更新画像データが保持される領域を領域Ｒ９’とする。アドレス演算回路５０７ｆは、ヘッダ解析回路５０７ｄが算出し、キャッシュ５０７ｅに保持しているｈｄｓｔ、ｖｄｓｔ、ｘｏｆｆ、ｈｄｅｄ、及びｖｄｅｄに基づいて、領域Ｒ９’の論理アドレス空間Ｒ５１５における位置を特定する。   In the logical address space R515, an area where monitor image data displayed on the monitor screen R5 is held is an area R5 ', and an area where updated image data is held is an area R9'. The address calculation circuit 507f specifies the position of the region R9 'in the logical address space R515 based on the hdst, vdst, xoff, hded, and vded calculated by the header analysis circuit 507d and held in the cache 507e.

アドレス演算回路５０７ｆは、論理アドレスを求める前に、ヘッダ解析回路５０７ｄが求めた更新画像領域Ｒ９がモニタスクリーンＲ５に完全に含まれるものであるか否かを判断する。ヘッダ解析回路５０７ｄでは、更新画像領域Ｒ９の端点Ｔ１’、Ｔ４’について個別に、位置を特定している。したがって、アドレス演算回路５０７ｆは、更新画像領域Ｒ９全体として、モニタスクリーンＲ５内に存在するのか否かを判断する。アドレス演算回路５０７ｆは、ヘッダ解析回路５０７ｄが算出したｈｄｓｔ＿ｆｌａｇ、ｖｄｓｔ＿ｆｌａｇ、ｈｄｅｄ＿ｆｌａｇ、ｖｄｅｄ＿ｆｌａｇを取得し、それらの論理積を算出する。そして、アドレス演算回路５０７ｆは、算出した論理積が「１」であれば、論理アドレスの演算を行う。論理積が「１」であるということは、端点Ｔ１’、Ｔ４’が、ともにモニタスクリーンＲ５内に存在することを意味し、つまり、更新画像領域Ｒ９がモニタスクリーンＲ５内に存在することを意味する。   The address calculation circuit 507f determines whether or not the updated image area R9 obtained by the header analysis circuit 507d is completely included in the monitor screen R5 before obtaining the logical address. In the header analysis circuit 507d, the positions of the end points T1 'and T4' of the update image region R9 are specified individually. Therefore, the address calculation circuit 507f determines whether or not the entire update image area R9 exists in the monitor screen R5. The address calculation circuit 507f acquires hdst_flag, vdst_flag, hdd_flag, and vded_flag calculated by the header analysis circuit 507d, and calculates a logical product of them. If the calculated logical product is “1”, the address calculation circuit 507f calculates a logical address. The logical product being “1” means that the end points T1 ′ and T4 ′ are both present in the monitor screen R5, that is, the updated image region R9 is present in the monitor screen R5. To do.

アドレス演算回路５０７ｆが、更新画像領域Ｒ９がモニタスクリーンＲ５内に存在するか否かの判断を行う際のロジック回路の一例を図１５Ａに示す。   FIG. 15A shows an example of a logic circuit when the address arithmetic circuit 507f determines whether or not the updated image region R9 exists in the monitor screen R5.

図１４に示すように、領域Ｒ５がアドレス「００００００００ｈ」から開始しているとすると、アドレス演算回路５０７ｆは、ｆｒａｍｅ ｗｉｄｔｈ（フレーム・メモリ５１５の幅）×ｖｄｓｔ＋ｈｄｓｔのアドレスを更新画像領域Ｒ９の端点Ｔ１’に対応するアドレスとして算出する。   As shown in FIG. 14, if the area R5 starts from the address “00000000h”, the address calculation circuit 507f sets the address of frame width (the width of the frame memory 515) × vdst + hdst as the end point T1 of the update image area R9. Calculate as the address corresponding to '.

アドレス演算回路５０７ｆは、同様に、ｆｒａｍｅ ｗｉｄｔｈ（フレーム・メモリ５１５の幅）×ｖｄｅｄ＋ｈｄｅｄのアドレスを端点Ｔ４’に対応するアドレスとして、算出する。そして、アドレス演算回路５０７ｆは、算出した論理アドレスを物理アドレスに変換する。アドレス演算回路５０７ｆが、論理アドレスを物理アドレスに変換する際のロジック回路の一例を図１５Ｂに示す。   Similarly, the address calculation circuit 507f calculates an address of frame width (width of the frame memory 515) × vded + hded as an address corresponding to the end point T4 ′. The address arithmetic circuit 507f converts the calculated logical address into a physical address. FIG. 15B shows an example of a logic circuit when the address arithmetic circuit 507f converts a logical address into a physical address.

このように、物理アドレスを算出することによって、更新画像領域Ｒ９に含まれる画像データをフレーム・メモリの所定の領域Ｒ９’に記憶すればモニタ画像データが生成される状態となる。   As described above, by calculating the physical address, the monitor image data is generated when the image data included in the updated image region R9 is stored in the predetermined region R9 'of the frame memory.

アドレス演算回路５０７ｆは、獲得ＤＰＶＬパケットを獲得した入力ポート５０１を識別するためのポート識別情報と変換した物理アドレスとを関連付けた更新領域情報を、フレーム・メモリ制御回路５１３へ送信する。   The address calculation circuit 507 f transmits, to the frame memory control circuit 513, update area information in which the port identification information for identifying the input port 501 that acquired the acquired DPVL packet and the converted physical address are associated with each other.

3.3. パケット再構築回路５０７ｇ
パケット再構築回路５０７ｇが行う処理を図１６に示すフローチャートに基づいて説明する。パケット再構築回路５０７ｇは、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７がモニタスクリーンＲ５内に収まるか否か、つまり、獲得ＤＰＶＬパケットがモニタスクリーンＲ５内のパケットか否かを、図１７に示す条件１に基づき判断する（Ｓ１７０１）。パケット再構築回路５０７ｇは、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７がモニタスクリーンＲ５内に収まると判断すると、当該獲得ＤＰＶＬパケットを削除し（Ｓ１７０３）、以降に接続されているモニタには出力しない。 3.3. Packet reconstruction circuit 507g
The processing performed by the packet reconstruction circuit 507g will be described based on the flowchart shown in FIG. The packet reconstruction circuit 507g determines whether or not the packet display area R7 of the acquired DPVL packet fits within the monitor screen R5, that is, whether or not the acquired DPVL packet is a packet within the monitor screen R5, under Condition 1 shown in FIG. Based on the determination (S1701). If the packet reconstruction circuit 507g determines that the packet display area R7 of the acquired DPVL packet fits within the monitor screen R5, the packet reconstructing circuit 507g deletes the acquired DPVL packet (S1703) and does not output it to the monitor connected thereafter.

一方、ステップＳ１７０１において獲得ＤＰＶＬパケットのパケット表示領域Ｒ７がモニタスクリーンＲ５内に収まらないと判断すると、パケット再構築回路５０７ｇは、獲得ＤＰＶＬパケットが再構築できるＤＰＶＬパケットであるか否かを、図１７に示す条件２に基づき判断する（Ｓ１７０５）。条件２は、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７がモニタスクリーンＲ５の範囲外にある場合を判断している。   On the other hand, if it is determined in step S1701 that the packet display area R7 of the acquired DPVL packet does not fit within the monitor screen R5, the packet reconstruction circuit 507g determines whether the acquired DPVL packet is a DPVL packet that can be reconstructed. (S1705). Condition 2 determines that the packet display area R7 of the acquired DPVL packet is outside the range of the monitor screen R5.

パケット再構築回路５０７ｇは、ステップＳ１７０５においてパケットの再構築が可能であると判断すると、Ｙ軸方向に削除できる画像データが存在するか否かを図１７に示す条件３に基づき判断する（Ｓ１７０７）。条件３は、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７が、上側の境界のみを含む場合（ａ）、下側の境界のみを含む場合（ｂ）、及び上側及び下側の境界を含む場合（ｃ）のいずれに該当するのかを判断している。   If it is determined in step S1705 that the packet can be reconstructed, the packet reconstruction circuit 507g determines whether there is image data that can be deleted in the Y-axis direction based on Condition 3 shown in FIG. 17 (S1707). . Condition 3 is that the packet display region R7 of the acquired DPVL packet includes only the upper boundary (a), includes only the lower boundary (b), and includes the upper and lower boundaries (c). It is judged whether it corresponds to either.

そして、パケット再構築回路５０７ｇは、条件３に基づく判断にしたがって、図１８に示す変換式１に基づいてパケットの再構築を行う（Ｓ１７０９）。パケット再構築回路５０７ｇは、条件３に合致した獲得ＤＰＶＬパケットの画像データを、上側及び下側の境界で分割する。また、パケット再構築回路５０７ｇは、分割した画像データのパケット再構築にあたり、ヘッダ部を生成する必要があるが、このヘッダ部の生成は、変換式１基づいて行われる。変換式１では、分割後の画像データの右上の端点のＸ座標、Ｙ座標をＸＯＲＧ’（又はＸＯＲＧ’’）、ＹＯＲＧ’（ＹＯＲＧ’’）、画像データのＸ軸方向の大きさ、Ｙ軸方向の大きさを、ＸＳＩＺＥ’（ＸＳＩＺＥ’’）、ＹＳＩＺＥ’（ＹＳＩＺＥ’’）としている。   Then, according to the determination based on the condition 3, the packet reconstruction circuit 507g reconstructs the packet based on the conversion formula 1 shown in FIG. 18 (S1709). The packet reconstruction circuit 507g divides the image data of the acquired DPVL packet that satisfies the condition 3 at the upper and lower boundaries. Further, the packet reconstruction circuit 507g needs to generate a header part for packet reconstruction of the divided image data. The header part is generated based on the conversion formula 1. In the conversion formula 1, the X and Y coordinates of the upper right end point of the divided image data are XORG ′ (or XORG ″), YORG ′ (YORG ″), the size of the image data in the X axis direction, the Y axis The size of the direction is set to XSIZE ′ (XSIZE ″) and YSIZE ′ (YSIZE ″).

次に、パケット再構築回路５０７ｇは、再構築したＤＰＶＬパケットのそれぞれについて、条件２に基づきＤＰＶＬパケットの再構築が可能であるか否か、つまり、モニタスクリーンＲ５外のパケット表示領域Ｒ７のみを有するＤＰＶＬパケットであるか否かを判断する（Ｓ１７１１）。そして、パケット再構築回路５０７ｇは、再構築したＤＰＶＬパケットが条件式２に合致する、つまり再構築が不可能と判断すると、当該ＤＰＶＬパケットについては、そのまま後段のモニタに対して出力する（Ｓ１７１９）。   Next, the packet restructuring circuit 507g has, for each reconstructed DPVL packet, whether or not the DPVL packet can be reconstructed based on the condition 2, that is, has only the packet display area R7 outside the monitor screen R5. It is determined whether the packet is a DPVL packet (S1711). When the packet reconstruction circuit 507g determines that the reconstructed DPVL packet matches the conditional expression 2, that is, it is impossible to reconstruct the packet, the packet reconstruction circuit 507g directly outputs the DPVL packet to the subsequent monitor (S1719). .

パケット再構築回路５０７ｇは、条件式２に合致しない、つまり再構築したＤＰＶＬパケットが再構築可能であると判断すると、Ｘ軸方向に削除できる画像データが存在するか否かを図１７に示す条件４に基づき判断する（Ｓ１７１３）。条件４は、獲得ＤＰＶＬパケットのパケット表示領域Ｒ７が、左側の境界のみを含む場合（ａ）、右側の境界のみを含む場合（ｂ）、及び左側及び右側の境界を含む場合（ｃ）のいずれに該当するのかを判断している。   If the packet reconstruction circuit 507g does not satisfy the conditional expression 2, that is, if it is determined that the reconstructed DPVL packet can be reconstructed, the condition shown in FIG. 17 indicates whether there is image data that can be deleted in the X-axis direction. 4 is determined (S1713). Condition 4 indicates that any of the case where the packet display region R7 of the acquired DPVL packet includes only the left boundary (a), only the right boundary (b), and the left and right boundaries (c). It is judged whether it corresponds to.

パケット再構築回路５０７ｇは、Ｘ軸方向に削除できる画像データが存在すると判断すると、変換式２に基づき、ＤＰＶＬパケットの再構築を行う（Ｓ１７１５）。なお、ステップＳにおけるＤＰＶＬパケットの再構築は、ステップＳ１７０９におけるＤＰＶＬパケットの再構築と同様にして行う。そして、パケット再構築回路５０７ｇは、再構築したＤＰＶＬパケットについて、ステップＳ１７１１と同様に、条件２に基づき再構築可能であるか否かを判断する（Ｓ１７１７）。パケット再構築回路５０７ｇは、条件２に合致する再構築したＤＰＶＬパケットについては、削除する（Ｓ１７２１）。一方、パケット再構築回路５０７ｇは、条件２に合致しなかった再構築したＤＰＶＬパケットについては、そのまま後段のモニタに対して出力する（Ｓ１７１９）。   If the packet reconstruction circuit 507g determines that there is image data that can be deleted in the X-axis direction, the packet reconstruction circuit 507g reconstructs the DPVL packet based on the conversion equation 2 (S1715). Note that the reconstruction of the DPVL packet in step S is performed in the same manner as the reconstruction of the DPVL packet in step S1709. Then, the packet reconstruction circuit 507g determines whether or not the reconstructed DPVL packet can be reconstructed based on the condition 2 in the same manner as in step S1711 (S1717). The packet reconstruction circuit 507g deletes the reconstructed DPVL packet that satisfies the condition 2 (S1721). On the other hand, the packet reconstruction circuit 507g outputs the reconstructed DPVL packet that does not meet the condition 2 to the subsequent monitor as it is (S1719).

なお、ステップＳ１７１９においてＤＰＶＬパケットを出力する際には、出力するＤＰＶＬパケットの元となった獲得ＤＰＶＬパケットを獲得した入力ポート５０１に対応する出力ポート５０２から、ＤＰＶＬパケットを出力する（図５参照）。   When a DPVL packet is output in step S1719, a DPVL packet is output from the output port 502 corresponding to the input port 501 that acquired the acquired DPVL packet that is the source of the output DPVL packet (see FIG. 5). .

このようなパケット再構築回路５０７ｇが行う処理を具体的に図１９を用いて説明する。図１９において、Ａ〜Ｊは、獲得ＤＰＶＬパケットのパケット表示領域を示している。また、図１９には、一部のパケット表示領域に対して、その座標値も記載している。   The processing performed by the packet reconstruction circuit 507g will be specifically described with reference to FIG. In FIG. 19, A to J indicate packet display areas of acquired DPVL packets. FIG. 19 also shows the coordinate values of some packet display areas.

Ｇ、Ｈの獲得ＤＰＶＬパケットは、条件１によって、パケット再構築回路５０７ｇによって削除される。また、Ｈ、Ｉの獲得ＤＰＶＬパケットは、条件２によって後段のモニタに対して、そのまま出力される。   The acquired DPVL packets of G and H are deleted by the packet reconstruction circuit 507g according to the condition 1. Further, the acquired DPVL packets of H and I are output as they are to the subsequent monitor according to the condition 2.

結局、パケット再構築の対象となる獲得ＤＰＶＬパケットは、モニタスクリーンＲ５の境界を含むもの、つまり、Ａ〜Ｆの獲得ＤＰＶＬパケットとなる。まず、上若しくは下の境界を含むＡ、Ａ’、Ｂ、Ｃの獲得ＤＰＶＬパケットが、条件３によって、抽出される。そして、各獲得ＤＰＶＬパケットの画像データは、境界より上に存在する画像データと境界より下に存在する画像データとに分割される。Ａの獲得ＤＰＶＬパケットは、Ａ１及びＡ２の画像データに分割される。Ａ’の獲得ＤＰＶＬパケットは、Ａ１’及びＡ２’の画像データに分割される。次に、分割された画像データについて、ヘッダ部が生成される。例えば、Ａ１の画像データについては、変換式１（図１８参照）より、ＹＯＲＧ’＝ＹＯＲＧ、ＹＳＩＺＥ’＝ＹＯＲＧ＋ＹＳＩＺＥ−ＭＹＯＲＧとなる。なお、ＸＯＲＧ’、ＸＳＩＺＥ’につては、分割前の画像データに関するヘッダ部のＸＯＲＧ、ＸＳＩＺＥと同じとなる。そして、Ａ１の画像データ及び生成したヘッダ部によってＤＰＶＬパケットを再構築する。   Eventually, the acquired DPVL packets to be reconstructed are those including the boundary of the monitor screen R5, that is, acquired DPVL packets A to F. First, the acquired DPVL packets of A, A ′, B, and C including the upper or lower boundary are extracted according to the condition 3. Then, the image data of each acquired DPVL packet is divided into image data existing above the boundary and image data existing below the boundary. A's acquired DPVL packet is divided into A1 and A2 image data. The acquired DPVL packet of A ′ is divided into A1 ′ and A2 ′ image data. Next, a header part is generated for the divided image data. For example, for A1 image data, YORG '= YORG and YSIZE' = YORG + YSIZE-MYORG are obtained from the conversion formula 1 (see FIG. 18). Note that XORG 'and XSIZE' are the same as the XORG and XSIZE of the header portion relating to the image data before division. Then, the DPVL packet is reconstructed with the image data of A1 and the generated header part.

Ａ１、Ａ１’について再構築したＤＰＶＬパケットは、条件２（図１７参照）に合致するので、そのまま後段のモニタに対して出力される。一方、Ａ２、Ａ２’について再構築したＤＰＶＬパケットについては、条件４（図１７参照）における判断の対象となる。   Since the DPVL packets reconstructed with respect to A1 and A1 'meet the condition 2 (see FIG. 17), they are output as they are to the subsequent monitor. On the other hand, DPVL packets reconstructed for A2 and A2 'are subject to determination in Condition 4 (see FIG. 17).

条件４の対象となるのは、Ａ２、Ａ２’、Ｄ、Ｅ、Ｆの獲得ＤＰＶＬパケットとなる。ここで、Ａ２の獲得ＤＰＶＬパケットは、条件４より、削除される。Ａ２’、Ｄ、Ｅ、Ｆの獲得ＤＰＶＬパケットについては、モニタスクリーンＲ５の右側若しくは左側の境界を含んでいるので、変換式２に基づく再構築の対象となる。Ｅの獲得ＤＰＶＬパケットについては、Ｅ１、Ｅ２についてＤＰＶＬパケットが再構築される。そして、Ｅ１について再構築されたＤＰＶＬパケットは、条件２によって、削除される。一方、Ｅ２について再構築されたＤＰＶＬパケットは、後段のモニタに対して出力される。他の獲得ＤＰＶＬパケットについても、同様である。   The target of condition 4 is the acquired DPVL packets of A2, A2 ', D, E, and F. Here, the acquired DPVL packet of A2 is deleted from condition 4. Since the acquired DPVL packets of A2 ', D, E, and F include the right or left boundary of the monitor screen R5, they are subject to reconstruction based on the conversion formula 2. For E acquired DPVL packets, DPVL packets are reconstructed for E1 and E2. Then, the DPVL packet reconstructed for E1 is deleted according to the condition 2. On the other hand, the DPVL packet reconstructed for E2 is output to the subsequent monitor. The same applies to other acquired DPVL packets.

4. マイコン５３５
マイコン５３５は、切換回路５３１からの切換情報及び電源回路５３３からの電源情報に基づいて、フレーム・メモリ制御回路５１３等の動作を制御する。図２０に示すフローチャートに基づいて、マイコン５３５の動作を説明する。 4. Microcomputer 535
The microcomputer 535 controls the operation of the frame memory control circuit 513 and the like based on the switching information from the switching circuit 531 and the power supply information from the power supply circuit 533. The operation of the microcomputer 535 will be described based on the flowchart shown in FIG.

マイコン５３５は、切換回路５３１からの切換情報を獲得すると（Ｓ２１０１）、今までモニタ画像データを読み出していたフレーム・メモリとは異なるフレーム・メモリから画像情報を読み出す旨の切換制御情報をフレーム・メモリ制御回路５１３へ出力する（Ｓ２１０３）。   When the microcomputer 535 obtains the switching information from the switching circuit 531 (S2101), the microcomputer 535 displays the switching control information for reading the image information from a frame memory different from the frame memory from which the monitor image data has been read so far. The data is output to the control circuit 513 (S2103).

また、マイコン５３５は、電源回路５３３から電源がオンになった旨の示す電源情報を取得すると（Ｓ２１１１）、フレーム・メモリ５１５ａ、５１５ｂにおけるモニタ画像データを保持する領域の値を初期化し、所定の時期まで読み出しを行わない旨を示す初期化制御情報をフレーム・メモリ制御回路５１３へ出力する（Ｓ２１１３）。また、マイコン５３５は、ダミー画像生成回路５３７を制御しダミー画像を生成させ、ＬＣＤ５２３に出力させる（Ｓ２１１５）。なお、本実施例においては、ダミー画像生成回路５３７は、ダミー画像としてブルー・スクリーンを生成する。   In addition, when the microcomputer 535 acquires the power supply information indicating that the power supply is turned on from the power supply circuit 533 (S2111), the microcomputer 535 initializes the value of the area holding the monitor image data in the frame memories 515a and 515b, Initialization control information indicating that reading is not performed until the timing is output to the frame memory control circuit 513 (S2113). Further, the microcomputer 535 controls the dummy image generation circuit 537 to generate a dummy image and outputs it to the LCD 523 (S2115). In this embodiment, the dummy image generation circuit 537 generates a blue screen as a dummy image.

さらに、マイコン５３５は、電源回路５３３から当該モニタ５の電源がオンになった旨を示す電源情報を獲得すると、モニタ画像データの全ての送信を要求する全画面要求情報をＵＳＢポート５０５を介して出力する（Ｓ２１１７）。   Further, when the microcomputer 535 obtains the power supply information indicating that the power of the monitor 5 is turned on from the power supply circuit 533, the microcomputer 535 sends the full screen request information requesting all the transmission of the monitor image data via the USB port 505. It outputs (S2117).

さらに、マイコン５３５は、更新完了情報（後述）を獲得したと判断すると（Ｓ２１１９）、ダミー画像の生成を中止するようダミー画像生成回路５３７を制御する（Ｓ２１２１）。   Further, when the microcomputer 535 determines that the update completion information (described later) has been acquired (S2119), the microcomputer 535 controls the dummy image generation circuit 537 to stop generating the dummy image (S2121).

5. フレーム・メモリ制御回路５１３
フレーム・メモリ制御回路５１３の動作を図２１ａ、２１ｂに示すフローチャートに基づき説明する。図２１ａに示すように、フレーム・メモリ制御回路５１３は、更新領域情報を獲得すると（Ｓ２２０１）、ポート識別情報を抽出する（Ｓ２２０３）。フレーム・メモリ制御回路５１３は、抽出したポート情番号報に対応するフレーム・メモリ５１５ａ、５１５ｂの値を、アドレス演算回路５０７ｆが算出した物理アドレスに基づいて更新画像データで更新する（Ｓ２２０５）。 5. Frame memory control circuit 513
The operation of the frame memory control circuit 513 will be described with reference to the flowcharts shown in FIGS. 21a and 21b. As shown in FIG. 21a, when the frame memory control circuit 513 acquires the update area information (S2201), it extracts the port identification information (S2203). The frame memory control circuit 513 updates the values of the frame memories 515a and 515b corresponding to the extracted port information number information with the updated image data based on the physical address calculated by the address calculation circuit 507f (S2205).

フレーム・メモリ制御回路５１３は、前述のＤＰＶＬ解析回路５０７と同様に、ＬＣＤ５２３に現在表示されているモニタ画像データが、いずれの入力ポート５０１から獲得されたものであるか否かにかかわらず、ステップＳ２２０１〜Ｓ２２０５の処理を実行する。これにより、モニタスクリーンＲ５に表示されているモニタ画像データが切り換えられたとしても、切り換え時に画像欠損を生じさせないようにすることができる。   Similar to the DPVL analysis circuit 507 described above, the frame memory control circuit 513 performs the step regardless of whether the monitor image data currently displayed on the LCD 523 is acquired from which input port 501 or not. The processing of S2201 to S2205 is executed. Thereby, even if the monitor image data displayed on the monitor screen R5 is switched, it is possible to prevent image loss at the time of switching.

また、フレーム・メモリ制御回路５１３は、所定のタイミングで定期的にフレーム・メモリからモニタ画像データを読み出し（Ｓ２２４１）、読み出したモニタ画像データを出力する（Ｓ２２４３）。   Further, the frame memory control circuit 513 periodically reads monitor image data from the frame memory at a predetermined timing (S2241), and outputs the read monitor image data (S2243).

さらに、フレーム・メモリ制御回路５１３は、ステップＳ２１０３（図２０参照）においてマイコン５３５から出力された切換制御情報を獲得すると（Ｓ２２１１）、モニタ画像データを読み出すフレーム・メモリを切り換え、切り換えたフレーム・メモリからモニタ画像データを読み出す（Ｓ２２１３）。そして、フレーム・メモリ制御回路５１３は、読み出したモニタ画像データを出力する（Ｓ２２１５）。   Further, when the frame memory control circuit 513 acquires the switching control information output from the microcomputer 535 in step S2103 (see FIG. 20) (S2211), the frame memory that reads monitor image data is switched and the switched frame memory is switched. Monitor image data is read out from (S2213). Then, the frame memory control circuit 513 outputs the read monitor image data (S2215).

次に、フレーム・メモリ制御回路５１３が、初期化制御情報を獲得したときの動作を図２１ｂに基づき説明する。フレーム・メモリ制御回路５１３は、初期化制御情報を獲得すると（Ｓ２２２１）、フレーム・メモリからのモニタ画像データの読み出しを中止する（Ｓ２２２３）。そして、フレーム・メモリ制御回路５１３は、フレーム・メモリ５１５ａ、５１５ｂを所定の値で初期化する（Ｓ２２２５）。   Next, the operation when the frame memory control circuit 513 acquires the initialization control information will be described with reference to FIG. When obtaining the initialization control information (S2221), the frame memory control circuit 513 stops reading monitor image data from the frame memory (S2223). Then, the frame memory control circuit 513 initializes the frame memories 515a and 515b with predetermined values (S2225).

フレーム・メモリ制御回路５１３は、マイコン５３５からの全画面要求情報にしたがって送信されてきたモニタ画像データを獲得したと判断すると（Ｓ２２２７）、フレーム・メモリ５１５ａ、５１５ｂのモニタ画像データを保持する領域の値を更新する（Ｓ２２２９）。フレーム・メモリ制御回路５１３は、フレーム・メモリ５１５ａ、５１５ｂのモニタ画像データを保持する領域の値を全て獲得したモニタ画像データで更新すると、フレーム・メモリの値を新たに獲得したモニタ画像データで更新した旨を示す更新完了情報をマイコン５３５へ送信する（Ｓ２２３１）。フレーム・メモリ制御回路５１３は、ステップＳ２２２９で更新したモニタ画像データを所定のフレーム・メモリ５１５ａ、５１５ｂから読み出す（Ｓ２２３３）。なお、所定のフレーム・メモリは、前回に電源をオフとしたときに表示していたモニタ画像データを保持してたフレーム・メモリとしている。フレーム・メモリ制御回路５１３は、読み出したモニタ画像データを出力する（Ｓ２２３５）。   When the frame memory control circuit 513 determines that the monitor image data transmitted in accordance with the full-screen request information from the microcomputer 535 has been acquired (S2227), the frame memory control circuit 513 stores the monitor image data in the frame memories 515a and 515b. The value is updated (S2229). When the frame memory control circuit 513 updates all the values of the area holding the monitor image data in the frame memories 515a and 515b with the acquired monitor image data, the frame memory control circuit 513 updates the value of the frame memory with the newly acquired monitor image data. Update completion information indicating that it has been sent is transmitted to the microcomputer 535 (S2231). The frame memory control circuit 513 reads the monitor image data updated in step S2229 from predetermined frame memories 515a and 515b (S2233). The predetermined frame memory is a frame memory that holds monitor image data that was displayed when the power was turned off last time. The frame memory control circuit 513 outputs the read monitor image data (S2235).

1. 機能ブロック図
本実施例における画像表示装置Ｍ２の機能ブロック図を図２２に示す。画像表示装置Ｍ２は、表示画像情報保持手段Ｍ１１、画像保持制御手段Ｍ１３、画像選択情報獲得手段Ｍ１４、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、要求情報出力手段Ｍ１７、初期化手段Ｍ１８、調整表示画像情報生成手段１０、調整表示画像情報表示手段Ｍ２０、画像情報獲得手段Ｍ２２、及び表示画像情報生成手段Ｍ２９を有している。 1. Functional Block Diagram FIG. 22 shows a functional block diagram of the image display device M2 in this embodiment. The image display device M2 includes a display image information holding unit M11, an image holding control unit M13, an image selection information acquisition unit M14, an image display unit M15, a power state determination unit M16, a request information output unit M17, an initialization unit M18, and an adjustment display. The image information generating means 10, the adjusted display image information displaying means M20, the image information acquiring means M22, and the display image information generating means M29 are provided.

画像情報獲得手段Ｍ２２は、複数の画像のうち少なくとも一の画像については、当該画像の全体を表示する画像情報である全体画像情報を獲得する。その他については、実施例１における画像情報獲得手段Ｍ１２と同様である。   For at least one of the plurality of images, the image information acquisition unit M22 acquires overall image information that is image information for displaying the entire image. About others, it is the same as that of the image information acquisition means M12 in Example 1. FIG.

表示画像情報生成手段Ｍ２９は、画像選択情報において選択されなかった画像が、全体画像情報に対応するものであれば、当該全体画像情報に基づく表示画像情報の生成を行わない。   If the image not selected in the image selection information corresponds to the entire image information, the display image information generating unit M29 does not generate display image information based on the entire image information.

なお、表示画像情報保持手段Ｍ１１、画像保持制御手段Ｍ１３、画像選択情報獲得手段Ｍ１４、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、要求情報出力手段Ｍ１７、初期化手段Ｍ１８、調整表示画像情報生成手段１０及び調整表示画像情報表示手段Ｍ２０については、実施例１と同様である。   The display image information holding means M11, the image holding control means M13, the image selection information acquiring means M14, the image display means M15, the power supply state determining means M16, the request information output means M17, the initialization means M18, and the adjusted display image information generating means. 10 and the adjustment display image information display means M20 are the same as those in the first embodiment.

これにより、全体画像情報が表示する画像として選択されていない場合には、表示画像情報の生成処理及び表示画像情報保持手段への保持処理を行う必要がないので、消費電力の削減が可能となる。   As a result, when the entire image information is not selected as an image to be displayed, it is not necessary to perform a display image information generation process and a display image information holding unit holding process, thereby reducing power consumption. .

2. ハードウェア構成
本実施例における多入力マルチモニタシステムのハードウェア構成は、実施例１のもの（図４参照）と同様である。また、多入力マルチモニタを構成する本実施例に係るモニタ２５のハードウェア構成も実施例１（図５参照）と同様である。ただし、ＤＰＶＬ解析回路５０７におけるパケット解析回路５０７ｃ、フレーム・メモリ制御回路５１３及びマイコン５３５の動作が、実施例１とは異なる。 2. Hardware Configuration The hardware configuration of the multi-input multi-monitor system in this embodiment is the same as that of the first embodiment (see FIG. 4). Further, the hardware configuration of the monitor 25 according to the present embodiment constituting the multi-input multi-monitor is the same as that of the first embodiment (see FIG. 5). However, the operations of the packet analysis circuit 507c, the frame memory control circuit 513, and the microcomputer 535 in the DPVL analysis circuit 507 are different from those in the first embodiment.

フレーム・メモリ制御回路５１３は、入力ポート５０１が獲得したラスター画像データをＤＰＶＬ解析回路５０７を介して獲得すると、当該ラスター画像データに基づいてモニタ画像データの生成処理を行う。フレーム・メモリ制御回路５１３に関するその他の動作については、実施例１と同様である。   When the raster image data acquired by the input port 501 is acquired via the DPVL analysis circuit 507, the frame memory control circuit 513 performs monitor image data generation processing based on the raster image data. Other operations relating to the frame memory control circuit 513 are the same as those in the first embodiment.

以下において、実施例１とは異なるパケット解析回路５０７ｃ及びマイコン５３５の動作について説明する。   Hereinafter, operations of the packet analysis circuit 507c and the microcomputer 535 different from those in the first embodiment will be described.

3. パケット解析回路５０７ｃ
ＤＰＶＬ解析回路５０７のパケット解析回路５０７ｃは、ホスト・コンピュータ３、４からＤＶＩケーブル７ａ、７ｂを介して画像に関するデータを獲得すると、当該獲得したデータがＤＰＶＬパケットであるのか、それともラスタ画像データに関するものであるのかを判断する。パケット解析回路５０７ｃの動作を図２３に示すフローチャートに基づき説明する。 3. Packet analysis circuit 507c
When the packet analysis circuit 507c of the DPVL analysis circuit 507 acquires data related to an image from the host computers 3 and 4 via the DVI cables 7a and 7b, whether the acquired data is a DPVL packet or is related to raster image data. It is judged whether it is. The operation of the packet analysis circuit 507c will be described based on the flowchart shown in FIG.

パケット解析回路５０７ｃは、垂直同期信号を獲得すると（Ｓ２５０１）、垂直同期信号の幅が水平同期信号から水平同期信号までの期間（水平同期期間）の２倍以下、つまり２ライン走査の期間以下であるか否かを判断する（Ｓ２５０３）。さらに、パケット解析回路５０７ｃは、垂直同期信号に続くバック・ポーチ（Back Porch）が水平同期期間の５倍以下か否かを判断する（Ｓ２５０５）。さらに、パケット解析回路５０７ｃは、垂直同期信号の幅が水平同期期間の２倍以下、かつ、垂直同期信号に続くバック・ポーチが水平同期期間の５倍以下であるフレームが３０フレーム以上続いているか否かを判断する（Ｓ２５０７）。   When the packet analysis circuit 507c acquires the vertical synchronization signal (S2501), the width of the vertical synchronization signal is less than twice the period from the horizontal synchronization signal to the horizontal synchronization signal (horizontal synchronization period), that is, less than the period of two-line scanning. It is determined whether or not there is (S2503). Further, the packet analysis circuit 507c determines whether or not the back porch following the vertical synchronization signal is not more than 5 times the horizontal synchronization period (S2505). Further, the packet analysis circuit 507c determines whether or not a frame in which the width of the vertical synchronization signal is 2 times or less of the horizontal synchronization period and the back porch following the vertical synchronization signal is 5 times or less of the horizontal synchronization period continues for 30 frames or more. It is determined whether or not (S2507).

パケット解析回路５０７ｃは、垂直同期信号の幅が水平同期期間の２倍以下、かつ、垂直同期信号に続くバック・ポーチが水平同期期間の５倍以下であり、このようなフレームが３０フレーム以上続いていると判断すると、ＤＰＶＬパケットを獲得したと判断する（Ｓ２５０９）。そして、パケット解析回路５０７ｃは、マイコン５３５に対して、対応する入力ポート５０１のポート番号を示すポート識別番号及びＤＰＶＬパケットを獲得した旨により構成される獲得情報を出力する（Ｓ２５１１）。   In the packet analysis circuit 507c, the width of the vertical synchronization signal is 2 times or less of the horizontal synchronization period, and the back porch following the vertical synchronization signal is 5 times or less of the horizontal synchronization period. Such a frame continues for 30 frames or more. If it is determined that the DPVL packet has been acquired, it is determined that the DPVL packet has been acquired (S2509). Then, the packet analysis circuit 507c outputs to the microcomputer 535 the acquisition information configured by acquiring the port identification number indicating the port number of the corresponding input port 501 and the DPVL packet (S2511).

一方、パケット解析回路５０７ｃは、垂直同期信号の幅が水平同期期間の２倍より大きい、若しくは、垂直同期信号に続くバック・ポーチが水平同期期間の５倍より大きい、若しくは、垂直同期信号の幅が水平同期期間の２倍以下、かつ、垂直同期信号に続くバック・ポーチが水平同期期間の５倍以下のフレームが３０フレーム以上続いていないと判断すると、ラスタ画像データを獲得したと判断する（Ｓ２５１３）。そして、パケット解析回路５０７ｃは、マイコン５３５に対して、対応する入力ポート５０１（図５参照）の番号を示すポート番号とラスタ画像データを獲得した旨とを示す獲得情報を出力する（Ｓ２５１１）。   On the other hand, the packet analysis circuit 507c determines that the width of the vertical synchronization signal is greater than twice the horizontal synchronization period, or the back porch following the vertical synchronization signal is greater than five times the horizontal synchronization period, or the width of the vertical synchronization signal. Is determined to have acquired raster image data when it is determined that the back porch following the vertical synchronization signal does not continue for 30 frames or more, which is less than twice the horizontal synchronization period and less than 5 times the horizontal synchronization period ( S2513). Then, the packet analysis circuit 507c outputs to the microcomputer 535 acquisition information indicating the port number indicating the number of the corresponding input port 501 (see FIG. 5) and the fact that the raster image data has been acquired (S2511).

なお、パケット解析回路５０７ｃ（図６参照）は、ラスタ画像データを獲得したと判断すると、ＤＰＶＬパケットに対するモニタ画像データの生成処理における、ヘッダ解析回路５０７ｄ、アドレス演算回路５０７ｆ、及びパケット再構築回路５０７ｇ等の処理は行わず、獲得したラスタ画像データに関するデータを、そのままフレーム・メモリ制御回路５１３へ出力するとともに、対応する出力ポート５０２（図５参照）から後段のモニタに対して出力する。   When the packet analysis circuit 507c (see FIG. 6) determines that the raster image data has been acquired, the header analysis circuit 507d, the address calculation circuit 507f, and the packet reconstruction circuit 507g in the monitor image data generation process for the DPVL packet. The data relating to the acquired raster image data is output to the frame memory control circuit 513 as it is, and is output from the corresponding output port 502 (see FIG. 5) to the subsequent monitor.

4. マイコン５３５
マイコン５３５の動作を図２４に示すフローチャートに基づき説明する。マイコン５３５は、獲得情報を獲得すると（Ｓ２６０１）、ポート識別番号と獲得した画像データの種類を抽出する（Ｓ２６０３）。そして、マイコン５３５は、メモリに記録されているフレーム・メモリ制御対応テーブルを獲得する（Ｓ２６０５）。 4. Microcomputer 535
The operation of the microcomputer 535 will be described based on the flowchart shown in FIG. When acquiring the acquired information (S2601), the microcomputer 535 extracts the port identification number and the type of acquired image data (S2603). Then, the microcomputer 535 acquires a frame / memory control correspondence table recorded in the memory (S2605).

フレーム・メモリ制御対応テーブルの一例を図２５に示す。フレーム・メモリ制御対応テーブルは、各入力ポート５０１（図５参照）から獲得した画像データの種類及び画像の切り換えの状況によって、フレーム・メモリ制御回路５１３の動作を制御するためのテーブルである。   An example of the frame / memory control correspondence table is shown in FIG. The frame memory control correspondence table is a table for controlling the operation of the frame memory control circuit 513 according to the type of image data acquired from each input port 501 (see FIG. 5) and the state of switching of images.

例えば、ＡチャンネルからＤＰＶＬパケットを獲得し、Ｂチャンネルからラスタ画像データが獲得されており、現在Ｂチャンネルが選択されている場合、モニタ３５は、非表示側の画像データはＤＰＶＬに関するものであるが、フレーム・メモリ５１５ａへの保持は行う。従って、図２５におけるフレーム・メモリ制御対応テーブルの番号２の欄に示すように、非表示側であるＤＰＶＬパケットについては、フレーム・メモリ５１５ａの更新処理を行い、一方、表示側のラスタ画像データについては、獲得したラスタ画像データをフレーム・メモリ５１５ｂへの保持・更新処理を行うと共に、モニタスクリーンＲ５に表示するために当該フレーム・メモリ５１５ｂからモニタ画像データを読み出す処理を行う。他の場合についても、同様である。   For example, when the DPVL packet is acquired from the A channel, the raster image data is acquired from the B channel, and the B channel is currently selected, the monitor 35 indicates that the image data on the non-display side relates to DPVL. The data is held in the frame memory 515a. Therefore, as shown in the column 2 of the frame / memory control correspondence table in FIG. 25, the DPVL packet on the non-display side is subjected to the update processing of the frame memory 515a, while the raster image data on the display side is processed. Performs the process of holding and updating the acquired raster image data in the frame memory 515b and reading the monitor image data from the frame memory 515b in order to display it on the monitor screen R5. The same applies to other cases.

図２４に戻って、マイコン５３５は、フレーム・メモリ制御対応テーブル基づいて、フレーム・メモリ制御回路５１３を制御するためのフレーム・メモリ制御情報を送信する（Ｓ２６０７）。このように、ラスタ画像データを獲得した際には、フレーム・メモリへのアクセスを中止するように制御することによって、無用な処理を削減することができ、モニタ全体として、省電力化を図ることができる。   Referring back to FIG. 24, the microcomputer 535 transmits frame memory control information for controlling the frame memory control circuit 513 based on the frame memory control correspondence table (S2607). As described above, when raster image data is acquired, unnecessary processing can be reduced by controlling to stop access to the frame memory, and the entire monitor can save power. Can do.

1. 機能ブロック図
本実施例における画像表示装置Ｍ３の機能ブロック図を図２６に示す。画像表示装置Ｍ３は、表示画像情報保持手段Ｍ１１、画像選択情報獲得手段Ｍ１４、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、要求情報出力手段Ｍ１７、初期化手段Ｍ１８、調整表示画像情報生成手段１０、調整表示画像情報表示手段Ｍ２０、画像情報獲得手段Ｍ２２、表示画像情報生成手段Ｍ２９、画像保持制御手段Ｍ３３、及び表示画像情報統合手段Ｍ３９を有している。 1. Functional Block Diagram FIG. 26 shows a functional block diagram of the image display device M3 in this embodiment. The image display device M3 includes a display image information holding unit M11, an image selection information acquisition unit M14, an image display unit M15, a power supply state determination unit M16, a request information output unit M17, an initialization unit M18, an adjusted display image information generation unit 10, It has adjustment display image information display means M20, image information acquisition means M22, display image information generation means M29, image retention control means M33, and display image information integration means M39.

画像保持制御手段Ｍ３３は、画像選択情報において選択されなかった画像が、部分画像情報に対応するものであっても、表示画像情報統合手段Ｍ３９が生成した表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。また、表示画像情報保持手段Ｍ１１に対する処理が行われていないと判断すると、表示画像情報を当該表示画像情報保持手段Ｍ１１に保持する。画像保持制御手段Ｍ３３のその他の処理については、実施例２における画像保持手段Ｍ１３と同様である。   The image holding control means M33 displays the display image information generated by the display image information integration means M39 for each type of image even if the image not selected in the image selection information corresponds to the partial image information. The image information is held in the image information holding means. If it is determined that the display image information holding unit M11 has not been processed, the display image information is held in the display image information holding unit M11. Other processes of the image holding control unit M33 are the same as those of the image holding unit M13 in the second embodiment.

表示画像情報統合手段Ｍ３９は、部分画像情報に基づく複数の表示画像情報を獲得し、獲得した複数の表示画像情報を統合した一の表示画像情報を生成する。   The display image information integration unit M39 acquires a plurality of display image information based on the partial image information, and generates one display image information that integrates the acquired plurality of display image information.

なお、表示画像情報保持手段Ｍ１１、画像選択情報獲得手段Ｍ１４、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、要求情報出力手段Ｍ１７、初期化手段Ｍ１８、調整表示画像情報生成手段１０、調整表示画像情報表示手段Ｍ２０、画像情報獲得手段Ｍ２２、及び表示画像情報生成手段Ｍ２９については、実施例２と同様である。   The display image information holding means M11, the image selection information obtaining means M14, the image display means M15, the power state determination means M16, the request information output means M17, the initialization means M18, the adjustment display image information generation means 10, the adjustment display image information. The display unit M20, the image information acquisition unit M22, and the display image information generation unit M29 are the same as those in the second embodiment.

これにより、表示画像情報を表示画像情報保持手段に保持するタイミングを自由に決定することができるので、効率的な画像情報の保持処理を行うことができる。また、表示画像情報保持手段Ｍ１１に対する処理が行われていないときに、表示画像情報を表示画像情報保持手段に保持するので、効率的な画像情報の保持処理を行うことができる。   Accordingly, the timing for holding the display image information in the display image information holding unit can be freely determined, so that an efficient image information holding process can be performed. Further, since the display image information is held in the display image information holding unit when the process for the display image information holding unit M11 is not performed, an efficient image information holding process can be performed.

2. ハードウェア構成
本実施例における多入力マルチモニタシステムのハードウェア構成は、実施例１のもの（図４参照）と同様である。また、多入力マルチモニタを構成する本実施例に係るモニタ２５のハードウェア構成は実施例２（図５参照）と同様である。ただし、フレーム・メモリ制御回路５１３のハードウェア構成が異なる。 2. Hardware Configuration The hardware configuration of the multi-input multi-monitor system in this embodiment is the same as that of the first embodiment (see FIG. 4). Further, the hardware configuration of the monitor 25 according to the present embodiment constituting the multi-input multi-monitor is the same as that of the second embodiment (see FIG. 5). However, the hardware configuration of the frame memory control circuit 513 is different.

フレーム・メモリ制御回路５１３のハードウェア構成の一例を図２７に示す。フレーム・メモリ制御回路５１３は、統合回路５１３ａ、ラスター画像データ処理回路５１３ｂ、読み取り回路５１３ｃ、統合用バッファ５１３ｄ、ラスタ用バッファ５１３ｅ、読み取り用バッファ５１３ｆ、及び仲裁回路５１３ｇを有している。   An example of the hardware configuration of the frame memory control circuit 513 is shown in FIG. The frame memory control circuit 513 includes an integration circuit 513a, a raster image data processing circuit 513b, a reading circuit 513c, an integration buffer 513d, a raster buffer 513e, a reading buffer 513f, and an arbitration circuit 513g.

統合回路５１３ａは、獲得ＤＰＶＬパケットに基づいてＤＰＶＬ解析回路５０７（図５参照）が生成した複数のモニタ画像データを獲得し、獲得した複数のモニタ画像データを統合した一のモニタ画像データを生成する。また、統合回路５１３ａは、統合用バッファ５１３ｄと接続されている。統合回路５１３ａの動作については後述する。   The integration circuit 513a acquires the plurality of monitor image data generated by the DPVL analysis circuit 507 (see FIG. 5) based on the acquired DPVL packet, and generates one monitor image data by integrating the acquired plurality of monitor image data. . The integration circuit 513a is connected to the integration buffer 513d. The operation of the integrated circuit 513a will be described later.

ラスター画像データ処理回路５１３ｂは、ラスター画像データに基づいてモニタ画像データを生成する。また、ラスター画像データ処理回路５１３ｂは、ラスタ用バッファ５１３ｅと接続されている。ラスター画像データ処理回路５１３ｂの動作は、実施例２におけるフレーム・メモリ制御回路５１３のラスター画像データ生成処理と同様である。   The raster image data processing circuit 513b generates monitor image data based on the raster image data. The raster image data processing circuit 513b is connected to a raster buffer 513e. The operation of the raster image data processing circuit 513b is the same as the raster image data generation processing of the frame memory control circuit 513 in the second embodiment.

読み取り回路５１３ｃは、ＬＣＤ５２３へ出力するためのモニタ画像データを読み取る処理を行う。また、読み取り回路５１３ｃは、読み取り用バッファ５１３ｆと接続されている。   The reading circuit 513c performs processing for reading monitor image data to be output to the LCD 523. The reading circuit 513c is connected to the reading buffer 513f.

仲裁回路５１３ｇは、フレーム・メモリ５１５に対する処理が行われていないと判断すると、モニタ画像データをフレーム・メモリ５１５に保持する。仲裁回路５１３ｇの動作については後述する。   When the arbitration circuit 513g determines that the processing for the frame memory 515 is not performed, the arbitration circuit 513g holds the monitor image data in the frame memory 515. The operation of the arbitration circuit 513g will be described later.

3. 統合回路５１３ａ
統合回路５１３ａは、新たに獲得ＤＰＶＬパケットの画像データを獲得したと判断すると、以前の獲得ＤＰＶＬパケットの画像データが、データ・バッファ５１３ｄに残存しているか否かを判断する。統合回路５１３ａは、データ・バッファ５１３ｄに画像データが残存していないと判断すると、獲得した獲得ＤＰＶＬパケットの画像データをフレーム・メモリ５１５ａ若しくはフレーム・メモリ５１５ｂへ書き込む処理を行う。 3. Integrated circuit 513a
When determining that the image data of the acquired DPVL packet is newly acquired, the integrated circuit 513a determines whether the image data of the previous acquired DPVL packet remains in the data buffer 513d. If the integrated circuit 513a determines that no image data remains in the data buffer 513d, the integrated circuit 513a performs a process of writing the acquired image data of the acquired DPVL packet into the frame memory 515a or the frame memory 515b.

一方、統合回路５１３ａは、データ・バッファ５１３ｄに以前の画像データが残存していると判断すると、モニタ画像データの統合処理を行う。統合回路５１３ａのモニタ画像データの統御処理を図２８に示すフローチャートを用いて説明する。ここでは、今回獲得した獲得ＤＰＶＬパケットの画像データによって更新される領域を後着更新領域と、以前に獲得した獲得ＤＰＶＬパケットの画像データによって更新される領域を先着更新領域とする。   On the other hand, when the integration circuit 513a determines that the previous image data remains in the data buffer 513d, the integration circuit 513a performs an integration process of the monitor image data. The monitor image data management process of the integrated circuit 513a will be described with reference to the flowchart shown in FIG. Here, an area updated by the image data of the acquired DPVL packet acquired this time is a late arrival update area, and an area updated by the image data of the acquired DPVL packet acquired previously is an early arrival update area.

統合回路５１３ａは、後着更新領域の左上の端点が先着更新領域に含まれるか否かを判断する（Ｓ２７０１）。統合回路５１３ａは、この判断を、重複領域条件テーブルに基づいて判断する。重複領域条件テーブルの一例を図２９に示す。   The integrated circuit 513a determines whether the upper left end point of the late arrival update area is included in the early arrival update area (S2701). The integrated circuit 513a determines this determination based on the overlapping area condition table. An example of the overlapping area condition table is shown in FIG.

重複領域条件テーブルは、後着更新領域の各端点と先着更新領域との位置関係を判断するためのテーブルである。重複領域条件テーブルにおける条件（１）は、後着更新領域の左上の端点が、先着更新領域内に含まれるか否かを判断するための条件である。   The overlapping area condition table is a table for determining the positional relationship between each end point of the late arrival update area and the first arrival update area. Condition (1) in the overlapping area condition table is a condition for determining whether or not the upper left end point of the late arrival update area is included in the early arrival update area.

ここでは、先着更新領域の左上の端点の座標値（Ｘ座標、Ｙ座標）＝（ＸＯＲＧ１、ＹＯＲＧ１）、先着更新領域の大きさ（横方向の大きさ、縦方向の大きさ）＝（ＨＳＩＺＥ１、ＶＳＩＺＥ１）としている。また、後着更新領域の左上の端点の座標値（Ｘ座標、Ｙ座標）＝（ＸＯＲＧ２、ＹＯＲＧ２）、先着更新領域の大きさ（横方向の大きさ、縦方向の大きさ）＝（ＨＳＩＺＥ２、ＶＳＩＺＥ２）としている。なお、統合回路５１３ａは、これらの値を、フレーム・メモリへ書き込む画像の書き込み先を示す物理アドレスより計算して生成する。なお、ＤＰＶＬ解析回路５０７から統合回路５１３ａへこれらの値を転送するようにしてもよい。   Here, the coordinate value (X coordinate, Y coordinate) of the upper left end point of the first arrival update area = (XORG1, YORG1), the size of the first arrival update area (the size in the horizontal direction, the size in the vertical direction) = (HSIZE1, VSIZE1). Also, the coordinate value (X coordinate, Y coordinate) of the upper left end point of the late arrival update area = (XORG2, YORG2), the size of the first arrival update area (the horizontal size, the vertical size) = (HSIZE2, VSIZE2). The integrated circuit 513a calculates and generates these values from a physical address that indicates a writing destination of an image to be written to the frame memory. Note that these values may be transferred from the DPVL analysis circuit 507 to the integrated circuit 513a.

後着更新領域の左上の端点が先着更新領域内に存在するためには、Ｘ座標に関して、後着更新領域の左上の端点（ＸＯＲＧ２）が、先着更新領域の左上の端点（ＸＯＲＧ１）と右上の端点（ＸＯＲＧ１＋ＸＳＩＺＥ１）との間に存在する必要がある。また、Ｙ座標に関して、後着更新領域の左上の端点（ＹＯＲＧ２）が、先着更新領域の左上の端点（ＹＯＲＧ１）と左下の端点（ＹＯＲＧ１＋ＶＳＩＺＥ１）との間に存在する必要がある。このような条件を表したものが、重複領域条件テーブルにおける条件（１）である。以下同様に、条件（２）は後着更新領域の右上の端点が先着更新領域内に存在するため条件、条件（３）は後着更新領域の左下の端点が先着更新領域内に存在するための条件、条件（４）は後着更新領域の右下の端点が先着更新領域内に存在するため条件を示したものである。   In order for the upper left end point of the late arrival update area to exist in the first arrival update area, the upper left end point (XORG2) of the late arrival update area is the upper left end point (XORG1) of the first arrival update area with respect to the X coordinate. It must exist between the end points (XORG1 + XSIZE1). Further, regarding the Y coordinate, the upper left end point (YORG2) of the late arrival update area needs to exist between the upper left end point (YORG1) and the lower left end point (YORG1 + VSIZE1) of the first arrival update area. A condition (1) in the overlapping area condition table represents such a condition. Similarly, in condition (2), the upper right end point of the late arrival update area is in the first arrival update area, and in condition (3), the lower left end point of the late arrival update area is in the first arrival update area. Condition (4) shows the condition because the lower right end point of the late arrival update area exists in the early arrival update area.

図２８に戻って、統合回路５１３ａは、後着更新領域の左上の端点が先着更新領域内に存在すると判断すると、互いに重複していない領域（以下、未重複領域とする。）を特定する（Ｓ２７０３）。統合回路５１３ａは、未重複領域特定テーブルを用いて、未重複領域を特定する。未重複領域特定テーブルの一例を図３０に示す。   Returning to FIG. 28, when the integrated circuit 513a determines that the upper left end point of the late arrival update area is present in the early arrival update area, the integration circuit 513a identifies areas that do not overlap each other (hereinafter referred to as non-overlapping areas) ( S2703). The integrated circuit 513a specifies a non-overlapping area using the non-overlapping area specifying table. An example of the non-overlapping area specification table is shown in FIG.

未重複領域特定テーブルは、先着更新領域と後着更新領域との位置関係から、重複していない領域を特定するためのテーブルである。未重複領域特定テーブルにおける各条件は、重複領域条件テーブルにおける対応する条件に合致すると判断された場合に適用される条件である。つまり、未重複領域特定テーブルにおける条件（１）は、重複領域特定テーブルにおける条件（１）に合致すると判断された後に適用される条件であり、つまり、後着更新領域の左上の端点が先着更新領域内に存在すると判断された後に適用される条件である。   The non-overlapping area specifying table is a table for specifying non-overlapping areas from the positional relationship between the first arrival update area and the later arrival update area. Each condition in the non-overlapping area specification table is a condition applied when it is determined that the corresponding condition in the overlapping area condition table matches. That is, the condition (1) in the non-overlapping area specifying table is a condition applied after it is determined that the condition (1) in the overlapping area specifying table is met, that is, the upper left end point of the late arrival update area is the first update. This is a condition that is applied after it is determined that the area exists.

未重複領域特定テーブルの条件（１）の典型的な先着更新領域と後着更新領域との位置関係を図３１に示し、この位置関係を用いて未重複領域特定テーブルの条件（１）について説明する。統合回路５１３ａは、先着更新領域Ｆ１において、後着更新領域Ｆ２の左上の端点より上側に存在する領域Ｆ１’を特定する。図３０より、領域Ｆ１’は、左上の端点の座標（Ｘ座標、Ｙ座標）＝（ＸＯＲＧ１、ＹＯＲＧ１）、大きさ（横方向、縦方向）＝（ＨＳＩＺＥ１、ＹＯＲＧ２−ＹＯＲＧ１）となる。この領域Ｆ１’は、後着更新領域Ｆ２よりも上側に存在することから、未重複領域に該当する。   FIG. 31 shows a typical positional relationship between the first arrival update area and the later arrival update area in the condition (1) of the non-overlapping area specifying table, and the condition (1) of the non-overlapping area specifying table will be described using this positional relation. To do. The integrated circuit 513a specifies a region F1 'existing above the upper left end point of the late arrival update region F2 in the first arrival update region F1. From FIG. 30, the area F1 'has the coordinates of the upper left end point (X coordinate, Y coordinate) = (XORG1, YORG1) and size (horizontal direction, vertical direction) = (HSIZE1, YORG2-YORG1). Since this area F1 'exists above the late arrival update area F2, it corresponds to a non-overlapping area.

また、先着更新領域Ｆ１から領域Ｆ１’を除いた領域のうち、後着更新領域Ｆ２より左側に存在する領域Ｆ１’’を特定する。図３０より、領域Ｆ１’’は、左上の端点の座標（Ｘ座標、Ｙ座標）＝（ＸＯＲＧ１、ＹＯＲＧ２）、大きさ（横方向、縦方向）＝（ＸＯＲＧ２−ＸＯＲＧ１、ＶＳＩＺＥ１−（ＹＯＲＧ２−ＹＯＲＧ１））となる。この領域Ｆ１’’は、後着更新領域Ｆ２よりも左側に存在することから、未重複領域に該当する。   Further, among the areas obtained by removing the area F1 'from the first arrival update area F1, the area F1 "existing on the left side of the later arrival update area F2 is specified. From FIG. 30, the region F1 ″ has the coordinates of the upper left end point (X coordinate, Y coordinate) = (XORG1, YORG2), size (horizontal direction, vertical direction) = (XORG2-XORG1, VSIZE1- (YORG2-YORG1). )). Since this area F1 ″ exists on the left side of the late arrival update area F2, it corresponds to a non-overlapping area.

先着更新領域の残りの領域Ｆ１’’’は、後着更新領域Ｆ２と重複する領域を含む領域となる。なお、図３１においては、領域Ｆ１’’’は、後着更新領域Ｆ２と重複する領域となるが、先着更新領域Ｆ１の右上（右下）の端点が先着更新領域Ｆ１より右側に存在する場合には、領域Ｆ１’’’は、未重複領域を含むことになる。   The remaining area F1 '' 'of the first arrival update area is an area including an area overlapping with the second arrival update area F2. In FIG. 31, the area F1 ′ ″ is an area overlapping the late arrival update area F2, but the upper right (lower right) end point of the early arrival update area F1 exists on the right side of the early arrival update area F1. The region F1 ′ ″ includes a non-overlapping region.

図３２に、未重複領域特定テーブルの条件（１）〜（４）における典型的な先着更新領域Ｆ１と後着更新領域Ｆ２との位置関係及び領域Ｆ１’、Ｆ１’’の位置を示す。   FIG. 32 shows a typical positional relationship between the first arrival update area F1 and the second arrival update area F2 and the positions of the areas F1 ′ and F1 ″ in the conditions (1) to (4) of the non-overlapping area specification table.

図２８に戻って、統合回路５１３ａは、未重複領域を特定した後、重複領域を含む領域Ｆ１’’’（図３１参照）を先着更新領域として設定する（Ｓ２７０５）。   Returning to FIG. 28, the integrated circuit 513a identifies the non-overlapping area, and then sets the area F1 "" (see FIG. 31) including the overlapping area as the first update area (S2705).

統合回路５１３ａは、後着更新領域の右上の端点が、新たに設定された先着更新領域内に存在するか否かを重複領域条件テーブルを用いて判断する（Ｓ２７０７）。そして、統合回路５１３ａは、未重複領域の特定処理（Ｓ２７０９）、先着更新領域の設定処理（Ｓ２７１１）を行う。   The integrated circuit 513a determines whether or not the upper right end point of the late arrival update area exists in the newly set first arrival update area using the overlapping area condition table (S2707). Then, the integrated circuit 513a performs non-overlapping area specifying processing (S2709) and first-arrival updating area setting processing (S2711).

統合回路５１３ａは、後着更新領域の左下の端点（Ｓ２７１３〜Ｓ２７１７）、右下の端点（Ｓ２７１９〜Ｓ２７２１）について同様の処理を行う。   The integrated circuit 513a performs the same processing on the lower left end point (S2713 to S2717) and the lower right end point (S2719 to S2721) of the late arrival update area.

統合回路５１３ａは、後着更新領域に対応する画像データ及び特定した未重複領域については先着更新領域に対応する画像データを用いて、フレーム・メモリ５１５ａ若しくはフレーム・メモリ５１５ｂのデータを更新する。   The integrated circuit 513a updates the data in the frame memory 515a or the frame memory 515b using the image data corresponding to the late arrival update area and the specified non-overlapping area using the image data corresponding to the early arrival update area.

4. 仲裁回路５１３ｇ
仲裁回路５１３ｇは、統合回路５１３ａ、ラスター画像データ処理回路５１３ｂ及び読み取り回路５１３ｃがフレーム・メモリ５１５ａ、５１５ｂへアクセスするタイミングを調整する。 4. Arbitration circuit 513g
The arbitration circuit 513g adjusts the timing at which the integration circuit 513a, the raster image data processing circuit 513b, and the reading circuit 513c access the frame memories 515a and 515b.

仲裁回路５１３ｇは、各回路からのアクセスを以下のルールによって調整する。現在ＬＣＤ５２３に表示されている画像に関する画像データをフレーム・メモリ５１５ａ、５１５ｂに記録するアクセスを最優先に処理する。次に、読み取り回路５１３ｃからのアクセスを処理する。最後に、統合回路５１３ａからのアクセスを処理する。   The arbitration circuit 513g adjusts access from each circuit according to the following rules. Access that records image data related to the image currently displayed on the LCD 523 in the frame memories 515a and 515b is processed with the highest priority. Next, the access from the reading circuit 513c is processed. Finally, the access from the integrated circuit 513a is processed.

このようなルールを実現するためには、仲裁回路５１３ｇが、現在ＬＣＤ５２３に表示されている画像は、獲得ＤＰＶＬパケットによるものであるのか、ラスター画像によるものであるのかを判断する必要がある。本実施例においては、統合用バッファ５１３ｄ、ラスター用バッファ５１３ｅは、切換情報を獲得すると動作モードを切り換える。例えば、表示される画像データが獲得ＤＰＶＬパケットに関するもの切り換えられた旨の切換情報を統合用バッファ５１３ｄが獲得したとする。この場合、統合用バッファ５１３ｄは、統合回路５１３ａから獲得した画像データを仲裁回路５１３ｇに出力する際に、表示されている画像データである旨のプライオリティ情報を付加する。仲裁回路５１３ｇは、統合用バッファ５１３ｄから画像データを獲得すると、プライオリティ情報の内容を確認し、当該画像データを最優先に処理する。   In order to implement such a rule, it is necessary for the arbitration circuit 513g to determine whether the image currently displayed on the LCD 523 is based on the acquired DPVL packet or the raster image. In this embodiment, the integration buffer 513d and the raster buffer 513e switch the operation mode when the switching information is acquired. For example, it is assumed that the integration buffer 513d has acquired switching information indicating that the displayed image data is related to the acquired DPVL packet. In this case, the integration buffer 513d adds priority information indicating that the image data is displayed when the image data acquired from the integration circuit 513a is output to the arbitration circuit 513g. When the arbitration circuit 513g acquires the image data from the integration buffer 513d, the arbitration circuit 513g checks the content of the priority information and processes the image data with the highest priority.

なお、前述の場合、統合用バッファ５１３ｄからの画像データは、統合回路５１３ａからのアクセスにも該当するが、現在表示されている画像データであることが優先され、結果的に、統合用バッファ５１３ｄからの画像データが最優先に処理される。   In the above-described case, the image data from the integration buffer 513d corresponds to the access from the integration circuit 513a, but priority is given to the image data currently displayed, and as a result, the integration buffer 513d. Is processed with the highest priority.

ラスター画像データが表示される旨の切換情報をラスター用バッファ５１３ｅが獲得した場合も、ラスター用バッファ５１３ｅは、同様の処理を行う。   Even when the raster buffer 513e acquires the switching information indicating that the raster image data is displayed, the raster buffer 513e performs the same processing.

仲裁回路５１３ｇがフレーム・メモリ５１５ａ、５１５ｂに対して行うアクセス処理と統合回路５１３ａ（統合用バッファ５１３ｄ）、ラスター画像データ処理回路５１３ｂ（ラスター用バッファ５１３ｅ）、及び読み取り回路５１３ｃ（読み取り用バッファ５１３ｆ）のアクセス発生状況との相関を図３３に示す。図３３においては、現在表示されているのがラスター画像データ、表示されていないのが獲得ＤＰＶＬパケットに関する画像データであるとする。現在表示されているラスター用バッファ５１３ｅ（表示側）からのアクセス（１）があると、最優先に処理される。表示側に対する処理を行っている最中に、読み取り用バッファ５１３ｆ（読み取り側）からアクセスがあっても、すぐに読み取り側のアクセスに対する処理を開始するのではなく、表示側の処理が終了してから、読み取り側の処理が開始される。また、読み取り側のアクセスの直後に、統合用バッファ５１３ｄ（非表示側）からのアクセス（３）があった場合は、読み取り側の処理が終了した後に、非表示側の処理が開始される。   Access processing performed by the arbitration circuit 513g to the frame memories 515a and 515b, an integration circuit 513a (integration buffer 513d), a raster image data processing circuit 513b (raster buffer 513e), and a reading circuit 513c (reading buffer 513f) FIG. 33 shows the correlation with the access occurrence status. In FIG. 33, it is assumed that raster image data is currently displayed and image data related to the acquired DPVL packet is not displayed. If there is an access (1) from the currently displayed raster buffer 513e (display side), it is processed with the highest priority. Even if there is an access from the reading buffer 513f (reading side) during the processing for the display side, the processing for the reading side is not started immediately, but the processing on the display side ends. Then, the processing on the reading side is started. If there is an access (3) from the integration buffer 513d (non-display side) immediately after the access on the reading side, the processing on the non-display side is started after the processing on the reading side is completed.

このように、各回路からのアクセスに対する処理に優先順位をつけることによって、結果的に、仲裁回路５１３ｇは、フレーム・メモリ５１５に対する処理が行われていないとときに、非表示側の画像データをフレーム・メモリ５１５ａ、５１５ｂに記録することができる。つまり、フレーム・メモリ５１５ａ、５１５ｂに対する処理が行われていないときに、モニタ画像データをフレーム・メモリ５１５ａ、５１５ｂに保持するので、効率的なモニタ画像データの保持処理を行うことができる。   In this way, by giving priority to the processing for access from each circuit, the arbitration circuit 513g eventually displays the image data on the non-display side when processing for the frame memory 515 is not performed. It can be recorded in the frame memory 515a, 515b. That is, the monitor image data is held in the frame memories 515a and 515b when the processing for the frame memories 515a and 515b is not performed, so that an efficient monitor image data holding process can be performed.

1. 機能ブロック図
本実施例における画像表示装置Ｍ４の機能ブロック図を図３４に示す。画像表示装置Ｍ１は、表示画像情報保持手段Ｍ１１、画像情報獲得手段Ｍ１２、表示画像情報生成手段Ｍ１９、画像保持制御手段Ｍ１３、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、調整表示画像情報生成手段１０、調整表示画像情報表示手段Ｍ２０、画像選択情報獲得手段Ｍ４４、要求情報出力手段Ｍ４７、及び初期化手段Ｍ４８を有している。 1. Functional Block Diagram FIG. 34 shows a functional block diagram of the image display device M4 in the present embodiment. The image display device M1 includes a display image information holding unit M11, an image information acquiring unit M12, a display image information generating unit M19, an image holding control unit M13, an image display unit M15, a power supply state determining unit M16, and an adjusted display image information generating unit 10. Adjustment display image information display means M20, image selection information acquisition means M44, request information output means M47, and initialization means M48.

画像選択情報獲得手段Ｍ４４は、画像選択情報を獲得した旨の選択獲得情報を出力する。   The image selection information acquisition unit M44 outputs selection acquisition information indicating that the image selection information has been acquired.

要求情報出力手段Ｍ４７は、画像選択情報獲得手段Ｍ４４から画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報を生成するために必要な画像情報の提供を要求する要求情報を出力する。その他については、実施例１における要求情報出力手段Ｍ１７と同様である。   When the request information output means M47 acquires selection acquisition information indicating that the image selection information has been acquired from the image selection information acquisition means M44, the request information output means M47 outputs request information for requesting provision of image information necessary for generating display image information. To do. Others are the same as the request information output means M17 in the first embodiment.

初期化手段Ｍ４８は、画像選択情報獲得手段Ｍ４４から画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報保持手段Ｍ１１を初期化する。その他については、実施例１における初期化手段Ｍ１８と同様である。   When acquiring the selection acquisition information indicating that the image selection information has been acquired from the image selection information acquisition unit M44, the initialization unit M48 initializes the display image information holding unit M11. About others, it is the same as that of the initialization means M18 in Example 1.

なお、表示画像情報保持手段Ｍ１１、画像情報獲得手段Ｍ１２、表示画像情報生成手段Ｍ１９、画像保持制御手段Ｍ１３、画像表示手段Ｍ１５、電源状態判断手段Ｍ１６、調整表示画像情報生成手段１０及び調整表示画像情報表示手段Ｍ２０については、実施例１と同様である。   The display image information holding means M11, the image information acquiring means M12, the display image information generating means M19, the image holding control means M13, the image display means M15, the power supply state determining means M16, the adjusted display image information generating means 10 and the adjusted display image. The information display means M20 is the same as that in the first embodiment.

これにより、表示する画像の種類が切り換えられても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。また、画像の切り換え時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。   As a result, even when the type of image to be displayed is switched, it is possible to reliably display an image without causing image loss regardless of the type of image. Further, at the time of image switching, it is possible to clearly determine a portion corresponding to the acquired image information and a portion in which an image defect has occurred because the image information has not yet been acquired.

2. ハードウェア構成
本実施例における多入力マルチモニタシステムのハードウェア構成は、実施例１のものと同様である。多入力マルチモニタを構成する本実施例に係るモニタ３５のハードウェア構成は、図３５に示すように、実施例１とほぼ同様である。 2. Hardware Configuration The hardware configuration of the multi-input multi-monitor system in this embodiment is the same as that in the first embodiment. The hardware configuration of the monitor 35 according to the present embodiment constituting the multi-input multi-monitor is substantially the same as that of the first embodiment as shown in FIG.

ただし、モニタ３５は、１つのフレーム・メモリ５１５’だけを有している。なお、フレーム・メモリ５１５’は、実施例１におけるフレーム・メモリ５１５ａ、５１５ｂと同様に、少なくとも、モニタスクリーンＲ５の全体に表示される画像の１フレーム分のモニタ画像データを保持することができる。   However, the monitor 35 has only one frame memory 515 '. The frame memory 515 'can hold monitor image data for at least one frame of an image displayed on the entire monitor screen R5, similarly to the frame memories 515a and 515b in the first embodiment.

また、マイコン５３５の動作が、実施例１とは異なる。以下において、マイコン５３５の動作について説明する。   Further, the operation of the microcomputer 535 is different from that of the first embodiment. Hereinafter, the operation of the microcomputer 535 will be described.

3. マイコン５３５
マイコン５３５の動作を図３６に示すフローチャートに基づき説明する。マイコン５３５は、切換回路５３１から切換情報を獲得すると（Ｓ２９０１）、現在ＬＣＤ５２３に表示している画像データを送信しているホスト・コンピュータとは異なるホスト・コンピュータ、つまり、現在ＬＣＤ５２３に表示されていない画像データを送信しているホスト・コンピュータに対して、ＵＳＢポート５０５を介して全画面要求情報を送信する（Ｓ２９０３）。また、マイコン５３５は、フレーム・メモリ制御回路５１３に対して、フレーム・メモリ５１５’から画像データを読み込むことを中止するように制御する（Ｓ２９０５）。さらに、マイコン５３５は、ダミー画像生成回路５３７に対して、ダミー画像を生成し、ＬＣＤ５２３へ出力するように制御する（Ｓ２９０７）。 3. Microcomputer 535
The operation of the microcomputer 535 will be described based on the flowchart shown in FIG. When the microcomputer 535 acquires the switching information from the switching circuit 531 (S2901), the microcomputer 535 is different from the host computer that is currently transmitting the image data displayed on the LCD 523, that is, is not currently displayed on the LCD 523. Full-screen request information is transmitted via the USB port 505 to the host computer that is transmitting the image data (S2903). Further, the microcomputer 535 controls the frame memory control circuit 513 to stop reading image data from the frame memory 515 ′ (S2905). Further, the microcomputer 535 controls the dummy image generation circuit 537 to generate a dummy image and output it to the LCD 523 (S2907).

以降のマイコン５３５の動作については、実施例に１におけるステップＳ２１１７〜Ｓ２１２１（図２０参照）の動作と同様である。また、フレーム・メモリ制御回路５１３の動作については、実施例１におけるステップＳ２２２５〜Ｓ２２３５（図２１ｂ参照）の動作と同様である。
The subsequent operation of the microcomputer 535 is the same as the operation of steps S2117 to S2121 (see FIG. 20) in the first embodiment. The operation of the frame memory control circuit 513 is the same as the operation of steps S2225 to S2235 (see FIG. 21b) in the first embodiment.

［その他の実施例］
前述の実施例１〜４においては、多入力モニタシステムとして、各モニタ５ａ、５ｂ、５ｃ等が多入力の入力ポート５０１を有すると共に、複数のモニタをカスケード接続するマルチモニタ環境を例示した。しかし、マルチモニタ環境を構築せずに、１つのモニタだけで多入力モニタシステムを構築するようにしてもよい。 [Other Examples]
In the first to fourth embodiments described above, a multi-monitor environment in which each monitor 5a, 5b, 5c, etc. has a multi-input input port 501 and a plurality of monitors are cascade-connected is illustrated as a multi-input monitor system. However, a multi-input monitor system may be constructed with only one monitor without constructing a multi-monitor environment.

前述の実施例１においては、モニタ５は、２つのフレーム・メモリ５１５ａ、５１５ｂを有し、各フレーム・メモリに対して、入力ポート５０１に対応するモニタ画像データを保持することとした。しかし、入力ポート５０１に対応するモニタ画像データを保持することができるものであれば、これに限定されない。例えば、１つのフレーム・メモリの内部を複数の領域に分割し、分割した領域に入力ポート５０１を対応付けるようにしてもよい。これにより、分割したフレーム・メモリのそれぞれに、生成したモニタ画像データを画像の種類毎に保持することができる。   In the first embodiment, the monitor 5 has the two frame memories 515a and 515b, and the monitor image data corresponding to the input port 501 is held in each frame memory. However, the present invention is not limited to this as long as the monitor image data corresponding to the input port 501 can be held. For example, the inside of one frame memory may be divided into a plurality of areas, and the input port 501 may be associated with the divided areas. Thus, the generated monitor image data can be held for each type of image in each of the divided frame memories.

また、前述の実施例１においては、モニタ５は、獲得したＤＰＶＬパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持するとともに、電源がオンになると全画面に関するモニタ画像データの送信を要求するものである。しかし、どちらか一方の機能を実現するモニタとしてもよい。さらに、前述の実施例１においては、モニタ５は電源がオンになるとフレーム・メモリの初期化とダミー画像の生成と全画面に関するモニタ画像データの送信を要求するものであるが、いずれか一つの機能を実現するモニタとしてもよい。   In the first embodiment described above, the monitor 5 holds monitor image data in each frame memory for each type of image of the acquired DPVL packet, and transmits monitor image data for the entire screen when the power is turned on. Is required. However, it may be a monitor that realizes one of the functions. Further, in the first embodiment, when the power is turned on, the monitor 5 requests initialization of the frame memory, generation of dummy images, and transmission of monitor image data relating to the entire screen. It is good also as a monitor which implement | achieves a function.

さらに、前述の実施例１においては、要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間に、当該画像表示領域に表示するための調整表示画像情報を生成する調整表示画像情報生成手段としてダミー画像生成回路５３７を例示したが、当該調整画像情報を生成するものであればこれに限定されない。例えば、予め所定の画像をメモリ等の記憶手段に保持しておき、当該画像を調整表示画像情報としてもよい。この場合、記憶手段から当該画像を読み込むことにより調整表示画像情報が生成されることになる。   Further, in the first embodiment described above, the adjustment display image information to be displayed in the image display area before the display image information corresponding to the request information is displayed in the image display area of the image display device. Although the dummy image generation circuit 537 is exemplified as the adjustment display image information generation means to be generated, the invention is not limited to this as long as the adjustment image information is generated. For example, a predetermined image may be stored in advance in a storage unit such as a memory, and the image may be used as adjusted display image information. In this case, the adjustment display image information is generated by reading the image from the storage unit.

前述の実施例２においては、モニタ２５は、獲得したＤＰＶＬパケット及びラスタ画像データの画像の種類毎に、獲得したデータを各フレーム・メモリに保持するか否かを判断するとともに、電源がオンになると全画面に関するモニタ画像データの送信を要求するものである。しかし、どちらか一方の機能を実現するモニタとしてもよい。   In the above-described second embodiment, the monitor 25 determines whether or not the acquired data is held in each frame memory for each type of the acquired DPVL packet and raster image data, and the power is turned on. In this case, transmission of monitor image data relating to the entire screen is requested. However, it may be a monitor that realizes one of the functions.

前述の実施例３においては、フレーム・メモリ制御回路５１３は、統合回路５１３ａ及び仲裁回路５１３ｇを有するとしたが、いずれか一方を有するようにしてもよい。   In the third embodiment, the frame memory control circuit 513 has the integrated circuit 513a and the arbitration circuit 513g, but may have either one.

前述の実施例４においては、モニタ３５は、獲得したＤＰＶＬパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持するとともに、電源がオンになるか若しくは画像の切り換えがあると全画面に関するモニタ画像データの送信を要求するものである。しかし、どれか一方の機能を実現するモニタとしてもよい。   In the above-described fourth embodiment, the monitor 35 holds monitor image data in each frame memory for each type of image of the acquired DPVL packet, and when the power is turned on or the image is switched, the entire screen is displayed. The monitor image data is requested to be transmitted. However, it may be a monitor that realizes one of the functions.

また、前述の実施例１〜４においては、画像の一部を表示する画像情報である部分画像情報としてＤＰＶＬパケットを例示したが、画像の一部を表示するものであれば、これに限定されない。例えば、ＤＰＶＬ以外の規格で画像の一部をパケット化して部分画像情報を構成するものであってもよい。   In the first to fourth embodiments, the DPVL packet is exemplified as the partial image information which is image information for displaying a part of the image. However, the present invention is not limited to this as long as the part of the image is displayed. . For example, partial image information may be configured by packetizing a part of an image according to a standard other than DPVL.

さらに、前述の実施例１〜４においては、ホスト・コンピュータ３ａ、３ｂとモニタ５、２５、３５との間及びモニタ５ａ、５ｂ、５ｃ間は、ＤＶＩケーブル７ａ、７ｂで接続され、ＤＰＶＬパケット・ラスター画像データの送受信が行われることとした。しかし、ＤＰＶＬパケット・ラスター画像データの送受信を行えるのであれば、これに限定されない。例えば、ホスト・コンピュータ３ａ、３ｂとモニタ５、２５、３５との間を無線によって接続するようにしてもよい。また、ホスト・コンピュータ３ａ、３ｂとモニタ５、２５、３５との間をＤＶＩケーブル７ａ等と同様に有線によって接続するが、ＤＶＩ規格以外の伝送経路を利用するようにしてもよい。モニタ５ａ、５ｂ、５ｃ間についても、同様である。   Further, in the first to fourth embodiments, the host computers 3a and 3b and the monitors 5, 25 and 35 and the monitors 5a, 5b and 5c are connected by DVI cables 7a and 7b. Raster image data transmission / reception is performed. However, the present invention is not limited to this as long as DPVL packet / raster image data can be transmitted and received. For example, the host computers 3a, 3b and the monitors 5, 25, 35 may be connected by radio. Further, the host computers 3a, 3b and the monitors 5, 25, 35 are connected by wire in the same manner as the DVI cable 7a, but a transmission path other than the DVI standard may be used. The same applies to the monitors 5a, 5b and 5c.

前述の実施例１〜４が実現する獲得したＤＰＶＬパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能、電源がオンになると全画面に関するモニタ画像データの送信を要求する機能、獲得したＤＰＶＬパケット及びラスタ画像データの画像の種類毎に、獲得したデータを各フレーム・メモリに保持するか否かを判断する機能、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能、獲得ＤＰＶＬパケットを統合する機能、フレーム・メモリへの記録のタイミング調整機能を、組み合わせたモニタとしてもよい。例えば、獲得したＤＰＶＬパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能及び画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能を有するモニタとしてもよい。   A function for holding monitor image data in each frame memory for each image type of the acquired DPVL packet realized by the first to fourth embodiments, and a function for requesting transmission of monitor image data for the entire screen when the power is turned on. A function for determining whether or not the acquired data is held in each frame memory for each type of acquired DPVL packet and raster image data. When there is an image change, monitor image data relating to the entire screen is transmitted. A monitor that combines a function to request, a function to integrate acquired DPVL packets, and a function to adjust timing of recording in a frame memory may be used. For example, the monitor may have a function of holding monitor image data in each frame memory for each type of image of the acquired DPVL packet and a function of requesting transmission of monitor image data for the entire screen when the image is switched.

さらに、前述の組合せにおいて、組み合わせた機能を選択して有効となるようにしてもよい。例えば、獲得したＤＰＶＬパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能、及び画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能を有するモニタである場合、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能を実現するためには制御線であるＵＳＢ９ａ、９ｂによってホスト・コンピュータ３ａ、３ｂ（図４参照）と接続されている必要があるが、ＵＳＢ９ａ、９ｂで接続されていない場合には、獲得したＤＰＶＬパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能のみを有効とし、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能は無効とするようにしてもよい。また、ＵＳＢ９ａ、９ｂによって接続されている場合には、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能のみを有効とするようにしてもよい。また、このような、有効・無効の判断を自動的に検出するようにしてもよい。   Furthermore, in the combination described above, the combined function may be selected and made effective. For example, a monitor having a function of holding monitor image data in each frame memory for each type of image of the acquired DPVL packet and a function of requesting transmission of monitor image data for the entire screen when there is an image change In order to realize a function of requesting transmission of monitor image data for the entire screen when the image is switched, it is necessary to be connected to the host computers 3a and 3b (see FIG. 4) by the USB 9a and 9b as control lines. However, if the USB 9a and 9b are not connected, only the function of holding the monitor image data in each frame memory for each image type of the acquired DPVL packet is valid. The function for requesting transmission of monitor image data relating to the screen may be invalidated. Further, when connected by the USB 9a, 9b, only the function for requesting transmission of monitor image data regarding the entire screen may be made valid when the image is switched. Further, such validity / invalidity determination may be automatically detected.

さらに、ＵＳＢ９ａ、９ｂで接続されるホスト・コンピュータ３ａ、３ｂが、全画面要求情報による全画面に関するモニタ画像データの送信要求機能に対応しているか否かを、自動的に判断し、対応している場合には、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能等を有効とするようにしてもよい。   Furthermore, it is automatically determined whether or not the host computers 3a and 3b connected by the USBs 9a and 9b support the monitor image data transmission request function related to the full screen based on the full screen request information. If the image is switched, a function for requesting transmission of monitor image data for the entire screen may be made effective.

なお、ＨＩＤテーブルは部分位置情報保持手段に、入力ポート５０７ａは画像表示情報獲得手段に、パケット解析回路５０７ｃ及びヘッダ解析回路５０７ｄは位置関係判断手段に、パケット再構築回路５０７ｇは出力画像情報生成手段に、パケット再構築回路５０７ｇは出力画像位置情報生成手段及び画像表示情報生成手段に、それぞれ対応する。   The HID table is a partial position information holding unit, the input port 507a is an image display information acquisition unit, the packet analysis circuit 507c and the header analysis circuit 507d are positional relationship determination units, and the packet reconstruction circuit 507g is an output image information generation unit. The packet reconstruction circuit 507g corresponds to output image position information generation means and image display information generation means, respectively.

出力画像情報生成手段はＳ１７０１〜Ｓ１７０７、Ｓ１７１１〜Ｓ１７１３の処理を、出力画像位置情報生成手段はＳ１７０９、Ｓ１７１５の処理を、画像表示情報生成手段はＳ１７０９、Ｓ１７１５、Ｓ１７１９の処理を、それぞれ行う。   The output image information generation means performs the processes of S1701 to S1707 and S1711 to S1713, the output image position information generation means performs the processes of S1709 and S1715, and the image display information generation means performs the processes of S1709, S1715 and S1719.

また、画像表示情報獲得手段はＳ３５０１の処理を、位置関係判断手段はＳ３５０３、Ｓ３５０５の処理を、出力画像情報生成手段はＳ３５０７の処理を、出力画像位置情報生成手段はＳ３５０９の処理を、画像表示情報生成手段はＳ３５１１の処理を、それぞれ実行する。   The image display information acquisition means performs the processing of S3501, the positional relationship determination means performs the processes of S3503 and S3505, the output image information generation means performs the processing of S3507, the output image position information generation means performs the processing of S3509, and the image display. The information generation unit executes the process of S3511.

仮想スクリーンＲ１は全体画像表示領域に、モニタスクリーンＲ５は部分画像表示領域に、パケット表示領域Ｒ７は画像表示領域に、新たに生成したＤＰＶＬパケットの画像データが表示する画像表示領域は出力画像表示領域に、それぞれ対応する。また、ＤＰＶＬパケットは画像表示情報に、獲得ＤＰＶＬパケットは獲得画像表示情報に、それぞれ対応する。さらに、ＤＰＶＬパケットの画像データは画像情報に、新たに生成するＤＰＶＬパケットの画像データは出力画像情報に、それぞれ対応する。さらに、ＨＩＤテーブルに記憶保持されるモニタスクリーン位置情報は部分位置情報に、ＤＰＶＬパケットのヘッダ部Ｈ１は画像位置情報に、新たに生成したＤＰＶＬパケットのヘッダ部Ｈ１は出力画像位置情報に、それぞれ対応する。
The virtual screen R1 is the entire image display area, the monitor screen R5 is the partial image display area, the packet display area R7 is the image display area, and the image display area where the image data of the newly generated DPVL packet is displayed is the output image display area Respectively. The DPVL packet corresponds to the image display information, and the acquired DPVL packet corresponds to the acquired image display information. Further, the image data of the DPVL packet corresponds to the image information, and the image data of the newly generated DPVL packet corresponds to the output image information. Furthermore, the monitor screen position information stored and held in the HID table corresponds to the partial position information, the header portion H1 of the DPVL packet corresponds to the image position information, and the header portion H1 of the newly generated DPVL packet corresponds to the output image position information. To do.

多入力マルチモニタシステムにおける仮想スクリーンＲ１、モニタスクリーンＲ５、パケット表示領域Ｒ７、更新画像領域Ｒ９の関係を説明するための図である。It is a figure for demonstrating the relationship of virtual screen R1, monitor screen R5, packet display area | region R7, and update image area | region R9 in a multi-input multi-monitor system. ＤＰＶＬパケットのデータ構造を示した図である。It is the figure which showed the data structure of the DPVL packet. 実施例１の機能ブロック図である。2 is a functional block diagram of Embodiment 1. FIG. 多入力モニタシステム１のハードウェア構成を示した図である。2 is a diagram illustrating a hardware configuration of a multi-input monitor system 1. FIG. モニタ５のハードウェア構成を示した図である。2 is a diagram illustrating a hardware configuration of a monitor 5. FIG. ＤＰＶＬ解析回路５０７のロジック回路の一例を示した図である。5 is a diagram illustrating an example of a logic circuit of a DPVL analysis circuit 507. FIG. パケット表示領域Ｒ７の端点Ｔ１とモニタスクリーンＲ５に対する位置関係を説明するための図である。It is a figure for demonstrating the positional relationship with respect to the end point T1 of the packet display area | region R7, and the monitor screen R5. パケット表示領域Ｒ７の端点Ｔ１とモニタスクリーンＲ５に対する位置関係を説明するための図である。It is a figure for demonstrating the positional relationship with respect to the end point T1 of the packet display area | region R7, and the monitor screen R5. パケット表示領域Ｒ７の端点Ｔ４とモニタスクリーンＲ５に対する位置関係を説明するための図である。It is a figure for demonstrating the positional relationship with respect to the end point T4 and monitor screen R5 of packet display area R7. パケット表示領域Ｒ７の端点Ｔ４とモニタスクリーンＲ５に対する位置関係を説明するための図である。It is a figure for demonstrating the positional relationship with respect to the end point T4 and monitor screen R5 of packet display area R7. ヘッダ解析回路５０７ｄを構成する実際のロジック回路の一例を示した図である。It is the figure which showed an example of the actual logic circuit which comprises the header analysis circuit 507d. ヘッダ解析回路５０７ｄを構成する実際のロジック回路の一例を示した図である。It is the figure which showed an example of the actual logic circuit which comprises the header analysis circuit 507d. 位置特定テーブルの位置例を示した図である。It is the figure which showed the example of a position of a position specific table. フレーム・メモリ５１５における論理アドレス空間Ｒ５１５を示した図である。FIG. 6 is a diagram showing a logical address space R515 in the frame memory 515. アドレス演算回路５０７ｆを構成する実際のロジック回路の一例を示した図であり、Ａは更新画像領域Ｒ９がモニタスクリーンＲ５内に存在するか否かの判断を行う際のロジック回路の一例を、Ｂは論理アドレスを物理アドレスに変換する際のロジック回路の一例を示す。It is a figure showing an example of an actual logic circuit which constitutes address calculation circuit 507f, and A is an example of a logic circuit at the time of judging whether update image field R9 exists in monitor screen R5. Shows an example of a logic circuit for converting a logical address into a physical address. パケット再構築回路５０７ｇの動作を示したフローチャートである。It is the flowchart which showed the operation | movement of the packet reconstruction circuit 507g. 条件式の一例を示す図である。It is a figure which shows an example of a conditional expression. 変換式の一例を示す図である。It is a figure which shows an example of a conversion type | formula. モニタスクリーンＲ５と獲得ＤＰＶＬパケットのパケット表示領域Ｒ７との位置関係を具体的に例示した図である。It is the figure which illustrated concretely the positional relationship of monitor screen R5 and packet display field R7 of an acquisition DPVL packet. マイコン５３５の動作を示したフローチャートである。5 is a flowchart showing the operation of a microcomputer 535. フレーム・メモリ制御回路５１３の動作を示したフローチャートである。5 is a flowchart showing the operation of a frame memory control circuit 513. フレーム・メモリ制御回路５１３の動作を示したフローチャートである。5 is a flowchart showing the operation of a frame memory control circuit 513. 実施例２の機能ブロック図である。6 is a functional block diagram of Embodiment 2. FIG. パケット解析回路５０７ｃの動作を示したフローチャートである。It is the flowchart which showed operation | movement of the packet analysis circuit 507c. マイコン５３５の動作を示したフローチャートである。5 is a flowchart showing the operation of a microcomputer 535. フレーム・メモリ制御対応テーブルの一例を示した図である。It is a figure showing an example of a frame memory control correspondence table. 実施例３の機能ブロック図である。10 is a functional block diagram of Embodiment 3. FIG. フレーム・メモリ制御回路５１３のハードウェア構成の一例を示す図である。3 is a diagram illustrating an example of a hardware configuration of a frame memory control circuit 513. FIG. 統合回路５１３ａのモニタ画像データの統御処理を示すフローチャートである。It is a flowchart which shows the control process of the monitor image data of the integrated circuit 513a. 重複領域条件テーブルの一例を示した図である。It is the figure which showed an example of the duplication area | region condition table. 未重複領域特定テーブルの一例を示した図である。It is the figure which showed an example of the non-overlapping area | region identification table. 未重複領域特定テーブルの条件（１）の典型的な先着更新領域と後着更新領域との位置関係を示した図である。It is the figure which showed the positional relationship of the typical first arrival update area of the condition (1) of a non-overlapping area | region identification table, and the last arrival update area. 未重複領域特定テーブルの各条件における典型的な先着更新領域Ｆ１と後着更新領域Ｆ２との位置関係及び領域Ｆ１’、Ｆ１’’の位置を示した図である。It is the figure which showed the positional relationship of the typical first arrival update area | region F1 and the last arrival update area | region F2, and the position of area | region F1 ', F1' 'in each condition of a non-overlapping area | region identification table. 仲裁回路５１３ｇのフレーム・メモリ５１５ａ、５１５ｂに対するアクセス処理と統合回路５１３ａ等のアクセス発生状況との相関を示した図である。It is the figure which showed the correlation with the access process with respect to the frame memory 515a, 515b of the arbitration circuit 513g, and the access generation condition of the integrated circuit 513a. 実施例４の機能ブロック図である。10 is a functional block diagram of Embodiment 4. FIG. モニタ３５のハードウェア構成を示した図である。2 is a diagram illustrating a hardware configuration of a monitor 35. FIG. マイコン５３５の動作を示したフローチャートである。5 is a flowchart showing the operation of a microcomputer 535. 従来技術を説明するための図である。It is a figure for demonstrating a prior art. 従来技術を説明するための図である。It is a figure for demonstrating a prior art. 従来技術を説明するための図である。It is a figure for demonstrating a prior art.

符号の説明Explanation of symbols

５・・・・・モニタ
５０７・・・・・ＤＰＶＬ解析回路
５０７ｃ・・・・・パケット解析回路
５０７ｄ・・・・・ヘッダ解析回路
５０７ｅ・・・・・キャッシュ
５０７ｆ・・・・・アドレス演算回路
5: Monitor 507: DPVL analysis circuit 507c: Packet analysis circuit 507d: Header analysis circuit 507e: Cache 507f: Address operation circuit

Claims (8)

画像情報を画像表示領域に表示する画像表示装置であって、複数種類の画像情報を獲得できる画像表示装置であって、
前記画像情報として、画像の一部を表示する画像情報である部分画像情報を獲得する画像情報獲得手段、
前記複数種類の画像情報のうち、前記画像表示領域に表示する画像を選択するための画像選択情報を獲得する画像選択情報獲得手段、
前記画像選択情報に基づき、選択された種類の画像を前記画像表示領域に表示するための表示画像情報を生成する表示画像情報生成手段、
前記表示画像情報生成手段が生成した表示画像情報を表示画像情報保持手段に保持する画像保持制御手段、
前記画像保持制御手段に保持された表示画像情報を前記画像表示領域に表示する画像表示手段、
を備えた画像表示装置において、さらに、
前記表示画像情報生成手段は、前記画像選択情報にて表示する画像として選択されなかった種類の画像についても、非選択画像情報として表示画像情報を生成し、
前記画像保持制御手段は、前記非選択画像情報をも前記表示画像情報保持手段に保持すること、
を特徴とする画像表示装置。 An image display device that displays image information in an image display area, and an image display device capable of acquiring a plurality of types of image information ,
Image information acquisition means for acquiring partial image information which is image information for displaying a part of an image as the image information;
Image selection information acquisition means for acquiring image selection information for selecting an image to be displayed in the image display area from the plurality of types of image information;
Display image information generating means for generating display image information for displaying a selected type of image in the image display area based on the image selection information;
Image holding control means for holding the display image information which the display image information generation means to generate Viewing the image information holding means,
Image display means for displaying display image information held in the image holding control means in the image display area;
In an image display device comprising:
The display image information generation means generates display image information as non-selected image information for an image of a type not selected as an image to be displayed in the image selection information,
The image holding control means holds the non-selected image information in the display image information holding means;
An image display device characterized by the above. 請求項１に係る画像表示装置において、さらに、
前記非選択画像情報を獲得し、獲得した複数の表示画像情報を統合した一の表示画像情報を生成する表示画像情報統合手段、
を有し、
前記画像保持制御手段は、さらに、
前記表示画像情報統合手段が生成した表示画像情報を前記表示画像情報保持手段に保持すること、
を特徴とする画像表示装置。 The image display device according to claim 1 , further comprising:
Display image information integration means for acquiring the non-selected image information and generating one display image information by integrating the acquired plurality of display image information;
Have
The image holding control means further includes
Holding the display image information generated by the display image information integration unit in the display image information holding unit;
An image display device characterized by the above. 請求項１、請求項２に係る画像表示装置のいずれかにおいて、
前記画像情報獲得手段は、さらに、
前記画像情報として、前記画像の全体を表示する画像情報である全体画像情報をも獲得し、
前記画像保持制御手段は、さらに、
前記画像選択情報において選択されなかった画像が、前記全体画像情報に対応する場合、当該全体画像情報に基づく前記表示画像情報を前記表示画像情報保持手段に保持しないこと、
を特徴とする画像表示装置。 Either of the image display devices according to claim 1 and claim 2 ,
The image information acquisition means further includes:
As the image information, the whole image information which is image information for displaying the whole image is also acquired,
The image holding control means further includes
If the image not selected in the image selection information corresponds to the whole image information, the display image information holding means based on the whole image information is not held in the display image information holding means;
An image display device characterized by the above. 請求項１〜請求項３に係る画像表示装置のいずれかにおいて、
前記画像表示装置は、さらに、
当該画像表示装置の電源がオンとなったか否かを判断する電源状態判断手段、
前記電源状態判断手段から電源がオンになった旨の判断を取得すると、前記表示画像情報を生成するために必要な画像情報の提供を要求する電源オン時要求情報を出力する電源オン時要求情報出力手段、
を有する画像表示装置。 In any one of the image display apparatuses which concern on Claims 1-3 ,
The image display device further includes:
Power state determination means for determining whether or not the power of the image display device is turned on;
Power-on request information for outputting power-on request information for requesting provision of image information necessary for generating the display image information upon obtaining a determination that the power is turned on from the power state determination unit Output means,
An image display apparatus. 複数種類の画像情報を獲得し、獲得した画像情報を画像表示領域に表示するための画像表示プログラムにおいて、
前記画像表示プログラムは、コンピュータに、
前記画像情報として、画像の一部を表示する画像情報である部分画像情報を獲得する画像情報獲得ステップ、
前記複数種類の画像情報のうち、前記画像表示領域に表示する画像を選択するための画像選択情報を獲得する画像選択情報獲得ステップ、
前記画像選択情報に基づき、選択された種類の画像を前記画像表示領域に表示するための表示画像情報を生成する表示画像情報生成ステップ、
前記生成した表示画像情報を表示画像情報保持手段に保持する表示画像情報保持ステップ、
前記画像保持制御手段に保持された表示画像情報を前記画像表示領域に表示するステップ、
を実行させるためのプログラムであって、
前記表示画像情報生成ステップでは、前記画像選択情報にて表示する画像として選択されなかった種類の画像についても、非選択画像情報として表示画像情報を生成し、
前記表示画像情報保持ステップでは、前記非選択画像情報をも前記表示画像情報保持手段に保持すること、
を特徴とする画像表示プログラム。 In an image display program for acquiring a plurality of types of image information and displaying the acquired image information in an image display area,
The image display program is stored in a computer.
As the image information, an image information acquisition step of acquiring partial image information that is image information for displaying a part of the image ;
An image selection information acquisition step for acquiring image selection information for selecting an image to be displayed in the image display area from the plurality of types of image information;
A display image information generation step for generating display image information for displaying a selected type of image in the image display area based on the image selection information;
Display image information holding step of holding the generated display image information Viewing the image information holding means,
Displaying the display image information held in the image holding control means in the image display area;
A program for executing
In the display image information generation step, display image information is generated as non-selected image information for the types of images that are not selected as images to be displayed in the image selection information,
In the display image information holding step, the non-selected image information is also held in the display image information holding unit;
An image display program characterized by the above . 請求項５に係る画像表示プログラムにおいて、
前記コンピュータは、
前記画像情報獲得ステップにおいて、さらに、前記画像情報として、前記画像の全体を表示する画像情報である全体画像情報を獲得し、
前記表示画像情報生成ステップにおいて、前記画像選択情報において選択されなかった画像が、前記全体画像情報に対応する場合には、当該全体画像情報に基づく前記表示画像情報を前記表示画像情報保持手段に保持させないこと、
を特徴とする画像表示プログラム。 In the image display program according to claim 5 ,
The computer
In the image information acquisition step, further, as the image information, acquiring overall image information that is image information for displaying the entire image,
Holding in the display image information generation step, the not selected in the image selection information image, in the case corresponding to the entire image information, the display image information based on the entire image information to the display image information holding means Do not let,
An image display program characterized by the above . コンピュータを用いて、複数種類の画像情報を獲得し、獲得した画像情報を画像表示領域に表示するための画像表示方法において、
コンピュータが、
前記画像情報として、画像の一部を表示する画像情報である部分画像情報を獲得する画像情報獲得ステップ、
前記複数種類の画像情報のうち、前記画像表示領域に表示する画像を選択するための画像選択情報を獲得する画像選択情報獲得ステップ、
前記画像選択情報に基づき、選択された種類の画像情報を前記画像表示領域に表示するための表示画像情報を生成する表示画像情報生成ステップ、
前記生成した表示画像情報を表示画像情報保持手段に保持する表示画像情報保持ステップ、
前記画像保持制御手段に保持された表示画像情報を前記画像表示領域に表示するステップ、
を実行する画像表示方法であって、
前記コンピュータは、
前記表示画像情報生成ステップでは、前記画像選択情報にて表示する画像として選択されなかった種類の画像についても、非選択画像情報として表示画像情報を生成し、
前記表示画像情報保持ステップでは、前記非選択画像情報をも前記表示画像情報保持手段に保持すること、
を特徴とする画像表示方法。 In an image display method for acquiring a plurality of types of image information using a computer and displaying the acquired image information in an image display area,
Computer
As the image information, an image information acquisition step of acquiring partial image information that is image information for displaying a part of the image ;
An image selection information acquisition step for acquiring image selection information for selecting an image to be displayed in the image display area from the plurality of types of image information;
A display image information generating step for generating display image information for displaying the selected type of image information in the image display area based on the image selection information;
Display image information holding step of holding the generated display image information Viewing the image information holding means,
Displaying the display image information held in the image holding control means in the image display area;
An image display method of the execution,
The computer
In the display image information generation step, display image information is generated as non-selected image information for the types of images that are not selected as images to be displayed in the image selection information,
In the display image information holding step, the non-selected image information is also held in the display image information holding unit;
An image display method characterized by the above. 請求項７に係る画像表示方法において、さらに、
コンピュータは、
前記画像情報獲得ステップにおいて、さらに、前記画像情報として、前記画像の全体を表示する画像情報である全体画像情報を獲得し、
前記表示画像情報生成ステップにおいて、前記画像選択情報において選択されなかった画像が、前記全体画像情報に対応する場合には、当該全体画像情報に基づく前記表示画像情報を前記表示画像情報保持手段に保持させないこと、
を特徴とする画像表示方法。 The image display method according to claim 7 , further comprising:
Computer
In the image information acquisition step, further, as the image information, acquiring overall image information that is image information for displaying the entire image,
Holding in the display image information generation step, the not selected in the image selection information image, in the case corresponding to the entire image information, the display image information based on the entire image information to the display image information holding means Do not let,
An image display method characterized by the above.
JP2004177089A 2004-06-15 2004-06-15 Image display device Expired - Fee Related JP4279731B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004177089A JP4279731B2 (en) 2004-06-15 2004-06-15 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004177089A JP4279731B2 (en) 2004-06-15 2004-06-15 Image display device

Publications (2)

Publication Number Publication Date
JP2006003416A JP2006003416A (en) 2006-01-05
JP4279731B2 true JP4279731B2 (en) 2009-06-17

Family

ID=35771891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004177089A Expired - Fee Related JP4279731B2 (en) 2004-06-15 2004-06-15 Image display device

Country Status (1)

Country Link
JP (1) JP4279731B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180332864A1 (en) * 2017-05-17 2018-11-22 Zhejiang University Of Technology Continuous On-Board Processing of Seafood after Fishing on the Sea
JP7272171B2 (en) * 2019-08-21 2023-05-12 株式会社Ｊｖｃケンウッド Electronic equipment management device and warning method

Also Published As

Publication number Publication date
JP2006003416A (en) 2006-01-05

Similar Documents

Publication Publication Date Title
KR101082259B1 (en) System, method, and computer-readable recording medium for controlling stereo glasses shutters
CN104917990B (en) Video frame rate compensation is carried out by adjusting vertical blanking
JP3268779B2 (en) Variable pixel depth and format for video windows
US8878904B2 (en) System, method, and computer program product for increasing an LCD display vertical blanking interval
EP1285429B1 (en) A graphics subsystem including a ramdac ic with digital video storage interface for connection to a graphics bus using dma
US7423642B2 (en) Efficient video frame capturing
US20100164966A1 (en) Timing controller for graphics system
US20060145941A1 (en) Display system and host device for outputing image signal and method therefor
WO2007126904A2 (en) System, method, and computer program product for controlling stereo glasses shutters
US20120007875A1 (en) Multiple Monitor Video Control
KR20030081463A (en) Image display system
US20140285505A1 (en) Image processing apparatus and image display system
JP2024038128A (en) System and method for driving display
EP0918278B1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
US20220345769A1 (en) Image data processing device and method, and display device
US8441493B2 (en) Network hardware graphics adapter compression
US8203565B2 (en) Device control using data communication
WO2016146992A1 (en) A method of processing display data
JP4279731B2 (en) Image display device
JP4170253B2 (en) Image display device
US6782134B2 (en) Transmission apparatus of video information, transmission system of video information and transmission method of video information
JP4708410B2 (en) Image display device
JP7076478B2 (en) Semiconductor devices, display devices, electronic devices, image processing methods
CN108243293B (en) Image display method and system based on virtual reality equipment
JP2005122119A (en) Video interface device in system constituted of mpu and video codec

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees