JP4279217B2 - Plasma processing apparatus and method for manufacturing solar cell using the same - Google Patents
Plasma processing apparatus and method for manufacturing solar cell using the same Download PDFInfo
- Publication number
- JP4279217B2 JP4279217B2 JP2004210469A JP2004210469A JP4279217B2 JP 4279217 B2 JP4279217 B2 JP 4279217B2 JP 2004210469 A JP2004210469 A JP 2004210469A JP 2004210469 A JP2004210469 A JP 2004210469A JP 4279217 B2 JP4279217 B2 JP 4279217B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- processing apparatus
- plasma processing
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
本発明は、プラズマを用いて基板に種々の処理を施すプラズマ処理装置に関し、特に、ＣＶＤ（化学気相成長）処理により基板に薄膜を形成するのに適したプラズマ処理装置及びこれを用いた太陽電池の製造方法に関するものである。 The present invention relates to a plasma processing apparatus that performs various processes on a substrate using plasma, and in particular, a plasma processing apparatus suitable for forming a thin film on a substrate by a CVD (chemical vapor deposition) process and a solar system using the plasma processing apparatus. The present invention relates to a battery manufacturing method .
従来、半導体や電子部品における薄膜形成等は、プラズマを用いて行われることが多く、特に、太陽電池等の薄膜形成には、プラズマ処理の代表例であるＣＶＤ手法を用いたプラズマＣＶＤ装置等が利用されている。
プラズマＣＶＤ手法とは、電磁波等のエネルギーを電子を介して、ガスを電離、解離することにより、反応ガスを化学的に活性なラジカルとし、さらに、ラジカルが基板等に堆積することにより、基板上に薄膜を形成させる手法をいう。
このＣＶＤ手法を用いた薄膜形成装置として、例えば、特許文献１に示されるものがある。これは、平行平板型の電極の間で放電させてプラズマを形成するもので、基板に対向する対向電極の表面に複数の溝を設け、この溝によってホロー放電を発生させるものである。そして、この溝の深さを部分的に調整してプラズマの密度を均一にしようとするものである。
Conventionally, thin film formation and the like in semiconductors and electronic parts are often performed using plasma, and in particular, for forming thin films such as solar cells, a plasma CVD apparatus using a CVD method, which is a typical example of plasma processing, is used. It's being used.
The plasma CVD method is to ionize and dissociate gas via electrons with energy such as electromagnetic waves, etc., to make the reaction gas chemically active radicals, and further, the radicals are deposited on the substrate etc. This is a technique for forming a thin film.
As a thin film forming apparatus using this CVD method, for example, there is one disclosed in
近年、太陽電池の生産性の向上及び生産コストの大幅な低減を効果的に実現させるために、成膜される基板の大面積化、成膜速度の向上等が求められている。
しかしながら、前記特許文献１に開示されているものは、特定の電極形状において予めプラズマ密度の大小がわかっている場合において、ホロー放電を発生させようとする溝の深さを増減させて均一化するために、プラズマ分布の正しい予想を必要とするが、プラズマ分布は、電力、ガス圧、ガス種等の放電条件により変化するために、予測は簡単ではないという問題がある。また、大面積・高速成膜を実現する場合において、超高周波電圧の波長λが電極の大きさよりも小さく（例えばλ／4＜電極直径）なれば、溝の深さの調整だけでは均一化は困難となる。
In recent years, in order to effectively realize improvement in productivity of solar cells and a significant reduction in production cost, it is required to increase the area of a substrate on which a film is formed and to improve the film formation rate.
However, the technique disclosed in
本発明は、上記問題点に鑑み、成膜速度の向上及び生産コストの低減、並びに成膜品質の向上を効果的に図ることができるプラズマ処理装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a plasma processing apparatus capable of effectively improving the deposition rate, reducing the production cost, and improving the deposition quality.
上記課題を解決するために、本発明は以下の手段を採用する。
すなわち、本発明にかかるプラズマ処理装置は、内部圧力を調整可能に設けられたチャンバーと、該チャンバー内に基板を保持するように設けられ、接地されている基板電極と、前記チャンバー内に該基板電極に対向して間隔を空けて設けられた対向電極と、を備え、前記基板電極と前記対向電極との間でプラズマが形成されるプラズマ処理装置において、前記対向電極には、前記基板電極側に設けられ、超高周波電力を供給される第一放電電極と、該第一放電電極の前記基板電極に対して反対側に絶縁体を介して設けられ、接地された第二放電電極と、少なくとも前記絶縁体と前記第一放電電極とを貫通して複数形成され、前記間隔内に成膜ガスを供給するガス噴出孔と、該ガス噴出孔の間に設けられたガス排気部と、が備えられ、前記ガス噴出孔内で前記第一放電電極および前記第二放電電極によってマイクロホロープラズマが形成されることを特徴とする。
In order to solve the above problems, the present invention employs the following means.
That is, a plasma processing apparatus according to the present invention includes a chamber provided so that the internal pressure can be adjusted, a substrate electrode provided to hold the substrate in the chamber and grounded, and the substrate in the chamber. A counter electrode provided opposite to the electrode at an interval, and in the plasma processing apparatus in which plasma is formed between the substrate electrode and the counter electrode, the counter electrode includes the substrate electrode side A first discharge electrode that is supplied with super-high frequency power, a second discharge electrode that is provided on the opposite side of the first discharge electrode with respect to the substrate electrode, and is grounded, and at least A plurality of gas injection holes that are formed through the insulator and the first discharge electrode and supply a film forming gas within the interval, and a gas exhaust part provided between the gas injection holes are provided. It is, the moth By the in ejection hole first discharge electrode and the second discharge electrode, characterized in that micro hollow plasma is formed.
本発明によれば、基板を基板電極上に保持した状態で、多数のガス噴出孔から成膜ガスを基板と第一放電電極との間に供給し、第一放電電極に超高周波電力を印加すると、接地された基板電極との間に、電子の閉じ込め効果により高密度の超高周波プラズマが生成される。
このように、複数形成されたガス噴出孔から成膜ガスを供給しているので、ガス組成に偏りがなく基板面内の超高周波プラズマは均一な密度となる。
また、同時に絶縁体を挟んで配置された第一放電電極と第二放電電極との間で小径のガス噴出孔内にマイクロホロー放電が発生し、これによりガス噴出孔内に高密度のマイクロホロープラズマが発生する。多数の小孔を密に設けることで電極面内に均一なマイクロホロー放電を生成できる。ガス圧が高い（例えば５００Pa以上）場合、小孔内に高密度のマイクロホロー放電としてプラズマが維持される。このマイクロホロープラズマが成膜ガスの流れに乗って基板と第一放電電極との間に流入し、超高周波プラズマと一体となって、基板に作用するプラズマ密度が高くなる。
このように、基板面に均一で高密度のプラズマが形成されるので、例えば均一膜質の成膜を高速に生成できる。
また、第二放電電極は接地されるだけであるので、電極構造が簡素で、安価に製造できる。
なお、ガス噴出孔は、略均等配置とされている場合には、マイクロホロープラズマは基板面内で一層均一な密度とできる。
According to the present invention, while the substrate is held on the substrate electrode, the film forming gas is supplied between the substrate and the first discharge electrode from a large number of gas ejection holes, and the ultrahigh frequency power is applied to the first discharge electrode. Then, high-density ultrahigh-frequency plasma is generated between the grounded substrate electrode and the electron confinement effect.
Thus, since the film forming gas is supplied from the plurality of formed gas ejection holes, there is no bias in the gas composition, and the ultrahigh frequency plasma in the substrate surface has a uniform density.
At the same time, micro-hollow discharge is generated in the small-diameter gas ejection hole between the first discharge electrode and the second discharge electrode, which are arranged with the insulator sandwiched therebetween, thereby causing high-density micro-hollow in the gas ejection hole. Plasma is generated. By providing a large number of small holes densely, a uniform micro hollow discharge can be generated in the electrode surface. When the gas pressure is high (for example, 500 Pa or more), the plasma is maintained as a high-density micro hollow discharge in the small holes. This micro-hollow plasma rides on the flow of the deposition gas and flows between the substrate and the first discharge electrode, and becomes integrated with the ultrahigh frequency plasma, and the plasma density acting on the substrate is increased.
As described above, since uniform and high-density plasma is formed on the substrate surface, for example, uniform film formation can be generated at high speed.
Further, since the second discharge electrode is only grounded, the electrode structure is simple and can be manufactured at low cost.
In addition, when the gas ejection holes are substantially evenly arranged, the micro hollow plasma can have a more uniform density in the substrate surface.
前記第二放電電極には、接地に代えて直流電圧または高周波電圧を印加するのが好適である。
このようにすると、第一放電電極と第二放電電極との間で形成されるマイクロホロー放電が接地に比べてより強くなるので、ガス噴出孔内に形成されるマイコロホロープラズマの密度が一層増加し、超高周波プラズマと組み合わされたプラズマ密度が増加して成膜速度をさらに向上できる。
It is preferable to apply a DC voltage or a high-frequency voltage to the second discharge electrode instead of grounding .
In this case, since the micro hollow discharge formed between the first discharge electrode and the second discharge electrode is stronger than the ground, the density of the myco-hollow plasma formed in the gas ejection hole is further increased. The plasma density combined with the ultra-high frequency plasma increases and the film formation rate can be further improved.
また、本発明にかかるプラズマ処理装置では、前記チャンバー内の圧力は、５００Ｐａ以上に保持されていることを特徴とする。 The plasma processing apparatus according to the present invention is characterized in that the pressure in the chamber is maintained at 500 Pa or more.
このように、チャンバー内の圧力は、５００Ｐａ以上に保持されているので、小径のガス噴出孔でもマイクロホロー放電が有効に発生させることができる。これにより、ガス噴出孔の径を細くしてガス噴出孔の数を増加させることにより、生成されるプラズマの密度を基板面内で均一にできるので、成膜品質を向上させることができる。 Thus, since the pressure in the chamber is maintained at 500 Pa or more, micro-hollow discharge can be effectively generated even with a small-diameter gas ejection hole. Thus, by reducing the diameter of the gas ejection holes and increasing the number of gas ejection holes, the density of the generated plasma can be made uniform in the substrate plane, so that the film formation quality can be improved.
また、本発明にかかるプラズマ処理装置では、前記基板電極に保持された前記基板と、前記対向電極との間隔は、１０ｍｍ以下とされていることを特徴とする。 In the plasma processing apparatus according to the present invention, the distance between the substrate held by the substrate electrode and the counter electrode is 10 mm or less.
このように、基板と、前記対向電極との間隔は、１０ｍｍ以下とされているので、ラジカル同士あるいはラジカルと母ガスのシランとが衝突する頻度が低下する。このため、高次シランの発生が抑制されるので、例えば膜質の低下を防止することができる。 Thus, since the space | interval of a board | substrate and the said counter electrode is 10 mm or less, the frequency with which radicals collide with radicals or silane of mother gas falls. For this reason, since generation | occurrence | production of higher order silane is suppressed, the fall of film quality can be prevented, for example.
また、本発明にかかるプラズマ処理装置では、前記基板電極を前記対向電極に対向させた状態で搬送する基板搬送手段が備えられていることを特徴とする。 Moreover, the plasma processing apparatus according to the present invention is characterized in that a substrate transfer means for transferring the substrate electrode in a state of facing the counter electrode is provided.
第一放電電極に超高周波電力を供給しているので、成膜の均一性の観点から寸法が限定される。すなわち、定在波の１／４波長が電極と同等の長さになること、また、電極上での電力減衰が生じるため、電極の電圧分布が不均一となることから大面積製膜が困難となる。
本発明によれば、基板電極を対向電極に対向させた状態で搬送する基板搬送手段が備えられているので、対向電極で生成されたプラズマは、基板搬送手段により所定の速度で、搬送される搬送方向に長い基板に連続的に作用し、結果的に、基板全面に薄膜を形成することができる。
このように、基板搬送手段が基板を対向電極に対向配置させた状態で搬送させるので、基板と同等の大きさの対向電極を設けることなく、長い大面積の基板に薄膜を形成することができる。このため、スループット（生産性）は格段に向上することができる。
なお、対向電極は、処理の程度に応じて同一チャンバー内に搬送方向に複数個設けられていてもよい。
Since the super-high frequency power is supplied to the first discharge electrode, the dimensions are limited from the viewpoint of film formation uniformity. That is, the quarter wavelength of the standing wave becomes the same length as that of the electrode, and power attenuation occurs on the electrode, so that the voltage distribution of the electrode becomes non-uniform, making it difficult to form a large area film. It becomes.
According to the present invention, since the substrate transport means for transporting the substrate electrode in a state of facing the counter electrode is provided, the plasma generated by the counter electrode is transported at a predetermined speed by the substrate transport means. A thin film can be formed on the entire surface of the substrate as a result of continuously acting on the substrate that is long in the transport direction.
As described above, since the substrate transporting means transports the substrate in a state of being opposed to the counter electrode, a thin film can be formed on a long large-area substrate without providing a counter electrode having the same size as the substrate. . For this reason, throughput (productivity) can be remarkably improved.
Note that a plurality of counter electrodes may be provided in the transport direction in the same chamber depending on the degree of processing.
また、本発明にかかるプラズマ処理装置では、前記ガス噴出孔は、前記基板電極の搬送方向に対して直交する方向に所定間隔空けて配置された孔列を形成し、該孔列は、前記搬送方向に複数列設けられ、前記ガス排気部は、前記孔列の間に前記対向電極を貫通して形成されていることを特徴とする。
Moreover, in the plasma processing apparatus according to the present invention, the gas ejection holes form hole rows arranged at predetermined intervals in a direction orthogonal to the transfer direction of the substrate electrode, and the hole rows A plurality of rows are provided in the direction, and the gas exhaust portion is formed to penetrate the counter electrode between the row of holes.
このように、ガス噴出孔は、基板電極の搬送方向に対して直交する方向（幅方向）に所定間隔空けて配置された孔列を形成され、孔列の間にガス排気部を設けているので、搬送方向に対して直交する方向に均一なプラズマが効率的に形成される。また、孔列は、搬送方向に複数列設けられているので、孔列毎にプラズマが基板に連続的に作用する。このため、長い基板に対して幅方向に均一品質の薄膜を効率的に形成することができる。 As described above, the gas ejection holes are formed with a row of holes arranged at a predetermined interval in a direction (width direction) orthogonal to the transport direction of the substrate electrode, and a gas exhaust unit is provided between the hole rows. Therefore, uniform plasma is efficiently formed in a direction orthogonal to the transport direction. Since a plurality of hole rows are provided in the transport direction, plasma continuously acts on the substrate for each hole row. For this reason, a uniform quality thin film can be efficiently formed in the width direction on a long substrate.
また、本発明にかかるプラズマ処理装置では、複数の前記対向電極を、前記基板電極の搬送方向に略直交して直列配置したことを特徴とする。 In the plasma processing apparatus according to the present invention, the plurality of counter electrodes are arranged in series substantially perpendicular to the transport direction of the substrate electrode.
このように、複数の前記対向電極を、前記基板電極の搬送方向に略直交して直列配置したので、幅方向に長いすなわち幅方向にも搬送方向にも長い大面積の基板に対して均一品質の薄膜を高速に形成することができる。 As described above, since the plurality of counter electrodes are arranged in series substantially orthogonal to the transport direction of the substrate electrode, uniform quality is obtained with respect to a large-area substrate that is long in the width direction, that is, long in both the width direction and the transport direction The thin film can be formed at high speed.
前記プラズマ処理装置は、大要電池を構成する薄膜を形成するのに好適である。
前記太陽電池としては、例えば、ｐ型シリコン層、ｎ型シリコン層及びｉ型シリコン層からなるｐｉｎ構造またはｎｉｐ構造の多結晶シリコン層を少なくとも１層有する太陽電池、ｐ型シリコン層、ｎ型シリコン層及びｉ型シリコン層からなるｐｉｎ構造またはｎｉｐ構造のアモルファスシリコン層を少なくとも１層有する太陽電池、ｐｉｎ構造またはｎｉｐ構造の多結晶シリコン層と、ｐｉｎ構造またはｎｉｐ構造のアモルファスシリコン層とを積層して２層構造としたいわゆるタンデム型の太陽電池、ｐｉｎ構造またはｎｉｐ構造のアモルファスシリコン層、ｐｉｎ構造またはｎｉｐ構造の多結晶シリコン層、ｐｉｎ構造またはｎｉｐ構造の別の多結晶シリコン層を積層して３層構造としたいわゆるトリプル型の太陽電池が挙げられる。
The plasma processing apparatus is suitable for forming a thin film constituting a main battery.
Examples of the solar cell include a solar cell having at least one pin structure or nip structure polycrystalline silicon layer composed of a p-type silicon layer, an n-type silicon layer, and an i-type silicon layer, a p-type silicon layer, and an n-type silicon. A solar cell having at least one pin structure or nip structure amorphous silicon layer comprising a layer and an i-type silicon layer, a pin structure or nip structure polycrystalline silicon layer, and a pin structure or nip structure amorphous silicon layer A so-called tandem solar cell having a two-layer structure, an amorphous silicon layer having a pin structure or a nip structure, a polycrystalline silicon layer having a pin structure or a nip structure, and another polycrystalline silicon layer having a pin structure or a nip structure. A so-called triple solar cell having a three-layer structure can be given.
本発明のプラズマ処理装置によれば、基板面に均一で高密度のプラズマが形勢されるので、成膜速度の向上及び生産コストの低減、並びに成膜品質の向上を効果的に図ることができるという効果を奏する。 According to the plasma processing apparatus of the present invention, since uniform and high-density plasma is formed on the substrate surface, it is possible to effectively improve the film forming speed, reduce the production cost, and improve the film forming quality. There is an effect.
以下に、本発明にかかる実施形態について、図面を参照して説明する。
〔第一実施形態〕
図１は、本発明の第一実施形態に係るプラズマＣＶＤ装置（プラズマ処理装置）１の構成を示す模式断面図である。図２は、図１のチャンバー１０の内部を拡大して示す斜視図である。
プラズマＣＶＤ装置１について、図１を用いて説明する。チャンバー１０には基板電極３と基板電極３を搬送方向へ移動させる複数のローラ（基板搬送手段）７と、対向電極装置９が設けられている。また、チャンバー１０には図示しない真空ポンプと原料ガス供給源と、例えば６０MHｚの超高周波電力を供給する超高周波電源とが接続されている。超高周波電源としては、１３．５６MHｚ〜２００MHｚの間で選択される。
Embodiments according to the present invention will be described below with reference to the drawings.
[First embodiment]
FIG. 1 is a schematic cross-sectional view showing the configuration of a plasma CVD apparatus (plasma processing apparatus) 1 according to the first embodiment of the present invention. FIG. 2 is an enlarged perspective view showing the inside of the
The
基板電極３は、複数のローラ７により搬送方向５の方向へ移動させられる。基板電極３はローラ７を介して電気的に接地されている。
対向電極装置９は、チャンバー１０の搬送方向５に対して略中央部に設置されており、その長手方向６が基板電極３の搬送方向５に直交するように設けられている。
The
The
対向電極装置９の構成について、図３〜図５により説明する。
図３は、図２のＡ−Ａ断面を、図４は図３のＸ−Ｘ断面を、図５は図３のＹ−Ｙ断面を示している。
対向電極装置９には、図３に示すようにその長手方向６に５個の対向電極１５が直列に連接して取り付けられている。
The configuration of the
3 shows the AA cross section of FIG. 2, FIG. 4 shows the XX cross section of FIG. 3, and FIG. 5 shows the YY cross section of FIG.
As shown in FIG. 3, five
対向電極１５は上から見た時、例えば一辺が６０ｃｍの正方形をしており、したがって、対向電極装置９の長手方向６の長さは略３ｍである。この一辺の長さは、超高周波電源１３から供給される超高周波電力の１／４波長より短い長さで選択される。
対向電極１５には、基板電極３と対向してそれと略平行に設置された第一放電電極１７と、第一放電電極１７の基板電極３に対して反対側（上側）に取り付けられた絶縁体１９と、絶縁体１９の第一放電電極１７に対して反対側（上側）に取り付けられた第二放電電極２１とが設けられている。
When viewed from above, the
The
第一放電電極１７は、直方体形状をし、例えばステンレスで形成されている。第一放電電極１７は、超高周波電力が印加されるように超高周波電源１３と接続されている。
第一放電電極１７と基板１１との間隔は、例えば５ｍｍとされている。
絶縁体１９は、直方体形状をし、例えばアルミナで形成されている。
第二放電電極２１は、図５に示されるように、長手方向６に延設された中空の細長いかまぼこ形状のものが多数設けられ、これらが長手方向６両端部において集合部に接続されている。第二放電電極２１は、例えばステンレスで形成されており、電気的に接地されている。また、第二放電電極２１は、成膜ガス供給源と接続されており、中空部には成膜ガスが充満されるように構成されている。
The
The distance between the
The
As shown in FIG. 5, the
第二放電電極２１の隣り合うかまぼこ形状のものの間には、長手方向６に延設され、鉛直方向８に対向電極１５を貫通して、ガス排気用スリット（ガス排気部）２３が設けられている。
搬送方向５における隣り合うガス排気用スリット２３の間には、第二放電電極２１の下面、絶縁体１９及び第一放電電極１７を鉛直方向８に貫通するガス噴出孔２５が設けられている。ガス噴出孔２５は、第二放電電極２１の中空部に流入した成膜ガスを対向電極１５と基板１１の間の空間に噴出するように構成されている。
A gas exhaust slit (gas exhaust part) 23 is provided between the adjacent discharge portions of the
Between the adjacent gas exhaust slits 23 in the
ガス噴出孔２５は、例えば絶縁体１９部での直径が１ｍｍで、第一放電電極１７では１ｍｍより大きくなっている。ガス噴出孔２５は、長手方向６に例えば２ｍｍ間隔で列状に配置され孔列２７を形成している。
ガス噴出孔２５の直径は、主として成膜圧力により決定でき、成膜圧力が高くなれば小さくでき、低くなれば大きくなる。大気圧程度の成膜圧力であれば、数十μｍ程度とできる。５００Ｐａ程度では３ｍｍとなる。
The
The diameter of the
以上説明した本実施形態にかかるプラズマＣＶＤ装置１の作用について説明する。
基板１１が保持された基板電極３をチャンバー１０内にローラ７によって搬送した後、チャンバー１０を密閉状態とする。
続いて、チャンバー内１０に接続されている真空ポンプ(図示略)を作動させ、真空排気し、チャンバー１０内を減圧する。
その後、チャンバー１０内に成膜ガス供給源から成膜ガスを送り込むとともに、対向電極装置９を構成する対向電極１５の第一放電電極１７へ６０ＭＨｚの超高周波電力を供給すると対向電極装置９と基板１１との間に後述するように濃密な成膜プラズマが形成される。そして、ローラ７を駆動して基板電極３を搬送方向５へ所定速度で搬送する。
これにより、成膜プラズマによって成膜ガスが励起されて解離し、対向電極装置９の下方を所定速度で搬送される基板１１に連続的に作用し、薄膜を形成する。
The operation of the
After the
Subsequently, a vacuum pump (not shown) connected to the inside of the
Thereafter, when the film forming gas is fed into the
As a result, the deposition gas is excited and dissociated by the deposition plasma, and continuously acts on the
以下、対向電極装置９の作用について説明する。
図４及び図５において、超高周波電源１３から第一放電電極１７に６０ＭＨｚの超高周波電力が供給されると、第一放電電極１７と接地された基板電極３との間に、グロー放電が発生し、高密度の超高周波プラズマ２９が形成される。
超高周波プラズマ２９は、平行に配置された平板同士の第一放電電極１７と基板電極３との間に形成されるので、略均一の密度で形成される。
Hereinafter, the operation of the
4 and 5, when 60 MHz ultrahigh frequency power is supplied from the ultrahigh
Since the
一方、ガス噴出孔２５内において、第一放電電極１７と接地された第二放電電極２１との間に、マイクロホロー放電が発生し、高密度のマイクロホロープラズマ３１が形成される。
なお、本実施形態では、第二放電電極２１は電極構造の簡素化を考慮して接地構造としているが、第二放電電極２１に直流電圧または高周波電圧を印加するようにしてもよい。このようにすると、第一放電電極１７と第二放電電極２１との間で発生するマイクロホロー放電が接地の場合と比べてより強くなるので、マイクロホロープラズマ３１の密度が一層増加することになる。
On the other hand, in the
In the present embodiment, the
第二放電電極２１の内部を通ってガス噴出孔２５に供給される成膜ガスは、一部このマイクロホロープラズマ３１によって分解されるとともに、マイクロホロープラズマ３１を第一放電電極１７と基板電極３との間に押し出す。
そして、成膜ガスは、ガス排気用スリット２３から外部に排気される。これらの成膜ガスの動きによってマイクロホロープラズマ３１は、第一放電電極１７と基板電極３との間に拡散されて、超高周波プラズマ２９と一体となり、非常に高密度な成膜プラズマが形成される。
ガス噴出孔２５は、第一放電電極１７の部分で径が拡大しているので、マイクロホロープラズマ３１の拡散を促進できる。
The film forming gas supplied to the gas ejection holes 25 through the inside of the
Then, the film forming gas is exhausted to the outside through the gas exhaust slit 23. Due to the movement of these film forming gases, the micro
Since the diameter of the
ガス噴出孔２５は、対向電極装置９の長手方向６に均一間隔で列状に配置された孔列２７を形成しているので、成膜プラズマは長手方向６において略均一な密度を持つように形成される。また、孔列２７は基板１１の搬送方向５に複数、例えば２００列形成され、かつ隣り合う孔列２７の間にガス排気用スリット２３が配置されているので、長手方向６に均一な成膜プラズマは効率的に形成される。
なお、隣り合う孔列２７のガス噴出孔２５の長手方向６における位置をずらして、例えば千鳥状にすれば、成膜の均一性をさらに向上させることができる。
Since the gas ejection holes 25
In addition, if the positions in the
この時、基板１１と第一放電電極１７との間隔が５ｍｍと小さいので、ラジカル同士あるいはラジカルと成膜ガスのシランとが衝突する頻度が低下する。このため、高次シランの発生が抑制されるので、膜質の低下を防止することができる。
At this time, since the distance between the
このようにして、発生した高密度の成膜プラズマにより、成膜ガス供給源から第二放電電極２１及びガス噴出孔２５を経由して供給される成膜ガスが励起されて解離し、対向電極装置９の下方を所定速度で搬送される基板１１に連続的に作用し、薄膜を形成する。
このように、高密度の成膜プラズマにより成膜されるので、成膜形成量が多くなり、成膜速度が向上する。
In this way, the generated high-density film-forming plasma excites and dissociates the film-forming gas supplied from the film-forming gas supply source via the
As described above, since the film is formed by the high-density film formation plasma, the amount of film formation is increased and the film formation speed is improved.
この時、孔列２７は基板１１の搬送方向５に複数設けられているので、基板１１が搬送される間に孔列２７毎に成膜プラズマが基板１１に連続的に作用する。したがって、搬送方向に６０ｃｍの対向電極装置９でも、例えば、３ｍの長い基板１１に対して均一品質の成膜を効率的に形成することができる。
このように、例えば、３ｍ×３ｍの大面積の基板１１でも、同じ大きさの対向電極装置９を設けることなく成膜を形成できるので、成膜効率を向上できるし、プラズマＣＶＤ装置の製造コストを安価とできる。
At this time, since a plurality of
Thus, for example, even on a
なお、本実施形態では、基板１１が搬送されつつ対向電極装置９によって成膜されているが、本発明はこれに限定されるものではない。
すなわち、基板電極３と、対向電極装置９または対向電極１５とを固定して設け、基板電極３に保持された基板１１に成膜することとしてもよい。
また、基板１１及び基板電極３を固定して、対向電極装置９を移動させてもよい。
いずれにしても、基板１１と第一放電電極１７との間に、高密度のプラズマが形成できるので、成膜速度を向上させることができる。
In the present embodiment, the
That is, the
Alternatively, the
In any case, since a high-density plasma can be formed between the
なお、本実施形態では、ガス噴出孔２５は対向電極装置９の長手方向６に展設された列状に配置されているが、これに限定されるものではない。
例えば、図７に示すように、ガス噴出孔２５を正六角形の各頂点の位置に配置し、各正六角形の中心にガス排気用孔２４を設けるようにしてもよい。
このようにすると、ガス排気用スリット２３は最も密に配置できるので、成膜品質及び成膜速度の向上を図ることができる。
In the present embodiment, the gas ejection holes 25 are arranged in rows extending in the
For example, as shown in FIG. 7, the gas ejection holes 25 may be arranged at the positions of the apexes of the regular hexagon, and the gas exhaust holes 24 may be provided at the centers of the regular hexagons.
In this way, the gas exhaust slits 23 can be arranged most densely, so that the film formation quality and film formation speed can be improved.
〔第二実施形態〕
次に、本発明の第二実施形態に係るプラズマCVD装置１について、図６を用いて説明する。
本実施形態は、太陽電池用発電層となるシリコン膜の成膜を行うものであり、成膜を行うチャンバー１０が複数直列に配置されている点で前述した第一実施形態のものと異なる。その他の構成要素については前述した第一実施形態のものと同じであるので、第一実施形態と同じ部材には同じ符号を付して、説明を省略する。
[Second Embodiment]
Next, a
This embodiment forms a silicon film to be a solar cell power generation layer, and is different from that of the first embodiment described above in that a plurality of
図６は、本発明の第二実施形態に係るプラズマＣＶＤ装置の構成を示す模式断面図である。
本実施形態に係るプラズマＣＶＤ装置１は、ゲートバルブ２０を介して連結される複数のチャンバー１０を備えている。
これらチャンバー１０は、形成する薄膜に対応してそれぞれ設けられるものであり、例えば、太陽電池を構成するｐｉｎ構造のシリコン層を形成する場合には、ｐ型シリコン層、ｉ型シリコン層、ｎ型シリコン層を形成するそれぞれのチャンバー１０が設けられることとなる。
チャンバー１０間に設けられたゲートバルブ２０には、例えば、チャンバー１０間で互いに原料ガスの混入を抑えるために不活性ガスを噴射するゲートガス導入部等が備えられている。
FIG. 6 is a schematic cross-sectional view showing the configuration of the plasma CVD apparatus according to the second embodiment of the present invention.
The
These
The
チャンバー１０には、第一実施形態と同様に、３ｍ×６０ｃｍの対向電極装置９がその長手方向が基板１１の搬送方向５に直交するように設けられている。
また、基板１１の下方には、対向電極装置９に対して対向配置されたローラ７が設けられている。このローラ７は、チャンバー１０内で基板１１を所定速度で搬送方向５に移動させることができる。
基板１１は、３ｍ×３ｍの大きさで、基板電極３上に配置され、ローラ７下部のヒータにより所定の温度、例えば１６０℃に加熱されている。基板１１は基板電極３と一体となってローラ７上を移動する。
Similar to the first embodiment, a
Further, below the
The
次に、上記構成からなるプラズマＣＶＤ装置１により基板１１上に薄膜を形成する処理工程について、簡単に説明する。
まず、例えばガラスの表面に透明電極が形成された基板１１が配された基板電極３をｐ室チャンバー１０内に配置してｐ型シリコン層を成膜する。次いで、基板１１をｉ室チャンバー１０に移動させてｉ型シリコン層を成膜する。次いで、基板１１をｎ室チャンバー１０に移動させてｎ型シリコン層を成膜する。
その後、この基板１１は、プラズマＣＶＤ装置１から取り出され、更に、第２透明電極及び裏面電極が順次形成されることにより、太陽電池が製造される。
Next, a processing process for forming a thin film on the
First, for example, a
Thereafter, the
前述の各室での成膜工程は略同一であるので、代表してｉ室での成膜工程について説明する。
ｐ室チャンバー１０でｐ型シリコン層が成膜された基板１１は、ｉ室チャンバー１０内に配置される。そして、真空排気装置(図示略)によってｉ室チャンバー１０内を図示しない真空ポンプによって真空排気させ、例えば１０-4Ｐａまで減圧する。
次いで、チャンバー１０内に成膜ガス供給源から成膜ガスとしてシラン（ＳｉＨ４）ガス１００ｓｃｃｍと水素（Ｈ２）ガス１ｋｓｃｃｍを送り込みチャンバー内を１ｋＰａに調整し、６０ＭＨｚの超高周波電力を供給することで、対向電極装置９と基板１１との間に成膜プラズマを発生させる。
３台の対向電極装置９で発生された成膜プラズマは、対向電極装置９と対向した状態で所定の速さで搬送される基板１１にそれぞれ連続的に作用し、結果的に、基板１１全面に多結晶ｉ型シリコン層薄膜が形成される。
Since the film forming process in each chamber is substantially the same, the film forming process in the i chamber will be described as a representative.
The
Next, silane (SiH 4 ) gas 100 sccm and hydrogen (H 2 )
The film-forming plasmas generated by the three
この条件で形成された多結晶ｉ型シリコン層は、全領域でシリコン膜厚が±１０％、膜質を示す結晶性（ラマン分光による結晶シリコンのピーク強度Ｉｃとアモルファスシリコンのピーク強度Ｉａの比のＩｃ／Ｉａで評価）Ｉｃ／Ｉａは３〜５と良好な膜厚及び膜質均一性を有している。 The polycrystalline i-type silicon layer formed under these conditions has a silicon film thickness of ± 10% in all regions, and the crystallinity showing the film quality (the ratio of the peak intensity Ic of crystalline silicon to the peak intensity Ia of amorphous silicon by Raman spectroscopy) Evaluation by Ic / Ia) Ic / Ia has a good film thickness and film quality uniformity of 3 to 5.
次に、アモルファスシリコンの製膜に関しても、成膜ガスとして、シラン（ＳｉＨ４）ガス１００ｓｃｃｍと水素（Ｈ２）ガス２００ｓｃｃｍを供給し、チャンバー内圧力を５００Ｐａに調整し、基板電極１１を移動させながら基板全面にアモルファスｉ型シリコン層薄膜を形成する。この条件で形成されたアモルファスｉ型シリコン層は、均一性としては、全領域でシリコン膜厚が±１０％、水素含有量が１４〜１６％と良好な膜厚及び膜質均一性を有している。
Next, as for film formation of amorphous silicon, silane (SiH 4 ) gas 100 sccm and hydrogen (H 2 ) gas 200 sccm are supplied as film formation gases, the pressure in the chamber is adjusted to 500 Pa, and the
なお、ｐ室では、ｉ室での成膜ガスに適正なｐ型不純物ガス（例えばＢ２Ｈ６等）を加えることによって、ｐ型結晶性シリコン層またはｐ型アモルファスシリコン層を成膜することができる。
また、ｎ室では、ｉ室での成膜ガスに適正なｎ型不純物ガス（例えばＰＨ３等）を加えることで、ｎ型結晶性シリコン層またはｎ型アモルファスシリコン層を成膜することができる。
In the p chamber, a p-type crystalline silicon layer or a p-type amorphous silicon layer is formed by adding an appropriate p-type impurity gas (such as B 2 H 6 ) to the film formation gas in the i chamber. Can do.
In the n chamber, an n-type crystalline silicon layer or an n-type amorphous silicon layer can be formed by adding an appropriate n-type impurity gas (for example, PH 3 ) to the film-forming gas in the i chamber. .
このように、ｐ室、ｉ室及びｎ室のチャンバー１０を備えた本実施形態では、ガラス/透明電極上に、ｐ型アモルファスシリコン／ｉ型アモルファスシリコン／ｎ型アモルファスシリコン及び裏面電極を積層したアモルファスシリコン太陽電池、ガラス／透明電極上に、ｐ型結晶性シリコン／ｉ型結晶性シリコン／ｎ型結晶性シリコン及び裏面電極を積層した結晶性シリコン太陽電池を製造できる。
このような太陽電池は、透明絶縁性基板側から太陽光のような光を入射させてｐｉｎ構造の多結晶シリコン層或いはアモルファスシリコン層で光電変換させることにより起電される。
Thus, in this embodiment provided with the
Such a solar cell is generated by causing light such as sunlight to enter from the transparent insulating substrate side and performing photoelectric conversion on a polycrystalline silicon layer or an amorphous silicon layer having a pin structure.
なお、ｐ室チャンバー１０及びｎ室チャンバー１０では対向電極装置９が１台であるのに対して、ｉ型シリコン層のチャンバー１０では、対向電極装置９が３台設けられている。これは、ｉ型シリコン層の膜厚が、他のシリコン層に比べて厚いためである。このように、形成する膜厚、成膜速度等に応じて、複数の対向電極装置９を設けることも可能である。
Note that the p-
以上説明したようなプラズマＣＶＤ装置１によれば、対向電極装置９等によって発生せられたプラズマは、ローラ３により所定の速度で搬送される基板１１に連続的に作用し、基板１１全面に薄膜形成を施すことが可能となる。
これにより、基板１１と同等の大きさの対向電極装置９を設けることなく、例えば、３ｍ角にも及ぶ大面積の基板１１の全面に渡り、処理を施すことが可能となる。
この結果、例えば、太陽電池の量産性の向上、生産コストの大幅な低減を図ることができるという効果を奏する。
According to the
As a result, it is possible to perform the processing over the entire surface of the large-
As a result, for example, it is possible to improve the mass productivity of the solar cell and significantly reduce the production cost.
なお、第二実施形態では、ｐ層、ｉ層、ｎ層をそれぞれ形成するチャンバー１０を３個設けた場合について説明したが、例えば、これらのチャンバー１０を更に反復して設け６個とし、それぞれの成膜ガスを導入することにより、ｐｉｎ構造の多結晶シリコン層と、ｐｉｎ構造のアモルファスシリコン層とを積層して２層構造としたタンデム構成の太陽電池を作成することが可能となる。
更に、チャンバー１０を更に反復して設け、９個とすることにより、ｐｉｎ構造のアモルファスシリコン層、ｐｉｎ構造の多結晶シリコン層、ｐｉｎ構造の別の多結晶シリコン層を積層して３層構造としたトリプル構成の太陽電池を作成することも可能となる。
また、図６では、ｐ層、ｉ層、ｎ層の順に薄膜を形成する場合について述べたが、これに限定されることなく、ｎ層、ｉ層、ｐ層の順に薄膜を形成しても良い。つまり、形成する薄膜に応じて、成膜ガス等を調整することにより、種々の薄膜を形成することが可能となる。
In the second embodiment, the case where the three
Further, the
6 describes the case where the thin film is formed in the order of the p layer, the i layer, and the n layer. However, the present invention is not limited to this, and the thin film may be formed in the order of the n layer, the i layer, and the p layer. good. That is, various thin films can be formed by adjusting a film forming gas or the like according to the thin film to be formed.
また、本発明は太陽電池の薄膜形成に限られることなく、液晶ディスプレイや半導体素子の薄膜形成にも適用することが可能であり、また、その用途も、薄膜形成に限定されることなく、エッチング、スパッタリング等、幅広く利用することが可能である。 In addition, the present invention is not limited to the thin film formation of solar cells, but can be applied to the thin film formation of liquid crystal displays and semiconductor elements. It can be used widely, such as sputtering.
１ プラズマＣＶＤ装置
３ 基板電極
５ 搬送方向
７ ローラ
１０ チャンバー
１１ 基板
１５ 対向電極
１７ 第一放電電極
１９ 絶縁体
２１ 第二放電電極
２５ ガス噴出孔
DESCRIPTION OF
Claims (9)
該チャンバー内に基板を保持するように設けられ、接地されている基板電極と、
前記チャンバー内に該基板電極に対向して間隔を空けて設けられた対向電極と、
を備え、前記基板電極と前記対向電極との間でプラズマが形成されるプラズマ処理装置において、
前記対向電極には、
前記基板電極側に設けられ、超高周波電力を供給される第一放電電極と、
該第一放電電極の前記基板電極に対して反対側に絶縁体を介して設けられ、接地された第二放電電極と、
少なくとも前記絶縁体と前記第一放電電極とを貫通して複数形成され、前記間隔内に成膜ガスを供給するガス噴出孔と、
該ガス噴出孔の間に設けられたガス排気部と、
が備えられ、
前記ガス噴出孔内で前記第一放電電極および前記第二放電電極によってマイクロホロープラズマが形成されることを特徴とするプラズマ処理装置。 A chamber provided with adjustable internal pressure;
A substrate electrode provided to hold the substrate in the chamber and grounded;
A counter electrode provided in the chamber so as to be opposed to the substrate electrode and spaced apart;
In a plasma processing apparatus in which plasma is formed between the substrate electrode and the counter electrode ,
The counter electrode includes
A first discharge electrode provided on the substrate electrode side and supplied with ultra-high frequency power;
A second discharge electrode provided on the opposite side of the first discharge electrode with respect to the substrate electrode via an insulator, and grounded;
A plurality of gas penetrating holes that are formed through at least the insulator and the first discharge electrode and supply a film forming gas within the interval;
A gas exhaust part provided between the gas ejection holes;
Is provided,
A plasma processing apparatus, wherein micro hollow plasma is formed by the first discharge electrode and the second discharge electrode in the gas ejection hole .
該孔列は、前記搬送方向に複数列設けられ、
前記ガス排気部は、前記孔列の間に前記対向電極を貫通して形成されていることを特徴とする請求項６に記載のプラズマ処理装置。 The gas ejection holes form a hole array arranged at a predetermined interval in a direction orthogonal to the transport direction of the substrate electrode,
The hole row is provided in a plurality of rows in the transport direction,
The plasma processing apparatus according to claim 6, wherein the gas exhaust unit is formed so as to penetrate the counter electrode between the hole rows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004210469A JP4279217B2 (en) | 2004-07-16 | 2004-07-16 | Plasma processing apparatus and method for manufacturing solar cell using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004210469A JP4279217B2 (en) | 2004-07-16 | 2004-07-16 | Plasma processing apparatus and method for manufacturing solar cell using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032720A JP2006032720A (en) | 2006-02-02 |
| JP4279217B2 true JP4279217B2 (en) | 2009-06-17 |
Family
ID=35898686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004210469A Active JP4279217B2 (en) | 2004-07-16 | 2004-07-16 | Plasma processing apparatus and method for manufacturing solar cell using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4279217B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4859472B2 (en) * | 2006-02-08 | 2012-01-25 | 独立行政法人物質・材料研究機構 | Plasma process equipment |
| JP4949695B2 (en) * | 2006-02-22 | 2012-06-13 | 三菱重工業株式会社 | Photoelectric conversion device manufacturing apparatus and photoelectric conversion device manufacturing method |
| AU2007230338B2 (en) * | 2006-03-24 | 2011-04-07 | Mitsubishi Heavy Industries, Ltd. | Electrode and vacuum processing apparatus |
| JP4745920B2 (en) * | 2006-08-28 | 2011-08-10 | 三菱重工業株式会社 | Discharge electrode, thin film manufacturing apparatus, and solar cell manufacturing method |
| US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| EP2139025A1 (en) * | 2008-06-25 | 2009-12-30 | Applied Materials, Inc. | Arrangement for coating a cristalline silicon solar cell with an antireflection/passivation layer |
| JP5018688B2 (en) * | 2008-08-08 | 2012-09-05 | 株式会社島津製作所 | Film forming apparatus and film forming method |
| JP5251548B2 (en) * | 2009-01-29 | 2013-07-31 | 富士電機株式会社 | Deposition equipment |
| US9177761B2 (en) | 2009-08-25 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| KR20110021654A (en) | 2009-08-25 | 2011-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| JP5678883B2 (en) * | 2009-11-02 | 2015-03-04 | 東レ株式会社 | Plasma CVD apparatus and silicon thin film manufacturing method |
-
2004
- 2004-07-16 JP JP2004210469A patent/JP4279217B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006032720A (en) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5309426B2 (en) | Microcrystalline silicon film forming method and solar cell | |
| US8034418B2 (en) | Method for forming thin film and apparatus therefor | |
| US7964438B2 (en) | Method for forming a film with a graded bandgap by deposition of an amorphous material from a plasma | |
| JP4859472B2 (en) | Plasma process equipment | |
| US20100275981A1 (en) | Apparatus and method for manufacturing photoelectric conversion elements, and photoelectric conversion element | |
| US8607733B2 (en) | Atomic layer deposition apparatus and atomic layer deposition method | |
| JP4279217B2 (en) | Plasma processing apparatus and method for manufacturing solar cell using the same | |
| CA2709717A1 (en) | Plasma enhanced chemical vapor deposition of barrier coatings | |
| JP4158726B2 (en) | Thin film manufacturing equipment | |
| JP4279218B2 (en) | Power supply apparatus, plasma processing apparatus including the same, and plasma processing method | |
| WO2011099205A1 (en) | Film formation device | |
| JP4326419B2 (en) | Plasma processing apparatus and solar cell manufacturing method | |
| JP2001323376A (en) | Equipment for depositing film | |
| JP2008004815A (en) | Plasma processing method and photoelectric conversion element fabricated using the method | |
| JP3805279B2 (en) | Cat-PECVD apparatus and film processing system having the same | |
| JP2006100551A (en) | Plasma deposition method, plasma processing device, solar cell and manufacturing method thereof | |
| JP3759075B2 (en) | Cat-PECVD method, film formed using the same, thin film device including the film, and film processing system | |
| JP3581813B2 (en) | Thin film manufacturing method and thin film solar cell manufacturing method | |
| Takagi et al. | Large area multi-zone type VHF-PCVD system for a-Si and/spl mu/c-Si deposition | |
| JP5482937B2 (en) | Manufacturing method of solar cell | |
| TW202420419A (en) | Plasma enhanced deposition apparatus , tube type plasma enhanced atomic layer deposition apparatus and manufacturing method of solar cell | |
| CN117438491A (en) | Silicon heterojunction solar cell preparation equipment | |
| JPS59136476A (en) | Apparatus for plasma vapor-phase reaction | |
| JP2000164518A (en) | Method and device for forming semiconductor depositing film | |
| JP2000355771A (en) | Film deposition and film deposition system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |