JP4278645B2 - 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 - Google Patents
半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 Download PDFInfo
- Publication number
- JP4278645B2 JP4278645B2 JP2005287164A JP2005287164A JP4278645B2 JP 4278645 B2 JP4278645 B2 JP 4278645B2 JP 2005287164 A JP2005287164 A JP 2005287164A JP 2005287164 A JP2005287164 A JP 2005287164A JP 4278645 B2 JP4278645 B2 JP 4278645B2
- Authority
- JP
- Japan
- Prior art keywords
- axis direction
- device chip
- regions
- composite
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
レーザートリミング処理においてはそのアライメントマークを利用して半導体ウェハの位置合わせと角度(θ)合わせが行なわれる。
仮に、デバイスチップ領域にアライメントマークを配置すると、デバイスチップ領域のサイズが大きくなって、1枚の半導体ウェハにおけるデバイスチップ領域数が減少し、製造コストが増加するという問題が生じる。
本願特許請求の範囲及び本明細書において、アライメントマークとは、X軸方向及びY軸方向の位置合わせをできるアライメントマークを意味し、例えばL字型のものや、十字型のもの、互いに直交する方向に長手方向をもつ2つのアライメントマークの組を挙げることができる。
そして、アライメントマークが複合チップ領域内において隣り合うデバイスチップ領域の間に形成されていることにより、以下の効果がある。
(1)複合チップ領域の最外側にアライメントマークが配置されない。
(2)(1)により、隣り合う複合チップ領域の境界のスクライブラインにアライメントマークが形成されないため、隣り合う複合チップ領域の境界のスクライブラインの幅を広くする必要がない。
この場合も、別の複合チップ領域内に形成されているアライメントマークも利用することで半導体ウェハの位置合わせや角度合わせを行なうことができる。
それぞれの複合チップ領域4内のスクライブライン6に、例えばレーザートリミングの位置合わせに利用する4つのアライメントセル(アライメントマーク)8が配置されている。
(B)に示すように、アライメントセル8には、例えばポリシリコンからなるアライメントマーク9aと9bが形成されている。アライメントマーク9a,9bは平面形状が長方形であり、アライメントマーク9aはY軸方向に長手方向をもって、アライメントマーク9bはX軸方向に長手方向をもって配置されている。
また、アライメントセル8a,8b,8c,8dは、複合チップ領域4内において、X軸に平行な2本の直線とY軸に平行な2本の直線によって形成される長方形の頂点に対応する位置に配置されている。
さらに、X軸方向とY軸方向に平行に配置されたアライメントセル8をそれぞれ2組ずつ備えているので、いずれかのアライメントマーク、例えば8bが形成不良などの理由により使用できなくても、残りの3つのアライメントセル8aと8dの組,8cと8dの組を利用してレーザートリミングの位置合わせと角度合わせを行なうことができる。
ただし、3つのアライメントセル8a,8b,8cのうちいずれかが形成不良などの理由によって位置合わせや角度合わせに利用できない場合には、図1及び図2の場合とは異なり、隣接する他の複合チップ領域4に配置されているアライメントセル8のいずれかを利用することで、位置合わせや角度合わせを行なうことができる。
図5は、複合チップ領域4がX軸方向に2つ、Y軸方向に5つのデバイスチップ領域2を含んでいる場合を示している。それぞれの複合チップ領域4のスクライブラインには4つのアライメントセル8a,8b,8c,8dが配置されている。図1及び図2に示したアライメントセル8a,8b,8c,8dと同様に、複合チップ領域4内において隣り合うデバイスチップ領域2の間に配置されている。アライメントセル8aと8d、8bと8cはX軸方向に平行に配置されており、アライメントセル8aと8b、8cと8dはY軸方向に平行に配置されている。
図7において、それぞれの複合チップ領域4はX軸方向に1つ、Y軸方向に2つのデバイスチップ領域2を含んでいる。複合チップ領域4には、2つのデバイスチップ領域2の間に1つのアライメントセル8が配置されている。
また、図8に示されるようなレイアウトが設定されている半導体ウェハでは、対象となっている複合チップ領域4とは別の複合チップ領域4に配置されているアライメントマーク4を1つ利用すれば、半導体ウェハの位置合わせ及び角度合わせを行なうことができる。
このレチクルでは、半導体ウェハの複合チップ領域4(図1及び図2を参照)に対応した複数の複合チップ形成用領域12が設定されており、デバイスチップ形成用領域10は複合チップ形成用領域12の配置パターンに基づいて形成されている。
また、半導体装置の製造において、一度の露光でより多くのデバイスチップ領域2に対して露光を行なう例を挙げることができる。そのため、レチクルにはできるだけ多くのデバイスチップ形成用領域10を配置するようにする。露光装置に規定されている露光範囲とデバイスチップ形成用領域10及びスクライブライン形成用領域11のサイズの関係から、X軸方向、Y軸方向に配置する複合チップ形成用領域12の個数を設定する。
例えば上記の実施例ではアライメントマークとして互いに直交する方向に長手方向をもつ2つのアライメントマークの組を用いているが、本発明はこれに限定されるものではなく、アライメントマークとして例えばL字型のものや、十字型のものを用いることもできる。
また、本明細書中に示したデバイスチップ領域2、スクライブライン6、アライメントセル8などのサイズは一例であって、本発明はこれに限定されるものではない。
4 複合チップ領域
6 スクライブライン
8,8a,8b,8c,8d アライメントマーク
10 デバイスチップ形成用領域
12 複合チップ形成用領域
Claims (9)
- X軸方向及びY軸方向に複数個のデバイスチップ領域を含む複合チップ領域がX軸方向及びY軸方向に複数配置され、前記デバイスチップ領域を分離するための複数のスクライブラインがX軸及びY軸に平行に形成されており、前記複合チップ領域に、半導体ウェハの位置合わせを行なうためのアライメントマークが、前記複合チップ領域内において隣り合う前記デバイスチップ領域の間の前記スクライブラインに前記複合チップ領域内のデバイスチップ領域数よりも少ない個数で形成されており、
前記アライメントマークの大きさはスクライブラインの幅方向の寸法においてスクライブラインの幅以下であり、
前記複合チップ領域内において2つ以上のデバイスチップ領域にわたる少なくとも1つのスクライブライン上に2つのアライメントマークが配置されており、それらの2つのアライメントマークは該複合チップ領域内において互いの間の距離が最大となる位置に位置決めされていることを特徴とする半導体ウェハ。 - 前記複合チップ領域は、X軸方向に2つ、Y軸方向に2つの前記デバイスチップ領域を備え、
前記複合チップ領域内に、2つの前記アライメントマークが前記複合チップ領域内でのY軸に平行なスクライブラインを挟んでX軸方向に平行に配置されている請求項1に記載の半導体ウェハ。 - 前記複合チップ領域は、X軸方向に2つ以上、Y軸方向に3つ以上のデバイスチップ領域を備え、
前記複合チップ領域内に、3つの前記アライメントマークが、直角三角形の頂点に対応する位置であって、互いに異なる領域の、隣り合う前記デバイスチップ領域間の前記スクライブラインに配置されている請求項1に記載の半導体ウェハ。 - 前記複合チップ領域内に、4つの前記アライメントマークが、X軸に平行な2本の直線とY軸に平行な2本の直線で形成される長方形の頂点に対応する位置であって、互いに異なる領域の、隣り合う前記デバイスチップ領域間の前記スクライブラインに配置されている請求項3に記載の半導体ウェハ。
- 複数のデバイスチップ領域がマトリクス状に配置され、前記デバイスチップ領域を分離するためのスクライブラインが形成され、前記スクライブラインに半導体ウェハの位置合わせを行なうためのアライメントマークが形成された半導体ウェハを形成するためのレイアウトを設定する方法であって、
半導体ウェハの主表面に、X軸方向及びY軸方向に複数個のデバイスチップ領域を含む複合チップ領域をX軸方向及びY軸方向に複数配置し、前記X軸及び前記Y軸に平行なスクライブラインを複数配置し、前記アライメントマークを、前記複合チップ領域内において隣り合う前記デバイスチップ領域の間の前記スクライブラインに前記複合チップ領域内のデバイスチップ領域数よりも少ない個数で配置するとともに、
前記アライメントマークの大きさをスクライブラインの幅方向の寸法においてスクライブラインの幅以下とし、
前記複合チップ領域内において2つ以上のデバイスチップ領域にわたる少なくとも1つのスクライブライン上に2つのアライメントマークを配置し、それらの2つのアライメントマークを該複合チップ領域内において互いの間の距離が最大となる位置に位置決めする
ことを特徴とする半導体ウェハのレイアウト設定方法。 - 前記複合チップ領域は、X軸方向に2つ、Y軸方向に2つの前記デバイスチップ領域を備え、
前記複合チップ領域内に、2つの前記アライメントマークを前記複合チップ領域内でのY軸に平行なスクライブラインを挟んでX軸方向に平行に配置する請求項5に記載のレイアウト設定方法。 - 前記複合チップ領域は、X軸方向に2つ以上、Y軸方向に3つ以上のデバイスチップ領域を備え、
前記複合チップ領域内に、3つの前記アライメントマークを、直角三角形の頂点に対応する位置であって、互いに異なる領域の、隣り合う前記デバイスチップ領域間の前記スクライブラインに配置する請求項5に記載のレイアウト設定方法。 - 前記複合チップ領域内に、4つの前記アライメントマークを、X軸に平行な2本の直線とY軸に平行な2本の直線で形成される長方形の頂点に対応する位置であって、互いに異なる領域の、隣り合う前記デバイスチップ領域間の前記スクライブラインに配置する請求項7に記載のレイアウト設定方法。
- 請求項5から8のいずれかに記載の半導体ウェハのレイアウト設定方法を実現するためのレチクルレイアウト設定方法であって、
前記半導体ウェハの前記デバイスチップ領域を形成するためのデバイスチップ形成用領域を2つ以上含む複合チップ形成用領域を、前記レチクルの露光面に、露光装置において規定されているレチクル露光領域のX軸方向の幅寸法、Y軸方向の幅寸法及び斜め方向の幅寸法に基づいて可能な限り配置することを特徴とするレチクルレイアウト設定方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287164A JP4278645B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 |
US11/529,621 US7692319B2 (en) | 2005-09-30 | 2006-09-28 | Efficient provision of alignment marks on semiconductor wafer |
US12/703,405 US8043928B2 (en) | 2005-09-30 | 2010-02-10 | Efficient provision of alignment marks on semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287164A JP4278645B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096239A JP2007096239A (ja) | 2007-04-12 |
JP4278645B2 true JP4278645B2 (ja) | 2009-06-17 |
Family
ID=37902398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005287164A Expired - Fee Related JP4278645B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7692319B2 (ja) |
JP (1) | JP4278645B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007004953A1 (de) * | 2007-01-26 | 2008-07-31 | Tesa Ag | Heizelement |
US20080277659A1 (en) * | 2007-05-10 | 2008-11-13 | Shih-Hsun Hsu | Test structure for semiconductor chip |
US8237160B2 (en) | 2007-05-10 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
US8217394B2 (en) | 2007-05-10 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
JP2009216844A (ja) * | 2008-03-10 | 2009-09-24 | Seiko Instruments Inc | 縮小投影露光装置用レチクルおよびそれを用いた露光方法 |
JP5266857B2 (ja) * | 2008-04-24 | 2013-08-21 | ミツミ電機株式会社 | チップのアライメント方法 |
JP5309728B2 (ja) * | 2008-06-27 | 2013-10-09 | 富士通セミコンダクター株式会社 | レチクルデータ作成方法及びレチクルデータ作成装置 |
CN102402124B (zh) * | 2010-09-16 | 2013-09-11 | 上海华虹Nec电子有限公司 | 降低光刻机镜头畸变引起的光刻对准偏差的方法 |
KR101166996B1 (ko) | 2010-12-29 | 2012-07-24 | 하이디스 테크놀로지 주식회사 | 표시장치 제조용 기판 |
JP2012155081A (ja) * | 2011-01-25 | 2012-08-16 | Toshiba Corp | 露光マスクのパタン配置方法 |
KR20120100243A (ko) * | 2011-03-03 | 2012-09-12 | 삼성전자주식회사 | 얼라인먼트 키의 배열 방법 및 그를 이용하는 반도체 칩의 제조 방법 |
JP6054029B2 (ja) * | 2011-12-22 | 2016-12-27 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体チップおよび半導体装置 |
US9442391B2 (en) | 2013-03-12 | 2016-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay sampling methodology |
JP6338929B2 (ja) | 2014-05-23 | 2018-06-06 | 東芝メモリ株式会社 | レチクルマーク配置方法およびレチクルマーク配置プログラム |
US9410902B1 (en) | 2015-05-05 | 2016-08-09 | United Microelectronics Corp. | Overlay measurement method |
CN113534601A (zh) * | 2020-04-13 | 2021-10-22 | 长鑫存储技术有限公司 | 一种掩膜版的布局方法及装置、掩膜版 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2587614B2 (ja) | 1985-09-02 | 1997-03-05 | セイコーエプソン株式会社 | 半導体装置 |
JP2652015B2 (ja) | 1987-04-07 | 1997-09-10 | セイコーエプソン株式会社 | 半導体装置 |
JP3434593B2 (ja) | 1994-10-20 | 2003-08-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP2000124158A (ja) * | 1998-10-13 | 2000-04-28 | Mitsubishi Electric Corp | 半導体ウェハ及び半導体装置 |
JP2001035924A (ja) | 1999-07-22 | 2001-02-09 | Mitsumi Electric Co Ltd | 半導体装置及びトリミング方法 |
JP2002237446A (ja) | 2001-02-13 | 2002-08-23 | Hitachi Ltd | 半導体装置の製造方法 |
JP3928598B2 (ja) | 2003-07-22 | 2007-06-13 | 株式会社リコー | 半導体装置の製造方法 |
-
2005
- 2005-09-30 JP JP2005287164A patent/JP4278645B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-28 US US11/529,621 patent/US7692319B2/en not_active Expired - Fee Related
-
2010
- 2010-02-10 US US12/703,405 patent/US8043928B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8043928B2 (en) | 2011-10-25 |
US20070077666A1 (en) | 2007-04-05 |
US7692319B2 (en) | 2010-04-06 |
US20100262943A1 (en) | 2010-10-14 |
JP2007096239A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4278645B2 (ja) | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 | |
CN109817516B (zh) | 具有重叠图案的半导体装置 | |
US5733690A (en) | Reticle for fabricating semiconductor device | |
KR20110120909A (ko) | 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 | |
JP2006523949A (ja) | 非長方形状のダイを有する半導体ウェハ | |
CN112731759B (zh) | 光掩膜版的形成方法及光掩膜版 | |
CN115097691B (zh) | 一种掩模板及形成方法 | |
EP1128215B1 (en) | Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy | |
CN104281010B (zh) | 形成方法和基板 | |
US9653404B1 (en) | Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer | |
JP2009216844A (ja) | 縮小投影露光装置用レチクルおよびそれを用いた露光方法 | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
CN104934413A (zh) | 重叠对准标记和具有该重叠对准标记的基片 | |
CN100445869C (zh) | 用于光刻套刻的划片槽结构 | |
JP2009282386A (ja) | フォトマスクと半導体チップの製造方法 | |
KR20060111611A (ko) | Ic 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
JP5072384B2 (ja) | 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法 | |
KR101076776B1 (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
JP2007053140A (ja) | 半導体装置 | |
KR20120100243A (ko) | 얼라인먼트 키의 배열 방법 및 그를 이용하는 반도체 칩의 제조 방법 | |
JP5077559B2 (ja) | ショットマップ作成方法および半導体装置の製造方法 | |
CN114167692B (zh) | 光刻对准结构、光刻对准方法、半导体存储器及电子设备 | |
US11587889B2 (en) | Reduced pattern-induced wafer deformation | |
KR20060110334A (ko) | 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
JPH0387013A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20081029 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |