JP4275554B2 - Switch semiconductor integrated circuit - Google Patents
Switch semiconductor integrated circuit Download PDFInfo
- Publication number
- JP4275554B2 JP4275554B2 JP2004069002A JP2004069002A JP4275554B2 JP 4275554 B2 JP4275554 B2 JP 4275554B2 JP 2004069002 A JP2004069002 A JP 2004069002A JP 2004069002 A JP2004069002 A JP 2004069002A JP 4275554 B2 JP4275554 B2 JP 4275554B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- band
- pass filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transceivers (AREA)
Description
本発明は、高周波回路における入出力信号の切り換えを行うスイッチ半導体集積回路に係り、特に、その通過特性、高調波信号に対する抑圧特性等の向上を図ったものに関する。 The present invention relates to a switch semiconductor integrated circuit that switches input / output signals in a high-frequency circuit, and more particularly to a circuit that improves its pass characteristics, suppression characteristics for harmonic signals, and the like.
従来、この種の回路としては、例えば、図11に示されたようなEGSM/DCS/PCS/WCDMAクワッドバンド携帯電話機に用いられるスイッチ回路Sc等が公知・周知となっている。
以下、同図を参照しつつ、この従来回路について説明すれば、このスイッチ回路Scは、2つの単極n投スイッチ、すなわち、この例では、単極2投スイッチと単極4投スイッチが集積回路化されたスイッチ半導体集積回路S1と、複数の高周波信号を、EGSM方式の使用周波数帯である低域と、他の3つの通信方式(DCS/PCS/WCDMA)の使用周波数帯である高域とに分別する分波回路Diplexerと、2つの低域通過フィルタLPF_A及びLPF_Bを主たる構成要素として集積回路化されてなるもので、四つの異なる無線周波数における送受信を可能としたいわゆるクワッドバンド携帯電話機において用いられるものである。より具体的には、クワッドバンド携帯電話機のアンテナANTと後段の高周波回路LNA1、PA1、LNA2、PA2、LNA3等との間に設けられるものである。
Conventionally, as this type of circuit, for example, a switch circuit Sc used in an EGSM / DCS / PCS / WCDMA quad-band mobile phone as shown in FIG.
Hereinafter, the conventional circuit will be described with reference to the same figure. The switch circuit Sc includes two single-pole n-throw switches, that is, a single-pole 2-throw switch and a single-pole 4-throw switch in this example. Circuitized switch semiconductor integrated circuit S1, multiple high-frequency signals, low frequency that is used frequency band of EGSM system, and high frequency that is used frequency band of other three communication systems (DCS / PCS / WCDMA) In a so-called quad-band mobile phone that is capable of transmitting and receiving at four different radio frequencies, integrated as a main component of a demultiplexer circuit Diplexer and two low-pass filters LPF_A and LPF_B. It is used. More specifically, it is provided between the antenna ANT of the quad-band mobile phone and the high-frequency circuits LNA1, PA1, LNA2, PA2, LNA3 and the like at the subsequent stage.
ここで、LNA1は、WCDMA帯を除いた他の3つの異なる周波数(EGSM、DCS、PCS)の内の一つであるEGSM帯用の受信フロントエンド、PA1はEGSM帯の送信増幅部、LNA2はDCS帯用の受信フロントエンド、PA2はDCS帯及びPCS帯用の送信増幅部、LAN3はPCS帯用の受信フロントエンドである。
かかる構成において、例えば、EGSM帯の送信を行う場合、EGSM帯の送信増幅部PA1において、後段の送信回路(図示せず)から印加された高周波信号が増幅され、その高周波信号は低域通過フィルタLPF_Aを通過し、外部からの制御電圧Vcontrol1〜Vcontrol3によって所望の通過経路が設定されたスイッチ半導体集積回路S1を通過し、ついで、分波回路Diplexerを通過して、最後にアンテナANT1から放射されるようになっている。これに対して、EGSM帯の受信を行う場合は、アンテナANT1で受信された高周波信号は、分波回路Diplexerを通過し、外部からの制御電圧Vcontrol1〜Vcontrol3によって所望の通過経路が設定されたスイッチ半導体集積回路S1を通過し、EGSM帯用の受信フロントエンドLNA1へ入力されるようになっている。
Here, LNA1 is a reception front end for the EGSM band that is one of the other three different frequencies (EGSM, DCS, PCS) excluding the WCDMA band, PA1 is a transmission amplification unit for the EGSM band, and LNA2 is A reception front end for the DCS band, PA2 is a transmission amplifier for the DCS band and the PCS band, and LAN3 is a reception front end for the PCS band.
In such a configuration, for example, when performing transmission in the EGSM band, a high-frequency signal applied from a transmission circuit (not shown) at the subsequent stage is amplified in the transmission amplifier PA1 in the EGSM band, and the high-frequency signal is filtered through a low-pass filter. Passes through LPF_A, passes through switch semiconductor integrated circuit S1 in which a desired passing path is set by external control voltages Vcontrol1 to Vcontrol3, then passes through branching circuit Diplexer, and is finally radiated from antenna ANT1. It is like that. On the other hand, when performing reception in the EGSM band, the high-frequency signal received by the antenna ANT1 passes through the demultiplexing circuit Diplexer, and a switch in which a desired passage route is set by external control voltages Vcontrol1 to Vcontrol3. The signal passes through the semiconductor integrated circuit S1 and is input to the reception front end LNA1 for the EGSM band.
ところで、送信回路側の送信増幅部PA1及びPA2では、その使用周波数帯の整数倍の不要な高調波信号が種々の原因により発生し、発生した高調波信号をアンテナANTから放射しないようにスイッチ回路Scにおいて減衰させる必要がある。そのため、送信系信号経路上のフィルタ回路、すなわち、EGSM帯の送信の場合、低域通過フィルタLPF_A及び分波回路Diplexerを構成する低域通過フィルタLPF_Dipは、スイッチ回路Sc全体として必要な高調波周波数帯減衰量が確保されるように、各々、高調波周波数帯に減衰極が形成されたものとなっている。 By the way, in the transmission amplifiers PA1 and PA2 on the transmission circuit side, an unnecessary harmonic signal of an integral multiple of the used frequency band is generated due to various causes, and a switch circuit is provided so as not to radiate the generated harmonic signal from the antenna ANT. It is necessary to attenuate at Sc. Therefore, the filter circuit on the transmission system signal path, that is, in the case of EGSM band transmission, the low-pass filter LPF_Dip constituting the low-pass filter LPF_A and the demultiplexing circuit Diplexer has the harmonic frequency necessary for the entire switch circuit Sc. In order to secure the band attenuation, attenuation poles are respectively formed in the harmonic frequency bands.
また、送信時においては、大電力信号がスイッチ半導体集積回路S1に入力されると、スイッチ半導体集積回路S1の非線形特性により高調波信号が発生するため、発生した高調波信号をアンテナANTから放射しないように、EGSM帯の送信については、分波回路Diplexerを構成する低域通過フィルタLPF_Dipにより、DCS及びPCS帯の送信については、分波回路Diplexerを構成する帯域通過フィルタBPF_Dipにより、それぞれ抑圧できるようにしてある。 Further, at the time of transmission, when a high power signal is input to the switch semiconductor integrated circuit S1, a harmonic signal is generated due to the nonlinear characteristics of the switch semiconductor integrated circuit S1, and thus the generated harmonic signal is not radiated from the antenna ANT. As described above, transmission in the EGSM band can be suppressed by the low pass filter LPF_Dip constituting the demultiplexing circuit Diplexer, and transmission in the DCS and PCS bands can be suppressed by the band pass filter BPF_Dip constituting the demultiplexing circuit Diplexer. It is.
上述したスイッチ回路Scは、4つの異なる無線周波数に対応できるものであるが、2つの異なる無線周波数に対応できる同様なものも公知・周知となっている(例えば、特許文献1参照)。 The above-described switch circuit Sc can deal with four different radio frequencies, but a similar one that can deal with two different radio frequencies is known and known (for example, see Patent Document 1).
しかしながら、上記従来回路のように一つの信号経路上に複数のフィルタ回路を設ける回路構成とした場合、個々のフィルタ回路が単独の状態においては、所望される通過減衰量が得られていても、スイッチ回路に設けられた状態においては、各々のフィルタ回路の入出力端における入力、出力インピーダンスがその前後に接続される回路の影響を受けて、複素共役の関係に近い状態となることがあり、そのため、複数のフィルタ回路を電気的に縦続接続しても、信号経路全体の通過減衰量が不足してしまうという問題を招く。
本発明は、上記実状に鑑みてなされたもので、送信回路及びスイッチ半導体集積回路で発生する不要な高調波信号を、回路全体における所望の減衰量を確保しつつ、確実に抑圧できるスイッチ半導体集積回路を提供するものである。
However, in the case of a circuit configuration in which a plurality of filter circuits are provided on one signal path as in the above-described conventional circuit, when each filter circuit is in a single state, a desired passing attenuation amount is obtained. In the state provided in the switch circuit, the input and output impedances at the input and output ends of each filter circuit are affected by the circuits connected before and after that, and may be close to a complex conjugate relationship, For this reason, even if a plurality of filter circuits are electrically connected in cascade, there is a problem that the passing attenuation amount of the entire signal path is insufficient.
The present invention has been made in view of the above circumstances, and is capable of reliably suppressing unnecessary harmonic signals generated in a transmission circuit and a switch semiconductor integrated circuit while ensuring a desired attenuation amount in the entire circuit. A circuit is provided.
上記本発明の目的を達成するため、本発明に係るスイッチ半導体集積回路は、
分波回路と、
一つの共通入出力端子と複数の入出力端子とを有し、外部からの制御に応じて前記複数の入出力端子のいずれか一つと前記共通入出力端子間が導通状態とされるよう構成されてなるスイッチ素子を有してなるスイッチ回路と、
前記スイッチ回路と外部の後段の回路との間に設けられる第2の低域通過フィルタとを具備してなるスイッチ半導体集積回路であって、
前記分波回路は、第1の低域通過フィルタと帯域通過フィルタとを有してなり、前記第1の低域通過フィルタは、第1の使用周波数帯の高周波信号の通過を可能とする一方、前記第1の使用周波数帯の高周波信号の2倍高調波周波数帯域付近に減衰極を有するよう構成されてなり、前記帯域通過フィルタは、前記第1の使用周波数帯以外の他の使用周波数帯の高周波信号が通過可能に構成されてなり、
前記前記第1の低域通過フィルタの一端と前記帯域通過フィルタの一端は、共に外部のアンテナに接続可能とされてなり、
前記スイッチ回路は、第1のスイッチ素子と、第2のスイッチ素子と、デコーダ回路とを有してなり、
前記第1のスイッチ素子は、第1のスイッチ共通入出力端子と複数の第1のスイッチ用入出力端子とを有し、
前記第2のスイッチ素子は、第2のスイッチ共通入出力端子と複数の第2のスイッチ用入出力端子とを有し、
前記第1及び第2のスイッチ素子は、前記デコーダ回路に外部から入力される制御信号に応じて、前記デコーダ回路により、第1のスイッチ共通入出力端子と、前記複数の第1のスイッチ用入出力端子のいずれかとが選択的に接続状態とされ、また、前記第2のスイッチ共通入出力端子と、前記複数の第2のスイッチ用入出力端子のいずれかとが選択的に接続状態とされるよう構成されてなり、
前記帯域通過フィルタは、前記第2のスイッチ素子を介して後段の回路と接続可能とされ、
前記第1の共通入出力端子と、前記第1の低域通過フィルタの他端との間に第1のインピーダンス素子を設ける一方、
前記第2の低域通過フィルタと前記複数の第1のスイッチ用入出力端子の一つとの間に、第2のインピーダンス素子を設け、
前記第1のインピーダンス素子と前記第1の低域通過フィルタとの接続点から前段側を見た前記第1の使用周波数帯の2倍の高調波帯におけるインピーダンスと、前記第1のインピーダンス素子と前記第1の低域通過フィルタとの接続点から後段側を見た前記第1の使用周波数帯の2倍の高調波帯におけるインピーダンスとが、複素共役の関係外となるように前記第1及び第2のインピーダンス素子のインピーダンスが設定されてなるものである。
In order to achieve the above object of the present invention, a switch semiconductor integrated circuit according to the present invention comprises:
A demultiplexing circuit;
It has one common input / output terminal and a plurality of input / output terminals, and is configured to be in a conductive state between any one of the plurality of input / output terminals and the common input / output terminal according to external control. A switch circuit having a switch element ,
A switch semiconductor integrated circuit comprising a second low-pass filter provided between the switch circuit and an external downstream circuit ;
The demultiplexing circuit includes a first low-pass filter and a band-pass filter, and the first low-pass filter allows a high-frequency signal in a first use frequency band to pass therethrough. The band pass filter is configured to have an attenuation pole in the vicinity of the second harmonic frequency band of the high-frequency signal in the first use frequency band, and the band pass filter has a use frequency band other than the first use frequency band. The high-frequency signal is configured to pass through,
One end of the first low pass filter and one end of the band pass filter are both connectable to an external antenna,
The switch circuit includes a first switch element, a second switch element, and a decoder circuit,
The first switch element has a first switch common input / output terminal and a plurality of first switch input / output terminals;
The second switch element has a second switch common input / output terminal and a plurality of second switch input / output terminals,
The first and second switch elements are connected to the first switch common input / output terminal and the plurality of first switch input terminals by the decoder circuit in response to a control signal input from the outside to the decoder circuit. One of the output terminals is selectively connected, and the second switch common input / output terminal and one of the plurality of second switch input / output terminals are selectively connected. Configured as
The band pass filter can be connected to a subsequent circuit through the second switch element,
While providing a first common output terminal, the first Inpi over dance element between the other end of the first low-pass filter,
Between one of said second low-pass filter and the plurality of first output terminals switch, provided the second Inpi over dancing element,
An impedance in a harmonic band twice as high as the first use frequency band as seen from a connection point between the first impedance element and the first low-pass filter, and the first impedance element; The first and second impedances so that an impedance in a harmonic band twice the first used frequency band as viewed from the connection point with the first low-pass filter is out of a complex conjugate relationship. in which the impedance of the second Inpi over dance element is set.
本発明によれば、信号経路中に複数のフィルタが縦属接続で設けられた構成において、特定の接続点において、その前後を見たインピーダンスが複素共役の関係外となるようにその前後のインピーダンス素子の値を設定して設けるようにしたので、従来と異なり、個々のフィルタ単体での減衰量は確保できても、信号経路全体として所望の減衰量が確保できなくなるようなことが確実に回避されて、信号経路全体における必要な減衰量が確保され、しかも、回路の非線形特性に起因して発生する高調波が確実に抑圧されるという効果を奏するものである。 According to the present invention, in a configuration in which a plurality of filters are provided in a cascade connection in the signal path, the impedance before and after the particular connection point is out of the complex conjugate relationship. Since the element values are set and provided, unlike the conventional case, even if the attenuation amount of each individual filter can be secured, it is surely avoided that the desired attenuation amount cannot be secured for the entire signal path. Thus, the necessary attenuation amount in the entire signal path is ensured, and the harmonics generated due to the nonlinear characteristics of the circuit are reliably suppressed.
以下、本発明の実施の形態について、図1乃至図8を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態におけるスイッチ半導体集積回路は、いわゆるクワッドバンド携帯電話機に用いられた場合の構成例を示すものである。
最初に、第1の構成例におけるスイッチ半導体集積回路SIC1の回路構成について、図1を参照しつつ説明する。
このスイッチ半導体集積回路SIC1は、クワッドバンド携帯電話機の4バンド共用送受信アンテナ(図1においては「ANT」と表記)1と、各々のバンド毎に対応して設けられた受信フロントエンド及び送信増幅部との間に設けられて、後述するように所望するバンドの送受信の切り換えに用いられるようになっている。ここで、受信フロントエンド及び送信増幅部は、具体的には、EGSM帯用の第1の受信フロントエンド(図1においては「LNA1」と表記)201と、EGSM帯用の第1の送信増幅部(図1にいては「PA1」と表記)204と、DCS帯用の第2の受信フロントエンド(図1においては「LNA2」と表記)202と、PCS帯用の第3の受信フロントエンド(図1においては「LNA3」と表記)203と、DCS帯及びPCS帯用の第2の送信増幅部(図1においては「PA2」と表記)205である。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 8.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, the switch semiconductor integrated circuit in the embodiment of the present invention shows a configuration example when used in a so-called quad-band mobile phone.
First, the circuit configuration of the switch semiconductor integrated circuit SIC1 in the first configuration example will be described with reference to FIG.
This switch semiconductor integrated circuit SIC1 includes a 4-band shared transmission / reception antenna (indicated as “ANT” in FIG. 1) 1 of a quad-band mobile phone, a reception front end and a transmission amplification section provided corresponding to each band. Are used for switching between transmission and reception of a desired band as will be described later. Here, the reception front end and the transmission amplification unit specifically include a first reception front end (denoted as “LNA1” in FIG. 1) 201 for the EGSM band and a first transmission amplification for the EGSM band. 1 (denoted as “PA1” in FIG. 1) 204, a second reception front end for DCS band (denoted as “LNA2” in FIG. 1) 202, and a third reception front end for PCS band (Referred to as “LNA3” in FIG. 1) 203 and a second transmission amplification unit (referred to as “PA2” in FIG. 1) 205 for the DCS band and the PCS band.
かかるスイッチ半導体集積回路SIC1は、分波回路(図1においては「DIP」と表記)101と、スイッチ回路(図1においては「S1」と表記)102と、第2の低域通過フィルタ(図1においては「LPF2」と表記)52と、第3の低域通過フィルタ(図1においては「LPF3」と表記)53とを主たる構成要素として構成されたものとなっている。
分波回路101は、第1の低域通過フィルタ(図1においては「LPF1」と表記)51と、帯域通過フィルタ(図1においては「BPF1」と表記)54とを有して構成されたものとなっている。
第1の低域通過フィルタ51は、EGSM帯の高周波信号を通過可能とする一方、EGSM帯の高周波信号の2倍高調波周波数帯域付近に減衰極を有するよう構成されたもので、公知・周知の構成を有してなるものである。本発明の実施の形態における第1の低域通過フィルタ51は、第1のコイル(図1においては「L1」と表記)2に対して、並列接続された第2のコイル(図1においては「L2」と表記)3と第2のコンデンサ(図1においては「C2」と表記)12が直列接続されると共に、この並列接続された第2のコイル3と第2のコンデンサ12と、第1のコイル2との接続点とアースとの間に第1のコンデンサ(図1においては「C1」と表記)11が接続されて構成されたものとなっている。
The switch semiconductor integrated circuit SIC1 includes a branching circuit (denoted as “DIP” in FIG. 1) 101, a switch circuit (denoted as “S1” in FIG. 1) 102, and a second low-pass filter (depicted in FIG. 1 is represented as “LPF2”) 52 and a third low-pass filter (denoted as “LPF3” in FIG. 1) 53 as main components.
The
The first low-
そして、並列接続された第2のコイル3と第2のコンデンサ12の上述の第1のコイル2との接続点と反対側の端部は、次述する帯域通過フィルタ54の一方の端部と共に、分波回路101の分波共通入出力端子32に接続されており、この分波共通入出力端子32は、スイッチ半導体集積回路SIC1のアンテナ端子31に接続されて、このアンテナ端子31を介して4バンド共用送受信アンテナ1に接続されるようになっている。
また、第1のコイル2の他方の端部は、分波回路101の第1の分波入出力端子33に接続されている。
The end of the
The other end of the
一方、帯域通過フィルタ54は、DCS帯、PCS帯及びWCDMA帯の周波数信号が通過可能に構成された公知・周知の構成を有してなるものである。本発明の実施の形態における帯域通過フィルタ54は、まず、第3のコイル(図1においては「L3」と表記)4と、第3のコンデンサ(図1においては「C3」と表記)13と、第5のコイル(図1においては「L5」と表記)6が直列接続され、第5のコイル6の他端が先に述べたように分波共通入出力端子32に接続される一方、第3のコイル4の他端は、第2の分波入出力端子34に接続されたものとなっている。
さらに、第3のコイル4と第3のコンデンサ13に対して第4のコンデンサ(図1においては「C4」と表記)14が並列接続される一方、第3のコイル4と第2の分波入出力端子34の接続点とアースとの間に、第4のコイル(図1においては「L4」と表記)5と、第6のコンデンサ(図1においては「C6」と表記)16が直列接続されると共に、この第4のコイル5と第6のコンデンサ16に対して第5のコンデンサ(図1においては「C5」と表記)15が並列接続されて構成されたものとなっている。
On the other hand, the band-
Furthermore, a fourth capacitor (denoted as “C4” in FIG. 1) 14 is connected in parallel to the
スイッチ回路102は、第1のスイッチ素子(図1においては「SW1」と表記)23と、第2のスイッチ素子(図1においては「SW2」と表記)24と、デコーダ回路(図1においては「DEC」と表記)25とを有して構成されたものとなっている。かかるスイッチ回路102は、詳細は後述するがデコーダ回路25の制御によって第1及び第2のスイッチ素子23,24の接続切り換えが行われ、このスイッチ回路102から後段の回路と分波回路101との接続の切り換えを行うものである。
本発明の第1のスイッチ素子23は、第1のスイッチ共通入出力端子23aがデコーダ回路25の制御によって、第1のスイッチ用第1入出力端子23bか第1のスイッチ用第2入出力端子23cのいずれか一方に選択的に接続されるようになっており、いわゆる単極2投スイッチが構成されたものとなっている。
The
In the first switch element 23 of the present invention, the first switch common input /
そして、第1のスイッチ共通入出力端子23aは、第1のインピーダンス素子41を介して先の第1の低域通過フィルタ51の第1の分波入出力端子33に接続される一方、第1のスイッチ用第1入出力端子23bには、第3のインピーダンス素子43の一端が接続され、この第3のインピーダンス素子43の他端は、第1の受信フロントエンド201の入力段に接続されたものとなっている。また、第1のスイッチ用第2入出力端子23cは、第2のインピーダンス素子42の一端に接続され、この第2のインピーダンス素子42の他端は、後述する第2の低域通過フィルタ52の一端に接続されている。
The first switch common input /
一方、本発明の実施の形態における第2のスイッチ素子24は、第2のスイッチ共通入出力端子24aがデコーダ回路25の制御によって、第2のスイッチ用第1入出力端子24b〜第2のスイッチ用第4入出力端子24eのいずれかに選択的に接続されるようになっており、いわゆる単極4投スイッチが構成されたものとなっている。
そして、第2のスイッチ共通入出力端子24aは、第4のインピーダンス素子44を介して先の第2の分波入出力端子34に接続されて、帯域通過フィルタ54と接続されるようになっている。これに対して、第2のスイッチ用第1入出力端子24bは、第5のインピーダンス素子45の一端が接続され、この第5のインピーダンス素子45の他端は、第2の受信フロントエンド202の入力段に接続されたものとなっている。
On the other hand, in the
The second switch common input /
また、第2のスイッチ用第2入出力端子24cは、第6のインピーダンス素子46の一端に接続され、この第6のインピーダンス素子46の他端は、第3の受信フロントエンド203の入力段に接続されたものとなっている。さらに、第2のスイッチ用第3入出力端子24dは、第7のインピーダンス素子47の一端に接続され、この第7のインピーダンス素子47の他端は、図示されないWCDMA帯用の送受信回路へ接続されるようになっている。またさらに、第2のスイッチ用第4入出力端子24eは、第8のインピーダンス素子48の一端に接続され、この第8のインピーダンス素子48の他端は、後述する第3の低域通過フィルタ53の一端に接続されたものとなっている。
そして、デコーダ回路25は、外部から電源電圧VDDと共に印加される3つの制御信号Vcontrol1〜Vcontrol3の電圧レベルの組み合わせに応じて、上述した第1及び第2のスイッチ素子23,24の接続状態を制御するよう構成されたものである。
The second switch second input /
The
次に、第2の低域通過フィルタ52は、EGSM帯の周波数信号を通過させる一方、EGSM帯用の第1の送信増幅部204において発生するEGSM帯の送信周波数の高調波信号の通過を阻止するよう構成された公知・周知の構成を有してなるものである。本発明の実施の形態における第2の低域通過フィルタ52は、まず、第6のコイル(図1においては「L6」と表記)7と第8のコンデンサ(図1においては「C8」と表記)18とが並列接続されて、その一方の接続端に先の第2のインピーダンス素子42の端部が接続される一方、他端は、第1の送信増幅部204の出力段に接続されたものとなっている。さらに、第1の送信増幅部204との接続点とアースとの間には、第7のコンデンサ(図1においては「C7」と表記)17が、第2のインピーダンス素子42との接続点とアースとの間には、第9のコンデンサ(図1においては「C9」と表記)19が、それぞれ接続されて構成されたものとなっている。
Next, the second low-
第3の低域通過フィルタ53は、DCS帯及びPCS帯の周波数信号を通過させる一方、第2の送信増幅部205において発生するDCS帯及びPCS帯の送信周波数信号の高調波信号の通過を阻止するよう構成された公知・周知の構成を有するものである。本発明の実施の形態における第3の低域通過フィルタ53は、まず、第7のコイル(図1においては「L7」と表記)8と第11のコンデンサ(図1においては「C11」と表記)21とが並列接続されて、その一方の接続端に先の第8のインピーダンス素子48の端部が接続される一方、他端は、第2の送信増幅部205の出力段に接続されたものとなっている。さらに、第2の送信増幅部205との接続点とアースとの間には、第10のコンデンサ(図1においては「C10」と表記)20が、第8のインピーダンス素子48との接続点とアースとの間には、第12のコンデンサ(図1においては「C12」と表記)22が、それぞれ接続されて構成されたものとなっている。
The third low-
次に、かかる構成における動作について図1を参照しつつ説明する。
例えば、EGSM帯の受信を行う場合、図示されない外部の回路より、デコーダ回路25へ電源電圧VDDを供給すると共に、第1のスイッチ素子23の第1のスイッチ共通入出力端子23aと第1のスイッチ用第1入出力端子23bとを接続状態とすべく予め定められた電圧レベルの制御信号Vcontrol1〜Vcontrol3を印加する。
その結果、4バンド共用送受信アンテナ1から分波回路101へ入力されたEGSM帯の信号は、帯域通過フィルタ54において、DCS帯、PCS帯及びWCDMA帯の周波数信号のみが通過可能となっているため、反射されて、帯域通過フィルタ54から後段の回路への通過が阻止される一方、EGSM帯の信号が通過可能とされた第1の低域通過フィルタ51を通過し、第1のインピーダンス素子41、上述のような接続状態とされた第1のスイッチ素子23及び第3のインピーダンス素子43を介して第1の受信フロントエンド201へ入力されることとなる。そして、この第1の受信フロントエンド201において、復調等の処理が施され、EGSM帯での受信がなされることとなる。
Next, the operation in this configuration will be described with reference to FIG.
For example, when receiving in the EGSM band, the power supply voltage VDD is supplied from an external circuit (not shown) to the
As a result, the EGSM band signal input from the four-band shared transmitting / receiving
一方、EGSM帯の送信を行う場合には、図示されない外部の回路より、デコーダ回路25へ電源電圧VDDを供給すると共に、第1のスイッチ素子23の第1のスイッチ共通入出力端子23aと第1のスイッチ用第2入出力端子23cとを接続状態とすべく予め定められた電圧レベルの制御信号Vcontrol1〜Vcontrol3を印加する。
その結果、EGSM帯用の第1の送信増幅部204の出力信号は、第2の低域通過フィルタ52を通過し、上述のような接続状態とされた第1のスイッチ素子23及び第1のインピーダンス素子41を介してEGSM帯の信号が通過可能とされた第1の低域通過フィルタ51を通過し、この通過したEGSM帯の信号は、分波回路101を構成するもう一つのフィルタである帯域通過フィルタ54では反射されるため、帯域通過フィルタ54より後段の回路へは伝搬することなく4バンド共用送受信アンテナ1から放射されることとなる。
On the other hand, when performing transmission in the EGSM band, the power supply voltage VDD is supplied from an external circuit (not shown) to the
As a result, the output signal of the first
ここで、このEGSM帯の送信の際、EGSM帯用の第1の送信増幅部204の出力信号に2倍高調波信号が含まれていても、第1及び第2の低域通過フィルタ51,52は、いずれもEGSM帯の周波数信号の2倍の高調波周波数帯域付近に減衰極を有するため、確実に減衰されると共に、スイッチ回路102が有する非線形特性により発生する高調波信号も第1の低域通過フィルタ51によって抑圧されるため、4バンド共用送受信アンテナ1から放射されるEGSM帯の信号は、高調波信号が所望するレベル以下に十分抑圧されたものとなる。
Here, when transmitting in the EGSM band, even if the output signal of the
ところで、このように一つの信号経路に複数のフィルタが設けられる回路構成、すなわち、上述のEGSM帯の送信の際、第1及び第2の低域通過フィルタ51,52がその信号経路中に存在することとなる回路構成においては、個々のフィルタが特定の周波数帯域の通過減衰量が得られていても、回路に設けられた際に、それぞれのフィルタの前後の回路との接続点において、ある特定の周波数帯域での入力及び出力インピーダンスが複素共役の関係に近い状態となると、回路全体としてある特定の周波数帯域の通過減衰量が不足してしまうことが知られている。
By the way, a circuit configuration in which a plurality of filters are provided in one signal path as described above, that is, the first and second low-
例えば、図1に示された構成例において、第1の低域通過フィルタ51と第1のインピーダンス素子41との接続点となる第1の分波入出力端子33において、分波回路101側(前段側)を見た入力インピーダンスZ1と、同じくこの第1の分波入出力端子33から第1のインピーダンス素子41及び第1のスイッチ回路102を介して第2の低域通過フィルタ52側(後段側)を見たインピーダンスZ2とが、EGSM帯送信周波数の2倍高調波周波数帯付近において、複素共役に近い状態となると、第1の分波入出力端子33において2倍高調波周波数信号は、殆ど反射されることなく通過するため、第1及び第2の低域通過フィルタ51,52がそれぞれ単独でEGSM帯周波数信号の2倍高調波周波数帯域で十分な減衰量が確保されていても、スイッチ半導体集積回路SIC1全体としてのその2倍高調波周波数信号に対する減衰量は不足することとなる。
For example, in the configuration example shown in FIG. 1, in the first demultiplexing input /
しかし、本発明の実施の形態においては、上述のインピーダンスZ1とZ2がEGSM帯送信周波数の2倍高調波周波数帯付近において複素共役に近い状態とならないように第1のインピーダンス素子41と第2のインピーダンス素子42のインピーダンスが予め設定されているため、上述の第1の分波入出力端子33において、EGSM帯送信周波数の2倍高調波周波数信号は不整合の状態となり、そのため、上述のようにスイッチ半導体集積回路SIC1全体としてEGSM帯送信周波数の2倍高調波周波数信号に対する減衰量が不足する状態となることが回避されることとなる。また、第1のスイッチ回路102の非線形特性により発生する2倍高調波信号に対しても同様に第1の分波入出力端子33においてZ1とZ2とが不整合となるため、4バンド共用送受信アンテナ1からの放射が十分に抑圧されることとなる。
なお、インピーダンスZ1とZ2がEGSM帯送信周波数の2倍高調波周波数帯付近において複素共役に近い状態とならないように第1のインピーダンス素子41と第2のインピーダンス素子42を設定するためのインピーダンスの調整は、何れか一方のみを調整するようにしても、また、双方を調整するようにしていずれでも良い。
However, in the embodiment of the present invention, the
It should be noted that the impedance adjustment for setting the
次に、上述した本発明の実施の形態におけるスイッチ半導体集積回路の特性例について、図6及び図7並びに図9及び図10を参照しつつ説明する。
まず、図9及び図10を参照しつつ、従来回路、換言すれば、上述した構成例の第1の分波入出力端子33におけるZ1とZ2が複素共役の以外の関係となるような構成を採らない場合の特性例について説明する。
ここで、図9において、横軸は周波数を示し、横軸を下に位置させて同図を見た場合に、右側の縦軸は、アンテナ端子(図1のアンテナ端子31に相当)における定在波比を、左側の縦軸は、信号の通過量を、それぞれ示すものである。
なお、以下の従来回路の特性例の説明においては、従来回路は、図1の回路構成であって、特に、Z1及びZ2が先に説明したように複素共役の関係外となるようには設定されていないものとして、以下、説明の便宜上、図1を参照しつつ説明することとする。
Next, characteristic examples of the switch semiconductor integrated circuit according to the above-described embodiment of the present invention will be described with reference to FIGS.
First, referring to FIGS. 9 and 10, a conventional circuit, in other words, a configuration in which Z1 and Z2 in the first demultiplexing input /
Here, in FIG. 9, the horizontal axis indicates the frequency, and when the horizontal axis is positioned downward, the right vertical axis indicates the constant at the antenna terminal (corresponding to the
In the following description of the characteristic example of the conventional circuit, the conventional circuit has the circuit configuration shown in FIG. 1 and is particularly set so that Z1 and Z2 are out of the complex conjugate relationship as described above. Hereinafter, for the sake of convenience of explanation, description will be made with reference to FIG.
まず、図10のスミスチャートにおいて、m2と表記された点は、EGSM帯送信周波数帯域である880〜915MHzの2倍の周波数における第1の分波入出力端子33から分波回路101を見た際のインピーダンスZ1を示す箇所であり、この場合、Z1=0.95∠146.7である。また、m1と表記された点は、同様の周波数において第1の分波入出力端子33からスイッチ回路102を介して第2の低域通過フィルタ52を見た際のインピーダンスZ2を示す箇所であり、この場合、Z2=0.91∠−151.8である。すなわち、Z1とZ2は、ほぼ複素共役に近い関係となっていることが確認できる。
First, in the Smith chart of FIG. 10, the point denoted by m2 is that the
一方、図9において、EGSM帯送信周波数帯域である880〜915MHzの2倍の周波数、すなわち、1760〜1830MHzの周波数帯域(図9において斜線で示された領域)において必要とされる減衰量を得るために、第1の低域通過フィルタ51においては減衰極62が、また、第2の低域通過フィルタ52においては減衰極63が、それぞれ形成されたものとなっていることが確認できる。しかし、スイッチ半導体集積回路全体の通過周波数特性で見ると、2倍高調波周波数帯域内に通過減衰量の劣化部分64が存在し、電波法規における不要高調波成分の出力電力許容値や使用する送信増幅回路の高調波成分の出力電力から必要とされる減衰量(例えば35dB)が確保されたものとはなっていない。
そして、先に述べたように、Z1とZ2がほぼ複素共役に近い関係にあることによって、アンテナ端子31における定在波比の周波数特性において、2倍高調波周波数帯域に定在波比の値が小さくなる部分65が存在するものとなっている(図9参照)。
On the other hand, in FIG. 9, the required attenuation is obtained in a frequency twice as high as the EGSM band transmission frequency band of 880 to 915 MHz, that is, in the frequency band of 1760 to 1830 MHz (the region indicated by hatching in FIG. 9). Therefore, it can be confirmed that the
As described above, Z1 and Z2 are substantially in a complex conjugate relationship, so that in the frequency characteristic of the standing wave ratio at the
次に、図6及び図7を参照しつつ、本発明の実施の形態におけるスイッチ半導体集積回路SIC1の特性例について説明する。なお、ここで、図6は、先の図9と同様の特性図であり、横軸は周波数を示し、横軸を下に位置させて同図を見た場合に、右側の縦軸は、アンテナ端子31における定在波比を、左側の縦軸は、信号の通過量を、それぞれ示すものである。
本発明の実施の形態においては、既に述べたように、第1の分波入出力端子33から分波回路101を見た際のインピーダンスZ1と、第1の分波入出力端子33からスイッチ回路102を介して第2の低域通過フィルタ52を見た際のインピーダンスZ2が、EGSM帯送信周波数の2倍高調波周波数帯域において複素共役の関係とならないように調整されているため、EGSM帯送信周波数帯域(880〜915)MHzの2倍の周波数(1760〜1830MHz)におけるそれぞれのインピーダンスは、Z1=0.95∠146.7(図7のm2点参照)、Z2=0.89∠−178.7(図7のm1点参照)となり、複素共役の関係とはなっていない。
Next, a characteristic example of the switch semiconductor integrated circuit SIC1 in the embodiment of the present invention will be described with reference to FIGS. Here, FIG. 6 is a characteristic diagram similar to FIG. 9 above, the horizontal axis indicates the frequency, and when the horizontal axis is positioned downward and the same figure is viewed, the right vertical axis is The standing wave ratio at the
In the embodiment of the present invention, as already described, the impedance Z1 when the
そして、スイッチ半導体集積回路SIC1全体の通過周波数特性においては、先の従来回路で存在したような2倍高調波周波数帯域内における通過減衰量の劣化部分64(図9参照)と同様な劣化部分60は存在するが(図6参照)、従来回路における劣化部分64の減衰量に比べて大きな減衰量が得られたものとなっている。
また、アンテナ端子31における定在波比の周波数特性では、定在波比の値が小さくなる部分61は存在するが(図6参照)、その周波数は、従来回路の場合と異なり2倍高調波周波数帯域外となっている(図6及び図9参照)。すなわち、換言すれば、2倍高調波周波数帯域においては、従来と異なり、定在波比が高くなって、4バンド共用送受信アンテナ1からの2倍高調波周波数信号の放射が抑圧されるものとなっていることが確認できる。
In the pass frequency characteristics of the entire switch semiconductor integrated circuit SIC1, a deteriorated
Further, in the frequency characteristic of the standing wave ratio at the
図8には、本発明の実施の構成における第2高調波周波数信号のレベルと、従来回路、すなわち、換言すれば、本発明の実施の構成のようにZ1とZ2のインピーダンス調整を行わない回路構成における第2高調波周波数信号のレベルの一例が示されており、従来回路と比較すると本発明の実施の構成によって、従来回路における第2高調波周波数信号のレベルからさらに15dBも信号抑圧がなされることが理解できる。なお、この試験例は、入力信号周波数を880MHz、入力信号電力を+35dBmとした場合のものである。 FIG. 8 shows the level of the second harmonic frequency signal in the configuration of the present invention and a conventional circuit, that is, a circuit that does not perform impedance adjustment of Z1 and Z2 as in the configuration of the present invention. An example of the level of the second harmonic frequency signal in the configuration is shown. Compared with the conventional circuit, the embodiment of the present invention further suppresses the signal by 15 dB from the level of the second harmonic frequency signal in the conventional circuit. I can understand. In this test example, the input signal frequency is 880 MHz and the input signal power is +35 dBm.
次に、第2の構成例について、図2を参照しつつ説明する。なお、図1に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第2の構成例は、第1〜第8のインピーダンス素子41〜48を、特に、金属ワイヤーとした点に特徴を有するもので、他の回路構成は、図1に示された構成例と同一である。かかる構成においては、第1乃至第8のインピーダンス素子41〜48のインピーダンスは、それぞれの金属ワイヤーの長さの調整により所望の値に設定することが可能である。
Next, a second configuration example will be described with reference to FIG. The same components as those in the configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
The second configuration example is characterized in that the first to
さらに、図3には、第3の構成例が示されており、同図を参照しつつ、第3の構成例について説明する。なお、図1に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の構成例は、第1乃至第8のインピーダンス素子41〜48を、特に、高周波線路とした点に特徴を有するもので、他の回路構成は、図1に示された構成例と同一のものである。かかる構成においては、第1乃至第8のインピーダンス素子41〜48のインピーダンスは、それぞれの高周波線路の長さや太さ(幅)の調整により所望の値に設定することが可能である。
Further, FIG. 3 shows a third configuration example, and the third configuration example will be described with reference to FIG. The same components as those in the configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
The third configuration example is characterized in that the first to
この第3の構成例のように、第1乃至第8のインピーダンス素子41〜48に高周波線路を用いた場合、スイッチ回路102を高周波線路にフリップチップ実装することが可能となり、特に、スイッチ半導体集積回路SIC3が、本発明の実施の形態のように携帯電話機に用いられる場合には、携帯電話機における電子部品のさらなる低背化が要求されている現状においては、十分その要求に応えることができるものとなる。
また、先の図2に示された第2の構成例においては、金属ワイヤー長のばらつきと、それに起因する通過特性のばらつきが発生することがあるが、第3の構成例の場合、分波回路101と第2及び第3の低域通過フィルタ52,53を積層体パッケージに設けると共に、この積層体パッケージ上に高周波線路を形成して、この高周波線路を介して分波回路101や第2及び第3の低域通過フィルタ52,53とスイッチ回路102を接続する構成としてマイクロ波半導体IC(所謂MMIC)とすることができ、このような構成とすることで、金属ワイヤーを用いた場合にその金属ワイヤー長のばらつきと、それに起因する通過特性のばらつきの発生を回避することができ、通過特性のばらつきが抑えられたものとなる。
When a high frequency line is used for the first to
Further, in the second configuration example shown in FIG. 2, there may occur variations in the length of the metal wire and variations in pass characteristics resulting from the variation. In the case of the third configuration example, the demultiplexing is performed. The
次に、上述した第2及び第3の構成例に示されたインピーダンス素子として金属ワイヤーや高周波回路を用いた場合の基板上の部品配置の概略の様子について、図4及び図5を参照しつつ説明する。
最初に、図4に示された例について説明すれば、この部品配置の例は、多層基板71に先のスイッチ回路102、分波回路101及び第2及び第3の低域通過フィルタ52,53が内蔵されると共に、これらの回路等が、多層基板71上に、次述するように設けられた金属ワイヤーや高周波線路と接続されてスイッチ半導体集積回路SICが形成されたものである。特に、この図4に示された例は、インピーダンス素子として、金属ワイヤーと高周波線路を併用したものとなっている。
Next, with reference to FIG. 4 and FIG. 5, an outline of the component arrangement on the substrate when a metal wire or a high-frequency circuit is used as the impedance element shown in the second and third configuration examples described above. explain.
First, the example shown in FIG. 4 will be described. In this example of component arrangement, the
多層基板71上には、分波回路101やスイッチ回路102の入出力端子が設けられている。そして、例えば、第1のスイッチ素子23の第1のスイッチ共通入出力端子23aと分波回路101の第1の分波入出力端子33とは、第1のインピーダンス素子41としての第1のインピーダンス素子用金属ワイヤー72で接続されたものとなっている。
また、多層基板71上において、第2の低域通過フィルタ52の一方の接続端子52aには、高周波線路73が接続されると共に、この高周波線路73の適宜な箇所と第1のスイッチ用第2入出力端子23cとが第2のインピーダンス素子用金属ワイヤー74で接続されたものとなっており、高周波線路73及び第2のインピーダンス素子用金属ワイヤー74とで第2のインピーダンス素子42が形成されたものとなっている。
すなわち、この例では、第1のインピーダンス素子用金属ワイヤー72の長さを調整すると共に、高周波線路73及び第4のインピーダンス素子用金属ワイヤー74のそれぞれの長さを調整して第1のインピーダンス素子41と第2のインピーダンス素子42が、先に述べたように複素共役の関係とならないように設定されたものとなっている。
On the
On the
That is, in this example, the length of the first impedance
一方、図5は、インピーダンス素子として金属ワイヤーのみを使用した場合の例である。ここで、図4と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この例では、第2の低域通過フィルタ52の一方の接続端子52aと第1のスイッチ用第2入出力端子23cとは、第4のインピーダンス素子用金属ワイヤー74で接続されたものとなっている。
そして、第1のインピーダンス素子用金属ワイヤー72と第4のインピーダンス素子用金属ワイヤー74のそれぞれの長さを調整して第1のインピーダンス素子41と第2のインピーダンス素子42が、先に述べたように複素共役の関係とならないように設定されたものとなっている。
On the other hand, FIG. 5 shows an example in which only a metal wire is used as the impedance element. Here, the same components as those in FIG. 4 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
In this example, one
The
なお、上述した発明の実施の形態においては、単極2投スイッチ(第1のスイッチ素子23)の前後にそれぞれ一つずつ低域通過フィルタが接続された構成において、その線路途中に設けた2つのインピーダンス素子が複素共役とならないようにして、全体として所望する減衰量と通過特性が達成されるようにしたものであるが、単極2投スイッチとその前後に一つずつ低域通過フィルタを設けた構成に限定される必要のないことは勿論である。すなわち、m極n投スイッチ素子(又はスイッチ回路)とその前後にn個の低域通過フィルタを配した構成(mは”1”以上の整数、nは”2”以上の整数)においても基本的に同様に適用できるものである。 In the embodiment of the present invention described above, in the configuration in which one low-pass filter is connected before and after the single-pole two-throw switch (first switch element 23), 2 provided in the middle of the line. The two impedance elements do not become complex conjugates, so that the desired attenuation and pass characteristics can be achieved as a whole. A single-pole double-throw switch and one low-pass filter before and after it are provided. Of course, it is not necessary to limit to the provided structure. In other words, even in a configuration in which an m-pole n-throw switch element (or switch circuit) and n low-pass filters are arranged before and after the switch element (m is an integer of “1” or more and n is an integer of “2” or more). Can be applied in the same way.
23…第1のスイッチ素子
24…第2のスイッチ素子
41…第1のインピーダンス素子
42…第2のインピーダンス素子
51…第1の低域通過フィルタ
52…第2の低域通過フィルタ
101…分波回路
102…スイッチ回路
23 ...
Claims (1)
一つの共通入出力端子と複数の入出力端子とを有し、外部からの制御に応じて前記複数の入出力端子のいずれか一つと前記共通入出力端子間が導通状態とされるよう構成されてなるスイッチ素子を有してなるスイッチ回路と、
前記スイッチ回路と外部の後段の回路との間に設けられる第2の低域通過フィルタとを具備してなるスイッチ半導体集積回路であって、
前記分波回路は、第1の低域通過フィルタと帯域通過フィルタとを有してなり、前記第1の低域通過フィルタは、第1の使用周波数帯の高周波信号の通過を可能とする一方、前記第1の使用周波数帯の高周波信号の2倍高調波周波数帯域付近に減衰極を有するよう構成されてなり、前記帯域通過フィルタは、前記第1の使用周波数帯以外の他の使用周波数帯の高周波信号が通過可能に構成されてなり、
前記前記第1の低域通過フィルタの一端と前記帯域通過フィルタの一端は、共に外部のアンテナに接続可能とされてなり、
前記スイッチ回路は、第1のスイッチ素子と、第2のスイッチ素子と、デコーダ回路とを有してなり、
前記第1のスイッチ素子は、第1のスイッチ共通入出力端子と複数の第1のスイッチ用入出力端子とを有し、
前記第2のスイッチ素子は、第2のスイッチ共通入出力端子と複数の第2のスイッチ用入出力端子とを有し、
前記第1及び第2のスイッチ素子は、前記デコーダ回路に外部から入力される制御信号に応じて、前記デコーダ回路により、第1のスイッチ共通入出力端子と、前記複数の第1のスイッチ用入出力端子のいずれかとが選択的に接続状態とされ、また、前記第2のスイッチ共通入出力端子と、前記複数の第2のスイッチ用入出力端子のいずれかとが選択的に接続状態とされるよう構成されてなり、
前記帯域通過フィルタは、前記第2のスイッチ素子を介して後段の回路と接続可能とされ、
前記第1の共通入出力端子と、前記第1の低域通過フィルタの他端との間に第1のインピーダンス素子を設ける一方、
前記第2の低域通過フィルタと前記複数の第1のスイッチ用入出力端子の一つとの間に、第2のインピーダンス素子を設け、
前記第1のインピーダンス素子と前記第1の低域通過フィルタとの接続点から前段側を見た前記第1の使用周波数帯の2倍の高調波帯におけるインピーダンスと、前記第1のインピーダンス素子と前記第1の低域通過フィルタとの接続点から後段側を見た前記第1の使用周波数帯の2倍の高調波帯におけるインピーダンスとが、複素共役の関係外となるように前記第1及び第2のインピーダンス素子のインピーダンスが設定されてなることを特徴とするスイッチ半導体集積回路。 A demultiplexing circuit;
It has one common input / output terminal and a plurality of input / output terminals, and is configured to be in a conductive state between any one of the plurality of input / output terminals and the common input / output terminal according to external control. A switch circuit having a switch element ,
A switch semiconductor integrated circuit comprising a second low-pass filter provided between the switch circuit and an external downstream circuit ;
The demultiplexing circuit includes a first low-pass filter and a band-pass filter, and the first low-pass filter allows a high-frequency signal in a first use frequency band to pass therethrough. The band pass filter is configured to have an attenuation pole in the vicinity of the second harmonic frequency band of the high-frequency signal in the first use frequency band, and the band pass filter has a use frequency band other than the first use frequency band. The high-frequency signal is configured to pass through,
One end of the first low pass filter and one end of the band pass filter are both connectable to an external antenna,
The switch circuit includes a first switch element, a second switch element, and a decoder circuit,
The first switch element has a first switch common input / output terminal and a plurality of first switch input / output terminals;
The second switch element has a second switch common input / output terminal and a plurality of second switch input / output terminals,
The first and second switch elements are connected to the first switch common input / output terminal and the plurality of first switch input terminals by the decoder circuit in response to a control signal input from the outside to the decoder circuit. One of the output terminals is selectively connected, and the second switch common input / output terminal and one of the plurality of second switch input / output terminals are selectively connected. Configured as
The band pass filter can be connected to a subsequent circuit through the second switch element,
While providing a first common output terminal, the first Inpi over dance element between the other end of the first low-pass filter,
Between one of said second low-pass filter and the plurality of first output terminals switch, provided the second Inpi over dancing element,
An impedance in a harmonic band twice as high as the first use frequency band as seen from a connection point between the first impedance element and the first low-pass filter, and the first impedance element; The first and second impedances so that an impedance in a harmonic band twice the first used frequency band as viewed from the connection point with the first low-pass filter is out of a complex conjugate relationship. It switched semiconductor integrated circuit, wherein the impedance of the second Inpi over dance element is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004069002A JP4275554B2 (en) | 2004-03-11 | 2004-03-11 | Switch semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004069002A JP4275554B2 (en) | 2004-03-11 | 2004-03-11 | Switch semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260564A JP2005260564A (en) | 2005-09-22 |
JP4275554B2 true JP4275554B2 (en) | 2009-06-10 |
Family
ID=35085871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004069002A Expired - Fee Related JP4275554B2 (en) | 2004-03-11 | 2004-03-11 | Switch semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4275554B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020179540A1 (en) * | 2019-03-01 | 2020-09-10 | 株式会社村田製作所 | High frequency module and communication device |
-
2004
- 2004-03-11 JP JP2004069002A patent/JP4275554B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005260564A (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6500913B2 (en) | High frequency circuit component and communication device | |
US6566956B2 (en) | High frequency power amplifier | |
JP5512740B2 (en) | High frequency circuit and high frequency module having the same | |
US10916824B2 (en) | Directional coupler and communication unit | |
US9780735B1 (en) | High-frequency signal amplifier circuit, power amplifier module, front-end circuit, and communication apparatus | |
US10476531B2 (en) | High-frequency front-end circuit | |
US10651821B2 (en) | Multiplexer, high-frequency front-end circuit, and communication apparatus | |
US10700659B2 (en) | Multiplexer, radio-frequency front end circuit, and communication terminal | |
KR102041721B1 (en) | Composite filter apparatus, high-frequency front end circuit, and communication apparatus | |
CN108432128B (en) | Doherty amplifier | |
JP2013110619A (en) | Amplifier | |
US9112473B2 (en) | Branching circuit and RF circuit module | |
US20180102801A1 (en) | Power amplification module | |
WO2017159112A1 (en) | Frequency tunable lc filter, high frequency front end module and communication device | |
US10811786B2 (en) | High-frequency module | |
KR102323572B1 (en) | Multi-band radio-frequency transmitter with receiving band variable filtering function | |
US9787334B2 (en) | High frequency power amplifier, high frequency front-end circuit, and radio communication device | |
JP4275554B2 (en) | Switch semiconductor integrated circuit | |
JP4656514B2 (en) | Balance-unbalance conversion circuit and high-frequency component using the same | |
WO2020202891A1 (en) | High-frequency module and communication device | |
US20220052666A1 (en) | Filter device and multiplexer | |
US10348251B2 (en) | Power supply circuit | |
US9893750B2 (en) | Tunable transmit cancellation in acoustic receiver filters | |
WO2023007961A1 (en) | Transceiver module | |
US20240113732A1 (en) | Communication circuit and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150313 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |