JP4272547B2 - 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路 - Google Patents

Description

本発明は、電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路に関し、特に高周波通信機器又はスイッチ回路に使用される電界効果型トランジスタに関する。

携帯電話に代表される高周波通信機器において、アンドープのチャネル層の上に、ｎ型不純物をドープした電子供給層を用いた変調ドープ型電界効果トランジスタ（ＭＯＤＦＥＴ：Modulation Doped Field Effect Transistor）が広く用いられている。

従来より、ＭＯＤＦＥＴのチャネル層には電子移動度が大きいヒ化インジウムガリウム（ＩｎＧａＡｓ）が用いられ、電子供給層にはＩｎＧａＡｓよりもバンドギャップが大きい材料であるヒ化アルミニウムガリウム（ＡｌＧａＡｓ）が用いられている。

しかしながら、ＡｌＧａＡｓは界面準位密度が大きい材料であるため、界面準位に電子がトラップされてＭＯＤＦＥＴの電流密度を増大することが困難となる。具体的には、電子供給層の表面に形成される界面準位は、電子を捕捉して電子供給層の表面に保持するトラップとして働き、このトラップに捕捉された電子の負電荷がチャネル領域の空乏層を狭窄する。この空乏層が狭窄される現象によって、高周波信号をゲートに印加した際の最大電流密度が、直流を印加した場合と比べて大幅に減少するという、いわゆるドレイン電流の周波数分散が生じてしまう。

このような問題に対して、電子供給層を構成する材料にＡｌＧａＡｓに代えてリン化インジウムガリウム（ＩｎＧａＰ）を用いることにより、電子供給層に生じるトラップを低減し、電界効果型トランジスタの電流密度の増大が可能となる（例えば、特許文献１を参照）。

図７は、電子供給層にＩｎＧａＰを用いる従来のＭＯＤＦＥＴ断面構成を示している。図７に示すように、ＧａＡｓからなる化合物半導体基板１０１の上には、アンドープのＧａＡｓからなるバッファ層１０２と、ｎ型不純物がドープされたＡｌＧａＡｓからなるバリア層１０３と、アンドープのＩｎ_0.2Ｇａ_0.8Ａｓからなるチャネル層１０４と、ｎ型不純物がドープされたＩｎＧａＰからなる電子給層１０５と、該電子供給層１０５を露出する開口部が形成され且つｎ型不純物がドープされたＧａＡｓからなるキャップ層１０７とが順次積層されている。キャップ層１０７の開口部に露出した電子供給層１０５の上には、ショットキー接合によりゲート電極１０８が形成されている。またキャップ層１０７上には、ソース電極１０９及びドレイン電極１１０が形成されている。

ＩｎＧａＰは、ＡｌＧａＡｓと比べて界面準位密度が小さい材料であるため、キャップ層１０７の開口部に露出した電子供給層１０５の界面準位を低減することができるので、高周波信号を印加したときの最大電流密度を高めることができる。

ところで、従来のＭＯＤＦＥＴにおいて、通常用いられている化合物半導体の製造方法によりＩｎＧａＰからなる半導体層（ＩｎＧａＰ層）を結晶成長すると、III 族原子層において、Ｇａ原子とＩｎ原子とが同一面内で交互に配列した自然超格子が形成される。

近年、例えば、特許文献２に記載されているように、自然超格子構造を破壊してIII 族原子層におけるＧａ原子とＩｎ原子との配列を無秩序化したＩｎＧａＰ層を形成する方法が知られており、このような自然超格子を破壊してＩｎＧａＰを用いることにより、ＩｎＧａＰ層と他の半導体層との界面抵抗が低減された電界効果型トランジスタが開発されている。
特開昭６３−２２８７６３号公報（第３図） 特開平１１−２４３０５８号公報

しかしながら、前記従来のＭＯＤＦＥＴによると、ゲート電極１０８をＩｎＧａＰからなる電子供給層１０５とのショットキー接合により形成しているため、ゲート電極１０８のドレイン電極１１０に対する逆方向耐圧が、電子供給層１０５にＡｌＧａＡｓを用いた場合よりも低下してしまうことが実験的に知られている。

このように、前記従来のＭＯＤＦＥＴは、ＩｎＧａＰを用いて高周波信号印加時の最大電流密度の向上を図ると、ＩｎＧａＰの材料的な制約によりゲート耐圧が低下してしまうため、最大電流密度の向上とゲート耐圧の向上とを両立することが困難であるという問題を有している。

本発明は、前記従来の問題を解決し、電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立できるようにすることを目的とする。

前記の目的を達成するため、本発明は、ショットキー層の上部に自然超格子が破壊され且つ厚さが所定値以下のＩｎＧａＰ層を設ける構成とする。

具体的に本発明に係る電界効果型トランジスタは、キャリアが走行する第１の化合物半導体層（チャネル層）と、第１の化合物半導体層の上に形成され、第１の化合物半導体層にキャリアを供給する第２の化合物半導体層（キャリア供給層）と、第２の化合物半導体層の上に形成された第３の化合物半導体層（ショットキー層）と、第３の化合物半導体層の上に形成され、第３の化合物半導体層とショットキー接合するゲート電極とを備え、第３の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

本発明の電界効果型トランジスタによると、第３の化合物半導体層は、その少なくとも上部に自然超格子が破壊されたリン化インジウムガリウム（ＩｎＧａＰ）を含むため、第３の化合物半導体層における界面準位密度を低減して最大電流密度を向上することができる。その上、第３の化合物半導体層に含まれるリン化インジウムガリウムの厚さが所定値以下に設定されているため、ゲート電極の耐圧が向上する。これは、第３の化合物半導体層の上部に自然超格子構造が破壊されたリン化インジウムガリウムを用いると、第３の化合物半導体層の上部に自然超格子構造が破壊されたリン化インジウムガリウムを含めない状態から、リン化インジウムガリウムの厚さを増大させるのに伴って、ゲート電極の耐圧がまず急激に増大し、その後徐々に低下する傾向があるという本願発明者らの知見に基づく。従って、第３の化合物半導体層の上部に含める、自然超格子構造が破壊されたリン化インジウムガリウムの厚さを所定値以下に設定することにより、ゲート電極の耐圧が、第３の化合物半導体層の上部に自然超格子構造が破壊されたリン化インジウムガリウムを形成しない場合と比べてその耐圧が大きくなる。

本発明の電界効果型トランジスタにおいて、第３の化合物半導体層に含まれるリン化インジウムガリウムの厚さは８ｎｍ以下であることが好ましい。このようにすると、ゲート電極の耐圧が、第３の化合物半導体層にリン化インジウムガリウムを含めない構成と比べて確実に大きくなる。

本発明の電界効果型トランジスタにおいて、リン化インジウムガリウムが第３の化合物半導体層の上部にのみ含まれる場合に、第３の化合物半導体層の下部はヒ化アルミニウムガリウムからなることが好ましい。

本発明の電界効果型トランジスタにおいて、第２の化合物半導体層はヒ化アルミニウムガリウムからなることが好ましい。

本発明の電界効果型トランジスタは、第３の化合物半導体層の上にゲート電極を覆うように形成された低誘電率材料からなる保護膜をさらに備えていることが好ましい。このようにすると、低誘電率の保護膜により第３の化合物半導体層及びゲート電極が覆われるため、ゲート電極の寄生容量を低減することができる。また、第３の化合物半導体層の少なくとも上部は、酸化されにくい材料であるＩｎＧａＰからなるため、低誘電率材料を用いても信頼性が低下することがない。

本発明の電界効果型トランジスタにおいて、低誘電率材料はベンゾシクロブテンであることが好ましい。

本発明に係る集積回路装置は、基板上に、電界効果型トランジスタ及び該電界効果型トランジスタと電気的に接続された受動素子が形成された集積回路装置を対象とし、電界効果型トランジスタは、キャリアが走行する第１の化合物半導体層と、第１の化合物半導体層の上に形成され、第１の化合物半導体層にキャリアを供給する第２の化合物半導体層と、第２の化合物半導体層の上に形成された第３の化合物半導体層と、第３の化合物半導体層の上に形成され、第３の化合物半導体層とショットキー接合するゲート電極とを有し、第３の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

本発明の集積回路装置によると、電界効果型トランジスタに本発明に係る電界効果型トランジスタを用いており、本発明に係る電界効果型トランジスタと受動素子とを１つの基板上に集積化することにより、電界効果型トランジスタにおける最大電流密度の向上とゲート電極の耐圧の向上とを同時に実現できるため、回路特性を飛躍的に向上させることができる。

本発明に係る第１のスイッチ回路は、ゲート電極、ドレイン電極及びソース電極を有し、ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端がゲート電極と接続され他端が制御端子となる抵抗素子とを備えたスイッチ回路を対象とし、電界効果型トランジスタは、キャリアが走行する第１の化合物半導体層と、第１の化合物半導体層の上に形成され、第１の化合物半導体層にキャリアを供給する第２の化合物半導体層と、第２の化合物半導体層の上に形成された第３の化合物半導体層と、第３の化合物半導体層の上に形成され、第３の化合物半導体層とショットキー接合するゲート電極とを有し、第３の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

また、本発明に係る第２のスイッチ回路は、それぞれが、ゲート電極、ドレイン電極及びソース電極を有し、ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端がゲート電極と接続され他端が制御端子となる抵抗素子とを備え、互いに電気的に接続され複数のスイッチ回路を対象とし、各電界効果型トランジスタは、キャリアが走行する第１の化合物半導体層と、第１の化合物半導体層の上に形成され、第１の化合物半導体層にキャリアを供給する第２の化合物半導体層と、第２の化合物半導体層の上に形成された第３の化合物半導体層と、第３の化合物半導体層の上に形成され、第３の化合物半導体層とショットキー接合するゲート電極とを有し、第３の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

第１及び第２のスイッチ回路によると、本発明に係る電界効果型トランジスタを用いているため、オフ状態からオン状態への切り替えが十分に行えない不良（バースト不良）を防止できるので、良好なスイッチ特性を得ることができる。

本発明に係る電界効果型トランジスタによると、ショットキー層の界面準位密度を低減して高周波信号印加時における最大電流密度が向上すると共に、ショットキー層の上部に含める自然超格子が破壊されたリン化インジウムガリウムの厚さを所定値以下に設定するため、ショットキー電極の逆方向耐圧が向上する。

さらに、本発明に係る電界効果型トランジスタをスイッチ回路に適用することにより、スイッチ回路におけるバースト不良を防止することができる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。

図１は本発明の第１の実施形態に係る電界効果型トランジスタの断面構成を示している。図１に示すように、例えば、ヒ化ガリウム（ＧａＡｓ）からなる化合物半導体基板１１の上には、厚さが約５００ｎｍのヒ化アルミニウムガリウム（ＡｌＧａＡｓ）からなるバッファ層１２、厚さが約１００ｎｍのｎ型のＡｌＧａＡｓからなるバリア層１３、厚さが約１５ｎｍのアンドープのヒ化インジウムガリウム（ＩｎＧａＡｓ）からなるチャネル層１４、厚さが約２０ｎｍのｎ型のＡｌＧａＡｓからなるキャリア供給層１５、厚さが約５ｎｍのアンドープのリン化インジウムガリウム（ＩｎＧａＰ）からなり、ＩｎＧａＰにおける自然超格子が破壊されたショットキー層１６及び厚さが約１００ｎｍでｎ型不純物がドープされたＧａＡｓからなり、ショットキー層１６の一部を露出する開口部を有するキャップ層１７が順次積層されている。

ここで、自然超格子が破壊されたＩｎＧａＰとは、そのIII 族原子層においてＧａ原子とＩｎ原子とが不規則に配列した結晶構造を持つＩｎＧａＰのことをいう。

一般に、ＩｎＧａＰ層を結晶成長により形成すると、III 族原子層においてＧａ層とＩｎ層とが交互に配列した自然超格子が形成されるが、ＩｎＧａＰ層を低温で結晶成長することにより、自然超格子が破壊されたＩｎＧａＰ層を形成することができる。なお、以下の説明では、このような自然超格子が破壊されたＩｎＧａＰを、無秩序配列（Disordered)のＩｎＧａＰと呼ぶ。

キャップ層１７の開口部に露出したショットキー層１６の上には、チタンとアルミニウムとの積層膜（Ｔｉ／Ａｌ）により、ショットキー層１６とショットキー接合するゲート電極１８が形成されている。また、キャップ層１７の上には、オーミック電極として、金ゲルマニウム（ＡｕＧｅ）系の合金からなるソース電極１９及びドレイン電極２０がそれぞれに形成されている。

なお、ゲート電極１８を構成する材料はＴｉ／Ａｌに限られず、ショットキー層１６とショットキー接合を形成する材料であればよく、例えば、チタン、白金及び金が積層された積層膜（Ｔｉ／Ｐｔ／Ａｕ）又はタングステンシリサイド（ＷＳｉ）を用いることができる。

また、キャップ層１７を構成する材料は、ＧａＡｓに限られず、例えばＩｎＧａＡｓを用いてもよい。キャップ層１７を構成する材料にＩｎＧａＡｓを用いる場合、ソース電極１９及びドレイン電極２０を構成する材料に、ＡｕＧｅ系の合金に代えてＴｉ／Ｐｔ／Ａｕを用いることができる。

第１の実施形態の電界効果型トランジスタにおける各半導体層の具体的な組成として、例えば、チャネル層１４を構成するＩｎＧａＡｓに、Ｉｎ_0.2Ｇａ_0.8Ａｓを用い、キャリア供給層１５を構成するＡｌＧａＡｓに、Ａｌ_0.2Ｇａ_0.8Ａｓを用い、ショットキー層１６を構成するＩｎＧａＰに、Ｉｎ_0.5Ｇａ_0.5Ｐを用いる。また、キャリア供給層１５には、ドーピング濃度が約４×１０¹²ｃｍ^-3のシリコン（Ｓｉ）がプレーナドープされている。

なお、第１の実施形態においては、厚さが５ｎｍのショットキー層１６の全体を無秩序配列のＩｎＧａＰにより構成したが、これに限られない。例えば、無秩序配列のＩｎＧａＰの厚さを３ｎｍに設定した場合には、残りの２ｎｍをＡｌＧａＡｓにより形成する。また、無秩序配列のＩｎＧａＰの厚さを７ｎｍに設定した場合には、トランジスタのしきい値電圧Ｖthを決定するパラメータである、チャネル層１４とゲート電極１８との距離を変えないように、キャリア供給層１５の厚さを２ｎｍだけ減らす必要がある。

第１の実施形態に係る電界効果型トランジスタにおいて、ＡｌＧａＡｓからなるキャリア供給層１５の上にＩｎＧａＰからなるショットキー層１６が設けられているため、ショットキー層１６の界面準位密度が小さくされているので、周波数分散を抑制することができる。その結果、ゲート電極１８に高周波信号を印加した場合においても高い最大電流密度を実現することができる。

さらに、第１の実施形態の特徴として、ショットキー層１６の上部に厚さが０ｎｍよりも大きく且つ１０ｎｍ以下、ここでは５ｎｍの無秩序配列のＩｎＧａＰが形成されており、これにより、ゲート電極１８の逆方向耐圧の向上が実現される。ここで、ゲート電極１８の逆方向耐圧とは、ゲート電極１８とドレイン電極２０との電極間であって、ゲート電極１８に印加される負電圧に対する耐圧をいう。

以下、ショットキー層１６の厚さとゲート電極１８の逆方向耐圧との関係について図面を参照しながら説明する。

図２は第１の実施形態に係る電界効果型トランジスタにおいて、ショットキー層１６の上部に含めるＩｎＧａＰの厚さとゲート電極１８の逆方向耐圧との関係を実験に基づいて示している。図２において、横軸はショットキー層１６の上部に含めるＩｎＧａＰの厚さを表し、縦軸はゲート電極１８の逆方向耐圧を表している。ここで、例えば、ショットキー層１６におけるＩｎＧａＰの厚さが０ｎｍの場合は、ショットキー層１６はＡｌＧａＡｓのバルクからなっており、また、ＩｎＧａＰの厚さが１０ｎｍの場合は、ショットキー層１６の上部に１０ｎｍの厚さのＩｎＧａＰを含み、その残部はＡｌＧａＡｓからなる。また、実線はショットキー層１６の上部に含めるＩｎＧａＰに無秩序配列ＩｎＧａＰを用いた第１の実施形態の電界効果型トランジスタを示し、破線は、比較用であって、ショットキー層１６の上部に含めるＩｎＧａＰに自然超格子構造のＩｎＧａＰを用いた場合を示している。

図２に示すように、ショットキー層１６の上部に含めるＩｎＧａＰの厚さが０ｎｍの場合、即ち、ショットキー層１６をすべてＡｌＧａＡｓにより形成した場合には、逆方向耐圧は約１２Ｖである。

図２において実線で示すように、無秩序配列のＩｎＧａＰをショットキー層１６の上部に含めた第１の実施形態に係る構成においては、ショットキー層１６におけるＩｎＧａＰの厚さが約２ｎｍまで増大すると、逆方向耐圧が急激に増大し、その後、該ＩｎＧａＰの厚さが増大するにつれて、徐々に逆方向耐圧が低下して、ＩｎＧａＰの厚さが約８ｎｍよりも大きくなると逆方向耐圧が約１２Ｖよりも小さくなる。

一方、図２において破線で示すように、自然超格子のＩｎＧａＰをショットキー層１６の上部に含めた場合には、自然超格子のＩｎＧａＰの厚さが約２ｎｍまで増大すると、逆方向耐圧が急激に低下し、その後、自然超格子のＩｎＧａＰの厚さが増大しても逆方向耐圧はほとんど変化しない。

図２から明らかなように、無秩序配列のＩｎＧａＰをショットキー層１６の上部に含めた第１の実施形態においては、ゲート電極１８の逆方向耐圧が、ゲート電極１８をＡｌＧａＡｓからなるショットキー層１６の上に形成した場合と比べて、ゲート電極１８の逆方向耐圧が増大するような無秩序配列のＩｎＧａＰの厚さが存在する。具体的には、ショットキー層１６の上部に含める無秩序配列のＩｎＧａＰの厚さが１０ｎｍ以下、より好ましくは８ｎｍ以下であると、逆方向耐圧がゲート電極１８をＡｌＧａＡｓからなるショットキー層１６の上に形成した場合と比べて大きくなる。

これに対し、自然超格子構造のＩｎＧａＰをショットキー層１６の上部に含めた場合には、逆方向耐圧がゲート電極１８をＡｌＧａＡｓからなるショットキー層１６の上に形成した場合と比べて増大することがない。

このように、ショットキー層１６の上部に、厚さが０ｎｍよりも大きく且つ８ｎｍ以下の無秩序配列のＩｎＧａＰを含めることにより、逆方向耐圧がゲート電極１８をＡｌＧａＡｓからなるショットキー層１６の上に形成した場合よりも大きくなる。

なお、第１の実施形態においては、キャリア供給層１５を構成するＡｌＧａＡｓにＡｌ_0.2Ｇａ_0.8Ａｓを用い、ショットキー層１６の上部に含めるＩｎＧａＰにＩｎ_0.5Ｇａ_0.5Ｐを用いた場合について説明したが、各半導体層の組成及び不純物濃度を変更した場合においても、ゲート電極１８の逆方向耐圧がゲート電極１８をＡｌＧａＡｓからなるショットキー層１６の上に形成した場合よりも大きくなるように無秩序配列のＩｎＧａＰの厚さを設定することが可能である。

即ち、各半導体層の組成及び不純物濃度を変更した場合においても、ショットキー層１６の上部に含めるＩｎＧａＰの厚さを増大させるのに伴って、ゲート電極１８の逆方向耐圧はまず急激に増大してその後徐々に低下するという傾向があり、ショットキー層１６の上部に含めるＩｎＧａＰの厚さが所定の値よりも大きくなると、逆方向耐圧はＩｎＧａＰを含めない場合の逆方向耐圧よりも小さくなる。従って、ショットキー層１６の上部に含めるＩｎＧａＰの厚さを所定の値、即ち、逆方向耐圧がショットキー層１６の上部にＩｎＧａＰを含めない場合の逆方向耐圧と同一となるときの厚さ以下に設定することにより、ゲート電極１８の逆方向耐圧がゲート電極１８をＡｌＧａＡｓからなるショットキー層１６の上に形成した場合よりも大きくなる。

以上説明したように、第１の実施形態によると、ショットキー層１６の少なくとも上部に自然超格子が破壊された無秩序配列のＩｎＧａＰを含ませ、該ＩｎＧａＰ層の厚さを所定値以下に設定することにより、最大電流密度の向上と逆方向耐圧の向上とを両立することが可能となる。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。

図３は、本発明の第２の実施形態に係る電界効果型トランジスタの断面構成を示している。図３において、図１と同一の構成部材については同一の符号を付すことにより説明を省略する。

図３に示すように、化合物半導体基板１１の上には、バッファ層１２、バリア層１３、チャネル層１４、キャリア供給層１５、ショットキー層１６、キャップ層１０７が順次積層されている。キャップ層１７のリセス開口部に露出したショットキー層１６の上には、ショットキー電極であるゲート電極１８が形成されており、ゲート電極１８両側方に挟むキャップ層１７の上には、オーミック電極としてのソース電極１９及びドレイン電極２０がそれぞれに形成されている。

キャップ層１７の上には、ゲート電極１８、ソース電極１９及びドレイン電極２０の上を含む全面にわたって、ベンゾシクロブテン（ＢＣＢ）からなる保護膜２１が設けられている。

なお、保護膜２１を構成する材料は、ＢＣＢに限られず、例えばＳｉＬＫ（ダウケミカル社の芳香族炭化水素ポリマー）、ＦＳＧ（フッ素が添加されたシリコングラス）、ポーラスシリコン又は有機シロキサン等のＳＯＧ(spin on glass）等の低誘電率材料（いわゆるｌｏｗ−ｋ材料）を用いることができる。

一般に、ショットキー層１６を被覆する保護膜２１の材料として、耐湿性に優れた窒化シリコン（ＳｉＮ）を用いる。これに対し、第２の実施形態においては、ショットキー層１６が酸化されにくい材料であるＩｎＧａＰからなるため、耐湿性に優れた材料を用いる必要がない。

即ち、第２の実施形態によると、ショットキー層１６の上にＳｉＮ膜を形成しなくても電界効果型トランジスタの信頼性が低下しないため、ＳｉＮよりも比誘電率が小さい低誘電率材料を用いて保護膜２１を形成することができるので、電界効果型トランジスタの寄生容量を低減することができる。

さらに、第２の実施形態においても、第１の実施形態と同様に、ショットキー層１６が無秩序配列のＩｎＧａＰからなり、その厚さが１０ｎｍ以下に形成されているため、ＡｌＧａＡｓからなるショットキー層の上にゲート電極１８を形成した場合と比べて、ゲート電極１８の逆方向耐圧が向上した電界効果型トランジスタが実現されている。これにより、ＩｎＧａＰをショットキー層１６に用いた電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立することが可能となる。

（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。

図４は本発明の第３の実施形態に係る集積回路装置の断面構成を示している。図４に示すように、例えばＧａＡｓからなる化合物半導体基板３０の上に、化合物半導体からなるエピタキシャル層３１が結晶成長により形成されている。

基板３０及びエピタキシャル層３１上における符号３２が示す領域には、第１の実施形態に係る電界効果型トランジスタと同一の構成を有する電界効果型トランジスタが形成されている。また、基板３０上には、抵抗素子３３と容量素子３４とが集積されて、ＭＭＩＣ（モノリシックマイクロ波集積回路）が構成されている。

抵抗素子３３は、例えばポリシリコン（ＰＳ）、タングステンシリサイドナイトライド（ＷＳｉＮ）又はニッケルクロム（ＮｉＣｒ）により構成されている。なお、ここでは、ＷＳｉＮ又はＮｉＣｒが特に好ましい。容量素子３４は例えば、白金（Ｐｔ）からなる下部電極３４ａ及び上部電極３４ｃ並びにそれらの間に挟まれた例えば窒化シリコン（ＳｉＮ）からなる容量絶縁膜３４ｂにより構成されている。

図４に示すように、電界効果型トランジスタ３２のドレイン電極２０は、抵抗素子３３の一方の端子と、層間絶縁膜３５の上に形成された金属配線３６により電気的に接続されており、抵抗素子３３の他方の端子は、容量素子３４の下部電極３４ａと金属配線３６により電気的に接続されている。

電界効果型トランジスタ３２は、第１の実施形態で説明したように、最大電流密度の向上とゲート耐圧の向上とを共に実現できるため、最大電流密度と耐圧との積で決定されるパワー特性を改善することが可能となる。

従って、電界効果型トランジスタ３２、抵抗素子３３及び容量素子３４を集積化したＭＭＩＣは、優れた電気的特性を有するスイッチ回路を実現することができる。

なお、第３の実施形態に係る集積回路は、パワーアンプに適用しても優れた電気的特性を有することはいうまでもない。

（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。

図５は本発明の第４の実施形態に係るスイッチ回路の構成を示している。図５に示すように、スイッチ回路４０は、第１の実施形態と同一の構成を有する電界効果型トランジスタ４１と、該電界効果型トランジスタのゲート電極と接続された抵抗素子４２とから構成されている。

抵抗素子４２におけるゲート電極の反対側の端子は、直流電圧（直流バイアス）が印加される制御端子４３と接続されている。

電界効果型トランジスタ４０のソース電極は高周波信号の入力端子４４と接続され、ドレイン電極は出力端子４５と接続されている。

この構成により、公知のように、制御端子４３に対して、電界効果トランジスタ４１に設定されたしきい値電圧Ｖthよりも高い制御電圧を印加すると、入力端子４４から入力される高周波信号は出力端子４５に出力され、逆に、しきい値電圧Ｖthよりも低い制御電圧を印加すると、入力端子４４から入力される高周波信号を出力されないようにすることができる。

このとき、第４の実施形態に係る電界効果型トランジスタ４１は、ショットキー層の少なくとも上部に無秩序配列のＩｎＧａＰを含むことにより、最大電流密度が向上しているため、ドレイン電流の周波数分散が抑制される。その結果、スイッチをオフ状態からオン状態に切りかえる時に発生する切り替え不良（バースト不良）を抑制することができる。

さらに、スイッチ回路の重要な特性である最大電力を増加させるには、電界効果型トランジスタ４１のしきい値電圧Ｖthを浅く（絶対値で小さく）することが重要であるが、従来はしきい値電圧Ｖthを浅くするとバースト不良が発生するという課題があった。

しかしながら、第４の実施形態に係るスイッチ回路４０を用いると、ショットキー層の上部に含まれる無秩序配列のＩｎＧａＰの厚さを８ｎｍ以下に設定しているため、ゲート耐圧の向上が図られている。従って、しきい値電圧Ｖthを浅く設計した場合でも、バースト不良を確実に防止できるので、スイッチ回路４０は極めて大きな高周波電力のスイッチングを行うことができる。

（第４の実施形態の一変形例）
以下、本発明の第４の実施形態の一変形例について図面を参照しながら説明する。

図６は本発明の第４の実施形態の一変形例に係るスイッチ回路の構成を示している。図６において、図５に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図５に示すように、スイッチ回路５０は、第１のスイッチ回路４０Ａと第２のスイッチ回路４０Ｂとからなり、第２のスイッチ回路４０Ｂが、第１のスイッチ回路４０Ａの出力端子４５とグランド４６との間にシャント接続されている。

スイッチ回路５０において、第１のスイッチ回路４０Ａの第１の制御端子４３Ａには電界効果型トランジスタ４２のしきい値電圧Ｖthよりも高い制御電圧を印加し、且つ、第２のスイッチ回路４０Ｂの第２の制御端子４３Ｂには電界効果型トランジスタ４２のしきい値電圧Ｖthよりも低い制御電圧を印加することにより、入力端子４４に入力された高周波信号は出力端子４５に伝達されて、スイッチ回路５０はオン状態となる。

これとは逆に、第１のスイッチ回路４０Ａの第１の制御端子４３Ａには電界効果型トランジスタ４２のしきい値電圧Ｖthよりも低い制御電圧を印加し、且つ、第２のスイッチ回路４０Ｂの第２の制御端子４３Ｂには電界効果型トランジスタ４１のしきい値電圧Ｖthよりも高い制御電圧を印加することにより、入力端子４４に入力された高周波信号は出力端子４５には伝達されず、スイッチ回路５０はオフ状態となる。

このように、各制御端子４３Ａ、４３Ｂに印加する制御電圧によりスイッチ回路５０のオン状態及びオフ状態を制御する際に、第１の実施形態に係る電界効果型トランジスタと同一の構成を有する電界効果型トランジスタ４１を用いているため、ドレイン電流の周波数分散に起因するバースト不良を防止できるので、２組の電界効果型トランジスタ４１のオン状態とオフ状態との切り替えを確実に行うことができる。その結果、極めて良好なスイッチ特性を実現することができる。

なお、第４の実施形態において説明したスイッチ回路４０を複数個接続することにより実現可能な、１入力２出力のいわゆるＳＰＤＴ（Single-Pole Double-Throw）又は２入力２出力のＤＰＤＴ（Double-Pole Double-Throw）等の極めて多様なスイッチ回路に、本発明を適用可能であることはいうまでもない。

本発明に係る電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路は、ショットキー電極の逆方向耐圧が向上し、さらに本発明に係る電界効果型トランジスタをスイッチ回路に適用することにより、該スイッチ回路におけるバースト不良を防止するという効果を有し、高周波通信機器又はスイッチ回路等の分野に有用である。

本発明の第１の実施形態に係る電界効果型トランジスタを示す構成断面図である。 電界効果型トランジスタにおけるショットキー層の厚さとゲート耐圧との関係を示すグラフである。 本発明の第２の実施形態に係る電界効果型トランジスタを示す構成断面図である。 本発明の第３の実施形態に係る集積回路装置を示す構成断面図である。 本発明の第４の実施形態に係るスイッチ回路を示す回路図である。 本発明の第４の実施形態の一変形例に係るスイッチ回路を示す回路図である。 従来の電界効果型トランジスタを示す構成断面図である。

符号の説明

１１ 化合物半導体基板
１２ バッファ層
１３ バリア層
１４ チャネル層
１５ キャリア供給層
１６ ショットキー層
１７ キャップ層
１８ ゲート電極
１９ ソース電極
２０ ドレイン電極
２１ 保護膜
３０ 化合物半導体基板
３１ エピタキシャル層
３２ 電界効果型トランジスタ
３３ 抵抗素子
３４ 容量素子
３４ａ 下部電極
３４ｂ 容量絶縁膜
３４ｃ 上部電極
３５ 層間絶縁膜
３６ 金属配線
４０ スイッチ回路
４０Ａ 第１のスイッチ回路
４０Ｂ 第２のスイッチ回路
４１ 電界効果型トランジスタ
４２ 抵抗素子
４３ 制御端子
４３Ａ 第１の制御端子
４３Ｂ 第２の制御端子
４４ 入力端子
４５ 出力端子
４６ グランド
５０ スイッチ回路

Claims (8)

1. キャリアが走行する第１の化合物半導体層と、
   前記第１の化合物半導体層の上に形成され、前記第１の化合物半導体層にキャリアを供給するヒ化アルミニウムガリウムからなる第２の化合物半導体層と、
   前記第２の化合物半導体層の上に形成された無秩序配列のリン化インジウムガリウムからなる第３の化合物半導体層と、
   前記第３の化合物半導体層の上に形成され、前記第３の化合物半導体層とショットキー接合するゲート電極とを備え、
   前記第３の化合物半導体層は、厚さが５ｎｍ以下であり、
   前記第３の化合物半導体層は、前記第３の化合物半導体層を形成しない場合と比べ、前記ゲート電極の逆方向耐圧が大きくなるように設けられていることを特徴とする電界効果型トランジスタ。
2. キャリアが走行する第１の化合物半導体層と、
   前記第１の化合物半導体層の上に形成され、前記第１の化合物半導体層にキャリアを供給する第２の化合物半導体層と、
   前記第２の化合物半導体層の上に形成された第３の化合物半導体層と、
   前記第３の化合物半導体層の上に形成され、前記第３の化合物半導体層とショットキー接合するゲート電極とを備え、
   前記第３の化合物半導体層は、その少なくとも上部に厚さが５ｎｍ以下である無秩序配列のリン化インジウムガリウムを含み、
   前記リン化インジウムガリウムが前記第３の化合物半導体層の上部にのみ含まれる場合に、前記第３の化合物半導体層の下部はヒ化アルミニウムガリウムからなり、
   前記リン化インジウムガリウムは、前記リン化インジウムガリウムを形成しない場合と比べ、前記ゲート電極の逆方向耐圧が大きくなるように設けられていることを特徴とする電界効果型トランジスタ。
3. 前記第２の化合物半導体層はヒ化アルミニウムガリウムからなることを特徴とする請求項２に記載の電界効果型トランジスタ。
4. 前記第３の化合物半導体層の上に前記ゲート電極を覆うように形成された低誘電率材料からなる保護膜をさらに備えていることを特徴とする請求項１〜３のうちのいずれか１項に記載の電界効果型トランジスタ。
5. 前記低誘電率材料はベンゾシクロブテンであることを特徴とする請求項４に記載の電界効果型トランジスタ。
6. 基板上に、電界効果型トランジスタ及び該電界効果型トランジスタと電気的に接続された受動素子が形成された集積回路装置であって、
   前記電界効果型トランジスタは、
   キャリアが走行する第１の化合物半導体層と、
   前記第１の化合物半導体層の上に形成され、前記第１の化合物半導体層にキャリアを供給するヒ化アルミニウムガリウムからなる第２の化合物半導体層と、
   前記第２の化合物半導体層の上に形成された無秩序配列のリン化インジウムガリウムからなる第３の化合物半導体層と、
   前記第３の化合物半導体層の上に形成され、前記第３の化合物半導体層とショットキー接合するゲート電極とを有し、
   前記第３の化合物半導体層は、厚さが５ｎｍ以下であり、
   前記第３の化合物半導体層は、前記第３の化合物半導体層を形成しない場合と比べ、前記ゲート電極の逆方向耐圧が大きくなるように設けられていることを特徴とする集積回路装置。
7. ゲート電極、ドレイン電極及びソース電極を有し、前記ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端が前記ゲート電極と接続され、他端が制御端子となる抵抗素子とを備えたスイッチ回路であって、
   前記電界効果型トランジスタは、
   キャリアが走行する第１の化合物半導体層と、
   前記第１の化合物半導体層の上に形成され、前記第１の化合物半導体層にキャリアを供給するヒ化アルミニウムガリウムからなる第２の化合物半導体層と、
   前記第２の化合物半導体層の上に形成された無秩序配列のリン化インジウムガリウムからなる第３の化合物半導体層と、
   前記第３の化合物半導体層の上に形成され、前記第３の化合物半導体層とショットキー接合するゲート電極とを有し、
   前記第３の化合物半導体層は、厚さが５ｎｍ以下であり、
   前記第３の化合物半導体層は、前記第３の化合物半導体層を形成しない場合と比べ、前記ゲート電極の逆方向耐圧が大きくなるように設けられていることを特徴とするスイッチ回路。
8. それぞれが、ゲート電極、ドレイン電極及びソース電極を有し、前記ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端が前記ゲート電極と接続され、他端が制御端子となる抵抗素子とを備え、互いに電気的に接続され複数のスイッチ回路であって、
   前記各電界効果型トランジスタは、
   キャリアが走行する第１の化合物半導体層と、
   前記第１の化合物半導体層の上に形成され、前記第１の化合物半導体層にキャリアを供給するヒ化アルミニウムガリウムからなる第２の化合物半導体層と、
   前記第２の化合物半導体層の上に形成された無秩序配列のリン化インジウムガリウムからなる第３の化合物半導体層と、
   前記第３の化合物半導体層の上に形成され、前記第３の化合物半導体層とショットキー接合するゲート電極とを有し、
   前記第３の化合物半導体層は、厚さが５ｎｍ以下であり、
   前記第３の化合物半導体層は、前記第３の化合物半導体層を形成しない場合と比べ、前記ゲート電極の逆方向耐圧が大きくなるように設けられていることを特徴とするスイッチ回路。

Images