JP4270820B2 - Multi-output DC-DC converter - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は多出力ＤＣ−ＤＣコンバータに関すものである。特に、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、他の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いるのに好適な多出力ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
従来の多出力ＤＣ−ＤＣコンバータは、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータである場合、主出力以外の他のＤＣ−ＤＣコンバータも主出力と同様に、ＰＷＭ制御によるＤＣ−ＤＣコンバータを配置するのが一般である。
図２は、出力が２つある場合におけるＤＣ−ＤＣコンバータの一例を示す回路図である。なお、言うまでもなく、出力数は２つに限定されるものではない。
【０００３】
図２に示すように、入力電圧Ｅは、第１ＤＣ−ＤＣコンバータ１と第２ＤＣ−ＤＣコンバータ２に入力されている。第１ＤＣ−ＤＣコンバータ１と第２ＤＣ−ＤＣコンバータ２は、同一構成（符号のみ異なる）であるため、以下、第１ＤＣ−ＤＣコンバータ１について動作の概略を説明する。
なお、図２において、ＦＥＴＱ１１、ＦＥＴＱ１２、ＦＥＴＱ１３、ＦＥＴＱ１４、及びＦＥＴＱ２１、ＦＥＴＱ２２、ＦＥＴＱ２３、ＦＥＴＱ２４に各々付記されているダイオードは、ＦＥＴのボディダイオード（寄生ダイオード）である。
【０００４】
また、図２において、ｎ１１はスイッチングトランスＴ１の一次側巻線を意味し、ｎ１２からｎ１４はスイッチングトランスＴ１の二次側巻線を意味している。同じく、ｎ２１はスイッチングトランスＴ２の一次側巻線を意味し、ｎ２２からｎ２４はスイッチングトランスＴ２の二次側巻線を意味している。
また、図２において、Ｒ１１〜Ｒ１４、及びＲ２１〜Ｒ２４は、抵抗を意味している。
【０００５】
また、図２において、Ｂ１１、Ｂ１２、及びＢ２１、Ｂ２２は、短絡及び貫通電流制御用の可飽和ビーズコアを意味している。
また、図２において、Ｌ１１とＣ１１、及びＬ２１とＣ２１は、コイルとコンデンサから構成される平滑回路である。
第１ＤＣ−ＤＣコンバータ１において、入力電圧ＥはスイッチングトランスＴ１の一次側巻線ｎ１１にＦＥＴＱ１１（主スイッチング素子）のオン期間を通して印加される。ＦＥＴＱ１１は、第１ＤＣ−ＤＣコンバータ１の出力電圧Ｖ１に基づいて、ＰＷＭ制御回路１３、駆動回路１４によって、オン／オフ制御される。これによって、出力電圧Ｖ１が一定値に保持されるようになっている。
【０００６】
具体的には、スイッチングトランスＴ１の一次側に設けられているＦＥＴＱ１１がオンすると、スイッチングトランスＴ１の二次側に設けられているＦＥＴＱ１２がオンする。これによって、スイッチングトランスＴ１の一次側巻線ｎ１２から出力される電流は、ＦＥＴＱ１２と可飽和ビーズコアＢ１１を通り、コイルＬ１１とコンデンサＣ１１から成る平滑回路を介して負荷１ａに出力される。
【０００７】
ＦＥＴＱ１２がオンのとき、ＦＥＴＱ１３はオフしている。その理由は、ＦＥＴＱ１１がオンのとき、ＦＥＴＱ１４を通してＦＥＴＱ１３のベース端子に巻線ｎ１４からマイナス電圧が印加され、ＦＥＴＱ１３はオフ状態を保持する。
次に、ＰＷＭ制御回路１３と駆動回路１４の働きにより、ＦＥＴＱ１１がオフすると、ＦＥＴＱ１２がオフし、ＦＥＴＱ１３がオンする。その結果、コイルＬ１１、可飽和ビーズコアＢ１１、Ｂ１２に蓄えられていたエネルギがコンデンサＣ１１、ＦＥＴＱ１３を通して流れ、スイッチングトランスＴ１の二次側において同期整流が行われる。
【０００８】
コイルＬ１１と出力端子の間に設けられている抵抗ＲＳ１は、電流検出用の抵抗である。抵抗ＲＳ１の両端の電圧は、電流検出回路１１に入力される。電流検出回路１１は、負荷１ａに流れる電流があらかじめ定められた値よりも大きい場合と、負荷１ａに流れる電流があらかじめ定められた値よりも小さい場合を各々検出する。
【０００９】
電流検出回路１１は、負荷１ａに流れる電流があらかじめ定められた値よりも大きい場合には、ＰＷＭ制御回路１３に信号を出力して、ＦＥＴＱ１１のオン／オフ比を制御し、負荷１ａに供給される電流値を急激に下げる。
電流検出回路１１は、負荷１ａに流れる電流があらかじめ定められた値よりも小さい場合には、同期整流停止回路１２に信号を出力し、ＦＥＴＱ１４を強制的にオフにする。ＦＥＴＱ１４がオフすると、ＦＥＴＱ１３のベース端子にスイッチングトランスＴ１の二次側巻線ｎ１４から電圧が印加されず、ＦＥＴＱ１３がオフする。これによって、同期整流が停止し、ＦＥＴＱ１３のボディダイオードによる整流に切り替わる。
【００１０】
ここで、負荷１ａに流れる電流があらかじめ定められた値よりも小さいとき、同期整流を停止するのは次の理由による。
すなわち、負荷１ａに対する出力電流が小さい状態において、ＦＥＴＱ１３がオン状態にあると、次のような現象が生じる。負荷１ａに対する出力電流が小さいことに起因して、コイルＬ１１を流れる出力電流の正負が逆転する電流臨界領域に至る。このとき、コイルＬ１１や可飽和ビーズコアＢ１１、Ｂ１２に蓄えられていたエネルギ、及び転流の遅延により生じるＦＥＴＱ１２とＦＥＴＱ１３の同時オンに起因して、ＦＥＴＱ１３の両端にの過大なサージ電圧（逆方向電圧）が発生する。前記サージ電圧が発生すると、オン状態にあるＦＥＴＱ１３に逆方向の電流が流れ、制御不能の事態になる。このような事態が生じないように、出力電流が小さいとき、ＦＥＴＱ１３を強制的にオフするのである。
【００１１】
ＦＥＴＱ１３を強制的にオフした後は、ＦＥＴＱ１３のボディダイオードによる整流となる。このとき、ＦＥＴＱ１１のオン期間は、極端に短くなる。
【００１２】
【発明が解決しようとする課題】
前記した従来技術には、次のような問題点がある。
【００１３】
第１に、多出力ＤＣ−ＤＣコンバータは、各ＤＣ−ＤＣコンバータが同一構成であるため、各ＤＣ−ＤＣコンバータ毎に、ＰＷＭ制御回路（１３、２３）、駆動回路（１４、２４）、スイッチングトランス（Ｔ１、Ｔ２）、主スイッチング素子（ＦＥＴＱ１１、ＦＥＴＱ２１）等が必要になり、多出力ＤＣ−ＤＣコンバータの小型化と低価格化の妨げになっていた。前記問題点は、出力数の多い多出力ＤＣ−ＤＣコンバータにおいて、さらに顕著になる。
【００１４】
第２に、前記第１の問題点を解決するため、主出力にはＰＷＭ制御によるＤＣ−ＤＣコンバータを用い、主出力以外の他の出力にマグアンプ方式のＤＣ−ＤＣコンバータを用いることが考えられる。この場合、ＰＷＭ制御によるＤＣ−ＤＣコンバータ（主出力）とマグアンプ方式のＤＣ−ＤＣコンバータとが、一つのスイッチングトランスによって動作することになる。しかし、前記したように、従来技術では、主出力であるＰＷＭ制御によるＤＣ−ＤＣコンバータの出力電流が小さいとき、主出力の主スイッチング素子（ＦＥＴＱ１１）のオン期間が極端に短くなる。ここで、マグアンプ方式のＤＣ−ＤＣコンバータは、主出力であるＰＷＭ制御によるＤＣ−ＤＣコンバータと共通のスイッチングトランスを用いているため、マグアンプの磁気飽和特性により、その出力電力が得られない事態が発生する。このような事態を防止するためには、ＰＷＭ制御によるＤＣ−ＤＣコンバータの負荷側にダミー抵抗（擬似負荷）を設けて、見かけ上の負荷を大きくして、出力電流を大きくし、主出力の主スイッチング素子（ＦＥＴＱ１１）のオン期間が極端に短くなるのを防止する必要がある。この擬似負荷は、無駄な電力を消費するという問題点があった。
【００１５】
上記問題点に関連して、ＰＷＭ制御によるＤＣ−ＤＣコンバータの出力電流（主出力）が小さくて、かつ前記擬似負荷を設けない場合には、前記したように、フライバック側整流素子（ＦＥＴＱ１３）の両端に過大な逆方向のサージ電圧が発生するのを防止するため、強制的に同期整流を停止する必要があった。
【００１６】
第３に、主出力にはＰＷＭ制御によるＤＣ−ＤＣコンバータを用い、主出力以外の他の出力にマグアンプ方式のＤＣ−ＤＣコンバータを用い、かつマグアンプ方式のＤＣ−ＤＣコンバータにおいて同期整流回路を用いる構成が提案されている。この構成において、主スイッチング素子（ＦＥＴＱ１１）がオフの期間に、マグアンプのリセット電流が同期整流回路を流れる電流に起因して、十分に供給されないと、マグアンプの起電力によってフライバック側整流素子（ＦＥＴＱ１３に相当）に過大なサージ電圧が発生する事態が発生する。このため、同期整流の制御を改善する必要があった。
【００１７】
本発明の第１の目的は、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータを小型かつ低価格で提供することにある。
【００１８】
本発明の第２の目的は、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータにおいて、擬似負荷を必要としない多出力ＤＣ−ＤＣコンバータを提供することにある。
【００１９】
本発明の第３の目的は、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータを提供でき、フライバック側整流素子に過大なサージ電圧が発生するのを防止することが可能な多出力ＤＣ−ＤＣコンバータを提供することにある。
【００２０】
【課題を解決するための手段】
この発明の多出力ＤＣ−ＤＣコンバータは、ＰＷＭ制御により動作する１台の主ＤＣ−ＤＣコンバータから主出力を得ると共に、マグアンプ方式により動作する少なくとも１台の従ＤＣ−ＤＣコンバータから従出力を得る多出力ＤＣ−ＤＣコンバータであって、従ＤＣ−ＤＣコンバータの出力電流を検出して、あらかじめ定められた電流値よりも大きいか小さいかを判定する電流値判定回路と、電流判定回路があらかじめ定められた電流値よりも大きいと判定したとき、従ＤＣ−ＤＣコンバータにおいて、フライバック側整流素子の同期整流を継続し、電流判定回路があらかじめ定められた電流値よりも小さいと判定した場合、従ＤＣ−ＤＣコンバータにおいて、フライバック側整流素子による同期整流をあらかじめ定められた時定数によって停止させる同期整流制御回路とを備えたことを特徴とする。
【００２１】
この発明によれば、従ＤＣ−ＤＣコンバータの出力電流があらかじめ定められた電流値よりも小さいとき、従ＤＣ−ＤＣコンバータにおいて、同期整流をあらかじめ定められた時定数により、停止させることができる。したがって、フライバック側整流素子に逆電圧のサージが発生するのを防止することができる。
【００２２】
また、この発明において、従ＤＣ−ＤＣコンバータの同期整流制御回路がフライバック側整流素子のベース端子の入力容量に蓄えられた電荷をあらかじめ定められた時定数で放電させるための抵抗を備えていることを特徴とする。
この発明によれば、従ＤＣ−ＤＣコンバータのフライバック側整流素子のベース端子の入力容量に蓄えられた電荷をあらかじめ定められた時定数で放電させるための抵抗を備えているので、入力容量に蓄えられた電荷を任意の時定数で放電することが可能になる。したがって、フライバック側整流素子に逆電圧のサージが発生するのを防止することができる。
【００２３】
また、この発明において、主ＤＣ−ＤＣコンバータに設けられているＰＷＭ制御回路の出力に基づいて、主ＤＣ−ＤＣコンバータ及び従ＤＣ−ＤＣコンバータにおいて、フライバック側整流素子のオン、オフを制御することを特徴とする。
この発明によれば、主ＤＣ−ＤＣコンバータに設けられたＰＷＭ制御回路によって、従ＤＣ−ＤＣコンバータのフライバック側整流素子のオン、オフを制御することができる。また、主ＤＣ−ＤＣコンバータの出力電流があらかじめ定められた値より小さくなったとき、主ＤＣ−ＤＣコンバータ及び従ＤＣ−ＤＣコンバータの同期整流を強制的に停止して、フライバック側整流素子に逆電圧のサージが発生するのを防止することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。図１は、本発明の一実施の形態を示す回路図である。図１は、出力が２つの場合におけるＤＣ−ＤＣコンバータを示している。しかし、言うまでもなく、出力数は２つに限定されるものではない。なお、図１において、図２に示す従来技術と同一部分には同一符号を付してその説明を省略する。なお、この実施の形態は、特許請求の範囲に記載する全ての請求項に対応する。
【００２６】
図１に示す実施の形態が図２に示す従来技術と相違しているのは、以下の点である。
まず、第１ＤＣ−ＤＣコンバータ１に同期整流停止回路（図１の符号１２参照）が設けられていないこと、及び第２ＤＣ−ＤＣコンバータ２がマグアンプＭＡを用いたＤＣ−ＤＣコンバータであり、マグアンプ制御部２３を備えていること、及び第１ＤＣ−ＤＣコンバータ１と第２ＤＣ−ＤＣコンバータ２が同一のスイッチングトランスＴを共用していることである。ここで、第１ＤＣ−ＤＣコンバータ１は請求項１に記載する主ＤＣ−ＤＣコンバータに相当し、第２ＤＣ−ＤＣコンバータ２は請求項１に記載する従ＤＣ−ＤＣコンバータに相当する。
【００２７】
さらに、スイッチングトランスＴの二次側巻線ｎ１５、ｎ１６が第２ＤＣ−ＤＣコンバータ２を駆動するために設けられていること（なお、出力電圧Ｖ２≪出力電圧Ｖ１ ならば、スイッチングトランスＴの二次側巻線ｎ１２を共用することができるので、二次側巻線ｎ１６は省略することができる。この場合、ｎ１６を省略して、図１に点線で示すラインＬ１を設ければよい。）、及び第１ＤＣ−ＤＣコンバータ１のＰＷＭ制御回路１３の出力が、駆動回路１４の他に、ＦＥＴＱ１４とＦＥＴＱ２４のベース端子に各々抵抗Ｒ１８、Ｒ２９を介して入力されていること、及び第１ＤＣ−ＤＣコンバータ１において、二次側巻線ｎ１４とＦＥＴＱ１３のベース端子がダイオードＤ１と抵抗Ｒ１７、Ｒ１３３を介して接続されていること、及び第２ＤＣ−ＤＣコンバータ２において、二次側巻線ｎ１４とＦＥＴＱ２３３のベース端子がダイオードＤ２と抵抗Ｒ２７、Ｒ２３を介して接続されていること、及びＦＥＴＱ１４のソース端子が負荷１ａの出力ラインに接続されていること、及びＦＥＴＱ２４のソース端子が負荷２ａの出力ラインに接続されていることである。
【００２８】
なお、図１に示す実施の形態において、抵抗Ｒ１３３の抵抗値は、図２に示す抵抗Ｒ１３の抵抗値よりも大きい値に設定している。同様に、図１に示す実施の形態において、抵抗Ｒ２３３の抵抗値は、図２に示す抵抗Ｒ２３の抵抗値よりも大きい値に設定している。
【００２９】
次に、図１に示す実施の形態の動作について説明する。
第１ＤＣ−ＤＣコンバータ１の基本動作は、次のようなものである。すなわち、ＰＷＭ制御回路１３の出力に応じて、スイッチングトランスＴの一次側に設けられているＦＥＴＱ１１がオンすると、スイッチングトランスＴの二次側に設けられているＦＥＴＱ１２がオンする。これによって、スイッチングトランスＴの一次側巻線ｎ１２から出力される電流は、ＦＥＴＱ１２と可飽和ビーズコアＢ１１を通り、コイルＬ１１とコンデンサＣ１１から成る平滑回路を介して負荷１ａに出力される。ＦＥＴＱ１２がオンのとき、ＦＥＴＱ１３はオフしている。
【００３０】
ＰＷＭ制御回路１３の出力に応じて、ＦＥＴＱ１１がオフすると、ＦＥＴＱ１２がオフし、ＦＥＴＱ１３がオンする。その結果、コイルＬ１１、可飽和ビーズコアＢ１１、Ｂ１２に蓄えられていたエネルギがコンデンサＣ１１、ＦＥＴＱ１３を通して流れ、スイッチングトランスＴの二次側において同期整流が行われる。
電流検出回路１１は、負荷１ａに流れる電流があらかじめ定められた値よりも大きいことを検出したとき、ＰＷＭ制御回路１３に信号を出力して、ＦＥＴＱ１１のオン／オフ比を制御し、負荷１ａに供給される電流値を下げる。以上の動作は、図２に示す従来技術と同様である。なお、電流検出回路１１は、請求項１に記載する電流値判定回路に相当する。
【００３１】
また、ＦＥＴＱ１４は、ＰＷＭ制御回路１３の出力に応じて、ＦＥＴＱ１１と同様に、オン、オフする。ＦＥＴＱ１４がオンするとＦＥＴＱ１３がオフし、ＦＥＴＱ１４がオフするとＦＥＴＱ１３がオンするという関係は、図１に示す従来技術と同様である。
ただし、図１に示す実施の形態においては、前記したように抵抗Ｒ１３３の抵抗値を大きな値に設定している。これは、次の理由による。
【００３２】
すなわち、従来技術において説明したように、負荷１ａに対する出力電流が小さい状態において、ＦＥＴＱ１３が動作状態にあると、次のような現象が生じる。負荷１ａに対する出力電流が小さいことに起因して、コイルＬ１１を流れる出力電流の正負が逆転する電流臨界領域に至る。このとき、動作状態にあるＦＥＴ１３に逆方向の電流が流れ、可飽和ビーズコアＢ１２に蓄えられていたエネルギ等により、ＦＥＴＱ１３を急峻にオフすると両端に過大なサージ電圧（逆方向電圧）が発生すおそれがある。そこで、抵抗Ｒ１３３の値を大きな値にして、ＦＥＴＱ１３のベース端子の入力容量Ｃｉｓｓ（図示せず）から電荷を引き抜く速度を遅くする。これによって、大きなサージ電圧が発生するのを防止している。
【００３３】
上記入力容量Ｃｉｓｓから電荷を引き抜く回路は、ＦＥＴＱ１３のベース端子（入力容量Ｃｉｓｓ）→抵抗Ｒ１３３→ＦＥＴＱ１４→ＦＥＴＱ１３のソース端子の回路である。
前記第１ＤＣ−ＤＣコンバータ１によれば、負荷電流が大きいときはＰＷＭ制御回路１３によって制御され、負荷電流が小さいときはＦＥＴＱ１３のベース端子の入力容量Ｃｉｓｓを序々に引き抜くことにより、大きなサージ電圧の発生を防止している。
【００３４】
また、ＰＷＭ制御回路１３は、負荷１ａに対する出力電圧Ｖ１が予め定められた値になるように、駆動回路１４を介して、ＦＥＴＱ１１のオン、オフ制御を行なう。
次に、第２ＤＣ−ＤＣコンバータ２（マグアンプ方式）の基本動作について説明する。すなわち、ＰＷＭ制御回路１３の出力に応じて、スイッチングトランスＴの一次側に設けられているＦＥＴＱ１１がオンすると、スイッチングトランスＴの二次側に設けられているＦＥＴＱ２２がオンする。
【００３５】
また、前記ＦＥＴＱ１１がオンすると、スイッチングトランスＴの二次側に設けられている二次巻線ｎ１６を通じてマグアンプＭＡにエネルギが蓄積され、所定の時間が経過して可飽和状態になると電流を通す。したがって、第２ＤＣ−ＤＣコンバータ２におけるＦＥＴＱ２２のオン、オフ比は、第１ＤＣ−ＤＣコンバータ１におけるＦＥＴＱ１２のオン、オフ比よりも、マグアンプＭＡが可飽和状態になる時間に相当する分だけ小さい。すなわち、ＦＥＴＱ１１のオン、オフ比が同一でも、第２ＤＣ−ＤＣコンバータ２のＦＥＴＱ２２のオン時間は、第１ＤＣ−ＤＣコンバータ１のＦＥＴＱ１２のオン時間よりも短くなる。
【００３６】
そこで、この実施の形態においては、図２に示す同期整流停止回路１２を設けることなく、負荷電流が小さいときはＦＥＴＱ１３のベース端子の入力容量Ｃｉｓｓを序々に引き抜くことにより、大きなサージ電圧の発生を防止している。直ちに、第１ＤＣ−ＤＣコンバータ１における同期整流を停止すると、第２ＤＣ−ＤＣコンバータ２におけるＦＥＴＱ２２のオン時間が短くなり、第２ＤＣ−ＤＣコンバータ２が制御不能になるためである。
【００３７】
スイッチングトランスＴの二次側巻線ｎ１６から出力される電流は、マグアンプＭＡとＦＥＴＱ２２と可飽和ビーズコアＢ２１を通り、コイルＬ２１とコンデンサＣ２１から成る平滑回路を介して負荷２ａに出力される。なお、ＦＥＴＱ２２がオンのとき、ＦＥＴＱ２３はオフしている。
ＰＷＭ制御回路１３の出力に応じて、ＦＥＴＱ１１がオフすると、ＦＥＴＱ２２がオフし、ＦＥＴＱ２３がオンする。その結果、マグアンプＭＡ、コイルＬ２１、可飽和ビーズコアＢ２１、Ｂ２２に各々蓄えられていたエネルギが、コンデンサＣ２１、ＦＥＴＱ２３を通して流れ、スイッチングトランスＴの二次側において同期整流が行われる。
【００３８】
電流検出回路２１は、負荷２ａに流れる電流があらかじめ定められた値よりも小さいことを検出したとき、同期整流停止回路２２に信号を出力する。同期整流停止回路２２は、直ちにＦＥＴＱ２４をオンし、これによってＦＥＴＱ２３をオフする。
すなわち、従来技術において説明したように、負荷２ａに対する出力電流が小さい状態において、ＦＥＴＱ２３がオン状態にあると、次のような現象が生じる。負荷２ａに対する出力電流が小さいことに起因して、コイルＬ２１を流れる出力電流の正負が逆転する電流臨界領域に至る。このとき、マグアンプＭＡや可飽和ビーズコアＢ２２等に蓄えられていたエネルギにより、ＦＥＴＱ２３の両端に過大なサージ電圧（逆方向電圧）が発生するおそれがある。前記サージ電圧が発生すると、オン状態にあるＦＥＴＱ２３に逆方向の電流が流れ、制御不能の事態になる。そこで、同期整流停止回路２２により、同期整流を直ちに停止して、ＦＥＴＱ２３をオフし、ＦＥＴＱ２３のボディダイオードによる整流に切り換える。このとき、ＦＥＴＱ２３のベース端子の入力容量Ｃｉｓｓから電荷を引き抜く経路は、ＦＥＴＱ２３のベース端子（入力容量Ｃｉｓｓ）→抵抗Ｒ２３３→ＦＥＴＱ２４→ＦＥＴＱ１３のソース端子の回路である。
【００３９】
さらに、電流検出回路２１は、負荷２ａに流れる電流があらかじめ定められた値よりも大きいことを検出したとき、マグアンプ制御部２３に信号を出力して、マグアンプＭＡにリセット電流を流して、マグアンプＭＡの導通期間を制御し、負荷２ａに供給される電流値を下げる。
また、マグアンプ制御部２３は、負荷２ａに対する出力電圧Ｖ２が予め定められた値になるように、マグアンプＭＡにリセット電流を流して、マグアンプＭＡの導通期間を制御する。
【００４０】
以上の説明において、請求項１に記載する同期整流制御回路は、ＰＷＭ制御回路１３、ＦＥＴＱ１４，ＦＥＴＱ１３，抵抗Ｒ１３３、及びＦＥＴＱ２４、ＦＥＴＱ２３、抵抗Ｒ２３３を含んで構成される。
また、請求項１、３に記載する主ＤＣ−ＤＣコンバータ及び従ＤＣ−ＤＣコンバータにけるフライバック側整流素子とは、言うまでもなく、ＦＥＴＱ１３とＦＥＴＱ２３を意味する。
【００４１】
また、請求項２に記載するフライバック側整流素子とは、言うまでもなく、ＦＥＴＱ１３を意味する。
また、請求項４に記載するフライバック側整流素子とは、言うまでもなく、ＦＥＴＱ２３を意味する。
【００４２】
また、請求項２に記載する抵抗とはＲ１３３に相当し、請求項４に記載する抵抗とはＲ２３３に相当する。
以上の説明から明らかなように、この実施の形態によれば、主出力以外の出力にマグアンプ方式を用いたＤＣ−ＤＣコンバータを用いたため、部品点数を削減することができ、多出力ＤＣ−ＤＣコンバータを小型かつ低価格で実現することができる。
【００４３】
また、この実施の形態によれば、ＰＷＭ制御によるＤＣ−ＤＣコンバータとマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いることができ、さらに擬似負荷を必要としない、無駄のない多出力ＤＣ−ＤＣコンバータを提供することができる。
また、この実施の形態によれば、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータを提供でき、マグアンプのリセット電流による出力電圧の制御等が十分に行なえる多出力ＤＣ−ＤＣコンバータを提供することができる。
【００４４】
【発明の効果】
請求項１〜４に記載の発明によれば、以下の効果を得ることができる。
本発明によれば、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータを小型かつ低価格で実現することができる。
【００４５】
本発明によれば、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータにおいて、擬似負荷を必要としない多出力ＤＣ−ＤＣコンバータを提供することができる。
【００４６】
本発明によれば、主出力がＰＷＭ制御によるＤＣ−ＤＣコンバータであり、主出力以外の出力がマグアンプ方式を用いたＤＣ−ＤＣコンバータであり、さらにＰＷＭ制御によるＤＣ−ＤＣコンバータ及びマグアンプ方式によるＤＣ−ＤＣコンバータのいずれにおいても、同期整流回路を用いた多出力ＤＣ−ＤＣコンバータを提供でき、フライバック側整流素子に過大なサージ電圧が発生するのを防止することが可能な多出力ＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【図１】本発明の多出力ＤＣ−ＤＣコンバータの一実施の形態を示す回路図である。
【図２】従来の多出力ＤＣ−ＤＣコンバータの一例を示す回路図である。
【符号の説明】
１ 第１ＤＣ−ＤＣコンバータ
２ 第２ＤＣ−ＤＣコンバータ
１１、２１ 電流検出回路
１２、２２ 同期整流停止回路
１３、２３ ＰＷＭ制御回路
２３ マグアンプ制御部
１４、２４ 駆動回路
Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２ 可飽和ビーズコア
ｎ１１ スイッチングトランスＴ１の一次側巻線
ｎ１２〜ｎ１４ スイッチングトランスＴ１の二次側巻線
ｎ２１ スイッチングトランスＴ２の一次側巻線
ｎ２２〜ｎ２４ スイッチングトランスＴ２の二次側巻線
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４ ＦＥＴ
Ｔ１、Ｔ２，Ｔ スイッチングトランス
Ｌ１１，Ｌ２１ コイル
Ｃ１１、Ｃ２１ コンデンサ
Ｒ１１〜Ｒ１４、Ｒ１７、Ｒ１８ 抵抗
Ｒ２１〜Ｒ２４、Ｒ２７〜Ｒ２９ 抵抗
Ｒ１３３、Ｒ２３３ 抵抗
ＲＳ１、ＲＳ２ 電流検出用抵抗
Ｄ１、Ｄ２ ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multi-output DC-DC converter. In particular, the main output is a DC-DC converter using PWM control, the other output is a DC-DC converter using a mag-amplifier system, and the DC-DC converter using a PWM control or the DC-DC converter using a mag-amplifier system. The present invention also relates to a multi-output DC-DC converter suitable for using a synchronous rectifier circuit.
[0002]
[Prior art]
In the conventional multi-output DC-DC converter, when the main output is a PWM-controlled DC-DC converter, other DC-DC converters other than the main output are arranged as well as the main output. It is common to do.
FIG. 2 is a circuit diagram showing an example of a DC-DC converter when there are two outputs. Needless to say, the number of outputs is not limited to two.
[0003]
As shown in FIG. 2, the input voltage E is input to the first DC-DC converter 1 and the second DC-DC converter 2. Since the first DC-DC converter 1 and the second DC-DC converter 2 have the same configuration (only the signs are different), an outline of the operation of the first DC-DC converter 1 will be described below.
In FIG. 2, the diodes attached to FETQ11, FETQ12, FETQ13, FETQ14, and FETQ21, FETQ22, FETQ23, and FETQ24 are FET body diodes (parasitic diodes).
[0004]
In FIG. 2, n11 means a primary winding of the switching transformer T1, and n12 to n14 mean secondary windings of the switching transformer T1. Similarly, n21 means a primary side winding of the switching transformer T2, and n22 to n24 mean secondary side windings of the switching transformer T2.
In FIG. 2, R11 to R14 and R21 to R24 mean resistance.
[0005]
In FIG. 2, B11, B12, B21, and B22 mean a saturable bead core for short circuit and through current control.
In FIG. 2, L11 and C11, and L21 and C21 are smoothing circuits composed of coils and capacitors.
In the first DC-DC converter 1, the input voltage E is applied to the primary winding n11 of the switching transformer T1 throughout the on period of the FET Q11 (main switching element). The FET Q11 is ON / OFF controlled by the PWM control circuit 13 and the drive circuit 14 based on the output voltage V1 of the first DC-DC converter 1. As a result, the output voltage V1 is held at a constant value.
[0006]
Specifically, when the FET Q11 provided on the primary side of the switching transformer T1 is turned on, the FET Q12 provided on the secondary side of the switching transformer T1 is turned on. Thereby, the current output from the primary winding n12 of the switching transformer T1 passes through the FET Q12 and the saturable bead core B11, and is output to the load 1a through the smoothing circuit including the coil L11 and the capacitor C11.
[0007]
When the FET Q12 is on, the FET Q13 is off. The reason is that when the FET Q11 is on, a negative voltage is applied from the winding n14 to the base terminal of the FET Q13 through the FET Q14, and the FET Q13 maintains the off state.
Next, when the FET Q11 is turned off by the functions of the PWM control circuit 13 and the drive circuit 14, the FET Q12 is turned off and the FET Q13 is turned on. As a result, the energy stored in the coil L11 and the saturable bead cores B11 and B12 flows through the capacitor C11 and the FET Q13, and synchronous rectification is performed on the secondary side of the switching transformer T1.
[0008]
A resistor RS1 provided between the coil L11 and the output terminal is a resistor for current detection. The voltage across the resistor RS1 is input to the current detection circuit 11. The current detection circuit 11 detects when the current flowing through the load 1a is larger than a predetermined value and when the current flowing through the load 1a is smaller than a predetermined value.
[0009]
When the current flowing through the load 1a is larger than a predetermined value, the current detection circuit 11 outputs a signal to the PWM control circuit 13, controls the on / off ratio of the FET Q11, and is supplied to the load 1a. Suddenly lower the current value.
When the current flowing through the load 1a is smaller than a predetermined value, the current detection circuit 11 outputs a signal to the synchronous rectification stop circuit 12 to forcibly turn off the FET Q14. When the FET Q14 is turned off, no voltage is applied to the base terminal of the FET Q13 from the secondary winding n14 of the switching transformer T1, and the FET Q13 is turned off. As a result, the synchronous rectification is stopped, and the rectification by the body diode of the FET Q13 is switched.
[0010]
Here, when the current flowing through the load 1a is smaller than a predetermined value, the synchronous rectification is stopped for the following reason.
That is, the following phenomenon occurs when the FET Q13 is in an on state in a state where the output current to the load 1a is small. Due to the small output current to the load 1a, the current critical region where the positive / negative of the output current flowing through the coil L11 is reversed is reached. At this time, due to the energy stored in the coil L11 and the saturable bead cores B11 and B12 and the simultaneous turn-on of the FET Q12 and the FET Q13 caused by the delay of commutation, an excessive surge voltage (reverse voltage) at both ends of the FET Q13. ) Occurs. When the surge voltage is generated, a reverse current flows through the FET Q13 in the on state, resulting in an uncontrollable situation. In order to prevent such a situation from occurring, the FET Q13 is forcibly turned off when the output current is small.
[0011]
After the FET Q13 is forcibly turned off, rectification is performed by the body diode of the FET Q13. At this time, the ON period of the FET Q11 becomes extremely short.
[0012]
[Problems to be solved by the invention]
The prior art described above has the following problems.
[0013]
First, since each DC-DC converter has the same configuration in the multi-output DC-DC converter, for each DC-DC converter, a PWM control circuit (13, 23), a drive circuit (14, 24), switching Transformers (T1, T2), main switching elements (FETQ11, FETQ21) and the like are required, which hinders downsizing and cost reduction of the multi-output DC-DC converter. The above problem becomes more prominent in a multi-output DC-DC converter having a large number of outputs.
[0014]
Secondly, in order to solve the first problem, it is conceivable to use a DC-DC converter based on PWM control as the main output and a mag-amp type DC-DC converter as an output other than the main output. . In this case, the DC-DC converter (main output) by PWM control and the DC-DC converter of the mag amplifier type are operated by one switching transformer. However, as described above, in the conventional technique, when the output current of the DC-DC converter by the PWM control which is the main output is small, the ON period of the main output main switching element (FET Q11) becomes extremely short. Here, the magamp type DC-DC converter uses a common switching transformer with the PWM control DC-DC converter, which is the main output, so the output power cannot be obtained due to the magnetic saturation characteristics of the magamp. appear. In order to prevent such a situation, a dummy resistor (pseudo load) is provided on the load side of the DC-DC converter by PWM control, the apparent load is increased, the output current is increased, and the main output is increased. It is necessary to prevent the on period of the main switching element (FETQ11) from becoming extremely short. This pseudo load has a problem that wasteful power is consumed.
[0015]
In relation to the above problem, when the output current (main output) of the DC-DC converter by PWM control is small and the pseudo load is not provided, as described above, the flyback side rectifying element (FETQ13) In order to prevent an excessive surge voltage in the reverse direction from occurring at both ends, the synchronous rectification must be forcibly stopped.
[0016]
Third, a PWM-controlled DC-DC converter is used for the main output, a mag-amp type DC-DC converter is used for outputs other than the main output, and a synchronous rectifier circuit is used in the mag-amp type DC-DC converter. A configuration is proposed. In this configuration, when the main switching element (FET Q11) is off, if the reset current of the mag amplifier is not sufficiently supplied due to the current flowing through the synchronous rectifier circuit, the flyback side rectifying element (FET Q13) is generated by the electromotive force of the mag amplifier. A situation where an excessive surge voltage occurs. For this reason, it was necessary to improve the control of synchronous rectification.
[0017]
A first object of the present invention is a DC-DC converter in which a main output is a PWM control, an output other than the main output is a DC-DC converter using a mag-amp system, and a DC-DC converter and a mag-amplifier are further controlled by a PWM control. In any DC-DC converter based on the system, a multi-output DC-DC converter using a synchronous rectifier circuit is provided in a small size and at a low price.
[0018]
The second object of the present invention is a DC-DC converter whose main output is a PWM control, an output other than the main output is a DC-DC converter using a mag-amplifier system, and a DC-DC converter and a mag-amplifier based on PWM control. It is an object of the present invention to provide a multi-output DC-DC converter that does not require a pseudo load in any multi-output DC-DC converter using a synchronous rectifier circuit.
[0019]
The third object of the present invention is a DC-DC converter whose main output is a PWM control, an output other than the main output is a DC-DC converter using a mag-amplifier system, and a DC-DC converter and a mag-amplifier based on PWM control. In any of the DC-DC converters based on the system, a multi-output DC-DC converter using a synchronous rectifier circuit can be provided, and a multi-output capable of preventing an excessive surge voltage from being generated in the flyback rectifier element The object is to provide a DC-DC converter.
[0020]
[Means for Solving the Problems]
This invention The multi-output DC-DC converter obtains a main output from one main DC-DC converter that operates by PWM control, and obtains a sub-output from at least one sub DC-DC converter that operates by a mag-amp method. A DC-DC converter, Obedience A current value determination circuit that detects an output current of the DC-DC converter and determines whether it is larger or smaller than a predetermined current value; Electric When the current judgment circuit judges that the current value is larger than a predetermined current value, Obedience In the DC-DC converter, continue the synchronous rectification of the flyback rectifier element, Electric When it is determined that the current determination circuit is smaller than a predetermined current value, Obedience The DC-DC converter includes a synchronous rectification control circuit that stops synchronous rectification by a flyback-side rectifying element with a predetermined time constant.
[0021]
This According to the invention of Obedience When the output current of the DC-DC converter is smaller than a predetermined current value, Obedience DC-DC converter In The synchronous rectification can be stopped by a predetermined time constant. Therefore, it is possible to prevent a reverse voltage surge from occurring in the flyback rectifying element.
[0022]
Also, this invention In Obedience The synchronous rectification control circuit of the DC-DC converter includes a resistor for discharging the electric charge stored in the input capacitance of the base terminal of the flyback side rectifying element with a predetermined time constant.
This According to the invention of Obedience Since it has a resistor for discharging the electric charge stored in the input capacitance of the base terminal of the flyback rectifier element of the DC-DC converter with a predetermined time constant, Enter It becomes possible to discharge the electric charge stored in the force capacity with an arbitrary time constant. Therefore, it is possible to prevent a reverse voltage surge from occurring in the flyback rectifying element.
[0023]
Also, this invention In main Based on the output of the PWM control circuit provided in the DC-DC converter, the main DC-DC converter and the sub DC-DC converter control ON / OFF of the flyback rectifier element.
This According to this invention, the PWM control circuit provided in the main DC-DC converter can control on / off of the flyback rectifier element of the sub DC-DC converter. Further, when the output current of the main DC-DC converter becomes smaller than a predetermined value, the synchronous rectification of the main DC-DC converter and the sub DC-DC converter is forcibly stopped, and the flyback side rectifying element is The occurrence of reverse voltage surge can be prevented.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below. FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIG. 1 shows a DC-DC converter in the case of two outputs. However, it goes without saying that the number of outputs is not limited to two. In FIG. 1, the same parts as those of the prior art shown in FIG. This embodiment corresponds to all the claims described in the claims.
[0026]
The embodiment shown in FIG. 1 is different from the prior art shown in FIG. 2 in the following points.
First, the first DC-DC converter 1 is not provided with a synchronous rectification stop circuit (see reference numeral 12 in FIG. 1), and the second DC-DC converter 2 is a DC-DC converter using a mag-amp MA, and mag-amp control And the first DC-DC converter 1 and the second DC-DC converter 2 share the same switching transformer T. Here, the first DC-DC converter 1 corresponds to the main DC-DC converter described in claim 1, and the second DC-DC converter 2 corresponds to the sub DC-DC converter described in claim 1.
[0027]
Further, secondary windings n15 and n16 of the switching transformer T are provided for driving the second DC-DC converter 2 (in addition, if the output voltage V2 << the output voltage V1, the secondary winding of the switching transformer T Since the side winding n12 can be shared, the secondary side winding n16 can be omitted, in which case n16 may be omitted and the line L1 indicated by the dotted line in FIG. In addition to the drive circuit 14, the output of the PWM control circuit 13 of the first DC-DC converter 1 is input to the base terminals of the FET Q14 and the FET Q24 via the resistors R18 and R29, respectively, and the first DC-DC converter 1, the secondary winding n14 and the base terminal of the FET Q13 are connected to each other through the diode D1 and the resistors R17 and R133, and In the 2DC-DC converter 2, the secondary winding n14 and the base terminal of the FET Q233 are connected via the diode D2 and the resistors R27 and R23, and the source terminal of the FET Q14 is connected to the output line of the load 1a. And that the source terminal of the FET Q24 is connected to the output line of the load 2a.
[0028]
In the embodiment shown in FIG. 1, the resistance value of the resistor R133 is set to be larger than the resistance value of the resistor R13 shown in FIG. Similarly, in the embodiment shown in FIG. 1, the resistance value of the resistor R233 is set to a value larger than the resistance value of the resistor R23 shown in FIG.
[0029]
Next, the operation of the embodiment shown in FIG. 1 will be described.
The basic operation of the first DC-DC converter 1 is as follows. That is, according to the output of the PWM control circuit 13, when the FET Q11 provided on the primary side of the switching transformer T is turned on, the FET Q12 provided on the secondary side of the switching transformer T is turned on. As a result, the current output from the primary winding n12 of the switching transformer T passes through the FET Q12 and the saturable bead core B11, and is output to the load 1a via the smoothing circuit including the coil L11 and the capacitor C11. When the FET Q12 is on, the FET Q13 is off.
[0030]
When the FET Q11 is turned off in accordance with the output of the PWM control circuit 13, the FET Q12 is turned off and the FET Q13 is turned on. As a result, the energy stored in the coil L11 and the saturable bead cores B11 and B12 flows through the capacitor C11 and the FET Q13, and synchronous rectification is performed on the secondary side of the switching transformer T.
When the current detection circuit 11 detects that the current flowing through the load 1a is larger than a predetermined value, the current detection circuit 11 outputs a signal to the PWM control circuit 13 to control the on / off ratio of the FET Q11 and to the load 1a. Reduce the supplied current value. The above operation is the same as that of the prior art shown in FIG. The current detection circuit 11 corresponds to a current value determination circuit described in claim 1.
[0031]
Further, the FET Q14 is turned on and off in accordance with the output of the PWM control circuit 13, similarly to the FET Q11. The relationship that the FET Q13 is turned off when the FET Q14 is turned on and the FET Q13 is turned on when the FET Q14 is turned off is the same as that in the prior art shown in FIG.
However, in the embodiment shown in FIG. 1, the resistance value of the resistor R133 is set to a large value as described above. This is due to the following reason.
[0032]
That is, as described in the prior art, the following phenomenon occurs when the FET Q13 is in an operating state when the output current to the load 1a is small. Due to the small output current to the load 1a, the current critical region where the positive / negative of the output current flowing through the coil L11 is reversed is reached. At this time, a reverse current flows through the FET 13 in the operating state, and if the FET Q13 is sharply turned off due to energy stored in the saturable bead core B12, an excessive surge voltage (reverse voltage) may be generated at both ends. There is. Therefore, the value of the resistor R133 is set to a large value, and the speed at which charges are extracted from the input capacitance Ciss (not shown) of the base terminal of the FET Q13 is reduced. This prevents a large surge voltage from being generated.
[0033]
The circuit for extracting charge from the input capacitance Ciss is a circuit of the base terminal (input capacitance Ciss) of the FET Q13 → the resistor R133 → the FET Q14 → the source terminal of the FET Q13.
According to the first DC-DC converter 1, when the load current is large, the PWM control circuit 13 controls, and when the load current is small, the input capacitance Ciss of the base terminal of the FET Q13 is gradually pulled out, thereby generating a large surge voltage. Occurrence is prevented.
[0034]
Further, the PWM control circuit 13 performs on / off control of the FET Q11 via the drive circuit 14 so that the output voltage V1 to the load 1a becomes a predetermined value.
Next, the basic operation of the second DC-DC converter 2 (mag amplifier method) will be described. That is, according to the output of the PWM control circuit 13, when the FET Q11 provided on the primary side of the switching transformer T is turned on, the FET Q22 provided on the secondary side of the switching transformer T is turned on.
[0035]
Further, when the FET Q11 is turned on, energy is accumulated in the magamp MA through the secondary winding n16 provided on the secondary side of the switching transformer T, and a current is passed when the saturation state is reached after a predetermined time. Therefore, the on / off ratio of the FET Q22 in the second DC-DC converter 2 is equal to the FET Q in the first DC-DC converter 1. 1 It is smaller than the on / off ratio of 2 by an amount corresponding to the time during which the magamp MA is in a saturable state. That is, even when the on / off ratio of the FET Q11 is the same, the on-time of the FET Q22 of the second DC-DC converter 2 is shorter than the on-time of the FET Q12 of the first DC-DC converter 1.
[0036]
Therefore, in this embodiment, without providing the synchronous rectification stop circuit 12 shown in FIG. 2, when the load current is small, the input capacitance Ciss of the base terminal of the FET Q13 is gradually extracted to generate a large surge voltage. It is preventing. If the synchronous rectification in the first DC-DC converter 1 is immediately stopped, the ON time of the FET Q22 in the second DC-DC converter 2 is shortened, and the second DC-DC converter 2 becomes uncontrollable.
[0037]
Of the switching transformer T two The current output from the secondary winding n16 is the magamp MA and FETQ. 2 2 and saturable bead core B 2 1 is output to the load 2a through a smoothing circuit including a coil L21 and a capacitor C21. When FETQ22 is on, FETQ 2 3 is off.
When the FET Q11 is turned off in accordance with the output of the PWM control circuit 13, the FET Q22 is turned off and the FET Q23 is turned on. As a result, the energy stored in each of the mag amplifier MA, the coil L21, and the saturable bead cores B21 and B22 flows through the capacitor C21 and the FET Q23, and synchronous rectification is performed on the secondary side of the switching transformer T.
[0038]
The current detection circuit 21 outputs a signal to the synchronous rectification stop circuit 22 when detecting that the current flowing through the load 2a is smaller than a predetermined value. The synchronous rectification stop circuit 22 immediately turns on the FET Q24, thereby turning off the FET Q23.
That is, as described in the prior art, the following phenomenon occurs when the FET Q23 is in the ON state in a state where the output current to the load 2a is small. Due to the small output current to the load 2a, the current critical region where the positive / negative of the output current flowing through the coil L21 is reversed is reached. At this time, an excessive surge voltage (reverse voltage) may be generated at both ends of the FET Q23 due to the energy stored in the mag amplifier MA, the saturable bead core B22, or the like. When the surge voltage is generated, a reverse current flows through the FET Q23 in the on state, resulting in an uncontrollable situation. Therefore, the synchronous rectification stop circuit 22 immediately stops the synchronous rectification, turns off the FET Q23, and switches to the rectification by the body diode of the FET Q23. At this time, the path for extracting charge from the input capacitance Ciss of the base terminal of the FET Q23 is a circuit of the base terminal (input capacitance Ciss) of the FET Q23 → the resistor R233 → the FET Q24 → the source terminal of the FET Q13.
[0039]
Furthermore, when the current detection circuit 21 detects that the current flowing through the load 2a is larger than a predetermined value, the current detection circuit 21 outputs a signal to the mag amplifier control unit 23, and causes a reset current to flow through the mag amplifier MA. Is controlled to reduce the current value supplied to the load 2a.
Further, the mag amplifier control unit 23 controls the conduction period of the mag amplifier MA by causing a reset current to flow through the mag amplifier MA so that the output voltage V2 with respect to the load 2a becomes a predetermined value.
[0040]
In the above description, the synchronous rectification control circuit described in claim 1 includes the PWM control circuit 13, the FET Q14, the FET Q13, the resistor R133, and the FET Q24, the FET Q23, and the resistor R233.
Needless to say, the flyback-side rectifier elements in the main DC-DC converter and the sub DC-DC converter described in claims 1 and 3 mean FETQ13 and FETQ23.
[0041]
Needless to say, the flyback-side rectifying element described in claim 2 means the FET Q13.
Further, needless to say, the flyback side rectifying element described in claim 4 means the FET Q23.
[0042]
The resistance described in claim 2 corresponds to R133, and the resistance described in claim 4 corresponds to R233.
As is apparent from the above description, according to this embodiment, since a DC-DC converter using a mag-amplifier system is used for outputs other than the main output, the number of components can be reduced, and a multi-output DC-DC The converter can be realized in a small size and at a low price.
[0043]
In addition, according to this embodiment, the synchronous rectifier circuit can be used in any of the DC-DC converter using the PWM control and the DC-DC converter using the mag-amplifier system, and further, no pseudo load is required, and there is no waste. A multi-output DC-DC converter can be provided.
Further, according to this embodiment, the main output is a DC-DC converter by PWM control, the output other than the main output is a DC-DC converter using a mag-amplifier system, and a DC-DC converter by PWM control and A multi-output DC-DC converter using a synchronous rectifier circuit can be provided in any of the DC-DC converters based on the mag-amp system, and the multi-output DC-DC converter capable of sufficiently controlling the output voltage by the reset current of the mag-amp is provided. Can be provided.
[0044]
【The invention's effect】
According to invention of Claims 1-4, the following effects can be acquired.
According to the present invention, the main output is a DC-DC converter by PWM control, the output other than the main output is a DC-DC converter using a mag-amplifier system, and further, the DC-DC converter by PWM control and the DC by a mag-amplifier system are used. -In any DC converter, a multi-output DC-DC converter using a synchronous rectifier circuit can be realized in a small size and at a low price.
[0045]
According to the present invention, the main output is a DC-DC converter by PWM control, the output other than the main output is a DC-DC converter using a mag-amplifier system, and further, the DC-DC converter by PWM control and the DC by a mag-amplifier system are used. In any of the DC converters, the multi-output DC-DC converter using the synchronous rectifier circuit can provide a multi-output DC-DC converter that does not require a pseudo load.
[0046]
According to the present invention, the main output is a DC-DC converter by PWM control, the output other than the main output is a DC-DC converter using a mag-amplifier system, and further, the DC-DC converter by PWM control and the DC by a mag-amplifier system are used. Any of the DC converters can provide a multi-output DC-DC converter using a synchronous rectifier circuit, and can prevent an excessive surge voltage from being generated in the flyback-side rectifier element. A converter can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a multi-output DC-DC converter of the present invention.
FIG. 2 is a circuit diagram showing an example of a conventional multi-output DC-DC converter.
[Explanation of symbols]
1 1st DC-DC converter
2 Second DC-DC converter
11, 21 Current detection circuit
12, 22 Synchronous rectification stop circuit
13, 23 PWM control circuit
23 Magamp control unit
14, 24 Drive circuit
B11, B12, B21, B22 Saturable bead core
n11 Primary winding of switching transformer T1
n12 to n14 Secondary winding of switching transformer T1
n21 Primary winding of switching transformer T2
n22 to n24 Secondary winding of switching transformer T2
Q11, Q12, Q13, Q14, Q21, Q22, Q23, Q24 FET
T1, T2, T switching transformer
L11, L21 coil
C11, C21 capacitors
R11-R14, R17, R18 resistance
R21 to R24, R27 to R29 Resistance
R133, R233 resistance
RS1, RS2 Resistance for current detection
D1, D2 diode

Claims (3)

ＰＷＭ制御により動作する１台の主ＤＣ−ＤＣコンバータから主出力を得ると共に、マグアンプ方式により動作する少なくとも１台の従ＤＣ−ＤＣコンバータから従出力を得る多出力ＤＣ−ＤＣコンバータにおいて、
前記従ＤＣ−ＤＣコンバータの出力電流を検出して、あらかじめ定められた電流値よりも大きいか小さいかを判定する電流値判定回路と、
前記電流判定回路があらかじめ定められた電流値よりも大きいと判定したとき、前記従ＤＣ−ＤＣコンバータにおいて、フライバック側整流素子の同期整流を継続し、前記電流判定回路があらかじめ定められた電流値よりも小さいと判定した場合、前記従ＤＣ−ＤＣコンバータにおいて、フライバック側整流素子による同期整流をあらかじめ定められた時定数によって停止させる同期整流制御回路と
を備えたことを特徴とする多出力ＤＣ−ＤＣコンバータ。In a multi-output DC-DC converter that obtains a main output from one main DC-DC converter that operates by PWM control and obtains a sub-output from at least one sub DC-DC converter that operates by a mag-amp system,
A current value determination circuit that detects an output current of the slave DC-DC converter and determines whether the current value is larger or smaller than a predetermined current value;
When the current determination circuit determines that the current value is larger than a predetermined current value, the slave DC-DC converter continues the synchronous rectification of the flyback-side rectifying element, and the current determination circuit determines the predetermined current value. And a synchronous rectification control circuit for stopping synchronous rectification by a flyback-side rectifying element with a predetermined time constant in the sub DC-DC converter, DC converter. 請求項１記載の多出力ＤＣ−ＤＣコンバータにおいて、
前記従ＤＣ−ＤＣコンバータの同期整流制御回路は、フライバック側整流素子のベース端子の入力容量に蓄えられた電荷をあらかじめ定められた時定数で放電させるための抵抗を備えていることを特徴とする多出力ＤＣ−ＤＣコンバータ。The multi-output DC-DC converter according to claim 1,
The synchronous rectification control circuit of the sub DC-DC converter includes a resistor for discharging the electric charge stored in the input capacitance of the base terminal of the flyback side rectifying element with a predetermined time constant. Multi-output DC-DC converter. 請求項１記載の多出力ＤＣ−ＤＣコンバータにおいて、
前記主ＤＣ−ＤＣコンバータに設けられているＰＷＭ制御回路の出力に基づいて、前記主ＤＣ−ＤＣコンバータ及び前記従ＤＣ−ＤＣコンバータにおいて、フライバック側整流素子のオン、オフを制御することを特徴とする多出力ＤＣ−ＤＣコンバータ。The multi-output DC-DC converter according to claim 1,
Based on the output of a PWM control circuit provided in the main DC-DC converter, the main DC-DC converter and the sub DC-DC converter control ON / OFF of a flyback rectifier element. A multi-output DC-DC converter.

Images