JP4269033B2 - 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 - Google Patents
受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 Download PDFInfo
- Publication number
- JP4269033B2 JP4269033B2 JP2002059529A JP2002059529A JP4269033B2 JP 4269033 B2 JP4269033 B2 JP 4269033B2 JP 2002059529 A JP2002059529 A JP 2002059529A JP 2002059529 A JP2002059529 A JP 2002059529A JP 4269033 B2 JP4269033 B2 JP 4269033B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity type
- layer
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換機能を有する受光素子及びその製造方法に関し、特に、高速応答性能に優れた受光素子及びその製造方法に関する。また、そのような受光素子と同一基板上に回路素子を形成した回路内蔵型受光素子及びその製造方法に関する。
【０００２】
【従来の技術】
受光素子の一種であるフォトダイオードは、光電交換機能を有する光センサとして、ＤＶＤ（デジタルビデオディスク）、ＣＤ（コンパクトディスク）等の光ディスク装置に代表される光電変換機器に備えられる光ピックアップに幅広く利用されている。
【０００３】
光ディスク装置は、近年、高密度化、高倍速化が進められ、これに伴って、これら光ディスク装置に備えられる光ピックアップ用のフォトダイオードの応答速度を高速化することが要望されるようになってきている。このような要望を達成するために、フォトダイオードの接合容量を低減する基板である高比抵抗基板または高比抵抗エピタキシャル層を形成した基板が、フォトダイオードの基板に利用されている。
【０００４】
図１０は、高比抵抗基板または高比抵抗エピタキシャル層を形成した基板（以下、このような高比抵抗性を有する基板を高比抵抗エピタキシャルを形成した基板を含めて、高比抵抗基板と総称する）１０１を用いたフォトダイオードを示す模式的な断面図である。
【０００５】
このフォトダイオードは、Ｐ型の高比抵抗半導体基板１０１を有し、この高比抵抗半導体基板１０１上の所定の位置に、デポジション法もしくは注入法を用いて形成されたＰ型埋込分離拡散層１０２が形成されている。
【０００６】
このＰ型埋込分離拡散層１０２が所定位置に形成された高比抵抗半導体基板１０１上には、全体にわたって所定の均一な厚さに形成されたＮ型エピタキシャル層１０３が設けられている。
【０００７】
Ｎ型エピタキシャル層１０３には、Ｐ型埋込分離拡散層１０２が形成された位置に対応して、Ｎ型エピタキシャル層１０３の表面からＰ型埋込分離拡散層１０２に達するＰ型分離拡散層１０４が形成されている。また、Ｐ型分離拡散層１０４間の領域には、カソード抵抗を低減するためのＮ型拡散層１０５が形成され、Ｎ型エピタキシャル層１０３中の所定の深さに達している。このＰ型分離拡散層１０４及びＮ型拡散層１０５は、それぞれ、Ｐ型分離拡散層１０４またはＮ型拡散層１０５を形成すべき所定の位置に、デポジション法もしくは注入法を用いてＰ型のボロンまたはＮ型のリン等を導入した後、熱処理によって下層に拡散させることによって形成される。
【０００８】
Ｎ型拡散層１０５及びＰ型分離拡散層１０４がそれぞれ形成されたＮ型エピタキシャル層１０３上には、全面にわたって、表面保護絶縁膜１０６が形成されている。さらに、この表面保護絶縁膜１０６のＮ型拡散層１０５及び所定のＰ型分離拡散層１０４上には、それぞれ、開口が形成されており、各開口には、配線メタル１０７がそれぞれ配設されている。
【０００９】
このフォトダイオードを動作させるには、Ｐ型分離拡散層１０４上に設けられた配線メタル１０７及びＮ型拡散層１０５上に設けられた配線メタル１０７によって、Ｐ型の高比抵抗基板１０１とＮ型エピタキシャル層１０３との間の接合部に逆バイアスの電圧を印加する。この逆バイアスの電圧の印加によって、接合部からＰ型高比抵抗基板１０１側に伸びる空乏層が形成される。このフォトダイオードでは、高比抵抗基板１０１を用いているために、空乏層が高比抵抗基板１０１中に、図中点線で囲む領域１０６で示すように、大きく広げることができ、この結果、フォトダイオードの接合容量が低減される。また、カソード側となるＮ型エピタキシャル層１０３の表面には、Ｎ型拡散層１０５が形成されていることによって、カソード抵抗が低減される。フォトダイオード応答を示すカットオフ周波数ｆｃ（−３ｄＢ）は、ｆｃ＝１／２πＲＣで表せることから、上記の接合容量Ｃ及び抵抗Ｒを低減することにより、高速応答可能なフォトダイオードを実現することができる。
【００１０】
図１１には、図１０におけるＮ型拡散層１０５側であるＸ’からＰ型高比抵抗基板１０１側であるＹ’にわたって、各層に含まれる不純物濃度のプロファイルを示しており、このようなプロファイルを有することにより、逆バイアスの電圧印加時に、Ｎ型エピタキシャル層１０３とＰ型高比抵抗基板１０１との接合部からＰ型高比抵抗基板１０１の下層の広い領域にわたって、空乏層が形成されることを示している。
【００１１】
【発明が解決しようとする課題】
図１０を参照しながら説明した従来のフォトダイオードでは、基板として、約１００Ωｃｍ以上の高比抵抗のＰ型基板を用いることによって、接合容量の低減を図っている。約１００Ωｃｍ以上の高比抵抗基板を用いているのは、約１００Ωｃｍ以上の高比抵抗基板を用いれば、空乏層が十分に伸び、フォトダイオードの接合容量を十分に低減できるためである。
【００１２】
しかし、この高比抵抗基板１０１は、逆バイアスを印加した際、空乏層が大きく伸びるためフォトダイオードの接合容量を低減することができる反面で、アニール、酸化等の工程での拡散、エピタキシャル成長等を実施する際に、炉内の空間に浮遊する不純物及び炉の周囲に付着する不純物、または、基板上に拡散された拡散層からの不純物が、高比抵抗基板１０１に拡散されることによって生じる不純物オートドープに対して非常に敏感である。特に、エピタキシャル成長時には、高比抵抗基板が剥き出しの状態で、１０００℃前後の高温で処理するため、エピタキシャル成長を行うベルジャー内の環境によって図に示すオートドープ不純物層１０８が発生するおそれがある。
【００１３】
図１２には、図１０にその断面図を示す高比抵抗基板１０１とＮ型エピタキシャル層１０３との界面の高比抵抗基板１０１側の位置に意図しない不純物が導入されて、オートドープが発生した場合のオートドープ不純物層１０８の不純物の分布を、図１１の不純物プロファイルに重ねて表している。
【００１４】
図１０に点線にて示すオートドープ不純物層１０８が形成されると、空乏層の伸びが大幅に阻害される。このような周囲環境等からの不純物は、所定の濃度に不純物を含んでいる高比抵抗でない基板を用いる場合には問題にはならないが、高比抵抗基板では、不純物濃度が高度に低減されているため、少量の不純物が付着して拡散するだけで、空乏層を大きく伸ばすことができなくなる。その結果、接合容量が大きくなって、フォトダイオードの応答が低下するという問題が生じる。
【００１５】
このような問題が発生するため、高比抵抗基板を使用する場合には、オートドープの発生を防ぐため、例えば、高比抵抗基板が剥き出した状態で拡散を行う拡散炉を、その他の工程を行う拡散炉とは別に分けて処理を行う、エピタキシャル成長を行う際には、処理前に炉内の不純物濃度を監視して、バッジごとに不純物プロファイルを確認する、フォトダイオードの接合容量を常に監視し、オートドープがないか否かを確認する等の管理を行うことが必須となる。このため、オートドープの発生を防ぐ管理を行うために、新たな設備を用意し、また、管理のための材料費、フォトダイオードを検査するための人件費等のコストが高額になる。また、このような管理のために、歩留まりが低下するという問題もある。
【００１６】
本発明は、上記問題を解決するためになされたものであり、高比抵抗基板を用いた場合のオートドープの発生が解消されて高速応答が可能な受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、本発明の受光素子は、第一導電型の高比抵抗半導体層を有する基板と、該第一導電型の高比抵抗半導体層の上に形成された第二導電型のエピタキシャル層と、該第二導電型のエピタキシャル層の表面から所定の深さに第二導電型の不純物が拡散された第二導電型の不純物拡散層とを含み、該第二導電型の不純物拡散層は、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面よりも深く形成されている。
上記本発明の受光素子において、前記第二導電型の不純物拡散層の不純物濃度は、１×１０14［ｃｍ-3］以上の濃度分布を有していることが好ましい。
上記本発明の受光素子において、前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から前記第一導電型の高比抵抗半導体層側へ形成される不純物によるオートドープ層の拡散深さを超える深さを有していることが好ましい。
上記本発明の受光素子において、前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から０．５μｍ以上の深さを有するように形成されていることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、０．７μｍより大きく、前記第二導電型の不純物拡散層に含まれる不純物は、リンであることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、０．７μｍ以下であり、前記第二導電型の不純物拡散層に含まれる不純物は、ヒ素であることが好ましい。
上記本発明の受光素子において、前記第一導電型は、Ｐ型であり、前記第二導電型は、Ｎ型であることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、２．０μｍ以下であることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の高比抵抗は、１００Ωｃｍ以上であることが好ましい。
また、本発明の受光素子の製造方法は、前記第一導電型の高比抵抗半導体層の上に、前記第二導電型のエピタキシャル層を形成する工程と、該第二導電型のエピタキシャル層の表面に、イオン注入法により第二導電型の不純物を導入し、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面より深く第二導電型の不純物を拡散させて、前記第二導電型の不純物拡散層を形成する工程とを包含する。
また、本発明の回路内蔵型受光素子は、上記本発明の受光素子と、回路素子とを含み、該受光素子と該回路素子とが同一の基板上に形成されている。
また、本発明の回路内蔵型受光素子の製造方法において、前記回路素子は、バイポーラトランジスタであり、前記受光素子は、フォトダイオード領域に形成され、該バイポーラトランジスタは、バイポーラトランジスタ領域に形成され、該回路内蔵型受光素子の製造方法は、該フォトダイオード領域および該バイポーラトランジスタ領域のそれぞれに、前記第二導電型の不純物拡散層を同時に形成する工程を包含する。
【００３７】
【発明の実施の形態】
以下、本発明の受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法について、図面に基づいて詳細に説明する。
【００３８】
（実施の形態１）
図１は、本実施の形態１の回路素子と受光素子とを同一基板上に形成した回路内蔵型受光素子の概略構成を示す断面図である。
【００３９】
この回路内蔵型受光素子は、シリコン半導体等から形成されるＰ型半導体基板１を有し、このＰ型半導体基板１上に、Ｐ型高濃度埋込拡散層２、Ｐ型高比抵抗エピタキシャル層３、Ｎ型エピタキシャル層６が、この順に積層された構成を有している。
【００４０】
この回路内蔵型受光素子には、フォトダイオード領域と、このフォトダイオード領域に隣接して形成されたバイポーラトランジスタ素子領域とが設けられている。このフォトダイオード領域とバイポーラ素子領域とは、Ｐ型高濃度埋込拡散層２との界面からＮ型エピタキシャル層６との界面に達するように、Ｐ型高比抵抗エピタキシャル層３に形成されたＰ型埋込分離拡散層４と、Ｎ型エピタキシャル層６の表面から、Ｐ型埋込分離拡散層４に達するように形成されたＰ型分離拡散層７とによって、素子分離されている。
【００４１】
フォトダイオード領域には、Ｎ型エピタキシャル層６の表面から、Ｐ型高比抵抗エピタキシャル層３との界面を所定厚さ超えるように拡散されて形成されたＮ型拡散層８が形成されている。
【００４２】
バイポーラトランジスタ素子領域には、Ｐ型高比抵抗エピタキシャル層３の表面上に埋め込まれるようにＮ型埋込拡散層５が形成されており、このＮ型埋込拡散層５上にバイポーラＮ型ウェル拡散層９とＮ型拡散層８が互いに隣接して形成されている。Ｎ型ウエル拡散層９には、Ｐ−ベース拡散層１０及びこのＰ−ベース拡散層１０の両側に隣接するように形成されたＰ＋ベース拡散層１１が設けられている。Ｐ−ベース拡散層１０の領域内には、Ｎ型エミッタ拡散層１２が形成されている。
【００４３】
このようにフォトダイオード領域の各層及びバイポーラトランジスタ素子領域の各層がそれぞれ形成されたＮ型エピタキシャル層６上には、全面にわたって、表面保護絶縁膜１３が形成されている。この表面保護絶縁膜１３において、フォトダイオード領域のＮ型拡散層８上、Ｐ型分離拡散層７上、バイポーラトランジスタ素子領域のＮ型拡散層８上及びＰ＋ベース拡散層１１上及びＮ型エミッタ拡散層１２上には、それぞれ開口が形成され、各開口には、配線メタル１４がそれぞれ設けられている。
【００４４】
図３には、図１のＸ−Ｙ断面での各層が形成されていることにより生じている不純物の分布を説明するめの不純物プロファイルを示す模式的なグラフである。
【００４５】
図３に示すように、上記構成の本発明の回路内蔵型受光素子では、フォトダイオード領域のＮ型不純物拡散層８が、オートドープが発生するＰ型高比抵抗エピタキシャル層３とＮ型エピタキシャル層６との界面を所定深さを超えるように拡散されて形成されているため、Ｐ型高比抵抗エピタキシャル層３にオートドープ層が形成されても、Ｎ型不純物拡散層８により拡散された不純物が、オートドープにより拡散された不純物を補償し、オートドープによる影響を低減することができる。
【００４６】
オートドープ層は、一般的なエピタキシャル成長における熱処理によって、ＰＮ接合界面からＰ型高比抵抗エピタキシャル層３側に、約０．５μｍ以上の深さにわたって形成されることが分かっている。Ｎ型不純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵抗エピタキシャル層３との界面を超えるだけではなく、Ｐ型高比抵抗エピタキシャル層３に形成されるオートドープ層の拡散深さを完全に超えることにより、オードドープの影響をさらに低減することができるので、Ｎ型不純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵抗エピタキシャル層３との界面よりも、０．５μｍ以上深くなるように形成することが望ましい。
【００４７】
Ｎ型不純物拡散層８の濃度は、Ｎ型エピタキシャル層６とＰ型高比抵抗エピタキシャル層３との界面で、オートドープ層の不純物を完全に補償する濃度になっていることが好ましい。高比抵抗エピタキシャル層３は、一般的に、不純物濃度が、１×１０14［ｃｍ-3］（１００Ωｃｍ程度）以下になっているものが用いられる。問題となるオートドープ層の不純物濃度は、この濃度以上になっている。したがって、Ｎ型不純物拡散層８の不純物濃度は、オートドープ層を補償するために、Ｎ型エピタキシャル層８とＰ型高比抵抗エピタキシャル層３との界面で、１×１０14［ｃｍ-3］以上の濃度になっていることが望ましい。
【００４８】
Ｎ型不純物拡散層８を形成するために用いられる不純物は、Ｎ型エピタキシャル層６の厚さが厚い、例えば、２．０μｍ程度の場合には、深い拡散層を形成する必要があるため、拡散係数が大きいリンを用いることが望ましい。また、逆に、薄い、例えば、０．７μｍ程度の場合には、ヒ素の拡散係数がリンの拡散係数に比較して、１／３以下になるため、ヒ素を用いた方が、拡散層の深さを制御し易くなる。
【００４９】
Ｎ型不純物拡散層８を形成するためのＮ型不純物の導入は、イオン注入法で行うと、拡散深さの制御性がより向上する。例えば、厚いエピタキシャル層を形成する場合には、深くイオンを打ち込み拡散させることにより所望の深い拡散層を形成することが可能となる。
【００５０】
また、Ｎ型エピタキシャル層６の厚さが厚すぎると、Ｎ型不純物拡散層８を不純物の拡散により形成する際、非常に大きな熱処理が必要となる。さらに、Ｐ型埋込拡散層４及びＰ型分離拡散層７の拡散領域が広がり過ぎて、フォトダイオード領域のサイズが大きくなり、必要な特性を得ることができなくなる。特に、バイポーラトランジスタをフォトダイオード領域と同一の基板上に作製する場合には、大きな熱処理はトランジスタ特性を劣化させる原因となる。したがって、Ｎ型エピタキシャル層６は、過度の熱処理が必要とならないように考慮して、２．０μｍ以下とすることが望ましい。Ｎ型エピタキシャル層６の厚さが２．０μｍ以下であれば、半導体プロセスで一般的に用いられる１２００℃程度以下の加熱条件で４時間以下の熱処理を行うことにより、トランジスタ特性を悪化させることなく、Ｎ型不純物拡散層８を形成することができる。
【００５１】
また、Ｎ型エピタキシャル層６の比抵抗は、１００Ωｃｍ以上の高抵抗であれば、フォトダイオード領域の容量を低減することができフォトダイオード領域の受光素子としての性能を向上することができる。さらに、Ｎ型エピタキシャル層６が、このような比抵抗を有していれば、Ｎ型エピタキシャル層６に含まれる不純物量が少ないため、オートドープ層を低減することができる。
【００５２】
また、本実施の形態１で示したように、回路素子領域とフォトダイオード領域とを同一の基板上に形成することにより、配線を形成することによる寄生容量の発生を低減することができ、さらに、耐ノイズ性能に優れたフォトダイオードを提供することができる。ただし、ここでは、このように回路内蔵型受光素子を例として説明したが、回路素子領域を形成せず、受光素子のみを基板上に形成した場合も、本発明の範囲に含まれる。
【００５３】
また、本実施の形態１で用いているＮ型エピタキシャル層６をＰ型エピタキシャル層に置き換える構成にしてもよい。このようにすれば、Ｐ型半導体基板１上に、同導電型のＰ型のエピタキシャル層を形成することになるので、オートドープ層をさらに低減することができる。
【００５４】
また、フォトダイオード領域において、Ｎ型不純物拡散層８が形成された部分のみが、カソード領域となるため、カソード領域を受光部のみに限定して形成することが可能であり、このため、不要なＰＮ接合面積を低減することができ、フォトダイオード容量を低減することができる。
【００５５】
次に、上記構成の本実施の形態１の回路内蔵型受光素子の製造方法について、説明する。
【００５６】
図２（ａ）〜（ｅ）は、本実施の形態１の回路内蔵型受光素子の製造方法を、工程毎に説明する断面図である。
【００５７】
まず、図２（ａ）に示すように、数十Ωｃｍ程度の比抵抗を有するＰ型半導体基板１上に、Ｐ型高濃度埋込拡散層２を所定の厚さに形成し、続いて、Ｐ形高濃度埋込拡散層２上にエピタキシャル成長を行うことにより、Ｐ型の約１００Ωｃｍ以上の高比抵抗エピタキシャル層３を形成する。
【００５８】
本実施の形態１では、Ｐ型半導体基板１上にＰ型高濃度埋込拡散層２を形成しているが、その構成に代えて、Ｐ型低抵抗基板を用いる構成にしてもよい。
【００５９】
続いて、このＰ型高比抵抗エピタキシャル層３上に、Ｐ型の不純物をデポジションもしくはイオン注入した後、熱処理することによって、Ｐ型高濃度拡散層２との界面に達するＰ型分離拡散層４を形成する。
【００６０】
次に、図２（ｂ）に示すように、Ｐ型高比抵抗エピタキシャル層３のバイポーラトランジスタ領域となる領域上に、コレクタとなるＮ型埋込拡散層５を形成する。
【００６１】
次に、図２（ｃ）に示すように、Ｐ型埋込分離拡散層４及びＮ型埋込拡散層５がそれぞれ形成されたＰ型高比抵抗エピタキシャル層３上の全面に、Ｎ型エピタキシャル層６を形成する。
【００６２】
続いて、バイポーラトランジスタ領域のＮ型埋込拡散層５上の所定位置に、バイポーラＮ型ウェル拡散層９を形成し、さらに、Ｎ型エピタキシャル層６の表面からイオン注入することにより、Ｐ型埋込分離拡散層４上のＰ型分離拡散層７を形成する。
【００６３】
次いで、フォトダイオード領域上の所定範囲及びバイポーラトランジスタ領域のＮ型埋込拡散層５上に、Ｎ型の不純物をイオン注入により注入して、Ｎ型拡散層８をそれぞれの領域に形成する。バイポーラトランジスタ領域に設けられたＮ型拡散層８は、コレクタ低抵抗拡散層として形成されている。このように、フォトダイオード領域及びバイポーラトランジスタ領域のそれぞれのＮ型拡散層８を同時に形成するので、工程数を削減することができる。バイポーラトランジスタ領域のＮ型拡散層８は、十分深いコレクタ拡散層となるため、コレクタ埋込拡散層となるＮ型埋込拡散層５とのつながりの良い低抵抗なコレクタを形成することができる。
【００６４】
続いて、フォトダイオード領域のＮ型拡散層８がＰ型高比抵抗エピタキシャル層３とＮ型エピタキシャル層６との界面を所定厚さ超える程度に拡散するように熱処理を行う。
【００６５】
次に、図２（ｄ）に示すように、バイポーラトランジスタ領域のＰ−ベース拡散層１０及びＰ＋ベース拡散層１１を形成する。さらにＰ−ベース拡散層１１上にＮ型エミッタ領域１２を形成する。バイポーラトランジスタ領域の特性は、続いて行われる低温熱処理によって決まる。
【００６６】
次に、図２（ｅ）に示すように、フォトダイオード領域の各層及びバイポーラトランジスタ領域の各層がそれぞれ形成されたＮ型エピタキシャル層６上の全面にわたって、カバー膜である表面保護絶縁膜１３を形成し、続いて、この表面保護絶縁膜１３の所定位置にそれぞれ開口を形成し、各開口を充填する配線メタル１４をそれぞれ形成することにより、目的とする回路内蔵受光素子が完成する。
【００６７】
（参考例１）
図４は、参考例１の受光素子の概略構成を示す断面図である。なお、参考例１の受光素子は、実施の形態１と同様に、同一基板上に回路素子領域を形成して回路内臓型受光素子とすることも可能である。
【００６８】
この受光素子は、基板２０１を有し、この基板２０１上に、Ｐ型高濃度埋込拡散層２０２と、Ｐ型高比抵抗エピタキシャル層２０３と、Ｎ型エピタキシャル層２０６とが、この順に積層された構成を有している。
【００６９】
Ｐ型高比抵抗エピタキシャル層２０３には、素子分離のためのＰ型埋込分離拡散層２０４と、Ｎ型カソード埋込拡散層２０５とが、それぞれ、所定の位置に形成されている。Ｎ型カソード埋込拡散層２０５は、Ｐ型高比抵抗エピタキシャル層２０３上にイオン注入法により導入したＮ型の不純物が、Ｎ型エピタキシャル層２０４をエピタキシャル成長により形成する熱処理の際に、Ｐ型高比抵抗エピタキシャル層２０３側及びＮ型エピタキシャル層２０６側に拡散することにより、Ｐ型高比抵抗エピタキシャル層２０３との界面から所定厚さ下層に埋め込まれるように形成されている。
【００７０】
Ｎ型エピタキシャル層２０６には、Ｎ型エピタキシャル層２０６の表面からＰ型埋込分離拡散層２０４に達するＰ型分離拡散層２０７が形成されている。また、Ｎ型カソード埋込領域２０５上には、Ｎ型カソード低抵抗化拡散層２０８が、Ｎ型カソード埋込拡散層２０５との界面からＮ型エピタキシャル層２０６の表面に達するように形成されている。
【００７１】
Ｐ型分離拡散層２０７及びＮ型カソード低抵抗化拡散層２０８がそれぞれ所定の領域に形成されたＮ型エピタキシャル層２０６上には、全体にわたって、表面保護絶縁膜２０９が形成されている。この表面保護絶縁膜２０９には、Ｎ型カソード低抵抗化拡散層２０８上及び所定のＰ型分離拡散層２０７上のそれぞれに開口が形成されており、各開口には、配線メタル２１０が形成されている。
【００７２】
このように、参考例１では、Ｎ型カソード埋込拡散層２０５が、Ｐ型高比抵抗エピタキシャル層２０３とＮ型エピタキシャル層２０６との界面を超えて、Ｐ型高比抵抗エピタキシャル層２０３側に所定の厚さ埋め込まれた状態で形成されている。この結果、Ｎ型エピタキシャル層２０６とＰ型高比抵抗エピタキシャル層２０３との界面で発生するオートドープ層は消失され、逆バイアス電圧印加時の空乏層を十分伸ばすことができる。
【００７３】
Ｎ型カソード埋込拡散層２０５に導入される不純物の濃度は、１×１０14［ｃｍ-3］以上の濃度の不純物を含んでいるオートドープ層を打ち消すために、例えば、１×１０16［ｃｍ-3］程度の濃度にすることが必要である。このＮ型カソード埋込拡散層２０５は、イオン注入法を用いてアンチモンを導入することにより形成される。また、Ｎ型カソード埋込拡散層２０５は、オートドープ層を完全に打ち消すことができるように、Ｎ型エピタキシャル層２０６とＰ形高比抵抗エピタキシャル層２０３との界面から、Ｐ型高比抵抗エピタキシャル層２０３側に０．５μｍ以上の深さに拡散していることが望ましい。
【００７４】
図６には、図４のＸ２−Ｙ２断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【００７５】
参考例１では、フォトダイオードにおけるカソードは、Ｎ型カソード低抵抗化拡散層２０８及びＮ型カソード埋込拡散層２０５により形成される。上記のように、Ｎ型カソード埋込拡散層２０５は、Ｐ型高比抵抗エピタキシャル層２０３との界面から所定深さ下層に達するように形成されているため、図６に示すように、Ｐ型高比抵抗エピタキシャル層２０３とＮ型カソード埋込拡散層２０５との界面にオードドープが発生していても、その界面から所定深さ下層に達するように形成されたＮ型カソード埋込拡散層２０５により、オードドープ層は消失される。このため、逆バイアス電圧印加時の空乏層は、基板側に大きく伸び、容量を低減することができ、応答速度を高速化することが可能である。
【００７６】
次に、参考例１の受光素子の製造方法について説明する。
【００７７】
図５（ａ）〜（ｃ）は、参考例１の受光素子の製造方法を、工程毎に説明する断面図である。
【００７８】
まず、図５（ａ）に示すように、数十Ωｃｍ程度の比抵抗を有するＰ型の基板２０１上に、Ｐ型高濃度埋込拡散層２０２を所定の厚さに形成し、続いて、Ｐ型高濃度埋込拡散層２０２上にエピタキシャル成長を行うことにより、Ｐ型高比抵抗エピタキシャル層２０３を形成する。Ｐ型高比抵抗エピタキシャル層２０３は、Ｐ型高比抵抗の基板を貼り合せることによって形成してもよい。
【００７９】
続いて、このＰ型高比抵抗エピタキシャル層２０３の表面上の所定領域に、Ｐ型埋込分離拡散層２０４及びＮ型カソード埋込拡散層２０５をイオン注入法によって導入する。
【００８０】
次に、図５（ｂ）に示すように、Ｐ型埋込分離拡散層２０４及びＮ型カソード埋込拡散層２０５が形成されたＰ型高比抵抗エピタキシャル層２０３上に数Ωｃｍ程度のＮ型エピタキシャル層２０６を形成する。このＮ型エピタキシャル層２０６を形成する際、Ｐ型埋込分離拡散層２０４とＮ型カソード埋込拡散層２０５は、エピタキシャル成長時の熱処理により、Ｐ型高比抵抗エピタキシャル層２０３側及びＮ型エピタキシャル層２０６側にそれぞれ拡散する。
【００８１】
Ｎ型カソード埋込拡散層２０５を形成した後、Ｎ型エピタキシャル層２０６の表面からＰ型埋込分離拡散層２０４に達するＰ型分離拡散層２０７をイオン注入法によって形成し、続いて、Ｎ型エピタキシャル層２０６の表面からＮ型カソード埋込拡散層２０５に達するＮ型カソード低抵抗化拡散層２０８を、イオン注入法を用いて形成する。
【００８２】
次に、図５（ｃ）に示すように、Ｐ型分離拡散層２０７及びＮ型カソード低抵抗化拡散層２０８がそれぞれ形成されたＮ型エピタキシャル層２０６上の全面にわたって、カバー膜である表面保護絶縁膜２０９を形成し、続いて、この表面保護絶縁膜２０９の所定のＰ型分離拡散層２０７上及びＮ型カソード低抵抗化拡散層２０８上に、それぞれ、開口を形成し、各開口を充填する配線メタル２１０をそれぞれ形成することにより、目的とする受光素子が完成する。
【００８３】
（参考例２）
図７は、参考例２の受光素子の概略構成を示す断面図である。なお、参考例２の受光素子は、実施の形態１と同様に、同一基板上に回路素子領域を形成して回路内臓型受光素子とすることも可能である。
【００８４】
この受光素子は、数十Ωｃｍ程度の比抵抗を有するＰ型の基板３０１を有し、この基板３０１上に、Ｐ型高濃度埋込拡散層３０２と、Ｐ型高比抵抗エピタキシャル層３０３と、Ｎ型エピタキシャル層３０６とが、この順に積層された構成を有している。
【００８５】
Ｐ型高比抵抗エピタキシャル層３０３上には、素子分離のためのＰ型埋込分離拡散層３０４が、所定の位置に形成されている。
【００８６】
Ｎ型エピタキシャル層３０６は、例えば、５×１０16［ｃｍ-3］程度の濃度に成長される。このＮ型エピタキシャル層３０６は、Ｎ型エピタキシャル層３０６中に含まれるＮ型の不純物が、エピタキシャル成長中に、Ｐ型高比抵抗エピタキシャル層３０３側に拡散し、Ｎ型エピタキシャル層３０６との界面から所定の厚さを超えて、Ｎ型不純物拡散層３０５が形成されている。
【００８７】
Ｎ型エピタキシャル層３０６には、Ｎ型エピタキシャル層３０６の表面からＰ型埋込分離拡散層３０４に達するＰ型分離拡散層３０７が形成されている。
【００８８】
Ｐ型分離拡散層３０７が所定の領域に形成されたＮ型エピタキシャル層３０６上には、全体にわたって、表面保護絶縁膜３０８が形成されている。この表面保護膜３０８上には、Ｎ型エピタキシャル層３０６上及び所定のＰ型分離拡散層３０７上のそれぞれに開口が形成されており、各開口には、それぞれ配線メタル３０９が形成されている。
【００８９】
このように、参考例２では、Ｎ型エピタキシャル層３０６の不純物がＰ型高比抵抗エピタキシャル層３０３にまで拡散して、Ｎ型エピタキシャル層３０６とＰ型高比抵抗エピタキシャル層３０３との界面から所定の厚さを超えて、Ｎ型不純物拡散層３０５が形成されている。この結果、Ｎ型エピタキシャル層３０６とＰ型高比抵抗エピタキシャル層３０３との界面で発生するオードドープ層は、Ｎ型不純物拡散層３０５によって消失され、逆バイアス電圧印加時の空乏層を十分伸ばすことができる。
【００９０】
Ｎ型エピタキシャル層３０６から不純物が拡散されて形成されるＮ型不純物拡散層３０５の不純物濃度は、１×１０14［ｃｍ-3］以上の濃度の不純物を含んでいるオートドープ層を打ち消すための濃度になっている必要がある。また、Ｎ型不純物拡散層３０５は、オートドープ層を完全に打ち消すことができるように、Ｐ型高比抵抗エピタキシャル層３０３側に、０．５μｍ以上の深さに拡散していることが望ましい。ただし、フォトダイオードを完全にＰ型で分離する必要があるので、Ｐ型埋込分離拡散層３０４の拡散深さ以上に拡散してはならない。
【００９１】
図９には、図７のＸ３ーＹ３断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【００９２】
参考例２では、フォトダイオードにおけるカソードは、Ｎ型エピタキシャル層及びＮ型不純物拡散層３０５によって形成される。上記のように、Ｎ型不純物拡散層３０５は、Ｐ型高比抵抗エピタキシャル層３０３に形成されるオートドープ層を完全に打ち消すように形成されているため、図９に示すように、逆バイアス電圧印加時の空乏層は、基板側に大きく伸び、容量を低減することができ、応答速度を高速化することが可能である。
【００９３】
次に、参考例２の受光素子の製造方法について説明する。
【００９４】
図８（ａ）〜（ｃ）は、それぞれ、参考例２の受光素子の製造方法を工程毎に説明する断面図である。
【００９５】
まず、図８（ａ）に示すように、数十Ωｃｍ程度の比抵抗を有するＰ型の基板３０１上に、Ｐ型高濃度埋込拡散層３０２を所定の厚さに形成し、続いて、Ｐ型高濃度埋込拡散層３０２上にエピタキシャル成長を行うことにより、Ｐ型高比抵抗エピタキシャル層３０３を形成する。Ｐ型高比抵抗エピタキシャル層３０３は、Ｐ型高比抵抗の基板を貼り合せることによって形成してもよい。
【００９６】
続いて、このＰ型高比抵抗エピタキシャル層３０３の表面上の所定領域に、Ｐ型埋込分離拡散層３０４をイオン注入法によって導入する。
【００９７】
次に、図８（ｂ）に示すように、Ｐ型埋込分離拡散層３０４が形成されたＰ型高比抵抗エピタキシャル層３０３上に、例えば、５×１０16［ｃｍ-3］程度の濃度のＮ型のエピタキシャル層３０６を形成する。このＮ型エピタキシャル層３０６を形成する際、Ｎ型エピタキシャル層３０６に含まれる不純物は、エピタキシャル成長時の熱処理により、Ｐ型高比抵抗エピタキシャル層３０３側に拡散する。また、このエピタキシャル成長時の熱処理によって、Ｐ型埋込分離拡散層３０４は、Ｐ型高比抵抗エピタキシャル層側及びＮ型エピタキシャル層３０６側に拡散する。
【００９８】
Ｎ型エピタキシャル層３０６を形成した後、Ｎ型エピタキシャル層３０６の表面からＰ型埋込分離拡散層３０４に達するＰ型分離拡散層３０７をイオン注入法及び加熱処理によって形成する。
【００９９】
次に、図８（ｃ）に示すように、Ｐ型分離拡散層３０７が形成されたＮ型エピタキシャル層３０６上の全面にわたって、カバー膜である表面保護絶縁膜３０８を形成し、続いて、この表面保護絶縁膜３０８の所定のＰ型分離拡散層３０７上及びＮ型エピタキシャル層３０６上に、それぞれ、開口を形成し、各開口を充填する配線メタル３０９を形成することにより、目的とする受光素子が完成する。
【０１００】
【発明の効果】
以上説明したように、本発明によれば、第二導電型不純物拡散層、例えば、Ｎ型不純物拡散層が、第二導電型のエピタキシャル層と、第一導電型の高比抵抗半導体層との界面よりも深く形成している。これにより、高比抵抗半導体層を有する基板とエピタキシャル層との界面に発生するおそれがあるオートドープ層による影響を低減することができ、受光素子の応答速度を向上させることができる。さらに、このような応答速度を向上させた受光素子を製造するために、面倒な管理等を行う必要がないので、歩留まりを向上することができると共に、工程管理等に要する管理費等を削減することができ、コストダウンを実現することができる。
【図面の簡単な説明】
【図１】 実施の形態１の回路素子と受光素子とを同一基板上に形成した回路内蔵型受光素子の概略構成を示す断面図である。
【図２】 （ａ）〜（ｅ）は、実施の形態１の回路内蔵型受光素子の製造方法を、工程毎に説明する断面図である。
【図３】 図１のＸ−Ｙ断面での各層が形成されていることにより生じている不純物の分布を説明するめの不純物プロファイルを示す模式的なグラフである。
【図４】 参考例１の受光素子の概略構成を示す断面図である。
【図５】 （ａ）〜（ｃ）は、参考例１の受光素子の製造方法を、工程毎に説明する断面図である。
【図６】 図４のＸ２−Ｙ２断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【図７】 参考例２の受光素子の概略構成を示す断面図である。
【図８】 （ａ）〜（ｃ）は、それぞれ、参考例２の受光素子の製造方法を工程毎に説明する断面図である。
【図９】 図７のＸ３−Ｙ３断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【図１０】 高比抵抗基板を用いた従来のフォトダイオードを示す模式的な断面図である。
【図１１】 図１０におけるＮ型拡散層側であるＸ’からＰ型高比抵抗基板側であるＹ’にわたって、各層に含まれる不純物濃度のプロファイルを示すグラフである。
【図１２】 図１０に示すフォトダイオードにおいて、高比抵抗基板とＮ型エピタキシャル層との界面の高比抵抗基板側の位置に意図しない不純物が導入されて、オートドープが発生した場合のオートドープ不純物層の不純物の分布を、図１１の不純物プロファイルに重ねて表したグラフである。
【発明の属する技術分野】
本発明は、光電変換機能を有する受光素子及びその製造方法に関し、特に、高速応答性能に優れた受光素子及びその製造方法に関する。また、そのような受光素子と同一基板上に回路素子を形成した回路内蔵型受光素子及びその製造方法に関する。
【０００２】
【従来の技術】
受光素子の一種であるフォトダイオードは、光電交換機能を有する光センサとして、ＤＶＤ（デジタルビデオディスク）、ＣＤ（コンパクトディスク）等の光ディスク装置に代表される光電変換機器に備えられる光ピックアップに幅広く利用されている。
【０００３】
光ディスク装置は、近年、高密度化、高倍速化が進められ、これに伴って、これら光ディスク装置に備えられる光ピックアップ用のフォトダイオードの応答速度を高速化することが要望されるようになってきている。このような要望を達成するために、フォトダイオードの接合容量を低減する基板である高比抵抗基板または高比抵抗エピタキシャル層を形成した基板が、フォトダイオードの基板に利用されている。
【０００４】
図１０は、高比抵抗基板または高比抵抗エピタキシャル層を形成した基板（以下、このような高比抵抗性を有する基板を高比抵抗エピタキシャルを形成した基板を含めて、高比抵抗基板と総称する）１０１を用いたフォトダイオードを示す模式的な断面図である。
【０００５】
このフォトダイオードは、Ｐ型の高比抵抗半導体基板１０１を有し、この高比抵抗半導体基板１０１上の所定の位置に、デポジション法もしくは注入法を用いて形成されたＰ型埋込分離拡散層１０２が形成されている。
【０００６】
このＰ型埋込分離拡散層１０２が所定位置に形成された高比抵抗半導体基板１０１上には、全体にわたって所定の均一な厚さに形成されたＮ型エピタキシャル層１０３が設けられている。
【０００７】
Ｎ型エピタキシャル層１０３には、Ｐ型埋込分離拡散層１０２が形成された位置に対応して、Ｎ型エピタキシャル層１０３の表面からＰ型埋込分離拡散層１０２に達するＰ型分離拡散層１０４が形成されている。また、Ｐ型分離拡散層１０４間の領域には、カソード抵抗を低減するためのＮ型拡散層１０５が形成され、Ｎ型エピタキシャル層１０３中の所定の深さに達している。このＰ型分離拡散層１０４及びＮ型拡散層１０５は、それぞれ、Ｐ型分離拡散層１０４またはＮ型拡散層１０５を形成すべき所定の位置に、デポジション法もしくは注入法を用いてＰ型のボロンまたはＮ型のリン等を導入した後、熱処理によって下層に拡散させることによって形成される。
【０００８】
Ｎ型拡散層１０５及びＰ型分離拡散層１０４がそれぞれ形成されたＮ型エピタキシャル層１０３上には、全面にわたって、表面保護絶縁膜１０６が形成されている。さらに、この表面保護絶縁膜１０６のＮ型拡散層１０５及び所定のＰ型分離拡散層１０４上には、それぞれ、開口が形成されており、各開口には、配線メタル１０７がそれぞれ配設されている。
【０００９】
このフォトダイオードを動作させるには、Ｐ型分離拡散層１０４上に設けられた配線メタル１０７及びＮ型拡散層１０５上に設けられた配線メタル１０７によって、Ｐ型の高比抵抗基板１０１とＮ型エピタキシャル層１０３との間の接合部に逆バイアスの電圧を印加する。この逆バイアスの電圧の印加によって、接合部からＰ型高比抵抗基板１０１側に伸びる空乏層が形成される。このフォトダイオードでは、高比抵抗基板１０１を用いているために、空乏層が高比抵抗基板１０１中に、図中点線で囲む領域１０６で示すように、大きく広げることができ、この結果、フォトダイオードの接合容量が低減される。また、カソード側となるＮ型エピタキシャル層１０３の表面には、Ｎ型拡散層１０５が形成されていることによって、カソード抵抗が低減される。フォトダイオード応答を示すカットオフ周波数ｆｃ（−３ｄＢ）は、ｆｃ＝１／２πＲＣで表せることから、上記の接合容量Ｃ及び抵抗Ｒを低減することにより、高速応答可能なフォトダイオードを実現することができる。
【００１０】
図１１には、図１０におけるＮ型拡散層１０５側であるＸ’からＰ型高比抵抗基板１０１側であるＹ’にわたって、各層に含まれる不純物濃度のプロファイルを示しており、このようなプロファイルを有することにより、逆バイアスの電圧印加時に、Ｎ型エピタキシャル層１０３とＰ型高比抵抗基板１０１との接合部からＰ型高比抵抗基板１０１の下層の広い領域にわたって、空乏層が形成されることを示している。
【００１１】
【発明が解決しようとする課題】
図１０を参照しながら説明した従来のフォトダイオードでは、基板として、約１００Ωｃｍ以上の高比抵抗のＰ型基板を用いることによって、接合容量の低減を図っている。約１００Ωｃｍ以上の高比抵抗基板を用いているのは、約１００Ωｃｍ以上の高比抵抗基板を用いれば、空乏層が十分に伸び、フォトダイオードの接合容量を十分に低減できるためである。
【００１２】
しかし、この高比抵抗基板１０１は、逆バイアスを印加した際、空乏層が大きく伸びるためフォトダイオードの接合容量を低減することができる反面で、アニール、酸化等の工程での拡散、エピタキシャル成長等を実施する際に、炉内の空間に浮遊する不純物及び炉の周囲に付着する不純物、または、基板上に拡散された拡散層からの不純物が、高比抵抗基板１０１に拡散されることによって生じる不純物オートドープに対して非常に敏感である。特に、エピタキシャル成長時には、高比抵抗基板が剥き出しの状態で、１０００℃前後の高温で処理するため、エピタキシャル成長を行うベルジャー内の環境によって図に示すオートドープ不純物層１０８が発生するおそれがある。
【００１３】
図１２には、図１０にその断面図を示す高比抵抗基板１０１とＮ型エピタキシャル層１０３との界面の高比抵抗基板１０１側の位置に意図しない不純物が導入されて、オートドープが発生した場合のオートドープ不純物層１０８の不純物の分布を、図１１の不純物プロファイルに重ねて表している。
【００１４】
図１０に点線にて示すオートドープ不純物層１０８が形成されると、空乏層の伸びが大幅に阻害される。このような周囲環境等からの不純物は、所定の濃度に不純物を含んでいる高比抵抗でない基板を用いる場合には問題にはならないが、高比抵抗基板では、不純物濃度が高度に低減されているため、少量の不純物が付着して拡散するだけで、空乏層を大きく伸ばすことができなくなる。その結果、接合容量が大きくなって、フォトダイオードの応答が低下するという問題が生じる。
【００１５】
このような問題が発生するため、高比抵抗基板を使用する場合には、オートドープの発生を防ぐため、例えば、高比抵抗基板が剥き出した状態で拡散を行う拡散炉を、その他の工程を行う拡散炉とは別に分けて処理を行う、エピタキシャル成長を行う際には、処理前に炉内の不純物濃度を監視して、バッジごとに不純物プロファイルを確認する、フォトダイオードの接合容量を常に監視し、オートドープがないか否かを確認する等の管理を行うことが必須となる。このため、オートドープの発生を防ぐ管理を行うために、新たな設備を用意し、また、管理のための材料費、フォトダイオードを検査するための人件費等のコストが高額になる。また、このような管理のために、歩留まりが低下するという問題もある。
【００１６】
本発明は、上記問題を解決するためになされたものであり、高比抵抗基板を用いた場合のオートドープの発生が解消されて高速応答が可能な受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するため、本発明の受光素子は、第一導電型の高比抵抗半導体層を有する基板と、該第一導電型の高比抵抗半導体層の上に形成された第二導電型のエピタキシャル層と、該第二導電型のエピタキシャル層の表面から所定の深さに第二導電型の不純物が拡散された第二導電型の不純物拡散層とを含み、該第二導電型の不純物拡散層は、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面よりも深く形成されている。
上記本発明の受光素子において、前記第二導電型の不純物拡散層の不純物濃度は、１×１０14［ｃｍ-3］以上の濃度分布を有していることが好ましい。
上記本発明の受光素子において、前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から前記第一導電型の高比抵抗半導体層側へ形成される不純物によるオートドープ層の拡散深さを超える深さを有していることが好ましい。
上記本発明の受光素子において、前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から０．５μｍ以上の深さを有するように形成されていることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、０．７μｍより大きく、前記第二導電型の不純物拡散層に含まれる不純物は、リンであることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、０．７μｍ以下であり、前記第二導電型の不純物拡散層に含まれる不純物は、ヒ素であることが好ましい。
上記本発明の受光素子において、前記第一導電型は、Ｐ型であり、前記第二導電型は、Ｎ型であることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、２．０μｍ以下であることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の高比抵抗は、１００Ωｃｍ以上であることが好ましい。
また、本発明の受光素子の製造方法は、前記第一導電型の高比抵抗半導体層の上に、前記第二導電型のエピタキシャル層を形成する工程と、該第二導電型のエピタキシャル層の表面に、イオン注入法により第二導電型の不純物を導入し、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面より深く第二導電型の不純物を拡散させて、前記第二導電型の不純物拡散層を形成する工程とを包含する。
また、本発明の回路内蔵型受光素子は、上記本発明の受光素子と、回路素子とを含み、該受光素子と該回路素子とが同一の基板上に形成されている。
また、本発明の回路内蔵型受光素子の製造方法において、前記回路素子は、バイポーラトランジスタであり、前記受光素子は、フォトダイオード領域に形成され、該バイポーラトランジスタは、バイポーラトランジスタ領域に形成され、該回路内蔵型受光素子の製造方法は、該フォトダイオード領域および該バイポーラトランジスタ領域のそれぞれに、前記第二導電型の不純物拡散層を同時に形成する工程を包含する。
【００３７】
【発明の実施の形態】
以下、本発明の受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法について、図面に基づいて詳細に説明する。
【００３８】
（実施の形態１）
図１は、本実施の形態１の回路素子と受光素子とを同一基板上に形成した回路内蔵型受光素子の概略構成を示す断面図である。
【００３９】
この回路内蔵型受光素子は、シリコン半導体等から形成されるＰ型半導体基板１を有し、このＰ型半導体基板１上に、Ｐ型高濃度埋込拡散層２、Ｐ型高比抵抗エピタキシャル層３、Ｎ型エピタキシャル層６が、この順に積層された構成を有している。
【００４０】
この回路内蔵型受光素子には、フォトダイオード領域と、このフォトダイオード領域に隣接して形成されたバイポーラトランジスタ素子領域とが設けられている。このフォトダイオード領域とバイポーラ素子領域とは、Ｐ型高濃度埋込拡散層２との界面からＮ型エピタキシャル層６との界面に達するように、Ｐ型高比抵抗エピタキシャル層３に形成されたＰ型埋込分離拡散層４と、Ｎ型エピタキシャル層６の表面から、Ｐ型埋込分離拡散層４に達するように形成されたＰ型分離拡散層７とによって、素子分離されている。
【００４１】
フォトダイオード領域には、Ｎ型エピタキシャル層６の表面から、Ｐ型高比抵抗エピタキシャル層３との界面を所定厚さ超えるように拡散されて形成されたＮ型拡散層８が形成されている。
【００４２】
バイポーラトランジスタ素子領域には、Ｐ型高比抵抗エピタキシャル層３の表面上に埋め込まれるようにＮ型埋込拡散層５が形成されており、このＮ型埋込拡散層５上にバイポーラＮ型ウェル拡散層９とＮ型拡散層８が互いに隣接して形成されている。Ｎ型ウエル拡散層９には、Ｐ−ベース拡散層１０及びこのＰ−ベース拡散層１０の両側に隣接するように形成されたＰ＋ベース拡散層１１が設けられている。Ｐ−ベース拡散層１０の領域内には、Ｎ型エミッタ拡散層１２が形成されている。
【００４３】
このようにフォトダイオード領域の各層及びバイポーラトランジスタ素子領域の各層がそれぞれ形成されたＮ型エピタキシャル層６上には、全面にわたって、表面保護絶縁膜１３が形成されている。この表面保護絶縁膜１３において、フォトダイオード領域のＮ型拡散層８上、Ｐ型分離拡散層７上、バイポーラトランジスタ素子領域のＮ型拡散層８上及びＰ＋ベース拡散層１１上及びＮ型エミッタ拡散層１２上には、それぞれ開口が形成され、各開口には、配線メタル１４がそれぞれ設けられている。
【００４４】
図３には、図１のＸ−Ｙ断面での各層が形成されていることにより生じている不純物の分布を説明するめの不純物プロファイルを示す模式的なグラフである。
【００４５】
図３に示すように、上記構成の本発明の回路内蔵型受光素子では、フォトダイオード領域のＮ型不純物拡散層８が、オートドープが発生するＰ型高比抵抗エピタキシャル層３とＮ型エピタキシャル層６との界面を所定深さを超えるように拡散されて形成されているため、Ｐ型高比抵抗エピタキシャル層３にオートドープ層が形成されても、Ｎ型不純物拡散層８により拡散された不純物が、オートドープにより拡散された不純物を補償し、オートドープによる影響を低減することができる。
【００４６】
オートドープ層は、一般的なエピタキシャル成長における熱処理によって、ＰＮ接合界面からＰ型高比抵抗エピタキシャル層３側に、約０．５μｍ以上の深さにわたって形成されることが分かっている。Ｎ型不純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵抗エピタキシャル層３との界面を超えるだけではなく、Ｐ型高比抵抗エピタキシャル層３に形成されるオートドープ層の拡散深さを完全に超えることにより、オードドープの影響をさらに低減することができるので、Ｎ型不純物拡散層８は、Ｎ型エピタキシャル層６とＰ型高比抵抗エピタキシャル層３との界面よりも、０．５μｍ以上深くなるように形成することが望ましい。
【００４７】
Ｎ型不純物拡散層８の濃度は、Ｎ型エピタキシャル層６とＰ型高比抵抗エピタキシャル層３との界面で、オートドープ層の不純物を完全に補償する濃度になっていることが好ましい。高比抵抗エピタキシャル層３は、一般的に、不純物濃度が、１×１０14［ｃｍ-3］（１００Ωｃｍ程度）以下になっているものが用いられる。問題となるオートドープ層の不純物濃度は、この濃度以上になっている。したがって、Ｎ型不純物拡散層８の不純物濃度は、オートドープ層を補償するために、Ｎ型エピタキシャル層８とＰ型高比抵抗エピタキシャル層３との界面で、１×１０14［ｃｍ-3］以上の濃度になっていることが望ましい。
【００４８】
Ｎ型不純物拡散層８を形成するために用いられる不純物は、Ｎ型エピタキシャル層６の厚さが厚い、例えば、２．０μｍ程度の場合には、深い拡散層を形成する必要があるため、拡散係数が大きいリンを用いることが望ましい。また、逆に、薄い、例えば、０．７μｍ程度の場合には、ヒ素の拡散係数がリンの拡散係数に比較して、１／３以下になるため、ヒ素を用いた方が、拡散層の深さを制御し易くなる。
【００４９】
Ｎ型不純物拡散層８を形成するためのＮ型不純物の導入は、イオン注入法で行うと、拡散深さの制御性がより向上する。例えば、厚いエピタキシャル層を形成する場合には、深くイオンを打ち込み拡散させることにより所望の深い拡散層を形成することが可能となる。
【００５０】
また、Ｎ型エピタキシャル層６の厚さが厚すぎると、Ｎ型不純物拡散層８を不純物の拡散により形成する際、非常に大きな熱処理が必要となる。さらに、Ｐ型埋込拡散層４及びＰ型分離拡散層７の拡散領域が広がり過ぎて、フォトダイオード領域のサイズが大きくなり、必要な特性を得ることができなくなる。特に、バイポーラトランジスタをフォトダイオード領域と同一の基板上に作製する場合には、大きな熱処理はトランジスタ特性を劣化させる原因となる。したがって、Ｎ型エピタキシャル層６は、過度の熱処理が必要とならないように考慮して、２．０μｍ以下とすることが望ましい。Ｎ型エピタキシャル層６の厚さが２．０μｍ以下であれば、半導体プロセスで一般的に用いられる１２００℃程度以下の加熱条件で４時間以下の熱処理を行うことにより、トランジスタ特性を悪化させることなく、Ｎ型不純物拡散層８を形成することができる。
【００５１】
また、Ｎ型エピタキシャル層６の比抵抗は、１００Ωｃｍ以上の高抵抗であれば、フォトダイオード領域の容量を低減することができフォトダイオード領域の受光素子としての性能を向上することができる。さらに、Ｎ型エピタキシャル層６が、このような比抵抗を有していれば、Ｎ型エピタキシャル層６に含まれる不純物量が少ないため、オートドープ層を低減することができる。
【００５２】
また、本実施の形態１で示したように、回路素子領域とフォトダイオード領域とを同一の基板上に形成することにより、配線を形成することによる寄生容量の発生を低減することができ、さらに、耐ノイズ性能に優れたフォトダイオードを提供することができる。ただし、ここでは、このように回路内蔵型受光素子を例として説明したが、回路素子領域を形成せず、受光素子のみを基板上に形成した場合も、本発明の範囲に含まれる。
【００５３】
また、本実施の形態１で用いているＮ型エピタキシャル層６をＰ型エピタキシャル層に置き換える構成にしてもよい。このようにすれば、Ｐ型半導体基板１上に、同導電型のＰ型のエピタキシャル層を形成することになるので、オートドープ層をさらに低減することができる。
【００５４】
また、フォトダイオード領域において、Ｎ型不純物拡散層８が形成された部分のみが、カソード領域となるため、カソード領域を受光部のみに限定して形成することが可能であり、このため、不要なＰＮ接合面積を低減することができ、フォトダイオード容量を低減することができる。
【００５５】
次に、上記構成の本実施の形態１の回路内蔵型受光素子の製造方法について、説明する。
【００５６】
図２（ａ）〜（ｅ）は、本実施の形態１の回路内蔵型受光素子の製造方法を、工程毎に説明する断面図である。
【００５７】
まず、図２（ａ）に示すように、数十Ωｃｍ程度の比抵抗を有するＰ型半導体基板１上に、Ｐ型高濃度埋込拡散層２を所定の厚さに形成し、続いて、Ｐ形高濃度埋込拡散層２上にエピタキシャル成長を行うことにより、Ｐ型の約１００Ωｃｍ以上の高比抵抗エピタキシャル層３を形成する。
【００５８】
本実施の形態１では、Ｐ型半導体基板１上にＰ型高濃度埋込拡散層２を形成しているが、その構成に代えて、Ｐ型低抵抗基板を用いる構成にしてもよい。
【００５９】
続いて、このＰ型高比抵抗エピタキシャル層３上に、Ｐ型の不純物をデポジションもしくはイオン注入した後、熱処理することによって、Ｐ型高濃度拡散層２との界面に達するＰ型分離拡散層４を形成する。
【００６０】
次に、図２（ｂ）に示すように、Ｐ型高比抵抗エピタキシャル層３のバイポーラトランジスタ領域となる領域上に、コレクタとなるＮ型埋込拡散層５を形成する。
【００６１】
次に、図２（ｃ）に示すように、Ｐ型埋込分離拡散層４及びＮ型埋込拡散層５がそれぞれ形成されたＰ型高比抵抗エピタキシャル層３上の全面に、Ｎ型エピタキシャル層６を形成する。
【００６２】
続いて、バイポーラトランジスタ領域のＮ型埋込拡散層５上の所定位置に、バイポーラＮ型ウェル拡散層９を形成し、さらに、Ｎ型エピタキシャル層６の表面からイオン注入することにより、Ｐ型埋込分離拡散層４上のＰ型分離拡散層７を形成する。
【００６３】
次いで、フォトダイオード領域上の所定範囲及びバイポーラトランジスタ領域のＮ型埋込拡散層５上に、Ｎ型の不純物をイオン注入により注入して、Ｎ型拡散層８をそれぞれの領域に形成する。バイポーラトランジスタ領域に設けられたＮ型拡散層８は、コレクタ低抵抗拡散層として形成されている。このように、フォトダイオード領域及びバイポーラトランジスタ領域のそれぞれのＮ型拡散層８を同時に形成するので、工程数を削減することができる。バイポーラトランジスタ領域のＮ型拡散層８は、十分深いコレクタ拡散層となるため、コレクタ埋込拡散層となるＮ型埋込拡散層５とのつながりの良い低抵抗なコレクタを形成することができる。
【００６４】
続いて、フォトダイオード領域のＮ型拡散層８がＰ型高比抵抗エピタキシャル層３とＮ型エピタキシャル層６との界面を所定厚さ超える程度に拡散するように熱処理を行う。
【００６５】
次に、図２（ｄ）に示すように、バイポーラトランジスタ領域のＰ−ベース拡散層１０及びＰ＋ベース拡散層１１を形成する。さらにＰ−ベース拡散層１１上にＮ型エミッタ領域１２を形成する。バイポーラトランジスタ領域の特性は、続いて行われる低温熱処理によって決まる。
【００６６】
次に、図２（ｅ）に示すように、フォトダイオード領域の各層及びバイポーラトランジスタ領域の各層がそれぞれ形成されたＮ型エピタキシャル層６上の全面にわたって、カバー膜である表面保護絶縁膜１３を形成し、続いて、この表面保護絶縁膜１３の所定位置にそれぞれ開口を形成し、各開口を充填する配線メタル１４をそれぞれ形成することにより、目的とする回路内蔵受光素子が完成する。
【００６７】
（参考例１）
図４は、参考例１の受光素子の概略構成を示す断面図である。なお、参考例１の受光素子は、実施の形態１と同様に、同一基板上に回路素子領域を形成して回路内臓型受光素子とすることも可能である。
【００６８】
この受光素子は、基板２０１を有し、この基板２０１上に、Ｐ型高濃度埋込拡散層２０２と、Ｐ型高比抵抗エピタキシャル層２０３と、Ｎ型エピタキシャル層２０６とが、この順に積層された構成を有している。
【００６９】
Ｐ型高比抵抗エピタキシャル層２０３には、素子分離のためのＰ型埋込分離拡散層２０４と、Ｎ型カソード埋込拡散層２０５とが、それぞれ、所定の位置に形成されている。Ｎ型カソード埋込拡散層２０５は、Ｐ型高比抵抗エピタキシャル層２０３上にイオン注入法により導入したＮ型の不純物が、Ｎ型エピタキシャル層２０４をエピタキシャル成長により形成する熱処理の際に、Ｐ型高比抵抗エピタキシャル層２０３側及びＮ型エピタキシャル層２０６側に拡散することにより、Ｐ型高比抵抗エピタキシャル層２０３との界面から所定厚さ下層に埋め込まれるように形成されている。
【００７０】
Ｎ型エピタキシャル層２０６には、Ｎ型エピタキシャル層２０６の表面からＰ型埋込分離拡散層２０４に達するＰ型分離拡散層２０７が形成されている。また、Ｎ型カソード埋込領域２０５上には、Ｎ型カソード低抵抗化拡散層２０８が、Ｎ型カソード埋込拡散層２０５との界面からＮ型エピタキシャル層２０６の表面に達するように形成されている。
【００７１】
Ｐ型分離拡散層２０７及びＮ型カソード低抵抗化拡散層２０８がそれぞれ所定の領域に形成されたＮ型エピタキシャル層２０６上には、全体にわたって、表面保護絶縁膜２０９が形成されている。この表面保護絶縁膜２０９には、Ｎ型カソード低抵抗化拡散層２０８上及び所定のＰ型分離拡散層２０７上のそれぞれに開口が形成されており、各開口には、配線メタル２１０が形成されている。
【００７２】
このように、参考例１では、Ｎ型カソード埋込拡散層２０５が、Ｐ型高比抵抗エピタキシャル層２０３とＮ型エピタキシャル層２０６との界面を超えて、Ｐ型高比抵抗エピタキシャル層２０３側に所定の厚さ埋め込まれた状態で形成されている。この結果、Ｎ型エピタキシャル層２０６とＰ型高比抵抗エピタキシャル層２０３との界面で発生するオートドープ層は消失され、逆バイアス電圧印加時の空乏層を十分伸ばすことができる。
【００７３】
Ｎ型カソード埋込拡散層２０５に導入される不純物の濃度は、１×１０14［ｃｍ-3］以上の濃度の不純物を含んでいるオートドープ層を打ち消すために、例えば、１×１０16［ｃｍ-3］程度の濃度にすることが必要である。このＮ型カソード埋込拡散層２０５は、イオン注入法を用いてアンチモンを導入することにより形成される。また、Ｎ型カソード埋込拡散層２０５は、オートドープ層を完全に打ち消すことができるように、Ｎ型エピタキシャル層２０６とＰ形高比抵抗エピタキシャル層２０３との界面から、Ｐ型高比抵抗エピタキシャル層２０３側に０．５μｍ以上の深さに拡散していることが望ましい。
【００７４】
図６には、図４のＸ２−Ｙ２断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【００７５】
参考例１では、フォトダイオードにおけるカソードは、Ｎ型カソード低抵抗化拡散層２０８及びＮ型カソード埋込拡散層２０５により形成される。上記のように、Ｎ型カソード埋込拡散層２０５は、Ｐ型高比抵抗エピタキシャル層２０３との界面から所定深さ下層に達するように形成されているため、図６に示すように、Ｐ型高比抵抗エピタキシャル層２０３とＮ型カソード埋込拡散層２０５との界面にオードドープが発生していても、その界面から所定深さ下層に達するように形成されたＮ型カソード埋込拡散層２０５により、オードドープ層は消失される。このため、逆バイアス電圧印加時の空乏層は、基板側に大きく伸び、容量を低減することができ、応答速度を高速化することが可能である。
【００７６】
次に、参考例１の受光素子の製造方法について説明する。
【００７７】
図５（ａ）〜（ｃ）は、参考例１の受光素子の製造方法を、工程毎に説明する断面図である。
【００７８】
まず、図５（ａ）に示すように、数十Ωｃｍ程度の比抵抗を有するＰ型の基板２０１上に、Ｐ型高濃度埋込拡散層２０２を所定の厚さに形成し、続いて、Ｐ型高濃度埋込拡散層２０２上にエピタキシャル成長を行うことにより、Ｐ型高比抵抗エピタキシャル層２０３を形成する。Ｐ型高比抵抗エピタキシャル層２０３は、Ｐ型高比抵抗の基板を貼り合せることによって形成してもよい。
【００７９】
続いて、このＰ型高比抵抗エピタキシャル層２０３の表面上の所定領域に、Ｐ型埋込分離拡散層２０４及びＮ型カソード埋込拡散層２０５をイオン注入法によって導入する。
【００８０】
次に、図５（ｂ）に示すように、Ｐ型埋込分離拡散層２０４及びＮ型カソード埋込拡散層２０５が形成されたＰ型高比抵抗エピタキシャル層２０３上に数Ωｃｍ程度のＮ型エピタキシャル層２０６を形成する。このＮ型エピタキシャル層２０６を形成する際、Ｐ型埋込分離拡散層２０４とＮ型カソード埋込拡散層２０５は、エピタキシャル成長時の熱処理により、Ｐ型高比抵抗エピタキシャル層２０３側及びＮ型エピタキシャル層２０６側にそれぞれ拡散する。
【００８１】
Ｎ型カソード埋込拡散層２０５を形成した後、Ｎ型エピタキシャル層２０６の表面からＰ型埋込分離拡散層２０４に達するＰ型分離拡散層２０７をイオン注入法によって形成し、続いて、Ｎ型エピタキシャル層２０６の表面からＮ型カソード埋込拡散層２０５に達するＮ型カソード低抵抗化拡散層２０８を、イオン注入法を用いて形成する。
【００８２】
次に、図５（ｃ）に示すように、Ｐ型分離拡散層２０７及びＮ型カソード低抵抗化拡散層２０８がそれぞれ形成されたＮ型エピタキシャル層２０６上の全面にわたって、カバー膜である表面保護絶縁膜２０９を形成し、続いて、この表面保護絶縁膜２０９の所定のＰ型分離拡散層２０７上及びＮ型カソード低抵抗化拡散層２０８上に、それぞれ、開口を形成し、各開口を充填する配線メタル２１０をそれぞれ形成することにより、目的とする受光素子が完成する。
【００８３】
（参考例２）
図７は、参考例２の受光素子の概略構成を示す断面図である。なお、参考例２の受光素子は、実施の形態１と同様に、同一基板上に回路素子領域を形成して回路内臓型受光素子とすることも可能である。
【００８４】
この受光素子は、数十Ωｃｍ程度の比抵抗を有するＰ型の基板３０１を有し、この基板３０１上に、Ｐ型高濃度埋込拡散層３０２と、Ｐ型高比抵抗エピタキシャル層３０３と、Ｎ型エピタキシャル層３０６とが、この順に積層された構成を有している。
【００８５】
Ｐ型高比抵抗エピタキシャル層３０３上には、素子分離のためのＰ型埋込分離拡散層３０４が、所定の位置に形成されている。
【００８６】
Ｎ型エピタキシャル層３０６は、例えば、５×１０16［ｃｍ-3］程度の濃度に成長される。このＮ型エピタキシャル層３０６は、Ｎ型エピタキシャル層３０６中に含まれるＮ型の不純物が、エピタキシャル成長中に、Ｐ型高比抵抗エピタキシャル層３０３側に拡散し、Ｎ型エピタキシャル層３０６との界面から所定の厚さを超えて、Ｎ型不純物拡散層３０５が形成されている。
【００８７】
Ｎ型エピタキシャル層３０６には、Ｎ型エピタキシャル層３０６の表面からＰ型埋込分離拡散層３０４に達するＰ型分離拡散層３０７が形成されている。
【００８８】
Ｐ型分離拡散層３０７が所定の領域に形成されたＮ型エピタキシャル層３０６上には、全体にわたって、表面保護絶縁膜３０８が形成されている。この表面保護膜３０８上には、Ｎ型エピタキシャル層３０６上及び所定のＰ型分離拡散層３０７上のそれぞれに開口が形成されており、各開口には、それぞれ配線メタル３０９が形成されている。
【００８９】
このように、参考例２では、Ｎ型エピタキシャル層３０６の不純物がＰ型高比抵抗エピタキシャル層３０３にまで拡散して、Ｎ型エピタキシャル層３０６とＰ型高比抵抗エピタキシャル層３０３との界面から所定の厚さを超えて、Ｎ型不純物拡散層３０５が形成されている。この結果、Ｎ型エピタキシャル層３０６とＰ型高比抵抗エピタキシャル層３０３との界面で発生するオードドープ層は、Ｎ型不純物拡散層３０５によって消失され、逆バイアス電圧印加時の空乏層を十分伸ばすことができる。
【００９０】
Ｎ型エピタキシャル層３０６から不純物が拡散されて形成されるＮ型不純物拡散層３０５の不純物濃度は、１×１０14［ｃｍ-3］以上の濃度の不純物を含んでいるオートドープ層を打ち消すための濃度になっている必要がある。また、Ｎ型不純物拡散層３０５は、オートドープ層を完全に打ち消すことができるように、Ｐ型高比抵抗エピタキシャル層３０３側に、０．５μｍ以上の深さに拡散していることが望ましい。ただし、フォトダイオードを完全にＰ型で分離する必要があるので、Ｐ型埋込分離拡散層３０４の拡散深さ以上に拡散してはならない。
【００９１】
図９には、図７のＸ３ーＹ３断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【００９２】
参考例２では、フォトダイオードにおけるカソードは、Ｎ型エピタキシャル層及びＮ型不純物拡散層３０５によって形成される。上記のように、Ｎ型不純物拡散層３０５は、Ｐ型高比抵抗エピタキシャル層３０３に形成されるオートドープ層を完全に打ち消すように形成されているため、図９に示すように、逆バイアス電圧印加時の空乏層は、基板側に大きく伸び、容量を低減することができ、応答速度を高速化することが可能である。
【００９３】
次に、参考例２の受光素子の製造方法について説明する。
【００９４】
図８（ａ）〜（ｃ）は、それぞれ、参考例２の受光素子の製造方法を工程毎に説明する断面図である。
【００９５】
まず、図８（ａ）に示すように、数十Ωｃｍ程度の比抵抗を有するＰ型の基板３０１上に、Ｐ型高濃度埋込拡散層３０２を所定の厚さに形成し、続いて、Ｐ型高濃度埋込拡散層３０２上にエピタキシャル成長を行うことにより、Ｐ型高比抵抗エピタキシャル層３０３を形成する。Ｐ型高比抵抗エピタキシャル層３０３は、Ｐ型高比抵抗の基板を貼り合せることによって形成してもよい。
【００９６】
続いて、このＰ型高比抵抗エピタキシャル層３０３の表面上の所定領域に、Ｐ型埋込分離拡散層３０４をイオン注入法によって導入する。
【００９７】
次に、図８（ｂ）に示すように、Ｐ型埋込分離拡散層３０４が形成されたＰ型高比抵抗エピタキシャル層３０３上に、例えば、５×１０16［ｃｍ-3］程度の濃度のＮ型のエピタキシャル層３０６を形成する。このＮ型エピタキシャル層３０６を形成する際、Ｎ型エピタキシャル層３０６に含まれる不純物は、エピタキシャル成長時の熱処理により、Ｐ型高比抵抗エピタキシャル層３０３側に拡散する。また、このエピタキシャル成長時の熱処理によって、Ｐ型埋込分離拡散層３０４は、Ｐ型高比抵抗エピタキシャル層側及びＮ型エピタキシャル層３０６側に拡散する。
【００９８】
Ｎ型エピタキシャル層３０６を形成した後、Ｎ型エピタキシャル層３０６の表面からＰ型埋込分離拡散層３０４に達するＰ型分離拡散層３０７をイオン注入法及び加熱処理によって形成する。
【００９９】
次に、図８（ｃ）に示すように、Ｐ型分離拡散層３０７が形成されたＮ型エピタキシャル層３０６上の全面にわたって、カバー膜である表面保護絶縁膜３０８を形成し、続いて、この表面保護絶縁膜３０８の所定のＰ型分離拡散層３０７上及びＮ型エピタキシャル層３０６上に、それぞれ、開口を形成し、各開口を充填する配線メタル３０９を形成することにより、目的とする受光素子が完成する。
【０１００】
【発明の効果】
以上説明したように、本発明によれば、第二導電型不純物拡散層、例えば、Ｎ型不純物拡散層が、第二導電型のエピタキシャル層と、第一導電型の高比抵抗半導体層との界面よりも深く形成している。これにより、高比抵抗半導体層を有する基板とエピタキシャル層との界面に発生するおそれがあるオートドープ層による影響を低減することができ、受光素子の応答速度を向上させることができる。さらに、このような応答速度を向上させた受光素子を製造するために、面倒な管理等を行う必要がないので、歩留まりを向上することができると共に、工程管理等に要する管理費等を削減することができ、コストダウンを実現することができる。
【図面の簡単な説明】
【図１】 実施の形態１の回路素子と受光素子とを同一基板上に形成した回路内蔵型受光素子の概略構成を示す断面図である。
【図２】 （ａ）〜（ｅ）は、実施の形態１の回路内蔵型受光素子の製造方法を、工程毎に説明する断面図である。
【図３】 図１のＸ−Ｙ断面での各層が形成されていることにより生じている不純物の分布を説明するめの不純物プロファイルを示す模式的なグラフである。
【図４】 参考例１の受光素子の概略構成を示す断面図である。
【図５】 （ａ）〜（ｃ）は、参考例１の受光素子の製造方法を、工程毎に説明する断面図である。
【図６】 図４のＸ２−Ｙ２断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【図７】 参考例２の受光素子の概略構成を示す断面図である。
【図８】 （ａ）〜（ｃ）は、それぞれ、参考例２の受光素子の製造方法を工程毎に説明する断面図である。
【図９】 図７のＸ３−Ｙ３断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【図１０】 高比抵抗基板を用いた従来のフォトダイオードを示す模式的な断面図である。
【図１１】 図１０におけるＮ型拡散層側であるＸ’からＰ型高比抵抗基板側であるＹ’にわたって、各層に含まれる不純物濃度のプロファイルを示すグラフである。
【図１２】 図１０に示すフォトダイオードにおいて、高比抵抗基板とＮ型エピタキシャル層との界面の高比抵抗基板側の位置に意図しない不純物が導入されて、オートドープが発生した場合のオートドープ不純物層の不純物の分布を、図１１の不純物プロファイルに重ねて表したグラフである。
Claims (12)
- 第一導電型の高比抵抗半導体層を有する基板と、
該第一導電型の高比抵抗半導体層の上に形成された第二導電型のエピタキシャル層と、
該第二導電型のエピタキシャル層の表面から所定の深さに第二導電型の不純物が拡散された第二導電型の不純物拡散層と
を含み、
該第二導電型の不純物拡散層は、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面よりも深く形成されている、受光素子。 - 前記第二導電型の不純物拡散層の不純物濃度は、１×１０14［ｃｍ-3］以上の濃度分布を有している、請求項１に記載の受光素子。
- 前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から前記第一導電型の高比抵抗半導体層側へ形成される不純物によるオートドープ層の拡散深さを超える深さを有している、請求項１または請求項２に記載の受光素子。
- 前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から０．５μｍ以上の深さを有するように形成されている、請求項３に記載の受光素子。
- 前記第二導電型のエピタキシャル層の厚さは、０．７μｍより大きく、前記第二導電型の不純物拡散層に含まれる不純物は、リンである、請求項１〜４のいずれかに記載の受光素子。
- 前記第二導電型のエピタキシャル層の厚さは、０．７μｍ以下であり、前記第二導電型の不純物拡散層に含まれる不純物は、ヒ素である、請求項１〜４のいずれかに記載の受光素子。
- 前記第一導電型は、Ｐ型であり、前記第二導電型は、Ｎ型である、請求項１〜６のいずれかに記載の受光素子。
- 前記第二導電型のエピタキシャル層の厚さは、２．０μｍ以下である、請求項１〜７のいずれかに記載の受光素子。
- 前記第二導電型のエピタキシャル層の高比抵抗は、１００Ωｃｍ以上である、請求項１〜８のいずれかに記載の受光素子。
- 請求項１〜９のいずれかに記載の受光素子の製造方法であって、
前記第一導電型の高比抵抗半導体層の上に、前記第二導電型のエピタキシャル層を形成する工程と、
該第二導電型のエピタキシャル層の表面に、イオン注入法により第二導電型の不純物を導入し、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面より深く第二導電型の不純物を拡散させて、前記第二導電型の不純物拡散層を形成する工程と
を包含する、受光素子の製造方法。 - 請求項１〜９のいずれかに記載の受光素子と、
回路素子と
を含み、
該受光素子と該回路素子とが同一の基板上に形成されている、回路内蔵型受光素子。 - 請求項１１に記載の回路内蔵型受光素子の製造方法であって、
前記回路素子は、バイポーラトランジスタであり、
前記受光素子は、フォトダイオード領域に形成され、該バイポーラトランジスタは、バイポーラトランジスタ領域に形成され、
該回路内蔵型受光素子の製造方法は、
該フォトダイオード領域および該バイポーラトランジスタ領域のそれぞれに、前記第二導電型の不純物拡散層を同時に形成する工程を包含する、回路内蔵型受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059529A JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059529A JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258223A JP2003258223A (ja) | 2003-09-12 |
| JP4269033B2 true JP4269033B2 (ja) | 2009-05-27 |
Family
ID=28669162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059529A Expired - Lifetime JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4269033B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4709012B2 (ja) * | 2006-01-05 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 光半導体装置およびその製造方法 |
| JP5470680B2 (ja) | 2007-02-06 | 2014-04-16 | 日亜化学工業株式会社 | 発光装置及びその製造方法並びに成形体 |
| JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
| JP2010206173A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP2010206181A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置及び撮像システム |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
| JP5546222B2 (ja) * | 2009-12-04 | 2014-07-09 | キヤノン株式会社 | 固体撮像装置及び製造方法 |
| JP5388939B2 (ja) * | 2010-04-27 | 2014-01-15 | キヤノン株式会社 | 固体撮像素子 |
-
2002
- 2002-03-05 JP JP2002059529A patent/JP4269033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258223A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557750B2 (ja) | 光半導体装置 | |
| US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP2023404A1 (en) | Optical semiconductor device and method for manufacturing same | |
| JP2007521657A (ja) | 超薄型裏面照射フォトダイオード・アレイの構造と製造方法 | |
| JP2008021875A (ja) | 固体撮像装置 | |
| US20100301442A1 (en) | Optical semiconductor device | |
| JP4269033B2 (ja) | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 | |
| JP3122118B2 (ja) | 半導体装置 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| CN100449795C (zh) | 光电二极管及其制造方法 | |
| JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
| JPH065706B2 (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPH10284753A (ja) | 半導体装置及びその製造方法 | |
| US4596605A (en) | Fabrication process of static induction transistor and solid-state image sensor device | |
| JP2004179469A (ja) | 光半導体装置 | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JP3241084B2 (ja) | 固体撮像装置 | |
| JP3768829B2 (ja) | 光電変換半導体装置およびその製造方法 | |
| JP2700356B2 (ja) | 受光素子 | |
| JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| KR100208645B1 (ko) | 광 반도체 장치 | |
| JP3544567B2 (ja) | 回路内蔵受光素子 | |
| JPH04151874A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
| TRDD | Decision of grant or rejection written | ||
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4269033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |