JP4269033B2 - 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 - Google Patents
受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 Download PDFInfo
- Publication number
- JP4269033B2 JP4269033B2 JP2002059529A JP2002059529A JP4269033B2 JP 4269033 B2 JP4269033 B2 JP 4269033B2 JP 2002059529 A JP2002059529 A JP 2002059529A JP 2002059529 A JP2002059529 A JP 2002059529A JP 4269033 B2 JP4269033 B2 JP 4269033B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity type
- layer
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、光電変換機能を有する受光素子及びその製造方法に関し、特に、高速応答性能に優れた受光素子及びその製造方法に関する。また、そのような受光素子と同一基板上に回路素子を形成した回路内蔵型受光素子及びその製造方法に関する。
【0002】
【従来の技術】
受光素子の一種であるフォトダイオードは、光電交換機能を有する光センサとして、DVD(デジタルビデオディスク)、CD(コンパクトディスク)等の光ディスク装置に代表される光電変換機器に備えられる光ピックアップに幅広く利用されている。
【0003】
光ディスク装置は、近年、高密度化、高倍速化が進められ、これに伴って、これら光ディスク装置に備えられる光ピックアップ用のフォトダイオードの応答速度を高速化することが要望されるようになってきている。このような要望を達成するために、フォトダイオードの接合容量を低減する基板である高比抵抗基板または高比抵抗エピタキシャル層を形成した基板が、フォトダイオードの基板に利用されている。
【0004】
図10は、高比抵抗基板または高比抵抗エピタキシャル層を形成した基板(以下、このような高比抵抗性を有する基板を高比抵抗エピタキシャルを形成した基板を含めて、高比抵抗基板と総称する)101を用いたフォトダイオードを示す模式的な断面図である。
【0005】
このフォトダイオードは、P型の高比抵抗半導体基板101を有し、この高比抵抗半導体基板101上の所定の位置に、デポジション法もしくは注入法を用いて形成されたP型埋込分離拡散層102が形成されている。
【0006】
このP型埋込分離拡散層102が所定位置に形成された高比抵抗半導体基板101上には、全体にわたって所定の均一な厚さに形成されたN型エピタキシャル層103が設けられている。
【0007】
N型エピタキシャル層103には、P型埋込分離拡散層102が形成された位置に対応して、N型エピタキシャル層103の表面からP型埋込分離拡散層102に達するP型分離拡散層104が形成されている。また、P型分離拡散層104間の領域には、カソード抵抗を低減するためのN型拡散層105が形成され、N型エピタキシャル層103中の所定の深さに達している。このP型分離拡散層104及びN型拡散層105は、それぞれ、P型分離拡散層104またはN型拡散層105を形成すべき所定の位置に、デポジション法もしくは注入法を用いてP型のボロンまたはN型のリン等を導入した後、熱処理によって下層に拡散させることによって形成される。
【0008】
N型拡散層105及びP型分離拡散層104がそれぞれ形成されたN型エピタキシャル層103上には、全面にわたって、表面保護絶縁膜106が形成されている。さらに、この表面保護絶縁膜106のN型拡散層105及び所定のP型分離拡散層104上には、それぞれ、開口が形成されており、各開口には、配線メタル107がそれぞれ配設されている。
【0009】
このフォトダイオードを動作させるには、P型分離拡散層104上に設けられた配線メタル107及びN型拡散層105上に設けられた配線メタル107によって、P型の高比抵抗基板101とN型エピタキシャル層103との間の接合部に逆バイアスの電圧を印加する。この逆バイアスの電圧の印加によって、接合部からP型高比抵抗基板101側に伸びる空乏層が形成される。このフォトダイオードでは、高比抵抗基板101を用いているために、空乏層が高比抵抗基板101中に、図中点線で囲む領域106で示すように、大きく広げることができ、この結果、フォトダイオードの接合容量が低減される。また、カソード側となるN型エピタキシャル層103の表面には、N型拡散層105が形成されていることによって、カソード抵抗が低減される。フォトダイオード応答を示すカットオフ周波数fc(−3dB)は、fc=1/2πRCで表せることから、上記の接合容量C及び抵抗Rを低減することにより、高速応答可能なフォトダイオードを実現することができる。
【0010】
図11には、図10におけるN型拡散層105側であるX’からP型高比抵抗基板101側であるY’にわたって、各層に含まれる不純物濃度のプロファイルを示しており、このようなプロファイルを有することにより、逆バイアスの電圧印加時に、N型エピタキシャル層103とP型高比抵抗基板101との接合部からP型高比抵抗基板101の下層の広い領域にわたって、空乏層が形成されることを示している。
【0011】
【発明が解決しようとする課題】
図10を参照しながら説明した従来のフォトダイオードでは、基板として、約100Ωcm以上の高比抵抗のP型基板を用いることによって、接合容量の低減を図っている。約100Ωcm以上の高比抵抗基板を用いているのは、約100Ωcm以上の高比抵抗基板を用いれば、空乏層が十分に伸び、フォトダイオードの接合容量を十分に低減できるためである。
【0012】
しかし、この高比抵抗基板101は、逆バイアスを印加した際、空乏層が大きく伸びるためフォトダイオードの接合容量を低減することができる反面で、アニール、酸化等の工程での拡散、エピタキシャル成長等を実施する際に、炉内の空間に浮遊する不純物及び炉の周囲に付着する不純物、または、基板上に拡散された拡散層からの不純物が、高比抵抗基板101に拡散されることによって生じる不純物オートドープに対して非常に敏感である。特に、エピタキシャル成長時には、高比抵抗基板が剥き出しの状態で、1000℃前後の高温で処理するため、エピタキシャル成長を行うベルジャー内の環境によって図に示すオートドープ不純物層108が発生するおそれがある。
【0013】
図12には、図10にその断面図を示す高比抵抗基板101とN型エピタキシャル層103との界面の高比抵抗基板101側の位置に意図しない不純物が導入されて、オートドープが発生した場合のオートドープ不純物層108の不純物の分布を、図11の不純物プロファイルに重ねて表している。
【0014】
図10に点線にて示すオートドープ不純物層108が形成されると、空乏層の伸びが大幅に阻害される。このような周囲環境等からの不純物は、所定の濃度に不純物を含んでいる高比抵抗でない基板を用いる場合には問題にはならないが、高比抵抗基板では、不純物濃度が高度に低減されているため、少量の不純物が付着して拡散するだけで、空乏層を大きく伸ばすことができなくなる。その結果、接合容量が大きくなって、フォトダイオードの応答が低下するという問題が生じる。
【0015】
このような問題が発生するため、高比抵抗基板を使用する場合には、オートドープの発生を防ぐため、例えば、高比抵抗基板が剥き出した状態で拡散を行う拡散炉を、その他の工程を行う拡散炉とは別に分けて処理を行う、エピタキシャル成長を行う際には、処理前に炉内の不純物濃度を監視して、バッジごとに不純物プロファイルを確認する、フォトダイオードの接合容量を常に監視し、オートドープがないか否かを確認する等の管理を行うことが必須となる。このため、オートドープの発生を防ぐ管理を行うために、新たな設備を用意し、また、管理のための材料費、フォトダイオードを検査するための人件費等のコストが高額になる。また、このような管理のために、歩留まりが低下するという問題もある。
【0016】
本発明は、上記問題を解決するためになされたものであり、高比抵抗基板を用いた場合のオートドープの発生が解消されて高速応答が可能な受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記課題を解決するため、本発明の受光素子は、第一導電型の高比抵抗半導体層を有する基板と、該第一導電型の高比抵抗半導体層の上に形成された第二導電型のエピタキシャル層と、該第二導電型のエピタキシャル層の表面から所定の深さに第二導電型の不純物が拡散された第二導電型の不純物拡散層とを含み、該第二導電型の不純物拡散層は、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面よりも深く形成されている。
上記本発明の受光素子において、前記第二導電型の不純物拡散層の不純物濃度は、1×1014[cm-3]以上の濃度分布を有していることが好ましい。
上記本発明の受光素子において、前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から前記第一導電型の高比抵抗半導体層側へ形成される不純物によるオートドープ層の拡散深さを超える深さを有していることが好ましい。
上記本発明の受光素子において、前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から0.5μm以上の深さを有するように形成されていることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、0.7μmより大きく、前記第二導電型の不純物拡散層に含まれる不純物は、リンであることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、0.7μm以下であり、前記第二導電型の不純物拡散層に含まれる不純物は、ヒ素であることが好ましい。
上記本発明の受光素子において、前記第一導電型は、P型であり、前記第二導電型は、N型であることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の厚さは、2.0μm以下であることが好ましい。
上記本発明の受光素子において、前記第二導電型のエピタキシャル層の高比抵抗は、100Ωcm以上であることが好ましい。
また、本発明の受光素子の製造方法は、前記第一導電型の高比抵抗半導体層の上に、前記第二導電型のエピタキシャル層を形成する工程と、該第二導電型のエピタキシャル層の表面に、イオン注入法により第二導電型の不純物を導入し、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面より深く第二導電型の不純物を拡散させて、前記第二導電型の不純物拡散層を形成する工程とを包含する。
また、本発明の回路内蔵型受光素子は、上記本発明の受光素子と、回路素子とを含み、該受光素子と該回路素子とが同一の基板上に形成されている。
また、本発明の回路内蔵型受光素子の製造方法において、前記回路素子は、バイポーラトランジスタであり、前記受光素子は、フォトダイオード領域に形成され、該バイポーラトランジスタは、バイポーラトランジスタ領域に形成され、該回路内蔵型受光素子の製造方法は、該フォトダイオード領域および該バイポーラトランジスタ領域のそれぞれに、前記第二導電型の不純物拡散層を同時に形成する工程を包含する。
【0037】
【発明の実施の形態】
以下、本発明の受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法について、図面に基づいて詳細に説明する。
【0038】
(実施の形態1)
図1は、本実施の形態1の回路素子と受光素子とを同一基板上に形成した回路内蔵型受光素子の概略構成を示す断面図である。
【0039】
この回路内蔵型受光素子は、シリコン半導体等から形成されるP型半導体基板1を有し、このP型半導体基板1上に、P型高濃度埋込拡散層2、P型高比抵抗エピタキシャル層3、N型エピタキシャル層6が、この順に積層された構成を有している。
【0040】
この回路内蔵型受光素子には、フォトダイオード領域と、このフォトダイオード領域に隣接して形成されたバイポーラトランジスタ素子領域とが設けられている。このフォトダイオード領域とバイポーラ素子領域とは、P型高濃度埋込拡散層2との界面からN型エピタキシャル層6との界面に達するように、P型高比抵抗エピタキシャル層3に形成されたP型埋込分離拡散層4と、N型エピタキシャル層6の表面から、P型埋込分離拡散層4に達するように形成されたP型分離拡散層7とによって、素子分離されている。
【0041】
フォトダイオード領域には、N型エピタキシャル層6の表面から、P型高比抵抗エピタキシャル層3との界面を所定厚さ超えるように拡散されて形成されたN型拡散層8が形成されている。
【0042】
バイポーラトランジスタ素子領域には、P型高比抵抗エピタキシャル層3の表面上に埋め込まれるようにN型埋込拡散層5が形成されており、このN型埋込拡散層5上にバイポーラN型ウェル拡散層9とN型拡散層8が互いに隣接して形成されている。N型ウエル拡散層9には、P−ベース拡散層10及びこのP−ベース拡散層10の両側に隣接するように形成されたP+ベース拡散層11が設けられている。P−ベース拡散層10の領域内には、N型エミッタ拡散層12が形成されている。
【0043】
このようにフォトダイオード領域の各層及びバイポーラトランジスタ素子領域の各層がそれぞれ形成されたN型エピタキシャル層6上には、全面にわたって、表面保護絶縁膜13が形成されている。この表面保護絶縁膜13において、フォトダイオード領域のN型拡散層8上、P型分離拡散層7上、バイポーラトランジスタ素子領域のN型拡散層8上及びP+ベース拡散層11上及びN型エミッタ拡散層12上には、それぞれ開口が形成され、各開口には、配線メタル14がそれぞれ設けられている。
【0044】
図3には、図1のX−Y断面での各層が形成されていることにより生じている不純物の分布を説明するめの不純物プロファイルを示す模式的なグラフである。
【0045】
図3に示すように、上記構成の本発明の回路内蔵型受光素子では、フォトダイオード領域のN型不純物拡散層8が、オートドープが発生するP型高比抵抗エピタキシャル層3とN型エピタキシャル層6との界面を所定深さを超えるように拡散されて形成されているため、P型高比抵抗エピタキシャル層3にオートドープ層が形成されても、N型不純物拡散層8により拡散された不純物が、オートドープにより拡散された不純物を補償し、オートドープによる影響を低減することができる。
【0046】
オートドープ層は、一般的なエピタキシャル成長における熱処理によって、PN接合界面からP型高比抵抗エピタキシャル層3側に、約0.5μm以上の深さにわたって形成されることが分かっている。N型不純物拡散層8は、N型エピタキシャル層6とP型高比抵抗エピタキシャル層3との界面を超えるだけではなく、P型高比抵抗エピタキシャル層3に形成されるオートドープ層の拡散深さを完全に超えることにより、オードドープの影響をさらに低減することができるので、N型不純物拡散層8は、N型エピタキシャル層6とP型高比抵抗エピタキシャル層3との界面よりも、0.5μm以上深くなるように形成することが望ましい。
【0047】
N型不純物拡散層8の濃度は、N型エピタキシャル層6とP型高比抵抗エピタキシャル層3との界面で、オートドープ層の不純物を完全に補償する濃度になっていることが好ましい。高比抵抗エピタキシャル層3は、一般的に、不純物濃度が、1×1014[cm-3](100Ωcm程度)以下になっているものが用いられる。問題となるオートドープ層の不純物濃度は、この濃度以上になっている。したがって、N型不純物拡散層8の不純物濃度は、オートドープ層を補償するために、N型エピタキシャル層8とP型高比抵抗エピタキシャル層3との界面で、1×1014[cm-3]以上の濃度になっていることが望ましい。
【0048】
N型不純物拡散層8を形成するために用いられる不純物は、N型エピタキシャル層6の厚さが厚い、例えば、2.0μm程度の場合には、深い拡散層を形成する必要があるため、拡散係数が大きいリンを用いることが望ましい。また、逆に、薄い、例えば、0.7μm程度の場合には、ヒ素の拡散係数がリンの拡散係数に比較して、1/3以下になるため、ヒ素を用いた方が、拡散層の深さを制御し易くなる。
【0049】
N型不純物拡散層8を形成するためのN型不純物の導入は、イオン注入法で行うと、拡散深さの制御性がより向上する。例えば、厚いエピタキシャル層を形成する場合には、深くイオンを打ち込み拡散させることにより所望の深い拡散層を形成することが可能となる。
【0050】
また、N型エピタキシャル層6の厚さが厚すぎると、N型不純物拡散層8を不純物の拡散により形成する際、非常に大きな熱処理が必要となる。さらに、P型埋込拡散層4及びP型分離拡散層7の拡散領域が広がり過ぎて、フォトダイオード領域のサイズが大きくなり、必要な特性を得ることができなくなる。特に、バイポーラトランジスタをフォトダイオード領域と同一の基板上に作製する場合には、大きな熱処理はトランジスタ特性を劣化させる原因となる。したがって、N型エピタキシャル層6は、過度の熱処理が必要とならないように考慮して、2.0μm以下とすることが望ましい。N型エピタキシャル層6の厚さが2.0μm以下であれば、半導体プロセスで一般的に用いられる1200℃程度以下の加熱条件で4時間以下の熱処理を行うことにより、トランジスタ特性を悪化させることなく、N型不純物拡散層8を形成することができる。
【0051】
また、N型エピタキシャル層6の比抵抗は、100Ωcm以上の高抵抗であれば、フォトダイオード領域の容量を低減することができフォトダイオード領域の受光素子としての性能を向上することができる。さらに、N型エピタキシャル層6が、このような比抵抗を有していれば、N型エピタキシャル層6に含まれる不純物量が少ないため、オートドープ層を低減することができる。
【0052】
また、本実施の形態1で示したように、回路素子領域とフォトダイオード領域とを同一の基板上に形成することにより、配線を形成することによる寄生容量の発生を低減することができ、さらに、耐ノイズ性能に優れたフォトダイオードを提供することができる。ただし、ここでは、このように回路内蔵型受光素子を例として説明したが、回路素子領域を形成せず、受光素子のみを基板上に形成した場合も、本発明の範囲に含まれる。
【0053】
また、本実施の形態1で用いているN型エピタキシャル層6をP型エピタキシャル層に置き換える構成にしてもよい。このようにすれば、P型半導体基板1上に、同導電型のP型のエピタキシャル層を形成することになるので、オートドープ層をさらに低減することができる。
【0054】
また、フォトダイオード領域において、N型不純物拡散層8が形成された部分のみが、カソード領域となるため、カソード領域を受光部のみに限定して形成することが可能であり、このため、不要なPN接合面積を低減することができ、フォトダイオード容量を低減することができる。
【0055】
次に、上記構成の本実施の形態1の回路内蔵型受光素子の製造方法について、説明する。
【0056】
図2(a)〜(e)は、本実施の形態1の回路内蔵型受光素子の製造方法を、工程毎に説明する断面図である。
【0057】
まず、図2(a)に示すように、数十Ωcm程度の比抵抗を有するP型半導体基板1上に、P型高濃度埋込拡散層2を所定の厚さに形成し、続いて、P形高濃度埋込拡散層2上にエピタキシャル成長を行うことにより、P型の約100Ωcm以上の高比抵抗エピタキシャル層3を形成する。
【0058】
本実施の形態1では、P型半導体基板1上にP型高濃度埋込拡散層2を形成しているが、その構成に代えて、P型低抵抗基板を用いる構成にしてもよい。
【0059】
続いて、このP型高比抵抗エピタキシャル層3上に、P型の不純物をデポジションもしくはイオン注入した後、熱処理することによって、P型高濃度拡散層2との界面に達するP型分離拡散層4を形成する。
【0060】
次に、図2(b)に示すように、P型高比抵抗エピタキシャル層3のバイポーラトランジスタ領域となる領域上に、コレクタとなるN型埋込拡散層5を形成する。
【0061】
次に、図2(c)に示すように、P型埋込分離拡散層4及びN型埋込拡散層5がそれぞれ形成されたP型高比抵抗エピタキシャル層3上の全面に、N型エピタキシャル層6を形成する。
【0062】
続いて、バイポーラトランジスタ領域のN型埋込拡散層5上の所定位置に、バイポーラN型ウェル拡散層9を形成し、さらに、N型エピタキシャル層6の表面からイオン注入することにより、P型埋込分離拡散層4上のP型分離拡散層7を形成する。
【0063】
次いで、フォトダイオード領域上の所定範囲及びバイポーラトランジスタ領域のN型埋込拡散層5上に、N型の不純物をイオン注入により注入して、N型拡散層8をそれぞれの領域に形成する。バイポーラトランジスタ領域に設けられたN型拡散層8は、コレクタ低抵抗拡散層として形成されている。このように、フォトダイオード領域及びバイポーラトランジスタ領域のそれぞれのN型拡散層8を同時に形成するので、工程数を削減することができる。バイポーラトランジスタ領域のN型拡散層8は、十分深いコレクタ拡散層となるため、コレクタ埋込拡散層となるN型埋込拡散層5とのつながりの良い低抵抗なコレクタを形成することができる。
【0064】
続いて、フォトダイオード領域のN型拡散層8がP型高比抵抗エピタキシャル層3とN型エピタキシャル層6との界面を所定厚さ超える程度に拡散するように熱処理を行う。
【0065】
次に、図2(d)に示すように、バイポーラトランジスタ領域のP−ベース拡散層10及びP+ベース拡散層11を形成する。さらにP−ベース拡散層11上にN型エミッタ領域12を形成する。バイポーラトランジスタ領域の特性は、続いて行われる低温熱処理によって決まる。
【0066】
次に、図2(e)に示すように、フォトダイオード領域の各層及びバイポーラトランジスタ領域の各層がそれぞれ形成されたN型エピタキシャル層6上の全面にわたって、カバー膜である表面保護絶縁膜13を形成し、続いて、この表面保護絶縁膜13の所定位置にそれぞれ開口を形成し、各開口を充填する配線メタル14をそれぞれ形成することにより、目的とする回路内蔵受光素子が完成する。
【0067】
(参考例1)
図4は、参考例1の受光素子の概略構成を示す断面図である。なお、参考例1の受光素子は、実施の形態1と同様に、同一基板上に回路素子領域を形成して回路内臓型受光素子とすることも可能である。
【0068】
この受光素子は、基板201を有し、この基板201上に、P型高濃度埋込拡散層202と、P型高比抵抗エピタキシャル層203と、N型エピタキシャル層206とが、この順に積層された構成を有している。
【0069】
P型高比抵抗エピタキシャル層203には、素子分離のためのP型埋込分離拡散層204と、N型カソード埋込拡散層205とが、それぞれ、所定の位置に形成されている。N型カソード埋込拡散層205は、P型高比抵抗エピタキシャル層203上にイオン注入法により導入したN型の不純物が、N型エピタキシャル層204をエピタキシャル成長により形成する熱処理の際に、P型高比抵抗エピタキシャル層203側及びN型エピタキシャル層206側に拡散することにより、P型高比抵抗エピタキシャル層203との界面から所定厚さ下層に埋め込まれるように形成されている。
【0070】
N型エピタキシャル層206には、N型エピタキシャル層206の表面からP型埋込分離拡散層204に達するP型分離拡散層207が形成されている。また、N型カソード埋込領域205上には、N型カソード低抵抗化拡散層208が、N型カソード埋込拡散層205との界面からN型エピタキシャル層206の表面に達するように形成されている。
【0071】
P型分離拡散層207及びN型カソード低抵抗化拡散層208がそれぞれ所定の領域に形成されたN型エピタキシャル層206上には、全体にわたって、表面保護絶縁膜209が形成されている。この表面保護絶縁膜209には、N型カソード低抵抗化拡散層208上及び所定のP型分離拡散層207上のそれぞれに開口が形成されており、各開口には、配線メタル210が形成されている。
【0072】
このように、参考例1では、N型カソード埋込拡散層205が、P型高比抵抗エピタキシャル層203とN型エピタキシャル層206との界面を超えて、P型高比抵抗エピタキシャル層203側に所定の厚さ埋め込まれた状態で形成されている。この結果、N型エピタキシャル層206とP型高比抵抗エピタキシャル層203との界面で発生するオートドープ層は消失され、逆バイアス電圧印加時の空乏層を十分伸ばすことができる。
【0073】
N型カソード埋込拡散層205に導入される不純物の濃度は、1×1014[cm-3]以上の濃度の不純物を含んでいるオートドープ層を打ち消すために、例えば、1×1016[cm-3]程度の濃度にすることが必要である。このN型カソード埋込拡散層205は、イオン注入法を用いてアンチモンを導入することにより形成される。また、N型カソード埋込拡散層205は、オートドープ層を完全に打ち消すことができるように、N型エピタキシャル層206とP形高比抵抗エピタキシャル層203との界面から、P型高比抵抗エピタキシャル層203側に0.5μm以上の深さに拡散していることが望ましい。
【0074】
図6には、図4のX2−Y2断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【0075】
参考例1では、フォトダイオードにおけるカソードは、N型カソード低抵抗化拡散層208及びN型カソード埋込拡散層205により形成される。上記のように、N型カソード埋込拡散層205は、P型高比抵抗エピタキシャル層203との界面から所定深さ下層に達するように形成されているため、図6に示すように、P型高比抵抗エピタキシャル層203とN型カソード埋込拡散層205との界面にオードドープが発生していても、その界面から所定深さ下層に達するように形成されたN型カソード埋込拡散層205により、オードドープ層は消失される。このため、逆バイアス電圧印加時の空乏層は、基板側に大きく伸び、容量を低減することができ、応答速度を高速化することが可能である。
【0076】
次に、参考例1の受光素子の製造方法について説明する。
【0077】
図5(a)〜(c)は、参考例1の受光素子の製造方法を、工程毎に説明する断面図である。
【0078】
まず、図5(a)に示すように、数十Ωcm程度の比抵抗を有するP型の基板201上に、P型高濃度埋込拡散層202を所定の厚さに形成し、続いて、P型高濃度埋込拡散層202上にエピタキシャル成長を行うことにより、P型高比抵抗エピタキシャル層203を形成する。P型高比抵抗エピタキシャル層203は、P型高比抵抗の基板を貼り合せることによって形成してもよい。
【0079】
続いて、このP型高比抵抗エピタキシャル層203の表面上の所定領域に、P型埋込分離拡散層204及びN型カソード埋込拡散層205をイオン注入法によって導入する。
【0080】
次に、図5(b)に示すように、P型埋込分離拡散層204及びN型カソード埋込拡散層205が形成されたP型高比抵抗エピタキシャル層203上に数Ωcm程度のN型エピタキシャル層206を形成する。このN型エピタキシャル層206を形成する際、P型埋込分離拡散層204とN型カソード埋込拡散層205は、エピタキシャル成長時の熱処理により、P型高比抵抗エピタキシャル層203側及びN型エピタキシャル層206側にそれぞれ拡散する。
【0081】
N型カソード埋込拡散層205を形成した後、N型エピタキシャル層206の表面からP型埋込分離拡散層204に達するP型分離拡散層207をイオン注入法によって形成し、続いて、N型エピタキシャル層206の表面からN型カソード埋込拡散層205に達するN型カソード低抵抗化拡散層208を、イオン注入法を用いて形成する。
【0082】
次に、図5(c)に示すように、P型分離拡散層207及びN型カソード低抵抗化拡散層208がそれぞれ形成されたN型エピタキシャル層206上の全面にわたって、カバー膜である表面保護絶縁膜209を形成し、続いて、この表面保護絶縁膜209の所定のP型分離拡散層207上及びN型カソード低抵抗化拡散層208上に、それぞれ、開口を形成し、各開口を充填する配線メタル210をそれぞれ形成することにより、目的とする受光素子が完成する。
【0083】
(参考例2)
図7は、参考例2の受光素子の概略構成を示す断面図である。なお、参考例2の受光素子は、実施の形態1と同様に、同一基板上に回路素子領域を形成して回路内臓型受光素子とすることも可能である。
【0084】
この受光素子は、数十Ωcm程度の比抵抗を有するP型の基板301を有し、この基板301上に、P型高濃度埋込拡散層302と、P型高比抵抗エピタキシャル層303と、N型エピタキシャル層306とが、この順に積層された構成を有している。
【0085】
P型高比抵抗エピタキシャル層303上には、素子分離のためのP型埋込分離拡散層304が、所定の位置に形成されている。
【0086】
N型エピタキシャル層306は、例えば、5×1016[cm-3]程度の濃度に成長される。このN型エピタキシャル層306は、N型エピタキシャル層306中に含まれるN型の不純物が、エピタキシャル成長中に、P型高比抵抗エピタキシャル層303側に拡散し、N型エピタキシャル層306との界面から所定の厚さを超えて、N型不純物拡散層305が形成されている。
【0087】
N型エピタキシャル層306には、N型エピタキシャル層306の表面からP型埋込分離拡散層304に達するP型分離拡散層307が形成されている。
【0088】
P型分離拡散層307が所定の領域に形成されたN型エピタキシャル層306上には、全体にわたって、表面保護絶縁膜308が形成されている。この表面保護膜308上には、N型エピタキシャル層306上及び所定のP型分離拡散層307上のそれぞれに開口が形成されており、各開口には、それぞれ配線メタル309が形成されている。
【0089】
このように、参考例2では、N型エピタキシャル層306の不純物がP型高比抵抗エピタキシャル層303にまで拡散して、N型エピタキシャル層306とP型高比抵抗エピタキシャル層303との界面から所定の厚さを超えて、N型不純物拡散層305が形成されている。この結果、N型エピタキシャル層306とP型高比抵抗エピタキシャル層303との界面で発生するオードドープ層は、N型不純物拡散層305によって消失され、逆バイアス電圧印加時の空乏層を十分伸ばすことができる。
【0090】
N型エピタキシャル層306から不純物が拡散されて形成されるN型不純物拡散層305の不純物濃度は、1×1014[cm-3]以上の濃度の不純物を含んでいるオートドープ層を打ち消すための濃度になっている必要がある。また、N型不純物拡散層305は、オートドープ層を完全に打ち消すことができるように、P型高比抵抗エピタキシャル層303側に、0.5μm以上の深さに拡散していることが望ましい。ただし、フォトダイオードを完全にP型で分離する必要があるので、P型埋込分離拡散層304の拡散深さ以上に拡散してはならない。
【0091】
図9には、図7のX3ーY3断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【0092】
参考例2では、フォトダイオードにおけるカソードは、N型エピタキシャル層及びN型不純物拡散層305によって形成される。上記のように、N型不純物拡散層305は、P型高比抵抗エピタキシャル層303に形成されるオートドープ層を完全に打ち消すように形成されているため、図9に示すように、逆バイアス電圧印加時の空乏層は、基板側に大きく伸び、容量を低減することができ、応答速度を高速化することが可能である。
【0093】
次に、参考例2の受光素子の製造方法について説明する。
【0094】
図8(a)〜(c)は、それぞれ、参考例2の受光素子の製造方法を工程毎に説明する断面図である。
【0095】
まず、図8(a)に示すように、数十Ωcm程度の比抵抗を有するP型の基板301上に、P型高濃度埋込拡散層302を所定の厚さに形成し、続いて、P型高濃度埋込拡散層302上にエピタキシャル成長を行うことにより、P型高比抵抗エピタキシャル層303を形成する。P型高比抵抗エピタキシャル層303は、P型高比抵抗の基板を貼り合せることによって形成してもよい。
【0096】
続いて、このP型高比抵抗エピタキシャル層303の表面上の所定領域に、P型埋込分離拡散層304をイオン注入法によって導入する。
【0097】
次に、図8(b)に示すように、P型埋込分離拡散層304が形成されたP型高比抵抗エピタキシャル層303上に、例えば、5×1016[cm-3]程度の濃度のN型のエピタキシャル層306を形成する。このN型エピタキシャル層306を形成する際、N型エピタキシャル層306に含まれる不純物は、エピタキシャル成長時の熱処理により、P型高比抵抗エピタキシャル層303側に拡散する。また、このエピタキシャル成長時の熱処理によって、P型埋込分離拡散層304は、P型高比抵抗エピタキシャル層側及びN型エピタキシャル層306側に拡散する。
【0098】
N型エピタキシャル層306を形成した後、N型エピタキシャル層306の表面からP型埋込分離拡散層304に達するP型分離拡散層307をイオン注入法及び加熱処理によって形成する。
【0099】
次に、図8(c)に示すように、P型分離拡散層307が形成されたN型エピタキシャル層306上の全面にわたって、カバー膜である表面保護絶縁膜308を形成し、続いて、この表面保護絶縁膜308の所定のP型分離拡散層307上及びN型エピタキシャル層306上に、それぞれ、開口を形成し、各開口を充填する配線メタル309を形成することにより、目的とする受光素子が完成する。
【0100】
【発明の効果】
以上説明したように、本発明によれば、第二導電型不純物拡散層、例えば、N型不純物拡散層が、第二導電型のエピタキシャル層と、第一導電型の高比抵抗半導体層との界面よりも深く形成している。これにより、高比抵抗半導体層を有する基板とエピタキシャル層との界面に発生するおそれがあるオートドープ層による影響を低減することができ、受光素子の応答速度を向上させることができる。さらに、このような応答速度を向上させた受光素子を製造するために、面倒な管理等を行う必要がないので、歩留まりを向上することができると共に、工程管理等に要する管理費等を削減することができ、コストダウンを実現することができる。
【図面の簡単な説明】
【図1】 実施の形態1の回路素子と受光素子とを同一基板上に形成した回路内蔵型受光素子の概略構成を示す断面図である。
【図2】 (a)〜(e)は、実施の形態1の回路内蔵型受光素子の製造方法を、工程毎に説明する断面図である。
【図3】 図1のX−Y断面での各層が形成されていることにより生じている不純物の分布を説明するめの不純物プロファイルを示す模式的なグラフである。
【図4】 参考例1の受光素子の概略構成を示す断面図である。
【図5】 (a)〜(c)は、参考例1の受光素子の製造方法を、工程毎に説明する断面図である。
【図6】 図4のX2−Y2断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【図7】 参考例2の受光素子の概略構成を示す断面図である。
【図8】 (a)〜(c)は、それぞれ、参考例2の受光素子の製造方法を工程毎に説明する断面図である。
【図9】 図7のX3−Y3断面での各層が形成されていることにより生じている不純物の分布を説明するための不純物プロファイルを示す模式的なグラフである。
【図10】 高比抵抗基板を用いた従来のフォトダイオードを示す模式的な断面図である。
【図11】 図10におけるN型拡散層側であるX’からP型高比抵抗基板側であるY’にわたって、各層に含まれる不純物濃度のプロファイルを示すグラフである。
【図12】 図10に示すフォトダイオードにおいて、高比抵抗基板とN型エピタキシャル層との界面の高比抵抗基板側の位置に意図しない不純物が導入されて、オートドープが発生した場合のオートドープ不純物層の不純物の分布を、図11の不純物プロファイルに重ねて表したグラフである。
Claims (12)
- 第一導電型の高比抵抗半導体層を有する基板と、
該第一導電型の高比抵抗半導体層の上に形成された第二導電型のエピタキシャル層と、
該第二導電型のエピタキシャル層の表面から所定の深さに第二導電型の不純物が拡散された第二導電型の不純物拡散層と
を含み、
該第二導電型の不純物拡散層は、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面よりも深く形成されている、受光素子。 - 前記第二導電型の不純物拡散層の不純物濃度は、1×1014[cm-3]以上の濃度分布を有している、請求項1に記載の受光素子。
- 前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から前記第一導電型の高比抵抗半導体層側へ形成される不純物によるオートドープ層の拡散深さを超える深さを有している、請求項1または請求項2に記載の受光素子。
- 前記第二導電型の不純物拡散層は、前記第二導電型のエピタキシャル層と前記第一導電型の高比抵抗半導体層との界面から0.5μm以上の深さを有するように形成されている、請求項3に記載の受光素子。
- 前記第二導電型のエピタキシャル層の厚さは、0.7μmより大きく、前記第二導電型の不純物拡散層に含まれる不純物は、リンである、請求項1〜4のいずれかに記載の受光素子。
- 前記第二導電型のエピタキシャル層の厚さは、0.7μm以下であり、前記第二導電型の不純物拡散層に含まれる不純物は、ヒ素である、請求項1〜4のいずれかに記載の受光素子。
- 前記第一導電型は、P型であり、前記第二導電型は、N型である、請求項1〜6のいずれかに記載の受光素子。
- 前記第二導電型のエピタキシャル層の厚さは、2.0μm以下である、請求項1〜7のいずれかに記載の受光素子。
- 前記第二導電型のエピタキシャル層の高比抵抗は、100Ωcm以上である、請求項1〜8のいずれかに記載の受光素子。
- 請求項1〜9のいずれかに記載の受光素子の製造方法であって、
前記第一導電型の高比抵抗半導体層の上に、前記第二導電型のエピタキシャル層を形成する工程と、
該第二導電型のエピタキシャル層の表面に、イオン注入法により第二導電型の不純物を導入し、該第二導電型のエピタキシャル層と該第一導電型の高比抵抗半導体層との界面より深く第二導電型の不純物を拡散させて、前記第二導電型の不純物拡散層を形成する工程と
を包含する、受光素子の製造方法。 - 請求項1〜9のいずれかに記載の受光素子と、
回路素子と
を含み、
該受光素子と該回路素子とが同一の基板上に形成されている、回路内蔵型受光素子。 - 請求項11に記載の回路内蔵型受光素子の製造方法であって、
前記回路素子は、バイポーラトランジスタであり、
前記受光素子は、フォトダイオード領域に形成され、該バイポーラトランジスタは、バイポーラトランジスタ領域に形成され、
該回路内蔵型受光素子の製造方法は、
該フォトダイオード領域および該バイポーラトランジスタ領域のそれぞれに、前記第二導電型の不純物拡散層を同時に形成する工程を包含する、回路内蔵型受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002059529A JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002059529A JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258223A JP2003258223A (ja) | 2003-09-12 |
JP4269033B2 true JP4269033B2 (ja) | 2009-05-27 |
Family
ID=28669162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002059529A Expired - Lifetime JP4269033B2 (ja) | 2002-03-05 | 2002-03-05 | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4269033B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4709012B2 (ja) * | 2006-01-05 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 光半導体装置およびその製造方法 |
JP5470680B2 (ja) | 2007-02-06 | 2014-04-16 | 日亜化学工業株式会社 | 発光装置及びその製造方法並びに成形体 |
JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
JP2010206173A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
JP2010206172A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
JP2010206181A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置及び撮像システム |
JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
JP5546222B2 (ja) * | 2009-12-04 | 2014-07-09 | キヤノン株式会社 | 固体撮像装置及び製造方法 |
JP5388939B2 (ja) * | 2010-04-27 | 2014-01-15 | キヤノン株式会社 | 固体撮像素子 |
-
2002
- 2002-03-05 JP JP2002059529A patent/JP4269033B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003258223A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2557750B2 (ja) | 光半導体装置 | |
US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
EP2023404A1 (en) | Optical semiconductor device and method for manufacturing same | |
JP2007521657A (ja) | 超薄型裏面照射フォトダイオード・アレイの構造と製造方法 | |
JP2008021875A (ja) | 固体撮像装置 | |
US20100301442A1 (en) | Optical semiconductor device | |
JP4269033B2 (ja) | 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法 | |
JP3122118B2 (ja) | 半導体装置 | |
JPH04363046A (ja) | 半導体装置の製造方法 | |
CN100449795C (zh) | 光电二极管及其制造方法 | |
JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
JPH065706B2 (ja) | BiCMOS素子の製造方法 | |
JPH10284753A (ja) | 半導体装置及びその製造方法 | |
US4596605A (en) | Fabrication process of static induction transistor and solid-state image sensor device | |
JP2004179469A (ja) | 光半導体装置 | |
JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
JP3241084B2 (ja) | 固体撮像装置 | |
JP3768829B2 (ja) | 光電変換半導体装置およびその製造方法 | |
JP2700356B2 (ja) | 受光素子 | |
JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 | |
JPH10233525A (ja) | アバランシェフォトダイオード | |
KR100208645B1 (ko) | 광 반도체 장치 | |
JP3544567B2 (ja) | 回路内蔵受光素子 | |
JPH04151874A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
TRDD | Decision of grant or rejection written | ||
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4269033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |