JP4261555B2 - デジタル信号オフセット調整装置およびパルスパターン発生装置 - Google Patents
デジタル信号オフセット調整装置およびパルスパターン発生装置 Download PDFInfo
- Publication number
- JP4261555B2 JP4261555B2 JP2006089410A JP2006089410A JP4261555B2 JP 4261555 B2 JP4261555 B2 JP 4261555B2 JP 2006089410 A JP2006089410 A JP 2006089410A JP 2006089410 A JP2006089410 A JP 2006089410A JP 4261555 B2 JP4261555 B2 JP 4261555B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- output
- output terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
入力端子(20a)および出力端子(20b)と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号の交流成分を前記出力端子へ伝達するためのコンデンサ(21)と、
前記入力端子と前記出力端子との間で、前記コンデンサと直列に接続され、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するアイソレーション回路(22)と、
前記出力端子に一端側が接続されたバイアス印加用コイル(23)と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル(24)と、
任意の電圧の直流信号を出力する直流電圧発生器(26)と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路(30)とを備え、
前記入力端子に入力されたデジタル信号の各周波数成分をほぼ一様に前記出力端子に伝達するとともに、前記直流電圧発生器から出力された直流信号の電圧に対応したバイアス電圧を前記デジタル信号に付与することを特徴としている。
前記アイソレーション回路は広帯域増幅器または広帯域バッファによって構成されていることを特徴としている。
前記合成回路は、前記低周波抽出用コイルの他端から出力される信号の交流成分に対して、その周波数が高くなる程高い利得を示す周波数補償回路(35)を有していることを特徴としている。
前記アイソレーション回路および前記合成回路は、それぞれ利得可変型増幅器を含んでおり、
指定された振幅値のデジタル信号が前記出力端子から出力されるように、前記アイソレーション回路および前記合成回路の前記利得可変型増幅器を制御する振幅制御手段(41)を設けたことを特徴としている。
任意のパターンのデジタル信号を生成するパターン信号発生部(51)と、
前記パターン信号発生部から出力されたパターン信号に、所望の直流オフセットを与えて出力する請求項1〜4のいずれかに記載のデジタル信号オフセット調整装置(20、20′)とを備えている。
図1は、本発明の実施形態のデジタル信号オフセット調整装置20の構成を示している。
D′=A(Da+Db)+Ddc
=A・D+Ddc
となる。
V0=Db+Ddc/2
となる。
図4は、アイソレーション回路22が無く、コンデンサ21の両端が入力端子20aと出力端子に20bに接続され、且つ合成回路30として図3の構成のものを用いた場合の信号波形を示すものであり、図4の(a)に示すデジタル信号を与えたとき、入力端子20aにおける信号波形と出力端子20bにおける信号波形が、それぞれ図4の(b)、(c)のようになることが確認されており、図4の(b)に示した入力端子20aの信号波形は図4の(a)の本来の波形に対して大きく歪んでいる。この歪みは出力端子20b側からの信号の逆流に起因している。
Claims (5)
- 入力端子(20a)および出力端子(20b)と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号の交流成分を前記出力端子へ伝達するためのコンデンサ(21)と、
前記入力端子と前記出力端子との間で、前記コンデンサと直列に接続され、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するアイソレーション回路(22)と、
前記出力端子に一端側が接続されたバイアス印加用コイル(23)と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル(24)と、
任意の電圧の直流信号を出力する直流電圧発生器(26)と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路(30)とを備え、
前記入力端子に入力されたデジタル信号の各周波数成分をほぼ一様に前記出力端子に伝達するとともに、前記直流電圧発生器から出力された直流信号の電圧に対応したバイアス電圧を前記デジタル信号に付与することを特徴とするデジタル信号オフセット調整装置。 - 前記アイソレーション回路は広帯域増幅器または広帯域バッファによって構成されていることを特徴とする請求項1記載のデジタル信号オフセット調整装置。
- 前記合成回路は、前記低周波抽出用コイルの他端から出力される信号の交流成分に対して、その周波数が高くなる程高い利得を示す周波数補償回路(35)を有していることを特徴とする請求項1または請求項2記載のデジタル信号オフセット調整装置。
- 前記アイソレーション回路および前記合成回路は、それぞれ利得可変型増幅器を含んでおり、
指定された振幅値のデジタル信号が前記出力端子から出力されるように、前記アイソレーション回路および前記合成回路の前記利得可変型増幅器を制御する振幅制御手段(41)を設けたことを特徴とする請求項1〜3のいずれかに記載のデジタル信号オフセット調整装置。 - 任意のパターンのデジタル信号を生成するパターン信号発生部(51)と、
前記パターン信号発生部から出力されたパターン信号に、所望の直流オフセットを与えて出力する請求項1〜4のいずれかに記載のデジタル信号オフセット調整装置(20、20′)とを備えたパルスパターン発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089410A JP4261555B2 (ja) | 2006-03-28 | 2006-03-28 | デジタル信号オフセット調整装置およびパルスパターン発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006089410A JP4261555B2 (ja) | 2006-03-28 | 2006-03-28 | デジタル信号オフセット調整装置およびパルスパターン発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007267015A JP2007267015A (ja) | 2007-10-11 |
JP4261555B2 true JP4261555B2 (ja) | 2009-04-30 |
Family
ID=38639558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006089410A Expired - Fee Related JP4261555B2 (ja) | 2006-03-28 | 2006-03-28 | デジタル信号オフセット調整装置およびパルスパターン発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4261555B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9832045B2 (en) | 2014-12-24 | 2017-11-28 | Anritsu Corporation | Digital signal offset adjustment device and method and pulse pattern generation apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7440447B2 (ja) * | 2021-03-25 | 2024-02-28 | 日本電信電話株式会社 | 接続回路および通信インターフェース |
JP7449258B2 (ja) * | 2021-03-25 | 2024-03-13 | 日本電信電話株式会社 | 接続回路および通信インターフェース |
-
2006
- 2006-03-28 JP JP2006089410A patent/JP4261555B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9832045B2 (en) | 2014-12-24 | 2017-11-28 | Anritsu Corporation | Digital signal offset adjustment device and method and pulse pattern generation apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2007267015A (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516423B2 (ja) | 電力増幅器及び電力増幅方法 | |
JP5243192B2 (ja) | 増幅器 | |
DE102004047684B4 (de) | Sendeeinrichtung mit digitaler Vorverzerrung und Verfahren zur Regelung einer Vorverzerrung in einer Sendeeinrichtung | |
JP4627457B2 (ja) | 増幅器 | |
JP6157759B1 (ja) | ドハティ増幅器 | |
JP4689586B2 (ja) | 低歪可変周波数増幅器 | |
US8797113B2 (en) | Power amplifier, wireless communication device, and power amplification method | |
US20130300500A1 (en) | Method and apparatus for filter-less class d audio amplifier emi reduction | |
JP4261555B2 (ja) | デジタル信号オフセット調整装置およびパルスパターン発生装置 | |
US10862521B1 (en) | Techniques for programmable gain attenuation in wideband matching networks with enhanced bandwidth | |
US7378905B2 (en) | Differential driver circuit | |
US7613239B2 (en) | Digital signal offset adjusting apparatus and pulse pattern generator using the same | |
JPWO2018151020A1 (ja) | 高周波増幅器 | |
JP4256894B2 (ja) | デジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータ | |
JP2007288545A (ja) | 前置歪補償回路 | |
JP2012142840A (ja) | 歪み補償回路装置 | |
WO2019001369A1 (zh) | 一种串行解串链路发射机的驱动器 | |
JP2009284192A (ja) | 利得温度補償回路 | |
JP2016063291A (ja) | 広帯域増幅器 | |
JP2011182196A (ja) | 歪み補償装置 | |
JP2021077939A (ja) | 電力増幅回路 | |
JP6640073B2 (ja) | デジタル信号オフセット調整装置及びデジタル信号オフセット調整方法 | |
JP2020195061A (ja) | 増幅装置及び方法 | |
US9590566B2 (en) | Pre-distortion based power control | |
JP4421273B2 (ja) | 高周波減衰器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |