JP4260352B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4260352B2 JP4260352B2 JP2000315122A JP2000315122A JP4260352B2 JP 4260352 B2 JP4260352 B2 JP 4260352B2 JP 2000315122 A JP2000315122 A JP 2000315122A JP 2000315122 A JP2000315122 A JP 2000315122A JP 4260352 B2 JP4260352 B2 JP 4260352B2
- Authority
- JP
- Japan
- Prior art keywords
- argon
- frequency power
- self
- plasma
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、タングステン膜を利用したコンタクトホールやヴィアホールの埋め込みプロセスや、金属シリサイド形成時における金属堆積前のシリコン基板表面処理に有効な技術に関するものである。
【０００２】
【従来の技術】
従来から、半導体集積回路の配線材料としてはアルミニウムが使用されてきており、近年では半導体集積回路の微細化が進むなかで配線を多層化してきている。そのような半導体集積回路においては、配線と配線を接続するためにコンタクトホールあるいはヴィアホールを用いており、さらにタングステンを埋め込む手法が用いられている。このタングステンにより配線間を接続する。
【０００３】
また、半導体集積回路のゲート電極のシリコン層や拡散層のシリコンと金属間のコンタクト抵抗を低減する目的でシリコン上に金属シリサイド化合物を形成する手法が用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体集積回路の素子パターンがより一層微細化する中で、タングステンによる配線間の接続が困難になりつつある。タングステンにより配線間の接続を行う場合、通常、まず下層配線層のコンタクト表面をＡｒプラズマ処理によりプリクリーニングした後、Ｔｉ、ＴｉＮなどからなる密着層を形成し、それに続いてＷ膜を成長させ、最後に上層配線を形成する。しかし微細化が進み、アスペクト比の高いコンタクトホールやヴィアホールでは、その底部にある拡散層や下層配線の表面を十分にクリーニングすることが困難であり、拡散層や下層配線表面の自然酸化膜が除去されずに一部残ってしまうことがある。この結果、半導体集積回路のコンタクトホールや、ヴィアホールの抵抗上昇が起きたり、エレクトロマイグレーションやストレスマイグレーションなどのような多層配線の信頼性が劣化したりする。
【０００５】
一方、シリサイド形成時の金属堆積前のシリコン基板上のＡｒプラズマ処理においても、微細化に伴いゲート電極の高さが減少しない割にはゲート電極間隔が狭くなるので、ゲート電極間の拡散層にＡｒイオンを均一に照射することが困難となり、ゲート電極間の拡散層表面の自然酸化膜が除去されずに一部残ってしまうことがある。この結果、拡散層上のシリサイドの形成が不均一になり、シリサイド配線の抵抗上昇、ゲート・ソース間のリークが発生する。
【０００６】
このようなことから、いずれの場合にも金属堆積前のＡｒプラズマ処理を適切に行う必要があるが、従来の技術では以上説明したように困難であった。
【０００７】
本発明は、以上のような問題点を解決し、コンタクトホールやヴィアホールあるいは隣接するゲート電極の間の凹部のアスペクト比が高い場合でも、凹部底面の絶縁膜の除去を良好に行うことができる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、処理室内で、第１の高周波電力を印加してアルゴンプラズマを励起し、第２の高周波電力を半導体基板に印加して半導体基板上に形成された凹部底面のコンタクト領域または拡散層領域に対しアルゴンプラズマ処理を行うことにより、コンタクト領域または拡散層領域の表面に存在する絶縁膜を除去する工程を有する半導体装置の製造方法であって、アルゴンプラズマ処理は、第１の高周波電力の印加を第２の高周波電力の印加よりも早くし、かつ第２の高周波電力によって半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にして行い、及び第１の高周波電力を印加する際のアルゴン圧力は１．３３３２２×１０ -1 Ｐａ以上であることを特徴とする。ここで、凹部底面のコンタクト領域とは、例えば、コンタクトホール底面の拡散層あるいはヴィアホール底面の下層配線を指し、凹部底面の拡散層領域とは、例えば、隣接するゲート電極の間の拡散層を指す。
【０００９】
この請求項１の製造方法によれば、半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にすることで、アルゴンイオンの半導体基板方向への直進性が向上するため、凹部のアスペクト比が０．５以上の高アスペクト比の場合でも、その底面のコンタクト領域または拡散層領域の表面に存在する絶縁膜を効率よくかつ良好に除去することができる。
また、アルゴンプラズマを励起させる第１の高周波電力を、半導体基板へ印加する第２の高周波電力よりも早く印加することで、プラズマ発火時のセルフバイアス電圧のオーバーシュートを防止することができ、エッチング量の高精度な制御を行うことが可能となる。
さらに、スムーズなプラズマの発火が行われ、セルフバイアス電圧を早く安定させることができ、エッチング量のより高精度な制御を行うことが可能となる。
【００１０】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、半導体基板に印加されるセルフバイアス電圧の絶対値は５００Ｖ以下であることを特徴とする。
【００１２】
請求項３記載の半導体装置の製造方法は、請求項１または２記載の半導体装置の製造方法において、第１の高周波電力を印加する際のアルゴン圧力は１．３３３２２Ｐａ以下であることを特徴とする。
【００１４】
請求項４記載の半導体装置の製造方法は、請求項１，２または３記載の半導体装置の製造方法において、アルゴンプラズマを励起するためのアルゴンを処理室に導入する前の処理室内の圧力が１．３３３２２×１０-4Ｐａ以下であることを特徴とする。
【００１５】
この請求項４の製造方法の特徴により、プラズマの発火のあとのエッチング処理時のセルフバイアス電圧を安定させることができ、エッチング量のより高精度な制御を行うことが可能となる。
【００１６】
【発明の実施の形態】
本発明の半導体装置の製造方法を以下に図面を参照しながら説明する。図１は、本発明の実施の形態における半導体装置の製造方法を示す工程断面図であり、ＭＯＳトランジスタの横にコンタクトが形成された部分を示したものである。図１（Ａ）はこの半導体装置の製造途中段階にある半導体基板の断面図を示しており、コンタクトホール底部にアルゴンプラズマ処理を行う半導体基板状態を示している。また図１（Ｂ）は配線形成後の半導体基板の断面図である。
【００１７】
図１（Ａ）において、シリコン単結晶からなるシリコン基板１上には、例えば、ＳｉＯ2 からなる埋め込み素子分離膜２及びゲート電極４が形成されている。ゲート電極４の側壁には例えばＳｉＯ2 からなるサイドウォール絶縁膜５が形成されている。ゲート電極４を挟んでその両側のシリコン基板１には例えば、ＭＯＳトランジスタのソース及びドレインを構成する拡散層３，すなわち高濃度のｎ型またはｐ型の半導体領域が形成されており、ＭＯＳトランジスタ動作時のＯＮ抵抗を低減したり、コンタクトホール底部７における金属配線と拡散層３との接触抵抗（コンタクト抵抗）の低減を実現する。
【００１８】
コンタクトホールの形成には、サイドウォール絶縁膜５形成後に、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などのボロンを含ませた層間絶縁膜６を堆積した後、ホトレジスト（図示せず）をマスクとして用いて層間絶縁膜６の一部をエッチングし開口する。このコンタクトホールはアスペクト比が２以上ある。次に、コンタクトホール底部７、すなわち配線層としても作用する拡散層３の表面に成長する自然酸化膜をアルゴンプラズマ処理によりエッチング除去する。
【００１９】
この後、図１（Ｂ）に示すように、コンタクトホール開口部にコリメーションスパッタ法やイオンメタルプラズマ法などの指向性スパッタを用いてＴｉＮ／ＴｉあるいはＷなどの密着層８を形成する。ここでイオンメタルプラズマ法は、通常のマグネトロン方式のスパッタリング機構に、チャンバーの周囲に設置した誘導結合コイルにより、アルゴンプラズマを発生させ、基板にセルフバイアス電圧を与える構成を追加した装置を用いる。この方法では、アルゴンイオンでスパッタされた金属粒子は一般に電気的に中性であるが、誘導結合コイルで発生したプラズマによりイオン化される。このイオン化された金属粒子がセルフバイアスにより加速され、基板に方向性を持って入射するというものである。したがってこれらの方法によれば、高アスペクト比のコンタクトホールの底面にも充分に密着層８を形成できる。
【００２０】
この密着層８は続いて行うＣＶＤタングステン膜９堆積の下地膜として必要なものであり、ＣＶＤタングステン膜９とシリコン基板１や層間絶縁膜６との密着性を向上させることや、ＣＶＤタングステン膜９堆積時に用いるＷＦ6 ガスとシリコン基板１との反応を抑制するバリアメタルとして重要なものである。
【００２１】
次にＣＶＤタングステン膜（ＣＶＤ法により形成したタングステン膜）９を全面に形成し、コンタクトホールへの埋め込みを行う。このＣＶＤタングステン膜９をＣＭＰ法またはエッチバック法によりコンタクトホール以外の部分を除去し、コンタクトホールにＷプラグを形成する。この上層にアルミニウム合金配線１０を形成する。このアルミニウム合金配線１０はコンタクトホールを介して拡散層３と電気的に接続される。
【００２２】
本実施の形態における製造方法では、コンタクトホール底部７の表面のアルゴンプラズマ処理に特徴があり、これについて詳しい説明を行う。アルゴンイオンによるプラズマ処理においては、通常のようにウエハ上には高周波印加によるセルフバイアスが発生しており、アルゴンイオンはこのセルフバイアスによりウエハ方向へ加速される。このセルフバイアス電圧の絶対値を１００Ｖ以上になるように高周波電力などを設定することで、アルゴンイオンのウエハ方向への直進性が増加し、コンタクトホール底部７の自然酸化膜を効率よくかつ良好にスパッタエッチングすることができ、コンタクトホールでの抵抗の上昇を防止できる。以上の例はコンタクトホールでのアルゴンプラズマ処理について説明したが、ヴィアホールでの適用でも同様である。
【００２３】
本発明の特徴とするアルゴンプラズマ処理は半導体装置の別の部分にも適用することができる。図２は、本発明の実施の形態における半導体装置の製造方法を示す工程断面図であり、図２（Ａ）はアルゴンプラズマ処理を行う際の半導体基板断面図を示しており、図２（Ｂ）はシリサイド形成後の半導体基板断面図である。
【００２４】
図２（Ａ）において、シリコン単結晶からなるシリコン基板１上には、ゲート絶縁膜（図示せず）を介してポリシリコンからなるゲート電極４が形成されている。このゲート電極４の間隔とゲート電極４の高さに関するアスペクト比（ｂ／ａ）は０．５以上である。ゲート電極４の側壁には例えばＳｉＯ2 からなるサイドウォール絶縁膜５が形成されている。ゲート電極４の両側のシリコン基板１には例えば、ＭＯＳトランジスタのソース及びドレインを構成する拡散層３，すなわち高濃度のｎ型またはｐ型の半導体領域が形成されており、ＭＯＳトランジスタ動作時のＯＮ抵抗を低減したり、拡散層３と拡散層３上に形成される金属との接触抵抗の低減を実現する。
【００２５】
この後、シリコン基板１上へのアルゴンプラズマ処理により、ゲート電極４表面上及び、拡散層３上の自然酸化膜の除去を行う。このプラズマ処理は、図２（Ｂ）に示すように続いて行う金属膜堆積とシリコン基板１との、加熱による金属シリサイド（金属とシリコンの化合物）形成を行うために必要なものであり、シリコン上に均一な膜厚の金属シリサイドを形成すること目的としている。アルゴンプラズマ処理された面に金属膜を堆積し、金属とシリコンとが固相拡散反応する温度での加熱を行い、金属シリサイドを形成する。この際、拡散反応はシリコンと金属が接触している面でのみ行われる。
【００２６】
次にアンモニア過酸化水素混合水等の金属のエッチングレートとシリサイドのエッチングレート比が大きいウェット処理により、サイドウォール絶縁膜５上に反応せずに残った金属除去を行う。このようにして、図２（Ｂ）に示すようにゲート電極４上と、シリコン拡散層３上にのみ金属シリサイド層１１を形成する。
【００２７】
次に以上の工程で使用されたアルゴンプラズマ処理について説明をする。アルゴンイオンによるプラズマ処理において、ウエハ上には高周波印加によるセルフバイアスが発生しており、アルゴンイオンはこのセルフバイアスによりウエハ方向へ加速される。このセルフバイアス電圧の絶対値を１００Ｖ以上に設定することで、アルゴンイオンのウエハ方向への直進性が増加し、図２（Ａ）における、ゲート電極４間の拡散層３上のようなアスペクト比の大きい狭いスペース部分に成長した自然酸化膜でも効率よくかつ良好にスパッタエッチングすることが可能である。
【００２８】
スパッタエッチングにより自然酸化膜の良好な除去が行われていない場合は、シリコンと金属の反応が均一に進まず、均一な膜厚のシリサイド形成ができないが、本実施の形態におけるアルゴンプラズマ処理では、アルゴンイオンが基板上まで加速されて効率よく到達し均一なエッチングが行われているため、均一な膜厚の金属シリサイド層１１を形成することが可能となる。
【００２９】
以上に説明した様に、アルゴンプラズマ処理において、半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上に保つことにより、アスペクト比が０．５以上の凹部（コンタクトホール，ヴィアホールや狭スペースのゲート電極間など）の底部の自然酸化膜を効率よくかつ良好にエッチングでき、高アスペクト比のコンタクトホールやヴィアホールにおいて安定した接触抵抗を得る事ができ、また、狭い間隔のゲート電極間の拡散層上にシリサイド層を形成する場合には均一なシリサイド層を形成する事ができ、安定した抵抗値を得ることができる。従来は、セルフバイアス電圧を−５０〜−８０Ｖとしており、このような場合、不均一なシリサイド層になってしまっていた。
【００３０】
なお、上記では、アルゴンプラズマ処理におけるセルフバイアス電圧の絶対値を１００Ｖ以上としたが、その上限値については、セルフバイアス電圧の絶対値が大きくなるほど半導体基板へのダメージが大きくなるため、そのダメージによって半導体装置の特性に悪影響を及ぼさない値がよい。また、図３のような、２周波電源の設備では、安定なプラズマを制御可能なセルフバイアス電圧の絶対値の上限値は現在のところ５００Ｖであるので、その値をアルゴンプラズマ処理におけるセルフバイアス電圧の絶対値の上限値と考えることができる。
【００３１】
このアルゴンプラズマ処理によるエッチング量を高精度に制御するためにはある一定の条件が存在するが、その条件について次に説明を行う。
【００３２】
まず最初にアルゴンプラズマ処理装置例として誘導結合プラズマによるアルゴンプラズマ処理装置の概要と動作について図３を用いて説明する。図３において、真空チャンバー１２と石英ドーム１３により形成されたリアクター（処理室）は、真空配管１６を介して真空ポンプ１７により真空引きされる。リアクター内には半導体基板１５を保持する為のステージ１４が設置されており、このステージ１４にはセルフバイアスを発生させる為のブロッキングコンデンサ２６、高周波でのマッチングを行うためのマッチング回路２５、バイアス高周波電力を供給する為のバイアス用高周波電源２４が導電物２１を介して接続されている。また、２３は電気的接地点（アース）であり、２７はセルフバイアスの電位を測定する為の電位計である。
【００３３】
リアクター上部には高密度プラズマを発生させる為に半球状の石英ドーム１３と誘導結合コイル２０が設置されており、コイル２０にはプラズマ誘起用高周波電源２２が導電物２１を介して接続されている。アルゴンガスはガス配管１８を通してリアクター内に導入され、アルゴンガスの流量はマスフローコントローラ１９により制御される。
【００３４】
次にこのプラズマ処理装置の動作について説明する。リアクター内を真空ポンプ１７により真空引きを行いながら、マスフローコントローラ１９によりガス配管１８を通してリアクター内にアルゴンガスを導入する。次にプラズマ誘起用高周波電源２２、バイアス用高周波電源２４に電圧を印加し、プラズマ発火を行う。次にアルゴン流量、各高周波パワーを所望のプロセス性能（エッチング特性）が得られる条件に設定し、半導体基板１５のプラズマ処理を行う。
【００３５】
このようなプラズマ処理時の、電位計２７で測定したセルフバイアス電圧の時間変化を図４、図５、図６および図７に示す。各図において、２８の区間はプラズマの発火ステップ（イグニッションステップ）を示し、２９の区間は自然酸化膜などのプラズマエッチング処理ステップを示す。各図においては、プラズマの発火ステップの条件が異なるものである。図によってはセルフバイアス電圧のオーバーシュートがみられるが、これをできるだけ避け、安定化させることにより、実験的にはウエハ毎のエッチング量のばらつきを抑え、高精度に制御することができる。その理由は以下のように説明できる。
【００３６】
セルフバイアス電圧の絶対値は、アルゴンイオン入射エネルギーに対応し、セルフバイアス電圧を時間で積分したものは概ね半導体基板に入射されたアルゴンイオンの総量、つまりエッチング量とみなすことができる。アルゴンイオンはセルフバイアス電圧によってエネルギーを得るが、プラズマ中で基板に衝突する直前のアルゴンの速度はエネルギーが大きいほど大きい。しかもプラズマ中のアルゴンイオン密度はほぼ一定であるから、単位時間に入射するアルゴンイオン量はエネルギーに概ね比例し、したがってその時間積分は入射イオン総量とみなすことができる。
【００３７】
そこでセルフバイアス電圧のオーバーシュートがあると、オーバーシュート波形が処理する基板毎に異なるため、電圧の時間積分値すなわち、エッチング量も異なってくる。したがってオーバーシュートがある場合にはエッチング量が安定しないことになる。イグニッションステップの波形を安定化させる手法を次に説明する。
【００３８】
図４はプラズマを励起させる高周波電源２２への電圧印加をバイアス用高周波電源２４への電圧印加より遅くした場合のセルフバイアス電圧波形を示しており、プラズマ発火時のセルフバイアスのオーバーシュート及び波形の乱れが発生する。それに対し、図５はプラズマを励起させる高周波電源２２への電圧印加をバイアス用高周波電源２４への電圧印加より早くした場合のセルフバイアス電圧波形を示しており、プラズマ発火時のセルフバイアスのオーバーシュートを防止することができるため、エッチング量の高精度な制御を行うことが可能であることがわかった。
【００３９】
エッチング量の高精度な制御を行う別の方法を説明する。プラズマ発火時の圧力の違いによるセルフバイアス波形の違いについて図６、図４を用いて説明をする。図６は図４の場合とイグニッション時のアルゴン圧力が異なるだけで、他の条件は同じである。図４でのイグニッション時のアルゴン圧力は、１．３３３２２×１０-1Ｐａ（以下「１ｍＴｏｒｒ」という）以上であり、図６でのアルゴン圧力は１ｍＴｏｒｒ未満である。図６に示すように１ｍＴｏｒｒ未満でのプラズマ発火ではプラズマ源となるアルゴン量が少ないため、スムーズな発火が行われず、セルフバイアスの波形が安定するまでの時間が長くなる。それに対し図４のように１ｍＴｏｒｒ以上の発火ではセルフバイアスの波形を早く安定させることができる。また、イグニッション時のアルゴン圧力は、高くしすぎると、イグニッション時のエッチング量が増加し、高精度のエッチング量制御に不適当であるため、１．３３３２２Ｐａ（１０ｍＴｏｒｒ）以下が実使用上好ましい。
【００４０】
また、プラズマ発火前に、リアクター内を真空ポンプ１７により真空引きを行いながら、アルゴンガスを導入するが、このアルゴンガスを導入する前のリアクター内の真空度（圧力）によってもエッチング量の高精度な制御を行うことができる。図７は図４の場合とアルゴンガス導入前のリアクター内の真空度が異なるだけで、他の条件は同じである。図７はアルゴンガス導入前のリアクター内の圧力が１．３３３２２×１０-4Ｐａ（以下「１×１０-6Ｔｏｒｒ」という）を超えた悪い真空度の場合のバイアス波形であり、チャンバー内の水分等の残留ガスの影響で安定した放電をさせることができない。それに対し、図４はアルゴンガス導入前のリアクター内の圧力が１×１０-6Ｔｏｒｒ以下の場合のバイアス波形であり、イグニッションステップ以降はバイアスが安定していることがわかる。したがって、アルゴンガス導入前のリアクター内の圧力を１×１０-6Ｔｏｒｒ以下とすることにより、ウエハ毎のエッチング量のばらつきを抑えることが可能である。アルゴンガス導入前のリアクター内の圧力は１×１０-6Ｔｏｒｒ以下であれば、低ければ低いほど好ましいが、使用設備の実現可能な低い圧力に設定することが望ましい。現在の設備では、１．３３３２２×１０-8Ｐａ（１×１０-10 Ｔｏｒｒ）程度まで可能である。
【００４１】
以上、微細な半導体集積回路装置の製造において、自然酸化膜を除去するアルゴンプラズマ処理での、高精度エッチング条件を述べたが、この技術はそれぞれ最初に述べたセルフバイアス電圧の絶対値を１００Ｖ以上に設定する条件と組み合わせて用いることにより、前述のようにアスペクト比の高い凹部に成長した自然酸化膜を効率よくかつ良好にスパッタエッチングすることが可能である。
【００４２】
なお、上記では、図３のように、２つの高周波電力（電源２２，２４）を用いた２周波電源のアルゴンプラズマ処理装置を用いて説明したが、１つの高周波電力（電源）を用いた１周波電源のアルゴンプラズマ処理装置を用いても同様である。この装置の概要を図８に示す。この図８の装置は、上部電極３１を備えた一般に平行平板型と呼ばれるプラズマ処理装置であり、図３のプラズマ処理装置との主な違いは、プラズマ密度制御用の石英ドーム１３、誘導結合コイル２０およびプラズマ誘起用高周波電源２２を持たないことである。この装置でのセルフバイアスはチャンバー圧力、バイアスパワーで制御可能である。なお、プラズマ密度の制御機構をもつ図３のような２周波電源形式の方がより高精度なプラズマ制御が可能であり、したがってより高精度なエッチング制御が可能であるため、アルゴンスパッタエッチチャンバーの主流は図３のような装置構成となっている。
【００４３】
【発明の効果】
以上のように本発明によれば、半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にすることで、アルゴンイオンの半導体基板方向への直進性が向上するため、凹部のアスペクト比が０．５以上の高アスペクト比の場合でも、その底部のコンタクト領域または拡散層領域の表面に存在する絶縁膜を効率よくかつ良好に除去することができる。
【００４４】
さらに、アルゴンプラズマを励起させる高周波電力を、半導体基板へ印加する高周波電力よりも早く印加すること、アルゴンプラズマを励起させる高周波電力を印加する際のアルゴン圧力が１．３３３２２×１０-1Ｐａ以上であること、アルゴンプラズマを励起するためのアルゴンを処理室に導入する前の処理室内の圧力が１．３３３２２×１０-4Ｐａ以下であることにより、エッチング量の高精度な制御を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の製造方法を示す工程断面図。
【図２】本発明の実施の形態における半導体装置の製造方法を示す工程断面図。
【図３】本発明の実施の形態において用いる誘導結合コイルを用いたアルゴンプラズマ処理装置の概要図。
【図４】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図５】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図６】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図７】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図８】本発明の実施の形態において用いる他のアルゴンプラズマ処理装置の概要図。
【符号の説明】
１ シリコン基板（半導体基板）
２ 素子分離膜
３ 拡散層
４ ゲート電極
５ サイドウォール絶縁膜
６ 層間絶縁膜
７ コンタクトホール底部
８ 密着層
９ ＣＶＤタングステン膜
１０ アルミニウム合金配線
１１ 金属シリサイド層
１２ 真空チャンバー
１３ 石英ドーム
１４ ステージ
１５ 半導体基板
１６ 真空配管
１７ 真空ポンプ
１８ ガス配管
１９ マスフローコントローラ
２０ 誘導結合コイル
２１ 導電物
２２ プラズマ誘起用高周波電源
２３ 電気的接地点（アース）
２４ バイアス用高周波電源
２５ マッチング回路
２６ ブロッキングコンデンサ
２７ セルフバイアス測定用電位計
２８ プラズマ発火ステップ
２９ プラズマエッチング処理ステップ
３１ 上部電極
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、タングステン膜を利用したコンタクトホールやヴィアホールの埋め込みプロセスや、金属シリサイド形成時における金属堆積前のシリコン基板表面処理に有効な技術に関するものである。
【０００２】
【従来の技術】
従来から、半導体集積回路の配線材料としてはアルミニウムが使用されてきており、近年では半導体集積回路の微細化が進むなかで配線を多層化してきている。そのような半導体集積回路においては、配線と配線を接続するためにコンタクトホールあるいはヴィアホールを用いており、さらにタングステンを埋め込む手法が用いられている。このタングステンにより配線間を接続する。
【０００３】
また、半導体集積回路のゲート電極のシリコン層や拡散層のシリコンと金属間のコンタクト抵抗を低減する目的でシリコン上に金属シリサイド化合物を形成する手法が用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体集積回路の素子パターンがより一層微細化する中で、タングステンによる配線間の接続が困難になりつつある。タングステンにより配線間の接続を行う場合、通常、まず下層配線層のコンタクト表面をＡｒプラズマ処理によりプリクリーニングした後、Ｔｉ、ＴｉＮなどからなる密着層を形成し、それに続いてＷ膜を成長させ、最後に上層配線を形成する。しかし微細化が進み、アスペクト比の高いコンタクトホールやヴィアホールでは、その底部にある拡散層や下層配線の表面を十分にクリーニングすることが困難であり、拡散層や下層配線表面の自然酸化膜が除去されずに一部残ってしまうことがある。この結果、半導体集積回路のコンタクトホールや、ヴィアホールの抵抗上昇が起きたり、エレクトロマイグレーションやストレスマイグレーションなどのような多層配線の信頼性が劣化したりする。
【０００５】
一方、シリサイド形成時の金属堆積前のシリコン基板上のＡｒプラズマ処理においても、微細化に伴いゲート電極の高さが減少しない割にはゲート電極間隔が狭くなるので、ゲート電極間の拡散層にＡｒイオンを均一に照射することが困難となり、ゲート電極間の拡散層表面の自然酸化膜が除去されずに一部残ってしまうことがある。この結果、拡散層上のシリサイドの形成が不均一になり、シリサイド配線の抵抗上昇、ゲート・ソース間のリークが発生する。
【０００６】
このようなことから、いずれの場合にも金属堆積前のＡｒプラズマ処理を適切に行う必要があるが、従来の技術では以上説明したように困難であった。
【０００７】
本発明は、以上のような問題点を解決し、コンタクトホールやヴィアホールあるいは隣接するゲート電極の間の凹部のアスペクト比が高い場合でも、凹部底面の絶縁膜の除去を良好に行うことができる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、処理室内で、第１の高周波電力を印加してアルゴンプラズマを励起し、第２の高周波電力を半導体基板に印加して半導体基板上に形成された凹部底面のコンタクト領域または拡散層領域に対しアルゴンプラズマ処理を行うことにより、コンタクト領域または拡散層領域の表面に存在する絶縁膜を除去する工程を有する半導体装置の製造方法であって、アルゴンプラズマ処理は、第１の高周波電力の印加を第２の高周波電力の印加よりも早くし、かつ第２の高周波電力によって半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にして行い、及び第１の高周波電力を印加する際のアルゴン圧力は１．３３３２２×１０ -1 Ｐａ以上であることを特徴とする。ここで、凹部底面のコンタクト領域とは、例えば、コンタクトホール底面の拡散層あるいはヴィアホール底面の下層配線を指し、凹部底面の拡散層領域とは、例えば、隣接するゲート電極の間の拡散層を指す。
【０００９】
この請求項１の製造方法によれば、半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にすることで、アルゴンイオンの半導体基板方向への直進性が向上するため、凹部のアスペクト比が０．５以上の高アスペクト比の場合でも、その底面のコンタクト領域または拡散層領域の表面に存在する絶縁膜を効率よくかつ良好に除去することができる。
また、アルゴンプラズマを励起させる第１の高周波電力を、半導体基板へ印加する第２の高周波電力よりも早く印加することで、プラズマ発火時のセルフバイアス電圧のオーバーシュートを防止することができ、エッチング量の高精度な制御を行うことが可能となる。
さらに、スムーズなプラズマの発火が行われ、セルフバイアス電圧を早く安定させることができ、エッチング量のより高精度な制御を行うことが可能となる。
【００１０】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、半導体基板に印加されるセルフバイアス電圧の絶対値は５００Ｖ以下であることを特徴とする。
【００１２】
請求項３記載の半導体装置の製造方法は、請求項１または２記載の半導体装置の製造方法において、第１の高周波電力を印加する際のアルゴン圧力は１．３３３２２Ｐａ以下であることを特徴とする。
【００１４】
請求項４記載の半導体装置の製造方法は、請求項１，２または３記載の半導体装置の製造方法において、アルゴンプラズマを励起するためのアルゴンを処理室に導入する前の処理室内の圧力が１．３３３２２×１０-4Ｐａ以下であることを特徴とする。
【００１５】
この請求項４の製造方法の特徴により、プラズマの発火のあとのエッチング処理時のセルフバイアス電圧を安定させることができ、エッチング量のより高精度な制御を行うことが可能となる。
【００１６】
【発明の実施の形態】
本発明の半導体装置の製造方法を以下に図面を参照しながら説明する。図１は、本発明の実施の形態における半導体装置の製造方法を示す工程断面図であり、ＭＯＳトランジスタの横にコンタクトが形成された部分を示したものである。図１（Ａ）はこの半導体装置の製造途中段階にある半導体基板の断面図を示しており、コンタクトホール底部にアルゴンプラズマ処理を行う半導体基板状態を示している。また図１（Ｂ）は配線形成後の半導体基板の断面図である。
【００１７】
図１（Ａ）において、シリコン単結晶からなるシリコン基板１上には、例えば、ＳｉＯ2 からなる埋め込み素子分離膜２及びゲート電極４が形成されている。ゲート電極４の側壁には例えばＳｉＯ2 からなるサイドウォール絶縁膜５が形成されている。ゲート電極４を挟んでその両側のシリコン基板１には例えば、ＭＯＳトランジスタのソース及びドレインを構成する拡散層３，すなわち高濃度のｎ型またはｐ型の半導体領域が形成されており、ＭＯＳトランジスタ動作時のＯＮ抵抗を低減したり、コンタクトホール底部７における金属配線と拡散層３との接触抵抗（コンタクト抵抗）の低減を実現する。
【００１８】
コンタクトホールの形成には、サイドウォール絶縁膜５形成後に、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などのボロンを含ませた層間絶縁膜６を堆積した後、ホトレジスト（図示せず）をマスクとして用いて層間絶縁膜６の一部をエッチングし開口する。このコンタクトホールはアスペクト比が２以上ある。次に、コンタクトホール底部７、すなわち配線層としても作用する拡散層３の表面に成長する自然酸化膜をアルゴンプラズマ処理によりエッチング除去する。
【００１９】
この後、図１（Ｂ）に示すように、コンタクトホール開口部にコリメーションスパッタ法やイオンメタルプラズマ法などの指向性スパッタを用いてＴｉＮ／ＴｉあるいはＷなどの密着層８を形成する。ここでイオンメタルプラズマ法は、通常のマグネトロン方式のスパッタリング機構に、チャンバーの周囲に設置した誘導結合コイルにより、アルゴンプラズマを発生させ、基板にセルフバイアス電圧を与える構成を追加した装置を用いる。この方法では、アルゴンイオンでスパッタされた金属粒子は一般に電気的に中性であるが、誘導結合コイルで発生したプラズマによりイオン化される。このイオン化された金属粒子がセルフバイアスにより加速され、基板に方向性を持って入射するというものである。したがってこれらの方法によれば、高アスペクト比のコンタクトホールの底面にも充分に密着層８を形成できる。
【００２０】
この密着層８は続いて行うＣＶＤタングステン膜９堆積の下地膜として必要なものであり、ＣＶＤタングステン膜９とシリコン基板１や層間絶縁膜６との密着性を向上させることや、ＣＶＤタングステン膜９堆積時に用いるＷＦ6 ガスとシリコン基板１との反応を抑制するバリアメタルとして重要なものである。
【００２１】
次にＣＶＤタングステン膜（ＣＶＤ法により形成したタングステン膜）９を全面に形成し、コンタクトホールへの埋め込みを行う。このＣＶＤタングステン膜９をＣＭＰ法またはエッチバック法によりコンタクトホール以外の部分を除去し、コンタクトホールにＷプラグを形成する。この上層にアルミニウム合金配線１０を形成する。このアルミニウム合金配線１０はコンタクトホールを介して拡散層３と電気的に接続される。
【００２２】
本実施の形態における製造方法では、コンタクトホール底部７の表面のアルゴンプラズマ処理に特徴があり、これについて詳しい説明を行う。アルゴンイオンによるプラズマ処理においては、通常のようにウエハ上には高周波印加によるセルフバイアスが発生しており、アルゴンイオンはこのセルフバイアスによりウエハ方向へ加速される。このセルフバイアス電圧の絶対値を１００Ｖ以上になるように高周波電力などを設定することで、アルゴンイオンのウエハ方向への直進性が増加し、コンタクトホール底部７の自然酸化膜を効率よくかつ良好にスパッタエッチングすることができ、コンタクトホールでの抵抗の上昇を防止できる。以上の例はコンタクトホールでのアルゴンプラズマ処理について説明したが、ヴィアホールでの適用でも同様である。
【００２３】
本発明の特徴とするアルゴンプラズマ処理は半導体装置の別の部分にも適用することができる。図２は、本発明の実施の形態における半導体装置の製造方法を示す工程断面図であり、図２（Ａ）はアルゴンプラズマ処理を行う際の半導体基板断面図を示しており、図２（Ｂ）はシリサイド形成後の半導体基板断面図である。
【００２４】
図２（Ａ）において、シリコン単結晶からなるシリコン基板１上には、ゲート絶縁膜（図示せず）を介してポリシリコンからなるゲート電極４が形成されている。このゲート電極４の間隔とゲート電極４の高さに関するアスペクト比（ｂ／ａ）は０．５以上である。ゲート電極４の側壁には例えばＳｉＯ2 からなるサイドウォール絶縁膜５が形成されている。ゲート電極４の両側のシリコン基板１には例えば、ＭＯＳトランジスタのソース及びドレインを構成する拡散層３，すなわち高濃度のｎ型またはｐ型の半導体領域が形成されており、ＭＯＳトランジスタ動作時のＯＮ抵抗を低減したり、拡散層３と拡散層３上に形成される金属との接触抵抗の低減を実現する。
【００２５】
この後、シリコン基板１上へのアルゴンプラズマ処理により、ゲート電極４表面上及び、拡散層３上の自然酸化膜の除去を行う。このプラズマ処理は、図２（Ｂ）に示すように続いて行う金属膜堆積とシリコン基板１との、加熱による金属シリサイド（金属とシリコンの化合物）形成を行うために必要なものであり、シリコン上に均一な膜厚の金属シリサイドを形成すること目的としている。アルゴンプラズマ処理された面に金属膜を堆積し、金属とシリコンとが固相拡散反応する温度での加熱を行い、金属シリサイドを形成する。この際、拡散反応はシリコンと金属が接触している面でのみ行われる。
【００２６】
次にアンモニア過酸化水素混合水等の金属のエッチングレートとシリサイドのエッチングレート比が大きいウェット処理により、サイドウォール絶縁膜５上に反応せずに残った金属除去を行う。このようにして、図２（Ｂ）に示すようにゲート電極４上と、シリコン拡散層３上にのみ金属シリサイド層１１を形成する。
【００２７】
次に以上の工程で使用されたアルゴンプラズマ処理について説明をする。アルゴンイオンによるプラズマ処理において、ウエハ上には高周波印加によるセルフバイアスが発生しており、アルゴンイオンはこのセルフバイアスによりウエハ方向へ加速される。このセルフバイアス電圧の絶対値を１００Ｖ以上に設定することで、アルゴンイオンのウエハ方向への直進性が増加し、図２（Ａ）における、ゲート電極４間の拡散層３上のようなアスペクト比の大きい狭いスペース部分に成長した自然酸化膜でも効率よくかつ良好にスパッタエッチングすることが可能である。
【００２８】
スパッタエッチングにより自然酸化膜の良好な除去が行われていない場合は、シリコンと金属の反応が均一に進まず、均一な膜厚のシリサイド形成ができないが、本実施の形態におけるアルゴンプラズマ処理では、アルゴンイオンが基板上まで加速されて効率よく到達し均一なエッチングが行われているため、均一な膜厚の金属シリサイド層１１を形成することが可能となる。
【００２９】
以上に説明した様に、アルゴンプラズマ処理において、半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上に保つことにより、アスペクト比が０．５以上の凹部（コンタクトホール，ヴィアホールや狭スペースのゲート電極間など）の底部の自然酸化膜を効率よくかつ良好にエッチングでき、高アスペクト比のコンタクトホールやヴィアホールにおいて安定した接触抵抗を得る事ができ、また、狭い間隔のゲート電極間の拡散層上にシリサイド層を形成する場合には均一なシリサイド層を形成する事ができ、安定した抵抗値を得ることができる。従来は、セルフバイアス電圧を−５０〜−８０Ｖとしており、このような場合、不均一なシリサイド層になってしまっていた。
【００３０】
なお、上記では、アルゴンプラズマ処理におけるセルフバイアス電圧の絶対値を１００Ｖ以上としたが、その上限値については、セルフバイアス電圧の絶対値が大きくなるほど半導体基板へのダメージが大きくなるため、そのダメージによって半導体装置の特性に悪影響を及ぼさない値がよい。また、図３のような、２周波電源の設備では、安定なプラズマを制御可能なセルフバイアス電圧の絶対値の上限値は現在のところ５００Ｖであるので、その値をアルゴンプラズマ処理におけるセルフバイアス電圧の絶対値の上限値と考えることができる。
【００３１】
このアルゴンプラズマ処理によるエッチング量を高精度に制御するためにはある一定の条件が存在するが、その条件について次に説明を行う。
【００３２】
まず最初にアルゴンプラズマ処理装置例として誘導結合プラズマによるアルゴンプラズマ処理装置の概要と動作について図３を用いて説明する。図３において、真空チャンバー１２と石英ドーム１３により形成されたリアクター（処理室）は、真空配管１６を介して真空ポンプ１７により真空引きされる。リアクター内には半導体基板１５を保持する為のステージ１４が設置されており、このステージ１４にはセルフバイアスを発生させる為のブロッキングコンデンサ２６、高周波でのマッチングを行うためのマッチング回路２５、バイアス高周波電力を供給する為のバイアス用高周波電源２４が導電物２１を介して接続されている。また、２３は電気的接地点（アース）であり、２７はセルフバイアスの電位を測定する為の電位計である。
【００３３】
リアクター上部には高密度プラズマを発生させる為に半球状の石英ドーム１３と誘導結合コイル２０が設置されており、コイル２０にはプラズマ誘起用高周波電源２２が導電物２１を介して接続されている。アルゴンガスはガス配管１８を通してリアクター内に導入され、アルゴンガスの流量はマスフローコントローラ１９により制御される。
【００３４】
次にこのプラズマ処理装置の動作について説明する。リアクター内を真空ポンプ１７により真空引きを行いながら、マスフローコントローラ１９によりガス配管１８を通してリアクター内にアルゴンガスを導入する。次にプラズマ誘起用高周波電源２２、バイアス用高周波電源２４に電圧を印加し、プラズマ発火を行う。次にアルゴン流量、各高周波パワーを所望のプロセス性能（エッチング特性）が得られる条件に設定し、半導体基板１５のプラズマ処理を行う。
【００３５】
このようなプラズマ処理時の、電位計２７で測定したセルフバイアス電圧の時間変化を図４、図５、図６および図７に示す。各図において、２８の区間はプラズマの発火ステップ（イグニッションステップ）を示し、２９の区間は自然酸化膜などのプラズマエッチング処理ステップを示す。各図においては、プラズマの発火ステップの条件が異なるものである。図によってはセルフバイアス電圧のオーバーシュートがみられるが、これをできるだけ避け、安定化させることにより、実験的にはウエハ毎のエッチング量のばらつきを抑え、高精度に制御することができる。その理由は以下のように説明できる。
【００３６】
セルフバイアス電圧の絶対値は、アルゴンイオン入射エネルギーに対応し、セルフバイアス電圧を時間で積分したものは概ね半導体基板に入射されたアルゴンイオンの総量、つまりエッチング量とみなすことができる。アルゴンイオンはセルフバイアス電圧によってエネルギーを得るが、プラズマ中で基板に衝突する直前のアルゴンの速度はエネルギーが大きいほど大きい。しかもプラズマ中のアルゴンイオン密度はほぼ一定であるから、単位時間に入射するアルゴンイオン量はエネルギーに概ね比例し、したがってその時間積分は入射イオン総量とみなすことができる。
【００３７】
そこでセルフバイアス電圧のオーバーシュートがあると、オーバーシュート波形が処理する基板毎に異なるため、電圧の時間積分値すなわち、エッチング量も異なってくる。したがってオーバーシュートがある場合にはエッチング量が安定しないことになる。イグニッションステップの波形を安定化させる手法を次に説明する。
【００３８】
図４はプラズマを励起させる高周波電源２２への電圧印加をバイアス用高周波電源２４への電圧印加より遅くした場合のセルフバイアス電圧波形を示しており、プラズマ発火時のセルフバイアスのオーバーシュート及び波形の乱れが発生する。それに対し、図５はプラズマを励起させる高周波電源２２への電圧印加をバイアス用高周波電源２４への電圧印加より早くした場合のセルフバイアス電圧波形を示しており、プラズマ発火時のセルフバイアスのオーバーシュートを防止することができるため、エッチング量の高精度な制御を行うことが可能であることがわかった。
【００３９】
エッチング量の高精度な制御を行う別の方法を説明する。プラズマ発火時の圧力の違いによるセルフバイアス波形の違いについて図６、図４を用いて説明をする。図６は図４の場合とイグニッション時のアルゴン圧力が異なるだけで、他の条件は同じである。図４でのイグニッション時のアルゴン圧力は、１．３３３２２×１０-1Ｐａ（以下「１ｍＴｏｒｒ」という）以上であり、図６でのアルゴン圧力は１ｍＴｏｒｒ未満である。図６に示すように１ｍＴｏｒｒ未満でのプラズマ発火ではプラズマ源となるアルゴン量が少ないため、スムーズな発火が行われず、セルフバイアスの波形が安定するまでの時間が長くなる。それに対し図４のように１ｍＴｏｒｒ以上の発火ではセルフバイアスの波形を早く安定させることができる。また、イグニッション時のアルゴン圧力は、高くしすぎると、イグニッション時のエッチング量が増加し、高精度のエッチング量制御に不適当であるため、１．３３３２２Ｐａ（１０ｍＴｏｒｒ）以下が実使用上好ましい。
【００４０】
また、プラズマ発火前に、リアクター内を真空ポンプ１７により真空引きを行いながら、アルゴンガスを導入するが、このアルゴンガスを導入する前のリアクター内の真空度（圧力）によってもエッチング量の高精度な制御を行うことができる。図７は図４の場合とアルゴンガス導入前のリアクター内の真空度が異なるだけで、他の条件は同じである。図７はアルゴンガス導入前のリアクター内の圧力が１．３３３２２×１０-4Ｐａ（以下「１×１０-6Ｔｏｒｒ」という）を超えた悪い真空度の場合のバイアス波形であり、チャンバー内の水分等の残留ガスの影響で安定した放電をさせることができない。それに対し、図４はアルゴンガス導入前のリアクター内の圧力が１×１０-6Ｔｏｒｒ以下の場合のバイアス波形であり、イグニッションステップ以降はバイアスが安定していることがわかる。したがって、アルゴンガス導入前のリアクター内の圧力を１×１０-6Ｔｏｒｒ以下とすることにより、ウエハ毎のエッチング量のばらつきを抑えることが可能である。アルゴンガス導入前のリアクター内の圧力は１×１０-6Ｔｏｒｒ以下であれば、低ければ低いほど好ましいが、使用設備の実現可能な低い圧力に設定することが望ましい。現在の設備では、１．３３３２２×１０-8Ｐａ（１×１０-10 Ｔｏｒｒ）程度まで可能である。
【００４１】
以上、微細な半導体集積回路装置の製造において、自然酸化膜を除去するアルゴンプラズマ処理での、高精度エッチング条件を述べたが、この技術はそれぞれ最初に述べたセルフバイアス電圧の絶対値を１００Ｖ以上に設定する条件と組み合わせて用いることにより、前述のようにアスペクト比の高い凹部に成長した自然酸化膜を効率よくかつ良好にスパッタエッチングすることが可能である。
【００４２】
なお、上記では、図３のように、２つの高周波電力（電源２２，２４）を用いた２周波電源のアルゴンプラズマ処理装置を用いて説明したが、１つの高周波電力（電源）を用いた１周波電源のアルゴンプラズマ処理装置を用いても同様である。この装置の概要を図８に示す。この図８の装置は、上部電極３１を備えた一般に平行平板型と呼ばれるプラズマ処理装置であり、図３のプラズマ処理装置との主な違いは、プラズマ密度制御用の石英ドーム１３、誘導結合コイル２０およびプラズマ誘起用高周波電源２２を持たないことである。この装置でのセルフバイアスはチャンバー圧力、バイアスパワーで制御可能である。なお、プラズマ密度の制御機構をもつ図３のような２周波電源形式の方がより高精度なプラズマ制御が可能であり、したがってより高精度なエッチング制御が可能であるため、アルゴンスパッタエッチチャンバーの主流は図３のような装置構成となっている。
【００４３】
【発明の効果】
以上のように本発明によれば、半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にすることで、アルゴンイオンの半導体基板方向への直進性が向上するため、凹部のアスペクト比が０．５以上の高アスペクト比の場合でも、その底部のコンタクト領域または拡散層領域の表面に存在する絶縁膜を効率よくかつ良好に除去することができる。
【００４４】
さらに、アルゴンプラズマを励起させる高周波電力を、半導体基板へ印加する高周波電力よりも早く印加すること、アルゴンプラズマを励起させる高周波電力を印加する際のアルゴン圧力が１．３３３２２×１０-1Ｐａ以上であること、アルゴンプラズマを励起するためのアルゴンを処理室に導入する前の処理室内の圧力が１．３３３２２×１０-4Ｐａ以下であることにより、エッチング量の高精度な制御を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の製造方法を示す工程断面図。
【図２】本発明の実施の形態における半導体装置の製造方法を示す工程断面図。
【図３】本発明の実施の形態において用いる誘導結合コイルを用いたアルゴンプラズマ処理装置の概要図。
【図４】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図５】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図６】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図７】アルゴンプラズマ処理時のセルフバイアス電圧の時間変化図。
【図８】本発明の実施の形態において用いる他のアルゴンプラズマ処理装置の概要図。
【符号の説明】
１ シリコン基板（半導体基板）
２ 素子分離膜
３ 拡散層
４ ゲート電極
５ サイドウォール絶縁膜
６ 層間絶縁膜
７ コンタクトホール底部
８ 密着層
９ ＣＶＤタングステン膜
１０ アルミニウム合金配線
１１ 金属シリサイド層
１２ 真空チャンバー
１３ 石英ドーム
１４ ステージ
１５ 半導体基板
１６ 真空配管
１７ 真空ポンプ
１８ ガス配管
１９ マスフローコントローラ
２０ 誘導結合コイル
２１ 導電物
２２ プラズマ誘起用高周波電源
２３ 電気的接地点（アース）
２４ バイアス用高周波電源
２５ マッチング回路
２６ ブロッキングコンデンサ
２７ セルフバイアス測定用電位計
２８ プラズマ発火ステップ
２９ プラズマエッチング処理ステップ
３１ 上部電極
Claims (4)
- 処理室内で、第１の高周波電力を印加してアルゴンプラズマを励起し、第２の高周波電力を半導体基板に印加して前記半導体基板上に形成された凹部底面のコンタクト領域または拡散層領域に対しアルゴンプラズマ処理を行うことにより、前記コンタクト領域または拡散層領域の表面に存在する絶縁膜を除去する工程を有する半導体装置の製造方法であって、
前記アルゴンプラズマ処理は、前記第１の高周波電力の印加を前記第２の高周波電力の印加よりも早くし、かつ前記第２の高周波電力によって前記半導体基板に印加されるセルフバイアス電圧の絶対値を１００Ｖ以上にして行い、及び前記第１の高周波電力を印加する際のアルゴン圧力は１．３３３２２×１０-1Ｐａ以上であることを特徴とする半導体装置の製造方法。 - 前記半導体基板に印加されるセルフバイアス電圧の絶対値は５００Ｖ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第１の高周波電力を印加する際のアルゴン圧力は１．３３３２２Ｐａ以下であることを特徴とする請求項１または２記載の半導体装置の製造方法。
- アルゴンプラズマを励起するためのアルゴンを処理室に導入する前の前記処理室内の圧力が１．３３３２２×１０-4Ｐａ以下であることを特徴とする請求項１，２または３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315122A JP4260352B2 (ja) | 2000-10-16 | 2000-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315122A JP4260352B2 (ja) | 2000-10-16 | 2000-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124485A JP2002124485A (ja) | 2002-04-26 |
| JP4260352B2 true JP4260352B2 (ja) | 2009-04-30 |
Family
ID=18794270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000315122A Expired - Fee Related JP4260352B2 (ja) | 2000-10-16 | 2000-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4260352B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056567A (ja) * | 2002-10-17 | 2010-03-11 | Tokyo Electron Ltd | 成膜方法 |
| WO2005015622A1 (ja) * | 2003-08-11 | 2005-02-17 | Tokyo Electron Limited | 成膜方法 |
-
2000
- 2000-10-16 JP JP2000315122A patent/JP4260352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124485A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897713A (en) | Plasma generating apparatus | |
| US6867141B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| US20070000870A1 (en) | Plasma processing method | |
| KR100876010B1 (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| KR101894613B1 (ko) | 플라즈마 에칭 방법 | |
| JP4024636B2 (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
| JP2003023000A (ja) | 半導体装置の製造方法 | |
| JP3400918B2 (ja) | 半導体装置の製造方法 | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| JP2007251105A (ja) | 半導体装置及びその製造方法 | |
| KR100838502B1 (ko) | 반도체 장치의 제조 방법 | |
| US20190237331A1 (en) | Metal hard mask layers for processing of microelectronic workpieces | |
| US5462890A (en) | Method for making a tungsten plug of a semiconductor device | |
| JPH08186111A (ja) | 接続孔の形成方法 | |
| JP4260352B2 (ja) | 半導体装置の製造方法 | |
| US6281116B1 (en) | Method of manufacturing a semiconductor device | |
| US6506687B1 (en) | Dry etching device and method of producing semiconductor devices | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP4128365B2 (ja) | エッチング方法及びエッチング装置 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JP3190098B2 (ja) | 半導体装置の製造方法 | |
| JP3225696B2 (ja) | 成膜方法 | |
| US20230395385A1 (en) | Plasma etching tools and systems | |
| JP2003163205A (ja) | 酸化膜エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |