JP4258560B2

JP4258560B2 - 多出力スイッチング電源装置

Info

Publication number: JP4258560B2
Application number: JP2007170906A
Authority: JP
Inventors: 羊一京野
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2007-06-28
Filing date: 2007-06-28
Publication date: 2009-04-30
Anticipated expiration: 2027-06-28
Also published as: CN101548457A; US20100109434A1; CN101548457B; KR101045980B1; US8063507B2; JP2009011095A; KR20090048639A; WO2009001703A1

Description

本発明は、複数の出力を有する多出力スイッチング電源装置に関する。

図１２は従来の多出力スイッチング電源装置の構成を示す回路図である。この多出力スイッチング電源装置において、入力電圧Ｖｉｎは商用電源の交流電圧を整流平滑した直流電圧からなり、入力電圧Ｖｉｎ間には、トランスＴ１の１次巻線Ｐ１と例えばＭＯＳＦＥＴからなるスイッチング素子Ｑ１とが直列に接続されている。制御回路１１は、スイッチング素子Ｑ１のオン／オフを制御する。

また、トランスＴ１の２次側には、トランスＴ１の１次巻線Ｐ１の電圧に対して逆相の電圧が発生するように巻回された２次巻線Ｓ１に接続された整流平滑回路が設けられている。整流平滑回路は、ダイオードＤ１と平滑コンデンサＣ１とから構成され、トランスＴ１の２次巻線Ｓ１に誘起された電圧を整流及び平滑し、第１出力端子から第１出力電圧Ｖｏ１として出力する。

第１出力電圧Ｖｏ１を取り出すコンバータは、フライバックコンバータとして一般的に知られており、スイッチング素子Ｑ１のオン期間にトランスＴ１の１次巻線Ｐ１に励磁エネルギーを蓄積し、スイッチング素子Ｑ２がオフした後に、ダイオードＤ１を通して出力にエネルギーを放出する。帰還回路１０は、第１出力電圧Ｖｏ１と基準電圧との誤差信号を１次側の制御回路１１にフィードバックし、制御回路１１は、誤差信号に応じてスイッチング素子Ｑ１のオン幅を調整して第１出力電圧Ｖｏ１を所定値に制御する。

第２出力電圧Ｖｏ２、第３出力電圧Ｖｏ３は、フライバックコンバータの第１出力端子に接続された、例えば降圧チョッパなどのＤＣ／ＤＣコンバータ２１，２２により取り出される。

この多出力スイッチング電源装置によれば、３つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３ともに精度良く取り出せるが、第２出力電圧Ｖｏ２、第３出力電圧Ｖｏ３を取り出すためにＤＣ／ＤＣコンバータ２１，２２はスイッチング素子、チョークコイル、コントロールＩＣといった部品がそれぞれ必要になり、コスト及び実装面積の増大を招く、さらに、大電流が流れている経路をスイッチング素子によりオン，オフするため、過大なスイッチング損失が発生するほかに、ノイズの発生も避けられない。また、回路間の干渉を防ぐために各出力間を絶縁する必要がある場合などは、この回路構成を採用することはできない。

図１３は、従来の多出力スイッチング電源装置の他の一例の構成を示す回路図である。この多出力スイッチング電源装置では、トランスＴ１、スイッチング素子Ｑ１、整流平滑回路Ｄ１，Ｃ１、帰還回路１０−１、制御回路１１−１から構成される第１コンバータと、トランスＴ２、スイッチング素子Ｑ２、整流平滑回路Ｄ２，Ｃ２、帰還回路１０−２、制御回路１１−２から構成される第２コンバータと、トランスＴ３、スイッチング素子Ｑ３、整流平滑回路Ｄ３，Ｃ３、帰還回路１０−３、制御回路１１−３から構成される第３コンバータとで構成したものである。即ち、各出力毎にフライバックコンバータで構成したものである。この回路構成によれば、各出力間を絶縁することができる。

しかしながら、図１３に示す多出力スイッチング電源装置によれば、図１２に示す多出力スイッチング電源装置と同様に、各出力毎にスイッチング素子、トランス、コントロールＩＣが必要になり、さらに各出力毎に各トランスの１次２次間の絶縁距離の確保が必要になる。このため、図１２に示す多出力スイッチング電源装置以上に実装スペースが必要になる。

また、この種の従来技術として、例えば、特許文献１に記載されたものが知られている。
特開２００３−２５９６４４号公報

上述したように、従来の多出力スイッチング電源装置では、２次側にレギュレータ（ＤＣ／ＤＣコンバータ２１，２２）を設ける構成では、レギュレータによるノイズ及び損失が増大し、部品の追加によるコスト及び実装面積が増大するという問題があり、さらに各出力を絶縁する必要がある場合には使用できない。

また、各出力毎にコンバータを分ける構成では、２次側にレギュレータを設ける構成以上に、実装スペースが必要になるという問題がある。

本発明は、安価な回路構成でそれぞれの出力の安定化を図ることができる多出力スイッチング電源装置を提供することにある。

上述した課題を解決するために、請求項１の発明は、少なくとも１次巻線と第１の２次巻線と第２の２次巻線とを有する第１トランス及び第２トランスと、前記第１トランスの１次巻線に直流電圧が印加される時間を調整する第１制御回路と、前記第１トランスの第１の２次巻線に発生した電圧を整流平滑して第１出力電圧を取り出す第１整流平滑回路と、前記第２トランスの１次巻線に直流電圧が印加される時間を調整する第２制御回路と、前記第２トランスの第１の２次巻線に発生した電圧を整流平滑して第２出力電圧を取り出す第２整流平滑回路と、前記第１トランスの第２の２次巻線と前記第２トランスの第２の２次巻線とが直列に接続された直列巻線の両端電圧を整流平滑して第３出力電圧を取り出す第３整流平滑回路と、前記第１制御回路によりオン／オフされる第１スイッチング素子と、前記第２制御回路によりオン／オフされる第２スイッチング素子と、前記第３整流平滑回路の第３出力電圧に応じて、前記第１スイッチング素子をオンするタイミングと前記第２スイッチング素子をオンするタイミングとの時間を変化させるオンタイミング制御信号を生成する第３制御回路とを有し、前記第１制御回路及び前記第２制御回路の各々は、前記第３制御回路からのオンタイミング制御信号に基づき、同一のスイッチング周波数で当該スイッチング素子をオン／オフさせることを特徴とする。

請求項２の発明は、少なくとも１次巻線と第１の２次巻線と第２の２次巻線とを有する第１トランス及び第２トランスと、前記第１トランスの１次巻線に直流電圧が印加される時間を調整する第１制御回路と、前記第１トランスの第１の２次巻線に発生した電圧を整流平滑して第１出力電圧を取り出す第１整流平滑回路と、前記第２トランスの１次巻線に直流電圧が印加される時間を調整する第２制御回路と、前記第２トランスの第１の２次巻線に発生した電圧を整流平滑して第２出力電圧を取り出す第２整流平滑回路と、前記第１トランスの第２の２次巻線と前記第２トランスの第２の２次巻線とが直列に接続された直列巻線の両端電圧を整流平滑して第３出力電圧を取り出す第３整流平滑回路と、前記第１制御回路によりオン／オフされる第１スイッチング素子と、前記第２制御回路によりオン／オフされる第２スイッチング素子と、前記第３整流平滑回路の第３出力電圧に応じて、前記第２スイッチング素子をオンするタイミングを変化させるオンタイミング制御信号を生成する第３制御回路とを有し、前記第２制御回路は、前記第１制御回路のスイッチング周波数に同期して動作するとともに、前記第３制御回路からのオンタイミング制御信号に基づき前記第２スイッチング素子をオン／オフさせることを特徴とする。

請求項３の発明は、請求項１記載の多出力スイッチング電源装置において、前記第３制御回路は、所定の周期でパルス電圧を発生する発振回路と、前記発振回路のパルス電圧に同期して第１トリガを発生する第１トリガ発生回路と、前記発振回路のパルス電圧が発生してから前記第３整流平滑回路の第３出力電圧に応じた期間経過後に第２トリガを発生する第２トリガ発生回路とを有し、前記オンタイミング制御信号として、前記第１トリガを前記第１制御回路に出力し、前記第２トリガを前記第２制御回路に出力することを特徴とする。

請求項４の発明は、請求項２記載の多出力スイッチング電源装置において、前記第３制御回路は、前記第１スイッチング素子がオンあるいはオフしてから前記第３整流平滑回路の第３出力電圧に応じた期間経過後に第２トリガを発生する第２トリガ発生回路を有し、前記オンタイミング制御信号として、前記第２トリガを前記第２制御回路に出力することを特徴とする。

請求項１の発明によれば、従来の３コンバータ方式の多出力スイッチング電源装置から１つのトランス、１つのスイッチング素子を削除できるので、安価な回路構成でそれぞれの出力の安定化を図ることができる多出力スイッチング電源装置を構成できる。

また、第３制御回路が誤差信号に応じて生成されたオンタイミング制御信号により第１スイッチング素子をオンするタイミングと第２スイッチング素子をオンするタイミングとをずらすことにより、第１トランスと第２トランスのエネルギーの放出期間が重複する期間を調整して、第３出力電圧を制御することができる。

請求項２の発明によれば、第３制御回路が誤差信号に応じて生成されたオンタイミング制御信号により第２スイッチング素子をオンするタイミングを変化させることにより、第１トランスと第２トランスのエネルギーの放出期間が重複する期間を調整して、第３出力電圧を制御することができる。

請求項３の発明、請求項４の発明によれば、オンタイミング制御信号を生成することができる。

以下、本発明の多出力スイッチング電源装置の実施例を図面を参照しながら詳細に説明する。

図１は本発明の実施例１に係る多出力スイッチング電源装置の構成を示す回路図である。この多出力スイッチング電源装置において、トランスＴ１ａ（第１トランス）は、１次巻線Ｐ１と第１の２次巻線Ｓ１と第２の２次巻線Ｓ３１とを有する。トランスＴ２ａ（第２トランス）は、１次巻線Ｐ２と第１の２次巻線Ｓ２と第２の２次巻線Ｓ３２とを有する。

入力電圧Ｖｉｎは商用電源の交流電圧を整流平滑した直流電圧からなり、入力電圧Ｖｉｎ間には、トランスＴ１ａの１次巻線Ｐ１と例えばＭＯＳＦＥＴからなるスイッチング素子Ｑ１とが直列に接続されている。制御回路１２−１(第１制御回路)は、所定の周波数でスイッチング素子Ｑ１のオン／オフを制御して直流電圧Ｖｉｎを交流電圧に変換して該交流電圧を第１トランスＴ１ａの１次巻線Ｐ１に印加する。

入力電圧Ｖｉｎ間にはトランスＴ２ａの１次巻線Ｐ２と例えばＭＯＳＦＥＴからなるスイッチング素子Ｑ２が直列に接続されている。制御回路１２−２(第２制御回路)は、前記所定の周波数でスイッチング素子Ｑ２のオン／オフを制御して直流電圧Ｖｉｎを交流電圧に変換して該交流電圧を第２トランスＴ２ａの１次巻線Ｐ２に印加する。

スイッチング素子Ｑ１，Ｑ２のドレイン−ソース間には、それぞれダイオードＤ４，Ｄ５が接続されている。ダイオードＤ４，Ｄ５は、スイッチング素子Ｑ１，Ｑ２のドレイン−ソース間の寄生容量であっても良い。

トランスＴ１ａの２次側には、トランスＴ１ａの１次巻線Ｐ１の電圧に対して逆相の電圧が発生するように巻回された第１の２次巻線Ｓ１に接続された整流平滑回路（第１整流平滑回路）が設けられている。整流平滑回路は、ダイオードＤ１と平滑コンデンサＣ１とから構成され、トランスＴ１ａの第１の２次巻線Ｓ１に誘起された電圧を整流及び平滑し、第１出力端子から第１出力電圧Ｖｏ１として出力する。

トランスＴ２ａの２次側には、トランスＴ２ａの１次巻線Ｐ２の電圧に対して逆相の電圧が発生するように巻回された第１の２次巻線Ｓ２に接続された整流平滑回路（第２整流平滑回路）が設けられている。整流平滑回路は、ダイオードＤ２と平滑コンデンサＣ２とから構成され、トランスＴ２ａの第１の２次巻線Ｓ２に誘起された電圧を整流及び平滑し、第２出力端子から第２出力電圧Ｖｏ２として出力する。

トランスＴ１ａの第２の２次巻線Ｓ３１は、トランスＴ１ａの第１の２次巻線Ｓ１の電圧に対して同相の電圧が発生するように巻回され、トランスＴ２ａの第２の２次巻線Ｓ３２は、トランスＴ２ａの第１の２次巻線Ｓ２の電圧に対して同相の電圧が発生するように巻回されている。

トランスＴ１ａの第２の２次巻線Ｓ３１とトランスＴ２ａの第２の２次巻線Ｓ３２とは直列に接続されて直列巻線を構成している。この直列巻線の両端間には、ダイオードＤ３と平滑コンデンサＣ３からなる整流平滑回路（第３整流平滑回路）が接続されている。整流平滑回路は、平滑コンデンサＣ３の両端電圧を第３出力電圧Ｖｏ３として第３出力端子から出力する。

帰還回路１０−１は、第１出力電圧Ｖｏ１と基準電圧との誤差信号を１次側の制御回路１２−１にフィードバックし、制御回路１２−１は、誤差信号に応じてスイッチング素子Ｑ１のオン幅を調整して第１出力電圧Ｖｏ１を所定電圧に制御する。帰還回路１０−２は、第２出力電圧Ｖｏ２と基準電圧との誤差信号を１次側の制御回路１２−２にフィードバックし、制御回路１２−２は、誤差信号に応じてスイッチング素子Ｑ２のオン幅を調整して第２出力電圧Ｖｏ２を所定電圧に制御する。

帰還回路１０−３は、第３出力電圧Ｖｏ３と基準電圧との誤差信号を１次側の制御回路１２−３にフィードバックする。制御回路１２−３(第３制御回路)は、誤差信号に応じて、スイッチング素子Ｑ１をオンするタイミングとスイッチング素子Ｑ２をオンするタイミングとの時間を変化させるオンタイミング制御信号としてのトリガＴｒｇ１（第１トリガ），Ｔｒｇ２（第２トリガ）を生成し、制御回路１２−１にトリガＴｒｇ１を出力し、制御回路１２−２にトリガＴｒｇ２を出力する。

図２は実施例１に係る多出力スイッチング電源装置の制御回路１２−３の内部回路図である。制御回路１２−３は、発振回路３１、ワンショットパルス発生回路３３（第１トリガ発生回路）、コンパレータ３５（第２トリガ発生回路）、フリップフロップ回路ＲＳ−ＦＦとを有する。フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑとコンパレータ３５の非反転入力端子との間には、抵抗Ｒ３１とダイオードＤ３１との並列回路が接続されている。コンパレータ３５の非反転入力端子とグランドとの間にはコンデンサＣ３１が接続されている。電源Ｖｃｃとグランドとの間にはフォトカプラＰＣ３１（フォトトランジスタ部分）と抵抗Ｒ３２との直列回路が接続されている。

このフォトカプラＰＣ３１は、帰還回路１０−３を構成するフォトカプラであり、第３出力電圧Ｖｏ３と基準電圧との誤差信号に応じて流れる電流が変化する。フォトカプラＰＣ３１と抵抗Ｒ３２との接続点にはコンパレータ３５の反転入力端子が接続されている。コンパレータ３５の出力端子はトリガＴｒｇ２を出力するとともに、フリップフロップ回路ＲＳ−ＦＦのリセット端子Ｒに接続されている。

次に、図２に示す制御回路１２−３の動作を図３のタイミングチャートを参照しながら説明する。

まず、時刻ｔ１において、発振回路３１が一定の周期でパルス電圧を発生すると、ワンショットパルス発生回路３３は、発振回路３１からのパルス電圧の立ち上がりによりワンショットパルスからなるトリガＴｒｇ１を生成して出力する。また、フリップフロップ回路ＲＳ−ＦＦは、発振回路３１からのパルス電圧をセット端子Ｓに入力し、パルス電圧の立ち上がりに同期して出力端子ＱにＨレベルを出力する。

出力端子ＱがＨレベルになると、抵抗Ｒ３１を通してコンデンサＣ３１が徐々に充電されていく。フォトカプラＰＣ３１は、第３出力電圧Ｖｏ３と基準電圧との誤差信号に応じて流れる電流が変化し、これに伴って抵抗Ｒ３２に発生する電圧が変化する。

時刻ｔ２において、コンデンサＣ３１の電圧が抵抗Ｒ３２の電圧に達すると、コンパレータ３５の出力はＨレベルになりトリガＴｒｇ２として出力される。

また、コンパレータ３５の出力がＨレベルになると、フリップフロップＲＳ−ＦＦの出力は、Ｌレベルとなり、コンデンサＣ３１の電圧は、ダイオードＤ３１を介して放電され、コンパレータ３５の出力がＬレベルになる。

トリガＴｒｇ２は、コンデンサＣ３１の放電時間やフリップフロップＲＳ−ＦＦ、コンパレータ３５の応答時間によりパルス電圧として生成される。以上の動作は発振回路３１から出力されるパルス電圧に同期して繰り返される。

このように、帰還回路１０−３からの帰還信号により、抵抗Ｒ３２に発生する電圧が変化するので、コンデンサＣ３１の電圧が抵抗Ｒ３２に達するまでの時間が変化する。即ち、トリガＴｒｇ１のタイミングｔ１とトリガＴｒｇ２のタイミングｔ２との時間（ｔ２−ｔ１）を調整することができる。

図４は本発明の実施例１に係る多出力スイッチング電源装置の重負荷時の動作を示す波形図であり、第３出力端子に接続される負荷が重負荷時の動作波形を示している。

次に、図４を参照しながら、実施例１に係る多出力スイッチング電源装置の重負荷時の動作を説明する。

なお、図４において、Ｔｒｇ１，Ｔｒｇ２はトリガであり、Ｖｄｓ（Ｑ１）はスイッチング素子Ｑ１のドレイン−ソース間電圧、Ｉｄ（Ｑ１）はスイッチング素子Ｑ１のドレイン電流、Ｖｄｓ（Ｑ２）はスイッチング素子Ｑ２のドレイン−ソース間電圧、Ｉｄ（Ｑ２）はスイッチング素子Ｑ２のドレイン電流、Ｓ１はトランスＴ１ａの第１の２次巻線Ｓ１の両端電圧、Ｓ２はトランスＴ２ａの第１の２次巻線Ｓ２の両端電圧、Ｓ３１，Ｓ３２は第２の２次巻線Ｓ３１，Ｓ３２の両端電圧、Ｉ（Ｄ１）はダイオードＤ１に流れる電流、Ｉ（Ｄ２）はダイオードＤ２に流れる電流、Ｉ（Ｄ３）はダイオードＤ３に流れる電流である。

まず、時刻ｔ１において、制御回路１２−３から制御回路１２−１にオントリガ信号であるトリガＴｒｇ１が出力される。制御回路１２−１は、トリガＴｒｇ１が入力されると、スイッチング素子Ｑ１のゲート端子にゲート信号を出力する。このため、スイッチング素子Ｑ１がオンしトランスＴ１ａの１次巻線Ｐ１の励磁電流がドレイン電流Ｉｄ（Ｑ１）として流れる。

次に、時刻ｔ２において、制御回路１２−３から制御回路１２−２にオントリガ信号であるトリガＴｒｇ２が出力される。制御回路１２−２は、トリガＴｒｇ２が入力されると、スイッチング素子Ｑ２のゲート端子にゲート信号を出力する。このため、スイッチング素子Ｑ２がオンしトランスＴ２ａの１次巻線Ｐ２の励磁電流がドレイン電流Ｉｄ（Ｑ２）として流れる。

次に、時刻ｔ３において、スイッチング素子Ｑ１がオフすると、トランスＴ１ａの第１の２次巻線Ｓ１の電圧が反転し、ダイオードＤ１を通して第１出力端子に電力が放出される。このとき、トランスＴ１ａの第２の２次巻線Ｓ３１の電圧も反転する。しかし、スイッチング素子Ｑ２がオン状態であるため、トランスＴ２ａの第１の２次巻線Ｓ２には負の電圧が発生しており、第３出力電圧Ｖｏ３に対して、ダイオードＤ３のアノード側の電圧が低く、第３出力端子へエネルギーは放出されない。

次に、時刻ｔ４において、スイッチング素子Ｑ２がオフすると、トランスＴ２ａの第１の２次巻線Ｓ２の電圧が反転する。このとき、トランスＴ２ａの第２の２次巻線Ｓ３２の電圧も反転するため、トランスＴ１ａの第２の２次巻線Ｓ３１とトランスＴ２ａの第２の２次巻線Ｓ３２の電圧とが加算される。このため、第３出力電圧Ｖｏ３に対して、ダイオードＤ３のアノード側の電圧が高くなり、第３出力端子へエネルギーが放出される。

ダイオードＤ３に流れる電流Ｉ（Ｄ３）は、トランスＴ１ａの残りのエネルギー分が流れる。ダイオードＤ２にはトランスＴ２ａのエネルギーからダイオードＤ３を通して第３出力端子へ放出されるエネルギーを差し引いたエネルギーによる電流Ｉ（Ｄ２）が流れる。トランスＴ２ａの第２の２次巻線Ｓ３２の電圧は、第１の２次巻線Ｓ２の電圧、即ち、第２出力電圧Ｖｏ２にダイオードＤ２の順方向電圧が加算された電圧の巻数比倍の電圧になる。

トランスＴ１ａの第２の２次巻線Ｓ３１の電圧は、第３出力電圧Ｖｏ３にダイオードＤ３の順方向電圧を加えた電圧から、トランスＴ２ａの第２の２次巻線Ｓ３２の電圧を引いた電圧となる。このため、トランスＴ１ａの第１の２次巻線Ｓ１の電圧は第２の２次巻線Ｓ３１の電圧の巻数比倍の電圧でクランプされるので、第１の２次巻線Ｓ１の電圧が第１出力電圧Ｖｏ１より低くなり、第１出力端子へのエネルギーの放出は終了する。

次に、時刻ｔ５において、トランスＴ１ａに蓄積されたエネルギーの放出が終わると、トランスＴ１ａの第１の２次巻線Ｓ１に誘起された電圧が徐々に低下していく。すると、ダイオードＤ３のアノード側の電圧が第３出力電圧Ｖｏ３より低くなり、ダイオードＤ３がオフする。すると、トランスＴ２ａに蓄積されたエネルギーはダイオードＤ２を通して第２出力端子にのみ放出される。

次に、時刻ｔ６において、トランスＴ２ａに蓄積されたエネルギーの放出も終わると、ダイオードＤ２を通して第２出力端子へのエネルギーの放出が終了する。

図５は本発明の実施例１に係る多出力スイッチング電源装置の軽負荷時の動作を示す波形図である。図５では、第３出力端子に接続される負荷が軽負荷時の動作波形を示している。

図５に示す時刻ｔ１〜ｔ６の動作波形は、図４の重負荷時の動作波形の時刻ｔ１〜ｔ６の状態変化と同様の状態変化となり、各期間の動作は図４の重負荷時と同様の動作となる。

図５の軽負荷時の動作では、図４の重負荷時の動作に比べて、トリガＴｒｇ１が入力されてから、トリガＴｒｇ２が入力されるまでの期間ｔ１〜ｔ２が長くなっている。このため、スイッチング素子Ｑ２がオフし、トランスＴ２ａがエネルギー放出を開始する時刻ｔ４も遅くなり、トランスＴ１ａとトランスＴ２ａのエネルギー放出が重なり合う期間ｔ４〜ｔ５が短くなり、第３出力端子へ放出されるエネルギーが少なくなる。

このように、トランスＴ１ａとトランスＴ２ａのエネルギー放出期間の重なり合っている期間に、第３出力端子へのエネルギーの放出が行われる。このため、帰還回路１０−３によりフィードバックされた誤差信号に基づいて、制御回路１２−３がトリガＴｒｇ１とトリガＴｒｇ２を出力するタイミングをずらすことにより、トランスＴ１ａとトランスＴ２ａのエネルギーの放出期間が重複する期間を調整して、第３出力電圧Ｖｏ３を制御することができる。

このように実施例１の多出力スイッチング電源装置によれば、図１３に示す従来の３コンバータ方式の多出力スイッチング電源装置から１つのトランスＴ３、１つのスイッチング素子Ｑ３を削除できるので、安価な回路構成で３つの出力の安定化を図ることができる多出力スイッチング電源装置を構成できる。

図６は本発明の実施例２に係る多出力スイッチング電源装置の構成を示す回路図である。図６に示す実施例２の多出力スイッチング電源装置は、図１に示す実施例１の多出力スイッチング電源装置の構成に対して、以下の構成のみが異なるので、異なる構成のみを説明する。

トランスＴ１ｂの２次側には、トランスＴ１ｂの１次巻線Ｐ１の電圧に対して同相の電圧が発生するように巻回された第１の２次巻線Ｓ１に接続された整流平滑回路が設けられている。整流平滑回路は、ダイオードＤ１とチョークコイルＬ１とフライホイールダイオードＤ１２と平滑コンデンサＣ１とから構成され、平滑コンデンサＣ１の両端電圧を第１出力電圧Ｖｏ１として第１出力端子から出力する。

トランスＴ２ｂの２次側には、トランスＴ２ｂの１次巻線Ｐ２の電圧に対して同相の電圧が発生するように巻回された第１の２次巻線Ｓ２に接続された整流平滑回路が設けられている。整流平滑回路は、ダイオードＤ２とチョークコイルＬ２とフライホイールダイオードＤ２２と平滑コンデンサＣ２とから構成され、平滑コンデンサＣ２の両端電圧を第２出力電圧Ｖｏ２として第２出力端子から出力する。

トランスＴ１ｂの第２の２次巻線Ｓ３１とトランスＴ２ｂの第２の２次巻線Ｓ３２との直列巻線の両端間には、ダイオードＤ３とチョークコイルＬ３とフライホイールダイオードＤ３２と平滑コンデンサＣ３とからなる整流平滑回路が接続され、平滑コンデンサＣ３の両端電圧が第３出力電圧Ｖｏ３として第３出力端子から出力される。

実施例２の多出力スイッチング電源装置において、第１コンバータと第２コンバータはフォワードコンバータであり、第１出力電圧Ｖｏ１乃至第３出力電圧Ｖｏ３の制御は、実施例１のそれらと同様である。

図７は本発明の実施例２に係る多出力スイッチング電源装置の動作を示す波形図である。

次に、図７を参照しながら、実施例２に係る多出力スイッチング電源装置の重負荷時の動作を説明する。

まず、時刻ｔ１において、制御回路１２−３から制御回路１２−１にオントリガ信号であるトリガＴｒｇ１が出力される。制御回路１２−１は、トリガＴｒｇ１が入力されると、スイッチング素子Ｑ１のゲート端子にゲート信号を出力する。このため、スイッチング素子Ｑ１がオンし、トランスＴ１ｂの１次巻線Ｐ１に直流電圧Ｖｉｎが印加され、第１の２次巻線Ｓ１には直流電圧Ｖｉｎの巻数比倍の電圧が発生する。

この電圧によりチョークコイルＬ１を通して第１出力端子にエネルギーが供給されるとともに、チョークコイルＬ１にエネルギーが蓄積される。このとき、トランスＴ１ｂの第２の２次巻線Ｓ３１にも直流電圧Ｖｉｎの巻数比倍の電圧が発生する。しかし、スイッチング素子Ｑ２がオンしていないため、トランスＴ２ｂの第２の２次巻線Ｓ３２には電圧が発生していない。あるいはトランスＴ２ｂのリセットのために負の電圧が発生していて、チョークコイルＬ３に印加する電圧は低く、チョークコイルＬ３に流れる電流の変化は少ない。

次に、時刻ｔ２において、制御回路１２−３から制御回路１２−２にオントリガ信号であるトリガＴｒｇ２が出力される。制御回路１２−２は、トリガＴｒｇ２が入力されると、スイッチング素子Ｑ２のゲート端子にゲート信号を出力する。このため、スイッチング素子Ｑ２がオンし、トランスＴ２ｂの１次巻線Ｐ２に直流電圧Ｖｉｎが印加され、第１の２次巻線Ｓ２には直流電圧Ｖｉｎの巻数比倍の電圧が発生する。

この電圧によりチョークコイルＬ２を通して第２出力端子にエネルギーが供給されるとともに、チョークコイルＬ２にエネルギーが蓄積される。このとき、トランスＴ２ｂの第２の２次巻線Ｓ３２にも直流電圧Ｖｉｎの巻数比倍の電圧が発生し、トランスＴ１ｂの第２の２次巻線Ｓ３１に発生している電圧と加えられた電圧がチョークコイルＬ３に印加され、チョークコイルＬ３を通して第３出力端子にエネルギーが供給されるとともに、チョークコイルＬ３にエネルギーが蓄積される。

次に、時刻ｔ３において、スイッチング素子Ｑ１がオフすると、トランスＴ１ｂの第１の２次巻線Ｓ１の電圧が反転し、ダイオードＤ１はオフし、チョークコイルＬ１に蓄積されたエネルギーはフライホイールダイオードＤ１２を通して第１出力端子に放出される。このとき、トランスＴ１ｂの第２の２次巻線Ｓ３１の電圧も反転し、負の電圧が発生する。このため、第３出力電圧Ｖｏ３に対して、ダイオードＤ３のアノード側の電圧が低くなり、ダイオードＤ３はオフし、チョークコイルＬ３に蓄積されたエネルギーはフライホイールダイオードＤ３２を通して放出される。

次に、時刻ｔ４において、スイッチング素子Ｑ２がオフすると、トランスＴ２ｂの第１の２次巻線Ｓ２の電圧が反転し、ダイオードＤ２はオフし、チョークコイルＬ２に蓄積されたエネルギーはフライホイールダイオードＤ２２を通して第２出力端子に放出される。その後、スイッチング素子Ｑ１、スイッチング素子Ｑ２はオフ状態が続き、チョークコイルＬ１、Ｌ２、Ｌ３に蓄積されたエネルギーはフライホイールダイオードを通して出力端子に放出され、再び時刻ｔ１のスイッチング素子Ｑ１がオンとなる状態に戻る。

このように、スイッチング素子Ｑ１とスイッチング素子Ｑ２の両方がオンの期間に、第３出力端子へエネルギーを放出するとともに、チョークコイルＬ３にエネルギーを蓄積するので、帰還回路１０−３によりフィードバックされた誤差信号に基づいて、制御回路１２−３がトリガＴｒｇ１とトリガＴｒｇ２を出力するタイミングをずらすことにより、スイッチング素子Ｑ１とスイッチング素子Ｑ２の両方がオンしている期間を調整して、第３出力電圧Ｖｏ３を制御することができる。従って、実施例２においても、実施例１の効果と同様な効果が得られる。なお、実施例２においても、制御回路１２−３は、図２に示すような回路で構成できる。

図８は本発明の実施例３に係る多出力スイッチング電源装置の構成を示す回路図である。図８に示す実施例３の多出力スイッチング電源装置は、図１に示す実施例１の多出力スイッチング電源装置の構成に対して、以下の構成のみが異なるので、異なる構成のみを説明する。

入力電圧Ｖｉｎ間には、例えばＭＯＳＦＥＴからなるスイッチング素子Ｑ１とスイッチング素子Ｑ３との直列回路が接続されている。スイッチング素子Ｑ１には並列にトランスＴ１ｃの１次巻線Ｐ１と電流共振コンデンサＣｒｉからなる直列共振回路が接続されている。制御回路１３−１は、スイッチング素子Ｑ１とスイッチング素子Ｑ３とを交互にオン／オフ制御して第１出力電圧Ｖｏ１を所定電圧に制御する。

トランスＴ１ｃの２次側には、トランスＴ１ｃの１次巻線Ｐ１の電圧に対して同相の電圧が発生するように巻回された第１の２次巻線Ｓ１と、１次巻線Ｐ１の電圧に対して逆相の電圧が発生するように巻回された第２の２次巻線Ｓ１２と、第１の２次巻線Ｓ１及び第２の２次巻線Ｓ１２に接続された整流平滑回路が設けられている。整流平滑回路は、ダイオードＤ１とダイオードＤ１２と平滑コンデンサＣ１とから構成され、トランスＴ１ｃの第１の２次巻線Ｓ１と第２の２次巻線Ｓ１２に誘起された電圧を整流及び平滑し、第１出力端子から第１出力電圧Ｖｏ１として出力する。

実施例３の多出力スイッチング電源装置において、第１出力電圧Ｖｏ１を出力する第１コンバータは、電流共振型コンバータであり、スイッチング素子Ｑ１とスイッチング素子Ｑ３とはデューティ５０％で交互にオン／オフを繰り返す。

帰還回路１０−１は、第１出力電圧Ｖｏ１と基準電圧との誤差信号を制御回路１３−１にフィードバックし、制御回路１３−１は、スイッチング素子Ｑ１とスイッチング素子Ｑ３とのスイッチング周波数を調整することにより第１出力電圧Ｖｏ１を所定電圧に制御する。

帰還回路１０−２は、誤差信号を制御回路１３−２にフィードバックし、制御回路１３−２は誤差信号に応じてスイッチング素子Ｑ２のオン幅を調整して第２出力電圧Ｖｏ２を所定電圧に制御する。

制御回路１３−３は帰還回路１０−３から第３出力電圧Ｖｏ３と基準電圧との誤差信号を入力して、誤差信号に応じて、スイッチング素子Ｑ２をオンするタイミングを変化させるトリガＴｒｇ２(オンタイミング制御信号)を生成する。

また、制御回路１３−３は、制御回路１３−１から、スイッチング素子Ｑ１とスイッチング素子Ｑ３をオン／オフさせるためのスイッチング周波数信号を入力し、このスイッチング周波数信号とトリガＴｒｇ２とを制御回路１３−２に出力する。制御回路１３−２は、制御回路１３−１のスイッチング周波数に同期して動作するとともに、制御回路１３−３からのトリガＴｒｇ２に基づきスイッチング素子Ｑ２をオン／オフさせる。

図９は実施例３に係る多出力スイッチング電源装置の制御回路１３−３の内部回路図である。図１０は図９に示す制御回路１３−３の動作を示すタイミングチャートである。図９において、制御回路１３−１は、スイッチング素子Ｑ１，Ｑ３をオン／オフするための所定の周期のパルス電圧を発生する発振回路３１を有する。制御回路１３−３は、フリップフロップ回路ＲＳ−ＦＦと、抵抗Ｒ３１、ダイオードＤ３１、コンデンサＣ３１、フォトカプラＰＣ３１、抵抗Ｒ３２、コンパレータ３５を有する。即ち、図２に示す制御回路１２−３に対して、発振回路３１、ワンショットパルス発生回路３３を削除している。

このように構成によれば、時刻ｔ１において、制御回路１３−１内の発振回路３１からのパル電圧の立ち上がりによりフリップフロップ回路ＲＳ−ＦＦがＨレベルとなり、コンデンサＣ３１の充電を開始し、コンパレータ３５は、コンデンサＣ３１の電圧が抵抗Ｒ３２の電圧になった時刻ｔ２において、トリガＴｒｇ２を生成してオンタイミング制御信号として、制御回路１３−２に出力する。その他の動作は実施例１の制御回路１２−３の動作と同様であるので、その説明は省略する。

図１１は本発明の実施例３に係る多出力スイッチング電源装置の動作を示す波形図である。なお、図１１において、Ｉ（Ｃｒｉ）は電流共振コンデンサＣｒｉに流れる電流、Ｉ（Ｄ１，Ｄ１２）は、ダイオードＤ１，Ｄ１２に流れる電流を示している。

次に、図１１を参照しながら、実施例３に係る多出力スイッチング電源装置の重負荷時の動作を説明する。

まず、時刻ｔ１において、制御回路１３−１からスイッチング素子Ｑ３のゲート端子に出力されていたゲート信号がローとなり、スイッチング素子Ｑ３がオフし、その後スイッチング素子Ｑ１のゲート端子にゲート信号が出力され、スイッチングＱ１がオンする。すると、電流共振コンデンサＣｒｉの電圧がトランスＴ１ｃの１次巻線Ｐ１に印加されて、トランスＴ１ｃの第１の２次巻線Ｓ１２に電圧が発生し、ダイオードＤ１２を通して第１出力端子に共振電流が放出される。

次に、時刻ｔ２において、制御回路１３−３から制御回路１３−２にオントリガ信号であるトリガＴｒｇ２が出力される。制御回路１３−２は、トリガＴｒｇ２が入力されると、スイッチング素子Ｑ２のゲート端子にゲート信号を出力する。すると、スイッチング素子Ｑ２がオンし、トランスＴ２ａの１次巻線Ｐ２に励磁電流が流れる。

次に、時刻ｔ３において、スイッチング素子Ｑ２がオフすると、トランスＴ２ａの第１の２次巻線Ｓ２の電圧が反転し、ダイオードＤ２を通して第２出力端子へ電力が放出される。このとき、トランスＴ２ａの第２の２次巻線Ｓ３２の電圧も反転するが、トランスＴ１ｃの第２の２次巻線Ｓ３１には負の電圧は発生している。このため、第３出力端子に対して、ダイオードＤ３のアノード側の電圧が低く、第３出力端子へエネルギーは放出されない。

次に、時刻ｔ４において、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ３がオンすると、トランスＴ１ｃの１次巻線Ｐ１には、直流電圧Ｖｉｎと電流共振コンデンサＣｒｉの電圧との差電圧が印加される。このため、トランスＴ１ｃの第１の２次巻線Ｓ１に電圧が発生し、ダイオードＤ１を通して第１出力端子に共振電流が放出される。

このとき、トランスＴ１ｃの第２の２次巻線Ｓ３１の電圧も反転するため、トランスＴ１ｃの第２の２次巻線Ｓ３１とトランスＴ２ａの第２の２次巻線Ｓ３２の電圧が加算されて、第３出力電圧Ｖｏ３に対して、ダイオードＤ３のアノード側の電圧が高くなり、第３出力端子へエネルギーが放出される。

次に、時刻ｔ５において、トランスＴ２ａに蓄積されたエネルギーの放出が終わると、トランスＴ２ａの第１の２次巻線Ｓ２に誘起された電圧が徐々に低下していく。すると、ダイオードＤ３のアノード側の電圧が第３出力電圧Ｖｏ３より低くなり、ダイオードＤ３がオフする。すると、トランスＴ１ｃから放出される共振電流は、ダイオードＤ１を通して第１出力端子にのみ放出される。

その後、トランスＴ１ｃの第１の２次巻線Ｓ１からの共振電流の放出も終了し、時刻ｔ６において、スイッチング素子Ｑ３がオフし、再びスイッチング素子Ｑ１がオンして時刻ｔ１の状態に戻る。

このように、実施例３の多出力スイッチング電源装置においても、実施例１の多出力スイッチング電源装置と同様に、トランスＴ１ｃの第２の２次巻線Ｓ３１とトランスＴ２ａの第２の２次巻線Ｓ３２の電圧がいずれも正となる期間に第３出力端子へのエネルギーの放出が行われるので、この期間を調整することにより第３出力電圧Ｖｏ３を制御することができる。

具体的には、例えば時刻ｔ１において、制御回路１３−３が、制御回路１３−１からの信号によりスイッチング素子Ｑ１のドレイン−ソース間電圧の立下り（発振回路の立ち上がりに対応）を検出する。制御回路１３−３は、時刻ｔ１を基準として、帰還回路１０−３によりフィードバックされた誤差信号に基づいて、制御回路１３−２にトリガＴｒｇ２を出力するタイミングを可変する。これにより、トランスＴ１ｃの第２の２次巻線Ｓ３１とトランスＴ２ａの第２の２次巻線Ｓ３２の電圧がいずれも正となる期間が調整され、第３出力電圧Ｖｏ３を制御することができる。

実施例１ではフライバックコンバータを例として説明したが、フライバックコンバータ以外にもＰＷＭ制御で出力電圧を制御する全てのスイッチングコンバータに適用可能である。実施例２ではフォワードコンバータを例として説明したが、フォワードコンバータ以外にもＰＷＭ制御で出力電圧を制御する全てのスイッチングコンバータに適用可能である。実施例３では電流共振型コンバータについての例を説明したが、電流共振コンバータ以外にも全てのスイッチングコンバータに提供可能である。

また、実施例１、実施例２では、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのオンタイミングを制御したが、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのオフタイミングを制御しても、同様の効果が得られる。

本発明の実施例１に係る多出力スイッチング電源装置の構成を示す回路図である。実施例１に係る多出力スイッチング電源装置の制御回路１２−３の内部回路図である。図２に示す制御回路１２−３の動作を示すタイミングチャートである。本発明の実施例１に係る多出力スイッチング電源装置の重負荷時の動作を示す波形図である。本発明の実施例１に係る多出力スイッチング電源装置の軽負荷時の動作を示す波形図である。本発明の実施例２に係る多出力スイッチング電源装置の構成を示す回路図である。本発明の実施例２に係る多出力スイッチング電源装置の動作を示す波形図である。本発明の実施例３に係る多出力スイッチング電源装置の構成を示す回路図である。実施例３に係る多出力スイッチング電源装置の制御回路１３−３の内部回路図である。図９に示す制御回路１３−３の動作を示すタイミングチャートである。本発明の実施例３に係る多出力スイッチング電源装置の動作を示す波形図である。従来の多出力スイッチング電源装置の構成を示す回路図である。従来の多出力スイッチング電源装置の他の一例の構成を示す回路図である。

符号の説明

１０，１０−１〜１０−３帰還回路
１１，１１−１〜１１−３，１２−１〜１２−３，１３−１〜１３−３制御回路
２１，２２ＤＣ／ＤＣコンバータ
３１発振回路
３３ワンショットパルス発生回路
３５コンパレータ
ＲＳ−ＦＦフリップフロップ回路
Ｑ１，Ｑ２，Ｑ３スイッチング素子
Ｃ１，Ｃ２，Ｃ３平滑コンデンサ
Ｃｒｉ電流共振コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ１２，Ｄ２２，Ｄ３１，Ｄ３２ダイオード
Ｔ１，Ｔ２，Ｔ３，Ｔ１ａ，Ｔ２ａ，Ｔ１ｂ，Ｔ２ｂ，Ｔ１ｃトランス
Ｐ１，Ｐ２１次巻線
Ｓ１，Ｓ２第１の２次巻線
Ｓ３１第２の２次巻線
Ｓ３２第２の２次巻線

Claims

少なくとも１次巻線と第１の２次巻線と第２の２次巻線とを有する第１トランス及び第２トランスと、
前記第１トランスの１次巻線に直流電圧が印加される時間を調整する第１制御回路と、
前記第１トランスの第１の２次巻線に発生した電圧を整流平滑して第１出力電圧を取り出す第１整流平滑回路と、
前記第２トランスの１次巻線に直流電圧が印加される時間を調整する第２制御回路と、
前記第２トランスの第１の２次巻線に発生した電圧を整流平滑して第２出力電圧を取り出す第２整流平滑回路と、
前記第１トランスの第２の２次巻線と前記第２トランスの第２の２次巻線とが直列に接続された直列巻線の両端電圧を整流平滑して第３出力電圧を取り出す第３整流平滑回路と、
前記第１制御回路によりオン／オフされる第１スイッチング素子と、
前記第２制御回路によりオン／オフされる第２スイッチング素子と、
前記第３整流平滑回路の第３出力電圧に応じて、前記第１スイッチング素子をオンするタイミングと前記第２スイッチング素子をオンするタイミングとの時間を変化させるオンタイミング制御信号を生成する第３制御回路とを有し、
前記第１制御回路及び前記第２制御回路の各々は、前記第３制御回路からのオンタイミング制御信号に基づき、同一のスイッチング周波数で当該スイッチング素子をオン／オフさせることを特徴とする多出力スイッチング電源装置。
少なくとも１次巻線と第１の２次巻線と第２の２次巻線とを有する第１トランス及び第２トランスと、
前記第１トランスの１次巻線に直流電圧が印加される時間を調整する第１制御回路と、
前記第１トランスの第１の２次巻線に発生した電圧を整流平滑して第１出力電圧を取り出す第１整流平滑回路と、
前記第２トランスの１次巻線に直流電圧が印加される時間を調整する第２制御回路と、
前記第２トランスの第１の２次巻線に発生した電圧を整流平滑して第２出力電圧を取り出す第２整流平滑回路と、
前記第１トランスの第２の２次巻線と前記第２トランスの第２の２次巻線とが直列に接続された直列巻線の両端電圧を整流平滑して第３出力電圧を取り出す第３整流平滑回路と、
前記第１制御回路によりオン／オフされる第１スイッチング素子と、
前記第２制御回路によりオン／オフされる第２スイッチング素子と、
前記第３整流平滑回路の第３出力電圧に応じて、前記第２スイッチング素子をオンするタイミングを変化させるオンタイミング制御信号を生成する第３制御回路とを有し、
前記第２制御回路は、前記第１制御回路のスイッチング周波数に同期して動作するとともに、前記第３制御回路からのオンタイミング制御信号に基づき前記第２スイッチング素子をオン／オフさせることを特徴とする多出力スイッチング電源装置。
前記第３制御回路は、
所定の周期でパルス電圧を発生する発振回路と、
前記発振回路のパルス電圧に同期して第１トリガを発生する第１トリガ発生回路と、
前記発振回路のパルス電圧が発生してから前記第３整流平滑回路の第３出力電圧に応じた期間経過後に第２トリガを発生する第２トリガ発生回路と、
を有し、
前記オンタイミング制御信号として、前記第１トリガを前記第１制御回路に出力し、前記第２トリガを前記第２制御回路に出力することを特徴とする請求項１記載の多出力スイッチング電源装置。
前記第３制御回路は、前記第１スイッチング素子がオンあるいはオフしてから前記第３整流平滑回路の第３出力電圧に応じた期間経過後に第２トリガを発生する第２トリガ発生回路を有し、
前記オンタイミング制御信号として、前記第２トリガを前記第２制御回路に出力することを特徴とする請求項２記載の多出力スイッチング電源装置。