JP4254183B2 - Printed wiring board and printed wiring board management system - Google Patents
Printed wiring board and printed wiring board management system Download PDFInfo
- Publication number
- JP4254183B2 JP4254183B2 JP2002269911A JP2002269911A JP4254183B2 JP 4254183 B2 JP4254183 B2 JP 4254183B2 JP 2002269911 A JP2002269911 A JP 2002269911A JP 2002269911 A JP2002269911 A JP 2002269911A JP 4254183 B2 JP4254183 B2 JP 4254183B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- address
- board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、パターニングが施された熱可塑性樹脂フィルムを複数層積層して形成されるプリント配線基板およびその管理システムに関する。
【0002】
【従来の技術】
電子製品に用いられるプリント配線基板(以下、プリント基板と称す)上には、複数の電子部品(通信インターフェースや電源供給用のコネクタを含む)が配設されており、これらの電子部品ははんだ付けにより固定されている。近年、ハードウェアのアップグレードを容易にするため、特にFA用の制御機器などにおいて、プリント基板を単位として、あるいはCPU、メモリ、周辺回路LSIなどが一体にモールドされたモジュールを単位として、より高性能、高機能なものに交換できるように構成されたものがある。
【0003】
しかし、上記モジュールは、多数の部品が搭載されたプリント基板上の限られたスペースに実装されているため、新たな回路の追加によりCPUや周辺回路LSIのパッケージサイズが従前のものと比べて大きくなったり形状が異なったものとなると、実装できなくなる。このため、モジュール交換ができると言っても、現状ではCPUや周辺回路LSIのクロック周波数、メモリサイズなどを僅かに変更できるに止まっており、大幅な機能変更は行えなかった。
【0004】
仮に大幅な機能変更を行おうとすれば、CPU自体や周辺回路LSI自体の再設計が必要となり多額の開発費用が必要になる。また、機能が向上すると、ICのパッケージサイズ、電極のピン配置、ピン数を従前のものと同一に保つことができなくなるため、結局はモジュールの設計ひいてはプリント基板の設計までやり直すことになる。
【0005】
【特許文献1】
特表平11−515094号公報
【0006】
【特許文献2】
特開2000−357847号公報
【0007】
【発明が解決しようとする課題】
これに対し、本願出願人は、パターニングが施された熱可塑性樹脂フィルムを複数層積層して一体加圧により形成されるプリント基板を開発した。この基板は、従来の基板すなわち一層ごとに積層、硬化、配線のパターニングを繰り返して製造されるプリント基板に比べ、高多層化する場合に大幅な品質向上と工程短縮を実現でき、低コスト、短納期化を可能とするものである。また、熱可塑性樹脂基材を用いているため、樹脂のみの分離、再利用を行うマテリアルサイクルを可能としている。
【0008】
この新たなプリント基板を用いれば、たとえ複雑な配線パターンであっても高多層化により設計が容易になり、高多層化による製造工程の増大も殆どないため、上述したような高性能化に伴う大幅な機能変更に対して対応し易い。
【0009】
しかしながら、このプリント基板は実装上の理由から素子が内部に埋め込まれることが多く、基板上に素子が配設される従来のプリント基板とは異なり、製造後は外観からそのプリント基板を判別しにくくなる。これについては、基板表面に識別番号を印刷することなどが考えられるが、長期間の使用により消失したり故意に書き換えられることも予想されるため、より確実な判別方法が必要となる。また、このプリント基板の優れた再利用性を十分に活かすには、当該プリント基板を正しく類別するとともに、個々のプリント基板ごとに適切な再利用形態を決定することが必要となる。
【0010】
プリント基板を識別するためにIDタグを用いる技術は、上記特許文献1および2に開示されている。このうち前者は、基板上にIDタグがマウントされており、そのアンテナを基板内部に埋め込むことにより全体のタグサイズを縮小する技術が開示されている。IDタグには、IDコード、製造場所、所有者の識別情報などが含まれている。
【0011】
一方、後者は、IDタグがプリント基板の内層部に埋設されており、流通段階にて外部からの指令により流通経緯を示すIDコードをIDタグの可変ID部に記録する技術が開示されている。これは、製造後の流通経路を含めてプリント基板および実装された電子部品の履歴を総合的に管理するものであるが、予め流通経路が予測できないために、メモリセルからなる可変ID部のメモリ容量を大きく設定せざるを得ずコスト高となり、またメモリ容量に制限があるために拡張性に欠けるという問題がある。
【0012】
本発明は上記事情に鑑みてなされたもので、その目的は、パターニングが施された熱可塑性樹脂フィルムを複数層積層して形成される再利用特性に優れたプリント配線基板であって、それぞれが確実に判別されるとともに、それぞれに適切な再利用形態が選択され得るプリント配線基板およびその管理システムを提供することにある。
【0013】
【課題を解決するための手段】
請求項1に記載した手段によれば、パターニングが施された熱可塑性樹脂フィルムを複数層積層した後これら熱可塑性樹脂フィルムの一体化形成と三次元配線とを同時に行うことにより形成されるプリント配線基板の内部に、当該プリント配線基板に対して唯一(ユニーク)に割り付けられたIPアドレスが書き込まれた読み取り専用の電子タグが、当該プリント配線基板に取り付けられる他の全ての部品と共に埋め込んだ状態として設けられているので、そのIPアドレスにより指定される基板管理サーバにアクセスして種別情報を得ることにより、外観上判別しにくいという特徴を持つ本プリント配線基板の一つ一つについて種類や製造情報を得ることができる。
全ての部品がプリント配線基板の内部に埋め込まれているので、プリント配線基板の表面に部品が突出することがなく、機器に対する実装性が向上する。この構成では、外観上の判別性がより低下することになるが、電子タグの存在により判別性を確保することができる。
【0014】
そして、電子タグに書き込まれたIPアドレスを持つ基板管理サーバは、当該プリント配線基板の履歴情報を管理しているので、この管理情報および種別情報に基づいて当該プリント配線基板の再利用形態(リユース/リサイクル)を決定することができ、本プリント配線基板の優れた再利用性を活かしたマテリアルサイクルを容易に構築することができる。
【0015】
本手段で用いる電子タグは読み取り専用である。これは、本手段では履歴情報を基板管理サーバが管理しており、また、プリント配線基板が一旦流通市場に置かれるとその後の履歴は予測できず、仮に電子タグに履歴情報を書き込むとすれば情報記憶領域を十分に確保しなければならずコスト高となるからである。
【0016】
請求項2に記載した手段によれば、電子タグには、製品種類を示す種別番号と、同一種類の製品について重複しないように割り付けられた出荷番号とが書き込まれているので、基板管理サーバにアクセス可能なネットワーク環境がなくてもローカルな環境の下でプリント配線基板の種類や製造情報などの基本的な判別情報を得ることができる。
【0018】
請求項3に記載した手段によれば、プリント配線基板を取り扱う場合に、その内部に設けられた電子タグに書き込まれたIPアドレスを読み取り、コンピュータネットワークを介してそのIPアドレスを持つ基板管理サーバにアクセスすると、当該基板管理サーバを介して基板管理データベースから当該プリント配線基板の種別情報および履歴情報を引き出すことができる。また、出荷、輸送、製品への搭載、故障、修理、リユースなどが生じた場合には、その新たに生じた履歴情報を前記基板管理データベースに書き込む。これにより、再利用に適したプリント配線基板の管理システムを構築することができる。
【0019】
請求項4に記載した手段によれば、基板管理サーバにより管理される種別情報および履歴情報に基づいて、複数種類が混在したプリント配線基板を効率よく分類できるとともに、履歴情報も参照することにより個々のプリント配線基板に最適な再利用形態を決定することができる。
【0020】
請求項5に記載した手段によれば、プリント配線基板が搭載された製品に対して専用のIPアドレスが割り付けられ、プリント配線基板の履歴情報に当該製品のIPアドレスが使用されるので、各プリント配線基板の所在つまりどの製品に搭載されているのかが明らかとなり、一旦流通市場に出た後のプリント配線基板のアップグレード(例えばフラッシュメモリに記憶されているソフトウェアの書き換え)が容易となる。また、当該製品のIPアドレスを持つ製品管理サーバを介して製品管理データベースに、当該製品に搭載されているプリント配線基板のIPアドレスが書き込まれるので、製品とその構成部品であるプリント配線基板全体としての管理システムを構築できる。
【0021】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。
図1はプリント配線基板管理システムの概略的な全体構成を示すもので、図中二点鎖線で囲った部分は、プリント配線基板1(以下、プリント基板1と称す)の製造、流通、再利用に係る流れを示している。後述するようにプリント配線基板1にはIDタグ2(電子タグに相当)が埋め込まれており(図2、図3参照)、そのIDタグ2にはプリント基板1の種類を示す製品型番(種別番号に相当)、同一種類のプリント基板1について重複しないように製造順に割り付けられたシリアル番号(出荷番号に相当)および個々のプリント基板1に対し唯一(ユニーク)に割り付けられたIPアドレスが書き込まれている。IPアドレスには、IPv6のIPプロトコルが用いられている。
【0022】
コンピュータネットワークであるインターネット3には、上記プリント基板1のそれぞれに割り付けられたIPアドレスを持つ管理サーバ4(基板管理サーバに相当)が接続されており、この管理サーバ4は、個々のプリント基板1の種別情報および履歴情報を管理するようになっている。管理サーバ4には、各IPアドレスに対応させてプリント基板1の種別情報および履歴情報が蓄積されているデータベース5(基板管理データベースに相当)が接続されている。
【0023】
プリント基板1は、例えば車両(自動車)に搭載される電子制御装置に用いられており、その製品たる車両および電子制御装置にも唯一のIPアドレスが割り付けられている。インターネット3には、車両のそれぞれに割り付けられたIPアドレスを持つ管理サーバ6(製品管理サーバに相当)が接続されており、個々の車両の構成部品を管理するようになっている。管理サーバ6には、各車両のIPアドレスに対応させて構成部品の製品型番、シリアル番号、当該構成部品に対し唯一に割り付けられたIPアドレスが階層構造をなして蓄積されているデータベース7(製品管理データベースに相当)が接続されている。
【0024】
図2および図3は、それぞれ本管理システムにおいて管理対象とされるプリント基板1の外観図および分解斜視図である。図2に示す外観図は、積層構造であることを明示するために各層を分離した状態に描いてある。
【0025】
このプリント基板1は、片面にパターニングが施された複数の熱可塑性樹脂フィルムの間に半導体チップその他の素子(部品)が埋め込まれた構成を有している。これら素子相互間または素子とコネクタ8との間の電気的な接続は、上記樹脂フィルムの片面に施された配線パターンと樹脂フィルムに設けられたスルーホールに充填された導電材とにより行われるようになっている。チップは、ベアチップでもパッケージされたものであっても良い。この構成によれば、例えばコネクタ8への連絡部のみをフレキシブルに構成することも可能となる。
【0026】
図2、図3に示すプリント基板1は、下面側から、CPUが埋め込まれるCPU層9、周辺回路を構成するICが埋め込まれる周辺回路層10、11、配線パターンが形成される配線層12、電極保護層13、14の6層構造として表されているが、実際には各層間にさらに配線層が設けられる場合が多い。また、容易に素子を埋め込むことができる利点を活かして、表面には素子を配置しない方が良い。これにより、プリント基板1の表面に部品が突出することがなくなり、電子制御装置に対する実装性が向上するとともに、リサイクル処理時を除き素子がプリント基板1から容易に分離できないようになる。さらに、例えばCPUの発熱が大きい場合には、CPU層9に隣接してアルミニウムなど熱伝導率の高い材料からなる放熱板15を設けることが好ましい。
【0027】
電極保護層13と14との間には、IDタグ2とアンテナ16とが埋め込まれている。IDタグ2は、製品型番、シリアル番号およびIPアドレスのデータ(タグデータ)を記憶したICチップとこれを電磁結合により読み取りを行うためのコイルを収容したもので、全体として例えばコイン状に形成されている。このIDタグ2からデータを読み取るためには、図示しないリーダが必要となる。IDタグ2は、リーダとの電磁的結合により電源が供給されるものが好ましいが、プリント基板1内に電池を備える構成としても良い。
【0028】
アンテナ16は、内層にある配線パターンの影響を避けるため、表面近くに設けることが好ましい。また、リーダとプリント基板1との位置関係によらずリーダがIDタグ2から確実にデータを読み取るためには、アンテナ16を上面側のみならず下面側にも設けると良い。
【0029】
このプリント基板1の製作工程は、設計工程、製造工程および検査工程からなる。設計工程では、CPU、周辺回路用IC、メモリなどの個数、サイズ、ピン数などが入力され、CPU層9、周辺回路層10、11、配線層12およびメモリ層(メモリ層は図2、3には示さず)の配線パターンを自動設計する。ここで、CPU、周辺回路用IC、メモリなどのチップの電極サイズや取り出し形態は標準化されている。また、コネクタ8の形状や電極数は、CPUのロードマップなどから予測される数世代先までの変更に耐えられるように、余裕のある設計となるように考慮されている。
【0030】
図4はプリント基板1の製造工程を示している。製造は、まず絶縁基材である熱可塑性の樹脂フィルムの片面に貼り付けられた導体箔例えば厚さ18μmの銅箔(アルミ箔でも可)をエッチングにて上記設計した配線パターン通りにパターニングする(工程P1)。各層のパターニングが終了すると、パターンが形成されていない面に保護フィルムを貼付する。
【0031】
保護フィルムの貼付後、保護フィルム側から炭酸ガスレーザまたはエキシマレーザを照射して、所定位置に導体パターン(銅箔)を底面とする有底ビアホールを形成する(工程P2)。この工程はドリル加工等の機械加工も可能であるが、微細な穴をあける必要があるため、高い精度を確保する上ではレーザ加工が好ましい。
【0032】
各層についてビアホールを形成後、ビアホール内に層間接続材である導電ペースト(導電材)を充填する(工程P3)。導電ペーストは、銅、銀、スズなどの金属粒子にバインダ樹脂や有機溶剤を加え混錬してペースト化したものである。導電ペーストは、メタルマスクを用いたスクリーン印刷機により片面導体フィルムの導体パターン側を下にしてビアホール内に印刷充填する。充填後、保護フィルムを剥離する(工程P4)。
【0033】
保護フィルムの剥離後、片面導体フィルムの導体パターン側を下にして各層を積層する(工程P5)。その際、CPU、周辺回路用IC、メモリなどの各素子(ベアチップ)に形成された電極と導体のコンタクトポイントとを接続して加熱圧着を行い仮止めする。なお、チップを埋め込むためには、チップの厚さに対応する枚数の樹脂フィルムの埋設位置に、予めガイドとなる穴を形成しておく必要があるが、レーザ加工等を用いれば短時間で行うことができ削り屑も出ない。このため、従来のエポキシ基板を加工してチップを埋め込む工程に比べて作業性が飛躍的に向上する。
【0034】
最下層には導体パターンを覆うようにしてカバーレイヤを積層する。積層後、真空加圧プレス機により200℃〜350℃、0.1MPa〜10MPaの圧力で加圧成形する(工程P6)。図5は、このときの加圧温度条件を示している。これにより、樹脂フィルムの一体化形成と三次元配線とを同時に行うことができる。以上述べた製造工程に続いて行われる検査工程では、電気的、機械的な検査が行われ、後述するように管理サーバ4への登録が行われる。
【0035】
次に、プリント基板1の管理方法について説明する。
図1において、プリント基板1が製造された後の検査工程では、リーダによりプリント基板1に埋め込まれたIDタグ2から製品型番、シリアル番号およびIPアドレスからなるタグデータが読み出される。読み出された製品型番とシリアル番号、および製造年月日、製造場所などの製造情報は、インターネット3を経由して、読み出されたIPアドレスを持つ管理サーバ4に送られる。
【0036】
管理サーバ4は、そのデータを当該IPアドレスに対応させてデータベース5に格納することにより当該プリント基板1の登録処理を行う。なお、IPアドレスは全てのプリント基板1に対し重複することなく唯一に与えられるように管理されているので、たとえ各製造メーカが同一の製品型番とシリアル番号を用いたとしても、管理サーバ4ではIPアドレスを基にして個々のプリント基板1を正しく識別することができる。
【0037】
その後の出荷段階および輸送段階においても、流通履歴が管理サーバ4に送信される。その後、当該プリント基板1を組み込んだ電子制御装置が製造されると、その製造工場から管理サーバ4に対し、電子制御装置に割り付けられたIPアドレスが送信される。管理サーバ4は、その電子制御装置のIPアドレスをデータベース5に格納する。また、当該電子制御装置に割り付けられたIPアドレスを持つ管理サーバ6に対し、組み込まれたプリント基板1に割り付けられたIPアドレスが送られる。管理サーバ6は、このプリント基板1のIPアドレスを電子制御装置の一構成部品としてデータベース7に格納する。
【0038】
さらに、電子制御装置が車両に搭載された段階でも、同様にして車両に割り付けられたIPアドレスを持つ管理サーバ6に対し、搭載された電子制御装置に割り付けられたIPアドレスが送られ、データベース7に格納される。これにより、管理サーバ6には、各車両のIPアドレスに対応させて、構成部品の製品型番、シリアル番号、当該構成部品に対し唯一に割り付けられたIPアドレスが階層構造をなして蓄積されることとなる。
【0039】
プリント基板1は、熱可塑性樹脂基材を用いているため、樹脂や素子の分離、再利用に適している。製品から回収したプリント基板1の再利用形態を決定する再利用工程では、リーダによりプリント基板1に埋め込まれたIDタグ2からIPアドレスを読み取り、そのIPアドレスを持つ管理サーバ4にアクセスすることにより当該プリント基板1の種別情報、製造情報および履歴情報を得る。そして、これらの情報と機能検査結果とに基づいて、当該プリント基板1をリユースするかリサイクルするかを決定する。
【0040】
図6は、再利用工程における処理内容を示している。図6(a)はリユースする場合であって、管理サーバ4から得た情報に基づいて各プリント基板1を種別し(工程A1)、新たなユーザからの要求に応じてフラッシュメモリ内のプログラムやデータを書き換える(工程A2)。その後、機能検査を行い(工程A3)、新たなユーザに対し出荷する(工程A4)。このリユース工程が完了した段階で、プリント基板1のIPアドレスを持つ管理サーバ4に対し、リユースに付された旨の履歴を送信する。なお、プリント基板1に埋め込まれたIDタグ2が保持する製品型番、シリアル番号およびIPアドレスのデータ内容は、プリント基板1の製造時点からリサイクル分解時点に至るまで変わることはない。
【0041】
図6(b)はリサイクルする場合を示しており、管理サーバ4から得た情報に基づいて各プリント基板1を種別し(工程B1)、加熱することにより樹脂と素子とを分離して回収する(工程B2)。これらの樹脂と素子は、新たなプリント基板を製造する際に使用される(工程B3)。その結果、図1に示すマテリアルサイクルが構築される。プリント基板1の種別情報に使用部品リストが含まれていれば、リサイクルにより得られる部品を予め知ることができる。
【0042】
以上説明したように、本実施形態の管理システムが管理対象とするプリント基板1の内部には、当該プリント基板1に対して唯一に割り付けられたIPアドレスが書き込まれたIDタグ2が埋め込まれており、そのIPアドレスを持つ管理サーバ4はプリント基板1の種別情報および履歴情報を管理しているので、この種別情報に基づいて、外観上判別しにくいという特徴を持つプリント基板1の種類や製造情報を得ることができる。
【0043】
特に、本実施形態のように、機器に対する実装性を高めるために、プリント基板1の表面に素子が突出しないように全ての素子を内部に埋め込んだ場合には、外観上の判別性がより低下することになるが、上記管理サーバ4の種別情報を利用すれば確実に判別することができる。これにより、電子制御装置への組み込み時におけるプリント基板1の取り違えを防止することができる。
【0044】
また、管理サーバ4から得た種別情報および履歴情報に基づけば、各プリント基板1に適した再利用形態(リユース/リサイクル)を決定することができ、プリント基板1の優れた再利用性を活かしたマテリアルサイクルを容易に構築することができる。また、再利用工程においても、上記種別情報および履歴情報に基づいて、複数種類が混在したプリント基板を効率よく分類することができる。
【0045】
IDタグ2にはIPアドレスに加えて製品型番とシリアル番号も書き込まれているので、管理サーバ4にアクセス可能なネットワーク環境がなくてもローカルな環境の下でプリント基板1の種類や製造情報などの基本的な判別情報を得ることができる。
【0046】
プリント基板1は、当該プリント基板1に割り当てられたIPアドレスを持つ管理サーバ4において一元管理されるので、IDタグ2にはデータを追記する必要がなく、IDタグ2を読み取り専用素子(ICチップ)から構成することができる。その結果、IDタグ2に履歴データを追記する従来構成と比較して、コストを下げることができる。
【0047】
プリント基板1が組み込まれる製品(電子制御装置、車両)に対してもユニークなIPアドレスが割り付けられており、プリント基板1の履歴情報に当該製品のIPアドレスが使用されるので、プリント基板1の所在つまりどの製品に組み込まれているのかが明らかとなり、一旦流通市場に出た後のプリント基板1のアップグレード(例えばフラッシュメモリに記憶されているソフトウェアの書き換え)が容易となる。また、プリント基板1、当該プリント基板1が組み込まれた製品などのサブアッシー単位での管理(所在、交換や修理などの履歴)が容易となる。
【0048】
プリント基板1は、複雑な配線パターンであっても高多層化により設計が容易であって、高多層化による製造工程の増大も殆どないため、機能変更に対しても対応し易い。また、チップも標準仕様に従って構成されるため、チップの置き換え、複数チップがモールドされてなるモジュールの設計変更も容易となる。
【0049】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上述したプリント基板1が組み込まれる製品は、車両の電子制御装置に限られない。カーエレクトロニクス、家電製品、IT関連機器などのように今後環境対策が要求される分野の製品に適用すれば、上記プリント基板1の持つ優れた再利用性を十分に活かしたマテリアルサイクルを容易に構築することができる。
【0050】
本実施形態においては、実装性を考慮して全ての素子をプリント基板1の内部に埋め込んだ。
IDタグ2には、少なくとも当該プリント基板1に対して唯一に割り付けられたIPアドレスが保持されていれば良い。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すプリント配線基板管理システムの概略的な全体構成図
【図2】プリント基板の外観図
【図3】プリント基板の分解斜視図
【図4】プリント基板の製造工程図
【図5】プリント基板を製造する場合の加圧温度条件を示す図
【図6】再利用工程における処理内容を示す図
【符号の説明】
1はプリント基板(プリント配線基板)、2はIDタグ(電子タグ)、3はインターネット(コンピュータネットワーク)、4は管理サーバ(基板管理サーバ)、5はデータベース(基板管理データベース)、6は管理サーバ(製品管理サーバ)、7はデータベース(製品管理データベース)である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board formed by laminating a plurality of patterned thermoplastic resin films and a management system therefor.
[0002]
[Prior art]
A plurality of electronic components (including a communication interface and a connector for supplying power) are disposed on a printed circuit board (hereinafter referred to as a printed circuit board) used for electronic products, and these electronic components are soldered. It is fixed by. In recent years, in order to facilitate hardware upgrades, especially in control devices for FA, etc., higher performance is achieved in units of printed circuit boards or modules in which a CPU, memory, peripheral circuit LSI, etc. are integrally molded. Some of them are configured so that they can be replaced with high-performance ones.
[0003]
However, since the above module is mounted in a limited space on a printed circuit board on which a large number of components are mounted, the package size of the CPU and peripheral circuit LSI becomes larger than before due to the addition of a new circuit. If it becomes different or has a different shape, it cannot be mounted. For this reason, even if it can be said that the module can be replaced, the clock frequency of the CPU and peripheral circuit LSI, the memory size, etc. can only be slightly changed at the present time, and a significant function change cannot be performed.
[0004]
If a significant function change is to be made, it is necessary to redesign the CPU itself and the peripheral circuit LSI itself, which requires a large amount of development costs. In addition, when the function is improved, the IC package size, electrode pin arrangement, and pin count cannot be kept the same as the previous one, and eventually, the module design and thus the printed circuit board design are repeated.
[0005]
[Patent Document 1]
Japanese National Patent Publication No. 11-515094
[Patent Document 2]
JP 2000-357847 A
[Problems to be solved by the invention]
In contrast, the applicant of the present application has developed a printed circuit board formed by laminating a plurality of patterned thermoplastic resin films and integrally pressing them. Compared with the conventional substrate, that is, a printed circuit board manufactured by repeating layering, curing, and wiring patterning for each layer, this substrate can achieve significant quality improvement and process shortening when it is multi-layered. It is possible to make delivery time. Moreover, since the thermoplastic resin base material is used, the material cycle which isolate | separates and reuses only resin is enabled.
[0008]
If this new printed circuit board is used, even if it is a complicated wiring pattern, the design becomes easy due to the increase in the number of layers, and there is almost no increase in the manufacturing process due to the increase in the number of layers. It is easy to cope with a large function change.
[0009]
However, this printed circuit board is often embedded with elements for mounting reasons, and unlike a conventional printed circuit board in which elements are arranged on the board, it is difficult to distinguish the printed circuit board from the appearance after manufacturing. Become. For this, it is conceivable to print an identification number on the surface of the substrate. However, since it is expected that the identification number will be lost or deliberately rewritten by long-term use, a more reliable determination method is required. In order to fully utilize the excellent reusability of the printed circuit board, it is necessary to correctly classify the printed circuit boards and determine an appropriate reusable form for each printed circuit board.
[0010]
Techniques using ID tags for identifying printed circuit boards are disclosed in
[0011]
On the other hand, in the latter, a technique is disclosed in which an ID tag is embedded in an inner layer portion of a printed circuit board, and an ID code indicating a distribution history is recorded in a variable ID portion of the ID tag in response to an external command at a distribution stage. . This is to comprehensively manage the history of printed circuit boards and mounted electronic components including the distribution path after manufacture, but since the distribution path cannot be predicted in advance, the memory of the variable ID section consisting of memory cells There is a problem that the capacity is inevitably set to increase the cost, and the expandability is lacking because the memory capacity is limited.
[0012]
The present invention has been made in view of the above circumstances, and its purpose is a printed wiring board having excellent reuse characteristics formed by laminating a plurality of patterned thermoplastic resin films, An object of the present invention is to provide a printed wiring board and a management system for the printed wiring board that can be reliably discriminated and each can select an appropriate reuse form.
[0013]
[Means for Solving the Problems]
According to the means described in
Since all the components are embedded in the printed wiring board, the components do not protrude from the surface of the printed wiring board, and the mountability to the device is improved. In this configuration, the discriminability on appearance is further lowered, but the discriminability can be ensured by the presence of the electronic tag.
[0014]
Since the board management server having the IP address written in the electronic tag manages the history information of the printed wiring board, the printed wiring board can be reused based on the management information and the type information (reuse). / Recycling) can be determined, and a material cycle utilizing the excellent reusability of the printed circuit board can be easily constructed.
[0015]
The electronic tag used in this means is read-only. This means that in this means, the history information is managed by the board management server, and once the printed wiring board is placed in the distribution market, the subsequent history cannot be predicted. This is because a sufficient information storage area must be secured, resulting in high costs.
[0016]
According to the means described in
[0018]
According to the means described in
[0019]
According to the means described in
[0020]
According to the means described in claim 5 , since a dedicated IP address is assigned to the product on which the printed wiring board is mounted, and the IP address of the product is used for the history information of the printed wiring board. The location of the wiring board, that is, in which product it is mounted, is clarified, and it is easy to upgrade the printed wiring board (for example, rewriting software stored in the flash memory) once it has entered the distribution market. In addition, since the IP address of the printed wiring board mounted on the product is written into the product management database via the product management server having the IP address of the product, the entire printed wiring board as the product and its component parts Management system.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a schematic overall configuration of a printed wiring board management system. In the figure, a portion surrounded by a two-dot chain line is the manufacture, distribution, and reuse of a printed wiring board 1 (hereinafter referred to as a printed board 1). The flow concerning is shown. As will be described later, an ID tag 2 (corresponding to an electronic tag) is embedded in the printed wiring board 1 (see FIGS. 2 and 3), and a product model number (type) indicating the type of the printed
[0022]
A management server 4 (corresponding to a board management server) having an IP address assigned to each of the printed
[0023]
The printed
[0024]
2 and 3 are an external view and an exploded perspective view of the printed
[0025]
This printed
[0026]
The printed
[0027]
An
[0028]
The
[0029]
The manufacturing process of the printed
[0030]
FIG. 4 shows a manufacturing process of the printed
[0031]
After applying the protective film, a carbon dioxide laser or excimer laser is irradiated from the protective film side to form a bottomed via hole having a conductor pattern (copper foil) as a bottom surface at a predetermined position (process P2). This process can be performed by machining such as drilling, but since it is necessary to make a fine hole, laser machining is preferable to ensure high accuracy.
[0032]
After forming a via hole for each layer, the via hole is filled with a conductive paste (conductive material) as an interlayer connection material (process P3). The conductive paste is a paste obtained by kneading a metal particle such as copper, silver or tin with a binder resin or an organic solvent. The conductive paste is printed and filled into the via hole by a screen printer using a metal mask with the conductor pattern side of the single-sided conductor film facing down. After filling, the protective film is peeled off (process P4).
[0033]
After peeling off the protective film, each layer is laminated with the conductor pattern side of the single-sided conductor film facing down (process P5). At that time, the electrodes formed on each element (bare chip) such as a CPU, peripheral circuit IC, and memory and the contact point of the conductor are connected and thermocompression bonded to temporarily fix them. In order to embed the chip, it is necessary to form a hole serving as a guide in advance at the position where the number of resin films corresponding to the thickness of the chip is embedded. And no shavings. For this reason, workability is dramatically improved as compared with the process of embedding a chip by processing a conventional epoxy substrate.
[0034]
A cover layer is laminated on the lowermost layer so as to cover the conductor pattern. After the lamination, pressure molding is performed by a vacuum press machine at a pressure of 200 ° C. to 350 ° C. and a pressure of 0.1 MPa to 10 MPa (process P6). FIG. 5 shows the pressure temperature conditions at this time. Thereby, integral formation of a resin film and three-dimensional wiring can be performed simultaneously. In the inspection process performed after the manufacturing process described above, electrical and mechanical inspections are performed, and registration in the
[0035]
Next, a management method for the printed
In FIG. 1, in an inspection process after the printed
[0036]
The
[0037]
The distribution history is transmitted to the
[0038]
Further, even when the electronic control device is mounted on the vehicle, the IP address assigned to the mounted electronic control device is sent to the
[0039]
Since the printed
[0040]
FIG. 6 shows the processing contents in the reuse process. FIG. 6A shows a case of reuse, in which each printed
[0041]
FIG. 6B shows the case of recycling. Each printed
[0042]
As described above, the
[0043]
In particular, as in this embodiment, when all elements are embedded in the surface of the printed
[0044]
Further, based on the type information and history information obtained from the
[0045]
Since the product number and serial number are written in the
[0046]
Since the printed
[0047]
A unique IP address is also assigned to a product (electronic control device, vehicle) in which the printed
[0048]
The printed
[0049]
The present invention is not limited to the embodiment described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
The product in which the above-described printed
[0050]
In the present embodiment, all elements are embedded in the printed
The
[Brief description of the drawings]
FIG. 1 is a schematic overall configuration diagram of a printed wiring board management system showing an embodiment of the present invention. FIG. 2 is an external view of the printed board. FIG. 3 is an exploded perspective view of the printed board. Manufacturing process diagram [Fig. 5] Fig. 5 shows the pressurization temperature condition when manufacturing printed circuit boards. [Fig. 6] Fig. 6 shows the processing contents in the reuse process.
1 is a printed circuit board (printed wiring board), 2 is an ID tag (electronic tag), 3 is the Internet (computer network), 4 is a management server (board management server), 5 is a database (board management database), and 6 is a management server (Product management server), 7 is a database (product management database).
Claims (5)
当該プリント配線基板を取り扱う場合に、その電子タグに書き込まれたIPアドレスを読み取り、コンピュータネットワークを介してそのIPアドレスを持つ基板管理サーバにアクセスし、その基板管理サーバを介して基板管理データベースから当該プリント配線基板の種別情報および履歴情報を読み取り、あるいは新たに生じた履歴情報を前記基板管理サーバを介して前記基板管理データベースに書き込むように構成されていることを特徴とするプリント配線基板管理システム。 A read-only electronic tag in which an IP address uniquely assigned to the printed wiring board is written inside the printed wiring board formed by laminating a plurality of layers of patterned thermoplastic resin films Provided as embedded with all other components attached to the printed circuit board,
When handling the printed wiring board, the IP address written on the electronic tag is read, the board management server having the IP address is accessed via a computer network, and the board management database is used to access the board management server. A printed wiring board management system configured to read type information and history information of a printed wiring board or write newly generated history information to the board management database via the board management server .
当該製品のIPアドレスを持つ製品管理サーバに接続された製品管理データベースに、当該製品に組み込まれているプリント配線基板のIPアドレスが書き込まれるようになっていることを特徴とする請求項3または4記載のプリント配線基板管理システム。 A unique IP address is assigned to a product in which the printed wiring board is incorporated, and the IP address of the product is used for history information managed by the board management server.
The product management server connected to the product management database with the IP address of the product, according to claim 3 or 4, characterized in that the IP address of the printed circuit board incorporated in the product is adapted to be written The printed wiring board management system described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002269911A JP4254183B2 (en) | 2002-09-17 | 2002-09-17 | Printed wiring board and printed wiring board management system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002269911A JP4254183B2 (en) | 2002-09-17 | 2002-09-17 | Printed wiring board and printed wiring board management system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004111518A JP2004111518A (en) | 2004-04-08 |
JP4254183B2 true JP4254183B2 (en) | 2009-04-15 |
Family
ID=32267696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002269911A Expired - Fee Related JP4254183B2 (en) | 2002-09-17 | 2002-09-17 | Printed wiring board and printed wiring board management system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4254183B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107608860A (en) * | 2017-09-29 | 2018-01-19 | 郑州云海信息技术有限公司 | A kind of method, apparatus, the equipment of error log classification storage |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7317310B2 (en) * | 2001-09-11 | 2008-01-08 | Intel Corporation | Embedded PCB identification |
JP2006190901A (en) * | 2005-01-07 | 2006-07-20 | Denso Corp | Circuit board and its manufacturing method, and electronic circuit device |
US7893833B2 (en) * | 2006-01-20 | 2011-02-22 | Sanmina-Sci Corporation | Inline system for collecting stage-by-stage manufacturing metrics |
JP5238182B2 (en) * | 2007-04-19 | 2013-07-17 | 株式会社フジクラ | Manufacturing method of multilayer wiring board |
JP5150246B2 (en) * | 2007-12-28 | 2013-02-20 | 株式会社フジクラ | Multilayer printed wiring board and manufacturing method thereof |
DE102008021750A1 (en) * | 2008-04-30 | 2009-11-05 | Endress + Hauser Gmbh + Co. Kg | Contactlessly identifiable electronic printed circuit board for measuring device, has radio frequency identification transponder inserted into recess, and electronic component comprising connection soldered on contact surface |
KR102091712B1 (en) * | 2018-12-13 | 2020-03-25 | (주)컨트롤웍스 | electronic control unit remanufacturing method |
-
2002
- 2002-09-17 JP JP2002269911A patent/JP4254183B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107608860A (en) * | 2017-09-29 | 2018-01-19 | 郑州云海信息技术有限公司 | A kind of method, apparatus, the equipment of error log classification storage |
Also Published As
Publication number | Publication date |
---|---|
JP2004111518A (en) | 2004-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049626B2 (en) | RFID tag mounting circuit board | |
US10204661B2 (en) | Semiconductor device | |
WO2006076608A2 (en) | A system and process for manufacturing custom electronics by combining traditional electronics with printable electronics | |
CN106537583B (en) | Power management integrated circuits (PMIC) are integrated into processor encapsulation | |
JP4254183B2 (en) | Printed wiring board and printed wiring board management system | |
CN103729493B (en) | The layout method of printed circuit board (PCB) | |
CN104573791A (en) | Embedded high frequency RFID | |
US20160141248A1 (en) | Chip card module arrangement, chip card arrangement and method for producing a chip card arrangement | |
CN102544718B (en) | Radio frequency identification integrated circuit and matching network/antenna | |
US11935221B2 (en) | User interface for judgment concerning quality classification of displayed arrays of component carriers | |
CN108133103A (en) | A kind of Electronic Design DFM detecting systems, method and medium | |
US10936763B2 (en) | Information processing apparatus and non-transitory computer readable medium | |
CN102480850A (en) | Method for mounting RFID (radio frequency identification device) electronic label on printed circuit board | |
CN106852034A (en) | The processing method of the high-accuracy auto lamp printed board of high heat conduction embedded ceramic piece | |
US11937369B2 (en) | Traceability of subsequent layer structure manufacturing of main body for component carriers by means of laterally and vertically displaced information carrying structures | |
JP4743588B2 (en) | Semiconductor device | |
US11252817B1 (en) | Printed wiring board and memory system | |
Brizoux et al. | Development of a Design & Manufacturing Environment for Reliable and Cost-Effective PCB Embedding Technology | |
JP4955438B2 (en) | Manufacturing method of electronic substrate | |
JP5257238B2 (en) | Manufacturing information management method for printed wiring board, manufacturing information management system for printed wiring board | |
JP4356207B2 (en) | Non-contact type IC card manufacturing method | |
US20190386390A1 (en) | Method of manufacturing product, exterior jacket component and antenna pattern selection device | |
KR101008452B1 (en) | Pcb with rfid antena, and pcb with both rfid antena and rfid chipset, and management method of manufacturing process using rfid | |
US20030047350A1 (en) | Embedded PCB identification | |
CN116634665A (en) | Semi-finished product, device comprising a semi-finished product, and method for manufacturing a component carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |