JP4248527B2 - 回路装置の製造方法 - Google Patents
回路装置の製造方法 Download PDFInfo
- Publication number
- JP4248527B2 JP4248527B2 JP2005158070A JP2005158070A JP4248527B2 JP 4248527 B2 JP4248527 B2 JP 4248527B2 JP 2005158070 A JP2005158070 A JP 2005158070A JP 2005158070 A JP2005158070 A JP 2005158070A JP 4248527 B2 JP4248527 B2 JP 4248527B2
- Authority
- JP
- Japan
- Prior art keywords
- separation groove
- conductive pattern
- conductive
- circuit device
- conductive foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Gyroscopes (AREA)
Description
斜視図であり、図1(B)は図1(A)の代表的な断面図である。
11 第1の素子
12 第2の素子
13 第1の導電パターン
14 第2の導電パターン
15 封止樹脂
16 第1の基準面
17 第2の基準面
18 被覆樹脂
19 外部電極
20 実装基板
21 導電路
22 配線パターン
23 第1の検出軸
24 第2の検出軸
25 金属細線
27 レジスト
30 導電箔
32 レジスト
36A 第1の分離溝
36B 第2の分離溝
Claims (5)
- 導電箔の表面に分離溝を形成し、導電パターンを形成する工程と、
前記導電パターンに素子を固着して、前記素子と前記導電パターンとを電気的に接続する工程と、
前記分離溝が設けられた箇所にて前記導電箔を曲折させる工程と、
前記素子を被覆して前記分離溝に充填されるように封止樹脂を形成する工程と、
前記分離溝に充填された前記封止樹脂が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする回路装置の製造方法。 - 第1の導電パターンおよび第2の導電パターンが形成されるように導電箔の表面から第1の分離溝を形成し、曲折される部分の前記導電箔の表面から第2の分離溝を設ける工程と、
前記第1の導電パターンに物理量を検出する第1の素子を電気的に接続し、前記第2の導電パターンに第2の素子を接続する工程と、
前記第2の分離溝が設けられた箇所にて前記導電箔を曲折する工程と、
前記両素子を被覆して前記第1の分離溝および前記第2の分離溝に充填されるように封止樹脂を形成する工程と、
前記第1の分離溝および前記第2の分離溝に充填された前記封止樹脂が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする回路装置の製造方法。 - 前記導電箔を曲折する工程では、
前記導電箔を直角に折り曲げることを特徴とする請求項1または請求項2記載の回路装置の製造方法。 - 前記第2の分離溝を、前記第1の分離溝よりも幅を広く形成することを特徴とする請求項2記載の回路装置の製造方法。
- 前記第2の分離溝を、前記第1の分離溝よりも深く形成することを特徴とする請求項2記載の回路装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158070A JP4248527B2 (ja) | 2005-05-30 | 2005-05-30 | 回路装置の製造方法 |
US11/416,083 US7553164B2 (en) | 2005-05-30 | 2006-05-01 | Circuit device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158070A JP4248527B2 (ja) | 2005-05-30 | 2005-05-30 | 回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332564A JP2006332564A (ja) | 2006-12-07 |
JP4248527B2 true JP4248527B2 (ja) | 2009-04-02 |
Family
ID=37553897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158070A Expired - Fee Related JP4248527B2 (ja) | 2005-05-30 | 2005-05-30 | 回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4248527B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4566066B2 (ja) * | 2005-05-31 | 2010-10-20 | 三洋電機株式会社 | 回路装置およびその製造方法 |
US20190041211A1 (en) * | 2016-03-22 | 2019-02-07 | Panasonic Intellectual Property Management Co., Ltd. | Sensor |
-
2005
- 2005-05-30 JP JP2005158070A patent/JP4248527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006332564A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381280B2 (en) | Semiconductor packages and methods for forming semiconductor package | |
US10112824B2 (en) | Semiconductor device | |
US7332808B2 (en) | Semiconductor module and method of manufacturing the same | |
US8624380B2 (en) | Vertical mount package for MEMS sensors | |
US20070158826A1 (en) | Semiconductor device | |
US7553164B2 (en) | Circuit device and method of manufacturing the same | |
US8426930B2 (en) | Sensor module | |
US9331010B2 (en) | System support for electronic components and method for production thereof | |
US9257372B2 (en) | Surface mount package for a semiconductor integrated device, related assembly and manufacturing process | |
JP6800125B2 (ja) | 回路基板及び回路モジュール | |
US7836764B2 (en) | Electrical device with covering | |
US20200266151A1 (en) | Electronic package structure | |
JP4566066B2 (ja) | 回路装置およびその製造方法 | |
JP4248527B2 (ja) | 回路装置の製造方法 | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
KR101060121B1 (ko) | 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법 | |
JP6277252B2 (ja) | 撮像モジュール | |
KR20150063744A (ko) | Mems 센서모듈 패키지 및 그 제조방법 | |
US20150145076A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2007113919A (ja) | 3軸半導体センサ | |
JP4848789B2 (ja) | 電子装置の製造方法 | |
JP5920501B2 (ja) | センサデバイスの製造方法及びセンサデバイス | |
JP2006310821A (ja) | 半導体モジュールおよびその製造方法 | |
US20150355219A1 (en) | Multi-axis sensor | |
JP6809898B2 (ja) | センサ用配線基板およびセンサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |