JP4241317B2 - Oscillator circuit - Google Patents
Oscillator circuit Download PDFInfo
- Publication number
- JP4241317B2 JP4241317B2 JP2003362022A JP2003362022A JP4241317B2 JP 4241317 B2 JP4241317 B2 JP 4241317B2 JP 2003362022 A JP2003362022 A JP 2003362022A JP 2003362022 A JP2003362022 A JP 2003362022A JP 4241317 B2 JP4241317 B2 JP 4241317B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- control signal
- constant current
- charge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、定電流によるコンデンサの充電と、そのコンデンサの放電を利用して所望の発振出力を得るようにした発振回路に関するものである。 The present invention relates to an oscillation circuit in which a desired oscillation output is obtained by charging a capacitor with a constant current and discharging the capacitor.
この種の従来の発振回路の一例としては、図11に示すように、定電流Icを生成する定電流回路101と、定電流回路101からの定電流Icにより充電されるコンデンサ102と、コンデンサ102の充電電荷を放電させるN型のMOSトランジスタ103と、コンパレータとして機能するCMOSインバータ104、105と、を備えたものが知られている(例えば、特許文献1参照)。
As an example of this type of conventional oscillation circuit, as shown in FIG. 11, a constant
また、従来の発振回路の他の一例としては、図示しないが、コンパレータ、ドライバ回路、充放電制御回路などを含むものが知られている(例えば、特許文献2参照)。
次に、図11に示す発振回路の動作例について、図12を参照して説明する。この例では、コンデンサ102の充電電圧Vaが、Va=0〔V〕の初期状態から説明する。
図12に示すように、時刻t1では、Va=0〔V〕であるので、CMOSインバータ104の出力電圧V2は、V2=VDD(電源電圧)となり、CMOSインバータ105の出力電圧V3は、V3=0〔V〕となる。
As another example of a conventional oscillation circuit, although not shown, a circuit including a comparator, a driver circuit, a charge / discharge control circuit, and the like is known (for example, see Patent Document 2).
Next, an operation example of the oscillation circuit illustrated in FIG. 11 will be described with reference to FIG. In this example, the charging voltage Va of the
As shown in FIG. 12, since Va = 0 [V] at time t1, the output voltage V2 of the
コンデンサ102には、定電流回路101からの定電流Icが流れ込むので、図12(A)に示すように、その充電電圧Vaは徐々に上昇する。そして時刻t2において、その充電電圧VaがCMOSインバータ104の論理しきい値電圧Vinvになると、CMOSインバータ104の出力電圧V2は、図12(B)に示すように電源電圧VDDから接地電圧VSS=0〔V〕に変化する(立ち下がる)。
Since the constant current Ic from the constant
このようにCMOSインバータ104の出力電圧V2が0〔V〕になると、図12(C)に示すように、CMOSインバータ105の出力電圧V3は、接地電圧VSS=0〔V〕から電源電圧VDDに変化する。
このように、CMOSインバータ105の出力電圧V3が電源電圧VDDになると、これによりMOSトランジスタ103はオンとなる。このため、コンデンサ102の充電電荷はMOSトランジスタ103を介して放電されるので、その放電が終了すると充電電圧Vaは図12(A)に示すように0〔V〕となる。
When the output voltage V2 of the
Thus, when the output voltage V3 of the
この結果、CMOSインバータ104の出力電圧V2は、図12(B)に示すように0〔V〕から電源電圧VDDに変化する。この変化に伴い、CMOSインバータ105の出力電圧V3は、図12(C)に示すように電源電圧VDDから0〔V〕に変化する。このの結果、初期状態に戻る。
以後、このような動作を繰り返すことにより、CMOSインバータ105の出力電圧V3は周期的な波形が得られ、これを発振出力としていた。
As a result, the output voltage V2 of the
Thereafter, by repeating such an operation, the output voltage V3 of the
次に、このように動作する発振回路の発振周波数を求める。
まず、図12に示すように、コンデンサ102の充電電圧Vaが0〔V〕から上昇してCMOSインバータ104の論理しきい値電圧Vinvになるまでの時間をδT1とすると、時間δT1は(1)式のようになる。
δT1=(Ca×Vinv)/ Ic・・・(1)
ここで、Caはコンデンサ102の静電容量値、VinvはCMOSインバータ104の論理しきい値電圧、Icは定電流回路101の電流値である。
Next, the oscillation frequency of the oscillation circuit operating in this way is obtained.
First, as shown in FIG. 12, assuming that the time from the charging voltage Va of the
δT1 = (Ca × Vinv) / Ic (1)
Here, Ca is a capacitance value of the
また、図12に示すように、CMOSインバータ104などの遅延時間をδT2とすると、発振周波数fは(2)式のようになる。
f=1/(δT1+δT2)=Ic/(Ca×Vinv+Ic×δT2)・・・(2)
ここで、CMOSインバータ104、105の遅延時間は十分に小さい。すなわち、δT2<<δT1のため、(2)式は(3)式のようになる。
f=1/δT1=Ic/(Ca×Vinv)・・・(3)
例えば、Ic=20〔μA〕、Ca=5〔pF〕、Vinv=1〔V〕とすると、発振周波数fは、f≒4〔MHz〕となる。
f = 1 / (δT1 + δT2) = Ic / (Ca × Vinv + Ic × δT2) (2)
Here, the delay times of the
f = 1 / δT1 = Ic / (Ca × Vinv) (3)
For example, when Ic = 20 [μA], Ca = 5 [pF], and Vinv = 1 [V], the oscillation frequency f is f≈4 [MHz].
ところで、図11に示す従来の発振回路では、(3)式に示すように、発振周波数fは、定電流回路101の電流値Icに比例し、コンデンサ102の容量値CaおよびCMOSインバータ104の論理しきい値電圧Vinvに反比例する。
従って、発振周波数fを変えずに消費電流を小さくするためには、定電流回路101の電流値Icを下げると同時にコンデンサ102の容量値Caを小さくしたり、または電流値Icを下げると同時にCMOSインバータ104の論理しきい値電圧Vinvを下げたりすることが考えられる。
In the conventional oscillation circuit shown in FIG. 11, the oscillation frequency f is proportional to the current value Ic of the constant
Therefore, in order to reduce the current consumption without changing the oscillation frequency f, the current value Ic of the constant
しかし、コンデンサ102の容量値を小さくする場合には、製造上の加工精度、量産による容量値のばらつきなどを考慮すると、限界があるといえる。また、CMOSインバータ104の論理しきい値電圧を小さくするためには、インバータ104を構成するN型のMOSトランジスタのW/L(トラジスタサイズの比率)を大きくし、それを構成するP型のMOSトランジスタのW/Lを小さくすることにより可能であるが、N型のMOSトランジスタの論理しきい値電圧以下には設定することができない。
However, when reducing the capacitance value of the
一方、特許文献2に記載される発振回路では、複数のコンパレータ、この各コンパレータに印加するための基準電圧を発生する回路などの複数の回路が必要であり、全体として回路規模が大きくなる。このため、消費電流が図11に示す発振回路を上回るという不具合がある。
そこで、本発明の第1の目的は、上記の点に鑑み、比較的簡単な回路構成で、消費電流の低減が可能な発振回路を提供することにある。
On the other hand, the oscillation circuit described in Patent Document 2 requires a plurality of circuits such as a plurality of comparators and a circuit for generating a reference voltage to be applied to each comparator, and the circuit scale increases as a whole. For this reason, there is a problem that current consumption exceeds the oscillation circuit shown in FIG.
Accordingly, in view of the above-described points, a first object of the present invention is to provide an oscillation circuit capable of reducing current consumption with a relatively simple circuit configuration.
また、本発明の第2の目的は、比較的簡単な回路構成で、消費電流の増加を抑えつつ、発振周波数の高周波化、および周波数の切り替えが可能な発振回路を提供することにある。 A second object of the present invention is to provide an oscillation circuit capable of increasing the oscillation frequency and switching the frequency while suppressing an increase in current consumption with a relatively simple circuit configuration.
上記の課題を解決して本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第1の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電する第1コンデンサと、この第1コンデンサの充電電荷の一部を受け取って蓄積する第2コンデンサと、前記第1コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、前記制御信号生成手段から制御信号が出力されないときには、前記第1コンデンサを前記定電流で充電させるとともに前記第2コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第1コンデンサの充電電荷の一部を前記第2コンデンサに移動させて前記第1コンデンサに電荷を残留させたのち、前記第2コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、前記制御信号生成手段の制御信号を発振出力として取り出すようにした。
In order to solve the above-described problems and achieve the object of the present invention, each invention is configured as follows.
That is, the first invention is a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a first capacitor that receives and accumulates a part of the charge of the first capacitor. And determining whether or not the charging voltage of the two capacitors and the first capacitor exceeds a predetermined voltage, and if so, a control signal generating means for generating a predetermined control signal, and no control signal is output from the control signal generating means Sometimes, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and when the control signal is output from the control signal generating means, a part of the charge of the first capacitor is charged. Is transferred to the second capacitor to leave charge in the first capacitor, and then the charge in the second capacitor is discharged and initialized. And a stage, and a control signal of said control signal generating means to extract as an oscillation output.
第2の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電する第1コンデンサと、この第1コンデンサの充電電荷の一部を受け取って蓄積する第2コンデンサと、前記第1コンデンサの充電電荷の一部を引き抜く電荷引き抜き手段と、前記第1コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、前記制御信号生成手段から制御信号が出力されないときには、前記第1コンデンサを前記定電流で充電させるとともに前記第2コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第1コンデンサの充電電荷の一部を前記第2コンデンサに移動させて前記第1コンデンサに電荷を残留させたのちに、またその残留電荷による前記第1コンデンサの残留電圧が前記所定電圧を上回る場合には、前記第1コンデンサの残留電荷の一部を引き抜いたのちに、前記第2コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、前記制御信号生成手段の制御信号を発振出力として取り出すようにした。 According to a second aspect of the present invention, there is provided a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a second capacitor that receives and accumulates a part of the charge of the first capacitor. And a charge extracting means for extracting a part of the charge of the first capacitor, and a control signal for determining whether or not the charge voltage of the first capacitor exceeds a predetermined voltage and generating a predetermined control signal if the charge voltage exceeds the predetermined voltage When the control signal is not output from the generation unit and the control signal generation unit, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and the control signal is output from the control signal generation unit. When it is output, after a part of the charge of the first capacitor is moved to the second capacitor and the charge remains in the first capacitor, If the residual voltage of the first capacitor due to the residual charge exceeds the predetermined voltage, after extracting a part of the residual charge of the first capacitor, the charge of the second capacitor is discharged and initialized. Charge / discharge control means, and the control signal of the control signal generation means is extracted as an oscillation output.
第3の発明は、第1または第2の発明において、前記制御信号生成手段は、前記第1コンデンサの充電電圧がしきい値電圧を上回ったときに制御信号を出力するCMOSインバータを含み、または前記第1コンデンサの充電電圧を基準電圧と比較し、その充電電圧がその基準電圧を上回ったときに制御信号を出力するコンパレータを含んでいる。
第4の発明は、第1、第2または第3の発明において、前記第1コンデンサ若しくは前記第2コンデンサは、これらに対して並列に接続自在な第3コンデンサを含み、または前記第1コンデンサ若しくは前記第2コンデンサは、これらに対して直列に接続自在な第4コンデンサを含んでいる。
According to a third invention, in the first or second invention, the control signal generating means includes a CMOS inverter that outputs a control signal when a charging voltage of the first capacitor exceeds a threshold voltage, or The comparator includes a comparator that compares the charging voltage of the first capacitor with a reference voltage and outputs a control signal when the charging voltage exceeds the reference voltage.
According to a fourth invention, in the first, second, or third invention, the first capacitor or the second capacitor includes a third capacitor that can be connected in parallel thereto, or the first capacitor or The second capacitor includes a fourth capacitor that can be connected in series to the second capacitor.
第5の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電される第1コンデンサと、この第1コンデンサの充電電荷の一部を受け取って蓄積させる第2コンデンサと、前記第1コンデンサと前記第2コンデンサとの間に配置され、その両者の電気的な接続また切断を行う第1トランジスタと、前記第2コンデンサの両端に接続され、その第2コンデンサの両端の短絡またはその開放を行う第2トランジスタと、前記第1コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてHレベルまたLレベルの第1制御信号を生成する第1制御信号生成手段と、この第1制御信号生成手段からの第1制御信号を反転させた第2制御信号を生成する第2制御信号生成手段とを備え、前記第1トランジスタは、前記第1制御信号生成手段の生成する第1制御信号でオンオフ制御を行うように構成し、前記第2トランジスタは、前記第2制御信号生成手段の生成する第2制御信号でオンオフ制御を行うように構成し、かつ、前記第1制御信号生成手段の第1制御信号または第2制御信号を発振出力として取り出すようにした。 According to a fifth aspect of the present invention, there is provided a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a second capacitor that receives and accumulates a part of the charge stored in the first capacitor. A capacitor, a first transistor disposed between the first capacitor and the second capacitor, for electrically connecting or disconnecting the two, and connected to both ends of the second capacitor; A first control signal that compares a charging voltage of the first capacitor with a second voltage that short-circuits or opens both ends and the first capacitor and generates a first control signal of H level or L level according to the comparison result. Generating means, and second control signal generating means for generating a second control signal obtained by inverting the first control signal from the first control signal generating means, wherein the first transistor includes the first transistor A first control signal generated by the control signal generating means is configured to perform on / off control, and the second transistor is configured to perform on / off control using the second control signal generated by the second control signal generating means. In addition, the first control signal or the second control signal of the first control signal generating means is extracted as an oscillation output.
第6の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電される第1コンデンサと、この第1コンデンサの充電電荷の一部を受け取って蓄積させる第2コンデンサと、前記第1コンデンサの充電電荷の一部を引く抜く電荷引き抜き手段と、前記定電流回路と前記第1コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第1トンジスタと、前記第1コンデンサと前記第2コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第2トランジスタと、前記第2コンデンサの両端に接続され、その第2コンデンサの両端の短絡またはその開放を行う第3トランジスタと、前記第1コンデンサと前記電荷引き抜き手段との間に設けられ、その両者の電気的な接続または切断を行う第4トランジスタと、前記第1コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてHレベルまたLレベルの第1制御信号を生成する第1制御信号生成手段と、この第1制御信号生成手段からの第1制御信号を反転させた第2制御信号を生成する第2制御信号生成手段とを備え、前記第1トランジスタ、前記第2トランンジスタ、および前記第4トランジスタは、前記第1制御信号生成手段の生成する第1制御信号でオンオフ制御を行うように構成し、前記第3トランジスタは、前記第2制御信号生成手段の生成する第2制御信号でオンオフ制御を行うように構成し、かつ、前記第1制御信号生成手段の第1制御信号または第2制御信号を発振出力として取り出すようにした。 According to a sixth aspect of the present invention, there is provided a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a second capacitor that receives and accumulates a part of the charge stored in the first capacitor. A capacitor, a charge extracting means for extracting a part of the charge of the first capacitor, and a first current circuit that is provided between the constant current circuit and the first capacitor and electrically connects or disconnects both of them. A transistor, a second transistor provided between the first capacitor and the second capacitor, for electrically connecting or disconnecting both of the transistors, and connected to both ends of the second capacitor. A third transistor that short-circuits or opens both ends, and a fourth transistor that is provided between the first capacitor and the charge extracting unit and electrically connects or disconnects both of them. A first control signal generating means for comparing a charge voltage of the transistor and a charging voltage of the first capacitor with a predetermined voltage and generating a first control signal of H level or L level according to the comparison result; Second control signal generation means for generating a second control signal obtained by inverting the first control signal from the means, wherein the first transistor, the second transistor, and the fourth transistor are the first control signal. A first control signal generated by the signal generating means is configured to perform on / off control, and the third transistor is configured to perform on / off control using the second control signal generated by the second control signal generating means; In addition, the first control signal or the second control signal of the first control signal generating means is taken out as an oscillation output.
第7の発明は、第5または第6の発明において、前記第1制御信号生成手段は、前記第1コンデンサの充電電圧がしきい値電圧を上回ったときに制御信号を出力するCMOSインバータを含み、または前記第1コンデンサの充電電圧を基準電圧と比較し、その充電電圧がその基準電圧を上回ったときに制御信号を出力するコンパレータを含んでいる。
第8の発明は、第5、第6または第7の発明において、前記第1コンデンサ若しくは前記第2コンデンサは、これらに対して並列に接続自在な第3コンデンサを含み、または前記第1コンデンサ若しくは前記第2コンデンサは、これらに対して直列に接続自在な第4コンデンサを含んでいる。
According to a seventh invention, in the fifth or sixth invention, the first control signal generating means includes a CMOS inverter that outputs a control signal when a charging voltage of the first capacitor exceeds a threshold voltage. Or a comparator that compares the charging voltage of the first capacitor with a reference voltage and outputs a control signal when the charging voltage exceeds the reference voltage.
An eighth invention is the fifth, sixth, or seventh invention, wherein the first capacitor or the second capacitor includes a third capacitor that can be connected in parallel thereto, or the first capacitor or The second capacitor includes a fourth capacitor that can be connected in series to the second capacitor.
このような構成からなる本発明によれば、比較的簡単な回路構成で、消費電流の低減が可能な発振回路を実現できる。
また、本発明によれば、比較的簡単な回路構成で、消費電流の増加を抑えつつ、発振周波数の高周波化、および周波数の切り替えが可能な発振回路を実現できる。
According to the present invention having such a configuration, an oscillation circuit capable of reducing current consumption can be realized with a relatively simple circuit configuration.
In addition, according to the present invention, it is possible to realize an oscillation circuit capable of increasing the oscillation frequency and switching the frequency while suppressing an increase in current consumption with a relatively simple circuit configuration.
以下、本発明の実施の形態について図面を参照して説明する。
本発明の発振回路の第1実施形態の構成について、図1を参照して説明する。
この第1実施形態に係る発振回路は、図1に示すように、定電流回路301と、第1コンデンサ302と、N型のMOSトランジスタ303と、第2コンデンサ306と、N型のMOSトランジスタ307と、CMOSインバータ304、305、308とを備え、CMOSインバータ305の出力電圧V3またはCMOSインバータ308の出力電圧V4を発振出力として取り出すようにしたものである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The configuration of the first embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 1, the oscillation circuit according to the first embodiment includes a constant
ここで、COSインバータ304などが制御信号生成手段を構成し、MOSトランジスタ303、307などが充放電制御手段を構成する。
定電流回路301は、定電流Icを生成する回路である。第1コンデンサ302は、定電流回路301からの定電流Icで充電されるようになっており、その充電電圧VaはCMOSインバータ304の入力端子に印加されるようになっている。第2コンデンサ306は、第1コンデンサ302の充電電荷の一部を受け取って蓄積させるものである。
Here, the
The constant
MOSトランジスタ303は、第1コンデンサ302と第2コンデンサ306との間に設けられ、その両者を電気的に接続または切断させるスイッチング素子として機能するものである。このため、MOSトランジスタ303は、そのゲートにCMOSインバータ305の出力電圧V3が印加され、その出力電圧V3によりオンオフ制御されるようになっている。
The
MOSトランジスタ307は、第2コンデンサ306の両端に接続され、その動作がオンのときに、第2コンデンサ306の充電電荷を放電させるものである。このため、MOSトランジスタは、そのゲートにCMOSインバータ308の出力電圧V4が印加され、その出力電圧V4によりオンオフ制御されるようになっている。
CMOSインバータ304、305、308は、図1に示すように、それぞれP型のMOSトランジスタとN型のMOSトランジスタとを組み合わせたインバータであり、これらは直列に接続(縦続接続)されている。
The
As shown in FIG. 1, the
次に、この第1実施形態の各構成素子の具体的な接続について説明する。
図1に示すように、電源ライン309と接地ライン(共通接続ライン)310との間に、定電流回路301と第1コンデンサ302とが直列に接続されている。定電流回路301と第1コンデンサ302との共通接続部が、CMOSインバータ304の入力端子に接続されている。
Next, specific connection of each component of the first embodiment will be described.
As shown in FIG. 1, a constant
第1コンデンサ302の両端には、MOSトランジスタ303と第2コンデンサ306とを直列に接続した直列回路を、並列に接続させている。MOSトランジスタ303のゲートは、CMOSインバータ305の出力端子と接続されている。また、第2コンデンサ306の両端には、MOSトランジスタ307が並列に接続され、MOSトランジスタ307のゲートは、CMOSインバータ308の出力端子と接続されている。
A series circuit in which a
CMOSインバータ304は、図1に示すように、P型のMOSトランジスタとN型のMOSトランジスタからなり、その各ゲートが共通接続されて入力端子を構成し、その各ドレインが共通接続されて出力端子を構成している。また、P型のMOSトランジスタのソースが電源ライン309に接続され、N型のMOSトランジスタのソースが接地ライン310に接続されている。CMOSインバータ305、308もCMOSインバータ304と同様に構成される。
As shown in FIG. 1, the
次に、このような構成からなる第1実施形態の動作例について、図2を参照して説明する。この例では、第1コンデンサ302の充電電圧Vaが、CMOSインバータ304の論理しきい値電圧Vinvよりも低い電圧の状態から動作を説明する。
図2に示すように、第1コンデンサ302の充電電圧Vaが、CMOSインバータ304の論理しきい値電圧Vinvよりも低い電圧の状態である時刻t1では、CMOSインバータ304の出力電圧V2は、V2=VDD(電源電圧)となり、CMOSインバータ305の出力電圧V3は、V3=0〔V〕となり、CMOSインバータ308の出力電圧V4は、V4=VDDとなる。従って、このときには、MOSトランジスタ303はオフ、MOSトランジスタ307はオンであるので、第2コンデンサ306はその両端が接地電位(VSS=0)の状態となる。
Next, an operation example of the first embodiment having such a configuration will be described with reference to FIG. In this example, the operation will be described from the state where the charging voltage Va of the
As shown in FIG. 2, at time t1, when the charging voltage Va of the
このとき、第1コンデンサ302には、定電流回路301からの定電流Icが流れ込むので、図2(A)に示すように、その充電電圧Vaは徐々に上昇する。そして時刻t2において、その充電電圧VaがCMOSインバータ304の論理しきい値電圧Vinvになると、CMOSインバータ304の出力電圧V2は、図2(B)に示すように電源電圧VDDから接地電圧VSS=0〔V〕に変化する。
At this time, since the constant current Ic from the constant
このようにCMOSインバータ304の出力電圧V2が0〔V〕になると、図2(C)に示すように、CMOSインバータ305の出力電圧V3は、接地電圧VSS=0〔V〕から電源電圧VDDに変化する。また、このCMOSインバータ305の出力電圧V3の変化に伴い、CMOSインバータ308の出力電圧V4は、図2(D)に示すように電源電圧VDDから接地電圧VSS=0〔V〕に変化する。
When the output voltage V2 of the
この結果、時刻t3では、MOSトランジスタ303はオフからオンになり、MOSトランジスタ307はオンからオフになる。このため、第1コンデンサ302と第2コンデンサ306とは並列接続の状態になり、第1コンデンサ302の充電電荷の一部が、電荷の空の第2コンデンサ306に移動する。これにより、第1コンデンサ302の充電電圧Vaは下がり、第2コンデンサ306の充電電圧Vbは上がり、両充電電圧Va,Vbは等しい電圧Vxとなる(図2(A)(E)参照)。
As a result, at time t3, the
このとき、第1コンデンサ302には所定の電荷が残留し、第2コンデンサには所定の移動電荷が蓄積されることになる。また、このときには、第1コンデンサ302の充電電圧Vaは、図2(A)に示すように、CMOSインバータ304の論理しきい値電圧Vinvよりも下がる。
この結果、CMOSインバータ304の出力電圧V2は、図2(B)に示すように0〔V〕から電源電圧VDDに変化する。この変化に伴い、CMOSインバータ305の出力電圧V3は、図2(C)に示すように電源電圧VDDから0〔V〕に変化する。さらに、この変化に伴い、CMOSインバータ308の出力電圧V4は、図2(D)に示すように0〔V〕から電源電圧VDDに変化する。
At this time, a predetermined charge remains in the
As a result, the output voltage V2 of the
この結果、時刻t4では、MOSトランジスタ303はオンからオフになり、MOSトランジスタ307はオフからオンになるので、第2コンデンサ306の充電電荷はMOSトランジスタ307を介して放電され、充電電圧Vbは図2(E)に示すように0〔V〕となる。この結果、初期状態に戻り第1コンデンサ302は充電が再開されるが、第1コンデンサ302には残留電荷があるので、第1コンデンサ302にはその残留電荷に対して新たな電荷が蓄積されることになる。
As a result, at time t4, the
以後、このような動作を繰り返すことにより、CMOSインバータ305の出力電圧V3及びCMOSインバータ308の出力電圧V4は周期的な波形が得られ、これを発振出力とする。
次に、このように動作する第1実施形態の発振周波数を求める。
まず、図2(A)に示すように、第1コンデンサ302と第2コンデンサ306が並列状態になった直後の充電電圧VaをVxとし、時刻t4から充電電圧Vaが上昇してCMOSインバータ304の論理しきい値電圧Vinvになるまでの時間をδT1とする。また時刻t3から時刻t4の時間においても定電流回路301からの定電流Icが流れ込み充電電圧Vaの電位は上昇する。しかしCMOSインバータ304等の遅延時間は十分小さいため、時刻t4における充電電圧Vaの電位の上昇は小さく、よって時刻t4における充電電圧Vaの電位は、Vxで近似できる。よって時間δT1は(4)式のようになる。
Thereafter, by repeating such an operation, the output voltage V3 of the
Next, the oscillation frequency of the first embodiment operating in this way is obtained.
First, as shown in FIG. 2A, the charging voltage Va immediately after the
δT1={Ca×(Vinv−Vx)}/ Ic・・・(4)
ここで、Caは第1コンデンサ302の静電容量値、VinvはCMOSインバータ304の論理しきい値電圧、Vxは両コンデンサ302、306が並列状態になった直後の充電電圧Vaの電圧、Icは定電流回路301の電流値である。
また、図2に示すように、CMOSインバータ304などの遅延時間をδT2とすると、発振周波数fは(5)式のようになる。
δT1 = {Ca × (Vinv−Vx)} / Ic (4)
Here, Ca is the capacitance value of the
Further, as shown in FIG. 2, when the delay time of the
f=1/(δT1+δT2)=Ic/{(Ca×(Vinv−Vx))+(Ic×δT2)}・・・(5)
ここで、CMOSインバータ304、305、308の遅延時間は十分に小さい。すなわち、δT2<<δT1のため、(5)式は(6)式のようになる。
f=1/δT1=Ic/{Ca×(Vinv−Vx)}・・・(6)
ところで、第1コンデンサ302と第2コンデンサ306とが並列接続となる直前と直後の総電荷量は等しいので、次の(7)式が成立する。
f = 1 / (δT1 + δT2) = Ic / {(Ca × (Vinv−Vx)) + (Ic × δT2)} (5)
Here, the delay times of the
f = 1 / δT1 = Ic / {Ca × (Vinv−Vx)} (6)
By the way, since the total charge amount immediately before and after the
(Ca×Vinv)+(Cb×0)=(Ca+Cb)×Vx・・・(7)
ここで、Cbは第2コンデンサ306の静電容量値である。
(7)式をVxについて解くと、次の(8)式が得られる。
Vx={Ca/(Ca+Cb)}×Vinv・・・(8)
(8)式を(6)式に代入すると、発振周波数fは次式となる。
(Ca × Vinv) + (Cb × 0) = (Ca + Cb) × Vx (7)
Here, Cb is the capacitance value of the
When the equation (7) is solved for Vx, the following equation (8) is obtained.
Vx = {Ca / (Ca + Cb)} × Vinv (8)
When the equation (8) is substituted into the equation (6), the oscillation frequency f becomes the following equation.
f=Ic/{〔Cb/(Ca+Cb)〕×(Ca×Vinv)} ・・・(9)
また、(9)式は、次の(10)式のように変形できる。
f=〔Ic/(Ca×Vinv)〕×〔(Ca+Cb)/Cb〕・・・(10)
従って、(9)式と(3)式とを比較すると、第1実施形態の発振回路は、従来の発振回路と比較し、発振周波数を変えずに電流値IcをCb/(Ca+Cb)倍だけ減らすことが可能となる。特に、Ca=Cbの場合には、電流値Icを半分に低減させても同じ発振周波数を得ることが可能となる。
f = Ic / {[Cb / (Ca + Cb)] × (Ca × Vinv)} (9)
Further, the equation (9) can be transformed into the following equation (10).
f = [Ic / (Ca × Vinv)] × [(Ca + Cb) / Cb] (10)
Therefore, comparing the formulas (9) and (3), the oscillation circuit of the first embodiment compares the current value Ic by Cb / (Ca + Cb) times without changing the oscillation frequency as compared with the conventional oscillation circuit. It becomes possible to reduce. In particular, when Ca = Cb, the same oscillation frequency can be obtained even if the current value Ic is reduced by half.
さらに、(10)式によれば、第1実施形態の発振回路は、従来の発振回路と比較し、電流値Ic、容量値Ca、および論理しきい値Vinvが同じであっても、発振周波数が(Ca+Cb)/Cb倍だけ高い発振回路が実現可能となる。特に、Ca=Cbの場合には、発振周波数を2倍にすることができる。
以上述べたように、第1実施形態によれば、比較的簡易な回路で、消費電流を低減することができる。
Further, according to the equation (10), the oscillation circuit of the first embodiment is compared with the conventional oscillation circuit, even if the current value Ic, the capacitance value Ca, and the logic threshold value Vinv are the same, the oscillation frequency An oscillation circuit that is as high as (Ca + Cb) / Cb times can be realized. In particular, when Ca = Cb, the oscillation frequency can be doubled.
As described above, according to the first embodiment, current consumption can be reduced with a relatively simple circuit.
次に、本発明の発振回路の第2実施形態の構成について、図3を参照して説明する。
この第2実施形態に係る発振回路は、図1に示す第1実施形態のCMOSインバータ304をコンパレータ(比較回路)509に置き換えるとともに、そのコンパレータ509に供給する基準電圧Vrefを供給する基準電圧発生回路510を追加するようにしたものである。
Next, the configuration of the second embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
The oscillation circuit according to the second embodiment replaces the
すなわち、図3に示すように、コンパレータ509の負の入力端子に、第1コンデンサ302の充電電圧Vaを入力するようにした。また、コンパレータ509の正の入力端子に、基準電圧発生回路510が発生する基準電圧Vrefを入力するようにした。さらに、コンパレータ509の出力電圧V2は、CMOSインバータ305に出力するようにした。
That is, as shown in FIG. 3, the charging voltage Va of the
このような構成により、コンパレータ509は、第1コンデンサCaの充電電圧Vaを基準電圧Vrefと比較し、充電電圧Vaが基準電圧Vrefを上回る場合に出力電圧V2として0Vを出力し、その充電電圧Vaが基準電圧Vrefを下回る場合に出力電圧V2として電源電圧VDDを出力する。
なお、この第2実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
With such a configuration, the
In addition, since the structure of the other part of this 2nd Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
このような構成からなる第2実施形態の各部の動作は、コンパレータ509の上記のような動作を除けば、第1実施形態の各部の動作を同じであるので、その動作の説明は省略する。
ここで、第2実施形態の発振周波数fは、(10)式において、CMOSインバータ304の論理しきい値Vinvをコンパレータ509に供給する基準電圧Vrefに置き換えることで得ることができ、次の(11)式のようになる。
The operation of each part of the second embodiment having such a configuration is the same as the operation of each part of the first embodiment except for the above-described operation of the
Here, the oscillation frequency f of the second embodiment can be obtained by replacing the logic threshold value Vinv of the
f=〔Ic/(Ca×Vref)〕×〔(Ca+Cb)/Cb〕・・・(11)
(10)式によれば、第1実施形態では、発振周波数はCMOSインバータ304の論理しきい値Vinvに依存する。すなわち、CMOSインバータ304を構成するP型とN型のMOSトランジスタの製造のばらつきや電源電圧に依存することになる。
これに対して、第2実施形態では、(11)式に示すように発振周波数はコンパレータ509に供給する基準電圧Vrefに依存するので、製造のばらつきや電源電圧に依存しにくい発振回路を構成することができる。
f = [Ic / (Ca × Vref)] × [(Ca + Cb) / Cb] (11)
According to the equation (10), in the first embodiment, the oscillation frequency depends on the logic threshold value Vinv of the
On the other hand, in the second embodiment, as shown in the equation (11), the oscillation frequency depends on the reference voltage Vref supplied to the
次に、本発明の発振回路の第3実施形態の構成について、図4を参照して説明する。
、この第3実施形態に係る発振回路は、図4に示すように、図1に示す第1実施形態の構成を基本とし、さらにP型のMOSトランジスタ609と、N型のMOSトランジスタ610と、定電流回路611と、を備えるようにしたものである。
すなわち、図4に示すように、定電流回路301と第1コンデンサ302との間に、スイッチング素子であるMOSトランジスタ609を設けるようにした。そして、このMOSトランジスタ609のゲートにCMOSインバータ305の出力電圧V3を供給し、これによりMOSトランジスタ609をオンオフ動作させ、定電流回路301と第1コンデンサ302との電気的な接続または切断を行うようにした。
Next, the configuration of the third embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 4, the oscillation circuit according to the third embodiment is based on the configuration of the first embodiment shown in FIG. 1, and further includes a P-
That is, as shown in FIG. 4, a
また、第1コンデンサ302と定電流回路611との間に、スイッチング素子であるMOSトランジスタ610を設けるようにした。そして、このMOSトランジスタ610のゲートにCMOSインバータ305の出力電圧V3を供給し、これによりMOSトランジスタ610をオンオフ動作させ、第1コンデンサ302と定電流回路611との電気的な接続または切断を行うようにした。
Further, a
定電流回路611は、後述のように、コンデンサ302、306の並列接続時において、充電電圧VaがCMOSインバータ304の論値しきい値Vinv以上となってCMOSインバータ304が反転動作ができない異常時に、コンデンサ302、306の電荷の一部を引き抜いて、充電電圧Vaをその論理しきい値Vinv以下にするものである。
この定電流回路611の電流値は、後述のように最適値に設定するのが望ましい。また、定電流回路611は、抵抗素子やMOS抵抗などに置き換えるようにしても良い。この場合には、その抵抗値は、定電流回路611の電流値の場合と同様に、最適な電流を流すことができる抵抗値が望ましい。
As will be described later, the constant
The current value of the constant
なお、この第3実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
また、第3実施形態では、図4に示すようにCMOSインバータ304を使用するようにしたが、このCMOSインバータ304を図3に示すコンパレータ509に置き換えるようにしても良い。このような置き換えは、後述の各実施形態についても適用することができる。
In addition, since the structure of the other part of this 3rd Embodiment is the same as that of the structure of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the third embodiment, the
次に、このような構成からなる第3実施形態の動作について、図4を参照しながら説明する。
いま、定電流回路301からの定電流Icにより第1コンデンサ302が充電されていき、その充電電圧VaがCMOSインバータ304の論理しきい値電圧Vinv以上になると、CMOSインバータ304の出力電圧V2が電源電圧VDDから0Vに変化し、これによりCMOSインバータ305の出力電圧V3が0Vから電源電圧VDDに変化し、これによりCMOSインバータ308の出力電圧V4が電源電圧VDDから0Vに変化する。この結果、MOSトランジスタ609、307がオンからオフに変化し、MOSトランジスタ303、610がオフからオンに変化する。
Next, the operation of the third embodiment having such a configuration will be described with reference to FIG.
Now, when the
ここで、第1コンデンサ302の充電電圧Vaは、CMOSインバータ304の論理しきい値電圧Vinv以上になっても、MOSトランジスタのオン、オフ状態が反転するまでの時間に遅れがあるので、その時間の間に増加を続け(図2(A)参照)、その増加分をδVA1とする。
そして、MOSトランジスタ609、307がオフになり、MOSトランジスタ303、610がオンになると、定電流回路301と第1コンデンサ302との電気的接続が切断され、第1コンデンサ302と第2コンデンサ306とが並列接続され、両コンデンサ302、306と定電流回路611とが電気的に接続された状態になる。
Here, even if the charging voltage Va of the
When the
このように、第1コンデンサ302と第2コンデンサ306との並列接続によって、第1コンデンサ302の充電電荷は第2コンデンサ306に移動するので、第1コンデンサ302の充電電圧Vaは下がる。
このとき、正常動作の場合には、その充電電圧Vaが直ちにCMOSインバータ304の論理しきい値Vinv以下となり、第1コンデンサ302および第2コンデンサ306にはそれぞれ所定の電荷が残留する。
As described above, since the charge of the
At this time, in the normal operation, the charging voltage Va immediately becomes equal to or lower than the logical threshold Vinv of the
そして、次のサイクルに状態が遷移する。すなわち、CMOSインバータ304の出力電圧V2が0Vから電源電圧VDDに変化し、CMOSインバータ305の出力電圧V3が電源電圧VDDから0Vに変化し、CMOSインバータ308の出力電圧V4が0Vから電源電圧VDDに変化する。この結果、MOSトランジスタ609、307がオフからオンに変化し、MOSトランジスタ303、610がオンからオフに変化する。この変化により、第2コンデンサ306の電荷は放電され、第1コンデンサ302は定電流回路301からの定電流Icにより再び充電されていく。
Then, the state transitions to the next cycle. That is, the output voltage V2 of the
ところで、第1コンデンサ302の容量値Caと第2コンデンサ306の容量値Cbの各定数の設定により、容量値Cbを容量値Caよりも小さくすればするほど、第1コンデンサ302と第2コンデンサ306の並列接続後の充電電圧Vaの低下量は小さくなる((8)式参照)。いま、その充電電圧Vaの低下量をδVA2とする。
もし、δVA2<δVA1であれば、充電電圧VaはCMOSインバータ304の論理しきい値Vinv以上のままで、次のサイクルに入ることができない。また、外部からの雑音などによって第1コンデンサ302などに電荷が注入されるような場合には、充電電圧Vaが論理しきい値Vinv以上となって、次のサイクルに入ることができない。この結果、発振が停止するおそれがある。
By the way, as the capacitance value Cb is made smaller than the capacitance value Ca by setting each of the capacitance value Ca of the
If δVA2 <δVA1, the charging voltage Va remains above the logical threshold Vinv of the
そこで、このような異常な状態に対処するために、第3実施形態では、図4に示すように、MOSトランジスタ609、610、および定電流回路611を設けて、その両コンデンサ302、306の電荷を接地ライン310に抜くようにした。
すなわち、上記のように第1コンデンサ302と第2コンデンサ306とが並列接続状態のときには、これと同時に定電流回路611と第1コンデンサ302とが電気的な切断され、かつ、両コンデンサ302、306と定電流回路611とが電気的に接続された状態になる。
Therefore, in order to cope with such an abnormal state, in the third embodiment, as shown in FIG. 4,
That is, as described above, when the
従って、その充電電圧Vaが雑音などに起因してVa>Vinvになるような異常状態の場合には、第1コンデンサ302と第2コンデンサ306の各充電電荷の一部が定電流回路611により引き抜かれる。このため、充電電圧Vaは徐々に下がっていきCMOSインバータ304の論理しきい値Vinv以下に下げることができ、その充電電圧をコンデンサ302、306に残留させることができる。この結果、上述した次のサイクルの状態に遷移できる。
Therefore, when the charging voltage Va is in an abnormal state such that Va> Vinv due to noise or the like, a part of the charged charges of the
次に、定電流回路611の電流値について検討する。
まず、定電流回路611の電流値が小さい場合には、それが小さければ小さいほど、上記の異常状態から正常状態になるまでの期間が長くなる。よって、ある程度の電流値を確保する必要がある。
これに対して、定電流回路611の電流値が大きな場合には、それが大きければ大きいほど異常状態から正常状態になるまでの期間が短くなる。もし、正常状態の場合には、CMOSインバータ304などの各出力は直ちに反転動作をするが、異常状態の場合には、反転動作できない状態が続くので、定電流回路611の電流値をできるだけ大きくして反転動作に移行するのが望ましい。
Next, the current value of the constant
First, when the current value of the constant
On the other hand, when the current value of the constant
しかし、コンデンサ302、306の並列接続時において、そのコンデンサ302、306の電荷を急激に引き抜くと、その充電電圧Vaが大幅に低下する。このため、定電流回路611の電流値を大きくしすぎると、発振の停止を防止できても、そのときには発振周期が一時的に長くなる。したがって、定電流回路611の電流値は、これらの点を考慮して、最適値にすることが望ましい。
However, when the
以上のように、第3実施形態では、第1コンデンサ302と第2コンデンサ306の並列接続時において、その充電電圧Vaが雑音などに起因してVa>Vinvになるような異常状態の場合でも、両コンデンサ302、306の充電電荷の一部が定電流回路611により引き抜かれ、充電電圧VaをCMOSインバータ304の論理しきい値Vinv以下に下げることができるので、発振の停止を防止できる。
As described above, in the third embodiment, when the
次に、本発明の発振回路の第4実施形態の構成について、図5を参照して説明する。
この第4実施形態に係る発振回路は、図5に示すように、図4に示す第3実施形態の構成を基本とし、ボルテージレギュレータ(電圧安定化回路)1212と、レベルシフタ(レベルシフト回路)1213とを追加するようにしたものである。
すなわち、CMOSインバータ304をボルテージレギュレータ1212の出力で動作させるために、その出力を、CMOSインバータ304の正側の電源ラインに供給するようにした。このボルテージレギュレータ1212は、電源電圧VDDに依存せず、常に一定の出力電圧Vregを出力する機能を備えている。
Next, the configuration of the fourth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 5, the oscillation circuit according to the fourth embodiment is based on the configuration of the third embodiment shown in FIG. 4, and includes a voltage regulator (voltage stabilization circuit) 1212 and a level shifter (level shift circuit) 1213. And are added.
That is, in order to operate the
また、これに伴い、CMOSインバータ304の出力電圧をCMOSインバータ305の入力電圧にレベルシフト(レベル変換)するために、その両者の間にレベルシフタ1213を設けるようにした。このレベルシフタ1213は、Vreg−VSS間の振幅からなる入力電圧を、VDD−VSS間の振幅からなる出力電圧にレベルシフトし、その入力電圧と出力電圧との間で同位相の電圧を得るためのものである。
Accordingly, in order to level shift (level conversion) the output voltage of the
なお、この第4実施形態の他の部分の構成は、図4に示す第3実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
このような構成からなる第4実施形態によれば、CMOSインバータ304の貫通電流を抑えることが可能となる。すなわち、図4に示す第3実施形態では、電源電圧VDDが高いほどCMOSインバータ304の貫通電流が大きくなるが、第4実施形態では、CMOSインバータ304の電源電圧をボルテージレギュレータ1212を用いて安定化したので、貫通電流が電源電圧VDDに依存しなくなり、その結果、低消費電流化が実現可能となる。
In addition, since the structure of the other part of this 4th Embodiment is the same as that of 3rd Embodiment shown in FIG. 4, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
According to the fourth embodiment having such a configuration, the through current of the
また、第4実施形態では、ボルテージレギュレータ1212の出力電圧Vregを、CMOSインバータ304を構成するP型のMOSトランジスタのしきい値電圧VtpとN型のMOSトランジスタのしきい値電圧Vthとの和、すなわちVreg=Vtp+Vthとすれば、貫通電流を大幅に下げることが可能となる。
すなわち、CMOSインバータ304の論理しきい値の前後でのP型とN型のMOSトランジスタが同時にオン状態になる時間が最小に抑えられるので、貫通電流は大幅に低減可能となる。同時に、MOSトランジスタのしきい値が製造のばらつきや温度変化によって変動しても、ボルテージレギュレータも連動して変動するので、貫通電流のばらつきも抑えられる。
In the fourth embodiment, the output voltage Vreg of the
That is, since the time during which the P-type and N-type MOS transistors are turned on at the same time before and after the logic threshold value of the
次に、本発明の発振回路の第5実施形態の構成について、図6を参照して説明する。
この第5実施形態に係る発振回路は、図6に示すように、図1に示す第1実施形態の構成を基本とし、第2コンデンサ306に対してコンデンサ709、711のうちの一方または双方を並列に接続自在に構成し、これにより発振周波数が可変できるようにした。
すなわち、図6に示すように、容量値がCb1のコンデンサ709とスイッチング素子であるN型のMOSトランジスタ710とを直列接続させて第1の直列回路とし、容量値がCb2のコンデンサ711とスイッチング素子であるN型のMOSトランジスタ712とを直列接続させて第2の直列回路とし、これらの両直列回路を第2コンデンサ306に並列に接続するようにした。
Next, the configuration of the fifth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 6, the oscillation circuit according to the fifth embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
That is, as shown in FIG. 6, a
そして、MOSトランジスタ710、712の各ゲートに制御信号CNT1、CNT2をそれぞれ印加するようにし、ことによりMOSトランジスタ710、712をそれぞれオンオフ制御できるようにした。この結果、MOSトランジスタ710がオンのときにはコンデンサ709が第2コンデンサ306に並列接続され、MOSトランジスタ712がオンのときにはコンデンサ711が第2コンデンサ306に並列接続される。
Then, control signals CNT1 and CNT2 are applied to the gates of the
なお、この第5実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第2コンデンサ306に並列に接続されるコンデンサが2個の場合であるが、そのコンデンサは1個または3個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 5th Embodiment is the same as that of the structure of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in parallel to the
以上のように、この第5実施形態によれば、第2コンデンサ306に対してコンデンサを並列接続できるようにしたので、定電流回路301の電流値Icを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第6実施形態の構成について、図7を参照して説明する。
この第6実施形態に係る発振回路は、図7に示すように、図1に示す第1実施形態の構成を基本とし、第2コンデンサ306に対してコンデンサ809、811のうちの一方または双方を直列に接続自在に構成し、これにより発振周波数が可変できるようにした。
As described above, according to the fifth embodiment, since the capacitor can be connected in parallel to the
Next, the configuration of the sixth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 7, the oscillation circuit according to the sixth embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
すなわち、図7に示すように、容量値がCb1のコンデンサ809とスイッチング素子であるN型のMOSトランジスタ810とを並列接続させて第1の並列回路とし、容量値がCb2のコンデンサ811とスイッチング素子であるN型のMOSトランジスタ812とを並列接続させて第2の並列回路とし、これらの両並列回路を第2コンデンサ306に直列に接続するようにした。
That is, as shown in FIG. 7, a
そして、MOSトランジスタ810、812の各ゲートに制御信号CNT1、CNT2をそれぞれ印加するようにし、ことによりMOSトランジスタ810、812をそれぞれオンオフ制御できるようにした。この結果、MOSトランジスタ810がオフのときにはコンデンサ809が第2コンデンサ306に直列接続され、MOSトランジスタ812がオフのときにはコンデンサ811が第2コンデンサ306に直列接続される。
Then, control signals CNT1 and CNT2 are applied to the gates of the
なお、この第6実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第2コンデンサ306に直列に接続されるコンデンサが2個の場合であるが、そのコンデンサは1個または3個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 6th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in series to the
以上のように、この第6実施形態によれば、第2コンデンサ306に対してコンデンサを直列接続できるようにしたので、定電流回路301の電流値Icを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第7実施形態の構成について、図8を参照して説明する。
この第7実施形態に係る発振回路は、図8に示すように、図1に示す第1実施形態の構成を基本とし、第1コンデンサ302に対してコンデンサ909、911のうちの一方または双方を並列に接続自在に構成し、これにより発振周波数が可変できるようにした。
As described above, according to the sixth embodiment, since the capacitor can be connected in series with the
Next, the configuration of the seventh embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 8, the oscillation circuit according to the seventh embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
すなわち、図8に示すように、容量値がCa1のコンデンサ909とスイッチング素子であるN型のMOSトランジスタ910とを直列接続させて第1の直列回路とし、容量値がCa2のコンデンサ911とスイッチング素子であるN型のMOSトランジスタ912とを直列接続させて第2の直列回路とし、これらの両直列回路を第1コンデンサ302に並列に接続するようにした。
That is, as shown in FIG. 8, a
そして、MOSトランジスタ910、912の各ゲートに制御信号CNT1、CNT2をそれぞれ印加するようにし、これによりMOSトランジスタ910、912をそれぞれオンオフ制御できるようにした。この結果、MOSトランジスタ910がオンのときにはコンデンサ909が第1コンデンサ302に並列接続され、MOSトランジスタ912がオンのときにはコンデンサ911が第1コンデンサ302に並列接続される。
The control signals CNT1 and CNT2 are applied to the gates of the
なお、この第7実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第1コンデンサ302に並列に接続されるコンデンサが2個の場合であるが、そのコンデンサは1個または3個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 7th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in parallel to the
以上のように、この第7実施形態によれば、第1コンデンサ302に対してコンデンサを並列接続できるようにしたので、定電流回路301の電流値Icを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第8実施形態の構成について、図9を参照して説明する。
この第8実施形態に係る発振回路は、図9に示すように、図1に示す第1実施形態の構成を基本とし、第1コンデンサ302に対してコンデンサ1009、1011のうちの一方または双方を直列に接続自在に構成し、これにより発振周波数が可変できるようにした。
As described above, according to the seventh embodiment, since the capacitor can be connected in parallel to the
Next, the configuration of the eighth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 9, the oscillation circuit according to the eighth embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
すなわち、図9に示すように、容量値がCa1のコンデンサ1009とスイッチング素子であるN型のMOSトランジスタ1010とを並列接続させて第1の並列回路とし、容量値がCa2のコンデンサ1011とスイッチング素子であるN型のMOSトランジスタ1012とを並列接続させて第2の並列回路とし、これらの両並列回路を第1コンデンサ302に直列に接続するようにした。
That is, as shown in FIG. 9, a
そして、MOSトランジスタ1010、1012の各ゲートに制御信号CNT1、CNT2をそれぞれ印加するようにし、ことによりMOSトランジスタ1010、1012をそれぞれオンオフ制御できるようにした。この結果、MOSトランジスタ1010がオフのときにはコンデンサ1009が第1コンデンサ302に直列接続され、MOSトランジスタ1012がオフのときにはコンデンサ1011が第1コンデンサ302に直列接続される。
The control signals CNT1 and CNT2 are applied to the gates of the
なお、この第8実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第1コンデンサ302に直列に接続されるコンデンサが2個の場合であるが、そのコンデンサは1個または3個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 8th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in series to the
以上のように、この第8実施形態によれば、第1コンデンサ302に対してコンデンサを直列接続できるようにしたので、定電流回路301の電流値Icを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第9実施形態の構成について、図10を参照しながら説明する。
As described above, according to the eighth embodiment, since the capacitor can be connected in series with the
Next, the configuration of the ninth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
上述の第1実施形態では、図1に示すように、定電流回路301を電源電圧VDDを供給する電源ライン309側に設け、第1コンデンサ302および第2コンデンサ306を接地ライン310側に設けるようにし、MOSトランジスタ303、307はN型のMOSトランジスタを使用するようにした。
これに対して、第9実施形態は、図10に示すように、定電流回路1101を接地ライン310側に配置させるとともに、第1コンデンサ302および第2コンデンサ306を電源ライン309側に配置させるようにしたものである。そして、このような配置替えに伴い、図1に示すN型のMOSトランジスタ303、307を、図10に示すP型のMOSトランジスタ1103、1107に置き換えるようにしたものである。
In the first embodiment described above, as shown in FIG. 1, the constant
In contrast, in the ninth embodiment, as shown in FIG. 10, the constant
なお、この第9実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。 In addition, since the structure of the other part of this 9th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
101、301、611、1011・・・定電流回路、102、302・・・第1コンデンサ、103、303、307、609、610、710、712、810、811、910、911、1010、1012、1103、1107・・・MOSトランジスタ、104、105、304、305、308・・・CMOSインバータ、306・・・第2コンデンサ、309・・・電源ライン、310・・・接地ライン、509・・・コンパレータ、510・・・基準電圧発生回路、709、711、909、911・・・第3コンデンサ、809、811、1009、1011・・・第4コンデンサ、1212・・・ボルテージレギュレータ、1213・・・レベルシフタ。
101, 301, 611, 1011 ... constant current circuit, 102, 302 ... first capacitor, 103, 303, 307, 609, 610, 710, 712, 810, 811, 910, 911, 1010, 1012, 1103, 1107 ... MOS transistor, 104, 105, 304, 305, 308 ... CMOS inverter, 306 ... second capacitor, 309 ... power supply line, 310 ... ground line, 509 ...
Claims (8)
この定電流回路からの定電流で充電する第1コンデンサと、
この第1コンデンサの充電電荷の一部を受け取って蓄積する第2コンデンサと、
前記第1コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、
前記制御信号生成手段から制御信号が出力されないときには、前記第1コンデンサを前記定電流で充電させるとともに前記第2コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第1コンデンサの充電電荷の一部を前記第2コンデンサに移動させて前記第1コンデンサに電荷を残留させたのち、前記第2コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、
前記制御信号生成手段の制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and stores a portion of the charge on the first capacitor;
A control signal generating means for determining whether or not a charging voltage of the first capacitor exceeds a predetermined voltage, and generating a predetermined control signal when exceeding the predetermined voltage;
When the control signal is not output from the control signal generating means, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and when the control signal is output from the control signal generating means. Charge / discharge control means for transferring a part of the charge of the first capacitor to the second capacitor and leaving the charge in the first capacitor, and then discharging and initializing the charge of the second capacitor; With
An oscillation circuit characterized in that the control signal of the control signal generation means is extracted as an oscillation output.
この定電流回路からの定電流で充電する第1コンデンサと、
この第1コンデンサの充電電荷の一部を受け取って蓄積する第2コンデンサと、
前記第1コンデンサの充電電荷の一部を引き抜く電荷引き抜き手段と、
前記第1コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、
前記制御信号生成手段から制御信号が出力されないときには、前記第1コンデンサを前記定電流で充電させるとともに前記第2コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第1コンデンサの充電電荷の一部を前記第2コンデンサに移動させて前記第1コンデンサに電荷を残留させたのちに、またその残留電荷による前記第1コンデンサの残留電圧が前記所定電圧を上回る場合には、前記第1コンデンサの残留電荷の一部を引き抜いたのちに、前記第2コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、
前記制御信号生成手段の制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and stores a portion of the charge on the first capacitor;
A charge extracting means for extracting a part of the charge of the first capacitor;
A control signal generating means for determining whether or not a charging voltage of the first capacitor exceeds a predetermined voltage, and generating a predetermined control signal when exceeding the predetermined voltage;
When the control signal is not output from the control signal generating means, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and when the control signal is output from the control signal generating means. , After a part of the charge of the first capacitor is moved to the second capacitor and the charge is left in the first capacitor, the residual voltage of the first capacitor due to the residual charge becomes the predetermined voltage. A charge / discharge control means for discharging and initializing the charge of the second capacitor after extracting a part of the residual charge of the first capacitor,
An oscillation circuit characterized in that the control signal of the control signal generation means is extracted as an oscillation output.
この定電流回路からの定電流で充電される第1コンデンサと、
この第1コンデンサの充電電荷の一部を受け取って蓄積させる第2コンデンサと、
前記第1コンデンサと前記第2コンデンサとの間に配置され、その両者の電気的な接続また切断を行う第1トランジスタと、
前記第2コンデンサの両端に接続され、その第2コンデンサの両端の短絡またはその開放を行う第2トランジスタと、
前記第1コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてHレベルまたLレベルの第1制御信号を生成する第1制御信号生成手段と、
この第1制御信号生成手段からの第1制御信号を反転させた第2制御信号を生成する第2制御信号生成手段とを備え、
前記第1トランジスタは、前記第1制御信号生成手段の生成する第1制御信号でオンオフ制御を行うように構成し、前記第2トランジスタは、前記第2制御信号生成手段の生成する第2制御信号でオンオフ制御を行うように構成し、かつ、前記第1制御信号生成手段の第1制御信号または第2制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and accumulates a portion of the charge on the first capacitor;
A first transistor disposed between the first capacitor and the second capacitor and electrically connecting or disconnecting the two;
A second transistor connected to both ends of the second capacitor for short-circuiting or opening both ends of the second capacitor;
A first control signal generating means for comparing a charging voltage of the first capacitor with a predetermined voltage and generating a first control signal of H level or L level according to the comparison result;
A second control signal generating means for generating a second control signal obtained by inverting the first control signal from the first control signal generating means,
The first transistor is configured to perform on / off control with a first control signal generated by the first control signal generation unit, and the second transistor is a second control signal generated by the second control signal generation unit. The oscillation circuit is configured to perform on / off control at the same time, and takes out the first control signal or the second control signal of the first control signal generation means as an oscillation output.
この定電流回路からの定電流で充電される第1コンデンサと、
この第1コンデンサの充電電荷の一部を受け取って蓄積させる第2コンデンサと、
前記第1コンデンサの充電電荷の一部を引く抜く電荷引き抜き手段と、
前記定電流回路と前記第1コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第1トンジスタと、
前記第1コンデンサと前記第2コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第2トランジスタと、
前記第2コンデンサの両端に接続され、その第2コンデンサの両端の短絡またはその開放を行う第3トランジスタと、
前記第1コンデンサと前記電荷引き抜き手段との間に設けられ、その両者の電気的な接続または切断を行う第4トランジスタと、
前記第1コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてHレベルまたLレベルの第1制御信号を生成する第1制御信号生成手段と、
この第1制御信号生成手段からの第1制御信号を反転させた第2制御信号を生成する第2制御信号生成手段とを備え、
前記第1トランジスタ、前記第2トランンジスタ、および前記第4トランジスタは、前記第1制御信号生成手段の生成する第1制御信号でオンオフ制御を行うように構成し、前記第3トランジスタは、前記第2制御信号生成手段の生成する第2制御信号でオンオフ制御を行うように構成し、かつ、前記第1制御信号生成手段の第1制御信号または第2制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and accumulates a portion of the charge on the first capacitor;
A charge extracting means for extracting a part of the charge of the first capacitor;
A first transistor which is provided between the constant current circuit and the first capacitor and electrically connects or disconnects the two;
A second transistor which is provided between the first capacitor and the second capacitor and electrically connects or disconnects the two;
A third transistor connected to both ends of the second capacitor for short-circuiting or opening both ends of the second capacitor;
A fourth transistor which is provided between the first capacitor and the charge extracting means and electrically connects or disconnects the both;
A first control signal generating means for comparing a charging voltage of the first capacitor with a predetermined voltage and generating a first control signal of H level or L level according to the comparison result;
A second control signal generating means for generating a second control signal obtained by inverting the first control signal from the first control signal generating means,
The first transistor, the second transistor, and the fourth transistor are configured to perform on / off control with a first control signal generated by the first control signal generation unit, and the third transistor is configured to The second control signal generated by the second control signal generating means is configured to perform on / off control, and the first control signal or the second control signal of the first control signal generating means is extracted as an oscillation output. An oscillation circuit characterized by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362022A JP4241317B2 (en) | 2003-10-22 | 2003-10-22 | Oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003362022A JP4241317B2 (en) | 2003-10-22 | 2003-10-22 | Oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005130107A JP2005130107A (en) | 2005-05-19 |
JP4241317B2 true JP4241317B2 (en) | 2009-03-18 |
Family
ID=34641798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003362022A Expired - Fee Related JP4241317B2 (en) | 2003-10-22 | 2003-10-22 | Oscillator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4241317B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103093729B (en) * | 2013-02-28 | 2015-07-29 | 深圳市华星光电技术有限公司 | There is the backlight drive circuit of two BOOST booster circuit |
-
2003
- 2003-10-22 JP JP2003362022A patent/JP4241317B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005130107A (en) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3481121B2 (en) | Level shift circuit | |
US8610509B2 (en) | Flexible low current oscillator for multiphase operations | |
JP4849907B2 (en) | Charge pump circuit | |
US7368969B2 (en) | Level shift circuit and semiconductor device | |
US6927986B2 (en) | Power supply and PWM circuits | |
JP5225876B2 (en) | Power-on reset circuit | |
JP2008124852A (en) | Circuit for charge pump | |
US20050258911A1 (en) | Ring oscillation circuit | |
EP3477860A1 (en) | Comparator and relaxation oscillator | |
KR20070081099A (en) | Oscillation circuit | |
US8587360B2 (en) | Level-shifter circuit using low-voltage transistors | |
US6850090B2 (en) | Level shifter | |
JP2003309463A (en) | Level shift circuit | |
US20130147564A1 (en) | Oscillator with frequency determined by relative magnitudes of current sources | |
KR100724559B1 (en) | Level shifter | |
TWI322562B (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
US8736351B2 (en) | Negative charge pump | |
JP4241317B2 (en) | Oscillator circuit | |
JP2006025241A (en) | Voltage level conversion circuit | |
KR100845780B1 (en) | Circuit for Generating Clock of Semiconductor Memory Apparatus | |
US7948328B2 (en) | Oscillator generating normal clock signal | |
KR101986799B1 (en) | Relaxation oscillator of single comparator having low power consumption and small die area | |
CN108599745B (en) | Single-capacitor duty ratio controllable oscillator | |
CN107196606B (en) | Oscillator | |
JP6763661B2 (en) | Oscillator circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |