JP4241317B2 - Oscillator circuit - Google Patents
Oscillator circuit Download PDFInfo
- Publication number
- JP4241317B2 JP4241317B2 JP2003362022A JP2003362022A JP4241317B2 JP 4241317 B2 JP4241317 B2 JP 4241317B2 JP 2003362022 A JP2003362022 A JP 2003362022A JP 2003362022 A JP2003362022 A JP 2003362022A JP 4241317 B2 JP4241317 B2 JP 4241317B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- control signal
- constant current
- charge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、定電流によるコンデンサの充電と、そのコンデンサの放電を利用して所望の発振出力を得るようにした発振回路に関するものである。 The present invention relates to an oscillation circuit in which a desired oscillation output is obtained by charging a capacitor with a constant current and discharging the capacitor.
この種の従来の発振回路の一例としては、図１１に示すように、定電流Ｉｃを生成する定電流回路１０１と、定電流回路１０１からの定電流Ｉｃにより充電されるコンデンサ１０２と、コンデンサ１０２の充電電荷を放電させるＮ型のＭＯＳトランジスタ１０３と、コンパレータとして機能するＣＭＯＳインバータ１０４、１０５と、を備えたものが知られている（例えば、特許文献１参照）。
As an example of this type of conventional oscillation circuit, as shown in FIG. 11, a constant
また、従来の発振回路の他の一例としては、図示しないが、コンパレータ、ドライバ回路、充放電制御回路などを含むものが知られている（例えば、特許文献２参照）。
次に、図１１に示す発振回路の動作例について、図１２を参照して説明する。この例では、コンデンサ１０２の充電電圧Ｖａが、Ｖａ＝０〔Ｖ〕の初期状態から説明する。
図１２に示すように、時刻ｔ１では、Ｖａ＝０〔Ｖ〕であるので、ＣＭＯＳインバータ１０４の出力電圧Ｖ２は、Ｖ２＝ＶＤＤ（電源電圧）となり、ＣＭＯＳインバータ１０５の出力電圧Ｖ３は、Ｖ３＝０〔Ｖ〕となる。
As another example of a conventional oscillation circuit, although not shown, a circuit including a comparator, a driver circuit, a charge / discharge control circuit, and the like is known (for example, see Patent Document 2).
Next, an operation example of the oscillation circuit illustrated in FIG. 11 will be described with reference to FIG. In this example, the charging voltage Va of the
As shown in FIG. 12, since Va = 0 [V] at time t1, the output voltage V2 of the
コンデンサ１０２には、定電流回路１０１からの定電流Ｉｃが流れ込むので、図１２（Ａ）に示すように、その充電電圧Ｖａは徐々に上昇する。そして時刻ｔ２において、その充電電圧ＶａがＣＭＯＳインバータ１０４の論理しきい値電圧Ｖｉｎｖになると、ＣＭＯＳインバータ１０４の出力電圧Ｖ２は、図１２（Ｂ）に示すように電源電圧ＶＤＤから接地電圧ＶＳＳ＝０〔Ｖ〕に変化する（立ち下がる）。
Since the constant current Ic from the constant
このようにＣＭＯＳインバータ１０４の出力電圧Ｖ２が０〔Ｖ〕になると、図１２（Ｃ）に示すように、ＣＭＯＳインバータ１０５の出力電圧Ｖ３は、接地電圧ＶＳＳ＝０〔Ｖ〕から電源電圧ＶＤＤに変化する。
このように、ＣＭＯＳインバータ１０５の出力電圧Ｖ３が電源電圧ＶＤＤになると、これによりＭＯＳトランジスタ１０３はオンとなる。このため、コンデンサ１０２の充電電荷はＭＯＳトランジスタ１０３を介して放電されるので、その放電が終了すると充電電圧Ｖａは図１２（Ａ）に示すように０〔Ｖ〕となる。
When the output voltage V2 of the
Thus, when the output voltage V3 of the
この結果、ＣＭＯＳインバータ１０４の出力電圧Ｖ２は、図１２（Ｂ）に示すように０〔Ｖ〕から電源電圧ＶＤＤに変化する。この変化に伴い、ＣＭＯＳインバータ１０５の出力電圧Ｖ３は、図１２（Ｃ）に示すように電源電圧ＶＤＤから０〔Ｖ〕に変化する。このの結果、初期状態に戻る。
以後、このような動作を繰り返すことにより、ＣＭＯＳインバータ１０５の出力電圧Ｖ３は周期的な波形が得られ、これを発振出力としていた。
As a result, the output voltage V2 of the
Thereafter, by repeating such an operation, the output voltage V3 of the
次に、このように動作する発振回路の発振周波数を求める。
まず、図１２に示すように、コンデンサ１０２の充電電圧Ｖａが０〔Ｖ〕から上昇してＣＭＯＳインバータ１０４の論理しきい値電圧Ｖｉｎｖになるまでの時間をδＴ１とすると、時間δＴ１は（１）式のようになる。
δＴ１＝（Ｃａ×Ｖｉｎｖ）／ Ｉｃ・・・（１）
ここで、Ｃａはコンデンサ１０２の静電容量値、ＶｉｎｖはＣＭＯＳインバータ１０４の論理しきい値電圧、Ｉｃは定電流回路１０１の電流値である。
Next, the oscillation frequency of the oscillation circuit operating in this way is obtained.
First, as shown in FIG. 12, assuming that the time from the charging voltage Va of the
δT1 = (Ca × Vinv) / Ic (1)
Here, Ca is a capacitance value of the
また、図１２に示すように、ＣＭＯＳインバータ１０４などの遅延時間をδＴ２とすると、発振周波数ｆは（２）式のようになる。
ｆ＝１／（δＴ１＋δＴ２）＝Ｉｃ／（Ｃａ×Ｖｉｎｖ＋Ｉｃ×δＴ２）・・・（２）
ここで、ＣＭＯＳインバータ１０４、１０５の遅延時間は十分に小さい。すなわち、δＴ２＜＜δＴ１のため、（２）式は（３）式のようになる。
ｆ＝１／δＴ１＝Ｉｃ／（Ｃａ×Ｖｉｎｖ）・・・（３）
例えば、Ｉｃ＝２０〔μＡ〕、Ｃａ＝５〔ｐＦ〕、Ｖｉｎｖ＝１〔Ｖ〕とすると、発振周波数ｆは、ｆ≒４〔ＭＨｚ〕となる。
f = 1 / (δT1 + δT2) = Ic / (Ca × Vinv + Ic × δT2) (2)
Here, the delay times of the
f = 1 / δT1 = Ic / (Ca × Vinv) (3)
For example, when Ic = 20 [μA], Ca = 5 [pF], and Vinv = 1 [V], the oscillation frequency f is f≈4 [MHz].
ところで、図１１に示す従来の発振回路では、（３）式に示すように、発振周波数ｆは、定電流回路１０１の電流値Ｉｃに比例し、コンデンサ１０２の容量値ＣａおよびＣＭＯＳインバータ１０４の論理しきい値電圧Ｖｉｎｖに反比例する。
従って、発振周波数ｆを変えずに消費電流を小さくするためには、定電流回路１０１の電流値Ｉｃを下げると同時にコンデンサ１０２の容量値Ｃａを小さくしたり、または電流値Ｉｃを下げると同時にＣＭＯＳインバータ１０４の論理しきい値電圧Ｖｉｎｖを下げたりすることが考えられる。
In the conventional oscillation circuit shown in FIG. 11, the oscillation frequency f is proportional to the current value Ic of the constant
Therefore, in order to reduce the current consumption without changing the oscillation frequency f, the current value Ic of the constant
しかし、コンデンサ１０２の容量値を小さくする場合には、製造上の加工精度、量産による容量値のばらつきなどを考慮すると、限界があるといえる。また、ＣＭＯＳインバータ１０４の論理しきい値電圧を小さくするためには、インバータ１０４を構成するＮ型のＭＯＳトランジスタのＷ／Ｌ（トラジスタサイズの比率）を大きくし、それを構成するＰ型のＭＯＳトランジスタのＷ／Ｌを小さくすることにより可能であるが、Ｎ型のＭＯＳトランジスタの論理しきい値電圧以下には設定することができない。
However, when reducing the capacitance value of the
一方、特許文献２に記載される発振回路では、複数のコンパレータ、この各コンパレータに印加するための基準電圧を発生する回路などの複数の回路が必要であり、全体として回路規模が大きくなる。このため、消費電流が図１１に示す発振回路を上回るという不具合がある。
そこで、本発明の第１の目的は、上記の点に鑑み、比較的簡単な回路構成で、消費電流の低減が可能な発振回路を提供することにある。
On the other hand, the oscillation circuit described in Patent Document 2 requires a plurality of circuits such as a plurality of comparators and a circuit for generating a reference voltage to be applied to each comparator, and the circuit scale increases as a whole. For this reason, there is a problem that current consumption exceeds the oscillation circuit shown in FIG.
Accordingly, in view of the above-described points, a first object of the present invention is to provide an oscillation circuit capable of reducing current consumption with a relatively simple circuit configuration.
また、本発明の第２の目的は、比較的簡単な回路構成で、消費電流の増加を抑えつつ、発振周波数の高周波化、および周波数の切り替えが可能な発振回路を提供することにある。 A second object of the present invention is to provide an oscillation circuit capable of increasing the oscillation frequency and switching the frequency while suppressing an increase in current consumption with a relatively simple circuit configuration.
上記の課題を解決して本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電する第１コンデンサと、この第１コンデンサの充電電荷の一部を受け取って蓄積する第２コンデンサと、前記第１コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、前記制御信号生成手段から制御信号が出力されないときには、前記第１コンデンサを前記定電流で充電させるとともに前記第２コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第１コンデンサの充電電荷の一部を前記第２コンデンサに移動させて前記第１コンデンサに電荷を残留させたのち、前記第２コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、前記制御信号生成手段の制御信号を発振出力として取り出すようにした。
In order to solve the above-described problems and achieve the object of the present invention, each invention is configured as follows.
That is, the first invention is a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a first capacitor that receives and accumulates a part of the charge of the first capacitor. And determining whether or not the charging voltage of the two capacitors and the first capacitor exceeds a predetermined voltage, and if so, a control signal generating means for generating a predetermined control signal, and no control signal is output from the control signal generating means Sometimes, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and when the control signal is output from the control signal generating means, a part of the charge of the first capacitor is charged. Is transferred to the second capacitor to leave charge in the first capacitor, and then the charge in the second capacitor is discharged and initialized. And a stage, and a control signal of said control signal generating means to extract as an oscillation output.
第２の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電する第１コンデンサと、この第１コンデンサの充電電荷の一部を受け取って蓄積する第２コンデンサと、前記第１コンデンサの充電電荷の一部を引き抜く電荷引き抜き手段と、前記第１コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、前記制御信号生成手段から制御信号が出力されないときには、前記第１コンデンサを前記定電流で充電させるとともに前記第２コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第１コンデンサの充電電荷の一部を前記第２コンデンサに移動させて前記第１コンデンサに電荷を残留させたのちに、またその残留電荷による前記第１コンデンサの残留電圧が前記所定電圧を上回る場合には、前記第１コンデンサの残留電荷の一部を引き抜いたのちに、前記第２コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、前記制御信号生成手段の制御信号を発振出力として取り出すようにした。 According to a second aspect of the present invention, there is provided a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a second capacitor that receives and accumulates a part of the charge of the first capacitor. And a charge extracting means for extracting a part of the charge of the first capacitor, and a control signal for determining whether or not the charge voltage of the first capacitor exceeds a predetermined voltage and generating a predetermined control signal if the charge voltage exceeds the predetermined voltage When the control signal is not output from the generation unit and the control signal generation unit, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and the control signal is output from the control signal generation unit. When it is output, after a part of the charge of the first capacitor is moved to the second capacitor and the charge remains in the first capacitor, If the residual voltage of the first capacitor due to the residual charge exceeds the predetermined voltage, after extracting a part of the residual charge of the first capacitor, the charge of the second capacitor is discharged and initialized. Charge / discharge control means, and the control signal of the control signal generation means is extracted as an oscillation output.
第３の発明は、第１または第２の発明において、前記制御信号生成手段は、前記第１コンデンサの充電電圧がしきい値電圧を上回ったときに制御信号を出力するＣＭＯＳインバータを含み、または前記第１コンデンサの充電電圧を基準電圧と比較し、その充電電圧がその基準電圧を上回ったときに制御信号を出力するコンパレータを含んでいる。
第４の発明は、第１、第２または第３の発明において、前記第１コンデンサ若しくは前記第２コンデンサは、これらに対して並列に接続自在な第３コンデンサを含み、または前記第１コンデンサ若しくは前記第２コンデンサは、これらに対して直列に接続自在な第４コンデンサを含んでいる。
According to a third invention, in the first or second invention, the control signal generating means includes a CMOS inverter that outputs a control signal when a charging voltage of the first capacitor exceeds a threshold voltage, or The comparator includes a comparator that compares the charging voltage of the first capacitor with a reference voltage and outputs a control signal when the charging voltage exceeds the reference voltage.
According to a fourth invention, in the first, second, or third invention, the first capacitor or the second capacitor includes a third capacitor that can be connected in parallel thereto, or the first capacitor or The second capacitor includes a fourth capacitor that can be connected in series to the second capacitor.
第５の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電される第１コンデンサと、この第１コンデンサの充電電荷の一部を受け取って蓄積させる第２コンデンサと、前記第１コンデンサと前記第２コンデンサとの間に配置され、その両者の電気的な接続また切断を行う第１トランジスタと、前記第２コンデンサの両端に接続され、その第２コンデンサの両端の短絡またはその開放を行う第２トランジスタと、前記第１コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてＨレベルまたＬレベルの第１制御信号を生成する第１制御信号生成手段と、この第１制御信号生成手段からの第１制御信号を反転させた第２制御信号を生成する第２制御信号生成手段とを備え、前記第１トランジスタは、前記第１制御信号生成手段の生成する第１制御信号でオンオフ制御を行うように構成し、前記第２トランジスタは、前記第２制御信号生成手段の生成する第２制御信号でオンオフ制御を行うように構成し、かつ、前記第１制御信号生成手段の第１制御信号または第２制御信号を発振出力として取り出すようにした。 According to a fifth aspect of the present invention, there is provided a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a second capacitor that receives and accumulates a part of the charge stored in the first capacitor. A capacitor, a first transistor disposed between the first capacitor and the second capacitor, for electrically connecting or disconnecting the two, and connected to both ends of the second capacitor; A first control signal that compares a charging voltage of the first capacitor with a second voltage that short-circuits or opens both ends and the first capacitor and generates a first control signal of H level or L level according to the comparison result. Generating means, and second control signal generating means for generating a second control signal obtained by inverting the first control signal from the first control signal generating means, wherein the first transistor includes the first transistor A first control signal generated by the control signal generating means is configured to perform on / off control, and the second transistor is configured to perform on / off control using the second control signal generated by the second control signal generating means. In addition, the first control signal or the second control signal of the first control signal generating means is extracted as an oscillation output.
第６の発明は、定電流を生成する定電流回路と、この定電流回路からの定電流で充電される第１コンデンサと、この第１コンデンサの充電電荷の一部を受け取って蓄積させる第２コンデンサと、前記第１コンデンサの充電電荷の一部を引く抜く電荷引き抜き手段と、前記定電流回路と前記第１コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第１トンジスタと、前記第１コンデンサと前記第２コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第２トランジスタと、前記第２コンデンサの両端に接続され、その第２コンデンサの両端の短絡またはその開放を行う第３トランジスタと、前記第１コンデンサと前記電荷引き抜き手段との間に設けられ、その両者の電気的な接続または切断を行う第４トランジスタと、前記第１コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてＨレベルまたＬレベルの第１制御信号を生成する第１制御信号生成手段と、この第１制御信号生成手段からの第１制御信号を反転させた第２制御信号を生成する第２制御信号生成手段とを備え、前記第１トランジスタ、前記第２トランンジスタ、および前記第４トランジスタは、前記第１制御信号生成手段の生成する第１制御信号でオンオフ制御を行うように構成し、前記第３トランジスタは、前記第２制御信号生成手段の生成する第２制御信号でオンオフ制御を行うように構成し、かつ、前記第１制御信号生成手段の第１制御信号または第２制御信号を発振出力として取り出すようにした。 According to a sixth aspect of the present invention, there is provided a constant current circuit that generates a constant current, a first capacitor that is charged with a constant current from the constant current circuit, and a second capacitor that receives and accumulates a part of the charge stored in the first capacitor. A capacitor, a charge extracting means for extracting a part of the charge of the first capacitor, and a first current circuit that is provided between the constant current circuit and the first capacitor and electrically connects or disconnects both of them. A transistor, a second transistor provided between the first capacitor and the second capacitor, for electrically connecting or disconnecting both of the transistors, and connected to both ends of the second capacitor. A third transistor that short-circuits or opens both ends, and a fourth transistor that is provided between the first capacitor and the charge extracting unit and electrically connects or disconnects both of them. A first control signal generating means for comparing a charge voltage of the transistor and a charging voltage of the first capacitor with a predetermined voltage and generating a first control signal of H level or L level according to the comparison result; Second control signal generation means for generating a second control signal obtained by inverting the first control signal from the means, wherein the first transistor, the second transistor, and the fourth transistor are the first control signal. A first control signal generated by the signal generating means is configured to perform on / off control, and the third transistor is configured to perform on / off control using the second control signal generated by the second control signal generating means; In addition, the first control signal or the second control signal of the first control signal generating means is taken out as an oscillation output.
第７の発明は、第５または第６の発明において、前記第１制御信号生成手段は、前記第１コンデンサの充電電圧がしきい値電圧を上回ったときに制御信号を出力するＣＭＯＳインバータを含み、または前記第１コンデンサの充電電圧を基準電圧と比較し、その充電電圧がその基準電圧を上回ったときに制御信号を出力するコンパレータを含んでいる。
第８の発明は、第５、第６または第７の発明において、前記第１コンデンサ若しくは前記第２コンデンサは、これらに対して並列に接続自在な第３コンデンサを含み、または前記第１コンデンサ若しくは前記第２コンデンサは、これらに対して直列に接続自在な第４コンデンサを含んでいる。
According to a seventh invention, in the fifth or sixth invention, the first control signal generating means includes a CMOS inverter that outputs a control signal when a charging voltage of the first capacitor exceeds a threshold voltage. Or a comparator that compares the charging voltage of the first capacitor with a reference voltage and outputs a control signal when the charging voltage exceeds the reference voltage.
An eighth invention is the fifth, sixth, or seventh invention, wherein the first capacitor or the second capacitor includes a third capacitor that can be connected in parallel thereto, or the first capacitor or The second capacitor includes a fourth capacitor that can be connected in series to the second capacitor.
このような構成からなる本発明によれば、比較的簡単な回路構成で、消費電流の低減が可能な発振回路を実現できる。
また、本発明によれば、比較的簡単な回路構成で、消費電流の増加を抑えつつ、発振周波数の高周波化、および周波数の切り替えが可能な発振回路を実現できる。
According to the present invention having such a configuration, an oscillation circuit capable of reducing current consumption can be realized with a relatively simple circuit configuration.
In addition, according to the present invention, it is possible to realize an oscillation circuit capable of increasing the oscillation frequency and switching the frequency while suppressing an increase in current consumption with a relatively simple circuit configuration.
以下、本発明の実施の形態について図面を参照して説明する。
本発明の発振回路の第１実施形態の構成について、図１を参照して説明する。
この第１実施形態に係る発振回路は、図１に示すように、定電流回路３０１と、第１コンデンサ３０２と、Ｎ型のＭＯＳトランジスタ３０３と、第２コンデンサ３０６と、Ｎ型のＭＯＳトランジスタ３０７と、ＣＭＯＳインバータ３０４、３０５、３０８とを備え、ＣＭＯＳインバータ３０５の出力電圧Ｖ３またはCMOSインバータ３０８の出力電圧Ｖ４を発振出力として取り出すようにしたものである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The configuration of the first embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 1, the oscillation circuit according to the first embodiment includes a constant
ここで、ＣＯＳインバータ３０４などが制御信号生成手段を構成し、ＭＯＳトランジスタ３０３、３０７などが充放電制御手段を構成する。
定電流回路３０１は、定電流Ｉｃを生成する回路である。第１コンデンサ３０２は、定電流回路３０１からの定電流Ｉｃで充電されるようになっており、その充電電圧ＶａはＣＭＯＳインバータ３０４の入力端子に印加されるようになっている。第２コンデンサ３０６は、第１コンデンサ３０２の充電電荷の一部を受け取って蓄積させるものである。
Here, the
The constant
ＭＯＳトランジスタ３０３は、第１コンデンサ３０２と第２コンデンサ３０６との間に設けられ、その両者を電気的に接続または切断させるスイッチング素子として機能するものである。このため、ＭＯＳトランジスタ３０３は、そのゲートにＣＭＯＳインバータ３０５の出力電圧Ｖ３が印加され、その出力電圧Ｖ３によりオンオフ制御されるようになっている。
The
ＭＯＳトランジスタ３０７は、第２コンデンサ３０６の両端に接続され、その動作がオンのときに、第２コンデンサ３０６の充電電荷を放電させるものである。このため、ＭＯＳトランジスタは、そのゲートにＣＭＯＳインバータ３０８の出力電圧Ｖ４が印加され、その出力電圧Ｖ４によりオンオフ制御されるようになっている。
ＣＭＯＳインバータ３０４、３０５、３０８は、図１に示すように、それぞれＰ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとを組み合わせたインバータであり、これらは直列に接続（縦続接続）されている。
The
As shown in FIG. 1, the
次に、この第１実施形態の各構成素子の具体的な接続について説明する。
図１に示すように、電源ライン３０９と接地ライン（共通接続ライン）３１０との間に、定電流回路３０１と第１コンデンサ３０２とが直列に接続されている。定電流回路３０１と第１コンデンサ３０２との共通接続部が、ＣＭＯＳインバータ３０４の入力端子に接続されている。
Next, specific connection of each component of the first embodiment will be described.
As shown in FIG. 1, a constant
第１コンデンサ３０２の両端には、ＭＯＳトランジスタ３０３と第２コンデンサ３０６とを直列に接続した直列回路を、並列に接続させている。ＭＯＳトランジスタ３０３のゲートは、ＣＭＯＳインバータ３０５の出力端子と接続されている。また、第２コンデンサ３０６の両端には、ＭＯＳトランジスタ３０７が並列に接続され、ＭＯＳトランジスタ３０７のゲートは、ＣＭＯＳインバータ３０８の出力端子と接続されている。
A series circuit in which a
ＣＭＯＳインバータ３０４は、図１に示すように、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタからなり、その各ゲートが共通接続されて入力端子を構成し、その各ドレインが共通接続されて出力端子を構成している。また、Ｐ型のＭＯＳトランジスタのソースが電源ライン３０９に接続され、Ｎ型のＭＯＳトランジスタのソースが接地ライン３１０に接続されている。ＣＭＯＳインバータ３０５、３０８もＣＭＯＳインバータ３０４と同様に構成される。
As shown in FIG. 1, the
次に、このような構成からなる第１実施形態の動作例について、図２を参照して説明する。この例では、第１コンデンサ３０２の充電電圧Ｖａが、ＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖよりも低い電圧の状態から動作を説明する。
図２に示すように、第１コンデンサ３０２の充電電圧Ｖａが、ＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖよりも低い電圧の状態である時刻ｔ１では、ＣＭＯＳインバータ３０４の出力電圧Ｖ２は、Ｖ２＝ＶＤＤ（電源電圧）となり、ＣＭＯＳインバータ３０５の出力電圧Ｖ３は、Ｖ３＝０〔Ｖ〕となり、ＣＭＯＳインバータ３０８の出力電圧Ｖ４は、Ｖ４＝ＶＤＤとなる。従って、このときには、ＭＯＳトランジスタ３０３はオフ、ＭＯＳトランジスタ３０７はオンであるので、第２コンデンサ３０６はその両端が接地電位（ＶＳＳ＝０）の状態となる。
Next, an operation example of the first embodiment having such a configuration will be described with reference to FIG. In this example, the operation will be described from the state where the charging voltage Va of the
As shown in FIG. 2, at time t1, when the charging voltage Va of the
このとき、第１コンデンサ３０２には、定電流回路３０１からの定電流Ｉｃが流れ込むので、図２（Ａ）に示すように、その充電電圧Ｖａは徐々に上昇する。そして時刻ｔ２において、その充電電圧ＶａがＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖになると、ＣＭＯＳインバータ３０４の出力電圧Ｖ２は、図２（Ｂ）に示すように電源電圧ＶＤＤから接地電圧ＶＳＳ＝０〔Ｖ〕に変化する。
At this time, since the constant current Ic from the constant
このようにＣＭＯＳインバータ３０４の出力電圧Ｖ２が０〔Ｖ〕になると、図２（Ｃ）に示すように、ＣＭＯＳインバータ３０５の出力電圧Ｖ３は、接地電圧ＶＳＳ＝０〔Ｖ〕から電源電圧ＶＤＤに変化する。また、このＣＭＯＳインバータ３０５の出力電圧Ｖ３の変化に伴い、ＣＭＯＳインバータ３０８の出力電圧Ｖ４は、図２（Ｄ）に示すように電源電圧ＶＤＤから接地電圧ＶＳＳ＝０〔Ｖ〕に変化する。
When the output voltage V2 of the
この結果、時刻ｔ３では、ＭＯＳトランジスタ３０３はオフからオンになり、ＭＯＳトランジスタ３０７はオンからオフになる。このため、第１コンデンサ３０２と第２コンデンサ３０６とは並列接続の状態になり、第１コンデンサ３０２の充電電荷の一部が、電荷の空の第２コンデンサ３０６に移動する。これにより、第１コンデンサ３０２の充電電圧Ｖａは下がり、第２コンデンサ３０６の充電電圧Ｖｂは上がり、両充電電圧Ｖａ，Ｖｂは等しい電圧Ｖｘとなる（図２（Ａ）（Ｅ）参照）。
As a result, at time t3, the
このとき、第１コンデンサ３０２には所定の電荷が残留し、第２コンデンサには所定の移動電荷が蓄積されることになる。また、このときには、第１コンデンサ３０２の充電電圧Ｖａは、図２（Ａ）に示すように、ＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖよりも下がる。
この結果、ＣＭＯＳインバータ３０４の出力電圧Ｖ２は、図２（Ｂ）に示すように０〔Ｖ〕から電源電圧ＶＤＤに変化する。この変化に伴い、ＣＭＯＳインバータ３０５の出力電圧Ｖ３は、図２（Ｃ）に示すように電源電圧ＶＤＤから０〔Ｖ〕に変化する。さらに、この変化に伴い、ＣＭＯＳインバータ３０８の出力電圧Ｖ４は、図２（Ｄ）に示すように０〔Ｖ〕から電源電圧ＶＤＤに変化する。
At this time, a predetermined charge remains in the
As a result, the output voltage V2 of the
この結果、時刻ｔ４では、ＭＯＳトランジスタ３０３はオンからオフになり、ＭＯＳトランジスタ３０７はオフからオンになるので、第２コンデンサ３０６の充電電荷はＭＯＳトランジスタ３０７を介して放電され、充電電圧Ｖｂは図２（Ｅ）に示すように０〔Ｖ〕となる。この結果、初期状態に戻り第１コンデンサ３０２は充電が再開されるが、第１コンデンサ３０２には残留電荷があるので、第１コンデンサ３０２にはその残留電荷に対して新たな電荷が蓄積されることになる。
As a result, at time t4, the
以後、このような動作を繰り返すことにより、ＣＭＯＳインバータ３０５の出力電圧Ｖ３及びＣＭＯＳインバータ３０８の出力電圧Ｖ４は周期的な波形が得られ、これを発振出力とする。
次に、このように動作する第１実施形態の発振周波数を求める。
まず、図２（Ａ）に示すように、第１コンデンサ３０２と第２コンデンサ３０６が並列状態になった直後の充電電圧ＶａをＶｘとし、時刻ｔ４から充電電圧Ｖａが上昇してＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖになるまでの時間をδＴ１とする。また時刻ｔ３から時刻ｔ４の時間においても定電流回路３０１からの定電流Ｉｃが流れ込み充電電圧Ｖａの電位は上昇する。しかしＣＭＯＳインバータ３０４等の遅延時間は十分小さいため、時刻ｔ４における充電電圧Ｖａの電位の上昇は小さく、よって時刻ｔ４における充電電圧Ｖａの電位は、Ｖｘで近似できる。よって時間δＴ１は（４）式のようになる。
Thereafter, by repeating such an operation, the output voltage V3 of the
Next, the oscillation frequency of the first embodiment operating in this way is obtained.
First, as shown in FIG. 2A, the charging voltage Va immediately after the
δＴ１＝｛Ｃａ×（Ｖｉｎｖ−Ｖｘ）｝／ Ｉｃ・・・（４）
ここで、Ｃａは第１コンデンサ３０２の静電容量値、ＶｉｎｖはＣＭＯＳインバータ３０４の論理しきい値電圧、Ｖｘは両コンデンサ３０２、３０６が並列状態になった直後の充電電圧Ｖａの電圧、Ｉｃは定電流回路３０１の電流値である。
また、図２に示すように、ＣＭＯＳインバータ３０４などの遅延時間をδＴ２とすると、発振周波数ｆは（５）式のようになる。
δT1 = {Ca × (Vinv−Vx)} / Ic (4)
Here, Ca is the capacitance value of the
Further, as shown in FIG. 2, when the delay time of the
ｆ＝１／（δＴ１＋δＴ２）＝Ｉｃ／｛（Ｃａ×（Ｖｉｎｖ−Ｖｘ））＋（Ｉｃ×δＴ２）｝・・・（５）
ここで、ＣＭＯＳインバータ３０４、３０５、３０８の遅延時間は十分に小さい。すなわち、δＴ２＜＜δＴ１のため、（５）式は（６）式のようになる。
ｆ＝１／δＴ１＝Ｉｃ／｛Ｃａ×（Ｖｉｎｖ−Ｖｘ）｝・・・（６）
ところで、第１コンデンサ３０２と第２コンデンサ３０６とが並列接続となる直前と直後の総電荷量は等しいので、次の（７）式が成立する。
f = 1 / (δT1 + δT2) = Ic / {(Ca × (Vinv−Vx)) + (Ic × δT2)} (5)
Here, the delay times of the
f = 1 / δT1 = Ic / {Ca × (Vinv−Vx)} (6)
By the way, since the total charge amount immediately before and after the
（Ｃａ×Ｖｉｎｖ）＋（Ｃｂ×０）＝（Ｃａ＋Ｃｂ）×Ｖｘ・・・（７）
ここで、Ｃｂは第２コンデンサ３０６の静電容量値である。
（７）式をＶｘについて解くと、次の（８）式が得られる。
Ｖｘ＝｛Ｃａ／（Ｃａ＋Ｃｂ）｝×Ｖｉｎｖ・・・（８）
（８）式を（６）式に代入すると、発振周波数ｆは次式となる。
(Ca × Vinv) + (Cb × 0) = (Ca + Cb) × Vx (7)
Here, Cb is the capacitance value of the
When the equation (7) is solved for Vx, the following equation (8) is obtained.
Vx = {Ca / (Ca + Cb)} × Vinv (8)
When the equation (8) is substituted into the equation (6), the oscillation frequency f becomes the following equation.
ｆ＝Ｉｃ／｛〔Ｃｂ／（Ｃａ＋Ｃｂ）〕×（Ｃａ×Ｖｉｎｖ）｝ ・・・（９）
また、（９）式は、次の（１０）式のように変形できる。
ｆ＝〔Ｉｃ／（Ｃａ×Ｖｉｎｖ）〕×〔（Ｃａ＋Ｃｂ）／Ｃｂ〕・・・（１０）
従って、（９）式と（３）式とを比較すると、第１実施形態の発振回路は、従来の発振回路と比較し、発振周波数を変えずに電流値ＩｃをＣｂ／（Ｃａ＋Ｃｂ）倍だけ減らすことが可能となる。特に、Ｃａ＝Ｃｂの場合には、電流値Ｉｃを半分に低減させても同じ発振周波数を得ることが可能となる。
f = Ic / {[Cb / (Ca + Cb)] × (Ca × Vinv)} (9)
Further, the equation (9) can be transformed into the following equation (10).
f = [Ic / (Ca × Vinv)] × [(Ca + Cb) / Cb] (10)
Therefore, comparing the formulas (9) and (3), the oscillation circuit of the first embodiment compares the current value Ic by Cb / (Ca + Cb) times without changing the oscillation frequency as compared with the conventional oscillation circuit. It becomes possible to reduce. In particular, when Ca = Cb, the same oscillation frequency can be obtained even if the current value Ic is reduced by half.
さらに、（１０）式によれば、第１実施形態の発振回路は、従来の発振回路と比較し、電流値Ｉｃ、容量値Ｃａ、および論理しきい値Ｖｉｎｖが同じであっても、発振周波数が（Ｃａ＋Ｃｂ）／Ｃｂ倍だけ高い発振回路が実現可能となる。特に、Ｃａ＝Ｃｂの場合には、発振周波数を２倍にすることができる。
以上述べたように、第１実施形態によれば、比較的簡易な回路で、消費電流を低減することができる。
Further, according to the equation (10), the oscillation circuit of the first embodiment is compared with the conventional oscillation circuit, even if the current value Ic, the capacitance value Ca, and the logic threshold value Vinv are the same, the oscillation frequency An oscillation circuit that is as high as (Ca + Cb) / Cb times can be realized. In particular, when Ca = Cb, the oscillation frequency can be doubled.
As described above, according to the first embodiment, current consumption can be reduced with a relatively simple circuit.
次に、本発明の発振回路の第２実施形態の構成について、図３を参照して説明する。
この第２実施形態に係る発振回路は、図１に示す第１実施形態のＣＭＯＳインバータ３０４をコンパレータ（比較回路）５０９に置き換えるとともに、そのコンパレータ５０９に供給する基準電圧Ｖｒｅｆを供給する基準電圧発生回路５１０を追加するようにしたものである。
Next, the configuration of the second embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
The oscillation circuit according to the second embodiment replaces the
すなわち、図３に示すように、コンパレータ５０９の負の入力端子に、第１コンデンサ３０２の充電電圧Ｖａを入力するようにした。また、コンパレータ５０９の正の入力端子に、基準電圧発生回路５１０が発生する基準電圧Ｖｒｅｆを入力するようにした。さらに、コンパレータ５０９の出力電圧Ｖ２は、ＣＭＯＳインバータ３０５に出力するようにした。
That is, as shown in FIG. 3, the charging voltage Va of the
このような構成により、コンパレータ５０９は、第１コンデンサＣａの充電電圧Ｖａを基準電圧Ｖｒｅｆと比較し、充電電圧Ｖａが基準電圧Ｖｒｅｆを上回る場合に出力電圧Ｖ２として０Ｖを出力し、その充電電圧Ｖａが基準電圧Ｖｒｅｆを下回る場合に出力電圧Ｖ２として電源電圧ＶＤＤを出力する。
なお、この第２実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
With such a configuration, the
In addition, since the structure of the other part of this 2nd Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
このような構成からなる第２実施形態の各部の動作は、コンパレータ５０９の上記のような動作を除けば、第１実施形態の各部の動作を同じであるので、その動作の説明は省略する。
ここで、第２実施形態の発振周波数ｆは、（１０）式において、ＣＭＯＳインバータ３０４の論理しきい値Ｖｉｎｖをコンパレータ５０９に供給する基準電圧Ｖｒｅｆに置き換えることで得ることができ、次の（１１）式のようになる。
The operation of each part of the second embodiment having such a configuration is the same as the operation of each part of the first embodiment except for the above-described operation of the
Here, the oscillation frequency f of the second embodiment can be obtained by replacing the logic threshold value Vinv of the
ｆ＝〔Ｉｃ／（Ｃａ×Ｖｒｅｆ）〕×〔（Ｃａ＋Ｃｂ）／Ｃｂ〕・・・（１１）
（１０）式によれば、第１実施形態では、発振周波数はＣＭＯＳインバータ３０４の論理しきい値Ｖｉｎｖに依存する。すなわち、ＣＭＯＳインバータ３０４を構成するＰ型とＮ型のＭＯＳトランジスタの製造のばらつきや電源電圧に依存することになる。
これに対して、第２実施形態では、（１１）式に示すように発振周波数はコンパレータ５０９に供給する基準電圧Ｖｒｅｆに依存するので、製造のばらつきや電源電圧に依存しにくい発振回路を構成することができる。
f = [Ic / (Ca × Vref)] × [(Ca + Cb) / Cb] (11)
According to the equation (10), in the first embodiment, the oscillation frequency depends on the logic threshold value Vinv of the
On the other hand, in the second embodiment, as shown in the equation (11), the oscillation frequency depends on the reference voltage Vref supplied to the
次に、本発明の発振回路の第３実施形態の構成について、図４を参照して説明する。
、この第３実施形態に係る発振回路は、図４に示すように、図１に示す第１実施形態の構成を基本とし、さらにＰ型のＭＯＳトランジスタ６０９と、Ｎ型のＭＯＳトランジスタ６１０と、定電流回路６１１と、を備えるようにしたものである。
すなわち、図４に示すように、定電流回路３０１と第１コンデンサ３０２との間に、スイッチング素子であるＭＯＳトランジスタ６０９を設けるようにした。そして、このＭＯＳトランジスタ６０９のゲートにＣＭＯＳインバータ３０５の出力電圧Ｖ３を供給し、これによりＭＯＳトランジスタ６０９をオンオフ動作させ、定電流回路３０１と第１コンデンサ３０２との電気的な接続または切断を行うようにした。
Next, the configuration of the third embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 4, the oscillation circuit according to the third embodiment is based on the configuration of the first embodiment shown in FIG. 1, and further includes a P-
That is, as shown in FIG. 4, a
また、第１コンデンサ３０２と定電流回路６１１との間に、スイッチング素子であるＭＯＳトランジスタ６１０を設けるようにした。そして、このＭＯＳトランジスタ６１０のゲートにＣＭＯＳインバータ３０５の出力電圧Ｖ３を供給し、これによりＭＯＳトランジスタ６１０をオンオフ動作させ、第１コンデンサ３０２と定電流回路６１１との電気的な接続または切断を行うようにした。
Further, a
定電流回路６１１は、後述のように、コンデンサ３０２、３０６の並列接続時において、充電電圧ＶａがＣＭＯＳインバータ３０４の論値しきい値Ｖｉｎｖ以上となってＣＭＯＳインバータ３０４が反転動作ができない異常時に、コンデンサ３０２、３０６の電荷の一部を引き抜いて、充電電圧Ｖａをその論理しきい値Ｖｉｎｖ以下にするものである。
この定電流回路６１１の電流値は、後述のように最適値に設定するのが望ましい。また、定電流回路６１１は、抵抗素子やＭＯＳ抵抗などに置き換えるようにしても良い。この場合には、その抵抗値は、定電流回路６１１の電流値の場合と同様に、最適な電流を流すことができる抵抗値が望ましい。
As will be described later, the constant
The current value of the constant
なお、この第３実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
また、第３実施形態では、図４に示すようにＣＭＯＳインバータ３０４を使用するようにしたが、このＣＭＯＳインバータ３０４を図３に示すコンパレータ５０９に置き換えるようにしても良い。このような置き換えは、後述の各実施形態についても適用することができる。
In addition, since the structure of the other part of this 3rd Embodiment is the same as that of the structure of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the third embodiment, the
次に、このような構成からなる第３実施形態の動作について、図４を参照しながら説明する。
いま、定電流回路３０１からの定電流Ｉｃにより第１コンデンサ３０２が充電されていき、その充電電圧ＶａがＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖ以上になると、ＣＭＯＳインバータ３０４の出力電圧Ｖ２が電源電圧ＶＤＤから０Ｖに変化し、これによりＣＭＯＳインバータ３０５の出力電圧Ｖ３が０Ｖから電源電圧ＶＤＤに変化し、これによりＣＭＯＳインバータ３０８の出力電圧Ｖ４が電源電圧ＶＤＤから０Ｖに変化する。この結果、ＭＯＳトランジスタ６０９、３０７がオンからオフに変化し、ＭＯＳトランジスタ３０３、６１０がオフからオンに変化する。
Next, the operation of the third embodiment having such a configuration will be described with reference to FIG.
Now, when the
ここで、第１コンデンサ３０２の充電電圧Ｖａは、ＣＭＯＳインバータ３０４の論理しきい値電圧Ｖｉｎｖ以上になっても、ＭＯＳトランジスタのオン、オフ状態が反転するまでの時間に遅れがあるので、その時間の間に増加を続け（図２（Ａ）参照）、その増加分をδＶＡ１とする。
そして、ＭＯＳトランジスタ６０９、３０７がオフになり、ＭＯＳトランジスタ３０３、６１０がオンになると、定電流回路３０１と第１コンデンサ３０２との電気的接続が切断され、第１コンデンサ３０２と第２コンデンサ３０６とが並列接続され、両コンデンサ３０２、３０６と定電流回路６１１とが電気的に接続された状態になる。
Here, even if the charging voltage Va of the
When the
このように、第１コンデンサ３０２と第２コンデンサ３０６との並列接続によって、第１コンデンサ３０２の充電電荷は第２コンデンサ３０６に移動するので、第１コンデンサ３０２の充電電圧Ｖａは下がる。
このとき、正常動作の場合には、その充電電圧Ｖａが直ちにＣＭＯＳインバータ３０４の論理しきい値Ｖｉｎｖ以下となり、第１コンデンサ３０２および第２コンデンサ３０６にはそれぞれ所定の電荷が残留する。
As described above, since the charge of the
At this time, in the normal operation, the charging voltage Va immediately becomes equal to or lower than the logical threshold Vinv of the
そして、次のサイクルに状態が遷移する。すなわち、ＣＭＯＳインバータ３０４の出力電圧Ｖ２が０Ｖから電源電圧ＶＤＤに変化し、ＣＭＯＳインバータ３０５の出力電圧Ｖ３が電源電圧ＶＤＤから０Ｖに変化し、ＣＭＯＳインバータ３０８の出力電圧Ｖ４が０Ｖから電源電圧ＶＤＤに変化する。この結果、ＭＯＳトランジスタ６０９、３０７がオフからオンに変化し、ＭＯＳトランジスタ３０３、６１０がオンからオフに変化する。この変化により、第２コンデンサ３０６の電荷は放電され、第１コンデンサ３０２は定電流回路３０１からの定電流Ｉｃにより再び充電されていく。
Then, the state transitions to the next cycle. That is, the output voltage V2 of the
ところで、第１コンデンサ３０２の容量値Ｃａと第２コンデンサ３０６の容量値Ｃｂの各定数の設定により、容量値Ｃｂを容量値Ｃａよりも小さくすればするほど、第１コンデンサ３０２と第２コンデンサ３０６の並列接続後の充電電圧Ｖａの低下量は小さくなる（（８）式参照）。いま、その充電電圧Ｖａの低下量をδＶＡ２とする。
もし、δＶＡ２＜δＶＡ１であれば、充電電圧ＶａはＣＭＯＳインバータ３０４の論理しきい値Ｖｉｎｖ以上のままで、次のサイクルに入ることができない。また、外部からの雑音などによって第１コンデンサ３０２などに電荷が注入されるような場合には、充電電圧Ｖａが論理しきい値Ｖｉｎｖ以上となって、次のサイクルに入ることができない。この結果、発振が停止するおそれがある。
By the way, as the capacitance value Cb is made smaller than the capacitance value Ca by setting each of the capacitance value Ca of the
If δVA2 <δVA1, the charging voltage Va remains above the logical threshold Vinv of the
そこで、このような異常な状態に対処するために、第３実施形態では、図４に示すように、ＭＯＳトランジスタ６０９、６１０、および定電流回路６１１を設けて、その両コンデンサ３０２、３０６の電荷を接地ライン３１０に抜くようにした。
すなわち、上記のように第１コンデンサ３０２と第２コンデンサ３０６とが並列接続状態のときには、これと同時に定電流回路６１１と第１コンデンサ３０２とが電気的な切断され、かつ、両コンデンサ３０２、３０６と定電流回路６１１とが電気的に接続された状態になる。
Therefore, in order to cope with such an abnormal state, in the third embodiment, as shown in FIG. 4,
That is, as described above, when the
従って、その充電電圧Ｖａが雑音などに起因してＶａ＞Ｖｉｎｖになるような異常状態の場合には、第１コンデンサ３０２と第２コンデンサ３０６の各充電電荷の一部が定電流回路６１１により引き抜かれる。このため、充電電圧Ｖａは徐々に下がっていきＣＭＯＳインバータ３０４の論理しきい値Ｖｉｎｖ以下に下げることができ、その充電電圧をコンデンサ３０２、３０６に残留させることができる。この結果、上述した次のサイクルの状態に遷移できる。
Therefore, when the charging voltage Va is in an abnormal state such that Va> Vinv due to noise or the like, a part of the charged charges of the
次に、定電流回路６１１の電流値について検討する。
まず、定電流回路６１１の電流値が小さい場合には、それが小さければ小さいほど、上記の異常状態から正常状態になるまでの期間が長くなる。よって、ある程度の電流値を確保する必要がある。
これに対して、定電流回路６１１の電流値が大きな場合には、それが大きければ大きいほど異常状態から正常状態になるまでの期間が短くなる。もし、正常状態の場合には、ＣＭＯＳインバータ３０４などの各出力は直ちに反転動作をするが、異常状態の場合には、反転動作できない状態が続くので、定電流回路６１１の電流値をできるだけ大きくして反転動作に移行するのが望ましい。
Next, the current value of the constant
First, when the current value of the constant
On the other hand, when the current value of the constant
しかし、コンデンサ３０２、３０６の並列接続時において、そのコンデンサ３０２、３０６の電荷を急激に引き抜くと、その充電電圧Ｖａが大幅に低下する。このため、定電流回路６１１の電流値を大きくしすぎると、発振の停止を防止できても、そのときには発振周期が一時的に長くなる。したがって、定電流回路６１１の電流値は、これらの点を考慮して、最適値にすることが望ましい。
However, when the
以上のように、第３実施形態では、第１コンデンサ３０２と第２コンデンサ３０６の並列接続時において、その充電電圧Ｖａが雑音などに起因してＶａ＞Ｖｉｎｖになるような異常状態の場合でも、両コンデンサ３０２、３０６の充電電荷の一部が定電流回路６１１により引き抜かれ、充電電圧ＶａをＣＭＯＳインバータ３０４の論理しきい値Ｖｉｎｖ以下に下げることができるので、発振の停止を防止できる。
As described above, in the third embodiment, when the
次に、本発明の発振回路の第４実施形態の構成について、図５を参照して説明する。
この第４実施形態に係る発振回路は、図５に示すように、図４に示す第３実施形態の構成を基本とし、ボルテージレギュレータ（電圧安定化回路）１２１２と、レベルシフタ（レベルシフト回路）１２１３とを追加するようにしたものである。
すなわち、ＣＭＯＳインバータ３０４をボルテージレギュレータ１２１２の出力で動作させるために、その出力を、ＣＭＯＳインバータ３０４の正側の電源ラインに供給するようにした。このボルテージレギュレータ１２１２は、電源電圧ＶＤＤに依存せず、常に一定の出力電圧Ｖｒｅｇを出力する機能を備えている。
Next, the configuration of the fourth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 5, the oscillation circuit according to the fourth embodiment is based on the configuration of the third embodiment shown in FIG. 4, and includes a voltage regulator (voltage stabilization circuit) 1212 and a level shifter (level shift circuit) 1213. And are added.
That is, in order to operate the
また、これに伴い、ＣＭＯＳインバータ３０４の出力電圧をＣＭＯＳインバータ３０５の入力電圧にレベルシフト（レベル変換）するために、その両者の間にレベルシフタ１２１３を設けるようにした。このレベルシフタ１２１３は、Ｖｒｅｇ−ＶＳＳ間の振幅からなる入力電圧を、ＶＤＤ−ＶＳＳ間の振幅からなる出力電圧にレベルシフトし、その入力電圧と出力電圧との間で同位相の電圧を得るためのものである。
Accordingly, in order to level shift (level conversion) the output voltage of the
なお、この第４実施形態の他の部分の構成は、図４に示す第３実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
このような構成からなる第４実施形態によれば、ＣＭＯＳインバータ３０４の貫通電流を抑えることが可能となる。すなわち、図４に示す第３実施形態では、電源電圧ＶＤＤが高いほどＣＭＯＳインバータ３０４の貫通電流が大きくなるが、第４実施形態では、ＣＭＯＳインバータ３０４の電源電圧をボルテージレギュレータ１２１２を用いて安定化したので、貫通電流が電源電圧ＶＤＤに依存しなくなり、その結果、低消費電流化が実現可能となる。
In addition, since the structure of the other part of this 4th Embodiment is the same as that of 3rd Embodiment shown in FIG. 4, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
According to the fourth embodiment having such a configuration, the through current of the
また、第４実施形態では、ボルテージレギュレータ１２１２の出力電圧Ｖｒｅｇを、ＣＭＯＳインバータ３０４を構成するＰ型のＭＯＳトランジスタのしきい値電圧ＶｔｐとＮ型のＭＯＳトランジスタのしきい値電圧Ｖｔｈとの和、すなわちＶｒｅｇ＝Ｖｔｐ＋Ｖｔｈとすれば、貫通電流を大幅に下げることが可能となる。
すなわち、ＣＭＯＳインバータ３０４の論理しきい値の前後でのＰ型とＮ型のＭＯＳトランジスタが同時にオン状態になる時間が最小に抑えられるので、貫通電流は大幅に低減可能となる。同時に、ＭＯＳトランジスタのしきい値が製造のばらつきや温度変化によって変動しても、ボルテージレギュレータも連動して変動するので、貫通電流のばらつきも抑えられる。
In the fourth embodiment, the output voltage Vreg of the
That is, since the time during which the P-type and N-type MOS transistors are turned on at the same time before and after the logic threshold value of the
次に、本発明の発振回路の第５実施形態の構成について、図６を参照して説明する。
この第５実施形態に係る発振回路は、図６に示すように、図１に示す第１実施形態の構成を基本とし、第２コンデンサ３０６に対してコンデンサ７０９、７１１のうちの一方または双方を並列に接続自在に構成し、これにより発振周波数が可変できるようにした。
すなわち、図６に示すように、容量値がＣｂ１のコンデンサ７０９とスイッチング素子であるＮ型のＭＯＳトランジスタ７１０とを直列接続させて第１の直列回路とし、容量値がＣｂ２のコンデンサ７１１とスイッチング素子であるＮ型のＭＯＳトランジスタ７１２とを直列接続させて第２の直列回路とし、これらの両直列回路を第２コンデンサ３０６に並列に接続するようにした。
Next, the configuration of the fifth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 6, the oscillation circuit according to the fifth embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
That is, as shown in FIG. 6, a
そして、ＭＯＳトランジスタ７１０、７１２の各ゲートに制御信号ＣＮＴ１、ＣＮＴ２をそれぞれ印加するようにし、ことによりＭＯＳトランジスタ７１０、７１２をそれぞれオンオフ制御できるようにした。この結果、ＭＯＳトランジスタ７１０がオンのときにはコンデンサ７０９が第２コンデンサ３０６に並列接続され、ＭＯＳトランジスタ７１２がオンのときにはコンデンサ７１１が第２コンデンサ３０６に並列接続される。
Then, control signals CNT1 and CNT2 are applied to the gates of the
なお、この第５実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第２コンデンサ３０６に並列に接続されるコンデンサが２個の場合であるが、そのコンデンサは１個または３個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 5th Embodiment is the same as that of the structure of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in parallel to the
以上のように、この第５実施形態によれば、第２コンデンサ３０６に対してコンデンサを並列接続できるようにしたので、定電流回路３０１の電流値Ｉｃを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第６実施形態の構成について、図７を参照して説明する。
この第６実施形態に係る発振回路は、図７に示すように、図１に示す第１実施形態の構成を基本とし、第２コンデンサ３０６に対してコンデンサ８０９、８１１のうちの一方または双方を直列に接続自在に構成し、これにより発振周波数が可変できるようにした。
As described above, according to the fifth embodiment, since the capacitor can be connected in parallel to the
Next, the configuration of the sixth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 7, the oscillation circuit according to the sixth embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
すなわち、図７に示すように、容量値がＣｂ１のコンデンサ８０９とスイッチング素子であるＮ型のＭＯＳトランジスタ８１０とを並列接続させて第１の並列回路とし、容量値がＣｂ２のコンデンサ８１１とスイッチング素子であるＮ型のＭＯＳトランジスタ８１２とを並列接続させて第２の並列回路とし、これらの両並列回路を第２コンデンサ３０６に直列に接続するようにした。
That is, as shown in FIG. 7, a
そして、ＭＯＳトランジスタ８１０、８１２の各ゲートに制御信号ＣＮＴ１、ＣＮＴ２をそれぞれ印加するようにし、ことによりＭＯＳトランジスタ８１０、８１２をそれぞれオンオフ制御できるようにした。この結果、ＭＯＳトランジスタ８１０がオフのときにはコンデンサ８０９が第２コンデンサ３０６に直列接続され、ＭＯＳトランジスタ８１２がオフのときにはコンデンサ８１１が第２コンデンサ３０６に直列接続される。
Then, control signals CNT1 and CNT2 are applied to the gates of the
なお、この第６実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第２コンデンサ３０６に直列に接続されるコンデンサが２個の場合であるが、そのコンデンサは１個または３個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 6th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in series to the
以上のように、この第６実施形態によれば、第２コンデンサ３０６に対してコンデンサを直列接続できるようにしたので、定電流回路３０１の電流値Ｉｃを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第７実施形態の構成について、図８を参照して説明する。
この第７実施形態に係る発振回路は、図８に示すように、図１に示す第１実施形態の構成を基本とし、第１コンデンサ３０２に対してコンデンサ９０９、９１１のうちの一方または双方を並列に接続自在に構成し、これにより発振周波数が可変できるようにした。
As described above, according to the sixth embodiment, since the capacitor can be connected in series with the
Next, the configuration of the seventh embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 8, the oscillation circuit according to the seventh embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
すなわち、図８に示すように、容量値がＣａ１のコンデンサ９０９とスイッチング素子であるＮ型のＭＯＳトランジスタ９１０とを直列接続させて第１の直列回路とし、容量値がＣａ２のコンデンサ９１１とスイッチング素子であるＮ型のＭＯＳトランジスタ９１２とを直列接続させて第２の直列回路とし、これらの両直列回路を第１コンデンサ３０２に並列に接続するようにした。
That is, as shown in FIG. 8, a
そして、ＭＯＳトランジスタ９１０、９１２の各ゲートに制御信号ＣＮＴ１、ＣＮＴ２をそれぞれ印加するようにし、これによりＭＯＳトランジスタ９１０、９１２をそれぞれオンオフ制御できるようにした。この結果、ＭＯＳトランジスタ９１０がオンのときにはコンデンサ９０９が第１コンデンサ３０２に並列接続され、ＭＯＳトランジスタ９１２がオンのときにはコンデンサ９１１が第１コンデンサ３０２に並列接続される。
The control signals CNT1 and CNT2 are applied to the gates of the
なお、この第７実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第１コンデンサ３０２に並列に接続されるコンデンサが２個の場合であるが、そのコンデンサは１個または３個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 7th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in parallel to the
以上のように、この第７実施形態によれば、第１コンデンサ３０２に対してコンデンサを並列接続できるようにしたので、定電流回路３０１の電流値Ｉｃを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第８実施形態の構成について、図９を参照して説明する。
この第８実施形態に係る発振回路は、図９に示すように、図１に示す第１実施形態の構成を基本とし、第１コンデンサ３０２に対してコンデンサ１００９、１０１１のうちの一方または双方を直列に接続自在に構成し、これにより発振周波数が可変できるようにした。
As described above, according to the seventh embodiment, since the capacitor can be connected in parallel to the
Next, the configuration of the eighth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
As shown in FIG. 9, the oscillation circuit according to the eighth embodiment is based on the configuration of the first embodiment shown in FIG. 1, and one or both of
すなわち、図９に示すように、容量値がＣａ１のコンデンサ１００９とスイッチング素子であるＮ型のＭＯＳトランジスタ１０１０とを並列接続させて第１の並列回路とし、容量値がＣａ２のコンデンサ１０１１とスイッチング素子であるＮ型のＭＯＳトランジスタ１０１２とを並列接続させて第２の並列回路とし、これらの両並列回路を第１コンデンサ３０２に直列に接続するようにした。
That is, as shown in FIG. 9, a
そして、ＭＯＳトランジスタ１０１０、１０１２の各ゲートに制御信号ＣＮＴ１、ＣＮＴ２をそれぞれ印加するようにし、ことによりＭＯＳトランジスタ１０１０、１０１２をそれぞれオンオフ制御できるようにした。この結果、ＭＯＳトランジスタ１０１０がオフのときにはコンデンサ１００９が第１コンデンサ３０２に直列接続され、ＭＯＳトランジスタ１０１２がオフのときにはコンデンサ１０１１が第１コンデンサ３０２に直列接続される。
The control signals CNT1 and CNT2 are applied to the gates of the
なお、この第８実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
上記の例は、第１コンデンサ３０２に直列に接続されるコンデンサが２個の場合であるが、そのコンデンサは１個または３個以上でも良い。その追加するコンデンサは、その個数が多いほど設定可能な発振周波数が多くなる。
In addition, since the structure of the other part of this 8th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
In the above example, there are two capacitors connected in series to the
以上のように、この第８実施形態によれば、第１コンデンサ３０２に対してコンデンサを直列接続できるようにしたので、定電流回路３０１の電流値Ｉｃを増加することなく、発振周波数を変えることができる。
次に、本発明の発振回路の第９実施形態の構成について、図１０を参照しながら説明する。
As described above, according to the eighth embodiment, since the capacitor can be connected in series with the
Next, the configuration of the ninth embodiment of the oscillation circuit of the present invention will be described with reference to FIG.
上述の第１実施形態では、図１に示すように、定電流回路３０１を電源電圧ＶＤＤを供給する電源ライン３０９側に設け、第１コンデンサ３０２および第２コンデンサ３０６を接地ライン３１０側に設けるようにし、ＭＯＳトランジスタ３０３、３０７はＮ型のＭＯＳトランジスタを使用するようにした。
これに対して、第９実施形態は、図１０に示すように、定電流回路１１０１を接地ライン３１０側に配置させるとともに、第１コンデンサ３０２および第２コンデンサ３０６を電源ライン３０９側に配置させるようにしたものである。そして、このような配置替えに伴い、図１に示すＮ型のＭＯＳトランジスタ３０３、３０７を、図１０に示すＰ型のＭＯＳトランジスタ１１０３、１１０７に置き換えるようにしたものである。
In the first embodiment described above, as shown in FIG. 1, the constant
In contrast, in the ninth embodiment, as shown in FIG. 10, the constant
なお、この第９実施形態の他の部分の構成は、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。 In addition, since the structure of the other part of this 9th Embodiment is the same as that of 1st Embodiment shown in FIG. 1, the same code | symbol is attached | subjected to the same component and the description is abbreviate | omitted.
１０１、３０１、６１１、１０１１・・・定電流回路、１０２、３０２・・・第１コンデンサ、１０３、３０３、３０７、６０９、６１０、７１０、７１２、８１０、８１１、９１０、９１１、１０１０、１０１２、１１０３、１１０７・・・ＭＯＳトランジスタ、１０４、１０５、３０４、３０５、３０８・・・ＣＭＯＳインバータ、３０６・・・第２コンデンサ、３０９・・・電源ライン、３１０・・・接地ライン、５０９・・・コンパレータ、５１０・・・基準電圧発生回路、７０９、７１１、９０９、９１１・・・第３コンデンサ、８０９、８１１、１００９、１０１１・・・第４コンデンサ、１２１２・・・ボルテージレギュレータ、１２１３・・・レベルシフタ。
101, 301, 611, 1011 ... constant current circuit, 102, 302 ... first capacitor, 103, 303, 307, 609, 610, 710, 712, 810, 811, 910, 911, 1010, 1012, 1103, 1107 ... MOS transistor, 104, 105, 304, 305, 308 ... CMOS inverter, 306 ... second capacitor, 309 ... power supply line, 310 ... ground line, 509 ...
Claims (8)
この定電流回路からの定電流で充電する第１コンデンサと、
この第１コンデンサの充電電荷の一部を受け取って蓄積する第２コンデンサと、
前記第１コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、
前記制御信号生成手段から制御信号が出力されないときには、前記第１コンデンサを前記定電流で充電させるとともに前記第２コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第１コンデンサの充電電荷の一部を前記第２コンデンサに移動させて前記第１コンデンサに電荷を残留させたのち、前記第２コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、
前記制御信号生成手段の制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and stores a portion of the charge on the first capacitor;
A control signal generating means for determining whether or not a charging voltage of the first capacitor exceeds a predetermined voltage, and generating a predetermined control signal when exceeding the predetermined voltage;
When the control signal is not output from the control signal generating means, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and when the control signal is output from the control signal generating means. Charge / discharge control means for transferring a part of the charge of the first capacitor to the second capacitor and leaving the charge in the first capacitor, and then discharging and initializing the charge of the second capacitor; With
An oscillation circuit characterized in that the control signal of the control signal generation means is extracted as an oscillation output.
この定電流回路からの定電流で充電する第１コンデンサと、
この第１コンデンサの充電電荷の一部を受け取って蓄積する第２コンデンサと、
前記第１コンデンサの充電電荷の一部を引き抜く電荷引き抜き手段と、
前記第１コンデンサの充電電圧が所定電圧を上回るか否かを判定し、上回る場合に所定の制御信号を生成する制御信号生成手段と、
前記制御信号生成手段から制御信号が出力されないときには、前記第１コンデンサを前記定電流で充電させるとともに前記第２コンデンサの電荷を放電させておき、前記制御信号生成手段から制御信号が出力されるときには、前記第１コンデンサの充電電荷の一部を前記第２コンデンサに移動させて前記第１コンデンサに電荷を残留させたのちに、またその残留電荷による前記第１コンデンサの残留電圧が前記所定電圧を上回る場合には、前記第１コンデンサの残留電荷の一部を引き抜いたのちに、前記第２コンデンサの電荷を放電させて初期化させる充放電制御手段とを備え、
前記制御信号生成手段の制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and stores a portion of the charge on the first capacitor;
A charge extracting means for extracting a part of the charge of the first capacitor;
A control signal generating means for determining whether or not a charging voltage of the first capacitor exceeds a predetermined voltage, and generating a predetermined control signal when exceeding the predetermined voltage;
When the control signal is not output from the control signal generating means, the first capacitor is charged with the constant current and the charge of the second capacitor is discharged, and when the control signal is output from the control signal generating means. , After a part of the charge of the first capacitor is moved to the second capacitor and the charge is left in the first capacitor, the residual voltage of the first capacitor due to the residual charge becomes the predetermined voltage. A charge / discharge control means for discharging and initializing the charge of the second capacitor after extracting a part of the residual charge of the first capacitor,
An oscillation circuit characterized in that the control signal of the control signal generation means is extracted as an oscillation output.
この定電流回路からの定電流で充電される第１コンデンサと、
この第１コンデンサの充電電荷の一部を受け取って蓄積させる第２コンデンサと、
前記第１コンデンサと前記第２コンデンサとの間に配置され、その両者の電気的な接続また切断を行う第１トランジスタと、
前記第２コンデンサの両端に接続され、その第２コンデンサの両端の短絡またはその開放を行う第２トランジスタと、
前記第１コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてＨレベルまたＬレベルの第１制御信号を生成する第１制御信号生成手段と、
この第１制御信号生成手段からの第１制御信号を反転させた第２制御信号を生成する第２制御信号生成手段とを備え、
前記第１トランジスタは、前記第１制御信号生成手段の生成する第１制御信号でオンオフ制御を行うように構成し、前記第２トランジスタは、前記第２制御信号生成手段の生成する第２制御信号でオンオフ制御を行うように構成し、かつ、前記第１制御信号生成手段の第１制御信号または第２制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and accumulates a portion of the charge on the first capacitor;
A first transistor disposed between the first capacitor and the second capacitor and electrically connecting or disconnecting the two;
A second transistor connected to both ends of the second capacitor for short-circuiting or opening both ends of the second capacitor;
A first control signal generating means for comparing a charging voltage of the first capacitor with a predetermined voltage and generating a first control signal of H level or L level according to the comparison result;
A second control signal generating means for generating a second control signal obtained by inverting the first control signal from the first control signal generating means,
The first transistor is configured to perform on / off control with a first control signal generated by the first control signal generation unit, and the second transistor is a second control signal generated by the second control signal generation unit. The oscillation circuit is configured to perform on / off control at the same time, and takes out the first control signal or the second control signal of the first control signal generation means as an oscillation output.
この定電流回路からの定電流で充電される第１コンデンサと、
この第１コンデンサの充電電荷の一部を受け取って蓄積させる第２コンデンサと、
前記第１コンデンサの充電電荷の一部を引く抜く電荷引き抜き手段と、
前記定電流回路と前記第１コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第１トンジスタと、
前記第１コンデンサと前記第２コンデンサとの間に設けられ、その両者の電気的な接続または切断を行う第２トランジスタと、
前記第２コンデンサの両端に接続され、その第２コンデンサの両端の短絡またはその開放を行う第３トランジスタと、
前記第１コンデンサと前記電荷引き抜き手段との間に設けられ、その両者の電気的な接続または切断を行う第４トランジスタと、
前記第１コンデンサの充電電圧を所定電圧と比較し、その比較結果に応じてＨレベルまたＬレベルの第１制御信号を生成する第１制御信号生成手段と、
この第１制御信号生成手段からの第１制御信号を反転させた第２制御信号を生成する第２制御信号生成手段とを備え、
前記第１トランジスタ、前記第２トランンジスタ、および前記第４トランジスタは、前記第１制御信号生成手段の生成する第１制御信号でオンオフ制御を行うように構成し、前記第３トランジスタは、前記第２制御信号生成手段の生成する第２制御信号でオンオフ制御を行うように構成し、かつ、前記第１制御信号生成手段の第１制御信号または第２制御信号を発振出力として取り出すようにしたことを特徴とする発振回路。 A constant current circuit for generating a constant current;
A first capacitor charged with a constant current from the constant current circuit;
A second capacitor that receives and accumulates a portion of the charge on the first capacitor;
A charge extracting means for extracting a part of the charge of the first capacitor;
A first transistor which is provided between the constant current circuit and the first capacitor and electrically connects or disconnects the two;
A second transistor which is provided between the first capacitor and the second capacitor and electrically connects or disconnects the two;
A third transistor connected to both ends of the second capacitor for short-circuiting or opening both ends of the second capacitor;
A fourth transistor which is provided between the first capacitor and the charge extracting means and electrically connects or disconnects the both;
A first control signal generating means for comparing a charging voltage of the first capacitor with a predetermined voltage and generating a first control signal of H level or L level according to the comparison result;
A second control signal generating means for generating a second control signal obtained by inverting the first control signal from the first control signal generating means,
The first transistor, the second transistor, and the fourth transistor are configured to perform on / off control with a first control signal generated by the first control signal generation unit, and the third transistor is configured to The second control signal generated by the second control signal generating means is configured to perform on / off control, and the first control signal or the second control signal of the first control signal generating means is extracted as an oscillation output. An oscillation circuit characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003362022A JP4241317B2 (en) | 2003-10-22 | 2003-10-22 | Oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003362022A JP4241317B2 (en) | 2003-10-22 | 2003-10-22 | Oscillator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005130107A JP2005130107A (en) | 2005-05-19 |
| JP4241317B2 true JP4241317B2 (en) | 2009-03-18 |
Family
ID=34641798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003362022A Expired - Fee Related JP4241317B2 (en) | 2003-10-22 | 2003-10-22 | Oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4241317B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103093729B (en) * | 2013-02-28 | 2015-07-29 | 深圳市华星光电技术有限公司 | There is the backlight drive circuit of two BOOST booster circuit |
-
2003
- 2003-10-22 JP JP2003362022A patent/JP4241317B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005130107A (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481121B2 (en) | Level shift circuit | |
| US8610509B2 (en) | Flexible low current oscillator for multiphase operations | |
| JP4849907B2 (en) | Charge pump circuit | |
| US7368969B2 (en) | Level shift circuit and semiconductor device | |
| US6927986B2 (en) | Power supply and PWM circuits | |
| JP5225876B2 (en) | Power-on reset circuit | |
| JP2008124852A (en) | Circuit for charge pump | |
| US20050258911A1 (en) | Ring oscillation circuit | |
| EP3477860A1 (en) | Comparator and relaxation oscillator | |
| KR20070081099A (en) | Oscillation circuit | |
| US8587360B2 (en) | Level-shifter circuit using low-voltage transistors | |
| US6850090B2 (en) | Level shifter | |
| JP2003309463A (en) | Level shift circuit | |
| US20130147564A1 (en) | Oscillator with frequency determined by relative magnitudes of current sources | |
| KR100724559B1 (en) | Level shifter | |
| TWI322562B (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
| US8736351B2 (en) | Negative charge pump | |
| JP4241317B2 (en) | Oscillator circuit | |
| JP2006025241A (en) | Voltage level conversion circuit | |
| KR100845780B1 (en) | Circuit for Generating Clock of Semiconductor Memory Apparatus | |
| US7948328B2 (en) | Oscillator generating normal clock signal | |
| KR101986799B1 (en) | Relaxation oscillator of single comparator having low power consumption and small die area | |
| CN108599745B (en) | Single-capacitor duty ratio controllable oscillator | |
| CN107196606B (en) | Oscillator | |
| JP6763661B2 (en) | Oscillator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |