JP4239482B2 - データ転送システム、lsi及びデータ転送方法 - Google Patents
データ転送システム、lsi及びデータ転送方法 Download PDFInfo
- Publication number
- JP4239482B2 JP4239482B2 JP2002154901A JP2002154901A JP4239482B2 JP 4239482 B2 JP4239482 B2 JP 4239482B2 JP 2002154901 A JP2002154901 A JP 2002154901A JP 2002154901 A JP2002154901 A JP 2002154901A JP 4239482 B2 JP4239482 B2 JP 4239482B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- lsi
- retransmission
- error
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明はデータ転送システム、LSI及びデータ転送方法に関し、特に論理ユニット間でデータの転送をなすデータ転送システムに関する。
【0002】
【従来の技術】
図6は従来のLSIの構成を示す図である。図6に示した従来のLSIは、LSI内部から外部へ転送するデータを一時的に保持するフリップフロップ(F/F)100及び102と、エラーの検出と訂正を行うエラー訂正部101と、LSI間のデータ転送におけるデータ送信を行うデータ送信部103とを有している。
【0003】
図6に示した従来のLSIにおいて、LSI内部から外部へ転送するデータはまずF/F100に入力される。なお、このデータにはエラー訂正符号(ECC)が付加されている。F/F100から出力されたデータはエラー訂正部101に入力され、エラー訂正部101は、入力データに付加されているECCを基に入力データに対してエラー検出を行うと共に、エラーを検出した場合は当該エラーの訂正をなす。
【0004】
エラー訂正部101から出力されたデータは、F/F102を介してデータ送信部103に入力される。なお、F/F102は、一般的にエラー訂正回路の回路遅延が大きいために設けられたものである。そして、データ送信部103により、エラー訂正部101からのデータが転送先のLSIへ送信される。
【0005】
【発明が解決しようとする課題】
一般に、エラー訂正符号を付与したデータにおいてエラーを訂正するには、比較的多段の排他的論理和ゲートが使用される。排他的論理和ゲートの回路遅延は一般に大きいため、この部分の回路遅延がLSIのクリティカルパスになり、LSIの高速動作を妨げる一因となっていた。
【0006】
したがって、図6に示した従来のLSIのエラー訂正部101において、クロックの1周期分の回路遅延を使い切ってしまう場合には、エラー訂正部101からの出力データを上述したように一旦F/F102に保持する必要が生じ、データ転送のレイテンシ(latency)が悪化するという問題があった。
【0007】
本発明の目的は、通常のデータ転送時の性能低下を伴うことなくエラーデータのエラー訂正を行うことができるデータ転送システム、LSI及びデータ転送方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明によるデータ転送システムは、LSI間でデータの転送をなすデータ転送システムであって、前記LSIの各々に、転送元のLSIにより転送された受信データにエラーがある場合に当該データの再送を前記転送元のLSIに要求する再送要求手段と、転送先のLSIの前記再送要求手段からの再送要求に応答して再送要求されているデータを前記転送先のLSIに再送すべく制御をなす再送制御手段とを含み、前記再送制御手段は、前記再送要求されているデータに対してエラー検出/訂正をなすエラー検出/訂正手段を有し、このエラー検出/訂正手段によりエラー検出/訂正されたデータが再送されるようにしたことを特徴とする。
【0009】
本発明によるLSIは、他のLSIとの間でデータの転送をなすLSIであって、前記他のLSIにより転送された受信データにエラーがある場合に当該データの再送を前記他のLSIに要求する再送要求手段と、前記他のLSIの前記再送要求手段からの再送要求に応答して再送要求されているデータを前記他のLSIに再送すべく制御をなす再送制御手段とを含み、前記再送制御手段は、前記再送要求されているデータに対してエラー検出/訂正をなすエラー検出/訂正手段を有し、このエラー検出/訂正手段によりエラー検出/訂正されたデータが再送されるようにしたことを特徴とする。
【0010】
本発明によるデータ転送方法は、LSI間のデータ転送方法であって、前記LSIの各々は、転送元のLSIにより転送された受信データにエラーがある場合に当該データの再送を前記転送元のLSIに要求する再送要求ステップと、転送先のLSIにおける前記再送要求ステップによる再送要求に応答して再送要求されているデータを前記転送先のLSIに再送すべく制御をなす再送制御ステップとを含み、前記再送制御ステップは、前記再送要求されているデータに対してエラー検出/訂正をなすエラー検出/訂正ステップを有し、このエラー検出/訂正ステップによりエラー検出/訂正されたデータが再送されるようにしたことを特徴とする。
【0011】
本発明の作用は次の通りである。一方の論理ユニットから他方の論理ユニットへデータが転送されると、他方の論理ユニットは、受信データにエラーがある場合にこれを再送するよう要求する。一方の論理ユニットは、他方からの再送要求に応答して再送を開始する。このような再送を行うデータ転送システムにおいて、その再送時に再送データに対してエラー検出/訂正を行ってから再送するようにしている。
【0012】
このように、通常のデータ転送時に発生したエラーの訂正を再送時に行うようにしているので、通常のデータ転送時にエラー検出/訂正を行わずとも、エラー訂正が可能なデータ転送を行うことができるようになる。
【0013】
【発明の実施の形態】
以下に、本発明の実施例について図面を参照して説明する。図1は本発明の実施例によるデータ転送方式が適用される情報処理装置(LSI)の構成を示す図である。
【0014】
図1において、本発明の実施例によるデータ転送方式が適用されるLSIは、フリップフロップ(F/F)1と、セレクタ2と、データ送信部3と、再送制御部4と、データ受信部5と、再送要求パケット検出部6と、エラーポイント検出部7とを有している。再送制御部4は、再送バッファ8と、エラー訂正部9と、再送要求パケット生成部10と、セレクタ制御部11とを有している。
【0015】
F/F1は、LSI内部から外部へ転送するデータを一時的に保持する。なお、このデータにはエラー訂正符号(ECC)が付加されている。セレクタ2は、再送制御部4から出力される再送データD2、F/F1が出力するデータD1及び再送制御部4からの再送要求パケットP1から一つを選択出力する。
【0016】
データ送信部3は、LSI間のデータ転送におけるデータ送信を行い、データ受信部5は、LSI間のデータ転送におけるデータ受信を行う。ここで、図2は本発明の実施例によるデータ転送方式が適用されるLSI間の接続を示す図であり、図1と同等部分は同一符号にて示している。図2に示されているように、LSI200のデータ送信部3とLSI300のデータ受信部5とが互いに接続され、同様にLSI200のデータ受信部5とLSI300のデータ送信部3とが互いに接続されており、これにより、LSI200とLSI300との間のデータ転送が行われる。
【0017】
再送要求パケット検出部6は、データ受信部5により受信された受信データD3を基に、向かい合うLSI(受信データD3を送信したLSI)から再送要求があることを検出し、再送制御部4へ再送指示I1を出力する。エラーポイント検出部7は、データ受信部5により受信された受信データD3にエラーが有ることを検出し、エラー検出通知N1を出力することにより、再送制御部4内の再送要求パケット生成部10に対して再送要求パケットP1の生成を要求する。
【0018】
再送要求パケット生成部10は、エラーポイント検出部7からのエラー検出通知N1の受信に応答して再送要求パケットP1を生成出力する。セレクタ制御部11は、セレクタ2に入力される3つの入力データD1,D2及びP1のいずれか一つを選択するようにセレクタ2を制御する。
【0019】
次に、図1に示した再送制御部4について図3を用いて詳細に説明する。図3は図1に示した再送制御部4の構成を示す図であり、図1と同等部分は同一符号にて示している。
【0020】
図3において、図1に示した再送制御部4は、再送バッファ8と、エラー訂正部9と、再送要求パケット生成部10と、セレクタ制御部11と、F/F12及び13と、セレクタ14及び17と、ライトポインタ(WP)15と、加算器16及び19と、リードポインタ(RP)18とを有している。
【0021】
図1のF/F1から出力されたデータD1は複数ワードで構成される再送バッファ8に格納され、再送バッファ8は再送時に備えてデータを保持している。なお、上述したようにデータD1にはエラー訂正符号(ECC)が付加されている。F/F12は、再送バッファ8から出力されるデータを一時的に保持する。これは、一般的にバッファはRAMで構成され回路遅延が大きいために設けられたものである。
【0022】
エラー訂正部9は、再送バッファ8から出力されたデータのECCを基に、そのエラーの検出と訂正を行う。F/F13は、エラー訂正部9から出力されるデータを一時的に保持する。これは、一般的にエラー訂正回路の回路遅延が大きいために設けられたものである。再送データD2は、再送バッファ8から出力されたデータであり、エラー訂正部9によりエラーが検出された場合は、エラー訂正済みのデータとなっている。
【0023】
データ出力指示I3は、データD1と同期しており、有効なデータD1が有る場合(アイドル状態でない場合)にアサートされる。データ出力指示I3がセレクタ14に入力されると、セレクタ14は加算器16の出力を選択出力する。WP15は、セレクタ14の出力を保持し、再送バッファ8の書き込みエントリを示し、セレクタ14及び加算器16に入力される。加算器16は、WP15を+1し、加算器16の出力はセレクタ14に入力される。
【0024】
図1の再送要求パケット検出部6からの再送指示I1は、向かい合うLSIのエラーポイント検出部7(図1参照)による受信データD3のエラー検出に伴って向かい合うLSIから送信された再送要求パケットP1の受信時に再送要求パケット検出部6から出力され、再送バッファ8からの再送データ出力の契機となるものであり、セレクタ17とセレクタ制御部11に入力される。
【0025】
再送エントリE1は、図1のデータ受信部5で受信した再送要求パケットP1に含まれる情報である再送エントリの情報を図1の再送要求パケット検出部6により抽出したものである。この再送エントリE1は、エラーを検出した向かいあうLSIのエラーポイント検出部7(図1参照)内の後述する受信カウンタで保持されていた値のコピーである。
【0026】
セレクタ17は、再送エントリE1と加算器19の出力とのいずれか一方を選択出力する。セレクタ17は、再送指示I1の入力に応答して再送エントリE1を選択出力し、次クロックサイクル以降は加算器19の出力を選択出力する。RP18は、セレクタ17の出力を保持し、再送バッファ8の読み出しエントリを示す。加算器19は、RP18を+1し、加算器19の出力はセレクタ17に入力される。
【0027】
エラー検出通知N1は、図1のエラーポイント検出部7が受信データD3にエラーを検出したとき、後述する再送ポイントと共に再送要求パケット生成部10に出力され、これにより、エラー検出を再送要求パケット生成部10に通知する。再送要求パケット生成部10は、エラー検出通知N1に応答して再送要求パケットP1を生成出力すると共に、セレクタ制御部11に対し、図1のセレクタ2が再送要求パケットP1を選択出力するように指示する。
【0028】
セレクタ制御部11は、通常時は、LSI内部からのデータである、図1のF/F1からのデータD1を図1のセレクタ2が選択出力するよう、選択指示I2を出力している。また、セレクタ制御部11は、再送指示I1が入力されると、図1のセレクタ2が再送バッファ8からの再送データD2を選択出力するよう、選択指示I2を出力する。そして、図1のセレクタ2は、再送データD2が無くなるまで再送データD2を選択出力する。すなわち、セレクタ制御部11は、再送指示I1が入力されるとWP15とRP18とを比較し、WP15とRP18とが一致するまで、図1のセレクタ2に再送データD2を選択出力させる。
【0029】
また、セレクタ制御部11は、エラー検出通知N1に応答して再送要求パケット生成部10により生成された再送要求パケットP1を向かい合うLSIに送出するため、再送要求パケット生成部10からの指示に応答して、図1のセレクタ2が再送要求パケットP1を選択出力するよう、選択指示I2を出力する。選択指示I2は、図1のセレクタ2に対するセレクタ出力信号選択指示である。
【0030】
次に、図1に示した再送要求パケット検出部6について図4を用いて詳細に説明する。図4は図1に示した再送要求パケット検出部6の構成を示す図であり、図1及び3と同等部分は同一符号にて示している。
【0031】
図4において、図1に示した再送要求パケット検出部6は、データデコーダ20と、再送エントリ取り出し部21と、再送指示部22とを有している。
【0032】
図1のデータ受信部5により受信された受信データD3は、データデコーダ20及び再送エントリ取り出し部21に入力される。データデコーダ20は、入力データD3のデータパタンをテストし、それが再送要求パケットP1である場合に再送指示部22に対しその旨を通知する、すなわち、再送要求パケット受信通知N2を出力する。また、再送エントリ取り出し部21は、入力された再送要求パケットP1中の再送エントリE1を抽出し、再送指示部22に出力する。
【0033】
再送指示部22は、再送要求パケット受信通知N2と再送エントリE1を基に、図1の再送制御部4に対して再送指示I1を送出する。再送制御部4では、上述したように、再送指示I1を契機に再送バッファ8からの再送データD2の出力を開始する。
【0034】
次に、図1に示したエラーポイント検出部7について図5を用いて詳細に説明する。図5は図1に示したエラーポイント検出部7の構成を示す図であり、図1と同等部分は同一符号にて示している。
【0035】
図5において、図1に示したエラーポイント検出部7は、エラー検出部30と、セレクタ31と、受信カウンタ32と、加算器33とを有している。
【0036】
図1のデータ受信部5により受信された受信データD3は、エラー検出部30に入力される。エラー検出部30は、ECCを基に入力データD3に対してエラーの検出を行う。そして、エラー検出部30は、有効な入力データD3(アイドルパターンでないデータ)にエラーが無い場合には加算器33の出力を選択出力するよう、エラーが有る場合には受信カウンタ32の出力を選択出力するよう、セレクタ31を制御する。
【0037】
セレクタ31は、エラー検出部30の制御に従って、受信カウンタ32あるいは加算器33の出力のいずれかを選択し、受信カウンタ32へ出力する。受信カウンタ32は、エラーを検出することなく正常に受信したデータD3の数を計数するカウンタであり、エラー検出部30がエラーを検出した場合における再送ポイントE2となる(この再送ポイントE2は、向かい合うLSIにおける再送時の再送バッファ8の再送開始エントリを示す、すなわち、この向かい合うLSIに送出される再送要求パケットP1中の再送エントリとなるものである)。
【0038】
エラー検出部30は、入力データD3にエラーを検出すると、図1の再送要求パケット生成部10に対しエラー検出通知N1を出力することにより再送要求パケットP1の生成を指示する。なお、エラー検出通知N1により受信カウンタ32の出力である再送ポイントE2が図1の再送要求パケット生成部10に通知される。
【0039】
次に、本発明の実施例によるデータ転送方式の動作について図1〜図5を用いて説明する。ここでは、図2に示したLSI200,300間のデータ転送、特に、LSI300のデータ受信部5により受信されたデータにエラーが検出され、LSI200のデータ送信部3から再送が行われる場合について説明する。
【0040】
・再送データの書き込み
図2のLSI200において、F/F1からデータ送信部3にデータD1を送出する場合、エラー発生時の再送に備えて再送バッファ8にデータD1の書き込みを行う(図1参照)。
【0041】
図3を用いて説明すると、図2のLSI200において、図1のデータ送信部3に出力すべきデータD1が有る場合、データ出力指示I3がアサートされる。データ出力指示I3がアサートされると、WP15が指し示す再送バッファ8の対応するエントリに対してデータD1の書き込みが行われると共に、セレクタ14が加算器16の出力を選択出力し、WP15の値が+1され、再送バッファ8の書き込みエントリが次エントリに進む。
【0042】
同様に出力すべきデータD1が有ると、WP15が指し示す再送バッファ8の対応するエントリに対して順次、データD1の書き込みが行われていく。出力すべきデータD1が無い場合には、データ出力指示I3はアサートされず、よって、セレクタ14はWP15を選択出力するため、WP15の加算は行われず、また、再送バッファ8への書き込みも行われない。
【0043】
・データ受信
図2のLSI300において、データ受信部5により受信された図2のLSI200からのデータD3が正常である場合、受信カウンタ32の更新を行う(図1及び5参照)。
【0044】
図5を用いて説明すると、図2のLSI300において、図1のデータ受信部5により受信されたデータD3は図1のエラーポイント検出部7内のエラー検出部30に入力される。エラー検出部30は、データD3にエラーが無い場合、セレクタ31に対して加算器33の出力を選択するように指示する。すなわち、入力データD3にエラーが発生していない場合は、受信カウンタ32の出力である再送ポイントE2は+1される。
【0045】
このようにして更新された図2のLSI300における再送ポイントE2の値と、図2のLSI200において更新されたWP15(図3参照)の値とは一致しており、再送ポイントE2は、再送時の再送開始エントリの情報として図2のLSI200において用いられることになる。なお、エラー検出部30は、有効な入力データD3が無い場合(アイドル状態の場合)、セレクタ31に対して受信カウンタ32の出力を選択するよう指示するので、再送ポイントE2は+1されない。
【0046】
・エラー検出
図2のLSI300において、データ受信部5により受信された図2のLSI200からのデータD3にエラーが発生している場合、再送要求パケット発行指示が行われる(図1参照)。
【0047】
図5を用いて説明すると、図2のLSI300において、エラー検出部30はエラーを検出すると、セレクタ31に対して受信カウンタ32の出力を選択するよう指示する。すなわち、受信カウンタ32の値である再送ポイントE2は+1されない。
【0048】
上述したように、この再送ポイントE2は、図2のLSI200の再送バッファ8(図3参照)に格納されているエラー検出データ(図2のLSI300のエラー検出部30によりエラー検出されたデータ)を示している。したがって、この再送ポイントE2を再送要求パケットに付与して、図2のLSI200に再送要求することにより、エラーが発生したデータから再送を行うことができる。これは、エラー検出部30が、エラー検出を契機に、受信カウンタ32の出力である再送ポイントE2を、エラー検出通知N1により図3の再送要求パケット生成部10に通知することによって行われる。
【0049】
・再送要求パケット発行
図2のLSI300において、再送要求パケット生成部10にエラー検出通知N1が入力されると、再送要求パケット生成部10により再送要求パケットP1が生成され、データ送信部3から図2のLSI200へ送出される(図1参照)。
【0050】
図3を用いて説明すると、図2のLSI300において、再送要求パケット生成部10は、エラー検出通知N1を受信すると、エラー検出通知N1内に記述された再送ポイントE2(図5参照)を再送エントリE1として有する再送要求パケットP1を作成する。この再送要求パケットP1は、図2のLSI200の再送要求パケット検出部6(図1参照)が再送要求パケットであると一意に判定し得るデータフォーマットにエンコードされている。例えば、データの所定のフィールドに、そのデータが通常データであるか再送要求パケットであるかを識別するための情報を格納するようにする。これにより、再送要求パケット検出部6が入力データが通常データであるか再送要求パケットであるかを識別することを可能としている。
【0051】
また、再送要求パケット生成部10は、再送要求パケットP1の生成出力と共に、セレクタ制御部11が図1のセレクタ2に再送要求パケットP1を選択出力させるための選択指示I2を出力するよう、セレクタ制御部11を制御する。これにより、図2のLSI300において、再送要求パケットP1が図1のセレクタ2を介して図1のデータ送信部3に入力され、図2のLSI200へ出力される。
【0052】
・再送要求パケット受信
図2のLSI200において、再送要求パケットP1がデータ受信部5により受信されると、再送要求パケット検出部6から再送制御部4に対して再送の開始を指示する(図1参照)。
【0053】
図4を用いて説明すると、図2のLSI200において、データデコーダ20は、入力データD3が再送要求パケットであることを検出すると、再送指示部22に再送要求パケット受信通知N2を出力すると同時に、再送エントリ取り出し部21により再送要求パケット内に記述された再送エントリE1の抽出を行う。再送指示部22は、再送要求パケット受信通知N2の入力に応答して、再送エントリE1の情報と共に、図1の再送制御部4に対し再送指示I1を出力して再送の開始を指示する。
【0054】
・再送データの出力
図2のLSI200において、再送制御部4が再送指示I1を受信すると、再送要求パケットに記述されていた再送エントリE1から再送バッファ8内のデータを読み出し、この読み出された再送データD2をデータ送信部3から出力する(図1参照)。
【0055】
図3を用いて説明すると、図2のLSI200において、セレクタ17は、再送指示I1が入力されると、再送指示I1に記述された再送エントリE1を選択出力する。この値が、RP18に書き込まれ、再送バッファ8の読み出しエントリとなる。この読み出しエントリは、上述したように、図2のLSI300のエラーポイント検出部7により検出されたエラーデータを指し示している。
【0056】
また、再送指示I1はセレクタ制御部11にも入力され、セレクタ制御部11は、再送指示I1に応答して、図1のセレクタ2が再送データD2を選択するように選択指示I2を用いてセレクタ2を制御する。再送指示I1が入力された次のクロックサイクルから、セレクタ17は加算器19の出力を選択出力し、これにより、再送バッファ8からデータが出力される度にRP18が+1ずつ加算され、再送バッファ8の読み出しエントリが進んでいく。
【0057】
WP15とRP18が一致すると再送バッファ8内に未送出の再送データが無いことを示すので、セレクタ制御部11は、WP15とRP18が一致すると、図1のセレクタ2がF/F1からのデータD1を選択するよう選択指示I2を用いてセレクタ2を制御する。なお、再送バッファ8から出力されたデータD2は、F/F12、エラー訂正部9、F/F13、セレクタ2を介して、図1のデータ送信部3から図2のLSI300へ順次出力されていく。このとき、エラー訂正部9により、データD2に対してエラー検出、エラー訂正が行われる。
【0058】
・エラーデータの出力と訂正
図2のLSI200のF/F1から出力されたデータD1にエラーが発生している場合、このエラーデータはそのエラーが訂正されることなくそのままデータ送信部3から出力され、図2のLSI300のデータ受信部5に受信され、図2のLSI300のエラー検出部30によりエラーが検出される(図1及び5参照)。その後の動作は、前述したとおりであり、このエラーデータ(ただし、エラー訂正部9によりエラーの訂正がなされる)の再送が行われる。
【0059】
図6に示した従来のLSIでは、通常のデータ転送パスにエラー訂正論理を設けていたが、本発明の実施例では、上述のように、論理ゲート段数が深くなることによりLSIの動作速度の向上を妨げる一要因である、エラーの検出/訂正論理を再送のパス(F/F1〜再送バッファ8〜データ送信部3のパス)に設け、通常のデータ転送時に発生するデータのエラーは受信側で検出し、この受信側からの再送要求に応答して再送を行うことにより、通常のデータパス(再送バッファ8を介さないF/F1〜データ送信部3のパス)の論理ゲート段数を深くすることなくエラー訂正が可能なデータ転送を行うことができる。また、再送要求に専用の信号線を用いる必要がないので、LSI間の配線本数を削減することができる。
【0060】
なお、再送要求に専用の信号線を用いてもよいことは勿論である。また、本発明の実施例では、LSI内部でのエラー訂正符号(ECC)と、LSI間の転送に用いられるECCとが同じものとして記述されているが異なっていてもよい。この場合は、図1のF/F1の出力に対してECC生成部を設ければよいが、このECC生成部において、入力データからECCの生成をそのまま行うと、入力データに誤りがあったとしても正常なECCが生成される。そこで、ECC生成部において、入力データ中のLSI内部で既に付加されているECCを基にエラー検出を行い、エラー検出時は、生成したECCにEXOR演算する等して、ECCをエラー状態に表示させる必要がある。
【0061】
【発明の効果】
本発明による効果は、通常のデータ転送時の性能低下を伴うことなくエラーデータのエラー訂正を行うことができることである。その理由は、受信側においてエラーが検出されたとき、そのデータの再送を可能にする再送制御手段を設け、再送制御手段のエラー検出/訂正手段が再送時に再送データに対してエラー検出/訂正を行うようにしており、これにより、通常のデータ転送時にエラー検出/訂正を行わずとも、通常のデータ転送時に発生したエラーの訂正が可能となるためである。
【図面の簡単な説明】
【図1】本発明の実施例によるデータ転送方式が適用されるLSIの構成を示す図である。
【図2】本発明の実施例によるデータ転送方式が適用されるLSI間の接続を示す図である。
【図3】図1の再送制御部4の構成を示す図である。
【図4】図1の再送要求パケット検出部6の構成を示す図である。
【図5】図1のエラーポイント検出部7の構成を示す図である。
【図6】従来のLSIの構成を示す図である。
【符号の説明】
1,12,13 F/F
2,14,17,31 セレクタ
3 データ送信部
4 再送制御部
5 データ受信部
6 再送要求パケット検出部
7 エラーポイント検出部
8 再送バッファ
9 エラー訂正部
10 再送要求パケット生成部
11 セレクタ制御部
15 ライトポインタ
16,19,33 加算器
18 リードポインタ
20 データデコーダ
21 再送エントリ取り出し部
22 再送指示部
30 エラー検出部
32 受信カウンタ
Claims (7)
- LSI間でデータの転送をなすデータ転送システムであって、
前記LSIの各々に、転送元のLSIにより転送された受信データにエラーがある場合に当該データの再送を前記転送元のLSIに要求する再送要求手段と、転送先のLSIの前記再送要求手段からの再送要求に応答して再送要求されているデータを前記転送先のLSIに再送すべく制御をなす再送制御手段とを含み、
前記再送制御手段は、前記再送要求されているデータに対してエラー検出/訂正をなすエラー検出/訂正手段を有し、このエラー検出/訂正手段によりエラー検出/訂正されたデータが再送されるようにしたことを特徴とするデータ転送システム。 - 前記再送制御手段は、記憶手段を有し、自LSIから前記転送先のLSIに転送されるデータを前記記憶手段に順次書込み、前記再送要求に応答して前記再送要求されているデータから順にデータを前記記憶手段から読出し、前記エラー検出/訂正手段は、前記記憶手段からの読出しデータに対してエラー検出/訂正をなすことを特徴とする請求項1記載のデータ転送システム。
- 前記LSI間で転送されるデータにはエラー訂正符号が付加されており、前記エラー検出/訂正手段は前記エラー訂正符号を基にエラー検出/訂正をなすことを特徴とする請求項1又は2記載のデータ転送システム。
- 他のLSIとの間でデータの転送をなすLSIであって、
前記他のLSIにより転送された受信データにエラーがある場合に当該データの再送を前記他のLSIに要求する再送要求手段と、前記他のLSIの前記再送要求手段からの再送要求に応答して再送要求されているデータを前記他のLSIに再送すべく制御をなす再送制御手段とを含み、
前記再送制御手段は、前記再送要求されているデータに対してエラー検出/訂正をなすエラー検出/訂正手段を有し、このエラー検出/訂正手段によりエラー検出/訂正されたデータが再送されるようにしたことを特徴とするLSI。 - 前記再送制御手段は、記憶手段を有し、自LSIから前記他のLSIに転送されるデータを前記記憶手段に順次書込み、前記再送要求に応答して前記再送要求されているデータから順にデータを前記記憶手段から読出し、前記エラー検出/訂正手段は、前記記憶手段からの読出しデータに対してエラー検出/訂正をなすことを特徴とする請求項4記載のLSI。
- 前記他のLSIとの間で転送されるデータにはエラー訂正符号が付加されており、前記エラー検出/訂正手段は前記エラー訂正符号を基にエラー検出/訂正をなすことを特徴とする請求項4又は5記載のLSI。
- LSI間のデータ転送方法であって、
前記LSIの各々は、転送元のLSIにより転送された受信データにエラーがある場合に当該データの再送を前記転送元のLSIに要求する再送要求ステップと、転送先のLSIにおける前記再送要求ステップによる再送要求に応答して再送要求されているデータを前記転送先のLSIに再送すべく制御をなす再送制御ステップとを含み、
前記再送制御ステップは、前記再送要求されているデータに対してエラー検出/訂正をなすエラー検出/訂正ステップを有し、このエラー検出/訂正ステップによりエラー検出/訂正されたデータが再送されるようにしたことを特徴とするデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154901A JP4239482B2 (ja) | 2002-05-29 | 2002-05-29 | データ転送システム、lsi及びデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002154901A JP4239482B2 (ja) | 2002-05-29 | 2002-05-29 | データ転送システム、lsi及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003345677A JP2003345677A (ja) | 2003-12-05 |
JP4239482B2 true JP4239482B2 (ja) | 2009-03-18 |
Family
ID=29771541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002154901A Expired - Fee Related JP4239482B2 (ja) | 2002-05-29 | 2002-05-29 | データ転送システム、lsi及びデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239482B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2288069A4 (en) | 2008-06-04 | 2014-08-06 | Fujitsu Ltd | INFORMATION PROCESSOR, DATA TRANSMISSION DEVICE, AND DATA TRANSFER DATA TRANSFER METHOD |
-
2002
- 2002-05-29 JP JP2002154901A patent/JP4239482B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003345677A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821919B2 (en) | Data processing apparatus and data processing method | |
TW583841B (en) | Methodology for detecting lost packets | |
CN109964215B (zh) | 具有环形缓冲区镜像的远程直接存储器访问数据通信中的流控制 | |
JP4451837B2 (ja) | データ転送装置およびデータ転送方法 | |
US20130173986A1 (en) | Memory controller, data storage device, and memory controlling method | |
US20120328038A1 (en) | Transmission system, transmission device and method for controlling transmission device | |
JP2010050742A (ja) | 伝送システム、伝送装置および伝送方法 | |
CN102436430B (zh) | 存储设备、主机控制器和存储*** | |
JPH05100879A (ja) | 制御情報のインテグリテイを維持するための装置及び方法 | |
US20090003228A1 (en) | Bad data packet capture device | |
JP4239482B2 (ja) | データ転送システム、lsi及びデータ転送方法 | |
JP5459308B2 (ja) | データ転送装置及びデータ転送装置の制御方法 | |
JP3190214B2 (ja) | データ送受信システム | |
JP2007201786A (ja) | 伝送誤り検出方式および伝送装置 | |
JP2023006210A (ja) | 冗長通信装置、方法、及びプログラム | |
JP5334173B2 (ja) | データ転送システム及びリトライ制御方法 | |
JP5278117B2 (ja) | バッファ縮退方式、装置及び方法 | |
JPH0535616A (ja) | データ転送システム | |
JP2001333048A (ja) | データ転送方式 | |
JP3741077B2 (ja) | データ転送装置 | |
JP2004297442A (ja) | データ伝送・再送方式およびデータ伝送・再送方法 | |
JP2005277552A (ja) | バスリトライ制御方式及びデータ通信装置 | |
US20060140122A1 (en) | Link retry per virtual channel | |
CN118363893A (zh) | 用于消息处理机的控制器区域网络超长(can-xl)低时延硬件和软件分区体系架构 | |
JP2020080463A (ja) | 通信時の誤り訂正機能を備えた数値制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |