JP4228297B2 - 入力電圧を出力電圧に変換するためのコンバータ - Google Patents

Description

【０００１】
【発明が属する技術分野】
この発明は、第１の供給端子と第２の供給端子間との入力電圧を出力電圧に変換するためのコンバータであって、このコンバータが、動作状態では、スイッチング制御信号の制御のもとで交替にスイッチオン／オフされるスイッチング手段と、前記スイッチング手段と共に、前記第１の供給端子と前記第２の供給端子との間に結合される直列回路を形成する誘導素子と、前記スイッチング制御信号を供給するための制御回路と、前記スイッチング手段に掛かる交番を示す電圧を評価し、評価信号を前記制御回路に供給する評価手段とを備えたコンバータに関する。
【０００２】
【従来の技術】
この種のコンバータは、図1に示されており、米国特許第5,754,414号により公知である。トランス12の一次巻線は、入力電圧Vsを受けるために、第1の供給端子Vsと第2の供給端子GNDとの間に、スイッチングトランジスタ18と共に結合されている。また、トランス12には、二次巻線30が設けられている。
【０００３】
二次巻線30によって供給された電圧は、ダイオード32によって整流され、続いて平滑キャパシタ34によって平滑化される。その結果、出力電圧Voが、出力端子Voと第2の供給端子GNDとの間に供給される。
【０００４】
この公知のコンバータの動作を、図1〜2によって以下に詳述する。時点t₀とt₁との間では、（第2の供給端子GNDに対する）スイッチングトランジスタ18のベース電圧V_bは、ほぼ0ボルトに等しい。その結果、スイッチングトランジスタ18はオンされない。したがって、（第2の供給端子GNDに対する）スイッチングトランジスタ18のコレクタ電圧V_Cは、入力電圧Vsにほぼ等しくなる。
【０００５】
時点t₁で、ベース電圧V_bは、スイッチングトランジスタ18が完全にオンとなる程度まで増加し、その結果、コレクタ電圧V_Cは事実上0ボルトに等しくなる。電圧V_bは、時点t₂まで高いままである。
【０００６】
直接的な結果として、トランス12の一次巻線に掛かる電圧は、時点t₁と時点t₂との間では、入力電圧Vsにほぼ等しく、その結果、エネルギーはトランス12の一次巻線内に格納される。
【０００７】
時点t₂で、ベース電圧V_bは、0ボルトにほぼ等しくなり、その結果、スイッチングトランジスタ18は、突然スイッチオフされる。したがって、格納されたエネルギーは、二次巻線30へ転送され、そして最終的に、整流ダイオード32を経て、出力端子V₀と第2の供給端子GNDとの間に接続されている負荷（図示せず）に転送される。
【０００８】
時点t₂でスイッチングトランジスタ18が突然スイッチオフすることは、一次巻線のインダクタンスによるコレクタ電圧V_Cの急増を引き起こす。したがって、時点t₂の直後から、コレクタ電圧V_Cは入力電圧Vsより相当高くなる。図2のIの参照番号44によって示されているように、コレクタ電圧V_Cはその後減少し始める。その後、参照番号82によって示されるコレクタ電圧V_Cは、発振し始める。
【０００９】
図2のIおよびIIは、引用された米国特許明細書において、従来のコンバータを説明するために示されている点に留意する必要がある。しかしながら、図2のIおよびIIは、引用された米国特許明細書において説明されているように、この公知のコンバータを説明するためにも用いられている。この引用された米国特許明細書は、例えば、図2のIおよびIIに示されるように、多くの従来のコンバータが、ロックされたスイッチング周波数fで動作すると述べている。
【００１０】
時点t₁に対応する時点t₃で、コレクタ電圧V_Cが共振を全くまたはほとんど示さなくなるほど、スイッチング周波数fは十分に低くなる。したがって、時点t₃で、スイッチングトランジスタ18は、コレクタ電圧V_Cが入力電圧V_Sよりはるかに高くなり、その結果スイッチングトランジスタ18の消費が不必要に高くなってしまうという危険性なしに、再びスイッチオンされることができる。スイッチングトランジスタ18が、破損されてしまう場合さえある。
【００１１】
さらに、コレクタ電圧V_Cの発振が止まる時点で、トランス12から負荷へのエネルギーの転送が終わったということを、確実に確立させることができる。
【００１２】
この種の従来のコンバータは、非常に低いロックスイッチング周波数fで動作するので、時点t₃でコレクタ電圧V_Cの発振は、確実に、消滅してしまう。したがって、この種の従来のコンバータは、高いスイッチング周波数fを必要とするアプリケーションには適さない。
【００１３】
このため、この引用米国特許明細書に示されているこの公知のコンバータの場合、このコンバータが、高いスイッチング周波数fにも確実に適するものとするためには、ステップが必要となる。
【００１４】
これは、主に、コンバータが、毎回、スイッチング周波数fに適合化すること、すなわち、スイッチングトランジスタT₁₈のオンへのスイッチングが、共振周波数が変化するときも、発振しているコレクタ電圧の、図2のIにおいて参照番号84によって示されている、第1の最小値（第1の谷）に応答して、行われることを意味する。トランス12から負荷へのエネルギーの転送は、その時点でまだ完了していない。
【００１５】
しかしながら、整流ダイオード32が伝導状態でなくなる時点でしか、実際の発振が生じないという事実を考慮すると、エネルギーの大部分がすでに負荷へ転送されたことは明白である。例えば、コレクタ電圧V_Cの発振周波数は、使用するトランスのタイプに依存する。
【００１６】
このために、コンバータのスイッチング周波数fが可変でなければならないことと、図2のIに示されるように、時点t₃が、多かれ少なかれ、発振しているコレクタ電圧V_Cの第1の最小値84と確実に一致するように、コンバータのスイッチング周波数fが、自動的に適合化されなければならないこととが、引用された米国特許に記載されている。
【００１７】
スイッチング周波数には、原則として、いかなる値も用いることができるということが、この引用された米国特許に従うコンバータの問題点である。したがって、例えば、スイッチング周波数に非常に高い値を用い、その結果コンバータの効率が損なわれてしまうこともある。
【００１８】
この問題の解決策は、国際特許出願PCT/EP00/04377に記載されている。ここでのスイッチング手段は、必ずしも、第1の局所的な最小値に応じて、スイッチオンされない。スイッチング手段をスイッチオンすることができることに応答して（異なる谷での）異なる局所的な最小値を選択することは、共振電圧の周波数が発振器信号の周波数よりはるかに高いという事実の認識によって可能となる。
【００１９】
次いで、スイッチング手段に掛かる電圧の周波数変動は、最終的に、局所的な最小値の選択における変動に帰着する。その結果、コンバータのスイッチング周波数は、現実的には一定のままで、かつ実際には発振器信号の周波数によって決まる。
【００２０】
引用されたこの国際特許出願に従うコンバータのスイッチング周波数がかなり一定であっても、コンバータが所定の局所的な最小値から異なる局所的な最小値にスイッチされるときには、（わずかな）周波数変動が生じる。この変移は非常に短いので、原則として、それが悪影響を及ぼすことはない。
【００２１】
しかしながら、必要なスイッチング周波数が必ずしも所定の局所的な最小値と互換性を有しないことは、実際問題として頻繁に起こる。その結果、コンバータは、2つの隣接している極小値の間で連続的にスイッチしやすい。
【００２２】
この場合、スイッチング周波数は、2つの周波数間で連続的にトグルでスイッチングされる。例えば、これによってトランスから（ヒューとなる）うるさいノイズが生じる場合がある。
【００２３】
本発明の目的は、上記の問題点のないコンバータを提供することである。
【００２４】
【課題を解決するための手段】
このため、本発明によれば、
第１の供給端子と第２の供給端子間との入力電圧を出力電圧に変換するためのコンバータであって、
このコンバータが、動作状態では、スイッチング制御信号の制御のもとで交替にスイッチオン／オフされるスイッチング手段と、
前記スイッチング手段と共に、前記第１の供給端子と前記第２の供給端子との間に結合される直列回路を形成する誘導素子と、
前記スイッチング制御信号を供給するための制御回路と、
前記スイッチング手段に掛かる交番を示す電圧を評価し、評価信号を前記制御回路に供給する評価手段とを備え、
前記制御回路は、前記スイッチング手段が電圧の特定の局所的谷の間のみスイッチオンされることを保証し、
前記評価手段は、前記スイッチング手段に掛かる前記電圧が前記入力電圧より低いことを示す前記評価信号、および前記スイッチング手段に掛かる前記電圧の時間導関数がほぽ０であることを示す更なる評価信号を前記制御回路に供給し、
前記制御回路は、下限周波数および上限周波数によって決定される周波数ウィンドウの範囲内でスイッチング周波数が変化するようにスイッチング周波数を制御し、かつ、前記周波数が前記下限周波数または前記上限周波数に等しくなるときに、更なる下限周波数および更なる上限周波数によって決定される更なる周波数ウィンドウの範囲内で前記スイッチング周波数を適合させる周波数制御回路を含み、
前記スイッチング周波数を前記更なる周波数ウィンドウへ適合させ、前記制御回路がスイッチング手段のスイッチングを適合させることにより、スイッチング手段は前記スイッチング手段に掛かる前記電圧の前記特定の局所的谷以外の谷の間でも、前記スイッチング手段がスイッチオンされる、コンバータ、が提供される。
【００２５】
この周波数ウィンドウのため、スイッチング周波数には任意に低値か高値を用いることができない。このことは、引用された米国特許に従うコンバータの引用された問題点を解決する。
【００２６】
取得される電力の量が変化すると、スイッチング周波数も変化する。この正しいコンバータが、このスイッチング手段に掛かる電圧の所定の局所的な谷（好ましくは正確に最小値）にロックされているときには、当該谷は、取得される電力を変化させることが出来、かつスイッチング手段のスイッチング周波数が、この周波数ウィンドウの範囲内に残存する、関連する電力ウィンドウを有する。
【００２７】
取得される電力が電源ウィンドウから離れる場合、当該情報は、コンバータが異なる谷にロックされるように適合化される。これにより、異なる谷は、再び他の電力ウィンドウに関連するようになる。
【００２８】
当該他の電源ウィンドウは、元の電源ウィンドウと部分的に重なるので、実際には、いわゆるヒステリシス効果が1つの谷から他の谷へのロッキングの間で起こる。したがって、（電力消費が、相対的に大きい周期的な変動を呈しない限り）スイッチング周波数の定期的なトグルのスイッチングは回避される。したがって、トランスからのヒューとなっているノイズのような、コンバータからのうるさいノイズは、回避される。
【００２９】
本発明に従うコンバータの一実施例の場合、前記更なる周波数ウィンドウの前記下限周波数が、前記周波数ウィンドウの前記下限周波数と等しく、かつ前記更なる周波数ウィンドウの前記上限周波数が、前記周波数ウィンドウの前記上限周波数と同じである。このことは、1つの周波数ウィンドウしか必要としない利点を提供する。
【００３０】
本発明に従うコンバータの一実施例の場合、前記情報が、前記スイッチング手段に掛かる前記電圧が前記入電圧より低いことを示すための評価信号と、前記スイッチング手段に掛かる前記電圧の前記時間導関数がほぼゼロに等しいことを示すための更なる評価信号とを含む。
【００３１】
この評価信号は、スイッチング手段に掛かる電圧が、入力電圧より高い場合には、このスイッチング手段が、決してスイッチオンされないことを確実にする。更なる評価信号は、評価信号と共に、一般的に言って、コンバータがロックされる谷の最小値の間しか、スイッチング手段がスイッチオンされないことを確実にする。
【００３２】
スイッチング手段に掛かる電圧の時間導関数がゼロに等しくなる直前に、スイッチング手段にスイッチオンさせるための命令を出すことが有利である場合がある。この場合、当該導関数は小さい負の値を有する。その理由は、電子制御回路が、常に所定の応答時間を必要とするからである。
【００３３】
この応答時間は、すでに当該導関数が所定の小さい負の値を有するときに、スイッチング手段をスイッチオンしようとすることによって予測することができる。正確な値は、実験および／またはシミュレーションによって決めることができる。その場合、要求された応答時間にかかわらず、スイッチング手段は、スイッチング手段に掛かる電圧が局所的な最小値を呈する時点で正確にスイッチオンさせることができる。
【００３４】
本発明に従うコンバータの実施例の場合、前記周波数制御回路が、アップ入力、ダウン入力、およびデータ出力を有する第1の計数器と、リセット入力、アップ入力およびデータ出力を有する第2の計数器と、前記第1の計数器の前記データ出力に結合された第1のデータ入力、前記第2の計数器のデータ出力に結合された第2のデータ入力、および前記スイッチング制御信号を供給するための出力を有するデジタル型比較器と、下限周波数に対応する第1の周波数基準信号を受けるため、かつ上限周波数に対応する第2の周波数基準信号を受けるために結合されている手段であって、前記第1周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数と前記第2周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数とを比較し、前記比較に応じて、前記第1の計数器の前記ダウン入力にダウン信号を供給するか、前記第1の計数器の前記アップ入力にアップ信号を供給する手段と、前記共振している電圧の、前記評価信号および前記更なる評価信号から導出される谷番号信号を供給するための手段とを含む。このように、主にデジタルでの実施は、周波数制御回路のために得られる。
【００３５】
第1および第2の周波数基準信号を受けるように結合されている当該手段は、たとえば、第1および第2の周波数基準信号が、それぞれ周波数ウィンドウの下限周波数および上限周波数に関する周波数の交流信号でとなるように構成させることができる。
【００３６】
本発明に従うコンバータの一実施例の場合、前記谷番号信号を供給するための前記手段が、前記評価信号を受けるための第1の入力、前記更なる評価信号を受けるための第2の入力、および第2の計数器のアップ入力に谷番号信号を供給するための出力を有する論理積素子を含む。これは、谷番号信号を提供するための手段に対しては、非常に単純な実施となる。
【００３７】
本発明に従うコンバータの一実施例の場合、前記周波数制御回路が、VCO制御電圧を受けるための入力および発振器信号を供給するための出力を有する電圧制御発振器と；前記VCO電圧を供給するための第1の周波数制御キャパシタと；第2の周波数制御キャパシタと；前記スイッチング手段がスイッチオンされている時間の大体の前記周期の間、前記第1の周波数制御キャパシタと前記第2の周波数制御キャパシタとを並列に接続することと、前記スイッチング手段がスイッチオフされている時間の大体の前記周期の間、前記第2の周波数制御キャパシタを放電させることと、前記スイッチング手段がスイッチオフされている時間の前記周期の、前記発振器信号によって決められる一部の間、前記VCO制御電圧の値より高い値を有する電圧を前記第2の周波数制御キャパシタに印加することとによって、前記第1の周波数制御キャパシタに掛かる電圧とVCO制御電圧とを適合化させるための適合化手段とを含む。このように、主にアナログでの実施は、前記周波数制御回路のために得られる。
【００３８】
本発明に従うコンバータの一実施例の場合、前記周波数制御回路が、下限周波数に対応する低電圧制限と上限周波数に対応する高電圧制限とによって決定される電圧ウィンドウに、VCO制御電圧の電圧ウィンドウを制限するための制限手段も含む。これは、前記周波数ウィンドウを定義する単純な方法である。
【００３９】
本発明に従うコンバータの一実施例の場合、前記周波数制御回路が、前記評価信号を受けるための第1の入力、前記更なる評価信号を受けるための第2の入力、前記発振器信号を受けるための第3の入力、およびスイッチング制御信号を供給するための出力を有する論理積素子も含む。これは、このスイッチング手段が、評価信号および更なる評価信号並びに発振器信号によって許可されたときのみ、確実にスイッチオンさせることを可能にする非常に単純な実現方法である。
【００４０】
【発明を実施するための形態】
本発明を、図面によって以下に詳述する。同一部品または要素は、図3〜9において同一参照番号によって示される。
【００４１】
図3のIは、スイッチング制御信号のスイッチング周波数fと、国際特許出願PCT/EP00/04377に従う公知のコンバータの取得される電力Pとの関係を示す。スイッチング周波数fの値は、だいたい一定のままで、周波数f_oscとして表される。
【００４２】
取得される電力Pが変化すると、他の谷が選択され、例えば、谷VL₂から谷VL₃までのスイッチングが生じる。ただし、取得される電力Pの値は、指示値P₀に対応すると仮定されている。
【００４３】
引用された米国特許第5,754,414号に従う公知のコンバータの場合、スイッチング周波数fの値は、（非常に高い）指示値f_VL1に等しくなる。国際特許出願PCT/EP00/04377に従う公知のコンバータでは、この種の増加は起こらない。
【００４４】
その理由は、このコンバータが、多かれ少なかれ、スイッチング周波数fが（大体）値f_oscに等しい状態に維持されるように制御するからである。発生することは、コンバータが、谷VL₂と谷VL₃との間を連続的にトグルでスイッチングを始める（図示されたxを参照）ことである。
【００４５】
図3のIIおよびIIIは、スイッチング制御信号のスイッチング周波数fと本発明に従うコンバータが取得する電力Pとの関係を示す。図3のIIは、コンバータが第3の谷VL₃にロックされていることを示す。
【００４６】
スイッチング周波数fの値は、指示値f₀に対応する。取得される電力Pが変化するときに、スイッチング周波数fも変化する。この場合、スイッチング周波数fが、下限周波数F_Lより高くかつ上限周波数F_Hより低い値を有する限り、コンバータは、第3の谷VL₃にロックされたままとなる。
【００４７】
図3のIIIは、下限周波数F_Lまたは上限周波数F_Hに達っしてしまった場合のコンバータの動作も示す。取得される電力Pが所定の時点f₀に等しく、スイッチング周波数fがP₀に等しくなり、かつコンバータが第3の谷VL₃にロックされていると仮定する。取得される電力Pが増加すると、スイッチング周波数fは減少する。取得される電力PがP₂に等しくなったときに、スイッチング周波数fは下限周波数F_Lに等しくなる。次いで、コンバータは、第3の谷VL₃から第2の谷VL₂にスイッチングされる。この変移は、矢印AR₁によって示されている。
【００４８】
次いで、スイッチング周波数fは、値f₂まで増加される。スイッチング周波数fが、（下限周波数F_Lと上限周波数F_Hによって決められた）周波数ウィンドウの範囲内にある限り、コンバータは、第2の谷VL₂にロックされたままである。各々の谷が、周波数ウィンドウに対応する電力ウィンドウに関連する。
【００４９】
例えば、第2の谷は、電力P₁およびP₄によって定義された電力ウィンドウに関連する。これは、コンバータが第2の谷VL₂にロックされた時点以降、取得される電力がP₁より大きくP₄より小さい限り、そこにロックされたままになることを意味する。従って、隣接している電力ウィンドウの間には重複が存在する。これにより、2つの隣接する谷間でトグルでスイッチングされることを回避させるヒステリシス効果が生じる。
【００５０】
図3のIIとIII、およびまだ記載されていない本発明に従うコンバータの実施例においては、1つの周波数ウィンドウしか示されていないことに留意する必要がある。ただし、原則として異なる周波数ウィンドウによって動作させることも可能である。その場合には、例えば、各々の電力ウィンドウは、それぞれの周波数ウィンドウに対応する。
【００５１】
図4は、本発明に従うコンバータの一実施例の電気回路図を示す。このコンバータは、スイッチング制御信号V_cntrlの制御のもとで交互にオンとオフにスイッチングされるスイッチング手段S₀またはスイッチS₀と、本実施例の場合には一次巻線L_Pおよび二次巻線L_Sを有するトランスTによって構成された誘導素子Tとを含む。
【００５２】
スイッチS₀および一次巻線L_Pは、共に、電圧源VSRCによって供給される入力電圧V_inを受けるために、第1の接続ポイントにより第1の供給端子1に接続されかつ第2の接続ポイントにより第2の供給端子2に接続されている、直列回路を構成する。
【００５３】
第1のキャパシタC_p1は、一次巻線L_Pの寄生容量である。第2のキャパシタC_p2は、スイッチS₀の寄生容量である。整流ダイオードD₁は、二次巻線L_Sの第1の接続ポイントと第1の出力端子3との間に結合される。二次巻線L_Sの第2の接続ポイントは、第2の出力端子4に接続される。平滑キャパシタCは、第1の出力端子3と第2の出力端子4との間に結合される。負荷Z_Lは、出力電圧U₀を受けるために第1の出力端子3と第2の出力端子4との間に結合される。
【００５４】
コンバータには、スイッチング制御信号V_cntrlをスイッチS₀に供給するための制御回路CNTRLと、スイッチS₀に掛かる電圧U_Sを評価するための評価手段EVMNSも含まれる。
【００５５】
評価手段EVMNSは、制御回路CNTRLに、評価信号EV_sgnlと更なる評価信号EV_fsgnlとを供給する。制御回路CNTRLは、また、下限周波数F_Lおよび上限周波数F_Hによって決められる周波数ウィンドウの範囲内で、スイッチング周波数fが変化することができるように、スイッチング制御信号V_cntrlのスイッチング周波数fを制御するための周波数制御回路FCを含む。
【００５６】
図4に示された実施例の動作を、図5のI、図5のII、図5のIIIおよび図5のVという一組の信号図によって以下に詳述する。
【００５７】
図5は、コンバータが第3の谷VL₃（図3も参照）にロックされた状態を示す。時点t₀と時点t₁との間では、スイッチング制御信号V_cntrlは、スイッチS₀が閉じられるような高値となる。したがって、一次巻線L_Pに掛かる電圧は、入力電圧V_inにほぼ等しい。時点t₀と時点t₁との間では、エネルギーは、トランスTの一次巻線L_P内に格納される。
【００５８】
時点t₁では、スイッチング制御信号V_cntrlが0ボルトにほぼ等しくなり、その結果、スイッチS₀は開かれる。時点t₁以降では、一次巻線L_P内に蓄積されているエネルギーは二次巻線L_Sへ転送され、その後、整流ダイオードD₁を経て、負荷Z_Lに供給される。
【００５９】
ほぼ時点t_D以降、整流ダイオードD₁の中を流れている電流は、整流ダイオードD1が事実上開放として作用するほど小さくなる。したがって、ほぼ時点t_D以降では、トランスTは事実上負荷にはならない。その結果、一次巻線L_Pおよび第1のキャパシタC_p1と第2のキャパシタC_p2との並列接続（電圧源VSCRを経た）によって形成された共振回路は、事実上減衰しない。したがって、スイッチS₀に掛かる電圧U_Sは、発振し始める。時点t5では、再度スイッチS₀が閉じ、その結果、エネルギーがトランスTの一次巻線L_Pにもう一度蓄積される。
【００６０】
発振している電圧U_Sの周波数が何らかの理由で変化すると、コンバータが、第3の谷にロックされたままとなるように、すなわち、少なくとも、スイッチング周波数fが下限周波数F_Lおよび上限周波数F_Hによって決定された周波数ウィンドウの範囲内にあるように、スイッチング制御信号V_cntrlのスイッチング周波数fも変化する。
【００６１】
図6は、周波数制御回路FCの一実施例の電気回路図を示す。この周波数制御回路FCは、アップ入力U₁、ダウン入力Dおよびデータ出力を有する第1の計数器CNT₁と；リセット入力R、アップ入力U₂およびデータ出力を有する第2の計数器CNT₂と；第1の計数器CNT₁のデータ出力に結合された第1のデータ入力および第2の計数器CNT₂のデータ出力に結合された第2のデータ入力、およびスイッチング制御信号V_cntrlを供給するための出力を有するデジタル型比較器DCMPと；下限周波数F_Lに対応する第1の周波数基準信号RF_Lおよび上限周波数F_Hに対応する第2の周波数基準信号RF_Hを受けるために結合される手段CNVと；発振している電圧U_Sの谷番号信号N_vを供給するための手段と；アップ入力U₂に接続された出力および評価信号EV_sgnlを受けるために結合される第1の入力と更なる評価信号EV_fsgnlを受けるために結合される第2の入力とを有する論理積素子AND₁とを含む。第2の計数器CNT₂のリセット入力Rは、デジタル型比較器DCMPの出力に接続されている。
【００６２】
図6に示す周波数制御回路FCの実施例の動作を、図5のI、図5のII、図5のIII、図5のIV、図5のVという一組の信号図によって以下に詳述する。論理積素子AND₁が、谷番号信号N_vを供給する。
【００６３】
図5に示されているように、谷番号信号N_vは、時点t₁と時点t₅との間では、電圧U_Sが局所的な最小値を示す場合だけ、ロジックハイとなる。谷番号信号N_vが、時点t₀と時点t₁との間でもロジックハイとなるという事実は、第2の計数器CNT₂の動作を妨げない。すなわち、その理由は、時点t₀と時点t₁との間の周期でスイッチング制御信号V_cntrlがロジックハイとなってから、この計数器がリセットされるからである。
【００６４】
例えば、手段CNVを、第1および第2の周波数基準信号RFLおよびRFHが、それぞれ、周波数ウィンドウ（図3も参照）の下限周波数FLおよび上限周波数FHに対応する周波数の交流信号となるように構成してもよい。例えば、第1および第2の周波数基準信号RF_LおよびRF_Hを、それぞれ、下限周波数F_Lおよび上限周波数F_Hに対応する直流電圧としてもよい。
【００６５】
いずれの場合においても、デジタル型比較器DCMP（またはスイッチング制御信号V_cntrlと同じ情報を示す接合）の出力と手段CNVとの間での結合が必要である。
【００６６】
第1および第2の周波数基準信号RF_LおよびRF_Hが直流電圧である場合には、手段CNVに、（図6に示されるように）第1の直流電圧RF_Lを受けるための第1のタイマーTM₁と第2の直流電圧RF_Hを受けるための第2のタイマーTM₂とを設けてもよい。
【００６７】
図6に示される周波数制御回路FCの動作は、次の通りである。第1の計数器CNT₁には、コンバータがロックされる谷に対応する値が格納されている。したがって、例えば、コンバータが、図5の瞬間的な状態において第3の谷VL₃にロックされる場合、番号「3」が第1の計数器CNT₁内に格納される。
【００６８】
次いで、第2の計数器CNT₂は、スイッチS₀のスイッチオフした後またはスイッチング制御信号V_cntrlがロジックローになった後の谷の番号を計数する。これは、図5の時点t₁以降の場合である。
【００６９】
谷番号信号N_vがロジックハイ（図5のIVを参照）になるたびに、第2の計数器CNT₂の値は「1」増加する。第2の計数器CNT₂の値が第1の計数器CNT₁の値に等しくなるまでこれは続けられる。
【００７０】
第2の計数器CNT₂の値が第1の計数器CNT₁の値に等しくなることは、デジタル型比較器DCMPによって検出され、この検出によってスイッチング制御信号V_cntrlがロジックローレベルからロジックハイレベルに変化する。これは、図5の時点t₅で起こる。
【００７１】
第1および第2のタイマーTM₁およびTM₂は、実際には、スイッチング制御信号V_cntrlの周期Tを測定し、それゆえ、間接的にスイッチング周波数f（f=1/T）も測定する。
【００７２】
この周期の値と、第1および第2の周波数基準信号RF_LおよびRF_HのDC電圧レベルとに応じて、スイッチング制御信号V_cntrlの周期が、所定の時点で、長過ぎたりまたは短過ぎたりした場合、第1のタイマーTM₁が、アップ入力U₁にアップ信号uを供給し、その結果、第1の計数器CNT₁内に格納されている値が「1」増加するか、または、第2のタイマーTM₂が、ダウン入力Dにダウン信号dを供給し、その結果、第1の計数器CNT₁内に格納されている値は「1」減少する。
【００７３】
本実施例では、第2のタイマーTM₂が、ダウン入力Dにダウン信号dを供給するものと仮定する。この場合、第1の計数器CNT₁内に新しく格納された瞬時値は、「2」に等しくなる。
【００７４】
この場合には、コンバータは、第3の谷VL₃から第2の谷VL₂にスイッチングされる。それから、第2の計数器CNT₂は、第2の計数器CNT₂内に新しく格納された瞬時値が値「2」に到達するまで計数し続ける。その理由は、この値以後、デジタル型比較器DCMPは、第2の計数器CNT₂に格納された値が第1の計数器CNT₁に（新しく）格納された値に等しくなったことを検出するからである。
【００７５】
このため、コンバータは、ダウン信号dまたはアップ信号U₁が再び第1の計数器CNT₁に供給されるまで、第2の谷VL₂にロックされたままである。したがって、スイッチング周波数fは、常に所望の周波数ウィンドウの範囲内にあるままである。これは、直流電圧RF_LおよびRF_Hが、それぞれ下限周波数F_Lおよび上限周波数F_Hに対応するからである。
【００７６】
図7は、周波数制御回路FCの更なる一実施例の電気回路図を示す。周波数制御回路FCは、VCO制御電圧V_VCOを受けるための入力VCO_Iおよび発振器信号OSCを供給するための出力VCO_Oを有する電圧制御発振器VCOと；VCO制御電圧V_VCOを供給するための第1の周波数制御キャパシタC_VCOと；第2の周波数制御キャパシタC_adjと；第2の周波数制御キャパシタC_adjに掛かる電圧V_adjとVCO制御電圧V_VCOとを適合するための適合手段とを含む。
【００７７】
適合手段は、バッファBFと；電圧供給手段または電圧源Vと；第1のスイッチS₁と；第2のスイッチS₂と；第3のスイッチS₃と；電流源Jと；インバータIVとを含む。
【００７８】
周波数制御回路FCは、また、VCO制御電圧V_VCOの電圧範囲を制限するための制限手段LMTを含む。周波数制御回路FCは、また、評価信号EV_sgnlを受けるための第1の入力と、更なる評価信号EV_fsgnlを受けるための第2の入力と、発振器VCOの出力VCO_Oに接続された第3の入力と、スイッチング制御信号V_cntrlを供給するための出力とを有する論理積素子AND₂を含む。
【００７９】
キャパシタC_VCOは、入力VCO_Iとグランド基準端子との間に接続される。キャパシタC_adjは、第1の接続ポイントを経由してグランド基準端子に接続されるとともに、第2の接続ポイントとスイッチS₃とを経由して入力VCO_Iに接続される。
【００８０】
スイッチS₂の制御電極は、インバータIVの入力および論理積素子AND₂の出力に接続される。第1のスイッチS₁は、第1の接続ポイントを経由してバッファBFの出力に接続されるとともに、第2の接続ポイントを経由してキャパシタC_adjの第2の接続ポイントに接続される。スイッチS₁の制御電極は、出力VCO_Oに接続される。
【００８１】
第2のスイッチS₂は、第1の接続ポイントを経由してキャパシタC_adjの第2の接続ポイントに接続されるとともに、第2の接続ポイントを経由して電流源Jに接続される。スイッチS₃の制御電極は、インバータIVの出力に接続される。
【００８２】
制限手段LMTは、非反転入力、反転入力、および出力を有するコンパレータCMP1と；第1の基準電源手段または第1の基準電圧源VRF_Lと；第2の基準電源手段または第2の基準電圧源VRF_Hと；セット入力、リセット入力、およびq出力を有するラッチLTCHと；第4のスイッチS₄と；ダイオードD2とを含む。
【００８３】
基準電圧源VRF_Lは、コンパレータCMP₁の非反転入力とグランド基準端子との間に接続される。コンパレータCMP₁の反転入力は、入力VCO_Iに接続される。コンパレータCMP₁の出力は、ラッチLTCHのセット入力に接続される。ラッチLTCHのリセット入力は、出力VCO_Oに接続される。基準電圧源VRF_Hは、スイッチS₄の第1の接続ポイントとグランド基準端子との間に接続される。
【００８４】
スイッチS₄の第2の接続ポイントは、入力VCO_Iに接続される。第4のスイッチS₄の制御電極は、ラッチLTCHのq出力に接続される。ダイオードD₂は、スイッチS₄にパラレルに結合される。
【００８５】
図7に示される周波数制御回路FCの動作を、図8のI、図8のII、図8のIII、図8のV、図8のVIおよび図8のVIIという一組の信号図によって以下に詳述する。
【００８６】
キャパシタC_VCOに掛かる電圧V_VCO（図8のVIIの破線の信号線を参照）は、発振器信号OSCの周波数を決定し、それゆえにスイッチング制御信号V_cntrlのスイッチング周波数fも決定する。図8の信号図VIIにも、また中断されていない信号線の形で、キャパシタC_adjに掛かる電圧V_adjを示す。図8の信号図VIには、発振器信号OSCが示されている。
【００８７】
本実施例では、発振器信号OSCは、時点t_Aでロジックロー値からロジックハイ値へ変化し、時点t_Bでロジックハイレベルからロジックローレベルへ変化する。
【００８８】
時点t₀では、スイッチS₀（図4を参照）は、スイッチング制御信号V_cntrlがロジックハイレベルであると仮定するので、スイッチオンされる。時点t₀と時点t₁との間では、スイッチング制御信号V_cntrlは、ロジックハイのままである。時点t₀と時点t₁との間では、スイッチS₃はスイッチオンされ、かつ、スイッチS₂はスイッチオフされる。
【００８９】
時点t₀と時点t_Aとの間では、発振器信号OSCがロジックロー値なので、スイッチS₁は、スイッチオフされる。時点t₀で、キャパシタC_adjおよびC_VCOは、実際に、パラレルに結合される。
【００９０】
したがって、電圧V_adjとV_VCOは、相対的に時間の短い周期内で等しくなる。（何故ならば、本実施例では、時点t₀の以前では電圧V_VCOが電圧V_adjより高く、時点t₀の直後では、電圧V_adjが増加するとともに電圧V_VCOが減少するからである。）
電圧V_adjとV_VCOは、スイッチング制御信号V_cntrlが再びロジックロー値になると仮定し、それゆえに、スイッチS₀が再びスイッチオフされたと仮定すると、時点t₁まで等しいままである。
【００９１】
スイッチS₃が、時点t₁以降、再びスイッチオフされ、かつ、電圧V_VCOがまだ（ほぼ）電圧値VRF_Hを下回っていて、それゆえ制限手段LMTが、キャパシタC_VCOのための負荷を形成していないと言う理由により、電圧V_VCOは時点t₁以降一定のままである。
【００９２】
しかしながら、キャパシタCadjが電流源Jを経て放電されるように、スイッチS₂がスイッチオンされるので、電圧V_adjは、時点t₁と時点t_Aとの間では減少する。電圧V_adjが、図8の信号図VIIの時点t₁と時点t_Aとの間で線形的に減少しているという事実は、電流源Jが定電流を供給するという事実に起因する。この線形的減少は、必ずしも、必要ではない。例えば、電流源Jを、抵抗器と取り替えて、時点t₁と時点t_Aとの間で電流が線形的に減少しなくなるようにしてもよい。
【００９３】
時点t_Aでは、発振器信号OSCがロジックハイになり、その結果、スイッチS₁はスイッチオンする。したがって、低出力インピーダンスを有するバッファBFは、キャパシタC_adjに電圧を印加する。
【００９４】
バッファBFの入力が、値Vを有する電圧を供給する電圧源Vを介して、入力VCO_iに接続されるので、時点t_Aでは、その電圧は、電圧V増加した電圧V_VCOに等しくなる。これは、発振器信号OSCが再びロジックローになる時点t_Bまで維持される。スイッチング制御信号V_cntrlが、時点t_Bと時点t₅との間で未だロジックロー値を有し、それゆえスイッチS₂がスイッチオンされたままであるので、キャパシタC_adjは、電流源Jによって再び放電される。
【００９５】
時点t₅で、図8（信号図VII）において示されるように、電圧V_VCOとV_adjとが正確に等しくなると、発振器周波数は、もはや（負荷に変化が生じない限り）変化せず、かつ、コンバータは適切な谷（図8の谷VL₃）にロックされたままとなる。
【００９６】
しかしながら、変化が発生すると、発振器VCOは再びその周波数を適合化し、それゆえに、スイッチング周波数fも適合する。しかしながら、周波数が下限周波数F_Lよりも低下する、または上限周波数F_Hよりも上昇すると（図3を参照）、コンバータは、異なる谷にスイッチされなければならない。
【００９７】
電圧V_VCOが発振器信号VCOの周波数を決めるので、電圧V_VCOに関する電圧ウィンドウと周波数ウィンドウとの間には関連性がある。周波数ウィンドウは、下限周波数F_Lに対応する電圧V_VCOの低い値と、上限周波数F_Hに対応する電圧V_VCOの高い値とによって規定される。電圧V_VCOのこれらの電圧制限は、基準電圧源VRF_Lと基準電圧源VRF_Hによって賦課される（ダイオードD₂のしきい値電圧は、ここでは無視される）。
【００９８】
電圧V_VCOが電圧VRF_Hより高くなり、その後、上限周波数F_Hに達すると、ダイオードD₂が導通し、その結果、電圧V_VCOは更に増加することができない。
【００９９】
したがって、コンバータは、自動的に異なる谷にスイッチされる（例えば、第3の谷VL₃から第4の谷VL₄へ）ので、スイッチング周波数fは再び低くなり、それゆえに、電圧V_VCOは最終的にVRF_Hより再び低くなる。
【０１００】
同様に、この電圧が電圧VRF_Lより低くなると、電圧V_VCOを、コンバータが自動的に異なる谷にスイッチされる（例えば、第3の谷VL₃から第2の谷VL₂へ）ように、制限することができる。
【０１０１】
しかしながら、ここでは、図7に示された周波数制御回路FCもまた、特別なうえに単純な実施例である。電圧V_VCOが電圧VRF_Lより低くなり、その結果、下限周波数F_Lに達するとすぐに、コンパレータCMP₁の出力の電圧は、ロジックロー値からロジックハイ値まで変化する。その結果、ラッチLTCHのq出力の電圧はロジックハイになり、スイッチS₄はスイッチオンされる。したがって、入力VCO_Iは、基準電圧源VRF_Hに短絡する。
【０１０２】
したがって、電圧V_VCOは、非常に短い期間内に、下限制限値VRF_Lから上限制限値VRF_Hまで増加し、その結果、実際には、電圧V_VCOがもはや増加できず、かつコンバータが異なる谷まで自動的にスイッチされる上記の状態が、一時的に、生じる。
【０１０３】
スイッチS₄は、発振器信号OSCが再びロジックロー値からロジックハイ値にスイッチするまで、スイッチオンされた状態にある。この理由は、それからラッチLTCHのリセット入力の信号が、ロジックハイになり、その結果、q出力が再びロジックローになるからである。
【０１０４】
図9は、本発明に従うコンバータの一実施例の電気回路図を示す。コンバータは、その出力を経由して制御回路CNTRLの周波数制御回路FCに結合された、評価信号EV_sgnlを供給するコンパレータCMP₂を含む。
【０１０５】
コンパレータCMP₂は、第1の供給端子1に接続された非反転入力と、一次巻線L_PとスイッチS₀との共通接合部に接続された反転入力とを有する。したがって、評価信号EV_sgnlは、電圧U_Sが入力電圧V_inより低い場合のみハイレベルになる。（図5の信号図Iおよび図8の信号図IIIも参照。）。
【０１０６】
コンバータは、また、入力を経由して一次巻線L_PとスイッチS₀との共通接合部に接続され、かつ更なる評価信号EV_fsgnlを供給するために、出力を経由して制御回路CNTRLの周波数制御回路FCに結合された微分回路DFを含む。更なる評価信号EV_fsgnlは、電圧U_Sの時間導関数がゼロにほぼ等しい場合のみハイレベルになる。（図5の信号図Iおよび図8の信号図IIも参照。）。
【０１０７】
微分回路DFは、コレクタおよびベースが相互接続され、エミッタが第2の供給端子2に接続された第1のバイポーラトランジスタQ₁と；エミッタが第2の供給端子2に接続され、ベースが第1のバイポーラトランジスタQ₁のベースに接続され、コレクタが微分回路DFの出力を形成する第2のバイポーラトランジスタQ₂と；エミッタが第1のバイポーラトランジスタQ₁のコレクタに接続され、コレクタが第2のバイポーラトランジスタQ₂のコレクタに接続された第3のバイポーラトランジスタQ₃と；一次巻線L_PおよびスイッチS₀の共通接合部と第3のバイポーラトランジスタQ₃のエミッタとの間に結合されたキャパシタC_DFと；第3のバイポーラトランジスタQ₃のベースと第2の供給端子2との間に結合された基準電圧源V_RFと；微分回路DFの出力に結合された基準電流源I_RFとを含む。
【０１０８】
この微分回路DFの動作は、以下の通りである。第1および第2のバイポーラトランジスタQ₁およびQ₂は、共同で、カレントミラーを構成する。キャパシタC_DFを通る正電流（それぞれ、第3および第1のバイポーラトランジスタQ₃およびQ₁のエミッタからコレクタへの方向の電流）は、カレントミラーによって鏡像化されるので、第2のバイポーラトランジスタQ₂のコレクタによって形成されているカレントミラーの出力に、鏡像化された形で出現する。
【０１０９】
キャパシタC_DFを通る負電流は、第3のバイポーラトランジスタQ₃を流れ（そして、カレントミラーを流れない）ので、鏡像化された形にはならない。
【０１１０】
図9に示された微分回路DFは、実際には電流整流器として動作する。キャパシタC_DFを通る正電流または負電流の絶対値が、基準電流源I_RFによって供給された電流より（ほぼ）小さい場合には、更なる評価信号EV_fsgnlはハイレベルになる。そうでない場合には、反対に、更なる評価信号EV_fsgnlのレベルはローになる。
【０１１１】
更なる評価信号EV_fsgnlは、カレントミラーのカレントミラー比の影響も受ける。この効果により、電子制御回路の不可避の応答時間を補償するために、スイッチS₀に掛かる電圧U_sの時間導関数がゼロに等しくなる（そして、それゆえに、わずかな負の値を有するようになる）直前に、スイッチS₀をスイッチオンするための命令を出することが可能になる。カレントミラーのカレントミラー比は、たとえば、第1のバイポーラトランジスタおよび第2のバイポーラトランジスタQ₁およびQ₂のエミッタ面の比率の適合化によって適合化させることができる。
【０１１２】
微分回路DFは、電界効果トランジスタを用いて、完全にまたは部分的に実施することができる。
【０１１３】
コンバータには、他の種類の微分回路を設けてもよい。トランスTの代わりに単一のコイルを用いることも可能である。スイッチS₀は、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、サイリスタまたはリレーによって構成することができる。コンバータは、個別素子によっても集積回路によっても実現することができる。
【図面の簡単な説明】
【図１】 米国特許第5,754,414号に提案された公知のコンバータの電気信号図である。
【図２】 図1の電気信号結線図を説明するグラフである。
【図３】 本発明のコンバータの動作を更に説明するために、スイッチング制御信号のスイッチング周波数fと、公知のコンバータ(I)と本発明のコンバータ（IIおよびIII）により取得される電力Pとの関係を示す一組の図I〜IIIである。
【図４】 本発明のコンバータの一実施例の電気回路図である。
【図５】 図示した実施例を更に説明するための信号図である。
【図６】 本発明のコンバータの一実施例の電気回路図である。
【図７】 本発明のコンバータの一実施例の電気回路図である。
【図８】 図示した実施例を更に説明するための信号図である。
【図９】 本発明のコンバータの一実施例の電気回路図である。
【参照番号の説明】
1 第1の供給端子
2 第2の供給端子
3 第1の出力端子
4 第2の出力端子
12 トランス
18 スイッチングトランジスタ
30 二次巻線
32 ダイオード
34 平滑キャパシタ
Vs 第1の供給端子
AND₁，AND₂ 論理積素子
BF バッファ
C 平滑キャパシタ
C_adj 第2の周波数制御キャパシタ
C_p1 第1のキャパシタ
C_p2 第2のキャパシタ
C_VCO 第1の周波数制御キャパシタ
CMP1 コンパレータ
CNT₁ 第1の計数器
CNT₂ 第2の計数器
CNTRL 制御回路
D ダウン入力
D₁ 整流ダイオード
D2 ダイオード
DCMP デジタル型比較器
EVMNS 評価手段
EV_sgnl 評価信号
EV_fsgnl 更なる評価信号
GND 第2の供給端子
f スイッチング周波数
F_L 下限周波数
F_H 上限周波数
FC 周波数制御回路
IV インバータ
J 電流源
L_P 一次巻線
L_S 二次巻線
LMT 制限手段
LTCH ラッチ
N_v 谷番号信号
OSC 発振器信号
R リセット入力
FF_H 第2の周波数基準信号
RF_L 第1の周波数基準信号
S₀ スイッチング手段またはスイッチ
S₁ 第1のスイッチ
S₂ 第2のスイッチ
S₃ 第3のスイッチ
S₄ 第4のスイッチ
T トランス（誘導素子）
U₁，U₂アップ入力
U₀ 出力電圧
U_S 発振している電圧
V 電圧供給手段または電圧源
V_cntrl スイッチング制御信号
Vo 出力端子
V_VCO VCO制御電圧
VCO 電圧制御発振器
VRF_L 第1の基準電源手段または第1の基準電圧源
VRF_H 第2の基準電源手段または第2の基準電圧源
VSRC 電圧源
V_in 入力電圧
Z_L 負荷

Claims (7)

1. 第１の供給端子と第２の供給端子間との入力電圧を出力電圧に変換するためのコンバータであって、
   このコンバータが、動作状態では、スイッチング制御信号の制御のもとで交替にスイッチオン／オフされるスイッチング手段と、
   前記スイッチング手段と共に、前記第１の供給端子と前記第２の供給端子との間に結合される直列回路を形成する誘導素子と、
   前記スイッチング制御信号を供給するための制御回路と、
   前記スイッチング手段に掛かる交番を示す電圧を評価し、評価信号を前記制御回路に供給する評価手段とを備え、
   前記制御回路は、前記スイッチング手段が電圧の特定の局所的谷の間のみスイッチオンされることを保証し、
   前記評価手段は、前記スイッチング手段に掛かる前記電圧が前記入力電圧より低いことを示す前記評価信号、および前記スイッチング手段に掛かる前記電圧の時間導関数がほぽ０であることを示す更なる評価信号を前記制御回路に供給し、
   前記制御回路は、下限周波数および上限周波数によって決定される周波数ウィンドウの範囲内でスイッチング周波数が変化するようにスイッチング周波数を制御し、かつ、前記周波数が前記下限周波数または前記上限周波数に等しくなるときに、更なる下限周波数および更なる上限周波数によって決定される更なる周波数ウィンドウの範囲内で前記スイッチング周波数を適合させる周波数制御回路を含み、
   前記スイッチング周波数を前記更なる周波数ウィンドウへ適合させ、前記制御回路がスイッチング手段のスイッチングを適合させることにより、スイッチング手段は前記スイッチング手段に掛かる前記電圧の前記特定の局所的谷以外の谷の間でも、前記スイッチング手段がスイッチオンされる、コンバータ。
2. 前記更なる周波数ウィンドウの前記下限周波数が、前記周波数ウィンドウの前記下限周波数と等しく、かつ前記更なる周波数ウィンドウの前記上限周波数が、
   前記周波数ウィンドウの前記上限周波数と等しい、請求項１に記載のコンバータ。
3. 前記周波数制御回路が、
   アップ入力、ダウン入力、およびデータ出力を有する第１の計数器と、
   リセット入力、アップ入力およびデータ出力を有する第２の計数器と、
   前記第1 の計数器の前記データ出力に結合された第１のデータ入力、前記第2 の計数器のデータ出力に結合された第２のデータ入力、および前記スイッチング制御信号を供給するための出力を有するデジタル型比較器と、
   下限周波数に対応する第１の周波数基準信号を受けるため、かつ上限周波数に対応する第２の周波数基準信号を受けるために結合されている手段であって、前記第１周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数と前記第２周波数基準信号に関する前記スイッチング制御信号の前記スイッチング周波数とを比較し、前記比較に応じて、前記第1 の計数器の前記ダウン入力にダウン信号を供給するか、前記第1 の計数器の前記アップ入力にアップ信号を供給する手段と、
   前記共振している電圧の、前記評価信号および前記更なる評価信号から導出される谷番号信号を供給するための手段とを含む、請求項１に記載のコンバータ。
4. 前記谷番号信号を供給するための前記手段が、前記評価信号を受けるための第１の入力、前記更なる評価信号を受けるための第２の入力、および第２の計数器のアップ入力に谷番号信号を供給するための出力を有する論理積素子を含む、請求項３に記載のコンバータ。
5. 前記周波数制御回路が、
   VCO制御電圧を受けるための入力および発振器信号を供給するための出力を有する電圧制御発振器と、
   前記 VCO 制御電圧を供給するための第１の周波数制御キャパシタと、
   第２の周波数制御キャパシタと、
   前記スイッチング手段がスイッチオンされている時間の前記周期の間、
   前記第１の周波数制御キャパシタと前記第２の周波数制御キャパシタとを並列に接続することと、
   前記スイッチング手段がスイッチオフされている時間の前記周期の間、
   前記第２の周波数制御キャパシタを放電させることと、
   前記スイッチング手段がスイッチオフされている時間の前記周期の、前記発振器信号によって決められる一部の間、前記VCO 制御電圧の値より高い値を有する電圧を前記第２の周波数制御キャパシタに印加することとによって、
   前記第２の周波数制御キャパシタに掛かる電圧と前記VCO 制御電圧とを適合化させるための適合化手段とを含む、請求項１に記載のコンバータ。
6. 前記周波数制御回路が、下限周波数に対応する低電圧制限と上限周波数に対応する高電圧制限とによって決定される電圧ウィンドウに、前記VCO制御電圧の電圧ウィンドウを制限するための制限手段も含む、請求項５に記載のコンバータ。
7. 前記周波数制御回路が、前記評価信号を受けるための第１の入力、前記更なる評価信号を受けるための第２の入力、前記発振器信号を受けるための第３の入力、およびスイッチング制御信号を供給するための出力を有する論理積素子も含む請求項６に記載のコンバータ。

Images