JP4226806B2 - Signal receiving circuit and signal receiving apparatus - Google Patents
Signal receiving circuit and signal receiving apparatus Download PDFInfo
- Publication number
- JP4226806B2 JP4226806B2 JP2001198331A JP2001198331A JP4226806B2 JP 4226806 B2 JP4226806 B2 JP 4226806B2 JP 2001198331 A JP2001198331 A JP 2001198331A JP 2001198331 A JP2001198331 A JP 2001198331A JP 4226806 B2 JP4226806 B2 JP 4226806B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pass filter
- band
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Superheterodyne Receivers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、地上波放送、CATV放送、衛星放送などにおける主にデジタル変調された信号(OFDM、8VSB、64QAM、QPSKなど)を受信するのに用いられる信号受信回路及び信号受信装置に関する。
【0002】
【従来の技術】
近年、衛星波、地上波、ケーブルなどによるデジタル放送が実施されつつある。図8は、従来のデジタル変調された高周波信号を選局して復調する受信回路のブロック図である。
【0003】
図8において、デジタル変調された高周波信号(以下、RF信号)は、チューナ部20の入力端子1に入力される。入力端子1に入力されたRF信号は、利得制御回路2、増幅器3、及びバンドパスフィルタ4を介してミキサー5に供給され、このミキサー5で局部発振器6からの局部発振信号と混合され、中間周波信号に変換される。
【0004】
ミキサー5からの中間周波信号(IF信号)は、バンドパスフィルタ7及び増幅器8を介して復調部30に供給される。復調部30は、アナログ・デジタル変換回路9(A/Dコンバータ9)とデジタル復調回路10を有し、A/Dコンバータ9でIF信号をデジタル信号に変換し、復調回路10でデジタル復調した後、誤り訂正回路(図示せず)で誤り訂正し、出力端子11にトランスポートストリーム(TS)として出力する。
【0005】
また、A/Dコンバータ9からのデジタル信号はレベル検出回路12に入力される。レベル検出回路12は入力RF信号を利得制御するため、入力レベルに応じたレベル減衰量を設定する制御電圧データを出力する。この制御電圧データはデジタル・アナログ変換回路13(D/Aコンバータ13)によってアナログ信号に変換されAGC電圧発生回路14に出力する。AGC電圧発生回路14は、上記アナログ信号に変換された制御電圧データをもとに前記利得制御回路2を制御するAGC電圧VAGCを発生する。
【0006】
このような従来の信号受信回路において、前記バンドパスフィルタ7として一般的にSAWフィルタ(表面弾性波フィルタ)が用いられ、不要周波数帯域の信号を除去するようにしている。
【0007】
【発明が解決しようとする課題】
このような従来の信号受信回路において、前記バンドパスフィルタ7を構成するSAWフィルタは、不要帯域の周波数信号を除去するために有効であるが、そのフィルタ特性は図9に示すような特性を有しており、所望の帯域付近の抑圧比は大きいが、広帯域に亘って抑圧比を大きくすることはできない。
【0008】
このため、SAWフィルタの通過帯域よりも低い周波数のノイズ、スプリアス等がSAWフィルタの後段に混入した場合、復調部30で復調エラーを起こしてしまう。またバンドパスフィルタ7とA/Dコンバータ9間の増幅器8等でノイズを発生する場合があり、復調エラーの要因となっていた。
【0009】
また特開平10−285067号には、チューナ部でIF信号に変換した信号をSAWフィルタ及び低域通過フィルタを介して検波回路に入力する回路が示されており、低域通過フィルタのカットオフ周波数をIF周波数の2倍以下に設定し、SAWフィルタを通過した高次周波数成分が検波回路に漏洩するのを防止することでビットエラーレートの劣化を改善するようにしている。
【0010】
しかしながら、このようにSAWフィルタの後段に低域通過フィルタを挿入しても、低域通過フィルタの遮断周波数やSAWフィルタの通過帯域よりも低い周波数のノイズやスプリアスが、SAWフィルタの後段に混入した場合、復調エラーを起こすことがあつた。
【0011】
本発明は、このような問題点に鑑み、復調エラーを起こす要因を除去し、ビットエラーレートの少ない受信回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
請求項1記載の発明は、周波数多重化された複数チャンネルのデータを含む伝送信号をアナログ・デジタル変換回路によってデジタル変換して復調処理を行なう信号受信回路において、帯域通過フィルタと該帯域通過フィルタの後ろに配置された高域通過フィルタの直列回路を含むフィルタ回路部を、前記伝送信号が供給される入力端子と前記アナログ・デジタル変換回路との間に、前記高域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置し、前記高域通過フィルタの遮断周波数を、前記帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定したことを特徴とする信号受信回路である。
【0013】
また請求項5に記載の発明は、周波数多重化された複数チャンネルのデータを含む伝送信号をアナログ・デジタル変換回路によってデジタル変換して復調処理を行なう信号受信回路において、第1の帯域通過フィルタと該第1の帯域通過フィルタの後ろに配置された第2の帯域通過フィルタの直列回路を含むフィルタ回路部を、前記伝送信号が供給される入力端子と前記アナログ・デジタル変換回路との間に、前記第2の帯域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置し、前記第2の帯域通過フィルタの低域側遮断周波数を、前記第1の帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定し、前記第2の帯域通過フィルタの高域側遮断周波数を、前記第1の帯域通過フィルタの高域側遮断周波数以上に設定したことを特徴とする信号受信回路である。
【0014】
さらに請求項8に記載の発明は、周波数多重化された複数チャンネルのデータを含む伝送信号をアナログ・デジタル変換回路によってデジタル変換して復調処理を行なう信号受信回路において、平衡出力型の第1の帯域通過フィルタと該第1の帯域通過フィルタの後ろに配置された平衡増幅器と該平衡増幅器の後ろに配置された、平衡出力型の第2の帯域通過フィルタの直列回路を含むフィルタ回路部を、前記伝送信号が供給される入力端子と前記アナログ・デジタル変換回路との間に、前記第2の帯域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置し、前記第2の帯域通過フィルタの低域側遮断周波数を、前記第1の帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定し、前記第2の帯域通過フィルタの高域側遮断周波数を、前記第1の帯域通過フィルタの高域側遮断周波数以上に設定したことを特徴とする信号受信回路である。
【0015】
このような信号受信回路によれば、ノイズやスプリアスによる影響をフィルタ回路部によって抑圧することができる。
【0016】
また請求項10に記載の発明は、周波数多重化された複数チャンネルのデータを含む高周波の伝送信号と局部発信信号とを混合し中間周波信号に変換するチューナ部と、帯域通過フィルタと該帯域通過フィルタの後ろに配置された増幅器と該増幅器の後ろに配置された高域通過フィルタを含む直列回路で成り、前記チューナ部からの中間周波信号をフイルタリングして所要帯域の信号を抽出するフィルタ回路部と、前記フィルタ回路部からの信号をアナログ・デジタル変換によってデジタル変換して復調する復調部とを具備し、前記フィルタ回路部は、前記高域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置するとともに、前記高域通過フィルタの遮断周波数を、前記帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定したことを特徴とする信号受信装置である。
【0017】
また請求項14に記載の発明は、周波数多重化された複数チャンネルのデータを含む高周波の伝送信号と局部発信信号とを混合し中間周波信号に変換するチューナ部と、第1の帯域通過フィルタと該第1の帯域通過フィルタの後ろに配置された増幅器と該増幅器の後ろに配置された第2の帯域通過フィルタを含む直列回路で成り、前記チューナ部からの中間周波信号をフイルタリングして所要帯域の信号を抽出するフィルタ回路部と、前記フィルタ回路部からの信号をアナログ・デジタル変換回路によってデジタル変換して復調する復調部とを具備し、前記フィルタ回路部は、前記第2の帯域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置するとともに、前記第2の帯域通過フィルタの低域側遮断周波数を、前記第1の帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定し、前記第2の帯域通過フィルタの高域側遮断周波数を、前記第1の帯域通過フィルタの高域側遮断周波数以上に設定したことを特徴とする信号受信装置である。
【0018】
以上のような信号受信装置においても、ノイズやスプリアスによる影響をフィルタ回路部によって抑圧することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。図1は本発明の信号受信回路の一実施形態を示すブロック図であり、図1においてIF信号の出力端とA/Dコンバータ9との間のフィルタ回路部40に特徴を有している。以下図8と同一部分には同一符号を記して説明する。
【0020】
図1において、デジタル変調された高周波信号(以下、RF信号)は、チューナ部20の入力端子1に入力される。入力端子1に入力されたRF信号は、利得制御回路2、増幅器3、及びバンドパスフィルタ4を介してミキサー5に供給され、このミキサー5で局部発振器6からの局部発振信号と混合され、中間周波信号に変換される。
【0021】
ミキサー5からの中間周波信号(IF信号)は、フィルタ回路部40に供給される。このフィルタ回路部40は、帯域通過フィルタ41(BPF41)、増幅器42、及び高域通過フィルタ42(HPF42)から成り、この高域通過フィルタ42の出力が復調部30に供給されるようになっている。
【0022】
復調部30は、アナログ・デジタル変換回路9(A/Dコンバータ9)とデジタル復調回路10を有し、A/Dコンバータ9でIF信号をデジタル信号に変換し、復調回路10でデジタル復調した後、誤り訂正回路(図示せず)で誤り訂正し、出力端子11にトランスポートストリーム(TS)として出力する。
【0023】
また、A/Dコンバータ9からのデジタル信号はレベル検出回路12に入力される。レベル検出回路12は入力RF信号を利得制御するため、入力レベルに応じたレベル減衰量を設定する制御電圧データを出力する。この制御電圧データはデジタル・アナログ変換回路13(D/Aコンバータ13)によってアナログ信号に変換されAGC電圧発生回路14に出力する。AGC電圧発生回路14は、上記アナログ信号に変換された制御電圧データをもとに前記利得制御回路2を制御するAGC電圧VAGCを発生する。
【0024】
このような本発明の信号受信回路において、前記フィルタ回路部40のBPF41及びHPF43の周波数特性は図2のようになっている。図2において、AはBPF41の通過特性を示し、BはHPF43の通過特性を示している。
【0025】
この図2において、周波数fcはHPF43の遮断周波数、fsLはBPF41の低域側遮断周波数、fsHはBPF41の高域側遮断周波数、fsbwはBPF41の通過帯域幅(=fsH−fsL)をそれぞれ示しており、HPF43の遮断周波数fcは図2のfbからfsLの間(X)に設定している。
【0026】
上記周波数fbは、伝送信号の占有帯域周波数幅をfbwとし、BPF41の通過周波数帯域幅をfsbwとしたとき、それらの1/2の周波数(fbw/2又はfsbw/2)の高い方をfbとしている。例えば伝送されてくる或るチャンネル信号の占有帯域周波数幅fbwが6MHzであり、BPF41の通過帯域幅fsbwが6.5MHzであった場合、fbは(6.5/2)MHzとなる。
【0027】
前記フィルタ回路部40のBPF41及びHPF43の周波数特性を図2のような特性にすることで、仮に増幅器42からノイズが発生したり、増幅器42に復調部30でデジタル復調するときに発生するサンプリング信号の飛び込みや回り込みによるスプリアスが重畳されても、HPF43の遮断周波数fc以下においてこれを抑圧することができる。
【0028】
この結果、A/Dコンバータ9によりデジタル符合化するときに、サンプリング時のノイズ加算を減少させることができ、ビットエラーレートが小さく劣化の少ない受信処理を行なうことができる。
【0029】
なお、上記fbを伝送信号の占有帯域周波数幅fbwの1/2、或いはBPF41の通過周波数帯域幅fsbwの1/2の周波数に設定したのは、デジタル復調回路10の復調出力の帯域幅が上記帯域幅fbw又はfsbwの約1/2になるためであり、復調出力成分が増幅器42に漏洩したときにそれをHPF43で抑圧すことができる。
【0030】
また、データ放送のように1つの周波数帯域幅内に複数チャンネルのデータが周波数分割により多重化されて伝送される信号を受信する場合は、HPF43の遮断周波数fcを図3のように設定すればよい。即ち、図3において、ftbwは、周波数分割方式の1チャンネルあたりの周波数帯域幅を示しており、BPF41の特性はこの帯域幅ftbwをカバーする通過特性を有し、HPF43の遮断周波数fcは図2のfbからfsLの間(X)に設定している。
【0031】
上記周波数fbは、各チャンネルの周波数帯域幅をそれぞれfcbw1〜fcbwnとしたとき、それらの1/2の周波数(fcbw1/2、fcbw2/2…fcbwn/2)のうち最も高い周波数をfbとしている。即ち、データ放送のように各チャンネルにより1チャンネルあたりの周波数帯域幅が異なる場合は、最も広い帯域幅の1/2の周波数をfbとしている。
【0032】
次に本発明の第2の実施形態について、図5を参照して説明する。この実施形態では、フィルタ回路部40を、帯域通過フィルタ411(BPF411)と増幅器421と高域通過フィルタ431(HPF413)で構成しており、これらBPF411、増幅器421、HPF431を平衡型回路で構成した点に特徴がある。
【0033】
即ち、図1のミキサー5からのIF周波数信号は、BPF411で所要の帯域幅に制限された後、平衡出力される。この平衡出力信号は平衡増幅器421で所望の電圧又は電力に増幅され、平衡HPF431に入力される。そしてこの平衡HPF431で不要なノイズ、スプリアスが除去された信号はA/Dコンバータに9に平衡入力されデジタル信号に符合化されるものである。
【0034】
なお、BPF411とHPF431の通過特性は、図2又は図3で説明したものと同様である。また平衡型の帯域通過フィルタ411としては、SAWフィルタが適しており、平衡型増幅器421としては差動増幅器が適している。
【0035】
このように、フィルタ回路部40を平衡型として構成することにより、平衡増幅器421で同位相ノイズが発生したり、又は復調部30でデジタル復調するときに発生するサンプリング信号の飛び込みや回り込みによる同位相スプリアスが重畳されても、平衡2端子回路の特性として同位相成分は相殺することができるため、A/Dコンバータ9により符号化するときに、サンプリング時のノイズ加算を減少させることができる。
【0036】
さらに本発明の第3の実施形態について、図6を参照して説明する。この実施形態では、フィルタ回路部40を、帯域通過フィルタ412(BPF412)と増幅器422と帯域通過フィルタ432(BPF432)で構成しており、BPF412をSAWフィルタで構成した点に特徴がある。
【0037】
図6において、前記フィルタ回路部40のBPF412及びBPF432の周波数特性は図4のようになっている。図4において、A1はBPF412の通過特性を示し、B1はBPF432の通過特性を示している。
【0038】
この図4において、fsLはBPF412の低域側遮断周波数、fsHはBPF412の高域側遮断周波数、fsbwはBPF412の通過帯域幅(=fsH−fsL)をそれぞれ示している。また周波数fcLはBPF432の低域遮断周波数、周波数fcHはBPF432の高域遮断周波数である。
【0039】
また、fbは図2と同様に、伝送信号の占有帯域周波数幅をfbwとし、BPF412の通過周波数帯域幅をfsbwとしたとき、それらの1/2の周波数(fbw/2又はfsbw/2)の高い方をfbとしており、BPF432の低域遮断周波数fcLは図4のfbからfsLの間(X1)に設定している。
【0040】
またデータ放送のように1つの周波数帯域幅内に複数チャンネルのデータが周波数分割により多重化されて伝送される信号を受信する場合は、BPF432の低域遮断周波数fcLを図3と同様に設定すればよい。即ち、各チャンネルの周波数帯域幅をそれぞれfcbw1〜fcbwnとしたとき、それらの1/2の周波数(fcbw1/2、fcbw2/2…fcbwn/2)のうち最も高い周波数をfbとし、このfbと前記fsLの間にBPF432の低域遮断周波数fcLを設定すればよい。
【0041】
前記フィルタ回路部40のBPF412及びBPF432の周波数特性を図4のような特性にすることで、仮に増幅器422からノイズが発生したり、増幅器422に復調部30でデジタル復調するときに発生するサンプリング信号の飛び込みや回り込みによるスプリアスが重畳されても、BPF432の低域遮断周波数fcL以下、及び高域遮断周波数fcH以上においてこれを抑圧することができる。
【0042】
この結果、A/Dコンバータ9によりデジタル符合化するときに、サンプリング時のノイズ加算を減少させることができ、ビットエラーレートが小さく劣化の少ない受信処理を行なうことができる。
【0043】
次に本発明の第4の実施形態について、図7を参照して説明する。この実施形態では、フィルタ回路部40を、帯域通過フィルタ413(BPF413)と増幅器423と帯域通過フィルタ433(BPF433)で構成しており、これらBPF413、増幅器423、BPF433を平衡型回路で構成し、BPF413をSAWフィルタで構成した点に特徴がある。
【0044】
即ち、図7の構成は、ミキサー5からのIF周波数信号が、SAWフィルタで成るBPF413で所要の帯域幅に制限されて平衡出力され、次段の平衡増幅器423で所望の電圧又は電力に増幅された後、平衡BPF433に入力されるものである。そしてこの平衡BPF433で不要なノイズ、スプリアスが除去された信号はA/Dコンバータに9に平衡入力されデジタル信号に符合化されるものである。
【0045】
なお、BPF413とBPF433の通過特性は、図6で説明したものと同様である。このように、フィルタ回路部40を平衡型として構成することにより、平衡増幅器423で同位相ノイズが発生したり、又は復調部30でデジタル復調するときに発生するサンプリング信号の飛び込みや回り込みによる同位相スプリアスが重畳されても、平衡2端子回路の特性として同位相成分は相殺することができるため、A/Dコンバータ9により符号化するときに、サンプリング時のノイズ加算を減少させることができる。
【0046】
なお、以上の説明では入力された高周波信号を周波数変換して中間周波信号を得るシングルコンバージョンチューナ20を用いた例について述べたが、高周波信号をアップ・ダウンコンバータ回路により周波数変換するダブルコンバージョン式のチューナを用いた方式にも適用できることは言うまでもない。
【0047】
【発明の効果】
以上のように本発明によれば、A/Dコンバータ9の前段において高域通過フィルタ又は帯域通過フィルタを配置したことにより、増幅器からノイズが発生したり、増幅器に復調部からのスプリアスが重畳されても、高域通過フィルタ又は帯域通過フィルタり抑圧することができ。したがって、A/Dコンバータ9によりデジタル符合化するときに、サンプリング時のノイズ加算を減少させることができ、ビットエラーレートが小さく劣化の少ない受信処理を行なうことができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による信号受信回路を示すブロック図。
【図2】図1のフィルタ回路部40の特性を説明する周波数特性図。
【図3】図1のフィルタ回路部40の別の特性を説明する周波数特性図。
【図4】図5のフィルタ回路部40の特性を説明する周波数特性図。
【図5】本発明の第2の実施の形態による信号受信回路を示すブロック図。
【図6】本発明の第3の実施の形態による信号受信回路を示すブロック図。
【図7】本発明の第4の実施の形態による信号受信回路を示すブロック図。
【図8】従来の信号受信回路を示すブロック図。
【図9】従来のBPF7の特性を説明する周波数特性図。
【符号の説明】
9…A/Dコンバータ
20…チューナ部
30…復調部
40…フィルタ回路部
41、411、412、413…帯域通過フィルタ(BPF)
42、421、422、423…増幅器
43、431…高域通過フィルタ(HPF)
432、433…帯域通過フィルタ(BPF)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal receiving circuit and a signal receiving apparatus used to receive mainly digitally modulated signals (OFDM, 8VSB, 64QAM, QPSK, etc.) in terrestrial broadcasting, CATV broadcasting, satellite broadcasting and the like.
[0002]
[Prior art]
In recent years, digital broadcasting using satellite waves, terrestrial waves, cables, and the like is being implemented. FIG. 8 is a block diagram of a conventional receiving circuit that selects and demodulates a digitally modulated high-frequency signal.
[0003]
In FIG. 8, a digitally modulated high frequency signal (hereinafter referred to as an RF signal) is input to the
[0004]
The intermediate frequency signal (IF signal) from the
[0005]
The digital signal from the A /
[0006]
In such a conventional signal receiving circuit, a SAW filter (surface acoustic wave filter) is generally used as the
[0007]
[Problems to be solved by the invention]
In such a conventional signal receiving circuit, the SAW filter constituting the band-
[0008]
For this reason, when noise, spurious, or the like having a frequency lower than the pass band of the SAW filter is mixed in the subsequent stage of the SAW filter, a demodulation error occurs in the
[0009]
Japanese Patent Application Laid-Open No. 10-285067 discloses a circuit for inputting a signal converted into an IF signal by a tuner unit to a detection circuit via a SAW filter and a low-pass filter, and a cutoff frequency of the low-pass filter. Is set to be twice or less of the IF frequency to prevent the high-order frequency component that has passed through the SAW filter from leaking to the detection circuit, thereby improving the degradation of the bit error rate.
[0010]
However, even if the low-pass filter is inserted after the SAW filter in this way, noise and spurious frequencies that are lower than the cutoff frequency of the low-pass filter and the pass band of the SAW filter are mixed in the latter stage of the SAW filter. In some cases, a demodulation error may occur.
[0011]
The present invention has been made in view of such a problem, and an object of the present invention is to provide a receiving circuit with a low bit error rate by eliminating a factor causing a demodulation error.
[0012]
[Means for Solving the Problems]
The invention of
[0013]
According to a fifth aspect of the present invention, there is provided a signal receiving circuit for performing a demodulation process by digitally converting a transmission signal including frequency-multiplexed data of a plurality of channels by an analog / digital conversion circuit. A filter circuit unit including a series circuit of a second band-pass filter disposed behind the first band-pass filter , between the input terminal to which the transmission signal is supplied and the analog-digital conversion circuit, The second band-pass filter is disposed in front of the analog-digital conversion circuit , and a low-frequency cutoff frequency of the second band-pass filter is set to a low-frequency side of the first band-pass filter. a less cutoff frequency, said frequency multiplexed plurality occupied bandwidth of each channel of the channel said transmission signal including data of the 1 / The highest set above the frequency, the high-side cutoff frequency of the second band-pass filter, signal reception, characterized in that set in the above high-side cutoff frequency of the first band-pass filter of the Circuit.
[0014]
Furthermore, the invention according to
[0015]
According to such a signal receiving circuit, the influence of noise and spurious can be suppressed by the filter circuit unit.
[0016]
The invention described in
[0017]
According to a fourteenth aspect of the present invention, there is provided a tuner unit that mixes a high-frequency transmission signal including frequency-multiplexed data of a plurality of channels and a local transmission signal and converts the mixed signal into an intermediate frequency signal, a first band-pass filter, A series circuit including an amplifier disposed behind the first band-pass filter and a second band-pass filter disposed behind the amplifier. The intermediate frequency signal from the tuner section is filtered to obtain a required value. A filter circuit unit that extracts a signal in a band; and a demodulator unit that digitally converts and demodulates a signal from the filter circuit unit by an analog / digital conversion circuit, and the filter circuit unit includes the second band-pass signal. with the filter is arranged to be positioned in front of the analog-digital converter, the low-side cutoff frequency of the second band-pass filter, the A less lower cutoff frequency of the first band-pass filter, the highest out of the half of the occupied bandwidth of each channel of said transmission signal including data of the plurality of channels, wherein the frequency-multiplexed The signal receiving apparatus is characterized in that the frequency is set to be equal to or higher than the frequency, and the high-frequency cutoff frequency of the second bandpass filter is set to be equal to or higher than the high-frequency cutoff frequency of the first bandpass filter.
[0018]
Also in the signal receiving apparatus as described above, the influence of noise and spurious can be suppressed by the filter circuit unit.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a signal receiving circuit according to the present invention. The
[0020]
In FIG. 1, a digitally modulated high frequency signal (hereinafter referred to as an RF signal) is input to the
[0021]
The intermediate frequency signal (IF signal) from the
[0022]
The
[0023]
The digital signal from the A /
[0024]
In such a signal receiving circuit of the present invention, the frequency characteristics of the
[0025]
In FIG. 2, the frequency fc is the cutoff frequency of the
[0026]
For the frequency fb, when the occupied bandwidth frequency width of the transmission signal is fbw and the pass frequency bandwidth of the
[0027]
By setting the frequency characteristics of the
[0028]
As a result, when digital encoding is performed by the A /
[0029]
The reason why the frequency fb is set to 1/2 of the occupied bandwidth frequency width fbw of the transmission signal or 1/2 of the pass frequency bandwidth fsbw of the
[0030]
Further, when receiving a signal transmitted by multiplexing data of a plurality of channels within one frequency bandwidth by frequency division as in data broadcasting, the cutoff frequency fc of the
[0031]
For the frequency fb, when the frequency bandwidth of each channel is fcbw1 to fcbwn, the highest frequency among the half frequencies (fcbw1 / 2, fcbw2 / 2... Fcbwn / 2) is defined as fb. In other words, if the frequency bandwidth per channel Ri by the each channel as data broadcasting is different, it is set to
[0032]
Next, a second embodiment of the present invention will be described with reference to FIG. In this embodiment, the
[0033]
That is, the IF frequency signal from the
[0034]
The pass characteristics of the
[0035]
In this way, by configuring the
[0036]
Furthermore a third embodiment of the present invention will be described with reference to FIG. This embodiment is characterized in that the
[0037]
6, the frequency characteristic of BPF412 and BPF432 of the
[0038]
In FIG. 4 , fsL indicates the low-frequency cutoff frequency of the
[0039]
Similarly to FIG. 2, fb has a frequency (fbw / 2 or fsbw / 2) of ½ of that when the occupied bandwidth frequency width of the transmission signal is fbw and the pass frequency bandwidth of the
[0040]
In addition, when receiving a signal in which data of a plurality of channels are multiplexed and transmitted by frequency division within one frequency bandwidth as in data broadcasting, the low cut-off frequency fcL of the
[0041]
By making the frequency characteristics of the
[0042]
As a result, when digital encoding is performed by the A /
[0043]
Next, a fourth embodiment of the present invention will be described with reference to FIG. In this embodiment, the
[0044]
That is, in the configuration of FIG. 7, the IF frequency signal from the
[0045]
The pass characteristics of
[0046]
In the above description, an example using the single conversion tuner 20 that obtains an intermediate frequency signal by frequency-converting an input high-frequency signal has been described. However, a double conversion type in which a high-frequency signal is frequency-converted by an up / down converter circuit. Needless to say, the present invention can also be applied to a method using a tuner.
[0047]
【The invention's effect】
As described above, according to the present invention, since the high-pass filter or the band-pass filter is arranged in the previous stage of the A /
[Brief description of the drawings]
FIG. 1 is a block diagram showing a signal receiving circuit according to an embodiment of the present invention.
FIG. 2 is a frequency characteristic diagram illustrating characteristics of the
FIG. 3 is a frequency characteristic diagram illustrating another characteristic of the
4 is a frequency characteristic diagram illustrating characteristics of the
FIG. 5 is a block diagram showing a signal receiving circuit according to a second embodiment of the present invention .
FIG. 6 is a block diagram showing a signal receiving circuit according to a third embodiment of the present invention .
FIG. 7 is a block diagram showing a signal receiving circuit according to a fourth embodiment of the present invention.
FIG. 8 is a block diagram showing a conventional signal receiving circuit.
FIG. 9 is a frequency characteristic diagram illustrating characteristics of a
[Explanation of symbols]
DESCRIPTION OF
42, 421, 422, 423 ...
432, 433 ... Band pass filter (BPF)
Claims (17)
帯域通過フィルタと該帯域通過フィルタの後ろに配置された高域通過フィルタの直列回路を含むフィルタ回路部を、前記伝送信号が供給される入力端子と前記アナログ・デジタル変換回路との間に、前記高域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置し、
前記高域通過フィルタの遮断周波数を、前記帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定したこと
を特徴とする信号受信回路。 In a signal receiving circuit for performing a demodulation process by digitally converting a transmission signal including data of a plurality of frequency-multiplexed channels by an analog / digital conversion circuit,
A filter circuit unit including a series circuit of a band-pass filter and a high-pass filter disposed behind the band-pass filter, between the input terminal to which the transmission signal is supplied and the analog-digital conversion circuit, Arranged so that the high-pass filter is located in front of the analog-digital conversion circuit,
The cutoff frequency of the high-pass filter is equal to or lower than the low-frequency cutoff frequency of the band-pass filter, and the occupied frequency bandwidth of each channel of the transmission signal including the frequency-multiplexed data of the plurality of channels A signal receiving circuit characterized by being set to be higher than the highest frequency of each 1/2 .
第1の帯域通過フィルタと該第1の帯域通過フィルタの後ろに配置された第2の帯域通過フィルタの直列回路を含むフィルタ回路部を、前記伝送信号が供給される入力端子と前記アナログ・デジタル変換回路との間に、前記第2の帯域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置し、
前記第2の帯域通過フィルタの低域側遮断周波数を、前記第1の帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定し、前記第2の帯域通過フィルタの高域側遮断周波数を、前記第1の帯域通過フィルタの高域側遮断周波数以上に設定したこと
を特徴とする信号受信回路。 In a signal receiving circuit for performing a demodulation process by digitally converting a transmission signal including data of a plurality of frequency-multiplexed channels by an analog / digital conversion circuit,
A filter circuit unit including a series circuit of a first band-pass filter and a second band-pass filter disposed behind the first band-pass filter, an input terminal to which the transmission signal is supplied, and the analog / digital Between the conversion circuit, the second band-pass filter is disposed in front of the analog-digital conversion circuit,
The low-frequency cutoff frequency of the second band-pass filter is equal to or lower than the low-frequency cutoff frequency of the first band-pass filter, and the frequency-multiplexed transmission signal includes the data of the plurality of channels. Set higher than the highest frequency of each half of the occupied frequency bandwidth of each channel, and set the high-frequency cutoff frequency of the second band-pass filter to the high-frequency cutoff of the first band-pass filter A signal receiving circuit characterized by being set to a frequency or higher.
平衡出力型の第1の帯域通過フィルタと該第1の帯域通過フィルタの後ろに配置された平衡増幅器と該平衡増幅器の後ろに配置された、平衡出力型の第2の帯域通過フィルタの直列回路を含むフィルタ回路部を、前記伝送信号が供給される入力端子と前記アナログ・デジタル変換回路との間に、前記第2の帯域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置し、
前記第2の帯域通過フィルタの低域側遮断周波数を、前記第1の帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定し、前記第2の帯域通過フィルタの高域側遮断周波数を、前記第1の帯域通過フィルタの高域側遮断周波数以上に設定したこと
を特徴とする信号受信回路。 In a signal receiving circuit for performing a demodulation process by digitally converting a transmission signal including data of a plurality of frequency-multiplexed channels by an analog / digital conversion circuit,
Disposed behind the balanced output of the first bandpass filter and the balanced amplifier and said balanced amplifier which is arranged behind the band pass filter of the first, the balanced output of the second band-pass filter A filter circuit unit including a series circuit is disposed between the input terminal to which the transmission signal is supplied and the analog / digital conversion circuit, and the second bandpass filter is positioned in front of the analog / digital conversion circuit. Placed in
The low-frequency cutoff frequency of the second band-pass filter is equal to or lower than the low-frequency cutoff frequency of the first band-pass filter, and the frequency-multiplexed transmission signal includes the data of the plurality of channels. Set higher than the highest frequency of each half of the occupied frequency bandwidth of each channel, and set the high-frequency cutoff frequency of the second band-pass filter to the high-frequency cutoff of the first band-pass filter A signal receiving circuit characterized by being set to a frequency or higher.
帯域通過フィルタと該帯域通過フィルタの後ろに配置された増幅器と該増幅器の後ろに配置された高域通過フィルタを含む直列回路で成り、前記チューナ部からの中間周波信号をフイルタリングして所要帯域の信号を抽出するフィルタ回路部と、
前記フィルタ回路部からの信号をアナログ・デジタル変換によってデジタル変換して復調する復調部とを具備し、
前記フィルタ回路部は、前記高域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置するとともに、前記高域通過フィルタの遮断周波数を、前記帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定したこと
を特徴とする信号受信装置。A tuner unit that mixes a high-frequency transmission signal including a plurality of frequency-multiplexed data and a local transmission signal and converts the mixed signal into an intermediate frequency signal;
A series circuit including a band-pass filter, an amplifier disposed behind the band-pass filter, and a high-pass filter disposed behind the amplifier. The intermediate frequency signal from the tuner unit is filtered to obtain a required band. A filter circuit section for extracting the signal of
A demodulator that digitally converts and demodulates the signal from the filter circuit by analog-digital conversion;
The filter circuit unit is arranged so that the high-pass filter is positioned in front of the analog-digital conversion circuit , and the cutoff frequency of the high-pass filter is equal to or lower than the low- frequency cutoff frequency of the band-pass filter. The signal reception is characterized in that it is set to be equal to or higher than the highest frequency of each ½ of the occupied frequency bandwidth of each channel of the transmission signal including the frequency multiplexed data of the plurality of channels. apparatus.
第1の帯域通過フィルタと該第1の帯域通過フィルタの後ろに配置された増幅器と該増幅器の後ろに配置された第2の帯域通過フィルタを含む直列回路で成り、前記チューナ部からの中間周波信号をフイルタリングして所要帯域の信号を抽出するフィルタ回路部と、
前記フィルタ回路部からの信号をアナログ・デジタル変換回路によってデジタル変換して復調する復調部とを具備し、
前記フィルタ回路部は、前記第2の帯域通過フィルタが前記アナログ・デジタル変換回路の前に位置するように配置するとともに、前記第2の帯域通過フィルタの低域側遮断周波数を、前記第1の帯域通過フィルタの低域側遮断周波数以下であって、前記周波数多重化された前記複数チャンネルのデータを含む前記伝送信号の各チャンネルの占有周波数帯域幅の各1/2のうちの最も高い周波数以上に設定し、前記第2の帯域通過フィルタの高域側遮断周波数を、前記第1の帯域通過フィルタの高域側遮断周波数以上に設定したこと
を特徴とする信号受信装置。A tuner unit that mixes a high-frequency transmission signal including a plurality of frequency-multiplexed data and a local transmission signal and converts the mixed signal into an intermediate frequency signal;
A series circuit including a first band-pass filter, an amplifier arranged behind the first band-pass filter, and a second band-pass filter arranged behind the amplifier, and an intermediate frequency from the tuner unit A filter circuit that filters the signal and extracts a signal in the required band; and
A demodulator that digitally converts and demodulates the signal from the filter circuit unit by an analog / digital converter circuit;
The filter circuit unit is arranged so that the second band-pass filter is positioned in front of the analog-digital conversion circuit , and the low-frequency cutoff frequency of the second band-pass filter is set to the first band-pass filter. Less than the lower cutoff frequency of the band-pass filter and not less than the highest frequency of each ½ of the occupied frequency bandwidth of each channel of the transmission signal including the frequency multiplexed data of the plurality of channels And a high-frequency cutoff frequency of the second band-pass filter is set to be equal to or higher than a high-frequency cutoff frequency of the first band-pass filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198331A JP4226806B2 (en) | 2001-06-29 | 2001-06-29 | Signal receiving circuit and signal receiving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001198331A JP4226806B2 (en) | 2001-06-29 | 2001-06-29 | Signal receiving circuit and signal receiving apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018037A JP2003018037A (en) | 2003-01-17 |
JP4226806B2 true JP4226806B2 (en) | 2009-02-18 |
Family
ID=19035798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001198331A Expired - Fee Related JP4226806B2 (en) | 2001-06-29 | 2001-06-29 | Signal receiving circuit and signal receiving apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4226806B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100538226B1 (en) | 2003-07-18 | 2005-12-21 | 삼성전자주식회사 | Analog to digital converting device for processing plural analog input signal by high speed and display apparatus using the same |
CN107342749B (en) * | 2017-06-05 | 2020-08-28 | 锐迪科微电子科技(上海)有限公司 | Band-pass filter |
-
2001
- 2001-06-29 JP JP2001198331A patent/JP4226806B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003018037A (en) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3739653B2 (en) | Demodulation circuit for two-dimensional data symbol transmitted by carrier-type data transmission | |
US20030071925A1 (en) | Receiving apparatus | |
AU3196399A (en) | Method and apparatus for receiving a plurality of signals having different frequency bandwidths | |
JP2003134411A (en) | Television tuner | |
KR19980064403A (en) | Broadcast receiver | |
CA2323668C (en) | Host rejection filtering in a digital audio broadcasting system | |
JP4226806B2 (en) | Signal receiving circuit and signal receiving apparatus | |
EP0903937B1 (en) | Digital television signal receiving tuner system | |
JP4123320B2 (en) | Receiver and its IC | |
JP4089275B2 (en) | Reception control method, reception control device, and reception device | |
KR100753919B1 (en) | Signal processing arrangement and method of processing if signal | |
JP3910234B2 (en) | Method for digitizing an intermediate frequency signal and circuit for carrying out the method | |
JP4594535B2 (en) | Receiver circuit | |
JP3449164B2 (en) | Receiver | |
JP4046312B2 (en) | Software receiver | |
JP3804093B2 (en) | Receiver | |
JP3668024B2 (en) | Network interface module | |
JP4423749B2 (en) | Front-end circuit | |
JP2924198B2 (en) | CS broadcast receiver | |
JP3495661B2 (en) | Receiver | |
JP3594657B2 (en) | FM multiplex broadcast receiver | |
EP1959577A1 (en) | Receiving apparatus and demodulating method | |
JP3522536B2 (en) | Digital terrestrial receiver | |
JP3495656B2 (en) | Receiver | |
JP3617521B2 (en) | Receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |