JP4224663B2 - マルチ・タイミング・コントローラーを有する液晶表示装置(LiquidCrystalDisplayDevicewithMulti−timingController) - Google Patents
マルチ・タイミング・コントローラーを有する液晶表示装置(LiquidCrystalDisplayDevicewithMulti−timingController) Download PDFInfo
- Publication number
- JP4224663B2 JP4224663B2 JP2000274231A JP2000274231A JP4224663B2 JP 4224663 B2 JP4224663 B2 JP 4224663B2 JP 2000274231 A JP2000274231 A JP 2000274231A JP 2000274231 A JP2000274231 A JP 2000274231A JP 4224663 B2 JP4224663 B2 JP 4224663B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- liquid crystal
- output enable
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に多様な表示規格による制御信号からそれぞれの表示規格によるタイミング信号を作成して駆動するマルチ・タイミング・コントローラーを具備する液晶表示装置に関することである。
【0002】
【従来の技術】
一般的に液晶表示装置は集積される画素数に対応する固有の解像度を有しており、液晶表示装置の大きさが大きくなるほどその解像度も高くなる。また、高品質の画像をディスプレーするために、液晶表示装置のメーカは同一サイズの液晶表示装置であっても液晶パネルの画素集積率を高めて解像度を高めるようにしている。
液晶表示装置を含めてパーソナルコンピュータの環境下で映像信号及び制御信号の標準は解像度と共に1989年2月にVESA(Video Electronics Standard Association)で設定した。
【0003】
現在ディスプレー産業で商業用に主として使用されるディスプレーの標準規格はの代表的なものとしては、Dos Mode(640×350、640×400、720×400)、VGA(640×480)、SVGA(800×600)、XGA(1024×768)、SXGA(1280×1024)、UXGA(1600×1200)を挙げることができる。
液晶表示装置は配列されたピクセル数によってその解像度が固定されていて、システムから液晶パネルの解像度に一致する映像信号及びその制御信号を要求した。従って、システムでは多様な表示規格に対応する映像信号及び制御信号をスケイラ−チップを使用して液晶表示装置の解像度及び表示規格に合わせる映像信号及び制御信号で変換して液晶表示装置で供給した。
【0004】
図1は一般的な液晶表示装置のブロック構成図である。
図1を参照すると、インターフェース(10)はパーソナル・コンピュータのような駆動システムから入力されるデータ(RGB Data)及び制御信号(例えば、入力クロック、水平同期信号、垂直同期信号、データイネーブル信号)の入力を受けてタイミング・コントローラー(12)に供給する。主に、駆動システムからデータ及び制御信号伝送のためにLVDS(Low Voltage Differential Signal)インターフェースTTL(Transistor Transistor Logic)インターフェースが使用されている。また、このようなインターフェース機能を集めてタイミング・コントローラー(12)と共に単一のチップ(Chip)に集積させて使用してある。
【0005】
タイミング・コントローラー(12)はインターフェース(10)を通して入力される制御信号を利用して図示されない複数個のドライブ集積回路で構成されたデータドライバ(18)と、図示されない複数個のゲートドライブ集積回路で構成されたゲートドライバ(20)を駆動するための制御信号を作成する。また、インターフェース(10)を通して入力されるデータをデータドライブ(18)に伝送する。
【0006】
基準電圧発生部(16)はデータドライブ(18)で使用されるDAC(Digital to Analog Converter)の基準電圧を発生するものであるが、この基準電圧は、パネルの透過率−電圧の特性を基準に生産者によって設定される。
データドライブ(18)はタイミング・コントローラー(12)から入力される制御信号に対応して入力データにつれて基準電圧を選択してアナログ映像信号に変換して液晶パネル(22)に供給する。
【0007】
ゲートドライブ(20)はタイミング・コントローラー(12)から入力される制御信号に対応して液晶パネル(22)上に配列された薄膜トランジスタ(Thin Film Transister:“TFT”)のゲート端子を1ラインずつオン/オフ(on/off)制御して、前記データドライブ(18)から入力されるアナログ映像信号が各薄膜トランジスタに接続されたピクセルに印加されるようにする。
電源電圧作成部(14)は各構成部の動作電源を供給して液晶パネル(22)の共通電極の電圧を発生させて供給する。
【0008】
上述した構成でタイミング・コントローラー(12)は入力される制御信号に対応して液晶表示装置の駆動のために所定の制御信号を作成する。この時、一般的にタイミング・コントローラー(12)は水平同期信号(Hsync)またはデータイネーブル(Data Enable:以下“DE”という)のエッジ(Edge)を基準にクロックをカウントして制御信号を作成する。このようなタイミング・コントローラー(12)の出力信号はデータドライブIC及びゲートドライブICの種類によって互いに差を見せることができる。ここでは特集に必要とする信号を除いて共通的に使用される制御信号の種類とタイミングに対して説明する。
【0009】
先に、データドライブ(18)のために必要な制御信号はソース・サンプリング・クロック(Source Sampling Clock:以下“SSC”という)、ソース出力イネーブル(Source Output Enable:以下“SOE”という)、ソース・スタート・パルス(Source Start Pulse:以下“SSP”という)、液晶極性反転(Polarity reverse:以下“POL”という)、データ極性選択(Data reverse:以下“REV”という)、奇数/偶数の画素データ(Odd/even Data)信号がある。SSCはデータドライブ(18)でデータをラッチするためのサンプリング・クロックに使用されて、データドライブ集積回路の駆動周波数を決定する。SOEはSSCによってラッチされたデータを液晶パネルに伝達する。SSPは1水平同期期間の中にデータのラッチまたはサンプリング・スタートを知らせる信号である。POLは液晶のインバージョン(Inversion)駆動のために液晶を正、負極性に駆動するための極性を知らせる信号である。REVは伝送されるデータの極性を選択する信号である。奇数/偶数の画素データは奇数番目の画素の奇数データ、偶数番目、画素の偶数データを表す信号である。
【0010】
上述した制御信号を入力として受けるデータドライブの動作を、図2に示す。図2に示すように、先にデータドライブはSSCの上昇または下降エッジでSSPの“High”入力を認識するとSSCに対応して入力されるデータをラッチする。以後、ラッチされたデータをSOEに対応してアナログ出力電圧にデコ−ティングして液晶パネルへ供給する。この時、POLが“High”状態であるとき、共通の電極電圧より高いポジティブデコーダー(Positive Decoder)の出力電圧を選択して、“Low”状態であるとき、共通の電極電圧より低いネガティブデコーダー(Negative Decoder)の出力電圧を選択して液晶パネルを正/負極性でインバージョン駆動する。
【0011】
ゲートドライブ(20)のために必要な制御信号はゲート・シフト・クロック(Gate Shift Clock:以下“GSC”という)、ゲート出力イネーブル(Gate Output Enable:以下“GOE”という)、ゲート・スタート・パルス(Gate Start Pulse:以下“GSP”という)がある。GSCは薄膜トランジスタ(TFT)のゲートがオン/オフ(ON/OFF)される時間を決定する信号である。GOEはゲートドライブの出力を制御する信号である。GSPは一つの垂直同期信号の中で画面の一番目の駆動ラインを知らせる信号である。
【0012】
上述した制御信号の入力を受けるゲートドライブの動作を、図3に示す。
図3に示すように、まず、ゲートドライブの出力はGSCの上昇または下降エッジでGSPの“High”状態を認識して、GSCの1周期程度の“High”状態を維持するゲート信号を出力する。この時、GOEとゲート出力を組み合わせてGOEの“High”幅の分だけ出力がディスエーブルされる。
【0013】
このような液晶表示装置は上述したように固有の解像度に対応して入力される映像信号及び制御信号からデータドライブ及びゲートドライブを制御するための制御信号を作成するそれぞれのコントローラーが必要であった。
しかし、液晶表示装置としてはVGAからUXGAにいたる多様なディスプレーフォーマットが使用されるために、各解像度によるタイミング・コントローラーに対する要求も多様であるために、タイミング・コントローラー開発の費用上昇という問題点を抱えていた。また、一つのタイミング・コントローラーを開発したが、異なる表示規格による液晶表示装置に対しては使用できない等の問題点が有った。
【0014】
【発明が解決しようとする課題】
本発明の目的は多様な表示規格による制御信号からそれぞれの表示規格によるタイミング信号を作成して駆動するタイミング・コントローラーを具備するマルチ・タイミング・コントローラーを具備する液晶表示装置を提供することにある。
【0015】
【課題を解決するための手段】
前記目的を達成するために、本発明によるマルチ・タイミング・コントローラー液晶表示装置は、配列された画素に対応する表示規格を有する液晶パネルと;外部から入力されるデータと前記表示規格に対応する制御信号の入力を受けるインターフェースと;インターフェースから入力されるデータをラッチ出力して、制御信号から液晶パネルを駆動するためのタイミング信号を作成して出力するタイミング・コントローラーと;タイミング・コントローラーからタイミング信号の入力を受けて前記データに対応して液晶パネルに画像を表示する駆動回路と;前記タイミング・コントローラーが、複数個の表示規格に対応して一つの表示規格を設定してこれに対応する設定信号を作成する表示規格の設定部と、複数個の表示規格によるそれぞれのタイミング作成情報とを具備して前記設定信号に対応するタイミング情報を出力する選択部と、タイミング情報の入力を受けて前記制御信号からタイミング信号を作成出力するタイミング作成部とを具備する。
【0016】
【作用】
本発明は外部からタイミング設定データをデコーダー部で入力として受けてこれに該当する所定の上昇タイミング・カウント値をタイミング作成部に出力する。タイミング作成部は外部から水平同期信号(Hsync)と基準クロックの入力を受けて2水平周期の間に基準クロックをカウントして基準タイミング値(Tref)を作成して、作成された前記基準タイミング値(Tref)をデコーダー部から入力された前記タイミング・カウント値に減算して出力する。次に、タイミング作成部は外部で入力される水平周期を基準クロックにカウントして現在の水平周期カウント値(Htotal)を出力した後、出力された現在の水平周期カウント値(Htotal)とタイミング・カウント値に減算された基準タイミング値(Tref)と比較して互いに同一の値を有する場合に上昇信号を該当ラインに出力する。また、タイミング作成部は現在の水平周期カウント値(Htotal)とタイミング・カウント値に減算された基準タイミング値(Tref)と比較されて出力された値を初期化信号で入力として受けて、1水平周期の間に基準クロックをカウントしてそのカウント値(Rgoe)を出力する。以後、タイミング作成部はデコーダー部から入力受ける所定の下降タイミング・カウント値と前記カウント値(Rgoe)を比較して互いに同一の値を有する下降信号を該当ラインに出力する。
【0017】
【発明の実施態様】
以下、図4乃至図6を参照して本発明の好ましい実施例に対して説明する。 図4は本発明の第1実施例によるタイミング・コントローラーのブロック図である。
図4を参照すると、先にタイミング・コントローラー(23)は大きく液晶表示装置の規格に対応して希望するタイミング値を選択するためのデコーダー部(24)とタイミング作成部(26)で区分することができる。
先に、デコーダー部を図4及び表1を結びつけて説明することと共に図4では一例でSOE、GSC及びGOEの選択を説明している。
【表1】
【表2】
【表3】
ここで、[2:0]及び[1:0]はバスのライン数を表す。表に示されたデータの単位はnsである。
【0018】
先に、GOEスタート信号(GOE_Start)はGOE信号のスタート点を決定してGOE上昇時点(GOE_R)を決定する値を出力する。GOE終了信号(GOE_END)はGOE信号の終了点を決定してGOE下降時点(GOE_F)を決定する値を出力する。GSCスタート信号(GSC_Start)はGSC信号のスタート点を決定してGSC上昇時点(GSC_R)を決定する値を出力する。GSC終了信号(GSC_END)はGSC信号の終了点を決定してGSC下降時点(GSC_F)を決定する値を出力する。SOEスタート信号(SOE_Start)はSOE信号のスタート点を決定してSOE上昇時点(SOE_R)を決定する値を出力する。SOE終了信号(SOE_END)はSOE信号の終了点を決定してSOE下降時点(SOE_F)を決定する値を出力する。入力パルス(Inputclock)はタイミング・コントローラーの同期をとるための基準クロックである。
【0019】
このようにデコーダー(24)は外部からタイミング設定データを入力されて、これに該当するタイミング・カウント値を出力する。この時、タイミング設定データは一般的なディップ・スイッチを使用して設定することができる。前記デコーダー(24)は表示規格によって制御信号を作成するための多数のカウント値を保存していて、入力されるタイミング設定データに対応して該当タイミング・カウント値を出力する。このような構造は、当業者であれば、例えばメモリとマルチプレクサを利用して容易に実現できるので詳細な構造は省略する。
【0020】
一例を挙げて、デコーダー部の駆動特性を説明すると、デコーダー部(24)は3ビットのGOEスタートパルスが入力される場合、全部で8つのGOE上昇時点を選択して、もし2ビットのGOEスタートパルスが入力される場合、全部で4つのGOE上昇時点を選択することができる。残りのデコーダー部(24)に入力される信号も上述の方法で選択することができ、選択する値は任意に設定が可能である。換言すれば、3ビットデータ構造のGOEスタート信号が設定を″LHL″で設定されてデコーダー部(24)に印加されると、デコーダー部(24)はGOE上昇時点を決定する値として″80″(Decimal)を選択し、タイミング作成部(26)に入力される基準タイミング値を″80″(Decimal)だけ減算してGOE上昇時点を決定する。この時、使用者がメモリに保存されたデータの中のUXGAを選択する場合、減算される″80″(Decimal)は1155nsのタイミングが必要である。即ち、使用者がUXGAで1155nsを選択しようとすると3ビットデータ構造のGOEスタート信号の設定を″LHL″を設定すると良い。
【0021】
タイミング作成部(26)はデコーダー部(24)で選択されたタイミング信号を受けて必要なタイミングを作成するための第1制御部(26a)と、極性反転信号とゲート駆動スタート信号を作成するための第2制御部(26b)と、ソース・スタート信号とSSCを作成する第3制御部(26c)と、第1制御部(26a)で作成されたGOEを変形させるための第4制御部(26d)と、水平/垂直同期信号の極性をいつも同一に維持するための第5制御部(26e)とを具備する。第1制御部(26a)は一つの水平同期信号の期間内の入力クロックをカウントして記憶した後、デコーダー部(24)で設定された値と比較してSOE及びGSCを作成して出力し、GOEを作成して第4制御部(26d)へ伝達する。
【0022】
第1制御部を詳細にすると、図5のようである。
図5に示すように、第1制御部は第1乃至第3カウンター(28、30、32)と、減算機(34)と、第1乃至第6比較機(36、38、40、42、46)とを具備する。第1カウンター(28)は水平同期信号(Hsync)と基準クロックの入力を受けて、2水平周期の間、基準クロックをカウントして基準タイミング値(Ttef)を出力する。以後、減算機(34)は前記基準タイミング値(Ttef)からGOE上昇時点(GOE_R)値を減算してその減算結果(Sgoe)を第1比較機(36)に出力する。第2カウンター(30)は毎水平周期毎に基準クロックにカウントして現在の水平周期カウント値(Htotal)を出力する。
【0023】
第1比較機(36)は前記減算結果(Sgoe)と水平周期カウント値(Htotal)を比較して二つの入力値が同一である時GOEを上昇(rising)させる。
第3カウンター(32)は前記第1比較機(36)の出力値を初期化信号で入力として受けて、1水平周期の間、基準クロックをカウントしてそのカウント値(Rgoe)を出力する。以後、第2比較機(38)は第3カウンター(32)のカウント値(Rgoe)とGOE下降時点(GOE_F)値を比較して二つの入力値が同一であるときGOEを下降(falling)させる。
第3比較機(40)は第3カウンター(32)のカウント値(Rgoe)とGSC下降時点(GSC_F)の値を比較して二つの値が同一であるときGSCを上昇(rising)させる。
第4比較機(42)は第2カウンター(30)のカウント値(Htotal)とGSC下降(GSC_F)値を比較して二つの入力値が同一であるときGSCを下降(falling)させる。
第5比較機(44)は第2カウンター(30)のカウント値(Htotal)とSOE上昇始点(SOE_F)の値を比較して二つの値が同一であるときSOEを上昇(rising)させる。
第6比較機(46)は第2カウンター(30)のカウント値(Htotal)とSOE下降時点(SOE_F)の値を比較して二つの値が同一であるときSOEを下降(falling)させる。
【0024】
図6は図5に図示された第1制御部の出力波形を図示したタイミング図である。
図6を参照すると、先にタイミング作成部は入力される水平同期信号を基準に基準クロックをGOE上昇時点(GOE_R)の値(48)だけカウントしてGOEの上昇時点(rising edge)を決定する。以後、GOEの上昇時点(rising edge)から基準クロックをGOE下降時点(GOE_R)の値(50)だけカウントしてGOE下降時点(falling edge)を決定する。
GOEの上昇時点(rising edge)から基準クロックをGSC上昇時点(GSC_R)の値(52)だけカウントしてGSC上昇時点(rising edge)を決定する。そして、水平同期信号(Hsync)を基準に基準クロックをGSC下降時点(GSC_F)の値(54)だけカウントしてGSC下降時点(falling edge)を決定する。
水平同期信号(Hsync)を基準に基準クロックをSOE上昇時点(SOE_R)の値(56)だけカウントしてSOEの上昇時点(rising edge)を決定する。そして、水平同期信号(Hsync)を基準に基準クロックをSOE下降時点(SOE_F)値(58)ほどカウントしてSOE下降時点(falling edge)を決定する。
【0025】
【発明の効果】
上述のように、本発明によるマルチ・タイミング・コントローラーを有する液晶表示装置は外部で入力される1水平同期時間内にすべてのクロックの数をカウントしてこれを基準に加算機、減算機、比較機を使用して解像度が異なってもこれに対応する制御信号を作成することができる。従って、モデル毎の固有のタイミングコントローラを具備しなくても一つのコントローラによって複数の表示規格に対応することが可能である。
【0026】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正の可能であることが理解される。本発明の技術的な範囲は明細書の詳細な説明に記載された具体例に限定されず特許請求の範囲によって定めなければならない。
【0027】
【図面の簡単な説明】
【図1】 図1は一般的な液晶表示装置を表すブロック構成図である。
【図2】 図2は図1に図示されたデータドライブICの出力波形を図示した波形図である。
【図3】 図3は図1に図示されたゲートドライブICの出力波形を図示した波形図である。
【図4】 図4は本発明の実施例によるタイミング・コントローラーを図示したブロック構成図である。。
【図5】 図5は図4に図示された第1制御部を詳細に図示したブロック構成図である。
【図6】 図6は図4に図示された第1制御部の出力波形を図示した波形図である。
【符号の説明】
10:インターフェース
12、23:タイミング・コントローラー
14:電源電圧作成部
16:基準電圧発生部
18:データドライブ
20:ゲートドライブ
22:液晶パネル
24:デコーダー部
26:作成部
26a乃至26e:第1制御部乃至第5制御部
28:第1カウンター
30:第2カウンター
32:第3カウンター
34:減算機
36、38、40、42、44、46:比較機
Claims (4)
- 配列された画素に対応する表示規格を有する液晶パネルと;外部から入力されるデータと前記表示規格に対応する制御信号の入力を受けるインターフェースと;前記インターフェースから入力されるデータをラッチ出力して、前記制御信号から液晶パネルを駆動するためのタイミング信号を作成して出力するタイミング・コントローラーと;前記タイミング・コントローラーから前記タイミング信号の入力を受けて前記データに対応して液晶パネルに画像を表示する駆動回路とを有する液晶表示装置において、
前記タイミング・コントローラーが、複数の表示規格に対応して一つの表示規格を設定してこれに対応する設定信号を作成する表示規格の設定部と、
複数個の表示規格によるそれぞれのタイミング作成情報とを具備して前記設定信号に対応するタイミング情報を出力する選択部と、
前記タイミング情報の入力を受けて前記制御信号からタイミング信号を作成して出力するタイミング作成部とを具備し、
前記タイミング作成部は前記選択部で選択された前記タイミング情報に対応する前記タイミング信号を作成するための第1制御部を具備し、
第1制御部は前記駆動回路において上昇又は下降エッジでデータをラッチするためのソース・サンプリング・クロックによってラッチされたデータを前記液晶パネルに伝達するソース出力イネーブル信号と前記液晶パネル上に配列された薄膜トランジスタのゲートがオン/オフされる時間を決定するゲート・シフト・クロックとを作成して出力し、前記駆動回路の出力を制御する信号であるゲート出力イネーブル信号を作成し、
前記タイミング情報は、前記ソース出力イネーブル信号と前記ゲート・シフト・クロックと前記ゲート出力イネーブル信号との上昇時点値及び下降時点値を有し、
前記タイミング信号は、ゲート出力イネーブル信号上昇、ゲート出力イネーブル信号下降、ゲート・シフト・クロック上昇、ゲート・シフト・クロック下降、ソース出力イネーブル信号上昇、及びソース出力イネーブル信号下降のタイミング信号を有し、
さらに、前記第1制御部は、
水平同期信号と基準クロックとの入力を受けて、2水平周期の間、該基準クロックをカウントして、基準タイミング値である第1カウント値を出力するための第1カウンターと;
前記第1カウント値から前記ゲート出力イネーブル信号上昇時点値を減算してその減算結果を基準タイミング信号として出力するための減算器と;
前記水平同期信号の周期毎に前記基準クロックをカウントして現在の水平周期に対するカウント値である第2カウント値を出力するための第2カウンターと;
前記第2カウント値と前記基準タイミング信号を比較して前記ゲート出力イネーブル信号上昇のタイミング信号を出力するための第1比較器と;
前記ゲート出力イネーブル信号上昇のタイミング信号を初期化信号として入力されて、1水平周期の間に前記基準クロックをカウントして第3カウント値を出力するための第3カウンターと;
前記第3カウント値の入力を受けて、前記ゲート出力イネーブル信号下降時点値と比較して二つの入力値が同一であるときに、前記ゲート出力イネーブル信号下降のタイミング信号を出力するための第2比較器と;
前記第3カウント値の入力を受けて、前記ゲート・シフト・クロック上昇時点値と比較して二つの入力値が同一であるときに、前記ゲート・シフト・クロック上昇のタイミング信号を出力するための第3比較器と;
前記第2カウント値と前記ゲート・シフト・クロック下降時点値と比較して二つの入力値が同一であるときに、ゲート・シフト・クロック下降のタイミング信号を出力するための第4比較器と;
前記第2カウント値と前記ソース出力イネーブル信号上昇時点値と比較して二つの入力値が同一であるときに、前記ソース出力イネーブル信号上昇のタイミング信号を出力するための第5比較器と;
前記第2カウント値と前記ソース出力イネーブル信号下降時点値と比較して二つの入力値が同一であるときに、前記ソース出力イネーブル信号下降のタイミング信号を出力するための第6比較器とを具備することを特徴とする液晶表示装置。 - 前記表示規格の設定部はSVGA、XGA、SXGA、UXGA、VGAの表示規格の中のいずれか一つをディップスイッチによって設定することを特徴とする請求項1記載の液晶表示装置。
- 前記選択部は所定の前記タイミング情報を保存するためのメモリか前記メモリに保存された前記タイミング情報の中のいずれか一つのタイミング情報を選択するための信号のマルチプレクサで構成されることを特徴とする請求項1記載の液晶表示装置。
- 前記タイミング作成部は前記液晶パネル上に設けられた液晶の駆動電圧極性を指示するための液晶極性の反転信号と、一つの垂直同期信号の中で画面の一番目の駆動ラインを前記駆動回路に知らせるためのゲート駆動スタート信号を作成するための第2制御部と;
一つの水平同期時間の中でデータのサンプリングのスタートを前記駆動回路に知らせる信号と、前記ソース・サンプリング・クロックを作成するための第3制御部と;
前記第1制御部で作成された前記ゲート出力イネーブル信号を変形するための第4制御部と;
前記入力される水平同期信号を前記第1制御部の第1カウンターに供給する第5制御部とを更に具備することを特徴とする請求項1記載の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2000-36226 | 2000-06-28 | ||
KR1020000036226A KR100333969B1 (ko) | 2000-06-28 | 2000-06-28 | 멀티 타이밍 컨트롤러를 가지는 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002023713A JP2002023713A (ja) | 2002-01-25 |
JP4224663B2 true JP4224663B2 (ja) | 2009-02-18 |
Family
ID=19674644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000274231A Expired - Lifetime JP4224663B2 (ja) | 2000-06-28 | 2000-09-08 | マルチ・タイミング・コントローラーを有する液晶表示装置(LiquidCrystalDisplayDevicewithMulti−timingController) |
Country Status (3)
Country | Link |
---|---|
US (1) | US7123252B1 (ja) |
JP (1) | JP4224663B2 (ja) |
KR (1) | KR100333969B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100918653B1 (ko) * | 2003-02-06 | 2009-09-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR100542768B1 (ko) | 2003-06-21 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동장치 |
KR20050062857A (ko) * | 2003-12-19 | 2005-06-28 | 삼성전자주식회사 | 액정 표시 장치 |
JP4063800B2 (ja) * | 2004-08-02 | 2008-03-19 | 沖電気工業株式会社 | 表示パネル駆動装置 |
KR101481701B1 (ko) | 2008-08-22 | 2015-01-12 | 삼성디스플레이 주식회사 | 타이밍 제어장치 및 이를 갖는 표시장치 |
JP5507090B2 (ja) * | 2008-09-30 | 2014-05-28 | 富士通テン株式会社 | 表示装置 |
KR100910999B1 (ko) * | 2008-12-18 | 2009-08-05 | 주식회사 아나패스 | 데이터 구동 회로 및 디스플레이 장치 |
KR101329506B1 (ko) * | 2010-08-12 | 2013-11-13 | 엘지디스플레이 주식회사 | 영상표시장치 |
TWI444982B (zh) * | 2011-06-30 | 2014-07-11 | Innolux Corp | 液晶顯示器以及過驅動方法 |
KR102029089B1 (ko) | 2012-12-18 | 2019-10-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
KR102078857B1 (ko) | 2013-08-02 | 2020-02-20 | 삼성디스플레이 주식회사 | 컨트롤 보드 및 이를 포함하는 표시 장치 |
TWI512701B (zh) * | 2013-08-08 | 2015-12-11 | Novatek Microelectronics Corp | 液晶顯示器及其閘極驅動器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5049864A (en) * | 1982-01-21 | 1991-09-17 | Orca Ii, Inc. | Display scheme for decompression data |
US5241281A (en) * | 1990-03-19 | 1993-08-31 | Capetronic Group Ltd. | Microprocessor controlled monitor |
JP2531426B2 (ja) * | 1993-02-01 | 1996-09-04 | 日本電気株式会社 | マルチスキャン型液晶ディスプレイ装置 |
KR970005937B1 (ko) * | 1994-08-26 | 1997-04-22 | 삼성전자 주식회사 | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 |
JPH08227283A (ja) * | 1995-02-21 | 1996-09-03 | Seiko Epson Corp | 液晶表示装置、その駆動方法及び表示システム |
KR0150123B1 (ko) * | 1995-05-17 | 1998-10-15 | 김광호 | 모드 검출 및 자동 센터링 디스플레이 구동 장치 |
US5486868A (en) * | 1995-05-19 | 1996-01-23 | Winbond Electronics Corporation | Generator for scan timing of multiple industrial standards |
US5926174A (en) * | 1995-05-29 | 1999-07-20 | Canon Kabushiki Kaisha | Display apparatus capable of image display for video signals of plural kinds |
US5859635A (en) * | 1995-06-06 | 1999-01-12 | Cirrus Logic, Inc. | Polarity synchronization method and apparatus for video signals in a computer system |
KR0164538B1 (ko) * | 1995-12-05 | 1999-03-20 | 김광호 | 디지탈 영상처리장치의 의사동기신호 발생회로 |
JP2809180B2 (ja) * | 1996-03-22 | 1998-10-08 | 日本電気株式会社 | 液晶表示装置 |
WO1998020476A1 (fr) * | 1996-11-07 | 1998-05-14 | Seiko Epson Corporation | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information |
US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
US6169533B1 (en) * | 1997-04-25 | 2001-01-02 | Chrontel, Inc. | High speed analog color key detection technique and system |
JPH11231820A (ja) * | 1998-02-16 | 1999-08-27 | Fujitsu Ltd | 表示モード選択方法及び表示装置 |
US6611247B1 (en) * | 1999-07-01 | 2003-08-26 | Himax Technologies, Inc. | Data transfer system and method for multi-level signal of matrix display |
-
2000
- 2000-06-28 KR KR1020000036226A patent/KR100333969B1/ko active IP Right Grant
- 2000-08-30 US US09/651,260 patent/US7123252B1/en not_active Expired - Lifetime
- 2000-09-08 JP JP2000274231A patent/JP4224663B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100333969B1 (ko) | 2002-04-22 |
US7123252B1 (en) | 2006-10-17 |
JP2002023713A (ja) | 2002-01-25 |
KR20020001471A (ko) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
JP4205120B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP4481460B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP4224663B2 (ja) | マルチ・タイミング・コントローラーを有する液晶表示装置(LiquidCrystalDisplayDevicewithMulti−timingController) | |
KR20080003100A (ko) | 액정표시장치 및 데이터 구동회로 | |
US9224349B2 (en) | Display device and driving method thereof | |
KR20160129207A (ko) | 저속 구동이 가능한 표시장치와 그 구동방법 | |
KR20110064230A (ko) | 액정표시장치 | |
JP2015079078A (ja) | 表示制御装置及び方法、半導体集積回路装置、並びに、表示装置 | |
KR20160005839A (ko) | 표시장치 | |
US7391405B2 (en) | Method and apparatus for driving liquid crystal display | |
KR20150078714A (ko) | 평판 표시 장치 및 그의 구동 방법 | |
US7924258B2 (en) | Gate driving apparatus for preventing distortion of gate start pulse and image display device using the same and driving method thereof | |
JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
KR20150077742A (ko) | 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법 | |
KR100790984B1 (ko) | Dot 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법 | |
JP2007065135A (ja) | 液晶表示装置 | |
JP2004302415A (ja) | 液晶表示装置 | |
KR100977217B1 (ko) | 액정표시장치의 구동장치 및 방법 | |
KR102243676B1 (ko) | 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치 | |
JP2001311933A (ja) | 液晶表示装置 | |
KR101622641B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
JP2012003122A (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置ならびにドライバ制御信号の生成方法 | |
KR101246568B1 (ko) | 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치 | |
JP2011112721A (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4224663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |