JP4222426B2 - 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法 - Google Patents

表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法 Download PDF

Info

Publication number
JP4222426B2
JP4222426B2 JP2007083360A JP2007083360A JP4222426B2 JP 4222426 B2 JP4222426 B2 JP 4222426B2 JP 2007083360 A JP2007083360 A JP 2007083360A JP 2007083360 A JP2007083360 A JP 2007083360A JP 4222426 B2 JP4222426 B2 JP 4222426B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
driving circuit
display
pixel driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007083360A
Other languages
English (en)
Other versions
JP2008107774A (ja
Inventor
潤 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007083360A priority Critical patent/JP4222426B2/ja
Priority to US11/904,291 priority patent/US7760168B2/en
Priority to TW096135649A priority patent/TWI380263B/zh
Priority to CN2007103057779A priority patent/CN101271663B/zh
Priority to KR1020070097310A priority patent/KR100894586B1/ko
Publication of JP2008107774A publication Critical patent/JP2008107774A/ja
Application granted granted Critical
Publication of JP4222426B2 publication Critical patent/JP4222426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法に関し、特に、表示データに応じた電流を供給することにより所望の輝度階調で発光する電流駆動型（又は、電流制御型）の発光素子を、複数配列してなる表示パネル（表示画素アレイ）を備えた表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法に関する。
近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、あるいは、発光ダイオード（ＬＥＤ）等のような電流駆動型の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ）の研究開発が盛んに行われている。
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイにおいては、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性も小さく、液晶表示装置のようにバックライトや導光板を必要としないという特徴を有している。そのため、今後様々な電子機器への適用が期待されている。
例えば、特許文献１に記載された有機ＥＬディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタとが、画素ごとに設けられている。
特開平８−３３０６００号公報
このような電圧信号の電圧値によって輝度階調を制御する有機ＥＬディスプレイ装置においては、電流制御用薄膜トランジスタ等の経時的なしきい値変動によって、有機ＥＬ素子に流れる電流の電流値が変動してしまうために、駆動履歴による画素の表示特性ばらつきが生じることが懸念されていた。
そこで、本発明は、上述した問題点に鑑み、表示データに応じた適切な輝度階調で発光素子を発光動作させることができる表示駆動装置及びその駆動方法を提供し、以て、表示画質が良好かつ均質な表示装置及びその駆動方法を提供することを目的とする。
請求項１記載の発明に係る表示装置は、発光素子と、前記発光素子に接続された画素駆動回路と、前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、を備えていることを特徴とする。
請求項２記載の発明は、請求項１記載の表示装置において、前記表示駆動装置は、前記画素駆動回路に固有の素子特性の変動量に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する原階調信号を生成する原階調信号生成部を備えていることを特徴とする。
請求項３記載の発明は、請求項２記載の表示装置において、前記補正階調信号生成部は、前記原階調信号生成部により生成される前記原階調信号と、前記電圧読取部により前記異なるタイミングで読み取られた前記データラインの電圧相互の前記差分電圧に基づいて生成される第１の補償電圧と、前記画素駆動回路に固有の素子特性に基づいて決定される第２の補償電圧と、に基づいて前記補正階調信号を生成することを特徴とする。
請求項４記載の発明は、請求項３記載の表示装置において、前記補正階調信号生成部は、前記原階調信号と前記第１の補償電圧と前記第２の補償電圧を加減算して前記補正階調信号を生成するための演算回路部を有していることを特徴とする。
請求項５記載の発明に係る表示装置は、発光素子と、前記発光素子に接続された画素駆動回路と、前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、を備えていることを特徴とする。
請求項６記載の発明は、請求項５記載の表示装置において、前記表示駆動装置は、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する原階調信号を生成する原階調信号生成部を備えていることを特徴とする。
請求項７記載の発明は、請求項６記載の表示装置において、前記補正階調信号生成部は、前記原階調信号生成部により生成される前記原階調信号と、前記電圧読取部により前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に固有の素子特性に基づいて決定される補償電圧と、に基づいて前記補正階調信号を生成することを特徴とする。
請求項８記載の発明は、請求項７記載の表示装置において、前記補正階調信号生成部は、前記原階調信号と前記補償電圧を加減算して前記補正階調信号を生成するための演算回路部を有していることを特徴とする。
請求項９記載の発明は、請求項１又は５記載の表示装置において、前記表示駆動装置は、前記画素駆動回路に所定の黒階調電圧を印加するための黒階調電圧源を有することを特徴とする。
請求項１０記載の発明は、請求項９記載の表示装置において、前記表示駆動装置は、前記黒階調電圧源と前記データラインとを、所定のタイミングで接続するための切換スイッチを有することを特徴とする。
請求項１１記載の発明は、請求項１又は５記載の表示装置において、前記表示駆動装置は、前記画素駆動回路に所定のプリチャージ電圧を印加するためのプリチャージ電圧源を有することを特徴とする。
請求項１２記載の発明は、請求項１１記載の表示装置において、前記表示駆動装置は、前記電圧読取部と前記データライン、前記補正階調信号生成部と前記データライン、及び、前記プリチャージ電圧源と前記データラインとを、所定のタイミングで個別に接続するための接続経路切換スイッチを有することを特徴とする。
請求項１３記載の発明は、請求項１２記載の表示装置において、前記電圧読取部は、前記画素駆動回路に前記プリチャージ電圧が印加され、前記接続経路切換スイッチにより前記プリチャージ電圧源と前記データラインが遮断された後、前記データラインの電圧が前記画素駆動回路に固有の収束電圧値に収束するよりも短い時間を有する前記過渡応答期間内であって、互いに異なる任意のタイミングで前記データラインの電圧を複数回読み取ることを特徴とする。
請求項１４記載の発明は、請求項１３記載の表示装置において、前記表示駆動装置は、前記接続経路切換スイッチにより前記プリチャージ電圧源と前記データラインとを接続して、前記画素駆動回路に固有の前記収束電圧値よりも絶対値の大きい電圧値を有する前記プリチャージ電圧を印加することを特徴とする。
請求項１５記載の発明は、請求項１２乃至１４のいずれかに記載の表示装置において、前記表示駆動装置は、前記接続経路切換スイッチにより前記プリチャージ電圧源と前記データラインとを接続して前記画素駆動回路に前記プリチャージ電圧を印加する動作と、前記過渡応答期間の互いに異なる任意のタイミングで、前記接続経路切換スイッチにより前記電圧読取部と前記データラインとを接続して前記画素駆動回路に固有に変動している素子特性に対応する前記データラインの電圧を複数回読み取る動作と、前記接続経路切換スイッチにより前記補正階調信号生成部と前記データラインとを接続して前記補正階調信号を前記画素駆動回路に印加する動作と、を前記画素駆動回路が選択状態に設定される所定の選択期間内に連続して実行することを特徴とする。
請求項１６記載の発明は、請求項１又は５記載の表示装置において、前記表示装置は、前記発光素子と前記画素駆動回路とを一組とした複数の表示画素がマトリクス状に配列された表示パネルを備え、前記データラインは、前記表示パネルの列方向に前記複数の表示画素の前記画素駆動回路が接続されるように配設され、前記画素駆動回路を選択状態に設定する選択信号が印加される選択ラインは、前記表示パネルの行方向に前記複数の表示画素の前記画素駆動回路が接続されるように配設されることを特徴とする。
請求項１７記載の発明は、請求項１又は５記載の表示装置において、前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタを備えることを特徴とする。
請求項１８記載の発明は、請求項１７記載の表示装置において、前記画素駆動回路に固有の素子特性の変動量は、前記駆動トランジスタのしきい値電圧の変動量であることを特徴とする。
請求項１９記載の発明は、請求項１７記載の表示装置において、前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧の変化に基づくものであることを特徴とする。
請求項２０記載の発明は、請求項１又は５記載の表示装置において、前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタと、前記駆動トランジスタと前記データラインとの間に接続された選択トランジスタと、前記駆動トランジスタをダイオード接続状態にするダイオード接続用トランジスタと、を備えることを特徴とする。
請求項２１記載の発明は、請求項２０記載の表示装置において、前記画素駆動回路は、前記駆動トランジスタの電流路の一端側に所定のタイミングで電位が切換設定される電源電圧が接続されるとともに、前記電流路の他端側に前記発光素子の入力端が接続され、前記選択トランジスタの電流路の一端側に前記駆動トランジスタの前記電流路の他端側が接続されるとともに、前記電流路の他端側に前記データラインが接続され、前記ダイオード接続用トランジスタの電流路の一端側に前記電源電圧が接続されるとともに、前記電流路の他端側に前記駆動トランジスタの制御端子が接続され、前記選択トランジスタ及び前記ダイオード接続用トランジスタの制御端子が前記選択ラインに共通に接続され、前記駆動トランジスタの前記制御端子及び前記電流路の他端側との間に容量素子が接続され、前記発光素子の出力端が一定の基準電圧に接続されていることを特徴とする。
請求項２２記載の発明は、請求項２１記載の表示装置において、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧は、前記画素駆動回路に固有の素子特性の変動量に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定され、前記第２の電圧成分を規定する定数が１．０５以上に設定されていることを特徴とする。
請求項２３記載の発明は、請求項２１記載の表示装置において、前記発光素子を所望の輝度階調で発光させるための前記補正階調信号のうち、少なくとも一の輝度階調を指定する前記補正階調信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧が、前記画素駆動回路に固有の素子特性の変動量に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定されていることを特徴とする。
請求項２４記載の発明は、請求項２２又は２３記載の表示装置において、前記補正階調信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧に基づいて、前記駆動トランジスタの前記電流路を介して前記発光素子に流れる駆動電流は、前記駆動トランジスタのしきい値電圧の変動に伴う電流値の変動量が、前記発光素子を発光させる全ての輝度階調において前記駆動トランジスタのしきい値電圧の変動が生じていない初期状態における最大電流値に対して２％以内になるように、前記選択トランジスタの素子サイズ及び前記選択信号の電圧が設定されていることを特徴とする。
請求項２５記載の発明は、請求項１７又は２０記載の表示装置において、前記駆動トランジスタ、前記選択トランジスタ及び前記ダイオード接続用トランジスタは、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする。
請求項２６記載の発明は、請求項１乃至２５のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
請求項２７記載の発明に係る表示装置の駆動方法は、発光素子と、前記発光素子に接続された画素駆動回路と、前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、を、備え、前記電圧読取部は、前記画素駆動回路への前記プリチャージ電圧の印加が遮断された後、前記データラインの電圧が前記画素駆動回路に固有の収束電圧値に収束するよりも短い時間を有する前記過渡応答期間内であって、互いに異なる任意のタイミングで前記データラインの電圧を複数回読み取ることを特徴とする。
請求項２８記載の発明に係る表示装置の駆動方法は、発光素子と、前記発光素子に接続された画素駆動回路と、前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、を、備え、前記電圧読取部は、前記画素駆動回路への前記プリチャージ電圧の印加が遮断された後、前記データラインの電圧が前記画素駆動回路に固有の収束電圧値に収束するよりも短い時間を有する前記過渡応答期間内であって、互いに異なる任意のタイミングで前記データラインの電圧を複数回読み取ることを特徴とする。
請求項２９記載の発明に係る表示駆動装置は、発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有することを特徴とする。
請求項３０記載の発明に係る表示駆動装置は、発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有することを特徴とする。
請求項３１記載の発明に係る表示駆動装置の駆動方法は、発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取り、該異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加することを特徴とする。
請求項３２記載の発明に係る表示駆動装置の駆動方法は、発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取り、該異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加することを特徴とする。
本発明に係る表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法によれば、表示データに応じた適切な輝度階調で発光素子を発光動作させることができ、良好かつ均質な表示画質を実現することができる。
本発明に係る表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法について、以下に実施の形態を示して詳しく説明する。
＜表示画素の要部構成＞
まず、本発明に係る表示装置に適用される表示画素の要部構成及びその制御動作について図面を参照して説明する。
図１は、本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。ここでは、表示画素に設けられる電流駆動型の発光素子として、便宜的に有機ＥＬ素子を適用した場合について説明する。
本発明に係る表示装置に適用される表示画素は、図１に示すように、画素回路部（後述する画素駆動回路ＤＣに相当する）ＤＣｘと、電流駆動型の発光素子である有機ＥＬ素子ＯＬＥＤと、を備えた回路構成を有している。画素回路部ＤＣｘは、例えば、ドレイン端子及びソース端子が、それぞれ電源電圧Ｖccが印加される電源端子ＴＭｖ及び接点Ｎ２に接続され、ゲート端子が接点Ｎ１に接続された駆動トランジスタＴ１と、ドレイン端子及びソース端子が、それぞれ電源端子ＴＭｖ（駆動トランジスタＴ１のドレイン端子）及び接点Ｎ１に接続され、ゲート端子が制御端子ＴＭｈに接続された保持トランジスタＴ２と、駆動トランジスタＴ１のゲート−ソース端子間（接点Ｎ１と接点Ｎ２との間）に接続されたキャパシタＣｘと、を有している。また、有機ＥＬ素子ＯＬＥＤは、アノード端子に上記接点Ｎ２が接続され、カソード端子ＴＭｃに電圧Ｖssが印加されている。
ここで、後述する制御動作において説明するように、表示画素（画素回路部ＤＣｘ）の動作状態に応じて、電源端子ＴＭｖには、動作状態に応じて異なる電圧値を有する電源電圧Ｖccが印加され、有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃには一定の電圧（基準電圧）Ｖssが印加され、制御端子ＴＭｈには、保持制御信号Ｓhldが印加され、接点Ｎ２に接続されたデータ端子ＴＭｄには、表示データの階調値に対応するデータ電圧Ｖdataが印加される。
また、キャパシタＣｘは、駆動トランジスタＴ１のゲート−ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１及び接点Ｎ２間にさらに容量素子を並列に接続したものであってもよい。また、駆動トランジスタＴ１及び保持トランジスタＴ２の素子構造や特性等については、特に限定するものではないが、ここでは、ｎチャネル型の薄膜トランジスタを適用した場合を示す。
＜表示画素の制御動作＞
次いで、上述したような回路構成を有する表示画素（画素回路部ＤＣｘ及び有機ＥＬ素子ＯＬＥＤ）における制御動作（制御方法）について説明する。
図２は、本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。
図２に示すように、図１に示したような回路構成を有する表示画素（画素回路部ＤＣｘ）における動作状態は、表示データの階調値に応じた電圧成分をキャパシタＣｘに書き込む書込動作と、該書込動作において書き込まれた電圧成分をキャパシタＣｘに保持する保持動作と、該保持動作により保持された電圧成分に基づいて有機ＥＬ素子ＯＬＥＤに表示データの階調値に応じた階調電流を流して、表示データに応じた輝度階調で有機ＥＬ素子ＯＬＥＤを発光させる発光動作と、に大別することができる。以下、各動作状態について図２に示したタイミングチャートを参照しながら具体的に説明する。
（書込動作）
書込動作では、有機ＥＬ素子ＯＬＥＤを発光させない消灯状態において、キャパシタＣｘに表示データの階調値に応じた電圧成分を書き込む動作を行なう。
図３は、表示画素の書込動作時における動作状態を示す概略説明図であり、図４（ａ）は表示画素の書込動作時における駆動トランジスタの動作特性を示す特性図であり、図４（ｂ）は有機ＥＬ素子の駆動電流と駆動電圧の関係を示す特性図である。図４（ａ）に示す実線ＳＰｗは、駆動トランジスタＴ１としてｎチャネル型の薄膜トランジスタを適用し、ダイオード接続した場合の、ドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの、初期状態における関係を示す特性線である。また、破線ＳＰw2は、駆動トランジスタＴ１の、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。特性線ＳＰｗ上の点ＰＭｗは駆動トランジスタＴ１の動作点を示す。
駆動トランジスタＴ１のしきい値電圧Ｖth（ゲート−ソース間のしきい値電圧＝ドレイン−ソース間のしきい値電圧）は、特性線ＳＰｗ上にあり、ドレイン・ソース間電圧Ｖdsがしきい値電圧Ｖthを超えると、ドレイン・ソース間電流Ｉdsはドレイン・ソース間電圧Ｖdsの増加に伴い非線形的に増加する。すなわち、ドレイン・ソース間電圧Ｖdsのうち、図中でＶeff_gsで示される電圧が実効的にドレイン・ソース間電流Ｉdsを形成する電圧成分であり、ドレイン・ソース間電圧Ｖdsは、（１）式に示すように、しきい値電圧Ｖthと電圧成分Ｖeff_gsの和となる。
Ｖds＝Ｖth＋Ｖeff_gs・・・（１）
図４（ｂ）に示す実線ＳＰｅは、有機ＥＬ素子ＯＬＥＤの、初期状態における有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加される駆動電圧Ｖoledと有機ＥＬ素子ＯＬＥＤのアノード−カソード間に流れる駆動電流Ｉoledの関係を示す特性線である。また、一点鎖線ＳＰe2は、有機ＥＬ素子ＯＬＥＤの、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。しきい値電圧Ｖth_oledは、特性線ＳＰｅ上にあり、駆動電圧Ｖoledがしきい値電圧Ｖth_oledを超えると、駆動電流Ｉoledは駆動電圧Ｖoledの増加に伴い非線形的に増加する。
書込動作においては、まず、図２、図３（ａ）に示すように、保持トランジスタＴ２の制御端子ＴＭｈにオンレベル（ハイレベル）の保持制御信号Ｓhldを印加して保持トランジスタＴ２をオン動作させる。これにより、駆動トランジスタＴ１のゲート−ドレイン間を接続（短絡）して駆動トランジスタＴ１をダイオード接続状態に設定する。
続いて、電源端子ＴＭｖ端子に書込動作のための第１の電源電圧Ｖccwを印加し、データ端子ＴＭｄに表示データの階調値に対応したデータ電圧Ｖdataを印加する。このとき、駆動トランジスタＴ１のドレイン−ソース間にはドレイン−ソース間の電位差（Ｖccw−Ｖdata）に応じた電流Ｉdsが流れる。このデータ電圧Ｖdataは、ドレイン−ソース間に流れる電流Ｉdsが、有機ＥＬ素子ＯＬＥＤが表示データの階調値に応じた輝度階調で発光するために必要な電流値となるための電圧値に設定される。
このとき、駆動トランジスタＴ１がダイオード接続されているため、図３（ｂ）に示すように、駆動トランジスタＴ１のドレイン・ソース間電圧Ｖdsはゲート・ソース間電圧Ｖgsに等しく、（２）式に示すようになる。
Ｖds＝Ｖgs＝Ｖccw−Ｖdata・・・（２）
そして、このゲート・ソース間電圧ＶgsがキャパシタＣｘに書き込まれる（充電される）。
ここで、第１の電源電圧Ｖccwの値に必要な条件について説明する。駆動トランジスタＴ１はｎチャネル型であるため、ドレイン・ソース間電流Ｉdsが流れるためには、駆動トランジスタＴ１のゲート電位はソース電位に対し正（高電位）でなければならず、ゲート電位はドレイン電位に等しく、第１の電源電圧Ｖccwであり、ソース電位はデータ電圧Ｖdataであるから、（３）式の関係が成立しなければならない。
Ｖdata＜Ｖccw・・・（３）
また、接点Ｎ２はデータ端子ＴＭｄに接続されていると共に有機ＥＬ素子ＯＬＥＤのアノード端子に接続されており、書込時には有機ＥＬ素子ＯＬＥＤを消灯状態とするために、接点Ｎ２の電位Ｖdataは、有機ＥＬ素子ＯＬＥＤのカソード側端子ＴＭｃの電圧Ｖssとの電位差が、有機ＥＬ素子ＯＬＥＤの発光しきい値電圧Ｖth_oled以下でなければならないから、接点Ｎ２の電位Ｖdataは（４）式を満たさなければならない。
Ｖdata−Ｖss≦Ｖth_oled・・・（４）
ここでＶssを接地電位０Ｖとすると、（５）式となる。
Ｖdata≦Ｖth_oled・・・（５）
次に、（２）式と（５）式より（６）式が得られ、
Ｖccw−Ｖgs≦Ｖth_oled・・・（６）
さらに（１）式より、Ｖgs＝Ｖds＝Ｖth＋Ｖeff_gsであるから、（７）式が得られる。
Ｖccw≦Ｖth_oled＋Ｖth＋Ｖeff_gs・・・（７）
ここで、（７）式はＶeff_gs＝0でも成り立つことが必要であるから、Ｖeff_gs＝0とすると、（８）式が得られる。
Ｖdata＜Ｖccw≦Ｖth_oled＋Ｖth・・・（８）
すなわち、書込動作時において、第１の電源電圧Ｖccwの値は、ダイオード接続の状態において、（８）式の関係を満たす値に設定されなければならない。
次に、駆動履歴に伴う駆動トランジスタＴ１及び有機ＥＬ素子ＯＬＥＤの特性変化の影響について説明する。
駆動トランジスタＴ１のしきい値電圧Ｖthは駆動履歴に従って増大することが知られている。図４（ａ）に示す破線ＳＰw2は、駆動履歴により特性変化が生じたときの特性線の一例を示し、ΔＶthはしきい値電圧Ｖthの変化量を示す。図に示すように、駆動トランジスタＴ１の駆動履歴に従う特性変動は、初期の特性線をほぼ平行移動した形に変化する。このため、表示データの階調値に応じた階調電流（ドレイン・ソース間電流Ｉds）を得るために必要なデータ電圧Ｖdataの値は、しきい値電圧Ｖthの変化量ΔＶth分だけ増加させなければならない。
また、有機ＥＬ素子ＯＬＥＤは駆動履歴に従い高抵抗化することが知られている。図４（ｂ）に示す一点鎖線ＳＰe2は、駆動履歴に伴って特性変化が生じたときの特性線の一例を示し、有機ＥＬ素子ＯＬＥＤの駆動履歴に従う高抵抗化による特性変動は、初期の特性線に対して、概ね、駆動電圧Ｖoledに対する駆動電流Ｉoledの増加率が減少する方向に変化する。すなわち、有機ＥＬ素子ＯＬＥＤが表示データの階調値に応じた輝度階調で発光するために必要な駆動電流Ｉoledを流すため駆動電圧Ｖoledは、特性線ＳＰe2−特性線ＳＰｅ分だけ増加する。この増加分は、図４（ｂ）中のΔＶoled maxに示すように、駆動電流Ｉoledが最大値Ｉoled(max)となる最高階調時において最大となる。
（保持動作）
図５は、表示画素の保持動作時における動作状態を示す概略説明図であり、図６は、表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。保持動作では、図２、図５（ａ）に示すように、制御端子ＴＭｈにオフレベル（ローレベル）の保持制御信号Ｓhldを印加して保持トランジスタＴ２をオフ動作させることにより、駆動トランジスタＴ１のゲート−ドレイン間を遮断（非接続状態に）してダイオード接続を解除する。これにより、図５（ｂ）に示すように、上記書込動作においてキャパシタＣｘに充電された駆動トランジスタＴ１のドレイン・ソース間の電圧Ｖds（＝ゲート・ソース間電圧Ｖgs）が保持される。
図６中に示す実線ＳＰｈは、駆動トランジスタＴ１のダイオード接続を解除し、ゲート・ソース間電圧Ｖgsを一定電圧（例えば、保持動作期間にキャパシタＣｘに保持された電圧）としたときの特性線である。また、図６中に示す破線ＳＰｗは駆動トランジスタＴ１をダイオード接続したときの特性線である。保持時の動作点ＰＭｈはダイオード接続したときの特性線ＳＰｗとダイオード接続を解除したときの特性線ＳＰｈの交点となる。
図６中に示す一点鎖線ＳＰｏは特性線ＳＰｗ−Ｖthとして導かれたものであり、一点鎖線ＳＰｏと特性線ＳＰｈとの交点Ｐｏはピンチオフ電圧Ｖpoを示す。ここで、図６に示すように、特性線ＳＰｈにおいて、ドレイン・ソース間電圧Ｖdsが０Ｖからピンチオフ電圧Ｖpoまでの領域は不飽和領域となり、ドレイン・ソース間電圧Ｖdsがピンチオフ電圧Ｖpo以上の領域は飽和領域となる。
（発光動作）
図７は、表示画素の発光動作時における動作状態を示す概略説明図であり、図８は表示画素の発光動作時における駆動トランジスタの動作特性を示す特性図、及び、有機ＥＬ素子の負荷特性を示す特性図である。
図２、図７（ａ）に示すように、制御端子ＴＭｈにオフレベル（ローレベル）の保持制御信号Ｓhldを印加した状態（ダイオード接続状態を解除した状態）を維持し、電源端子ＴＭｖの端子電圧Ｖccを書込みのための第１の電源電圧Ｖccwから発光のための第２の電源電圧Ｖcceに切り替える。この結果、駆動トランジスタＴ１のドレイン−ソース間にはキャパシタＣｘに保持された電圧成分Ｖgsに応じた電流Ｉdsが流れ、この電流が有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤは、供給された電流の値に応じた輝度で発光動作をする。
図８（ａ）に示す実線ＳＰｈは、ゲート・ソース間電圧Ｖgsを一定電圧（例えば、保持動作期間から発光動作期間にわたってキャパシタＣｘに保持された電圧）としたときの駆動トランジスタＴ１の特性線である。また、実線ＳＰｅは有機ＥＬ素子ＯＬＥＤの負荷線を示し、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間の電位差、すなわちＶcce−Ｖssの値を基準として有機ＥＬ素子ＯＬＥＤの駆動電圧Ｖoled−駆動電流Ｉoled特性が逆向きにプロットされたものである。
発光動作時の駆動トランジスタＴ１の動作点は、保持動作時のＰＭｈから駆動トランジスタＴ１の特性線ＳＰｈと有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの交点であるＰＭｅに移動する。ここで、動作点ＰＭｅは、図８（ａ）に示すように、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間にＶcce−Ｖssの電圧が印加された状態で、この電圧が駆動トランジスタＴ１のソース−ドレイン間と有機ＥＬ素子ＯＬＥＤのアノード−カソード間で分配されるポイントを表している。すなわち、動作点ＰＭｅにおいて、駆動トランジスタＴ１のソース−ドレイン間に電圧Ｖdsが印加され、有機ＥＬ素子ＯＬＥＤのアノード−カソード間には駆動電圧Ｖoledが印加される。
ここで、書込動作時の駆動トランジスタＴ１のドレイン−ソース間に流す電流Ｉds（期待値電流）と発光動作時に有機ＥＬ素子ＯＬＥＤに供給される駆動電流Ｉoledが変わらないようにするために、動作点ＰＭｅは特性線上の飽和領域内に維持されていなければならない。Ｖoledは最高階調時に最大Ｖoled(max)となる。よって前述したＰＭｅを飽和領域内に維持するためには、第２の電源電圧Ｖcceの値は（９）式の条件を満たさなければならない。
Ｖcce−Ｖss≧Ｖpo＋Ｖoled(max)・・・（９）
ここでＶssを接地電位０Ｖとすると（１０）式となる。
Ｖcce≧Ｖpo＋Ｖoled(max)・・・（１０）
＜有機素子特性の変動と電圧−電流特性との関係＞
図４（ｂ）に示したように、有機ＥＬ素子ＯＬＥＤは駆動履歴に従って高抵抗化し、駆動電圧Ｖoledに対する駆動電流Ｉoledの増加率が減少する方向に変化する。すなわち、図８（ａ）に示す有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの傾きが減少する方向に変化する。図８（ｂ）はこの有機ＥＬ素子ＯＬＥＤの負荷線ＳＰｅの駆動履歴に従った変化を記入したものであり、負荷線はＳＰｅ→ＳＰe2→ＳＰe3の変化を生じる。結果としてそのため、駆動トランジスタＴ１の動作点は、駆動履歴に伴い駆動トランジスタＴ１の特性線ＳＰｈ上をＰＭｅ→ＰＭe2→ＰＭe3方向に移動する。
このとき、動作点が特性線上の飽和領域内にある間（ＰＭｅ→ＰＭe2）は、駆動電流Ｉoledは書込動作時の期待値電流の値を維持するが、不飽和領域に入ってしまうと（ＰＭe3）駆動電流Ｉoledは書込動作時の期待値電流より減少してしまい、つまり、有機ＥＬ素子ＯＬＥＤに流れる駆動電流Ｉoledの電流値が書込動作時の期待値電流の電流値との差が明らかに異なってしまうため表示特性が変わってしまう。図８（ｂ）においてピンチオフ点Ｐｏは不飽和領域と飽和領域の境界にあり、すなわち発光時の動作点ＰＭｅとＰｏ間の電位差は、有機ＥＬの高抵抗化に対し発光時のＯＬＥＤ駆動電流を維持するための補償マージンとなる。言い換えると、各Ｉoledレベルにおいてピンチオフ点の軌跡ＳＰｏと有機ＥＬ素子の負荷線ＳＰｅに挟まれた、駆動トランジスタの特性線ＳＰｈ上電位差が補償マージンとなる。図８（ｂ）に示すように、この補償マージンは駆動電流Ｉoledの値の増大に伴って減少し、電源端子ＴＭｖと有機ＥＬ素子ＯＬＥＤのカソード端子ＴＭｃ間に印加された電圧Ｖcce−Ｖssの増加に伴い増大する。
＜ＴＦＴ素子特性の変動と電圧−電流特性との関係＞
ところで、上述した表示画素（画素回路部）に適用されるトランジスタを用いた電圧階調制御においては、予め初期に設定されたトランジスタのドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの特性（初期特性）によりデータ電圧Ｖdataを設定しているが、図４（ａ）に示すように、駆動履歴に応じてしきい値電圧：Ｖthが増大し、発光素子（有機ＥＬ素子ＯＬＥＤ）に供給される発光駆動電流の電流値が表示データ（データ電圧）に対応しなくなり、適切な輝度階調で発光動作することができなくなる。特に、トランジスタとしてアモルファスシリコントランジスタを適用した場合、素子特性の変動が顕著に生じることが知られている。
ここでは、表１に示すような設計値を有するアモルファスシリコントランジスタにおいて、２５６階調の表示動作を行う場合における、ドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsの初期特性（電圧−電流特性）の一例を示す。
Figure 0004222426
ｎチャネル型アモルファスシリコントランジスタにおける電圧−電流特性、すなわち図４（ａ）に示すドレイン・ソース間電圧Ｖdsとドレイン・ソース間電流Ｉdsとの関係には、駆動履歴や経時変化に伴うゲート絶縁膜へのキャリヤトラップによるゲート電界の相殺に起因したＶthの増大（初期状態：ＳＰｗから高電圧側：ＳＰw2へのシフト）が生じる。これによりアモルファスシリコントランジスタに印加したドレイン・ソース間電圧Ｖdsを一定とした場合に、ドレイン・ソース間電流Ｉdsは減少し、発光素子の輝度が低下する。
この素子特性の変動においては主にしきい値電圧Ｖthが増大し、アモルファスシリコントランジスタの電圧−電流特性線（Ｖ−Ｉ特性線）は初期状態における特性線をほぼ平行移動した形となるため、シフト後のＶ−Ｉ特性線ＳＰw2は、初期状態におけるＶ−Ｉ特性線ＳＰｗのドレイン・ソース間電圧Ｖdsに対して、しきい値電圧Ｖthの変化量ΔＶth（図中では、約２Ｖ）に対応する一定の電圧（後述するオフセット電圧Ｖofstに相当する）を一義的に加算した場合（すなわち、Ｖ−Ｉ特性線ＳＰｗをΔＶthだけ平行移動させた場合）の電圧−電流特性に略一致することができる。
これは、換言すると、表示画素（画素回路部ＤＣｘ）への表示データの書込動作に際し、当該表示画素に設けられた駆動トランジスタＴ１の素子特性（しきい値電圧）の変化量ΔＶに対応する一定の電圧（オフセット電圧Ｖofst）を加算して補正したデータ電圧（後述する補正階調電圧Ｖpixに相当する）を、駆動トランジスタＴ１のソース端子（接点Ｎ２）に印加することにより、当該駆動トランジスタＴ１のしきい値電圧Ｖthの変動に起因する電圧−電流特性のシフトを補償して、表示データに応じた電流値を有する駆動電流Ｉemを有機ＥＬ素子ＯＬＥＤに流すことができ、所望の輝度階調で発光動作させることができることを意味する。
なお、保持制御信号Ｓhldをオンレベルからオフレベルに切り換える保持動作と、電源電圧Ｖccを電圧Ｖccwから電圧Ｖcceに切り換える発光動作とを、同期して行ってもよい。
＜第１の実施形態＞
以下、上述したような画素回路部の要部構成を含む複数の表示画素が２次元配列された表示パネルを備えた表示装置の全体構成を示して具体的に説明する。
＜表示装置＞
図９は、本発明に係る表示装置の第１の実施形態を示す概略構成図である。図１０は、本実施形態に係る表示装置に適用可能なデータドライバ及び表示画素（画素駆動回路及び発光素子）の一例を示す要部構成図である。なお、図１０においては、上述した画素回路部ＤＣｘ（図１参照）に対応する回路構成の符号を併記して示す。また、図１０においては、説明の都合上、データドライバの各構成間で送出される各種の信号やデータ、及び、印加される電流や電圧のすべてについて便宜的に矢印で示すが、後述するように、これらの信号やデータ、電流や電圧が同時に送出又は印加されるとは限らない。
図９、図１０に示すように、本実施形態に係る表示装置１００は、例えば、行方向（図面左右方向）に配設された複数の選択ラインＬｓと列方向（図面上下方向）に配設された複数のデータラインＬｄとの各交点近傍に、上述した画素回路部ＤＣｘの要部構成（図１参照）を含む複数の表示画素ＰＩＸがｎ行×ｍ列（ｎ、ｍは、任意の正の整数）からなるマトリクス状に配列された表示領域１１０と、各選択ラインＬｓに所定のタイミングで選択信号Ｓselを印加する選択ドライバ１２０と、選択ラインＬｓに並行して行方向に配設された複数の電源電圧ラインＬｖに所定のタイミングで所定の電圧レベルの電源電圧Ｖccを印加する電源ドライバ１３０と、各データラインＬｄに所定のタイミングで階調信号（補正階調電圧Ｖpix）を供給するデータドライバ（表示駆動装置）１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０の動作状態を制御する選択制御信号、電源制御信号及びデータ制御信号を生成して出力するシステムコントローラ１５０と、例えば表示装置１００の外部から供給される映像信号に基づいて、デジタル信号からなる表示データ（輝度階調データ）を生成してデータドライバ１４０に供給するとともに、該表示データに基づいて表示領域１１０に画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成して上記システムコントローラ１５０に供給する表示信号生成回路１６０と、表示領域１１０、選択ドライバ１２０、データドライバ１４０が設けられている基板からなる表示パネル１７０と、を備えている。
なお、電源ドライバ１３０は、表示パネル１７０外でフィルム基板を介して接続されるが、表示パネル１７０上に配置されてもよい。データドライバ１４０は一部が、表示パネル１７０に設けられ、残りの一部が表示パネル１７０外でフィルム基板を介して接続されている構造であってもよい。このとき、表示パネル１７０内のデータドライバ１４０の一部は、ＩＣチップであってもよいし、後述する画素回路部ＤＣｘの各トランジスタと一括して製造されるトランジスタによって構成されていてもよい。
また、選択ドライバ１２０は、ＩＣチップであってもよいし、後述する画素回路部ＤＣｘの各トランジスタと一括して製造されるトランジスタによって構成されていてもよい。
以下、上記各構成について説明する。
（表示パネル）
本実施形態に係る表示装置１００においては、表示パネル１７０の中央に位置する表示領域１１０にマトリクス状に配列される複数の表示画素ＰＩＸが設けられている。複数の表示画素ＰＩＸは、例えば図９に示すように、表示領域１１０の上方領域（図中上方に位置）と下方領域（図中下方に位置）とにグループ分けされ、各グループに含まれる表示画素ＰＩＸが、各々、分岐した個別の電源電圧ラインＬｖに接続されている。そして、上方領域のグループの各電源電圧ラインＬｖは、第１電源電圧ラインＬｖ１に接続されており、下方領域のグループの各電源電圧ラインＬｖは、第２電源電圧ラインＬｖ２に接続され、第１電源電圧ラインＬｖ１及び第２電源電圧ラインＬｖ２は、互いに電気的に独立して電源ドライバ１３０に接続されている。すなわち、表示領域１１０の上方領域の１〜ｎ／２行目（ここではｎは偶数）の表示画素ＰＩＸに対して第１電源電圧ラインＬｖ１を介して共通に印加される電源電圧Ｖccと、下方領域の１＋ｎ／２〜ｎ行目の表示画素ＰＩＸに対して第２電源電圧ラインＬｖ２を介して共通に印加される電源電圧Ｖccは、電源ドライバ１３０により異なるタイミングで独立して出力される。
（表示画素）
本実施形態に適用される表示画素ＰＩＸは、選択ドライバ１２０に接続された選択ラインＬｓとデータドライバ１４０に接続されたデータラインＬｄとの交点近傍に配置され、例えば図１０に示すように、電流駆動型の発光素子である有機ＥＬ素子ＯＬＥＤと、上述した画素回路部ＤＣｘの要部構成（図１参照）を含み、有機ＥＬ素子ＯＬＥＤを発光駆動するため発光駆動電流を生成する画素駆動回路ＤＣと、を備えている。
画素駆動回路ＤＣは、例えば、ゲート端子が選択ラインＬｓに、ドレイン端子が電源電圧ラインＬｖに、ソース端子が接点Ｎ１１に各々接続されたトランジスタＴｒ１１（ダイオード接続用トランジスタ）と、ゲート端子が選択ラインＬsに、ソース端子がデータラインＬｄに、ドレイン端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１２（選択トランジスタ）と、ゲート端子が接点Ｎ１１に、ドレイン端子が電源電圧ラインＬｖに、ソース端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１３（駆動トランジスタ）と、接点Ｎ１１及び接点Ｎ１２間（トランジスタＴｒ１３のゲート−ソース端子間）に接続されたキャパシタＣｓと、を備えている。
ここで、トランジスタＴｒ１３は上述した画素回路部ＤＣｘの要部構成（図１）に示した駆動トランジスタＴ１に対応し、また、トランジスタＴｒ１１は保持トランジスタＴ２に対応し、キャパシタＣｓはキャパシタＣｘに対応し、接点Ｎ１１及びＮ１２は各々接点Ｎ１及び接点Ｎ２に対応する。また、選択ドライバ１２０から選択ラインＬｓに印加される選択信号Ｓselは、上述した保持制御信号Ｓhldに対応し、データドライバ１４０からデータラインＬｄに印加される階調信号（補正階調電圧Ｖpix）は、上述したデータ電圧Ｖdataに対応する。
また、有機ＥＬ素子ＯＬＥＤは、アノード端子が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子ＴＭｃには一定の低電圧である基準電圧Ｖssが印加されている。ここで、後述する表示装置の駆動制御動作において、表示データに応じた階調信号（補正階調電圧Ｖpix）が画素駆動回路ＤＣに供給される書込動作期間においては、データドライバ１４０から印加される補正階調電圧Ｖpix、基準電圧Ｖss、発光動作期間に電源電圧ラインＬｖに印加される高電位の電源電圧Ｖcc（＝Ｖcce）は、上述した（３）〜（１０）式の関係を満たしており、故に書込時に有機ＥＬ素子ＯＬＥＤが点灯することはない。
また、キャパシタＣｓは、トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間にトランジスタＴｒ１３以外の容量素子を接続したものであってもよく、これら両方であってもよい。
なお、トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、例えば全てｎチャネル型の電界効果型トランジスタにより構成することにより、ｎチャネル型のアモルファスシリコン薄膜トランジスタを適用することができる。この場合、すでに確立されたアモルファスシリコン製造技術を用いて、素子特性（電子移動度等）の安定したアモルファスシリコン薄膜トランジスタからなる画素駆動回路ＤＣを比較的簡易な製造プロセスで製造することができる。以下の説明においては、トランジスタＴｒ１１〜Ｔｒ１３として全てｎチャネル型の薄膜トランジスタを適用した場合について説明する。
また、表示画素ＰＩＸ（画素駆動回路ＤＣ）の回路構成については、図１０に示したものに限定されるものではなく、少なくとも図１に示したような駆動トランジスタＴ１、保持トランジスタＴ２及びキャパシタＣｘに対応する素子を備え、駆動トランジスタＴ１の電流路が電流駆動型の発光素子（有機ＥＬ素子ＯＬＥＤ）に直列に接続されたものであれば、他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子についても、有機ＥＬ素子ＯＬＥＤに限定されるものではなく、発光ダイオード等の他の電流駆動型の発光素子であってもよい。
（選択ドライバ）
選択ドライバ１２０は、システムコントローラ１５０から供給される選択制御信号に基づいて、各選択ラインＬｓに選択レベル（図１０に示した表示画素ＰＩＸにおいては、ハイレベル）の選択信号Ｓselを印加することにより、各行ごとの表示画素ＰＩＸを選択状態及び非選択状態のいずれかに設定する。具体的には、各行の表示画素ＰＩＸについて、少なくとも、後述するプリチャージ期間、過渡応答期間及び書込動作期間を含む選択期間中、オンレベル（ハイレベル）の選択信号Ｓselを当該行の選択ラインＬｓに印加する動作を、各行ごとに所定のタイミングで順次実行することにより、各行の表示画素ＰＩＸを順次選択状態に設定する。
なお、選択ドライバ１２０は、例えば、後述するシステムコントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル）に変換して、各行の選択ラインＬｓに選択信号Ｓselとして順次出力する出力回路部（出力バッファ）と、を備えたものを適用することができる。ここで、選択ドライバ１２０の駆動周波数がアモルファスシリコントランジスタでの動作が可能な範囲であれば、選択ドライバ１２０に含まれるトランジスタの一部又は全部を画素駆動回路ＤＣ内のトランジスタＴｒ１１〜Ｔｒ１３とともに一括してアモルファスシリコントランジスタとして製造してもよい。
（電源ドライバ）
電源ドライバ１３０は、システムコントローラ１５０から供給される電源制御信号に基づいて、各電源電圧ラインＬｖに、少なくとも、後述するプリチャージ期間、過渡応答期間及び書込期間を含む選択期間においては、低電位の電源電圧Ｖcc（＝Ｖccw：第１の電源電圧）を印加し、発光動作期間においては、低電位の電源電圧Ｖccwより高電位の電源電圧Ｖcc（＝Ｖcce：第２の電源電圧）を印加する。
ここで、本実施形態においては、図９に示すように、表示画素ＰＩＸが例えば表示領域１１０の上方領域と下方領域とにグループ分けされ、グループごとに分岐した個別の電源電圧ラインＬｖが配設されているので、電源ドライバ１３０は、上方領域のグループの動作期間においては、第１電源電圧ラインＬｖ１を介して、上方領域に配列された表示画素ＰＩＸに対して電源電圧Ｖccを出力し、下方領域のグループの動作期間においては、第２電源電圧ラインＬｖ２を介して、下方領域に配列された表示画素ＰＩＸに対して電源電圧Ｖccを出力する。
なお、電源ドライバ１３０は、例えば、システムコントローラ１５０から供給される電源制御信号に基づいて、各領域（グループ）の電源電圧ラインＬｖに対応するタイミング信号を生成するタイミングジェネレータ（例えばシフト信号を順次出力するシフトレジスタ等）と、タイミング信号を所定の電圧レベル（電圧値Ｖccw、Ｖcce）に変換して、各領域の電源電圧ラインＬｖに電源電圧Ｖccとして出力する出力回路部と、を備えたものを適用することができる。第１電源電圧ラインＬｖ１及び第２電源電圧ラインＬｖ２のように本数が少なければ、電源ドライバ１３０を表示パネル１７０に配置せずに、システムコントローラ１５０の一部に配置してもよい。
（データドライバ）
データドライバ１４０は、後述する表示信号生成回路１６０から供給される表示画素ＰＩＸごとの表示データ（輝度階調データ）に応じた信号電圧（原階調電圧Ｖorg）を補正して、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に設けられた発光駆動用のトランジスタＴｒ１３（駆動トランジスタＴ１に相当する）の経時的に変動する素子特性（しきい値電圧）に対応したデータ電圧（補正階調電圧Ｖpix）を生成し、データラインＬｄを介して各表示画素ＰＩＸに供給する。
データドライバ１４０は、例えば図１０に示すように、シフトレジスタ・データレジスタ部１４１と、階調電圧生成部（原階調信号生成部）１４２と、電圧変換部（電圧読取部）１４３と、電圧加減演算部（補正階調信号生成部）１４４と、接続経路切換スイッチ（以下、「切換スイッチ」と略記する）ＳＷ１〜ＳＷ４と、を備えている。ここで、階調電圧生成部１４２、電圧変換部１４３、電圧加減演算部１４４及び切換スイッチＳＷ１〜ＳＷ４は、各列のデータラインＬｄごとに設けられ、本実施形態に係る表示装置１００においては、ｍ組設けられている。また、電圧読取部１４５は、電圧変換部１４３、切換スイッチＳＷ２及びＳＷ３、電圧変換部１４３と切換スイッチＳＷ２との間の配線、切換スイッチＳＷ２とデータラインＬｄとの間の配線、電圧変換部１４３と切換スイッチＳＷ３との間の配線、切換スイッチＳＷ３とデータラインＬｄとの間の配線を備えている。なお、データラインＬｄから切換スイッチＳＷ１までの配線抵抗及び容量、データラインＬｄから切換スイッチＳＷ２までの配線抵抗及び容量、データラインＬｄから切換スイッチＳＷ３までの配線抵抗及び容量、並びにデータラインＬｄから切換スイッチＳＷ４までの配線抵抗及び容量は、それぞれ互いに実質的に等しいように設定されている。したがって、データラインＬｄによる電圧降下は、切換スイッチＳＷ１〜ＳＷ４のいずれでも等しくなる。
シフトレジスタ・データレジスタ部１４１は、例えば、システムコントローラ１５０から供給されるデータ制御信号に基づいて、シフト信号を順次出力するシフトレジスタと、該シフト信号に基づいて、表示信号生成回路１６０からシリアルデータとして順次供給される、表示領域１１０の１行分の表示画素ＰＩＸに対応した表示データ（輝度階調データ）を順次取り込み、列ごとに設けられた階調電圧生成部１４２に並列的に転送するデータレジスタと、を備えている。
階調電圧生成部１４２は、上記シフトレジスタ・データレジスタ部１４１を介して取り込まれた各表示画素ＰＩＸの表示データに基づいた輝度階調で有機ＥＬ素子ＯＬＥＤを発光動作、又は、無発光動作（黒表示動作）させるための輝度階調に応じた電圧値を有する原階調電圧（原階調信号）Ｖorgを生成して出力する。
ここで、階調電圧生成部１４２により生成される原階調電圧Ｖorgは、有機ＥＬ素子ＯＬＥＤを表示データに応じた輝度階調で発光動作或いは無発光動作させることができる電圧値であって、且つ有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加される電圧であって、トランジスタＴｒ１３のしきい値電圧分が加わっていない。すなわち、後述するように、トランジスタＴｒ１３が上述したＶ−Ｉ特性線ＳＰｗの状態（しきい値変動や各トランジスタＴｒ１３のしきい値のばらつき）において、トランジスタＴｒ１３に表示データに応じた輝度階調の電流が流れるような電源電圧ラインＬｖとデータラインＬｄとの間の電位差が生じるように、原階調電圧ＶorgにトランジスタＴｒ１３のしきい値電圧Ｖthを加えられた電圧の絶対値を、データラインＬｄに出力する。このとき、以降本実施形態で説明する書込動作において、電源電圧ラインＬｖからデータラインＬｄに電流が流れる引き込み電流であれば、上記加算された電圧に−１の係数を掛けて出力し、本実施形態で詳述してはいないが、データラインＬｄから電源電圧ラインＬｖに電流が流れる押し込み電流となるような回路構造であれば、上記加算された電圧に係数を掛けることなくデータラインＬｄに加算された電圧を出力する。なお、原階調電圧Ｖorgは表示データが高輝度階調になるほど高い正電圧（≧０Ｖ）になるように設定されている。
なお、階調電圧生成部１４２は、例えば、図示を省略した電源供給部から供給される階調基準電圧（表示データに含まれる輝度階調値の階調数に応じた基準電圧）に基づいて、上記表示データのデジタル信号電圧を、アナログ信号電圧に変換するデジタル−アナログ変換器（Ｄ／Ａコンバータ；ＤＡＣ）と、所定のタイミングで当該アナログ信号電圧を上記原階調電圧Ｖorgとして出力する出力回路と、を備えたものを適用することができる。
電圧変換部１４３は、データラインＬｄに所定のプリチャージ電圧を印加して、過渡応答期間（自然緩和期間）内に複数の異なる所定の時間経過時（第１の読取タイミングｔ１、第２の読取タイミングｔ２）の当該データラインＬｄの電位（第１の参照電圧Ｖref(t1)、第２の参照電圧Ｖref(t2)）を読み取り、各表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３（駆動トランジスタ）の変動後のしきい値電圧を推定するための、係数ａと上記データラインＬｄの電位の差分（第１の参照電圧Ｖref(t1)と第２の参照電圧Ｖref(t2)の差分電圧）ΔＶrefとの積である第１の補償電圧成分ａ・ΔＶref（係数ａは任意の数）を生成して、後述する電圧加減演算部１４４に出力する。
ここで、画素駆動回路ＤＣが図１０に示す回路構成を有する場合においては、書込動作時にデータラインＬｄに流れる電流を、データラインＬｄからデータドライバ１４０方向に引き込むように設定されるので、生成される第１の補償電圧成分ａ・ΔＶrefも、電源電圧ラインＬｖから、画素駆動回路ＤＣのトランジスタＴｒ１３のドレイン−ソース間、トランジスタＴｒ１２のドレイン−ソース間、データラインＬｄを介して電流が流れるような電圧（ａ・ΔＶref＜Ｖccw−Ｖth１−Ｖth２）になるように設定される。Ｖth１、Ｖth２は、それぞれトランジスタＴｒ１３、トランジスタＴｒ１２のしきい値である。
電圧加減演算部（演算回路部）１４４は、階調電圧生成部１４２から出力される原階調電圧Ｖorgと、電圧変換部１４３から出力される第１の補償電圧成分ａ・ΔＶrefと、トランジスタＴｒ１３のしきい値電圧Ｖthの変動特性等に基づいて予め設定された第２の補償電圧成分Ｖofstとをアナログ的（階調電圧生成部１４２がＤ／Ａコンバータを備えている場合）に加減算して、その演算結果となる電圧成分を補正階調電圧（補正階調信号）Ｖpixとして表示領域１１０の列方向に配設されたデータラインＬｄに出力する。具体的には、電圧加減演算部１４４は、後述する書込動作（補正階調電圧印加動作）において、下記（１１）式を満たすように補正階調電圧Ｖpixを設定する。
Ｖpix＝ａ・ΔＶref−Ｖorg＋Ｖofst・・・（１１）
切換スイッチＳＷ１〜ＳＷ４は、いずれもシステムコントローラ１５０から供給されるデータ制御信号に基づいて、オン動作又はオフ動作する。切換スイッチＳＷ１は、データラインＬｄと電圧加減演算部１４４との間に設けられ、電圧加減演算部１４４からデータラインＬｄへの上記補正階調電圧Ｖpixの印加タイミングを制御する。また、切換スイッチＳＷ２、ＳＷ３は、データラインＬｄと電圧変換部１４３との間に並列に設けられた接続経路の各々に設けられ、電圧変換部１４３による異なるタイミングにおけるデータラインＬｄの電位の読取動作を制御する。また、切換スイッチＳＷ４は、データラインＬｄとプリチャージ電圧Ｖpreの印加端子（プリチャージ電圧源）との間に設けられ、データラインＬｄへのプリチャージ電圧Ｖpreの印加タイミングを制御する。切換スイッチＳＷ１〜ＳＷ４は、互いに抵抗及び容量が等しいことが好ましい。
（システムコントローラ）
システムコントローラ１５０は、選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０の各々に対して、動作状態を制御する選択制御信号、電源制御信号及びデータ制御信号を生成して出力することにより、各ドライバを所定のタイミングで動作させて、選択信号Ｓsel、電源電圧Ｖcc及び補正階調電圧Ｖpixを生成して出力させ、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に対する一連の駆動制御動作（プリチャージ動作、過渡応答及び参照電圧読取動作を有する補正階調電圧設定動作、書込動作、保持動作、並びに、発光動作）を実行させて、映像信号に基づく画像情報を表示領域１１０に表示させる制御を行う。
（表示信号生成回路）
表示信号生成回路１６０は、例えば表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示領域１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる表示データ（輝度階調データ）としてデータドライバ１４０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほかに、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、選択ドライバ１２０や電源ドライバ１３０、データドライバ１４０に対して個別に供給する各制御信号を生成する。
＜表示装置の駆動方法＞
次に、本実施形態に係る表示装置における駆動方法について説明する。
図１１は、本実施形態に係る表示装置における駆動方法の一例を示すタイミングチャートであり、図１２は、本実施形態に係る表示装置における駆動方法に適用される選択動作の一具体例を示すタイミングチャートである。ここでは、説明の都合上、表示領域１１０にマトリクス状に配列された表示画素ＰＩＸのうち、ｉ行ｊ列、及び、（ｉ＋１）行ｊ列（ｉは１≦ｉ≦ｎとなる正の整数、ｊは１≦ｊ≦ｍとなる正の整数）の表示画素ＰＩＸを、表示データに応じた輝度階調で発光動作させる場合のタイミングチャートを示す。
本実施形態に係る表示装置１００の駆動制御動作は、例えば図１１に示すように、ｉ行及び（ｉ＋１）行を含む例えば上方領域、下方領域いずれかのグループの表示画素ＰＩＸにおいて、所定の１処理サイクル期間Ｔcyc内に、各列のデータラインＬｄに所定のプリチャージ電圧Ｖpreを印加し、各行ごとに電源電圧ラインＬｖから画素駆動回路ＤＣを介してデータラインＬｄにプリチャージ電流Ｉpreを流した後、プリチャージ電圧Ｖpreの印加を停止して、停止から後述する所定時間経過時における電位であって、且つ各表示画素ＰＩＸの画素駆動回路ＤＣ、特に経時的に変動したり、画素ごとにばらついている発光駆動用のトランジスタＴｒ１３（駆動トランジスタ）の素子特性（しきい値電圧Ｖth）に応じて変位する第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)を読み取り、表示信号生成回路１６０から供給される各表示画素ＰＩＸごとの表示データに応じた原階調電圧Ｖorgを、当該第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)の差分電圧ΔＶrefに基づいて設定された補償電圧にしたがって補正した電圧であって、且つ変動後の上記素子特性（しきい値電圧）に対応した補正階調電圧Ｖpixを生成する補正階調電圧設定動作（補正階調電圧設定動作期間Ｔdet）と、各データラインＬｄに補正階調電圧Ｖpixを出力して各表示画素ＰＩＸに補正階調電圧Ｖpixに基づいた書込電流（トランジスタＴｒ１３のドレイン・ソース間電流Ｉds）を流す書込動作（書込動作期間Ｔwrt）と、該階調電圧書込動作により表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１３のゲート−ソース間に書き込み設定された、上記補正階調電圧Ｖpixに応じた電圧成分、つまりトランジスタＴｒ１３が書込電流を流す程度の電荷をキャパシタＣｓに充電して保持する保持動作（保持動作期間Ｔhld）と、該保持動作によりキャパシタＣｓに保持された電圧成分に基づいて、トランジスタＴｒ１３の素子特性の変動の影響が補償され、表示データに応じた電流値を有する発光駆動電流Ｉemを有機ＥＬ素子ＯＬＥＤに流して、所望の輝度階調で発光させる発光動作（発光動作期間Ｔem）と、を実行するように設定されている（Ｔcyc≧Ｔdet＋Ｔwrt＋Ｔhld＋Ｔem）。ここで、第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)のｔ１及びｔ２は互いに異なる読取タイミング（時刻）を意味する。なお、発光動作期間Ｔemに有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流Ｉemの電流値は、書込動作期間Ｔwrtに画素駆動回路ＤＣに設けられたトランジスタＴｒ１３のドレイン・ソース間電流Ｉdsの電流値にしたがっており、好ましくは互いに電流値が一致している。
ここで、上記補正階調電圧設定動作期間Ｔdetにおいては、電源電圧ラインＬｖに電源電圧Ｖccwが印加された状態で、図１２に示すように、補正階調電圧設定動作として、データドライバ１４０から各データラインＬｄに所定の電位のプリチャージ電圧Ｖpreを印加して、特定の行（例えばｉ行目）の複数の表示画素ＰＩＸの画素駆動回路ＤＣのトランジスタＴｒ１３にそれぞれプリチャージ電圧Ｖpreに応じたドレイン・ソース間電流Ｉdsを流し、各トランジスタＴｒ１３のゲート−ソース間に上記ドレイン・ソース間電流Ｉdsに応じた電圧成分を保持させる（すなわち、コンデンサＣｓにプリチャージ電圧Ｖpreに応じた電荷を蓄積する）プリチャージ動作（プリチャージ期間Ｔpre）と、プリチャージ動作直後に、タイミングｔ０で当該プリチャージ電圧Ｖpreの印加を停止してから開始された所定の過渡応答期間Ｔtrs内であって、第１の読取タイミングｔ１及び第２の読取タイミングｔ２で、上記トランジスタＴｒ１３のゲート−ソース間に保持されている（コンデンサＣｓに残留している）電圧成分を、データラインＬｄの電位（第１の参照電圧Ｖref(t1)、第２の参照電圧Ｖref(t2)）を読み取ることにより取得する参照電圧読取動作と、参照電圧読取動作で読み取られた第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)に基づいて補正階調電圧Ｖpixを生成する補正階調電圧生成動作と、が実行されるように設定されている（Ｔdet≧Ｔpre＋Ｔtrs）。また、上記補正階調電圧設定動作及び書込動作は、図１２に示すように、当該行（ｉ行目）の選択期間Ｔsel内に実行されるように設定されている（Ｔsel≧Ｔdet＋Ｔwrt）。
なお、上述した各動作は、システムコントローラ１５０から供給される各種制御信号に基づいて実行される。
また、本実施形態に係る駆動制御動作に適用される１処理サイクル期間Ｔcycは、例えば、１つの表示画素ＰＩＸが１フレームの画像のうちの１画素分の画像情報を表示するのに要する期間に設定される。すなわち、複数の表示画素ＰＩＸを行方向及び列方向にマトリクスに配列した表示領域１１０において、１フレームの画像を表示する場合、上記１処理サイクル期間Ｔcycは、１行分の表示画素ＰＩＸが１フレームの画像のうちの１行分の画像を表示するのに要する期間に設定される。
以下、各動作について、図１１及び図１２に示したタイミングチャートを適宜参照しながら具体的に説明する。
（補正階調電圧設定動作）
図１３は、本実施形態に係る表示装置におけるプリチャージ動作を示す概念図であり、図１４は、本実施形態に係る表示装置における第１の参照電圧の読取動作を示す概念図であり、図１５は、本実施形態に係る表示装置における第２の参照電圧の読取動作を示す概念図である。
本実施形態に係る補正階調電圧設定動作（補正階調電圧設定動作期間Ｔdet）は、図１１〜図１３に示すように、まず、プリチャージ期間Ｔpreにおいて、ｉ行目の表示画素ＰＩＸに接続された電源電圧ラインＬｖ（図９に示した表示装置においては、ｉ行目が含まれるグループの全表示画素ＰＩＸに共通に接続された電源電圧ラインＬｖ）に対して、電源ドライバ１３０から書込動作レベルである低電位の電源電圧Ｖcc（第１の電源電圧；Ｖcc＝Ｖccw≦基準電圧Ｖss）を印加した状態で、選択ドライバ１２０からｉ行目の選択ラインＬｓに選択レベル（ハイレベル）の選択信号Ｓselを印加して、ｉ行目の表示画素ＰＩＸを選択状態に設定する。
これにより、ｉ行目の表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、トランジスタＴｒ１３（駆動トランジスタ）がダイオード接続状態に設定され、上記電源電圧Ｖcc（＝Ｖccw）がトランジスタＴｒ１３のドレイン端子及びゲート端子（接点Ｎ１１；キャパシタＣｓの一端側）に印加されるとともに、トランジスタＴr１２もオン状態となってトランジスタＴｒ１３のソース端子（接点Ｎ１２；キャパシタＣｓの他端側）が各列のデータラインＬｄに電気的に接続される。
一方、このタイミングに同期して、システムコントローラ１５０から供給されるデータ制御信号に基づいて、図１２、図１３に示すように、データドライバ１４０において各データラインＬｄごとに設けられた切換スイッチＳＷ１〜ＳＷ４のうち、切換スイッチＳＷ１をオフ動作、切換スイッチＳＷ２〜ＳＷ４をオン動作させることにより、各データラインＬｄに所定の電圧のプリチャージ電圧Ｖpreを印加する（プリチャージ動作）。
ここで、当該データラインＬｄに接続された表示画素ＰＩＸの画素駆動回路ＤＣに設けられた駆動トランジスタであるトランジスタＴｒ１３の素子特性の変動後のしきい値電圧の最大値は、トランジスタＴｒ１３の初期時のしきい値電圧Ｖth0と、トランジスタＴｒ１３のしきい値電圧Ｖthの変動値ΔＶthの最大となる電圧ΔＶth_maxとの和となる。また、当該データラインＬｄに接続された表示画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１２において、ドレイン−ソース間電圧の最大値は、初期時のドレイン−ソース間電圧Ｖds12と、トランジスタＴｒ１２の高抵抗化によるドレイン−ソース間電圧Ｖds12の変動値ΔＶds12の最大値ΔＶds12_maxとなる。
そして、トランジスタＴｒ１２及びトランジスタＴｒ１２を除く電源電圧ラインＬｖからデータラインＬｄまでの配線抵抗による電圧降下分をＶvdとすると、プリチャージ電圧Ｖpreによって、電源電圧ラインＬｖから、トランジスタＴｒ１３のドレイン−ソース間及びトランジスタＴｒ１２のドレイン−ソース間に印加されるプリチャージ電圧Ｖpreは、下記の（１２）式を満たすように設定されている。
Ｖccw−Ｖpre≧Ｖth0＋ΔＶth_max＋Ｖds12＋ΔＶds12_max＋Ｖvd・・・（１２）
ここで、Ｖth0は初期時のトランジスタＴｒ１３のしきい値電圧である。選択ラインＬｓに出力される選択信号Ｓselは、補正階調電圧設定動作期間Ｔdetに正電圧Highとなるが、補正階調電圧設定動作期間Ｔdet以外の間、電圧Lowを負電位とすると、動作期間中にトランジスタＴｒ１２のゲート電極に印加される電圧は著しく正電圧に偏るわけではないので、ΔＶds12_maxはΔＶth_maxと比べて無視できるほど小さくすることができる。このような条件においては（１２）式は以下のように置き換えることができる。
Ｖccw−Ｖpre≧Ｖth0＋ΔＶth_max＋Ｖds12＋Ｖvd・・・（１２）′
これにより、トランジスタＴｒ１２及びトランジスタＴｒ１３には、電位差（Ｖccw−Ｖpre）が印加され、トランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）に、プリチャージ電圧Ｖpreにしたがった電圧成分が印加される。
このとき、トランジスタＴｒ１３のゲート−ソース間に印加される電圧成分は、トランジスタＴｒ１３の変動後のしきい値電圧以上の大きな電位差を有しているので、当該トランジスタＴｒ１３がオン動作して、この電圧成分に応じたプリチャージ電流Ｉpreが、トランジスタＴｒ１３のドレイン−ソース間に流れる。したがって、速やかにコンデンサＣｓの両端に当該プリチャージ電流Ｉpreに基づく電位差に対応する電荷が蓄積される（すなわち、コンデンサＣｓにプリチャージ電圧Ｖpreに応じた電圧成分が充電される）。
また、本実施形態に係る表示装置１００においては、表示領域１１０に配列される表示画素ＰＩＸに設けられる画素駆動回路ＤＣが、図１０に示すような回路構成を有しているので、後述する書込動作時と同様に、データラインＬｄからデータドライバ１４０方向にプリチャージ電流Ｉpreを引き込むことができるように、上記プリチャージ電圧Ｖpreは、電源ドライバ１３０から表示画素ＰＩＸに印加されている書込動作レベル（ローレベル）の電源電圧Ｖccwに対して負電位となるように設定されている（Ｖpre＜Ｖccw≦０）。
なお、詳しくは後述するが、このプリチャージ動作において、トランジスタＴｒ１３のソース端子に印加されるデータラインＬｄに印加される信号が電流信号の場合、データラインＬｄに寄生する配線容量や配線抵抗、各表示画素ＰＩＸの画素駆動回路ＤＣに設けられた容量成分に起因して電位変化に遅延が生じる恐れがあるが、プリチャージ電圧Ｖpreは電圧信号であるので、プリチャージ期間Ｔpreの初期において速やかにチャージでき、急速にプリチャージ電圧Ｖpreに近似した後、プリチャージ期間Ｔpreの残りの時間内に徐々にプリチャージ電圧Ｖpreに収束するように変化する。
このプリチャージ期間Ｔpreにおいては、有機ＥＬ素子ＯＬＥＤのアノード端子側の接点Ｎ１２に印加されるプリチャージ電圧Ｖpreの電圧値が、カソード端子ＴＭｃに印加される基準電圧Ｖssよりも低くなるように設定されており、また電源電圧Ｖccwが基準電圧Ｖss以下に設定されているので、有機ＥＬ素子ＯＬＥＤが順バイアスが印加されないため、有機ＥＬ素子ＯＬＥＤには電流が流れず発光動作しない。
次いで、上記プリチャージ期間Ｔpre終了後の過渡応答期間Ｔpre及び参照電圧読取動作においては、図１２、図１４に示すように、まず、システムコントローラ１５０から供給されるデータ制御信号に基づいて、切換スイッチＳＷ４をオフ動作させ、切換スイッチＳＷ２、ＳＷ３のオン状態を保持することにより、データラインＬｄ及び選択状態に設定されているｉ行目の表示画素ＰＩＸ（画素駆動回路ＤＣ）へのプリチャージ電圧Ｖpreの印加を遮断する。
このとき、トランジスタＴｒ１１、Ｔｒ１２はオン状態が保持されているので、表示画素ＰＩＸ（画素駆動回路ＤＣ）は、データラインＬｄとの電気的な接続状態は保持されるものの、当該データラインＬｄへの電圧印加が遮断されるので、コンデンサＣｓの他端側（接点Ｎ１２）はハイインピーダンス状態に設定される。
また、トランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）には、上述したプリチャージ動作により当該トランジスタＴｒ１３の変動後のしきい値電圧（Ｖth0＋ΔＶth_max）以上の電位差が保持されているので、図１４に示すように、トランジスタＴｒ１３はオン状態を継続して、電源電圧ラインＬｖからトランジスタＴｒ１３を介して過渡電流Ｉrefが流れるとともに、トランジスタＴｒ１３のソース端子側（接点Ｎ１２；コンデンサＣｓの他端側）の電位がドレイン端子側（電源電圧ラインＬｖ側）の電位に近づくように徐々に上昇していく。これに伴って、トランジスタＴｒ１２を介して電気的に接続されているデータラインＬｄの電位も徐々に上昇する。
この過渡応答期間Ｔtrsにおいては、コンデンサＣｓに蓄積された電荷の一部が放電されて、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが低下することになるので、データラインＬｄの電位は、上記プリチャージ動作により印加されたプリチャージ電圧Ｖpreから、当該トランジスタＴｒ１３の変動後のしきい値電圧（Ｖth0＋ΔＶth）に収束する方向に変化し、仮に過渡応答期間Ｔtrsを充分長い時間に設定した場合には、電位差Ｖccw−Ｖ（ｔ）が、Ｖth0＋ΔＶthに収束するように変化する。ここで、Ｖ（ｔ）は、時間ｔにより変位するデータラインＬｄでの電位であって、プリチャージ期間Ｔpreの終わりでは、プリチャージ電圧Ｖpreになっている。しかしながら、過渡応答期間Ｔtrsを充分長い時間に設定すると、選択期間Ｔselが長くなり、表示特性、特に動画表示特性が著しく低下してしまう。
ここで、本発明においては、上記過渡応答期間Ｔtrsとして、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（トランジスタＴｒ１３のソース端子側の電位）が、変動後のしきい値電圧（Ｖth0＋ΔＶth）に収束する時間よりも短く、かつ、所定の選択期間Ｔsel内で、上述したプリチャージ期間Ｔpre及び後述する書込動作期間Ｔwrtとして十分な時間を確保することができる任意の時間に設定する。すなわち、過渡応答期間Ｔtrsの終了タイミング（後述する第２の参照電圧の読取タイミング）は、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（トランジスタＴｒ１３のソース端子側の電位）が変化途上にある特定の時間に設定される。
なお、この過渡応答期間Ｔtrsにおいても、有機ＥＬ素子ＯＥＬのアノード端子側の接点Ｎ１２に印加される電圧値が、カソード端子ＴＭｃに印加される基準電圧Ｖssよりも低くなるように設定されているので、有機ＥＬ素子ＯＬＥＤは依然として順バイアス状態ではなく有機ＥＬ素子ＯＬＥＤは発光動作しない。
そして、上記過渡応答期間Ｔtrs内であって、互いに異なるタイミングで実行される参照電圧読取動作においては、まず、図１２、図１４に示すように、過渡応答期間Ｔtrs内の終了タイミング以外の任意のタイミングである第１の参照電圧の読取タイミングｔ１において、電圧変換部１４３により切換スイッチＳＷ２を介して接続されたデータラインＬｄの電位（第１の参照電圧Ｖref(t1)）を読み取る。続いて、図１２、図１５に示すように、切換スイッチＳＷ２をオフ動作させた後、過渡応答期間Ｔtrsの終了タイミングである第２の参照電圧の読取タイミングｔ２において、電圧変換部１４３により切換スイッチＳＷ２を介して接続されたデータラインＬｄの電位（第２の参照電圧Ｖref(t2)）を読み取る。つまり、（過渡応答期間Ｔtrs）＝（第２の参照電圧の読取タイミングｔ２）−（過渡応答開始タイミングｔ０）＞（第１の参照電圧の読取タイミングｔ１）−（過渡応答開始タイミングｔ０）となる。
ここで、上述したように、データラインＬｄは、オン状態に設定されたトランジスタＴｒ１２を介して、トランジスタＴｒ１３のソース端子（接点Ｎ１２）側に接続された状態にあり、電圧変換部１４３により読み取られたデータラインＬｄの電位（第１の参照電圧Ｖref(t1)、第２の参照電圧Ｖref(t2)）は、後述するように、時間ｔの関数であるとともに、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsに対応する電圧に依存する。
ところで、詳しくは後述するが、プリチャージ動作後（過渡応答期間Ｔtrs）のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの変化（挙動）は、トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）に応じて異なるので、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの変化に基づいて、当該トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）を略一義的に決定することができる。ここで、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは、しきい値電圧Ｖthの変動（シフト）が進行するほど（すなわち、変動量ΔＶthが大きくなるほど）、その変化の傾きが小さくなる。
これは、換言すると、過渡応答期間Ｔtrs内の所定のタイミングｔ１（第１の読取タイミングｔ１）、ｔ２（第２の読取タイミングｔ２）で、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs(t1)、Ｖgs(t2)に対応する電圧である第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)を読み取った場合、しきい値電圧Ｖthの変動が進行しているトランジスタＴｒ１３ほど（ΔＶthが大きくなるほど）、過渡応答期間Ｔtrs内の所定のタイミングｔ１、ｔ２で読み取った第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)の電位がより低くなり、かつ、第１の参照電圧Ｖref(t1)と第２の参照電圧Ｖref(t2)との差分となる電圧値ΔＶref（＝Ｖref(t2)−Ｖref(t1)；以下、「差分電圧」と記す）はより小さくなることを意味し、このことから、過渡応答期間Ｔtrs内の所定のタイミングｔ１、ｔ２で読み取った第１の参照電圧Ｖref(t1)と第２の参照電圧Ｖref(t2)に基づいて、トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）を決定又は推測することができることを意味する。
また、電圧変換部１４３により読み取られる第１の参照電圧Ｖref(t1)又は第２の参照電圧Ｖref(t2)は、下記の（１３）式のように表すことができる。
Ｖccw−Ｖref（ｔ）＝Ｖgs＋ＶR・・・（１３）
ここで、Ｖref（ｔ）は、第１の参照電圧Ｖref(t1)又は第２の参照電圧Ｖref(t2)のいずれかであり、Ｖgsは、過渡応答期間Ｔtrs開始後（又はプリチャージ期間Ｔpre終了後）の第１の参照電圧の読取タイミングｔ１又は第２の参照電圧の読取タイミングｔ２におけるトランジスタＴｒ１３のゲート・ソース間電圧（＝トランジスタＴｒ１３のドレイン・ソース間電圧）であり、ＶRはトランジスタＴｒ１２のソース・ドレイン抵抗による電圧降下Ｖds12および配線抵抗Ｖvdの和である。
つまり、過渡応答期間Ｔtrs内の任意のタイミング（第１の参照電圧読取タイミング）ｔ１から過渡応答期間Ｔtrsの終了タイミング（第２の参照電圧読取タイミング）ｔ２までの間のデータラインＬｄでの電位の変調（Ｖref（t2）−Ｖref（t1））は、過渡応答期間Ｔtrs内の任意のタイミングｔ１から過渡応答期間Ｔtrsの終了タイミングｔ２までの間のトランジスタＴｒ１３のゲート・ソース間電圧の変調（Ｖgs（t2）−Ｖgs（t1））に依存する。また、後述するように、トランジスタＴｒ１３のしきい値電圧Ｖthは、この変化量によって一義的に定義することができる。
このようにして読み取られた第１の参照電圧Ｖref(t1)又は第２の参照電圧Ｖref(t2)は、電圧変換部１４３において、例えば、個別のバッファを介して電圧レベルを保持した後、相互の差分となる電圧（差分電圧）ΔＶrefを演算し、当該差分電圧ΔＶrefを反転増幅して電圧レベルを変換し、第１の補償電圧成分ａ・ΔＶrefとして電圧加減演算部１４４に出力される。なお、電圧変換部１４３における具体的な電圧変換動作については、後述するデータドライバ要部の回路構成例において詳しく説明する。
（書込動作）
図１６は、本実施形態に係る表示装置における書込動作を示す概念図である。
上述したように、選択状態に設定された行の各表示画素ＰＩＸについて、選択期間Ｔsel内に、画素駆動回路ＤＣに設けられた発光駆動用のトランジスタＴｒ１３の変動後のしきい値電圧（Ｖth0＋ΔＶth）に対応する第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)を読み取る動作の後、引き続き表示データの書込動作を実行する。
書込動作（書込動作期間Ｔwrt）においては、まず、図１２、図１６に示すように、システムコントローラ１５０から供給されるデータ制御信号に基づいて、切換スイッチＳＷ１をオン動作させ、切換スイッチＳＷ２〜ＳＷ４をオフ動作させることにより、データラインＬｄと電圧加減演算部１４４を電気的に接続する。また、書込動作期間Ｔwrtになると、電源ドライバ１３０から書込みのための第１の電源電圧Ｖccwが出力される。
次いで、表示信号生成回路１６０から供給される表示データを、シフトレジスタ・データレジスタ部１４１を介して取り込んで各列（各データラインＬｄ）に設けられた階調電圧生成部１４２に転送し、上記表示データから書込動作の対象となっている（選択状態に設定されている）表示画素ＰＩＸの輝度階調値（輝度階調データ）を取得し、当該輝度階調値が“０”か否かを判定する。
当該輝度階調値が”０”の場合には、階調電圧生成部１４２から無発光動作（又は黒表示動作）を行うための所定の階調電圧（黒階調電圧）Ｖzeroを出力し、電圧加減演算部１４４において上記差分電圧ΔＶrefに基づく補正処理（つまり、トランジスタＴｒ１３のしきい値電圧Ｖthの変動に対する補償処理）を行うことなく、オン状態に設定された切換スイッチＳＷ１を介して、そのままデータラインＬｄに印加される。
ここで、データラインＬｄに印加される無発光動作のための階調電圧Ｖzeroは、ダイオード接続されたトランジスタＴｒ１３のゲート−ソース間に印加される電圧Ｖgs（≒Ｖccw−Ｖzero）が当該トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）よりも低くなる関係（Ｖgs＜Ｖth）を有する電圧値（−Ｖzero＜Ｖth−Ｖccw）に設定されている。ここで、階調電圧Ｖzeroは、トランジスタＴｒ１２、Ｔｒ１３のしきい値電圧の変動を抑制するため、Ｖzero＝Ｖccwであることが好ましい。
一方、上記輝度階調値が”０”ではない場合には、階調電圧生成部１４２から当該輝度階調値に応じた電圧値を有する原階調電圧Ｖorgが生成されて電圧加減演算部１４４に出力され、電圧変換部１４３において上述した補正階調電圧設定動作（プリチャージ動作、過渡応答及び参照電圧読取動作）により検出された第１の参照電圧Ｖref（t1）及び第２の参照電圧Ｖref(t2)に基づいて生成された第１の補償電圧成分ａ・ΔＶrefを用いて、当該原階調電圧ＶorgをトランジスタＴｒ１３のしきい値電圧Ｖthの変動に応じた電圧値を有するように補正する。
具体的には、電圧加減演算部１４４において、上記階調電圧生成部１４２から出力される原階調電圧Ｖorgと、電圧変換部１４３から出力される第１の補償電圧成分ａ・ΔＶrefと、トランジスタＴｒ１３のしきい値電圧Ｖthの変動特性（しきい値電圧Ｖthと参照電圧相互の差分電圧ΔＶrefとの関係；詳しくは後述する）等に基づいて求められる第２の補償電圧成分Ｖofstとを、上記（１１）式を満たすように加減算して補正階調電圧Ｖpixを生成し、図１６に示すように、切換スイッチＳＷ１を介してデータラインＬｄに印加する。係数ａは正の値であり、第２の補償電圧成分Ｖofstは、後述する図２１に示すように、トランジスタＴｒ１３の設計に依存した正の値となる（−Ｖofst＜０）。原階調電圧Ｖorgは表示データの階調が高くなるほど電位が高くなる正電圧である。
ここで、電圧調整部１４４において生成される補正階調電圧Ｖpixは、電源ドライバ１３０から電源電圧ラインＬｖに印加される書込動作レベルの低電位の電源電圧Ｖcc（＝Ｖccw≦基準電圧Ｖss）を基準として、相対的に負電位の電圧振幅を有するように設定されている。補正階調電圧Ｖpixは階調が高くなるにしたがって負電位側により低く（電圧振幅の絶対値は大きく）なる。
これにより、図１６に示すように、選択状態に設定された表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のソース端子（接点Ｎ１２）に、当該トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）に応じた補償電圧成分（ａ・ΔＶref＋Ｖofst）に基づいて、原階調電圧Ｖorgを補正した補正階調電圧Ｖpixが印加されるので、トランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）に、当該補正階調電圧Ｖpixに応じた電圧Ｖgsが書き込み設定される。このような書込動作においては、トランジスタＴｒ１３のゲート端子及びソース端子に対して、表示データに応じた電流を流して電圧成分を設定するのではなく、直接所望の電圧を印加しているので、各端子や接点の電位を速やかに所望の状態に設定することができる。
なお、この書込動作期間Ｔwrtにおいても、有機ＥＬ素子ＯＬＥＤのアノード端子側の接点Ｎ１２に印加される補正階調電圧Ｖpixの電圧値が、カソード端子ＴＭｃに印加される基準電圧Ｖssよりも低くなるように設定されている（つまり、有機ＥＬ素子ＯＬＥＤが逆バイアス状態に設定されている）ので、有機ＥＬ素子ＯＬＥＤには電流が流れず発光動作しない。
（保持動作）
図１７は、本実施形態に係る表示装置における保持動作を示す概念図である。
次いで、上述したような補正階調電圧設定動作及び書込動作終了後の保持動作（保持動作期間Ｔhld）においては、図１１に示すように、ｉ行目の選択ラインＬｓに非選択レベル（ローレベル）の選択信号Ｓselを印加することにより、図１７に示すように、トランジスタＴｒ１１及びＴｒ１２をオフ動作させて、トランジスタＴｒ１３のダイオード接続状態を解除するとともに、トランジスタＴｒ１３のソース端子（接点Ｎ１２）とデータラインＬｄとの電気的な接続を遮断して、トランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）にしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）が補償された電圧成分を充電（保持）する。
なお、本実施形態に係る表示装置の駆動方法においては、図１１に示すように、ｉ行目の表示画素ＰＩＸに対して上述したような補正階調電圧設定動作及び書込動作が終了した後の保持動作期間Ｔhldにおいて、選択ドライバ１２０から（ｉ＋１）行目の選択ラインＬｓに対して選択レベル（ハイレベル）の選択信号Ｓselが印加されることにより、（ｉ＋１）行目の表示画素ＰＩＸを選択状態に設定して、同グループの最終行の選択期間Ｔselが終了するまで行ごとに上記と同様の補正階調電圧設定動作及び書込動作からなる一連の処理動作が実行される。
すなわち、選択ドライバ１２０から各行の選択ラインＬｓに対して選択レベルの選択信号Ｓselが異なるタイミングで順次印加されることにより、（ｉ＋１）行目以降の表示画素ＰＩＸにおいて、補正階調電圧設定動作及び書込動作が各行ごとに順次実行される。したがって、ｉ行目の表示画素ＰＩＸの保持動作期間Ｔhldにおいては、同グループの他の全ての行の表示画素ＰＩＸに対して表示データに応じた電圧成分（補正階調電圧Ｖpix）が順次書き込まれるまで保持動作が継続される。
また、図１７に示した保持動作の概念図においては、データドライバ１４０に設けられた切換スイッチＳＷ１〜ＳＷ４がいずれもオフ状態に設定されているように図示したが、上述したように、ｉ行目の表示画素ＰＩＸの保持動作期間Ｔhldにおいては、（ｉ＋１）行目以降の表示画素ＰＩＸに対して、補正階調電圧設定動作（プリチャージ動作、過渡応答及び参照電圧読取動作）及び書込動作が並行して実行されることになるので、図１２に示したように、各行の表示画素ＰＩＸの選択期間Ｔselごとに、所定のタイミングで切換スイッチＳＷ１〜ＳＷ４の各々が個別に切換制御される。
（発光動作）
図１８は、本実施形態に係る表示装置における発光動作を示す概念図である。
次いで、任意のグループの上述した補正階調電圧設定動作、書込動作及び保持動作終了後の発光動作（発光動作期間Ｔem）においては、図１１に示すように、各行の選択ラインＬｓに非選択レベル（ローレベル）の選択信号Ｓselを印加した状態で、各行の表示画素ＰＩＸに接続された電源電圧ラインＬｖに発光動作レベルである基準電圧Ｖssより高電位（正の電圧）の電源電圧Ｖcc（第２の電源電圧；Ｖcc＝Ｖcce＞Ｖss）を印加する。
ここで、電源電圧ラインＬｖに印加される高電位の電源電圧Ｖcc（＝Ｖcce）は、電位差Ｖcce−Ｖssが、上述した図７、図８に示した場合と同様に、トランジスタＴｒ１３の飽和電圧（ピンチオフ電圧Ｖpo）と有機ＥＬ素子ＯＬＥＤの駆動電圧（Ｖoled）との和よりも大きくなるように設定されているので、トランジスタＴｒ１３が飽和領域で動作する。また、有機ＥＬ素子ＯＬＥＤのアノード側（接点Ｎ１２）には上記書込動作によりトランジスタＴｒ１３のゲート−ソース間に書込設定された電圧成分（Ｖccw−Ｖpix）に応じた正の電圧が印加され、一方、カソード端子ＴＭｃには基準電圧Ｖss（例えば接地電位）が印加されることにより、有機ＥＬ素子ＯＬＥＤは順バイアス状態に設定されるので、図１８に示すように、電源電圧ラインＬｖからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤに、表示データにしたがった階調となるように、原階調電圧Ｖorgを、トランジスタＴｒ１３のゲート−ソース間にしきい値電圧Ｖthに合わせて補正した補正階調電圧Ｖpixに応じた電流値を有する発光駆動電流Ｉem（トランジスタＴｒ１３のドレイン・ソース間電流Ｉds）が流れ、所望の輝度階調で発光動作する。
この発光動作は、次の１処理サイクル期間Ｔcycのための、電源ドライバ１３０から書込動作レベル（負の電圧）の電源電圧Ｖcc（＝Ｖccw）の印加が開始されるタイミングまで継続して実行される。
なお、上述した一連の表示装置の駆動方法において、保持動作は、例えば、後述するように、各グループ内の全ての行の表示画素ＰＩＸへの書込動作が終了した後に、当該グループの全ての表示画素ＰＩＸを一斉に発光動作させる駆動制御を行う場合に、書込動作と発光動作の間に設けられる。この場合、保持動作期間Ｔhldの長さは行ごとに異なる。また、このような駆動制御を行わない場合には、保持動作を行わないものであってもよい。
＜駆動方法の検証＞
次に、上述した表示装置の駆動方法について、具体例を示して検証する。
図１９は、本実施形態に係る表示装置の駆動方法の選択期間におけるデータライン電圧の一具体例を示す図である。図１９では、画素駆動回路ＤＣの各トランジスタとしてアモルファスシリコントランジスタを適用し、表示画素（画素駆動回路）に流れる電流をデータドライバ１４０側に引き込むようにデータラインＬｄの電圧及び電源電圧Ｖccを設定するとともに、上述したような駆動制御動作において、選択期間Ｔtrsを３５μsec、プリチャージ期間Ｔpreを１０μsec、過渡応答期間Ｔtrsを１５μsec、書込動作期間Ｔwrtを１０μsecにそれぞれ設定し、プリチャージ電圧Ｖpreを−１０Ｖに設定した場合のデータラインＬｄの電圧変化を示す。なお、ここで設定した選択期間Ｔtrs＝３５μsecは、表示領域１１０の走査ライン（選択ライン）数を４８０本、フレームレートを６０fpsとした場合に、各走査ラインに割り当てられる選択期間に相当する。
上述したように、本実施形態に係る駆動制御動作においては、選択期間Ｔsel内に、プリチャージ動作と、過渡応答後の参照電圧読取動作と、書込動作を順次連続して実行するように制御される（Ｔsel≧Ｔpre＋Ｔtrs＋Ｔwrt）。
まず、プリチャージ動作（プリチャージ期間Ｔpre）においては、上述したように、切換スイッチＳＷ４をオン動作させることにより、データラインＬｄに負電圧のプリチャージ電圧Ｖpre（−１０Ｖ）が印加されて、図１９に示すように、データライン電圧はプリチャージ電圧Ｖpreに向かって急激に低下した後、データラインＬｄの配線容量や配線抵抗に起因する時定数にしたがって徐々にプリチャージ電圧Ｖpreに収束するように変化する。これにより、選択状態に設定されている行の表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）に当該プリチャージ電圧Ｖpreに応じたゲート・ソース間電圧Ｖgsが保持される。
プリチャージ動作が完了して、過渡応答開始タイミングｔ０の後、過渡応答期間Ｔtrsにおいては、切換スイッチＳＷ４をオフ動作させることにより、データラインＬｄへのプリチャージ電圧Ｖpreの印加が遮断され、ハイインピーダンス状態となるが、トランジスタＴｒ１３のゲート−ソース間にプリチャージ電圧Ｖpreに応じたゲート・ソース間電圧Ｖgsが保持されていることにより、トランジスタＴｒ１３はオン状態を維持するので、トランジスタＴｒ１３のドレイン・ソース間に過渡電流Ｉdsが流れる。このドレイン・ソース間過渡電流Ｉdsが流れている間、トランジスタＴｒ１３のドレイン・ソース間電圧Ｖdsの電位差は小さくなり、トランジスタＴｒ１３のドレイン・ソース間電圧Ｖdsと同電位差のゲート・ソース間電圧Ｖgsも小さくなり、トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）に向かって変化することに伴って、トランジスタＴｒ１３のソース端子（接点Ｎ１２、キャパシタＣｓの他端側）の電位が時間の経過に応じて徐々に上昇するように変化する。
図２０は、本実施形態に係る表示装置の駆動方法の過渡応答期間における駆動トランジスタ（トランジスタＴｒ１３）のしきい値電圧とソース端子（接点Ｎ１２）の電位変化との関係を示す概略図である。上述した駆動制御動作において説明したように、表示画素（画素駆動回路）に流れる電流をデータドライバ１４０側に引き込む制御を行うために、データラインＬｄの電圧を電源電圧Ｖccに対して低くなる（負電圧）ように設定する必要があるため、図２０では、縦軸の電圧（トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs）が低いほど、トランジスタＴｒ１３のしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）が高くなる。
過渡応答状態においては、図２０に特性線ＳＴ１、ＳＴ２として示すように、時間の経過とともに、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsがしきい値電圧Ｖth、又は、変動後のしきい値電圧（Ｖth0＋ΔＶth）に向かって上昇し、充分長い時間の経過により、当該しきい値電圧Ｖthに収束するように変化する。
ここで、過渡応答期間Ｔtrsにおけるデータライン電圧の単位時間辺りの変位（傾き）は、しきい値電圧Ｖthの絶対値が小さいほど、ゲート・ソース間電圧Ｖgsの上昇変化が急峻になり（特性線ＳＴ１）、しきい値電圧Ｖthの絶対値が大きいほど、ゲート・ソース間電圧Ｖgsの上昇変化が緩やかになる（特性線ＳＴ２）。これは換言すれば、しきい値電圧Ｖthの変動ΔＶthが小さく、初期状態に近いしきい値電圧Ｖth(L)の場合、ゲート・ソース間電圧Ｖgsの上昇変化の傾きが大きくなるのに対して、しきい値電圧Ｖthの変動ΔＶthが大きくなるほど（しきい値電圧Ｖth(H)）、ゲート・ソース間電圧Ｖgsの上昇変化の傾きが小さくなることを意味している。
このことから、図２０に示すように、上昇変化の傾きが異なる特性線ＳＴ１、ＳＴ２において、ゲート・ソース間電圧Ｖgsがしきい値電圧Ｖthに収束し定常状態となる前の、任意の時間（すなわち、上述した過渡応答期間Ｔtrs内であって、互いに異なる第１の参照電圧の読取タイミングｔ１及び第２の参照電圧の読取タイミングｔ２）で上記ゲート・ソース間電圧Ｖgsに相当するデータラインＬｄ（接点Ｎ１２）の電位である第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)を検出することにより、各特性線ＳＴ１、ＳＴ２の変化傾向（挙動）を判別して、その収束電圧であるしきい値電圧Ｖth(L)、Ｖth(H)を短時間で、かつ、略一義的に決定又は推測することができる。このように第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)は、過渡応答期間Ｔtrs及びトランジスタＴｒ１３のしきい値電圧Ｖthの関数となる。
図２１は、本実施形態に係る表示装置の駆動方法における駆動トランジスタ（トランジスタＴｒ１３）のしきい値電圧と参照電圧の差分電圧との関係を示す図である。図２１では、上述したプリチャージ動作及び過渡応答状態と同様に、プリチャージ電圧Ｖpreを−１０Ｖ、過渡応答期間Ｔtrsを１５μsec、過渡応答期間Ｔtrsの開始時点から第１の参照電圧Ｖref(t1)の読取タイミングｔ１までの時間を１０μsec、過渡応答期間Ｔtrsの開始時点から第２の参照電圧Ｖref(t2)の読取タイミングｔ２（すなわち、過渡応答期間Ｔtrsの終了時）までの時間を１５μsecと設定し、また、駆動トランジスタ（トランジスタＴｒ１３）の駆動能力として、ドレイン−ソース間の飽和電流Ｉds（＝Ｋ×Ｗ／Ｌ×（Ｖgs−Ｖth）２）を算出するための定数Ｋを７．５×１０−９、チャネル幅Ｗと長さＬの比Ｗ／Ｌを８０／６．５と設定し、さらに、駆動トランジスタ（トランジスタＴｒ１３）のソース端子（接点Ｎ１２）とデータラインＬｄ間に設けられる選択トランジスタ（トランジスタＴｒ１２）のソース−ドレイン間抵抗を１．３ＭΩ、キャパシタＣsと画素寄生容量Ｃpixの和で表される画素内容量Ｃs＋Ｃpixを１ｐＦとし、データラインＬｄの寄生容量Ｃparaを１０ｐＦとし、データラインＬｄの配線抵抗Ｒdataを１０ｋΩと設定した場合の、駆動トランジスタ（トランジスタＴｒ１３）のしきい値電圧Ｖth（又は変動後のしきい値電圧Ｖth＋ΔＶth）と参照電圧の差分電圧ΔＶref（＝Ｖref(t2)−Ｖref(t1)）との関係を示す。
図２０に示したような駆動トランジスタ（トランジスタＴｒ１３）のしきい値電圧Ｖthとゲート・ソース間電圧Ｖgsの変化傾向（挙動）との関係に基づいて、過渡応答期間Ｔtrs内に検出される第１の参照電圧Ｖref(t1)と第２の参照電圧Ｖref(t2)との差分電圧ΔＶrefと、しきい値電圧Ｖth、又は、（初期のしきい値電圧Ｖth0＋しきい値電圧の変化量ΔＶth）との関係を検証すると、図２１に示すように、略線形性を有し、しきい値電圧Ｖthが低いほど（すなわち、しきい値電圧Ｖthの変動量ΔＶthが小さいほど）、差分電圧ΔＶrefが高く、また、しきい値電圧Ｖthが高いほど（すなわち、しきい値電圧Ｖthの変動量ΔＶthが大きいほど）、差分電圧ΔＶrefが低いことが判明した。
このことから、差分電圧ΔＶrefとしきい値電圧Ｖthとの関係は、概略、線形変換（一次関数ｙ＝ａ・ｘ＋ｂの形式）で表すことができるので、下記（１４）式のように表すことができる。
Ｖth＝−ａ・ΔＶref−Ｖofst・・・（１４）
ここで、傾き係数ａは上記（１１）式に示した係数ａに相当し、上記検証条件においてはａ≒２が得られた。また、Ｖofstは図２１に示した関係において、差分電圧ΔＶrefを０Ｖとした場合のしきい値電圧Ｖth（理論値）であって、上記検証条件によって設定される固有の電圧値である。
そして、書込動作（書込動作期間Ｔwrt）においては、上述したように、切換スイッチＳＷ１のみをオン動作させることにより、データラインＬｄに電圧加減演算部１４４が接続されて、負電圧の補正階調電圧Ｖpixが印加され、図１９に示したように、データライン電圧は過渡応答期間Ｔtrs終了時の電圧（第２の参照電圧Ｖref(t2)）から補正階調電圧Ｖpixに向かって急激に上昇した後、データラインＬｄの配線容量や配線抵抗に起因する時定数にしたがって徐々に補正階調電圧Ｖpixに収束するように変化する。これにより、選択状態に設定されている行の表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のゲート−ソース間（キャパシタＣｓの両端）に当該補正階調電圧Ｖpixに応じたゲート・ソース間電圧Ｖgsが保持される。
ここで、書込動作時に電圧加減演算部１４４からデータラインＬｄに印加される補正階調電圧Ｖpixは、階調電圧生成部１４２により生成される原階調電圧Ｖorgと、電圧変換部１４３により生成される第１の補償電圧成分ａ・ΔＶrefと、画素駆動回路ＤＣの回路構成やトランジスタ特性、配線抵抗や寄生容量等に起因して予め設定される第２の補償電圧成分Ｖofstと、を加減算することにより生成されるが、階調電圧生成部１４２により生成される原階調電圧Ｖorgは、上述したように、トランジスタＴｒ１３のしきい値電圧Ｖthに変動の影響を受けていない初期状態における表示データ（輝度階調データ）に応じた電圧値に設定されているので、電圧加減演算部１４４により生成される補正階調電圧Ｖpixは、下記の（１５）式で表すことができる。
Ｖpix＝−｜Ｖorg＋Ｖth｜・・・（１５）
ここで、本実施形態においては、書込動作時においてデータラインＬｄに流れる電流を、データラインＬｄからデータドライバ１４０方向に引き込むように設定されるので、補正階調電圧Ｖpixは負電圧に設定される。
したがって、（１５）式に（１４）式を代入することにより、上記（１１）式が得られ、電圧加減演算部１４４における原階調電圧Ｖorgと第１の補償電圧成分ａ・ΔＶrefと第２の補償電圧成分Ｖofstを用いた加減算処理により、トランジスタＴｒ１３のしきい値電圧の変動ΔＶthに対応して適切な補償処理を施した電圧値を有する補正階調電圧Ｖpixを生成することができる。但し、無発光時は、（１５）式によらず補正階調電圧Ｖpixを自動的に電源電圧Ｖcc（＝Ｖcce）に設定することが好ましい。
＜データドライバ要部の回路構成例＞
次に、上述したような本実施形態に係る表示装置の駆動方法を実現するために適用可能なデータドライバの具体回路について説明する。
図２２は、本実施形態に係るデータドライバの一具体例を示す回路構成図である。図２２では、各データラインＬｄごとに設けられる階調電圧生成部１４２、電圧変換部１４３、電圧加減演算部１４４及び切換スイッチＳＷ１〜ＳＷ４を含むデータドライバ１４０の要部の具体回路例を示す。図２３は、本実施形態に係るデータドライバに適用されるデジタル−アナログ電圧変換器のデジタル−アナログ電圧変換特性を示す図である。図２３では、表示データとして０（無発光階調）〜２５５（最高輝度階調）の２５６階調からなるデジタルデータを入力した場合の出力電圧（原階調電圧Ｖorg）の一例を示す。
図２２に示すように、本実施形態に適用可能なデータドライバ１４０の要部は、概略、デジタル−アナログ電圧変換器（Ｖ−ＤＡＣ）を含む階調電圧生成部１４２と、ボルテージフォロワ型の増幅回路及び反転増幅回路を含む電圧変換部１４３と、加算回路を含む電圧加減演算部１４４と、トランジスタスイッチからなる切換スイッチＳＷ１〜ＳＷ４と、を有している。
階調電圧生成部１４２は、例えば図２３に示すようなデジタル−アナログ電圧変換特性を有するデジタル−アナログ電圧変換器（Ｖ−ＤＡＣ）により、表示信号生成回路１６０から供給されるデジタルデータからなる表示データ（輝度階調データ）を、アナログ信号電圧に変換して後段の電圧変換部１４３に原階調電圧Ｖorgとして出力する。図２３の設定では、トランジスタＴｒ１３のドレイン・ソース間電流Ｉdsがデジタル入力階調と比例関係となる。この場合、有機ＥＬ素子の発光輝度が、流れる電流の電流値（或いは電流密度）にほぼ比例するので、デジタル入力に対して線形な輝度階調でディスプレイ表示される。
電圧変換部１４３は、オペアンプＯＰ１１の＋側入力端子が切換スイッチＳＷ２を介してデータラインＬｄに接続され、−側入力端子に当該オペアンプＯＰ１１の出力端子が接続されたボルテージフォロワ型の増幅回路と、オペアンプＯＰ１２の＋側入力端子が切換スイッチＳＷ３を介してデータラインＬｄに接続され、−側入力端子に当該オペアンプＯＰ１３の出力端子が接続されたボルテージフォロワ型の増幅回路と、オペアンプＯＰ２の＋側入力端子が抵抗Ｒを介して上記オペアンプＯＰ１２の出力端子に接続され、−側入力端子が抵抗Ｒ１を介して上記オペアンプＯＰ１１の出力端子に接続されるとともに、抵抗Ｒ２を介して当該オペアンプＯＰ２の出力端子に接続された反転増幅回路と、を含んでいる。
このような電圧変換部１４３においては、切換スイッチＳＷ２を介してデータラインＬｄから読み取った第１の参照電圧Ｖref(t1)を、オペアンプＯＰ１１を有するボルテージフォロワ型の増幅回路により電圧レベルを保持するとともに、切換スイッチＳＷ３を介してデータラインＬｄから読み取った第２の参照電圧Ｖref(t2)を、オペアンプＯＰ１２を有するボルテージフォロワ型の増幅回路により電圧レベルを保持し、次いで、反転増幅回路により当該第１の参照電圧Ｖref(t1)と第２の参照電圧Ｖref(t2)の差分電圧ΔＶrefを演算して電圧極性を反転するとともに、抵抗Ｒ１、Ｒ２の比Ｒ２／Ｒ１で決まる電圧増幅率で増幅した電圧（第１の補償電圧成分）［−（Ｒ２／Ｒ１）・ΔＶref］を電圧加減演算部１４４に出力する。ここで、電圧増幅率を決定する抵抗Ｒ１、Ｒ２の比Ｒ２／Ｒ１は、上述した（１１）、（１４）式に示した傾き係数ａに相当する。
電圧加減演算部１４４は、オペアンプＯＰ３の＋側入力端子が抵抗Ｒを介して基準電圧に接続されるとともに、別の抵抗Ｒを介して第２の補償電圧成分Ｖofstの外部入力端子に接続され、−側入力端子が抵抗Ｒを介して上記オペアンプＯＰ２の出力端子、及び、別の抵抗Ｒを介して上記デジタル−アナログ電圧変換器Ｖ−ＤＡＣ、並びに、さらに別の抵抗Ｒを介して当該オペアンプＯＰ３の出力端子に接続された加算回路を含み、階調電圧生成部１４２から出力される原階調電圧Ｖorgと、電圧変換部１４３の反転増幅回路から出力される第１の補償電圧成分［−（Ｒ２／Ｒ１）・ΔＶref］と、第２の補償電圧成分Ｖofstと、を加減算して上述した（１１）式に示した補正階調電圧Ｖpixを生成し、切換スイッチＳＷ１を介してデータラインＬｄに出力する。
切換スイッチＳＷ１〜ＳＷ４は、各々、システムコントローラ１５０からデータ制御信号として供給される切換制御信号ＯＵＴ、ＲＥＦ１、ＲＥＦ２、ＰＲＥに基づいて、オン、オフ動作してデータドライバ１４０（電圧加減演算部１４４、電圧変換部１４３、プリチャージ電圧Ｖpreの外部入力端子）とデータラインＬｄとの接続状態（接続、遮断）が設定される。
なお、図２２において、ＣparaはデータラインＬｄの寄生容量（配線容量）であり、ＲdataはデータラインＬｄの配線抵抗である。また、Ｃｆは参照電圧読取動作を行う際の第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)の電圧レベルを保持するための保持容量である。
＜駆動方法の具体例＞
次に、図９に示したような表示領域１１０を備えた表示装置１００に特有の駆動方法について具体的に説明する。
本実施形態に係る表示装置（図９）においては、表示領域１１０に配列された表示画素ＰＩＸを、表示領域１１０の上方領域と下方領域からなる２組にグループ分けして、各グループごとに分岐した個別の電源電圧ラインＬｖを介して独立した電源電圧Ｖccを印加するようにしているので、各グループに含まれる複数行の表示画素ＰＩＸを一斉に発光動作させることができる。
図２４は、本実施形態に係る表示領域を備えた表示装置における駆動方法の具体例を模式的に示した動作タイミング図である。なお、図２４においては、説明の都合上、便宜的に表示領域に１２行（ｎ＝１２；第１行〜第１２行）の表示画素が配列され、１〜６行目（上述した上方領域に対応する）及び７〜１２行目（上述した下方領域に対応する）の表示画素を各々一組として２組にグループ分けされている場合の動作タイミング図を示す。
本実施形態に係る表示装置１００における駆動制御方法は、例えば図２４に示すように、表示領域１１０の各行の表示画素ＰＩＸに対して、上述した補正階調電圧設定動作（プリチャージ動作、過渡応答及び参照電圧読取動作）及び書込動作を連続して実行する処理を各行ごとに順次繰り返しつつ、予めグループ分けした１〜６行目又は７〜１２行目の表示画素ＰＩＸ（有機ＥＬ素子ＯＬＥＤ）に対して上記書込動作が終了したタイミングで、当該グループに含まれる全表示画素ＰＩＸを表示データに応じた輝度階調で一斉に発光動作させる処理を各グループごとに順次（図９に示した表示装置１００においては交互に）繰り返すことにより、表示領域１１０一画面分の画像情報が表示される。
具体的には、表示領域１１０に配列された前記表示画素ＰＩＸに対して、１〜６行目の表示画素ＰＩＸからなるグループにおいて、当該グループの表示画素ＰＩＸに共通に接続された第１電源電圧ラインＬｖ１を介して低電位の電源電圧Ｖcc（＝Ｖccw）を印加した状態で、１行目の表示画素ＰＩＸから順に、上記補正階調電圧設定動作（プリチャージ期間Ｔpre、過渡応答期間Ｔtrs、参照電圧読取動作）、書込動作（書込動作期間Ｔwrt）及び保持動作（保持動作期間Ｔhld）からなる連続する処理が、各行について繰り返し実行される。
これにより、各行の表示画素ＰＩＸについて、画素駆動回路ＤＣに設けられたトランジスタＴｒ１３（駆動トランジスタ）のしきい値電圧Ｖthに対応した第１の補償電圧成分ａ・ΔＶrefが取得され、表示データに基づいて生成された原階調電圧Ｖorgと、上記第１の補償電圧成分ａ・ΔＶrefと、トランジスタＴｒ１３のしきい値電圧Ｖthの変動特性等に基づいて予め設定される第２の補償電圧成分Ｖofstと、を加減算して生成された補正階調電圧Ｖpixが表示画素ＰＩＸ（画素駆動回路ＤＣ）に書き込まれる。書込動作が終了した行の表示画素ＰＩＸは、保持動作に移行する。
そして、６行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、当該グループの第１電源電圧ラインＬｖ１を介して高電位の電源電圧Ｖcc（＝Ｖcce）を印加することにより、各表示画素ＰＩＸに書き込まれた表示データ（補正階調電圧Ｖpix）に基づく輝度階調で、当該グループの６行分の表示画素ＰＩＸを一斉に発光動作させる。この発光動作は、１行目の表示画素ＰＩＸに対して、次の補正階調電圧設定動作が開始されるタイミングまで継続される（１〜６行目の発光動作期間Ｔem）。なお、この駆動方法においては、当該グループの最終行となる６行目の表示画素ＰＩＸは書込動作後に保持動作に移行することなく（保持動作期間Ｔhldを有することなく）、発光動作が行われる。
また、上記１〜６行目の表示画素ＰＩＸについて書込動作が終了したタイミング（又は、１〜６行目の表示画素ＰＩＸについて発光動作が開始されたタイミング）で、７〜１２行目の表示画素ＰＩＸからなるグループにおいて、当該グループの表示画素ＰＩＸに共通に接続された第２電源電圧ラインＬｖ２を介して低電位の電源電圧Ｖcc（＝Ｖccw）を印加し、７行目の表示画素ＰＩＸから順に、上記補正階調電圧設定動作、書込動作及び保持動作からなる連続する処理を、各行について繰り返し実行し、１２行目の表示画素ＰＩＸについて書込動作が終了したタイミングで、当該グループの第２電源電圧ラインＬｖ２を介して高電位の電源電圧Ｖcc（＝Ｖcce）を印加することにより、各表示画素ＰＩＸに書き込まれた表示データ（補正階調電圧Ｖpix）に基づく輝度階調で、当該グループの６行分の表示画素ＰＩＸを一斉に発光動作させる（７〜１２行目の発光動作期間Ｔem）。この７〜１２行目の表示画素ＰＩＸに対して補正階調電圧設定動作、書込動作及び保持動作が実行されている期間においては、上述したように、１〜６行目の表示画素ＰＩＸが一斉に発光する動作が継続されている。
このように、表示領域１１０に配列された全表示画素ＰＩＸについて、各行の表示画素ＰＩＸごとに所定のタイミングで補正階調電圧設定動作、書込動作及び保持動作からなる連続する処理を順次実行し、予め設定された各グループについて、当該グループに含まれる全ての行の表示画素ＰＩＸへの書込動作が終了した時点で、当該グループの全ての表示画素ＰＩＸを一斉に発光動作させるように駆動制御される。
したがって、このような表示装置の駆動方法によれば、発光動作期間Ｔemの前において、同一グループ内の各行の表示画素に補正階調電圧設定動作及び書込動作を実行する期間中、当該グループ内の全ての表示画素（発光素子）の発光動作が行われず、無発光状態（黒表示状態）に設定することができる。
図２４に示した動作タイミング図においては、表示領域１１０を構成する１２行の表示画素ＰＩＸを、２組にグループ分けして、各グループごとに異なるタイミングで一斉に発光動作を実行するように制御されるので、１フレーム期間Ｔfrにおける上記無発光動作による黒表示期間の比率（黒挿入率）を５０％に設定することができる。ここで、人間の視覚において、動画像をボケやにじみがなく鮮明に視認するためには、一般に、概ね３０％以上の黒挿入率を有していることが目安になるので、本駆動方法によれば、比較的良好な表示画質を有する表示装置を実現することができる。
なお、図９に示した表示領域１１０においては、複数の表示画素ＰＩＸを連続する行ごとに２組にグループ分けした場合について示したが、本発明はこれに限定されるものではなく、３組や４組等、任意の組数にグループ分けするものであってもよく、また、偶数行と奇数行のように連続しない行同士でグループ分けするものであってもよい。これによれば、グループ分けされた組数に応じて発光時間及び黒表示期間（黒表示状態）を任意に設定することができ、表示画質の改善を図ることができる。
また、表示領域１１０に配列された複数の表示画素ＰＩＸを、上記のようにグループ分けすることなく、各行ごとに個別に電源電圧ラインを配設（接続）して、異なるタイミングで電源電圧Ｖccを独立して印加することにより、表示画素ＰＩＸを各行ごとに発光動作させるものであってもよいし、表示領域１１０に配列された一画面分の全ての表示画素ＰＩＸに対して、一斉に共通の電源電圧Ｖccを印加することにより、表示領域１１０一画面分の全ての表示画素を一斉に発光動作させるものであってもよい。
以上説明したように、本実施形態に係る表示装置及びその駆動制御方法によれば、表示データの書込動作期間に駆動トランジスタ（トランジスタＴｒ１３）のゲート−ソース間に、表示データ及び駆動トランジスタの素子特性（しきい値電圧）の変動に応じて補償処理された電圧値を指定した補正階調電圧Ｖpixを直接印加することにより、所望の電圧成分を駆動トランジスタ（トランジスタＴｒ１３）のゲート−ソース間（キャパシタＣｓ）に保持させ、当該電圧成分に基づいて、発光素子（有機ＥＬ素子ＯＬＥＤ）に流す発光駆動電流Ｉemを制御し、所望の輝度階調で発光動作させる電圧指定型（又は、電圧印加型）の階調制御方法を適用することができる。
したがって、表示データに応じた電流を供給して書込動作を行う（表示データに応じた電圧成分を保持させる）電流指定型の階調制御方法に比較して、表示領域を大型化や高精細化した場合や、低階調表示を行う場合、あるいは、小型の表示領域において各階調表示の際に表示画素に流れる電流が微小な場合であっても、表示領域の仕様（走査線数やフレームレート等）に基づいて規定される所定の選択期間内に、表示データに応じた階調信号（補正階調電圧）を各表示画素に迅速かつ確実に書き込むことができるので、表示データの書込不足の発生を抑制して表示データに応じた適切な輝度階調で発光動作することができ、良好な表示画質を実現することができる。
また、表示画素（画素駆動回路）への表示データの書込動作に先立って、各表示画素に設けられた駆動トランジスタのしきい値電圧の変動に対応する補償電圧成分を取得し、書込動作の際に、当該補償電圧成分に基づいて各表示画素ごとに補正された階調信号（補正階調電圧）を生成して印加することができるので、上記しきい値電圧の変動の影響（駆動トランジスタの電圧−電流特性のシフト）を補償して、表示データに応じた適切な輝度階調で各表示画素（発光素子）を発光動作させることができ、表示画素ごとの発光特性のバラツキを抑制して表示画質を改善することができる。
さらに、上記駆動トランジスタのしきい値電圧の変動に対応する補償電圧成分の取得方法（参照電圧読取動作）として、データライン（駆動トランジスタのソース端子）への所定のプリチャージ電圧印加後、所定の過渡応答期間内であって、互いに異なる任意のタイミングで変化途上のデータライン電圧（第１の参照電圧及び第２の参照電圧）を読み取り、これらの差分電圧に基づいて上記補償電圧成分を生成しているので、基準電圧が変動した場合であっても、補償電圧成分への影響を抑制して、駆動トランジスタのしきい値電圧の変動に対応して適切に補正された階調信号（補正階調電圧）を生成することができる。
また、データドライバ１４０は、出力する階調信号（補正階調電圧）は電圧信号であるため、例えば発光動作期間Ｔemに有機ＥＬ素子ＯＬＥＤに流れる電流であって且つ書込動作期間ＴwrtにトランジスタＴｒ１３に流れるドレイン・ソース間電流Ｉdsの電流値を直接制御する電流ドライバとは異なるので、書込動作期間ＴwrtにトランジスタＴｒ１３に流れるドレイン・ソース間電流Ｉdsの電流値が微小であっても速やかにトランジスタＴｒ１３に流れるドレイン・ソース間電流Ｉdsに応じたゲート・ソース間電圧Ｖgsを設定することができる。このため、選択期間Ｔsel内に、プリチャージ電圧Ｖpreの印加、所定の過渡応答期間Ｔtrs内における異なるタイミングでの第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)の読み取り、補正階調電圧Ｖpixの生成に加えて、補正階調電圧ＶpixをトランジスタＴｒ１３のゲート・ソース間及びキャパシタＣｘに書き込む書込動作をすることができる。したがって、補正階調電圧Ｖpixの生成に関わる補正データを格納するフレームメモリ等の記憶手段を設ける必要がない。
本実施形態の駆動方法によれば、表示領域１１０の中の任意の複数の表示画素、例えば表示画素Ａと表示画素Ｂにおけるしきい値電圧Ｖthが互いに異なる場合であっても、それぞれのしきい値電圧Ｖth（厳密には、しきい値電圧Ｖthを略一義的に決定又は推測することができる第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)）を読み込んで補正しているために駆動トランジスタＴｒ１３に対する電圧指定において画素Ａと画素Ｂが同じ発光特性（例えば同じ輝度）になるようにすることができる。
すなわち、画素Ａの駆動トランジスタＴｒ１３のしきい値電圧をＶth_A、画素Ｂの駆動トランジスタＴｒ１３のしきい値電圧をＶth_B（≠Ｖth_A）としたとき、本発明においては、（１４）式で示したように、第１の参照電圧Ｖref(t1)と第２の参照電圧Ｖref(t2)）との差分電圧ΔＶrefから各々の表示画素の駆動トランジスタＴｒ１３のしきい値電圧Ｖthを補償するので、それぞれの表示画素のトランジスタＴｒ１３のドレイン−ソース間に流れる電流をＩＡ、ＩＢとすると、飽和領域において、下記（１６）式、（１７）式の通りとなり、個々の駆動トランジスタＴｒ１３のしきい値電圧の値（Ｖth_A、Ｖth_B）によらず所望の電流値の電流を流すことができる。
ＩＡ＝Ｋ{(Ｖorg＋Ｖth_A)−Ｖth_A}2＝Ｋ{Ｖorg}2・・・（１６）
ＩＢ＝Ｋ{(Ｖorg＋Ｖth_B)−Ｖth_B}2＝Ｋ{Ｖorg}2・・・（１７）
なお、上記Ｋは係数である。このように、同一表示画素における駆動トランジスタＴｒ１３のしきい値電圧Ｖthの変化量ΔＶthの影響を補償するのみならず、各トランジスタＴｒ１３間のしきい値特性のばらつきの影響も補償することができる。
よって、表示装置１００において、仮に初期時に各表示画素の駆動トランジスタＴｒ１３のしきい値電圧Ｖth0が互いに異なるようにばらついていたとしても、つまりしきい値電圧Ｖthの変化量ΔＶthがほとんどない状態でしきい値電圧Ｖthが各駆動トランジスタＴｒ１３ごとにばらついていたとしても、上記動作を行うことで各画素の駆動トランジスタＴｒ１３のしきい値電圧を最適化できるので、表示領域１１０内での面内で均一な表示特性を得ることができる。
なお、上述した実施形態においては、第２の参照電圧を読み取るタイミングを、過渡応答期間の終了タイミングとする場合について説明したが、第１の参照電圧読取タイミングと第２の参照電圧読取タイミングが過渡応答期間内であって、互いに異なるタイミングに設定されるものであれば、これに限定されるものではない。
＜第２の実施形態＞
次に、本発明に係る表示装置の第２の実施形態について説明する。ここで、表示装置の全体構成は上述した第１の実施形態と同等であるので、以下の説明においては、本実施形態に特有のデータドライバの構成及び駆動方法について詳しく説明する。
＜表示装置＞
図２５は、第２の実施形態に係る表示装置に適用可能なデータドライバ及び表示画素（画素駆動回路及び発光素子）の一例を示す要部構成図である。なお、図２５においても、上述した画素回路部ＤＣｘ（図１参照）に対応する回路構成の符号を併記して示す。また、第１の実施形態と同等の構成については、その説明を省略又は簡略化する。図２６は、本実施形態に係る画素駆動回路に寄生する容量成分を示す等価回路図である。
図２５に示すように、本実施形態に係る表示装置に適用されるデータドライバ１４０は、シフトレジスタ・データレジスタ部１４１と、階調電圧生成部（原階調信号生成部）１４２と、加減算演算部（電圧読取部）１４６と、変換部１４７と、反転加算演算部（補正階調信号生成部）１４８と、接続経路切換スイッチ（切換スイッチ）ＳＷ１〜ＳＷ４と、切換スイッチＳＷ５と、を備えている。
すなわち、本実施形態に係るデータドライバ１４０は、上述した第１の実施形態に示したデータドライバ（図１０参照）１４０において、電圧変換部１４３に替えて加減算演算部１４６及び変換部１４７を備え、電圧加減演算部１４４に替えて反転加算演算部１４８を備え、さらに、反転加算演算部１４８と接続経路切換スイッチＳＷ１との間の信号線（反転加算演算部１４８の出力端）に黒階調電圧Ｖzeroを印加するための切換スイッチＳＷ５が設けられている。
ここで、階調電圧生成部１４２、加減算演算部１４６、変換部１４７、反転加算演算部１４８及び切換スイッチＳＷ１〜ＳＷ５は、各列のデータラインＬｄごとに設けられ、上述した第１の実施形態と同様に、ｍ組設けられている。また、電圧読取部１４９は、加減算演算部１４６、切換スイッチＳＷ２及びＳＷ３、加減算演算部１４６と切換スイッチＳＷ２及びＳＷ３との間の配線、並びに切換スイッチＳＷ２及びＳＷ３とデータラインＬｄとの間の配線を備えている。なお、本実施形態においても、データラインＬｄから切換スイッチＳＷ１までの配線抵抗及び容量、データラインＬｄから切換スイッチＳＷ２及びＳＷ３までの配線抵抗及び容量、並びにデータラインＬｄから切換スイッチＳＷ４までの配線抵抗及び容量は、それぞれ互いに実質的に等しくなるように設定されている。したがって、データラインＬｄによる電圧降下は、切換スイッチＳＷ１〜ＳＷ４のいずれでも等しくなる。
加減算演算部１４６は、データラインＬｄに所定のプリチャージ電圧Ｖpreを印加して、所定の過渡応答期間（自然緩和期間）内であって、互いに異なる読取タイミングで、当該データラインＬｄの電位（第１の参照電圧Ｖref(t1)、第２の参照電圧Ｖref(t2)）を読み取り、当該第１の参照電圧Ｖref(t1)及び第２の参照電圧Ｖref(t2)の差分電圧ΔＶref（＝Ｖref(t2)−Ｖref(t1)）からトランジスタＴｒ１３のしきい値電圧Ｖthの変動特性等に基づいて予め設定されたオフセット電圧Ｖofstを減算して変換部１４７に出力する。
変換部１４７は、加算演算部１４６から出力された電圧成分（ΔＶref−Ｖofst）に対して、各表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３の変動後のしきい値電圧Ｖthを推定するための所定の係数αを乗算した電圧成分（α（ΔＶref−Ｖofst））を生成して、反転加算演算部１４８に出力する。ここで、変換部１４７において生成される電圧成分は、下記（２１）式に示すように、トランジスタＴｒ１３のしきい値電圧Ｖthの所定数β倍として表すことができる。
βＶth＝α（ΔＶref−Ｖofst）＝α（Ｖref(t2)−Ｖref(t1)−Ｖofst）・・（２１）
反転加算演算部１４８は、階調電圧生成部１４２から出力される原階調電圧Ｖorgと、変換部１４７から出力される電圧成分βＶthとをアナログ的（階調電圧生成部１４２がＤ／Ａコンバータを備えている場合）に加算して、その演算結果となる電圧成分を補正階調電圧（補正階調信号）Ｖpixとして表示領域１１０の列方向に配設されたデータラインＬｄに出力する。ここで、反転加算演算部１４８は、表示画素ＰＩＸへの書込動作（補正階調電圧印加動作）において、上述した第１の実施形態と同様に、書込電流をデータラインＬｄ（表示画素ＰＩＸ）側からデータドライバ１４０（反転加算演算部１４８）方向に引き込むように流すために下記（２２）式を満たすような負極性の補正階調電圧Ｖpix＝−Ｖin（＜０）を設定する。
Ｖpix＝−Ｖin＝−Ｖorg−βＶth・・・（２２）
ここで、βはβ＞１となる定数であり、原階調電圧ＶorgはＶorg＞０となる正の電圧である。
切換スイッチＳＷ５は、反転加算演算部１４８と接続経路切換スイッチＳＷ１との間の信号線（反転加算演算部１４８の出力端）と、黒階調電圧Ｖzeroを印加する電源端子（黒階調電圧源）との間に接続され、システムコントローラ１５０から供給されるデータ制御信号に基づいて、オン動作又はオフ動作することにより、データラインＬｄへの黒階調電圧Ｖzeroの印加タイミングを制御する。なお、切換スイッチＳＷ５は、上述した第１の実施形態と同様に、各切換スイッチＳＷ１〜ＳＷ４と抵抗及び容量が等しいことが好ましい。
すなわち、表示データに含まれる輝度階調値がゼロ階調の場合（無発光動作時）には、階調電圧生成部１４２から原階調電圧Ｖorgは出力されず、切換スイッチＳＷ５を介して黒階調電圧Ｖzeroが反転加算演算部１４８の出力端に印加されるので、上記（２２）式は、下記（２３）式のように表すことができる。
Ｖpix＝−Ｖin＝Ｖzero≦Ｖth・・・（２３）
＜表示装置の駆動方法＞
次に、本実施形態に係る表示装置における駆動方法について説明する。
上述したようなデータドライバ１４０を備えた表示装置の駆動方法は、上述した第１の実施形態（図１１参照）に示した補正階調電圧設定動作（補正階調電圧設定動作期間Ｔdet）において、各列のデータラインＬｄに所定のプリチャージ電圧Ｖpreを印加し、各行ごとに電源電圧ラインＬｖから画素駆動回路ＤＣを介してデータラインＬｄにプリチャージ電流Ｉpreを流した後、プリチャージ電圧Ｖpreの印加停止から所定の過渡応答期間内の、互いに異なる任意のタイミングにおける電位であって、且つ各表示画素ＰＩＸの画素駆動回路ＤＣの発光駆動用のトランジスタＴｒ１３（駆動トランジスタ）の素子特性（しきい値電圧Ｖth）に応じて変位する参照電圧Ｖref(t1)及びＶref(t2)を読み取り、次いで、書込動作に示した書込動作期間Ｔwrtにおいて、上記参照電圧Ｖref(t1)及びＶref(t2)の差分電圧ΔＶref（＝Ｖref(t2)−Ｖref(t1)）に基づいて設定された補償電圧βＶth（＝α（ΔＶref−Ｖofst））にしたがって、各表示画素ＰＩＸごとの表示データに応じた原階調電圧Ｖorgを補正して生成された補正階調電圧Ｖpix＝（−Ｖin＝−Ｖorg−βＶth）を各データラインＬｄに印加して、各表示画素ＰＩＸに当該補正階調電圧Ｖpixに基づいた書込電流Ｉwrt（トランジスタＴｒ１３のドレイン・ソース間電流Ｉdsに相当する）を流す。
特に、本実施形態においては、データドライバ１４０において生成され、データラインＬｄに印加される補正階調電圧Ｖpix（＝−Ｖin）を、上記書込動作により各表示画素ＰＩＸの画素駆動回路ＤＣに設けられた発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（Ｖccw＝０、ソース電位＝−Ｖｄ）が下記（２４）式を満たすように設定することにより、上述した第１の実施形態に示したような書込動作時におけるトランジスタＴｒ１３のしきい値電圧Ｖthの補償（しきい値電圧の変動を補償する補正）ではなく、発光動作時における画素駆動回路ＤＣから有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流Ｉemの電流値を補償する。
Ｖgs＝０−（−Ｖｄ）＝Ｖd0＋γＶth・・・（２４）
ここで、定数γは、下記（２５）式のように定義する。
γ＝（１＋(Ｃgs11＋Ｃgd13)／Ｃｓ）・・・（２５）
上記（２４）式におけるＶd0は、書き込み動作時に出力される補正階調電圧Ｖpixによって発光駆動用のトランジスタＴｒ１３のゲート−ソース間に印加される電圧Ｖgsのうち、指定階調（デジタルbit)に応じて変化する電圧成分であり、γＶthはしきい値に依存する電圧成分である。ここで、（２４）式におけるＶd0は本発明に係る第１の電圧成分に相当し、γＶthは本発明に係る第２の電圧成分に相当する。
また、図２６に示す画素駆動回路ＤＣの等価回路に示すように、上記（２５）式におけるＣgs11は、接点Ｎ１１（すなわちトランジスタＴｒ１１のソース及びトランジスタＴｒ１３のゲート）と接点Ｎ１３（すなわちトランジスタＴｒ１１及びＴｒ１２のゲート）間の寄生容量であり、Ｃgd13は接点Ｎ１１とＮ１４間（すなわちトランジスタＴｒ１３のゲート・ドレイン間）の寄生容量である。なお、図２６において、ＣparaはデータラインＬｄの配線寄生容量であり、Ｃpixは有機ＥＬ素子ＯＬＥＤの画素寄生容量である。
＜駆動方法の検証＞
次に、本実施形態に係る表示装置及びその駆動方法について具体的に検証する。
上述した第１の実施形態においては、発光素子（有機ＥＬ素子ＯＬＥＤ）に表示データに応じた電流値を有する発光駆動電流Ｉemを流す画素駆動回路ＤＣに備えられた発光駆動用のトランジスタＴｒ１３のしきい値電圧Ｖthに対応した参照電圧Ｖref(t1)及びＶref(t2)を異なるタイミングで読み込み、当該参照電圧Ｖref(t1)及びＶref(t2)の差分電圧ΔＶrefに基づいて原階調電圧Ｖorgを補正して生成された補正階調電圧Ｖpix（＝ａ・ΔＶref−Ｖorg＋Ｖofst・・・（１１））をデータラインＬｄを介して各表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加する電圧指定型の階調制御方法を示した。
このような階調制御方法においては、表示画素ＰＩＸ（画素駆動回路ＤＣ）内に寄生する容量成分（図２６に示したトランジスタＴｒ１１のゲート・ソース間の寄生容量Ｃgs11や発光駆動用のトランジスタＴｒ１３のゲート・ドレイン間の寄生容量Ｃgd13等）の影響を、発光駆動用のトンジスタＴｒ１３のゲート・ソース間に形成又は接続されるキャパシタ（容量素子；蓄積容量）Ｃｓにより十分抑制することができ、書込動作状態から発光動作状態に電圧関係が変化した場合（具体的には、上述した駆動方法において、電源電圧ラインＬｖに印加される電源電圧Ｖccが書込レベル（ローレベル；Ｖcc＝Ｖccw）から発光レベル（ハイレベル；Ｖcc＝Ｖcce）に切り換わった場合）であっても、表示画素ＰＩＸ（発光駆動用のトンジスタＴｒ１３のゲート・ソース間に形成されるキャパシタＣｓ）に保持された電圧成分（書込電圧）が変動しないものであることを前提としている。
ここで、例えば携帯電話やデジタルカメラ、携帯音楽プレーヤ等に搭載する場合のように、パネルサイズが小さくかつ高精細な画質が要求される表示パネルについて検討した場合、各表示画素のサイズ（形成面積）が小さく設定されることにより、キャパシタ（蓄積容量）Ｃｓを表示画素の寄生容量に比べて十分に大きく設定することができない場合がある。そのため、各表示画素に書込み保持された電圧成分（書込電圧）が書込動作状態から発光動作状態に移行する段階で変動した場合には、上述した寄生容量に応じて発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが変動してしまい、結果として発光素子（有機ＥＬ素子ＯＬＥＤ）に供給される発光駆動電流Ｉemの電流値が変動して、表示データに応じた適切な輝度階調で各表示画素（発光素子）を発光動作させることができなくなり、表示画質の劣化を招く可能性がある。
具体的には、本実施形態や上述した第１の実施形態（図１０参照）に示したような回路構成を有する画素駆動回路ＤＣを備えた表示画素ＰＩＸにおいては、書込動作状態から発光動作状態への移行時に、選択ラインＬｓに印加される選択信号Ｓselがハイレベルからローレベルに切り換わり、また、電源電圧ラインＬｖに印加される電源電圧Ｖccがローレベルからハイレベルに切り換わるように制御されるため、トランジスタＴｒ１３のゲート・ソース間（キャパシタＣｓ）に保持された電圧成分に変動を生じる場合がある。
そこで、第２の実施形態においては、第１の実施形態のように、発光駆動用のトランジスタＴｒ１３のしきい値電圧Ｖthの変動を補償する駆動方法（書込動作時に（１５）式に示した補正階調電圧Ｖpix（＝−｜Ｖorg＋Ｖth｜）をデータラインＬｄに印加する手法）に替えて、書込動作時に（２２）式に示した補正階調電圧Ｖpix（＝−Ｖorg−βＶth）をデータラインＬｄに印加して、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧（すなわち、キャパシタＣｓに保持される電圧成分）Ｖgsが（２４）式に示したように、Ｖgs＝−Ｖd0−γＶthとなるように設定することにより、発光動作時に発光素子（有機ＥＬ素子ＯＬＥＤ）に供給される発光駆動電流Ｉemの電流値を補償する。
次いで、発光動作時に発光素子（有機ＥＬ素子ＯＬＥＤ）に流れる発光駆動電流Ｉemを規定するトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（＝Ｖｄ）について具体的な導出方法を示す。
図２７は、本実施形態に係る表示画素における書込動作時と発光動作時における電圧関係の変化を示す等価回路図である。なお、理解しやすくするために書込動作における電源電圧Ｖcc（＝Ｖccw）を接地電位として以下、説明する。
図２５、図２６に示した表示画素ＰＩＸ（画素駆動回路ＤＣ）において、書込動作においては、図２７（ａ）に示すように、選択ラインＬｓに選択レベル（ハイレベル）の選択信号Ｓsel（＝Ｖsh）が印加され、低電位の電源電圧Ｖcc（＝Ｖccw＝ＧＮＤ）が印加された状態で、データドライバ１４０（反転加算演算部１４８）から電源電圧Ｖccw（＝ＧＮＤ）よりも低電位となる負極性の補正階調電圧Ｖpix（＝−Ｖin）を印加する。
これにより、トランジスタＴｒ１１、Ｔｒ１２がオン動作して、トランジスタＴｒ１３のゲート（接点Ｎ１１）にトランジスタＴｒ１１を介して電源電圧Ｖccw（＝ＧＮＤ）が印加されるとともに、トランジスタＴｒ１３のソース（接点Ｎ１２）にトランジスタＴｒ１２を介して負極性の補正階調電圧Ｖpix（＝−Ｖin）が印加されることにより、トランジスタＴｒ１３のゲート・ソース間に電位差が生じてトランジスタＴｒ１３がオン動作して、低電位の電源電圧Ｖccwが印加される電源電圧ラインＬｖからトランジスタＴｒ１３、Ｔｒ１２を介してデータラインＬｄに書込電流Ｉwrtが流れる。この書込電流Ｉwrtの電流値に応じた電圧成分Ｖgs（書込電圧；Ｖｄ）がトランジスタＴｒ１３のゲート・ソース間に形成されたキャパシタＣｓに保持される。
ここで、図２７（ａ）において、Ｃgs11′はトランジスタＴｒ１１のゲート電圧（選択信号Ｓsel）がハイレベルからローレベルに変化するときに、トランジスタＴｒ１１のゲート・ソース間に発生する実効寄生容量であり、Ｃgd13は発光駆動用のトランジスタＴｒ１３のソース・ドレイン間電圧が飽和領域にあるときに発光駆動用のトランジスタＴｒ１３のゲート・ドレイン間に発生する寄生容量である。
次いで、発光動作時においては、図２７（ｂ）に示すように、選択ラインＬｓに非選択レベル（ローレベル）電圧（−Ｖsl＜０）の選択信号Ｓselが印加され、高電位の電源電圧Ｖcc（＝Ｖcce；例えば１２〜１５Ｖ）が印加されるとともに、データドライバ１４０（反転加算演算部１４８）からデータラインＬｄへの補正階調電圧Ｖpix（＝−Ｖin）の印加を遮断する。
これにより、トランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート（接点Ｎ１１）への電源電圧Ｖccの印加が遮断されるとともに、トランジスタＴｒ１３のソース（接点Ｎ１２）への補正階調電圧Ｖpixの印加が遮断されることにより、書込動作時にトランジスタＴｒ１３のゲート・ソース間に生じていた電位差（０−（−Ｖｄ））が電圧成分としてキャパシタＣｓに保持されるので、トランジスタＴｒ１３のゲート・ソース間の電位差が維持されてトランジスタＴｒ１３がオン動作を継続し、高電位の電源電圧Ｖcceが印加される電源電圧ラインＬｖからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤにトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（＝０−（−Ｖｄ））に応じた発光駆動電流Ｉemが流れ、この電流値に応じた輝度階調で有機ＥＬ素子ＯＬＥＤが発光動作する。
ここで、図２７（ｂ）において、Ｖoelは発光動作時における接点Ｎ１２の電位であって有機ＥＬ素子ＯＬＥＤの発光電圧であり、Ｃgs11はトランジスタＴｒ１１のゲート電圧（選択信号Ｓsel）がローレベル（−Ｖsl）のときに、トランジスタＴｒ１１のゲート・ソース間に発生する寄生容量である。なお、後述するように、上述したＣgs11′とＣgs11の関係は、（２６）式のように表される。Ｃch11はトランジスタＴｒ１１のチャネル容量である。
Ｃgs11′＝Ｃgs11＋１／２×Ｃch11×Ｖsh／Ｖshl・・・（２６）
電圧Ｖshlは選択信号Ｓselのハイレベル（Ｖsh）とローレベル（−Ｖsl）間の電圧差（電圧範囲；Ｖshl＝Ｖsh−（−Ｖsl））である。
また、上記駆動方法の書込動作において、データドライバ１４０から補正階調電圧Ｖpix（＝−Ｖin）を印加することにより発光駆動用のトランジスタＴr１３のゲート・ソース間に保持された電圧成分Ｖgs（＝０−（−Ｖｄ））は、発光動作状態への移行に伴って、選択信号Ｓsel、電源電圧Ｖccの電圧レベルが切り換え設定されることにより、（２７）式に示すように変動する。ここで、本発明においては、このような表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加される電圧状態の変化（移行）に伴って、当該画素駆動回路ＤＣに書込み保持された電圧Ｖgsが変動する際の変動傾向を「画素駆動回路に固有の電圧特性」と表記する。
Figure 0004222426
上記（２７）式においてｃgd、ｃgs及びｃgs´は各々寄生容量Ｃgd、Ｃgs及びＣgs´をキャパシタＣsの容量で規格化したもので、ｃgd＝Ｃgd13／Ｃs、ｃgs＝Ｃgs11／Ｃs、ｃgs´＝Ｃgs11´／Ｃs）である。
この（２７）式は、各表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加される制御電圧（選択信号Ｓsel、電源電圧Ｖcc）の切り換え設定の前後において「電荷量不変の法則」を適用することにより導出することができる。すなわち、図２８に示すように、直列に接続された容量成分（容量Ｃ１、Ｃ２）において、一端側に印加される電圧をＶ１からＶ１´に変化させた場合、状態変化の前後における各容量成分の電荷量Ｑ１、Ｑ２及びＱ１′、Ｑ２′は、（２８）式で表すことができる。
Figure 0004222426
（２８）式において「電荷量不変の法則」を適用して、−Ｑ１＋Ｑ２＝−Ｑ１′＋Ｑ２′を計算することにより、容量成分Ｃ１、Ｃ２間の接続接点における電位Ｖ２、Ｖ２′の関係は（２９）式のように表すことができる。なお、図２８は、本実施形態に係る表示装置の駆動方法の検証に適用される電荷量不変の法則を説明するための簡易モデル回路である。
Figure 0004222426
そこで、本実施形態に係る表示画素ＰＩＸ（画素駆動回路ＤＣ及び有機ＥＬ素子ＯＬＥＤ）に対して、上記（２８）、（２９）式と同様の電位の導出方法を適用し、選択信号Ｓselを切り換え設定した場合のトランジスタＴr１３のゲート（接点Ｎ１１）の電位Ｖn11を検討すると、図２６、図２７から図２９に示すような等価回路で表すことができるので、下記の（３０）式から（３３）式のように表すことができる。図２９は、本実施形態に係る表示装置の駆動方法の検証に適用される表示画素内の電荷保持状態を説明するためのモデル回路であり、図２９（ａ）は、選択ラインＬｓに選択レベル（ハイレベル電圧Ｖsh）の選択信号Ｓselが印加され、低電位の電源電圧Ｖcc（＝Ｖccw）が印加されたときの電荷保持状態を示し、図２９（ｂ）は、選択ラインＬｓに非選択レベル（ローレベル電圧Ｖsl）の選択信号Ｓselが印加され、低電位の電源電圧Ｖcc（＝Ｖccw）が印加されたときの電荷保持状態を示している。
Figure 0004222426
（３０）式は図２９に示した各容量成分Ｃgs11、Ｃgs11b、Ｃgd13、Ｃpix及びキャパシタＣｓに保持される電荷量を表し、（３２）式は（３０）式に対して（３１）式に示す「電荷量不変の法則」を適用して計算した各接点Ｎ１１、Ｎ１２の電位Ｖn11、Ｖn12を表す。ここで、図２９（ｂ）において接点Ｎ１１、Ｎ１３間の容量成分Ｃgs11はトランジスタＴｒ１１のチャネル内容量以外のゲート・ソース間寄生容量Ｃgso11であり、図２９（ａ）において接点Ｎ１１、Ｎ１３間の容量成分Ｃgs11bはトランジスタＴｒ１１のチャネル容量Ｃch11の１／２と上記Ｃgs11（＝Ｃgso11）の和（Ｃgs11b＝Ｃch11／２＋Ｃgs11）と定義している。また、（３２）式におけるＣgs11′及びＤを（３３）式に示すように定義した。
このような電位の導出手法を、以下に示すように本実施形態に係る書込動作から発光動作に至る各過程に適用する。
図３０は、本実施形態に係る表示画素における書込動作から発光動作に至る各過程を示す概略フローチャートである。
本実施形態に係る表示装置の駆動方法は、図３０に示すように、上述した第１の実施形態と同様に、選択ラインＬｓ（接点Ｎ１３）に選択レベルの選択信号Ｓselを印加して表示データに応じた電圧成分を書き込む書込動作を行うための選択過程と、非選択レベルの選択信号Ｓselを印加して非選択状態に切り換える非選択状態切り換え過程と、書き込んだ電圧成分を保持する非選択状態保持過程と、電源電圧Ｖccを書込動作レベル（低電位）から発光動作レベル（高電位）に切り換える電源電圧切り換え過程と、表示データに応じた輝度階調で発光素子を発光動作させる発光過程と、に分類することができる。なお、駆動方法によっては、上記非選択状態保持過程を省略してもよく、非選択状態切り換え過程と電源電圧切り換え過程とが同期していてもよい。
（選択過程→非選択状態切り換え過程）
図３１は、本実施形態に係る表示画素における選択過程及び非選択状態切り換え過程の電圧関係の変化を示す等価回路図である。図３１（ａ）は、トランジスタＴｒ１１、トランジスタＴｒ１２を選択してトランジスタＴｒ１３のドレイン−ソース間に書込電流Ｉwrtを流している状態を示す図であり、図３１（ｂ）は、トランジスタＴｒ１１、トランジスタＴｒ１２を非選択に切り換えた状態を示す図である。図３１（ａ）において、接点Ｎ１１、接点Ｎ１２の電位はそれぞれＶccw（接地電位）、−Ｖｄとし、図３１（ｂ）において、接点Ｎ１１、接点Ｎ１２の電位はそれぞれ−Ｖ１、−Ｖと定義する。
表示画素ＰＩＸの選択状態（選択過程）から非選択状態への移行に伴う非選択切り換え過程においては、図３１（ａ）、（ｂ）に示す等価回路のように、選択信号Ｓselが正電位のハイレベル（Ｖsh）から負電位のローレベル（−Ｖsl）に切り換わるので、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧（接点Ｎ１１、Ｎ１２間の電位差）Ｖgs′は上記（３２）、（３３）式から（３４）式のように、書込動作時のトランジスタＴｒ１３のゲート・ソース間電圧（接点Ｎ１１、Ｎ１２間の電位差、すなわち書込電圧）Ｖｄから−ΔＶgsだけ電圧シフトした形で表される。なお、この電圧シフト分ΔＶgsはＣgs11′ＣpixＶshl／Ｄで表される。
Figure 0004222426
つまり、ΔＶgsは、選択状態から非選択状態に切り換えた際の接点Ｎ１１と接点Ｎ１２と間の電位差の変位である。
ここで、非選択切り換え過程においては、図３１に示した接点Ｎ１１、Ｎ１２間の容量成分Ｃｓ′はトランジスタＴｒ１３のゲート・ソース間容量以外に形成される寄生容量成分であり、また、（３２）、（３３）式に示したＣｓは容量成分Ｃｓ′とトランジスタＴｒ１３のチャネル内容量以外のゲート・ソース間寄生容量Ｃgso13と飽和領域にある場合のトランジスタＴｒ１３のチャネル内ゲート・ソース間容量、すなわちトランジスタＴｒ１３のチャネル容量Ｃch13の２／３の和（Ｃｓ＝Ｃｓ′＋Ｃgso13＋２Ｃch13／３）であり、Ｃgd13は、飽和領域にある場合のチャネル内ゲート・ドレイン間容量はゼロとみなせるので、トランジスタＴｒ１３のチャネル内容量以外のゲート・ドレイン間寄生容量Ｃgdo13のみである。（３４）式に示したＣgs11′はトランジスタＴｒ１１のチャネル内容量以外のゲート・ソース間寄生容量Ｃgso11と、Ｖds＝０の場合のトランジスタＴｒ１１のチャネル内ゲート・ソース間容量、すなわちトランジスタＴｒ１１のチャネル容量Ｃch11の１／２と選択信号Ｓselの電圧比（Ｖsh／Ｖshl）の積算値と、の和（Ｃgs11′＝Ｃgso11＋Ｃch11Ｖsh／２Ｖshl）と定義する。
（非選択状態保持過程）
図３２は、本実施形態に係る表示画素における非選択状態保持過程の電圧関係の変化を示す等価回路図である。図３２（ａ）は、接点Ｎ１２の電位が電源電圧Ｖcc（Ｖccw）より負電位（−Ｖ）の状態でトランジスタＴｒ１３でドレイン・ソース間電流Ｉdsが流れている状態を示す図であり、図３２（ｂ）は、トランジスタＴｒ１３でドレイン・ソース間電流Ｉdsが流れ続けた結果、接点Ｎ１２の電位が上昇している状態を示す図である。
このように、表示画素ＰＩＸの非選択状態の保持過程においては、図３２（ａ）、（ｂ）に示す等価回路のように、選択過程（書込動作）から非選択過程に移行する際にトランジスタＴｒ１３のゲート・ソース間（容量成分Ｃｓ′）に保持された電圧Ｖgs′に基づいてトランジスタＴｒ１３がオン動作を継続し、トランジスタＴｒ１３のドレインからソースにドレイン・ソース間電流Ｉdsが流れ、トランジスタＴｒ１３のドレイン電圧（接点Ｎ１４の電位）とソース電圧（接点Ｎ１２の電位）が差が無くなる方向まで電圧関係が変化する。この変化にかかる時間は十数μsecである。これにより、上記（３２）、（３３）式からトランジスタＴｒ１３のゲート電位Ｖ１′はソース電位の変化の影響を受けて（３５）式のように変化する。
Figure 0004222426
上記（３５）式におけるＣｓ″は前述のＣｓ′とＣgso13に、Ｖds＝０の場合のトランジスタＴｒ１３のチャネル内ゲート・ソース間容量、すなわちＣch13の半分を加えたものであり、（３６ａ）式に示す。
Ｃｓ″＝Ｃｓ′＋Ｃgso13＋Ｃch13／２＝Ｃｓ−Ｃch13／６・・・（３６ａ）
また、Ｃgd13′は、前述のＣgd13に、Ｖds＝０の場合のトランジスタＴｒ１３のチャネル内ゲート−ドレイン間容量、すなわちＣch13の半分を加えたものであり、（３６ｂ）式に示す。
Ｃgd13′＝Ｃgd13＋Ｃch13／２・・・（３６ｂ）
また、（３５）式における−Ｖ１、Ｖ１′は、図２８に示したＶ１、Ｖ１′ではなく、それぞれ図３２（ａ）、図３２（ｂ）における接点Ｎ１１の電位Ｖn11である。
ここで、非選択状態保持過程においては、図３２に示した接点Ｎ１１、Ｎ１４間の容量成分Ｃgd13′は前述したトランジスタＴｒ１３のチャネル内容量以外のゲート・ドレイン間寄生容量Ｃgdo13とトランジスタＴｒ１３のチャネル容量Ｃch13の１／２の和（Ｃgd13′＝Ｃgdo13＋Ｃch13／２＝Ｃgd13＋Ｃch13／２）である。
（非選択状態保持過程→電源電圧切り換え過程→発光過程）
図３３は、本実施形態に係る表示画素における非選択状態保持過程、電源電圧切り換え過程及び発光過程の電圧関係の変化を示す等価回路図である。図３３（ａ）は、トランジスタＴｒ１３でのドレイン・ソース間電位差がなくなり、ドレイン・ソース間電流Ｉdsが流れなくなった状態を示す図であり、図３３（ｂ）は、電源電圧Ｖccが低電位（Ｖccw）から高電位（Ｖcce）に切り換わるときの状態を示す図であり、図３３（ｃ）は、トランジスタＴｒ１３を介して有機ＥＬ素子ＯＬＥＤに発光駆動電流Ｉemが流れている状態を示す図である。
このように、表示画素ＰＩＸの非選択状態保持過程から電源電圧の切り換え過程への移行においては、図３３（ａ）、（ｂ）に示す等価回路のように、上述した非選択状態保持過程においてトランジスタＴｒ１３のドレイン・ソース間電圧が０Ｖに収束（又は近似）するように変化した後、電源電圧切り換え過程において電源電圧Ｖccが低電位（Ｖccw）から高電位（Ｖcce）に切り換わるので、トランジスタＴｒ１３のゲート（接点Ｎ１１）及びソース（接点Ｎ１２）の電位Ｖn11、Ｖn12は各々上昇して（３７）式のように表すことができる。
Figure 0004222426
上記（３７）式におけるＶ１″、Ｖ″は、それぞれ図３３（ｂ）における接点Ｎ１１の電位Ｖn11、接点Ｎ１２の電位Ｖn12である。
次いで、表示画素ＰＩＸの発光過程においては、図３３（ｂ）、（ｃ）に示す等価回路のように、電源電圧切り換え過程によりトランジスタＴｒ１３のゲート（接点Ｎ１１）に生じた電位Ｖn11は収束して、上記（３７）式に示した電圧Ｖ１″、Ｖ″を用いて（３８）式のように表すことができる。
Figure 0004222426
上記（３８）式におけるＶ1cは、それぞれ図３３（ｃ）における接点Ｎ１１の電位Ｖn11である。
以上のことから、図２７に示したような書込動作から発光動作に至る電圧変化において、上記（３４）〜（３８）式中で記載した電圧成分を全て非選択状態切り換え過程における電圧符号に書き換えることにより、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは上記（３４）式より（３９）式のように表すことができる。なお、（３９）式におけるＶは（３２）式から、ΔＶgsは（３４）式から（４０）式のように再度まとめて記述している。
Figure 0004222426
上記（３９）式中のＶｄは、書き込み時のトランジスタＴｒ１３のゲート・ソース間に生じる電圧であり、図３１（ａ）における接点Ｎ１２の電位で−Ｖｄであり、ΔＶgsは、図３１（ａ）から図３１（ｂ）に切り換えたときの接点Ｎ１１と接点Ｎ１２と間の電位差の変位である。
次いで、上記（３９）式に基づいて、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsに対するしきい値電圧Ｖthの影響（ＶgsのＶth依存性）について検討する。
上記（３９）式においてΔＶgs、Ｖ、Ｄの値を代入して整理すると下記（４１）式が得られ、（４１）式において各容量成分Ｃgs11、Ｃgs11′、Ｃgd13を容量成分Ｃｓで規格化してさらに整理することにより、下記（４２）式を導出することができる。ここで、容量成分Ｃgs11、Ｃgs11′、Ｃgd13、Ｃｓは、いずれも上述した非選択状態切り換え過程において示した定義と同じである。（４２）式において右辺第１項は表示データに基づく指定階調及びトランジスタＴｒ１３のしきい値電圧Ｖthに依存する項であり、右辺第２項はトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsに加えられる定数項である。電圧指定でＶthを補償するということは、すなわち、発光時のＶgs−Ｖth（発光時の駆動電流Ｉoelを決定する値）がＶthに依存しない形にするために書き込み時のソース電位の−Ｖｄをどのようにすればよいかという問題を解決することと考えられる。仮に発光時においてもＶgs＝０−（−Ｖｄ）＝Ｖｄを保っていたとするならば、Ｖgs−ＶthをＶth依存させないためには、Ｖｄ＝Ｖd0＋Ｖthの形にしておけば、Ｖgs−Ｖth＝Ｖd0＋Ｖth−Ｖth＝Ｖd0となり、発光電流はＶth依存しないＶd0のみで表される。さらに、発光時において書き込み時のＶgsから変動した場合において、発光時のＶgs−ＶthがＶth依存しない形とするには、Ｖｄ＝Ｖd0＋εＶthとすればよいことが分かる。
Figure 0004222426
ここで、上記（４２）式のｃgd、ｃgs及びｃgs´は、（２７）式のｃgd、ｃgs及びｃgs´に一致する。
そして、上記（４２）式において右辺第１項に含まれる有機ＥＬ素子ＯＬＥＤの発光電圧Ｖoelの依存性は厳密には、下記（４３）式に示す関係が矛盾なく成り立つように決定される。ここで、（４３）式においてｆ(ｘ)、ｇ(ｘ)、ｈ(ｘ)は各々、変数ｘの関数であることを示し、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは発光電圧Ｖoelの関数として表すことができ、発光駆動電流Ｉemは（Ｖgs−Ｖth）の関数として表すことができ、発光電圧Ｖoelは発光駆動電流Ｉemの関数として表すことができ、有機ＥＬ素子ＯＬＥＤの発光電圧Ｖoelも表示画素ＰＩＸ（画素駆動回路ＤＣ）に寄生する容量成分を介してしきい値電圧Ｖthに依存する特徴を有している。
Figure 0004222426
ここで、上述したように、書込動作時に発光駆動用のトランジスタＴｒ１３のソース（接点Ｎ１２）に対して表示データに基づく電圧成分（階調電圧）を与えるためのデータ電圧でＶthに依存しない項をＶd0とし、時刻ＴＸにおけるトランジスタＴｒ１３のしきい値電圧をＶth(TＸ)、時刻ＴＸより充分後の時刻ＴＹにおける同しきい値電圧をＶth(TＹ)とし、且つ時刻ＴＸでの発光動作時の有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加されるＶoelＸと、時刻ＴＹでの発光動作時の有機ＥＬ素子ＯＬＥＤのアノード−カソード間に印加されるＶoelＹとしたとき、Ｖth(TＹ)＞Ｖth(TＸ)になるとともに、時刻ＴＹと時刻ＴＹとでの発光動作時の有機ＥＬ素子ＯＬＥＤに印加される電圧差をΔＶoel＝ＶoelＹ−ＶoelＸとすると、しきい値電圧の変動分（Ｖthシフト）ΔＶthを補償するためには、Ｖthを補償することでΔＶoelは限りなく０に近づけることになり、上記（４２）式において右辺第１項に含まれる電圧成分Ｖｄを（４４）式のように設定すればよいことになる。
Figure 0004222426
上記（４４）式において、しきい値電圧変動ΔＶthをしきい値電圧Ｖth＝０Ｖからの差とすると、ΔＶth＝Ｖthと表すことができ、またｃgs＋ｃgdが設計値であることから定数εをε＝１＋ｃgs＋ｃgdと定義することにより電圧成分Ｖｄは下記（４５）式のように表すことができる。なお、表示領域１１０内の各トランジスタＴｒ１３の初期状態でのしきい値のばらつきもΔＶthの一部とみなせば、Ｖd0からの変化と考えてよい。
Figure 0004222426
この（４５）式に基づいて上記（４２）式から（４６）式が得られ、トランジスタＴｒ１３のしきい値電圧Ｖthに依存しない電圧関係の式を導出することができる。なお、（４６）式においては、しきい値電圧Ｖth＝０Ｖのときの有機ＥＬ素子ＯＬＥＤの発光電圧ＶoelをＶoel＝Ｖoel0とした。この（４５）式より、前記（２４）式、（２５）式が導出された。
Figure 0004222426
ここで、第０階調である黒表示状態において、トランジスタＴｒ１３のゲート・ソース間にしきい値電圧Ｖth以上の電圧が印加されない条件（すなわち、有機ＥＬ素子ＯＬＥＤに発光駆動電流Ｉemを流さない電圧条件）を求めると、（４７）式のように表すことができる。これにより、図２５に示したデータドライバ１４０において切換スイッチＳＷ５を介して反転加算演算部１４８の出力端に印加される黒階調電圧Ｖzeroを規定（決定）することができる。
−Ｖd0(0)＝Ｖzero≧ｃgdＶcce−ｃgs′Ｖshl・・・（４７）
次いで、本実施形態に係るデータドライバ１４０により生成されて出力される補正階調電圧Ｖpix（＝−Ｖin）について検討する。
図３４は、本実施形態に係る表示画素（画素駆動回路及び有機ＥＬ素子）における書込動作時の電圧関係を示す等価回路図である。
図３０に示す各過程を経る際に発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが他の寄生容量等によってシフトする分を補償するために、書込動作期間Ｔwrt（補正階調電圧Ｖpixの印加時間）内に切換スイッチＳＷ１がオンとして電圧加減演算部１４４が出力する補正階調電圧Ｖpixは下記の（４８）式のように設定する。
Ｖpix＝−（Ｖｄ＋Ｖds12）＝−Ｖorg−βＶth・・・（４８）
ここでＶds12はトランジスタＴｒ１２のドレイン・ソース間電圧である。
そして、図３４に示す書込動作においてはトランジスタＴｒ１３、Ｔｒ１２のドレイン・ソース間に流れる書込電流Ｉwrtを各々（４９）式、（５０）式のように表すことができる。
Figure 0004222426
また、Ｖdse12及びＶsat12は、上記（４９）式、（５０）式に基づいて下記（５１）式により定義することができる。
Figure 0004222426
ここで、（４９）〜（５１）式において、μFETはトランジスタの移動度であり、Ｃｉは単位面積あたりのトランジスタゲート容量であり、Ｗ12、Ｌ12は各々トランジスタＴｒ１２のチャネル幅及びチャネル長であり、Ｗ13、Ｌ13は各々トランジスタＴｒ１３のチャネル幅及びチャネル長であり、Ｖds12はトランジスタＴｒ１２のドレイン・ソース間電圧であり、Ｖdse13は書き込み時におけるトランジスタＴｒ１３の有効ドレイン・ソース間電圧であり、ｐ、ｑは薄膜トランジスタの特性に適合した固有のパラメータ（フィッティングパラメータ）である。なお、（５０）式においてトランジスタＴｒ１２のドレイン・ソース間電圧Ｖdse12を（５１）式のように定義した。（４９）、（５０）式においては、トランジスタＴｒ１２とトランジスタＴｒ１３のしきい値電圧を区別するためにそれぞれＶth12、Ｖth13と表記した。Ｖsat12は書き込み時におけるトランジスタＴｒ１２の有効ドレイン・ソース間電圧である。
また、ｎチャネルアモルファスシリコントランジスタのしきい値電圧のシフト量は、トランジスタがオン状態になっている時間（ゲート−ソース間電圧が正電圧である時間）が長いほど大きくなる傾向があるので、トランジスタＴｒ１３は、１処理サイクル期間Ｔcyc内に占める割合が高い発光動作期間Ｔemにおいてオン状態なためにしきい値が経時的に、より正側電圧にシフトして高抵抗化しやすいのに対して、トランジスタＴｒ１２は、１処理サイクル期間Ｔcyc内に占める割合が比較的低い選択期間Ｔselのみオン状態なので、トランジスタＴｒ１３と比べると、しきい値が経時的シフトの程度が小さい。このため、上述した補正階調電圧Ｖpixの導出方法においてはトランジスタＴｒ１２のしきい値電圧Ｖth12の変動は、トランジスタＴｒ１３のしきい値電圧Ｖth13の変動に対して無視していいほど小さいので、変動しないものとして扱っている。
このように（４９）式、（５０）式は、ｑおよびｐのＴＦＴ特性フィッティングパラメータ、およびトランジスタサイズパラメータ（Ｗ13、Ｌ13、Ｗ12、Ｌ12）、トランジスタのゲート厚やアモルファスシリコンの移動度といったプロセスパラメータ、電圧設定値（Ｖsh）によって構成されている。
そして、（４９）式のＩwrtと（５０）式のＩwrtが等しいという等式を数値解析的に解き、トランジスタＴｒ１２のドレイン・ソース間電圧Ｖds12を求めることにより、Ｖpix＝−Ｖd−Ｖds12から補正階調電圧Ｖpix（＝−Ｖin）を導出することができる。
求められた補正階調電圧Ｖpixを書込動作期間Ｔwrt内に電圧加減演算部１４４が出力すると、トランジスタＴｒ１３のソース（接点Ｎ１２）に−Ｖdが書き込まれることになる。このため、書込動作期間ＴwrtでのトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs及びトランジスタＴｒ１３のドレイン・ソース間電圧Ｖds＝０−（−Ｖｄ）＝Ｖd0＋εΔＶthとなって、寄生容量等の影響によるシフト分を補償した駆動電流Ｉoledを発光動作期間Ｔemに流すような書込電流Ｉwrtを書込動作期間Ｔwrtに流すことができる。
次に、本実施形態に係る表示装置及びその駆動方法における作用効果について具体的な実験結果を示して説明する。
図３５は、本実施形態に係る表示画素の書込動作における入力データに対するデータ電圧と原階調電圧との関係を示す特性図である。
上述したように、書込動作において発光駆動用のトランジスタＴｒ１３のゲート・ソース間に書き込み保持される電圧Ｖgsにより、当該ソース（接点Ｎ１２）に生じる電位（−Ｖｄ）は、上記（２４）式に示したように、データ電圧Ｖd0としきい値電圧Ｖthの定数γ倍とに基づいて設定（決定）される（−Ｖｄ＝−Ｖd0−γＶth）。一方、データドライバ１４０（反転加算演算部１４８）において生成される補正階調電圧Ｖpix（＝−Ｖin）は、（２２）式に示したように、原階調電圧Ｖorgとしきい値電圧Ｖthの定数β倍とに基づいて設定（決定）される（−Ｖin＝−Ｖorg−βＶth）。
上記（２４）、（２２）式において、定数γ、β及びしきい値電圧Ｖthに依存しないデータ電圧Ｖd0と原階調電圧Ｖorgとの関係について検証すると、図３５に示すように、データドライバ１４０の階調電圧生成部１４２により生成される原階調電圧Ｖorgの入力データ（指定階調）に対する変化傾向に対して、表示画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のソースに表示データ（入力データ）に応じた電圧成分（階調電圧）を与えるためのデータ電圧Ｖd0の入力データに対する変化傾向は高階調域ほど電圧の差が大きくなる傾向を有している。具体的には、第０階調（黒表示状態）においてはデータ電圧Ｖd0と原階調電圧ＶorgのいずれもＶzero（＝０Ｖ）であるのに対して、第２５５階調（最高輝度階調）においてはデータ電圧Ｖd0と原階調電圧Ｖorgとが概ね１．３Ｖ以上の電圧差を生じる。この理由は、与えるＶpixが大きければ大きいほど、書き込み時の電流値も大きくなり、その結果トランジスタＴｒ１２のソース・ドレイン間電圧も大きくなるためである。
ここで、図３５に示した検証実験においては、書込動作時の電源電圧Ｖcc（＝Ｖccw）を接地電位ＧＮＤ（＝０Ｖ）、発光動作時の電源電圧Ｖcc（＝Ｖcce）を１２Ｖ、選択信号Ｓselのハイレベル（Ｖsh）とローレベル（−Ｖsl）間の電圧差（電圧範囲）Ｖshlを２７Ｖ、発光駆動用のトランジスタＴｒ１３のチャネル幅Ｗ13を１００μｍ、トランジスタＴｒ１１及びトランジスタＴｒ１２のチャネル幅Ｗ11、Ｗ12を４０μｍ、画素サイズを１２９μｍ×１２９μｍ、画素の開口率を６０％、キャパシタ（蓄積容量）Ｃｓの静電容量を６００ｆＦ（＝０．６ｐＦ）とした場合の表示画素ＰＩＸを用いて実験を行った。
図３６は、本実施形態に係る表示画素の書込動作における入力データに対する補正階調電圧としきい値電圧との関係を示す特性図である。
次いで、上記（２２）式において、定数β及びしきい値電圧Ｖthに依存する補正階調電圧Ｖpix（＝−Ｖin）について、上記図３５における場合と同一の実験条件で検証すると、図３６に示すように、データドライバ１４０の反転加算演算部１４８により生成される補正階調電圧Ｖpixの入力データ（指定階調）に対する変化傾向は、定数βを一定値に設定した場合、しきい値電圧Ｖthが大きくなるにしたがって、全階調域において補正階調電圧Ｖpixの電圧値が当該しきい値電圧Ｖth分だけ低くなる。具体的には、定数βをβ＝１．０８に設定した場合、しきい値電圧Ｖthを０Ｖ→１Ｖ→３Ｖと変化させると、補正階調電圧Ｖpixを規定する各しきい値電圧Ｖthにおける特性線が低電圧方向に略平行移動する。なお、第０階調（黒表示状態）においてはしきい値電圧Ｖthに関わらず補正階調電圧ＶpixはＶzero（＝０Ｖ）になる。
図３７は、本実施形態に係る表示画素の発光動作における入力データ（表示データの階調値であり、ここでは最低輝度階調を”０”、最高輝度階調を”２５５”としている。）に対する有機ＥＬ素子ＯＬＥＤの発光駆動電流としきい値電圧との関係を示す特性図である。
次いで、上記（２２）式に示した補正階調電圧Ｖpix（＝−Ｖin）をデータドライバ１４０から各表示画素ＰＩＸ（画素駆動回路ＤＣ）に印加して発光駆動用のトランジスタＴｒ１３のゲート・ソース間に、上記（２４）式に示すような電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋γＶth）を書込み保持させた場合に、発光動作時に有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流Ｉemの定数γ及びトランジスタＴｒ１３のしきい値電圧Ｖthに対する依存性について、上記図３５における場合と同一の実験条件で検証すると、図３７に示すように、定数γを略一定値に設定した場合、各階調においてしきい値電圧Ｖthに関わらず略同等の電流値を有する発光駆動電流Ｉemが有機ＥＬ素子ＯＬＥＤに供給されることが判明した。
具体的には、図３７（ａ）に示すように定数γをγ＝１．０７、しきい値電圧Ｖthを１．０Ｖに設定した場合と、図３７（ｂ）に示すように定数γをγ＝１．０５、しきい値電圧Ｖthを３．０Ｖに設定した場合について比較検討すると、しきい値電圧Ｖthに関わらず略同一の特性線が得られ、かつ、表２に示すように、略全階調域で理論値に対する輝度変化（輝度差）が概ね１．３％以下に抑制されることが判明した。ここで、本出願においては、上述したように（２４）式に示した定数γに依存する電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋γＶth）を書込み保持することにより、各階調における理論値に対する輝度変化（輝度差）を概ね１．３％以下に抑制させる効果を、説明の都合上、便宜的に「γ効果」と表記する。
Figure 0004222426
図３８は、本実施形態に係る表示画素の発光動作における入力データに対する発光駆動電流としきい値電圧の変動（Ｖthシフト）との関係を示す特性図である。
次いで、上記γ効果のしきい値電圧Ｖthの変動（Ｖthシフト）に対する依存性について検証すると、図３８に示すように、定数γを一定値に設定した場合、しきい値電圧Ｖthの変動（Ｖthシフト）幅が大きくなるほど各階調において初期のしきい値電圧Ｖthにおける発光駆動電流Ｉemとの電流値の差が小さくなることが判明した。
具体的には、定数γをγ＝１．１とし、図３８（ａ）、（ｂ）に示すように、しきい値電圧Ｖthを１．０Ｖから３．０Ｖに変更設定した場合と、図３８（ａ）、（ｃ）に示すように、しきい値電圧Ｖthを１．０Ｖから５．０Ｖに変更設定した場合における特性線を比較検討すると、しきい値電圧Ｖthの変動（Ｖthシフト）幅が大きいほど特性線が近似して、表３に示すように、略全階調域で理論値に対する輝度変化（輝度差）が極めて小さく（概ね０．３％以下に）抑制されることが判明した。
Figure 0004222426
ここで、本実施形態における作用効果の優位性を証明するために、発光駆動用のトランジスタＴｒ１３のゲート・ソース間に、上記（２４）式において定数γに依存しない電圧成分Ｖgs（書込電圧；０−（−Ｖｄ）＝Ｖd0＋Ｖth）を書込み保持させた状態で、異なるしきい値電圧Ｖthを設定した場合の実験結果を比較例として検討する。
図３９は、本実施形態に係るγ効果を有さない場合における入力データに対する発光駆動電流としきい値電圧との関係（比較例）を示す特性図である。
具体的には、図３９（ａ）に示すように定数γ（＝１＋(Ｃgs11＋Ｃgd13)／Ｃｓ＝１＋ｃgs＋ｃgd）をγ＝１．０７、しきい値電圧Ｖthを１．０Ｖ及び３．０Ｖに設定した場合と、図３９（ｂ）に示すように定数γをγ＝１．０５、しきい値電圧Ｖthを１．０Ｖ及び３．０Ｖに設定した場合のいずれにおいても、各階調において定数γに関わらずトランジスタＴｒ１３のしきい値電圧Ｖthが高いほど発光駆動電流Ｉemの電流値が小さくなる特性線が得られ、かつ、表４に示すように、略全階調域で理論値に対する輝度変化（輝度差）が１．０％以上を示し、特に、中間階調以上（図に示した２５６階調の例では１２７階調以上）で２％以上に達することが判明した。
Figure 0004222426
本願発明者の各種検証によれば、定数γを補正しないと、各階調における理論値に対する輝度変化（輝度差）が中間階調において概ね２％以上に達すると、画像の焼き付きとして視認されるため、上記比較例のように、定数γに依存しない電圧成分Ｖgs（書込電圧；−Ｖｄ＝−Ｖd0−Ｖth）を書込み保持させた場合には、表示画質の劣化を招くことになる。
これに対して、本実施形態においては、（２４）式に示したように定数γに依存する電圧成分Ｖgs（書込電圧；０−(−Ｖｄ)＝Ｖd0＋γＶth）を書込み保持させることにより、図３７、図３８及び表２、表３に示したように、各階調における理論値に対する輝度変化（輝度差）を大幅に抑制することができるので、画像の焼き付きを防止して表示画質に優れた表示装置を実現することができる。
次に、上記（５１）式に示した補正階調電圧ＶpixとトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係について具体的に説明する。
図４０は、本実施形態に係る作用効果を実現するために設定される定数と入力データとの関係を示す特性図である。
上述したように、（２２）、（２４）式に示した補正階調電圧ＶpixとトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係は、トランジスタＴr１３のソース（接点Ｎ１２）とデータラインＬdとの間にトランジスタＴr１２のオン抵抗分の電位差が存在するため、接点Ｎ１２にトランジスタＴr１３のしきい値電圧Ｖthのγ倍の電圧をデータ電圧Ｖd0に付加した電圧を保持させるために、補正階調電圧Ｖpixとしてしきい値電圧Ｖthのβ倍の電圧を原階調電圧Ｖorgに付加した電圧を書き込むようにしている。
上記補正階調電圧ＶpixとトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsとの関係において、Ｖpix（＝Ｖin)に対してβＶthをオフセットしたときのＶgs（＝Ｖd）の変化分であるγＶthとの関係について検証すると、しきい値電圧Ｖthが０Ｖから３Ｖに変化した場合の入力データ（指定階調）に対する定数β、γの値は、図４０に示すように補正階調電圧Ｖpixを規定する定数βが全入力データに対して一定であるのに対して、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを規定する定数γは入力データに対して概ね一定の傾きを有して変化する。ここで、例えば中間階調（図４０に示した２５６階調においては１２８階調近傍）において定数γが理想値（図中２点鎖線で表記）になるようにするには、β＝１．０８のときγ＝１．０９７に設定すればよく、定数βとγを比較的近似した値に設定することができるので、実用上は定数β＝γと設定するものであってもよい。
以上の検証結果に基づいて、本願発明者が種々検討した結果、発光駆動用のトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを規定する定数γ（＝β）は１．０５以上であることが好ましく、トランジスタＴｒ１３のソース（接点Ｎ１２）に書込み保持される電圧成分Ｖdが（２４）式に示したような電圧（−Ｖd0−γＶth）となるような補正階調電圧Ｖpixが、入力データ（指定階調）のうち、少なくとも１つの階調で設定されていればよいという結論に達した。さらに、この場合しきい値電圧の変動（Ｖthシフト）による発光駆動電流Ｉemの変化がしきい値電圧の変動が生じる以前の初期状態における最大電流値に対して、概ね２％以内になるように発光駆動用のトランジスタＴr１３のディメンション（すなわち、チャネル幅とチャネル長の比；Ｗ／Ｌ）及び選択信号Ｓselの電圧（Ｖsh、−Ｖsl）が設定されていることが好ましいという結論に達した。
補正階調電圧Ｖpixは、トランジスタＴｒ１３のソース電位である−Ｖｄに、さらにトランジスタＴｒ１２のドレイン−ソース間電圧分を加算しなければならない。電源電圧Ｖccw−補正階調電圧Ｖpixの絶対値が大きいほど、書込動作動作時にトランジスタＴｒ１２及びトランジスタＴｒ１３のドレイン−ソース間に流れる電流の電流値が大きくなるため、Ｖpixと−Ｖｄとの差が大きくなる。ただし、トランジスタＴｒ１２のドレイン−ソース間電圧による電圧降下の影響を小さくすれば、しきい値電圧Ｖthのβ倍の効果がそのままγ効果に反映することができる。
すなわち、（２４）式を満たし、オフセット電圧γＶthが設定できれば、書込動作状態から発光動作状態に移行したときの発光駆動電流Ｉemの電流値の変動を補償できることになるが、トランジスタＴｒ１２のドレイン−ソース間電圧の影響を考慮する必要がある。
例えば、図３５に示すように、トランジスタＴｒ１２のドレイン−ソース間電圧を書込動作において最大輝度階調時、つまり、トランジスタＴｒ１２のドレイン−ソース間電圧が最大のときに１．３Ｖ程度となるようにトランジスタＴｒ１２の設計を行う。図４０は、図３５の特性図を得た画素駆動回路ＤＣにおける定数の特性図であり、最低輝度階調”０”での定数γ（≒１．０７）と最高輝度階調”２５５”での定数γ（≒１．１１）との差が充分小さく、且つ（２２）式のβに近似することができる。
つまり、電源電圧Ｖccw−補正階調電圧ＶpixのうちのトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの電圧成分Ｖd0が原階調電圧Ｖorgとなり、原階調電圧Ｖorgにオフセット電圧βVthを加算して負極性にしたものが、補正階調電圧Ｖpixとし、この書込動作時の補正階調電圧Ｖpixが（２２）式を満たすように、設定されていても、トランジスタＴｒ１２のドレイン−ソース間最大電圧を適宜設定していれば、定数γをβに近似させることができ、最低輝度階調から最高輝度階調に至るまで高精度に階調表示をすることが可能となる。
なお、上述した一連の作用効果の検証に適用した有機ＥＬ素子ＯＬＥＤ（画素サイズ１２９μｍ×１２９μｍ、開口率６０％）の駆動電圧に対する画素電流の変化特性（Ｖ−Ｉ特性）は、図４１に示すように駆動電圧が負電圧の領域においては比較的微小な（概ね１．０Ｅ−３μＡ〜１．０Ｅ−５μＡオーダーの）画素電流が流れ、駆動電圧が略０Ｖで画素電流が最低となり、駆動電圧が正電圧の領域においては電圧値の上昇に伴って画素電流が急峻に増加する傾向を示す。ここで、図４１は、上述した一連の作用効果の検証に適用した有機ＥＬ素子の電圧−電流特性を示す図である。
図４２は、本実施形態に係る表示画素（画素駆動回路）に用いられるトランジスタのチャネル内寄生容量の電圧依存性を示す特性図である。ここでは、薄膜トランジスタＴＦＴにおける寄生容量を議論する際に一般的に参照されるMeyerの容量モデルに基づいて、ゲート・ソース間電圧Ｖgsがしきい値電圧Ｖthよりも大きい条件（Ｖgs＞Ｖth）、すなわちソース・ドレイン間でチャネルが形成されている条件での容量特性を示す。
薄膜トランジスタのチャネル内寄生容量Ｃchは、大別してゲート・ソース間の寄生容量Ｃgs chとゲート・ドレイン間の寄生容量Ｃgd chからなり、ゲート・ソース間電圧Ｖgsとしきい値電圧Ｖthの差分（Ｖgs−Ｖth）に対するドレイン・ソース間電圧Ｖdsの比（電圧比；Ｖds／（Ｖgs−Ｖth））と、トランジスタのチャネル容量Ｃchに占めるゲート・ソース間の寄生容量Ｃgs ch又はゲート・ドレイン間の寄生容量Ｃgd chの比（容量比；Ｃgs ch／Ｃch、Ｃgd ch ／Ｃch）との関係は、図４２に示すように電圧比が０のとき（すなわちドレイン・ソース間電圧Ｖds＝０Ｖのとき）にはソースとドレインに区別がなく、容量比Ｃgs ch／Ｃch及びＣgd ch ／Ｃchは同等でありいずれも１／２を占め、電圧比が増加した状態（すなわちドレイン・ソース間電圧Ｖdsが飽和領域に達した状態）では容量比Ｃgs ch／Ｃchが概ね２／３を占め、容量比Ｃgd ch ／Ｃchは０に漸近する特性を有している。
以上説明したように、表示画素ＰＩＸの書込動作時に上記（５１）式に示した電圧値を有する補正階調電圧Ｖpixをデータドライバ１４０により生成してデータラインＬｄを介して印加することにより、トランジスタＴｒ１３のゲート・ソース間に表示データ（輝度階調値）に加えて、画素駆動回路ＤＣにおける電圧変化の影響を含めて（見越して）設定された電圧成分Ｖgsを保持させることができ、発光動作時に有機ＥＬ素子ＯＬＥＤに供給される発光駆動電流Ｉemの電流値を補償することができる。したがって、表示データに適切に対応した電流値を有する発光駆動電流Ｉemを有機ＥＬ素子ＯＬＥＤに流して表示データに応じた輝度階調で発光動作させることができるので、各表示画素における輝度階調のずれを抑制して、表示品質に優れた表示装置を実現することができる。
なお、本実施形態においても、上述した第１の実施形態と同様に、図２４に示したような表示装置の駆動方法を良好に適用することができる。
本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。 本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。 表示画素の書込動作時における動作状態を示す概略説明図である。 表示画素の書込動作時における駆動トランジスタの動作特性を示す特性図、及び、有機ＥＬ素子の駆動電流と駆動電圧の関係を示す特性図である。 表示画素の保持動作時における動作状態を示す概略説明図である。 表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。 表示画素の発光動作時における動作状態を示す概略説明図である。 表示画素の発光動作時における駆動トランジスタの動作特性を示す特性図、及び、有機ＥＬ素子の負荷特性を示す特性図である。 本発明に係る表示装置の一実施形態を示す概略構成図である。 本実施形態に係る表示装置に適用可能なデータドライバ及び表示画素（画素駆動回路及び発光素子）の一例を示す要部構成図である。 本実施形態に係る表示装置における駆動方法の一例を示すタイミングチャートである。 本実施形態に係る表示装置における駆動方法に適用される選択動作の一具体例を示すタイミングチャートである。 本実施形態に係る表示装置におけるプリチャージ動作を示す概念図である。 本実施形態に係る表示装置における第１の参照電圧の読取動作を示す概念図である。 本実施形態に係る表示装置における第２の参照電圧の読取動作を示す概念図である。 本実施形態に係る表示装置における書込動作を示す概念図である。 本実施形態に係る表示装置における保持動作を示す概念図である。 本実施形態に係る表示装置における発光動作を示す概念図である。 本実施形態に係る表示装置の駆動方法の選択期間におけるデータライン電圧の一具体例を示す図である。 本実施形態に係る表示装置の駆動方法の過渡応答期間における駆動トランジスタのしきい値電圧とソース端子の電位変化との関係を示す概略図である。 本実施形態に係る表示装置の駆動方法における駆動トランジスタのしきい値電圧と参照電圧の差分電圧との関係を示す図である。 本実施形態に係るデータドライバの一具体例を示す回路構成図である。 本実施形態に係るデータドライバに適用されるデジタル−アナログ電圧変換器のデジタル−アナログ電圧変換特性を示す図である。 本実施形態に係る表示領域を備えた表示装置における駆動方法の具体例を模式的に示した動作タイミング図である。 第２の実施形態に係る表示装置に適用可能なデータドライバ及び表示画素（画素駆動回路及び発光素子）の一例を示す要部構成図である。 本実施形態に係る画素駆動回路に寄生する容量成分を示す等価回路図である。 本実施形態に係る表示画素における書込動作時と発光動作時における電圧関係の変化を示す等価回路図である。 本実施形態に係る表示装置の駆動方法の検証に適用される電荷量不変の法則を説明するための簡易モデル回路である。 本実施形態に係る表示装置の駆動方法の検証に適用される表示画素内の電荷保持状態を説明するためのモデル回路である。 本実施形態に係る表示画素における書込動作から発光動作に至る各過程を示す概略フローチャートである。 本実施形態に係る表示画素における選択過程及び非選択状態切り換え過程の電圧関係の変化を示す等価回路図である。 本実施形態に係る表示画素における非選択状態保持過程の電圧関係の変化を示す等価回路図である。 本実施形態に係る表示画素における非選択状態保持過程、電源電圧切り換え過程及び発光過程の電圧関係の変化を示す等価回路図である。 本実施形態に係る表示画素（画素駆動回路及び有機ＥＬ素子）における書込動作時の電圧関係を示す等価回路図である。 本実施形態に係る表示画素の書込動作における入力データに対するデータ電圧と原階調電圧との関係を示す特性図である。 本実施形態に係る表示画素の書込動作における入力データに対する補正階調電圧としきい値電圧との関係を示す特性図である。 本実施形態に係る表示画素の発光動作における入力データに対する発光駆動電流としきい値電圧との関係を示す特性図である。 本実施形態に係る表示画素の発光動作における入力データに対する発光駆動電流としきい値電圧の変動（Ｖthシフト）との関係を示す特性図である。 本実施形態に係るγ効果を有さない場合における入力データに対する発光駆動電流としきい値電圧との関係（比較例）を示す特性図である。 本実施形態に係る作用効果を実現するために設定される定数と入力データとの関係を示す特性図である。 本実施形態に係る作用効果の検証に適用した有機ＥＬ素子の電圧−電流特性を示す図である。 本実施形態に係る表示画素（画素駆動回路）に用いられるトランジスタのチャネル内寄生容量の電圧依存性を示す特性図である。
符号の説明
ＤＣｘ 画素回路部
ＯＬＥＤ 有機ＥＬ素子
Ｔ１ 駆動トランジスタ
Ｔ２ 保持トランジスタ
Ｃｘ、Ｃｓ キャパシタ
Ｌｓ 選択ライン
Ｌｖ 電源電圧ライン
Ｌｄ データライン
ＰＩＸ 表示画素
ＤＣ 画素駆動回路
１００ 表示装置
１１０ 表示領域
１２０ 選択ドライバ
１３０ 電源ドライバ
１４０ データドライバ
１４１ シフトレジスタ・データレジスタ部
１４２ 階調電圧生成部
１４３ 電圧変換部
１４４ 電圧加減演算部
１４６ 加減算演算部
１４７ 変換部
１４８ 反転加算演算部
１５０ システムコントローラ
ＳＷ１〜ＳＷ４ 接続経路切換スイッチ
ＳＷ５ 切換スイッチ

Claims (32)

  1. 発光素子と、
    前記発光素子に接続された画素駆動回路と、
    前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、
    を備えていることを特徴とする表示装置。
  2. 前記表示駆動装置は、前記画素駆動回路に固有の素子特性の変動量に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する原階調信号を生成する原階調信号生成部を備えていることを特徴とする請求項１記載の表示装置。
  3. 前記補正階調信号生成部は、前記原階調信号生成部により生成される前記原階調信号と、前記電圧読取部により前記異なるタイミングで読み取られた前記データラインの電圧相互の前記差分電圧に基づいて生成される第１の補償電圧と、前記画素駆動回路に固有の素子特性に基づいて決定される第２の補償電圧と、に基づいて前記補正階調信号を生成することを特徴とする請求項２記載の表示装置。
  4. 前記補正階調信号生成部は、前記原階調信号と前記第１の補償電圧と前記第２の補償電圧を加減算して前記補正階調信号を生成するための演算回路部を有していることを特徴とする請求項３記載の表示装置。
  5. 発光素子と、
    前記発光素子に接続された画素駆動回路と、
    前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、
    を備えていることを特徴とする表示装置。
  6. 前記表示駆動装置は、前記画素駆動回路に固有の素子特性に依存することなく、前記発光素子を所望の輝度階調で発光させるための電圧値を有する原階調信号を生成する原階調信号生成部を備えていることを特徴とする請求項５記載の表示装置。
  7. 前記補正階調信号生成部は、前記原階調信号生成部により生成される前記原階調信号と、前記電圧読取部により前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に固有の素子特性に基づいて決定される補償電圧と、に基づいて前記補正階調信号を生成することを特徴とする請求項６記載の表示装置。
  8. 前記補正階調信号生成部は、前記原階調信号と前記補償電圧を加減算して前記補正階調信号を生成するための演算回路部を有していることを特徴とする請求項７記載の表示装置。
  9. 前記表示駆動装置は、前記画素駆動回路に所定の黒階調電圧を印加するための黒階調電圧源を有することを特徴とする請求項１又は５記載の表示装置。
  10. 前記表示駆動装置は、前記黒階調電圧源と前記データラインとを、所定のタイミングで接続するための切換スイッチを有することを特徴とする請求項９記載の表示装置。
  11. 前記表示駆動装置は、前記画素駆動回路に所定のプリチャージ電圧を印加するためのプリチャージ電圧源を有することを特徴とする請求項１又は５記載の表示装置。
  12. 前記表示駆動装置は、前記電圧読取部と前記データライン、前記補正階調信号生成部と前記データライン、及び、前記プリチャージ電圧源と前記データラインとを、所定のタイミングで個別に接続するための接続経路切換スイッチを有することを特徴とする請求項１１記載の表示装置。
  13. 前記電圧読取部は、前記画素駆動回路に前記プリチャージ電圧が印加され、前記接続経路切換スイッチにより前記プリチャージ電圧源と前記データラインが遮断された後、前記データラインの電圧が前記画素駆動回路に固有の収束電圧値に収束するよりも短い時間を有する前記過渡応答期間内であって、互いに異なる任意のタイミングで前記データラインの電圧を複数回読み取ることを特徴とする請求項１２記載の表示装置。
  14. 前記表示駆動装置は、前記接続経路切換スイッチにより前記プリチャージ電圧源と前記データラインとを接続して、前記画素駆動回路に固有の前記収束電圧値よりも絶対値の大きい電圧値を有する前記プリチャージ電圧を印加することを特徴とする請求項１３記載の表示装置。
  15. 前記表示駆動装置は、前記接続経路切換スイッチにより前記プリチャージ電圧源と前記データラインとを接続して前記画素駆動回路に前記プリチャージ電圧を印加する動作と、前記過渡応答期間の互いに異なる任意のタイミングで、前記接続経路切換スイッチにより前記電圧読取部と前記データラインとを接続して前記画素駆動回路に固有に変動している素子特性に対応する前記データラインの電圧を複数回読み取る動作と、前記接続経路切換スイッチにより前記補正階調信号生成部と前記データラインとを接続して前記補正階調信号を前記画素駆動回路に印加する動作と、を前記画素駆動回路が選択状態に設定される所定の選択期間内に連続して実行することを特徴とする請求項１２乃至１４のいずれかに記載の表示装置。
  16. 前記表示装置は、前記発光素子と前記画素駆動回路とを一組とした複数の表示画素がマトリクス状に配列された表示パネルを備え、前記データラインは、前記表示パネルの列方向に前記複数の表示画素の前記画素駆動回路が接続されるように配設され、前記画素駆動回路を選択状態に設定する選択信号が印加される選択ラインは、前記表示パネルの行方向に前記複数の表示画素の前記画素駆動回路が接続されるように配設されることを特徴とする請求項１又は５記載の表示装置。
  17. 前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタを備えることを特徴とする請求項１又は５記載の表示装置。
  18. 前記画素駆動回路に固有の素子特性の変動量は、前記駆動トランジスタのしきい値電圧の変動量であることを特徴とする請求項１７記載の表示装置。
  19. 前記画素駆動回路に固有の電圧特性は、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧の変化に基づくものであることを特徴とする請求項１７記載の表示装置。
  20. 前記画素駆動回路は、前記発光素子に直列に接続された駆動トランジスタと、前記駆動トランジスタと前記データラインとの間に接続された選択トランジスタと、前記駆動トランジスタをダイオード接続状態にするダイオード接続用トランジスタと、を備えることを特徴とする請求項１又は５記載の表示装置。
  21. 前記画素駆動回路は、前記駆動トランジスタの電流路の一端側に所定のタイミングで電位が切換設定される電源電圧が接続されるとともに、前記電流路の他端側に前記発光素子の入力端が接続され、前記選択トランジスタの電流路の一端側に前記駆動トランジスタの前記電流路の他端側が接続されるとともに、前記電流路の他端側に前記データラインが接続され、前記ダイオード接続用トランジスタの電流路の一端側に前記電源電圧が接続されるとともに、前記電流路の他端側に前記駆動トランジスタの制御端子が接続され、前記選択トランジスタ及び前記ダイオード接続用トランジスタの制御端子が前記選択ラインに共通に接続され、前記駆動トランジスタの前記制御端子及び前記電流路の他端側との間に容量素子が接続され、前記発光素子の出力端が一定の基準電圧に接続されていることを特徴とする請求項２０記載の表示装置。
  22. 前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧は、前記画素駆動回路に固有の素子特性の変動量に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定され、前記第２の電圧成分を規定する定数が１．０５以上に設定されていることを特徴とする請求項２１記載の表示装置。
  23. 前記発光素子を所望の輝度階調で発光させるための前記補正階調信号のうち、少なくとも一の輝度階調を指定する前記補正階調信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧が、前記画素駆動回路に固有の素子特性の変動量に依存することなく、前記発光素子を所望の輝度階調で発光させるための第１の電圧成分と、前記駆動トランジスタのしきい値電圧の所定数倍からなる第２の電圧成分と、の和により規定されていることを特徴とする請求項２１記載の表示装置。
  24. 前記補正階調信号により、前記駆動トランジスタの制御端子と電流路の一方の端子間に書込み保持させる電圧に基づいて、前記駆動トランジスタの前記電流路を介して前記発光素子に流れる駆動電流は、前記駆動トランジスタのしきい値電圧の変動に伴う電流値の変動量が、前記発光素子を発光させる全ての輝度階調において前記駆動トランジスタのしきい値電圧の変動が生じていない初期状態における最大電流値に対して２％以内になるように、前記選択トランジスタの素子サイズ及び前記選択信号の電圧が設定されていることを特徴とする請求項２２又は２３記載の表示装置。
  25. 前記駆動トランジスタ、前記選択トランジスタ及び前記ダイオード接続用トランジスタは、アモルファスシリコンからなる半導体層を備えた電界効果型トランジスタであることを特徴とする請求項１７又は２０記載の表示装置。
  26. 前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至２５のいずれかに記載の表示装置。
  27. 発光素子と、
    前記発光素子に接続された画素駆動回路と、
    前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、
    を、備え、
    前記電圧読取部は、前記画素駆動回路への前記プリチャージ電圧の印加が遮断された後、前記データラインの電圧が前記画素駆動回路に固有の収束電圧値に収束するよりも短い時間を有する前記過渡応答期間内であって、互いに異なる任意のタイミングで前記データラインの電圧を複数回読み取ることを特徴とする表示装置の駆動方法。
  28. 発光素子と、
    前記発光素子に接続された画素駆動回路と、
    前記画素駆動回路に接続されたデータラインを介して、前記画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有する表示駆動装置と、
    を、備え、
    前記電圧読取部は、前記画素駆動回路への前記プリチャージ電圧の印加が遮断された後、前記データラインの電圧が前記画素駆動回路に固有の収束電圧値に収束するよりも短い時間を有する前記過渡応答期間内であって、互いに異なる任意のタイミングで前記データラインの電圧を複数回読み取ることを特徴とする表示装置の駆動方法。
  29. 発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有することを特徴とする表示駆動装置。
  30. 発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取る電圧読取部と、前記異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加する補正階調信号生成部と、を有することを特徴とする表示駆動装置。
  31. 発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取り、該異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧に基づいて、前記画素駆動回路に固有の素子特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加することを特徴とする表示駆動装置の駆動方法。
  32. 発光素子に接続された画素駆動回路に所定のプリチャージ電圧を印加したときに、所定の過渡応答期間内であって、互いに異なるタイミングで前記データラインの電圧を複数回読み取り、該異なるタイミングで読み取られた前記データラインの電圧相互の差分電圧及び前記画素駆動回路に書込み保持させる電圧に基づいて、前記画素駆動回路に固有の電圧特性に対応した電圧値を有する補正階調信号を生成して、前記画素駆動回路に印加することを特徴とする表示駆動装置の駆動方法。
JP2007083360A 2006-09-26 2007-03-28 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法 Expired - Fee Related JP4222426B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007083360A JP4222426B2 (ja) 2006-09-26 2007-03-28 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
US11/904,291 US7760168B2 (en) 2006-09-26 2007-09-26 Display apparatus, display driving apparatus and method for driving same
TW096135649A TWI380263B (en) 2006-09-26 2007-09-26 Display driving apparatus and method for driving display driving apparatus, and display apparatus and method for driving display apparatus
CN2007103057779A CN101271663B (zh) 2006-09-26 2007-09-26 显示驱动装置及其驱动方法、显示装置及其驱动方法
KR1020070097310A KR100894586B1 (ko) 2006-09-26 2007-09-27 표시구동장치 및 표시구동장치의 구동방법 및, 표시장치 및표시장치의 구동방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006260650 2006-09-26
JP2007083360A JP4222426B2 (ja) 2006-09-26 2007-03-28 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2008107774A JP2008107774A (ja) 2008-05-08
JP4222426B2 true JP4222426B2 (ja) 2009-02-12

Family

ID=39224431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007083360A Expired - Fee Related JP4222426B2 (ja) 2006-09-26 2007-03-28 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法

Country Status (5)

Country Link
US (1) US7760168B2 (ja)
JP (1) JP4222426B2 (ja)
KR (1) KR100894586B1 (ja)
CN (1) CN101271663B (ja)
TW (1) TWI380263B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192854A (ja) * 2008-02-15 2009-08-27 Casio Comput Co Ltd 表示駆動装置、並びに、表示装置及びその駆動制御方法

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
EP1836697B1 (en) 2004-12-15 2013-07-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US8599191B2 (en) 2011-05-20 2013-12-03 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
US7852298B2 (en) 2005-06-08 2010-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
EP3133590A1 (en) * 2006-04-19 2017-02-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5240542B2 (ja) * 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4470955B2 (ja) * 2007-03-26 2010-06-02 カシオ計算機株式会社 表示装置及びその駆動方法
US8179343B2 (en) * 2007-06-29 2012-05-15 Canon Kabushiki Kaisha Display apparatus and driving method of display apparatus
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
JP2009116206A (ja) * 2007-11-09 2009-05-28 Sony Corp Ｅｌ表示パネル及び電子機器
CA2631683A1 (en) * 2008-04-16 2009-10-16 Ignis Innovation Inc. Recovery of temporal non-uniformities in active matrix displays
JP4972209B2 (ja) * 2008-07-04 2012-07-11 パナソニック株式会社 表示装置及びその制御方法
JP5107824B2 (ja) * 2008-08-18 2012-12-26 富士フイルム株式会社 表示装置およびその駆動制御方法
KR101518324B1 (ko) * 2008-09-24 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP5439782B2 (ja) * 2008-09-29 2014-03-12 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
JP5157791B2 (ja) 2008-09-29 2013-03-06 カシオ計算機株式会社 表示駆動装置及び表示装置、並びに表示装置の駆動制御方法
JP5083245B2 (ja) * 2008-09-30 2012-11-28 カシオ計算機株式会社 画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法
JP4957710B2 (ja) 2008-11-28 2012-06-20 カシオ計算機株式会社 画素駆動装置及び発光装置
JP5012775B2 (ja) 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP5012774B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP5012776B2 (ja) 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US20110007102A1 (en) * 2009-07-10 2011-01-13 Casio Computer Co., Ltd. Pixel drive apparatus, light-emitting apparatus and drive control method for light-emitting apparatus
KR101056281B1 (ko) * 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101101070B1 (ko) * 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
TWI409759B (zh) * 2009-10-16 2013-09-21 Au Optronics Corp 畫素電路以及畫素驅動方法
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
JP5146521B2 (ja) * 2009-12-28 2013-02-20 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP5240581B2 (ja) * 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
KR101645404B1 (ko) 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
KR101720342B1 (ko) * 2010-11-16 2017-03-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
JP5685065B2 (ja) * 2010-11-29 2015-03-18 ラピスセミコンダクタ株式会社 表示装置、中間階調処理回路及び中間階調処理方法
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
WO2012156942A1 (en) 2011-05-17 2012-11-22 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9773439B2 (en) 2011-05-27 2017-09-26 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
KR101463651B1 (ko) * 2011-10-12 2014-11-20 엘지디스플레이 주식회사 유기발광 표시장치
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
CN103165059B (zh) * 2011-12-09 2016-01-20 群康科技(深圳)有限公司 显示器驱动方法、驱动模块及显示装置
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
CN102789761B (zh) * 2012-08-06 2014-12-10 京东方科技集团股份有限公司 像素电路及其驱动方法和有机发光显示器
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN108665836B (zh) 2013-01-14 2021-09-03 伊格尼斯创新公司 补偿测量的器件电流相对于参考电流的偏差的方法和***
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9952698B2 (en) 2013-03-15 2018-04-24 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an AMOLED display
CN105144361B (zh) 2013-04-22 2019-09-27 伊格尼斯创新公司 用于oled显示面板的检测***
CN107452314B (zh) 2013-08-12 2021-08-24 伊格尼斯创新公司 用于要被显示器显示的图像的补偿图像数据的方法和装置
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) * 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
KR102301325B1 (ko) * 2015-06-30 2021-09-14 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN105185299B (zh) * 2015-08-07 2018-03-20 深圳市绿源半导体技术有限公司 一种led显示灰度补偿驱动装置、***及其方法
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
JP2017151197A (ja) * 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器
US10096284B2 (en) 2016-06-30 2018-10-09 Apple Inc. System and method for external pixel compensation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
KR102650339B1 (ko) * 2016-12-27 2024-03-21 엘지디스플레이 주식회사 전계 발광 표시 장치
CN106782333B (zh) 2017-02-23 2018-12-11 京东方科技集团股份有限公司 Oled像素的补偿方法和补偿装置、显示装置
CN106782340B (zh) * 2017-03-16 2018-09-07 深圳市华星光电技术有限公司 一种像素驱动电路及oled显示装置
US10347658B2 (en) 2017-03-16 2019-07-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Pixel driving circuit and OLED display device that effectively compensate for threshold voltage imposed on a driving TFT
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
KR102334014B1 (ko) * 2017-06-30 2021-12-01 엘지디스플레이 주식회사 유기발광 표시장치
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置
CN107678480A (zh) * 2017-11-13 2018-02-09 常州欣盛微结构电子有限公司 一种用于低功耗数字电路的线性电压管理器
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN109074777B (zh) * 2018-07-24 2023-04-28 京东方科技集团股份有限公司 像素驱动电路、方法、以及显示设备
KR20220007808A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 구동 특성 센싱 방법
CN113571015B (zh) * 2021-07-16 2022-11-08 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US7227519B1 (en) * 1999-10-04 2007-06-05 Matsushita Electric Industrial Co., Ltd. Method of driving display panel, luminance correction device for display panel, and driving device for display panel
JP3736399B2 (ja) 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
SG120888A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
SG120889A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP4378087B2 (ja) 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
JP4589614B2 (ja) 2003-10-28 2010-12-01 株式会社 日立ディスプレイズ 画像表示装置
GB0400216D0 (en) 2004-01-07 2004-02-11 Koninkl Philips Electronics Nv Electroluminescent display devices
US7375733B2 (en) * 2004-01-28 2008-05-20 Canon Kabushiki Kaisha Method for driving image display apparatus
KR101080350B1 (ko) 2004-04-07 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP5240542B2 (ja) 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
KR101342979B1 (ko) * 2006-12-27 2013-12-18 삼성디스플레이 주식회사 액정표시장치 및 이의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192854A (ja) * 2008-02-15 2009-08-27 Casio Comput Co Ltd 表示駆動装置、並びに、表示装置及びその駆動制御方法

Also Published As

Publication number Publication date
CN101271663B (zh) 2010-12-22
KR100894586B1 (ko) 2009-04-24
JP2008107774A (ja) 2008-05-08
US20080074413A1 (en) 2008-03-27
CN101271663A (zh) 2008-09-24
TW200826045A (en) 2008-06-16
TWI380263B (en) 2012-12-21
KR20080028334A (ko) 2008-03-31
US7760168B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
JP4222426B2 (ja) 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP5240542B2 (ja) 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP5240544B2 (ja) 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
JP4935979B2 (ja) 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
JP4470955B2 (ja) 表示装置及びその駆動方法
TWI385621B (zh) 顯示驅動裝置及其驅動方法、以及顯示裝置及其驅動方法
US8120601B2 (en) Display drive apparatus, display apparatus and drive control method thereof
US20090189924A1 (en) Display driving device, display apparatus, and method of driving them
JP5540556B2 (ja) 表示装置及びその駆動方法
JP4284704B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081110

R150 Certificate of patent or registration of utility model

Ref document number: 4222426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees