JP4219630B2 - Trench gate type semiconductor device and manufacturing method thereof - Google Patents
Trench gate type semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4219630B2 JP4219630B2 JP2002208335A JP2002208335A JP4219630B2 JP 4219630 B2 JP4219630 B2 JP 4219630B2 JP 2002208335 A JP2002208335 A JP 2002208335A JP 2002208335 A JP2002208335 A JP 2002208335A JP 4219630 B2 JP4219630 B2 JP 4219630B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- gate
- upper corner
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、トレンチゲート型半導体装置と、その製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
(第1従来技術) 図26に、特開2001−15733号公報に記載のトレンチゲート型半導体装置と概ね同様の半導体装置の平面図を示す。図27に、図26のA−A線での断面図を示す。図28に、図26のB−B線での断面図を示す。図29に、この半導体装置のうち図26の範囲L付近の構成の斜視図を示す。なお、この斜視図には、配線層やゲート絶縁膜等は示されていない。
【0003】
なお、本明細書では、説明の明瞭化のために図26の紙面垂直方向を「深さ方向」、上下方向を「幅方向」、左右方向を「奥行方向」という。また、トレンチゲート電極224あるいはトレンチ223の深さ方向の2つの端(端面)を「上端(上面)」「下端(下面)」、幅方向の2つの端(端面)を「右端(右側面)」「左端(左側面)」、奥行方向の2つの端(端面)を「前端(前側面)」「後端(後側面)」という。
【0004】
この半導体装置は、図27と図28に示すように、トレンチ223が形成された半導体層220と、トレンチ223の壁面に沿って形成されたゲート絶縁膜230a,230bと、トレンチ内部の所定高さまでゲート絶縁膜230a,230bを介して埋込まれたトレンチゲート電極224と、トレンチゲート電極224に繋がっているゲート引出し部228a,228bと、ゲート引出し部228bに接触する配線層222を備えている。
【0005】
ここで、トレンチ内部のゲート引出し部228aは、図27〜図29、特に斜視図である図29によく示されるように、トレンチ奥行方向の端部(前端部)に設けられており、その端部を区画するトレンチ側面(右側面、左側面、前側面)と接している。また、トレンチ外部のゲート引出し部228bは、トレンチ内部のゲート引出し部228a上と半導体層220の頂面上方を幅方向に伸びるように形成されている。
よって、トレンチ奥行方向に伸びるトレンチ上側コーナー部270と、トレンチ幅方向に伸びるトレンチ上側コーナー部271は、ゲート引出し部228bが上方に位置する半導体層220の頂面の境目となっており、ゲート引出し部228a,228bに接して覆われた状態となっている。
【0006】
トレンチゲート型半導体装置では一般に、トレンチ上側コーナー部及び下側コーナー部を覆う絶縁膜が、トレンチ底面や側面を覆う絶縁膜に比べて薄くなってしまう。これは、トレンチ上側コーナー部及び下側コーナー部では複数の面方位が存在するため、絶縁膜の堆積速度がトレンチ底面や側面を覆う絶縁膜に比べて遅くなってしまう等の理由によるものである。特に、トレンチ上側コーナー部は鋭角コーナーとなるので、電界集中は著しい。
このため、上記のように、トレンチ上側コーナー部270,271がゲート引出し部228a,228bによって覆われた構造であると、配線層222を通じてゲート引出し部228a,228bに印加される電圧の影響によって、トレンチ上側コーナー部270,271を覆う薄い絶縁膜の箇所に電界集中が生じ、絶縁破壊が生じ易くなってしまうという問題がある。
【0007】
そこで、上記公報に記載の半導体装置では、図27に示すように、トレンチ223の底面を覆うゲート絶縁膜230aに比べて、トレンチ上側コーナー部270,271を覆う絶縁膜230b,231を意図的に厚く形成することで、その絶縁膜230b,231の箇所での絶縁破壊を生じにくくしようとしている。
【0008】
上記した第1従来技術の半導体装置を製造するためには、高度な技術を要するという問題がある。即ち、この半導体装置のように、トレンチ223の底面を覆うゲート絶縁膜230aと、トレンチ上側コーナー部270,271を覆う絶縁膜230b,231の厚さを異ならせるためには、トレンチ223の底面を覆うゲート絶縁膜230aのみをエッチングする工程、あるいは逆に、そのゲート絶縁膜230aのみをエッチングしないようにマスクを配置する工程等が必要になると考えられる。しかし、深くて狭いトレンチ223の底面付近で上記のようにエッチング、マスク配置、フォトリソ工程の感光材塗布等の作業を適切に行うには、高度な技術が要求される。
【0009】
また、第1従来技術の半導体装置を製造するためには、製造工程が煩雑化するという問題がある。第1従来技術の公報には、トレンチ223の底面を覆うゲート絶縁膜230aと、トレンチ上側コーナー部270,271を覆う絶縁膜230b,231の厚さを異ならせるために、第1絶縁膜の形成、エッチングマスク用のポリシリコン層の形成、前記ポリシリコン層の局部的なエッチング、前記ポリシリコン層の除去、第1絶縁膜の局部的なエッチング、第2絶縁膜の形成といった非常に煩雑な製造工程が開示されている。仮に製造工程をもう少し簡単化できるとしても、ゲート絶縁膜をまず形成した後に、さらに複数の工程を行う必要があると考えられる。
【0010】
(第2従来技術) 図31に、特開平7−326738号公報に記載のトレンチゲート型半導体装置の断面図を示す。上記公報には開示されていないが、図31の断面図は、平面図が図30に示すような半導体装置のA−A線での断面図であると推測される。
この半導体装置では、トレンチ上側コーナー部370とほぼ同じ高さに位置する電極層334の幅をトレンチ323の幅よりも狭くして、トレンチ上側コーナー部370が電極層334で覆われないようにすることで、トレンチ上側コーナー部370を覆う絶縁膜330の箇所での絶縁破壊を生じにくくしようとしている。なお、図29において符号320は半導体層であり、符号326は層間絶縁膜である。
【0011】
第2従来技術の半導体装置の構造によると、図31に示すように、電極層334と配線層322の接触面の幅もトレンチ323の幅より狭いため、電極層334と配線層322の接触面積が小さい。従って、電極層334と配線層322との接触抵抗が高くなってしまうという問題がある。
【0012】
本発明は、ゲート引出し部と配線層の接触抵抗が小さく、トレンチ上側コーナー部での絶縁破壊が生じにくいトレンチゲート型半導体装置を実現することを第1の目的とする。
本発明はさらに、トレンチ上側コーナー部での絶縁破壊を生じにくくしながらも、比較的簡単に製造できるトレンチゲート型半導体装置を実現することを第2の目的とする。
本発明は、上記した目的の少なくとも1つを達成しようとするものである。
【0013】
【課題を解決するための手段及び作用と効果】
〔1〕本発明を具現化した一の態様のトレンチゲート型半導体装置は、複数のトレンチが形成された半導体層と、トレンチ壁面に沿って形成されたゲート絶縁膜と、トレンチ内部の所定高さまでゲート絶縁膜を介して埋込まれたトレンチゲート電極と、トレンチ奥行方向に伸びるトレンチ上側コーナー部の一方の第1トレンチ上側コーナー部を覆っている絶縁部と、第1トレンチ上側コーナー部から離隔されており、隣合うトレンチゲート電極の双方と繋がっており、前記トレンチ奥行方向に伸びるトレンチ上側コーナー部の他方の第2トレンチ上側コーナー部を覆うとともに、隣合う2つのトレンチ間に位置する半導体層頂面を覆っているゲート引出し部と、少なくとも半導体層頂面上方のゲート引出し部に接触する配線層を備えている。
【0014】
〔2〕本発明を具現化した他の態様のトレンチゲート型半導体装置は、前記絶縁部が、トレンチ幅方向に伸びるトレンチ上側コーナー部のうちの前記第1トレンチ上側コーナー部側の端部を覆っている。また、前記ゲート引出し部が、トレンチ幅方向に伸びるトレンチ上側コーナー部のうちの前記第2トレンチ上側コーナー部の端部を覆っている。
【0016】
上記〔1〕の半導体装置では、ゲート引出し部は、トレンチ奥行方向に伸びるトレンチ上側コーナー部の一方から離隔されている。よって、第1従来技術のように、トレンチ奥行方向に伸びるトレンチ上側コーナー部がゲート引出し部に接して覆われている構造に比べて、電界集中部位を減少させることができる。
また、上記〔2〕の半導体装置では、ゲート引出し部は、トレンチ幅方向に伸びるトレンチ上側コーナー部のうちの第1トレンチ上側コーナー部側の端部から離隔されている。よって、第1従来技術のように、トレンチ幅方向に伸びるトレンチ上側コーナー部がゲート引出し部に接して覆われている構造に比べて、電界集中部位を減少させることができる。
このため、上記〔1〕又は〔2〕の半導体装置によると、トレンチ上側コーナー部を覆う絶縁部の絶縁破壊を生じにくくすることができる。従って、ゲート絶縁膜の信頼性を向上させることができる。
【0017】
また、上記〔1〕及び〔2〕の半導体装置において、配線層は少なくとも半導体層頂面上方のゲート引出し部に接触している。このため、半導体層頂面上方の広い領域で配線層とゲート引出し部を接触させることが可能であるため、先に述べた第2従来技術のような電極層と配線層の接触面積の幅がトレンチ幅より狭い構造に比べて、配線層とゲート引出し部との接触面積を大
きくして、接触抵抗を小さくすることが容易な構造となっている。
【0018】
従って、〔1〕又は〔2〕に記載の発明によると、ゲート引出し部と配線層との接触抵抗を小さくしながらも、ゲート絶縁膜の信頼性の向上したトレンチゲート型半導体装置を実現することができる。
【0019】
〔3〕上記〔1〕又は〔2〕においては、前記絶縁部は、第1トレンチ上側コーナー部の少なくとも一部を覆うように半導体層頂面上方からトレンチゲート電極上方に亘って形成されていることが好ましい。
【0020】
半導体層頂面とトレンチ側面に沿ってゲート酸化膜と一体的に形成された絶縁膜で最初にトレンチ上側コーナー部を覆った上に、さらに上記絶縁部で覆うと、トレンチ上側コーナー部での絶縁破壊をより生じにくくすることができる。従って、ゲート絶縁膜の信頼性をより向上させることができる。勿論、そのようなゲート絶縁膜と一体的に形成された絶縁膜が存在しない場合に、上記絶縁部単独でトレンチ上側コーナー部を覆ってもよい。この場合も、絶縁破壊を十分に生じにくくすることができる。
【0021】
また、この絶縁部は、上記トレンチ上側コーナー部の少なくとも一部を覆うように半導体層頂面上方からトレンチゲート電極上方に亘って形成されている。即ち、トレンチ内部にトレンチゲート電極が形成された後に、半導体層頂面上方からトレンチゲート電極上方に亘って絶縁部を形成する構造となっている。よって、段差が少なく広い領域である半導体層頂面上方からトレンチゲート電極上方で絶縁部を形成できる。このため、先に述べた第1従来技術のように、一般に深くて狭いトレンチの底面付近でのエッチングやマスク配置等の高度な技術が要求される作業を行う必要がないため、簡単な製造工程で、トレンチ上側コーナー部での絶縁破壊を生じにくくする構造を実現できる。
【0022】
〔4〕上記〔1〕〜〔3〕においては、前記絶縁部は、半導体層と配線層の間に位置する層間絶縁膜と一体的に形成されていることが好ましい。
この構造を製造する場合は、層間絶縁膜の形成に付随して絶縁部を形成できるので、先に述べた第1従来技術の煩雑な製造方法に比べて、製造工程を大幅に簡単化して、トレンチ上側コーナー部における絶縁破壊を生じにくくする構造を実現できる。また、層間絶縁膜と一体的に形成することで、より良好な絶縁性を実現できるという効果も得られる。
【0023】
〔5〕上記〔1〕〜〔4〕においては、前記絶縁部は、前記ゲート絶縁膜よりも厚く形成されていることが好ましい。
この場合、トレンチ上側コーナー部における絶縁破壊をより生じにくくすることができる。従って、ゲート絶縁膜の信頼性をより向上させることができる。
【0024】
上記〔1〕〜〔5〕の半導体装置では、前記半導体層には複数のトレンチが形成されており、前記ゲート引出し部は、隣合う2つのトレンチ内に埋込まれたトレンチゲート電極に共通に接続されている。ゲート引出し部の有効利用を図ることができるので、ゲート引出し部と配線層の接触面積をより大きくする構造が実現し易い。
【0025】
上記〔1〕〜〔5〕の半導体装置では、前記半導体層には複数のトレンチが形成されており、前記ゲート引出し部は、隣合う2つのトレンチ間に位置する半導体層をまたいで配置されている。隣合う2つのトレンチ間の半導体層上方の広い領域でゲート引出し部と配線層を接触させることができるので、その接触面積を十分に大きくして、その接触抵抗を十分に小さくすることができる。
【0026】
また、本発明を具現化した請求項6〜9に記載のトレンチゲート型半導体装置の製造方法によると、比較的簡単な製造工程で、ゲート引出し部と配線層の接触抵抗が小さく、ゲート絶縁膜の信頼性の向上したトレンチゲート型半導体装置を製造することができる。
【0027】
【発明の実施の形態】
(第1実施例) 図1に、第1実施例のトレンチゲート型半導体装置の平面図を示す。図2に、図1のA−A線での断面図を示す。図3に、図1のB−B線での断面図を示す。図4に、図1のC−C線での断面図を示す。図5に、図1のD−D線での断面図を示す。図6〜図8に、図1の範囲L付近の構成の斜視図を示す。図6は、トレンチゲート電極24とゲート引出し部28a,28bを形成した後の斜視図を示す。図7は、層間絶縁膜26を形成した後の斜視図を示す。図8は、配線層22を形成した後(完成状態)の斜視図を示す。
【0028】
図8の斜視図等に示すように、この半導体装置は、半導体層20を備えている。この半導体層20には、半導体装置を例えばMOSFET、IGBT、MOSゲート型サイリスタ等として動作させるための構造の一部が形成されている。この半導体装置が例えばパワーMOSFETであるとすると、半導体層20には、ドレイン領域、ドリフト領域、ボディ領域、ソース領域等が形成される。
【0029】
半導体層20には、図1等に示すように、奥行方向に細長状に伸びるトレンチ23が所定間隔を置いて幅方向に複数並んで形成されている。トレンチ23は、図1のC−C線断面図である図4等に示すように、半導体層20の頂面から深さ方向に所定深さに達する位置まで形成されている。
トレンチ23には、図4等に示すように、トレンチ壁面(底面と側面)に沿って、シリコン酸化膜からなるゲート絶縁膜30が形成されている。このゲート絶縁膜30は、半導体層20の頂面に沿って形成された絶縁膜31(以下適宜「頂面絶縁膜」という)と繋がっている。即ち、半導体層20の頂面とトレンチ23の壁面の全体に亘って絶縁膜30,31が形成されている。なお、図6〜図8の斜視図では、これらの絶縁膜30,31の図示は省略されている。
また、トレンチ23の内部には、図4や図8等に示すように、上記ゲート絶縁膜30を介して所定高さまでトレンチゲート電極24が埋め込まれている。トレンチゲート電極24はポリシリコンによって形成されている。
【0030】
トレンチゲート電極24の奥行方向に沿った断面図である図2に示すように、トレンチゲート電極24の奥行方向の端部(前端部と後端部)には、ゲート引出し部28a,28bが繋がっている。トレンチゲート電極24の奥行方向の端部での断面図である図5、あるいは斜視図である図6からもこの構造がわかる。ゲート引出し部28は、トレンチゲート電極24と同様にポリシリコンによって形成されている。
【0031】
図2、図5、図6に示すように、ゲート引出し部28は、トレンチ23の内部のゲート引出し部28a(以下適宜「内部の引出し部」という)とトレンチ23の外部のゲート引出し部28b(以下適宜「外部の引出し部」という)によって構成されている。内部の引出し部28aは、図6によく示されるように、トレンチゲート電極24から局所的に、具体的にはその電極24の奥行方向の端部から、トレンチ23の外部に向けて伸びている。詳細には、トレンチゲート電極24の奥行方向の端部の頂面からもさらに局所的に伸びている。
【0032】
より詳細には、図6において、トレンチ上端付近に位置する内部の引出し部28aの1つKを例にとると、その内部の引出し部Kは、奥行方向に伸びるトレンチ上側コーナー部70bから間隔を置いて配置されている。よって、トレンチ上側コーナー部70bは、内部の引出し部Kによって覆われていない。また、これに伴って幅方向に伸びるトレンチ上側コーナー部71も内部の引出し部Kによって覆われていない。この点で、第1従来技術として図29に示した構造(ゲート引出し部228がトレンチ上側コーナー部270,271の全体を覆っている構造)と異なる。本実施例の構造によると、第1従来技術の構造に比べて、電界集中部位を減少させることができる。
【0033】
図6等に示すように、外部の引出し部28bは、内部の引出し部28aと繋がっているとともに半導体層20(詳細には頂面絶縁膜)上まで平板状に伸びている。
また、ゲート引出し部28は、隣合う2つのトレンチ23内に埋込まれたトレンチゲート電極24に共通に接続されている。また、隣合う2つのトレンチ23間に位置する半導体層20をまたいで配置されている。ゲート引出し部28a,28bは、図5の断面でみると略コの字形となっており、隣合う2つのトレンチ上側コーナー部70c,70dを覆っている。
【0034】
このように、ゲート引出し部28は2つのトレンチゲート電極24に共通に接続されているため、ゲート引出し部28を有効利用を図ることができる。また、ゲート引出し部28は隣合う2つのトレンチ23間に位置する半導体層20をまたいで配置されており、半導体層20の頂面上方に位置する平板状の外部の引出し部28bと後述する配線層を十分に広い面積で接触させることができるので、接触抵抗を十分に低くすることができる。
【0035】
図7等に示すように、半導体層20(詳細には頂面絶縁膜)とトレンチゲート電極24上には、層間絶縁膜26が積層されている。図2〜図5によってもこの構造がわかる。但し、図7に示すように、平板状の外部の引出し部28bの頂面上には層間絶縁膜26は積層されておらず、コンタクトホール27が形成されている。
【0036】
図5に示すように、層間絶縁膜26の一部を構成する絶縁部26aは、内部の引出し部28aから離隔した位置にある奥行方向に伸びるトレンチ上側コーナー部70a,70bを覆っている。これらのトレンチ上側コーナー部70a,70bは、トレンチ23の右側面あるいは左側面と、半導体層20の頂面の境目に形成されたコーナー部である。また、絶縁部26aは、半導体層20(詳細には頂面絶縁膜31)とトレンチゲート電極24上に積層されている。絶縁部26aは、図5の断面でみると略コの字形となっている。
また、図3に示すように、絶縁部26aは、トレンチ23の奥行方向の端面(前側面、後側面)と半導体層20の頂面の境目に形成されたトレンチ上側コーナー部71も覆っている。
なお、本実施例では、トレンチ上側コーナー部を覆うゲート絶縁膜30及び頂面絶縁膜31と、絶縁部26aによってコーナー絶縁層が構成されているが、絶縁層26aのみによってコーナー絶縁層を形成してもよい。
【0037】
このように、第1実施例の半導体装置は、図5の断面でみると、幅方向に並んで形成された奥行方向に伸びるトレンチ上側コーナー部70が、隣合う2つのトレンチ上側コーナー部(70c,70d)あるいは(70a,70b)を1組としてそれぞれ、断面略コの字形のゲート引出し部28a,28bと、断面略コの字形の絶縁部26aによって交互に覆われた構造となっている。
【0038】
このように、第1実施例の半導体装置では、絶縁部26aによってトレンチ上側コーナー部70,71が覆われている。図5からわかるように、この絶縁部26aは、トレンチ上側コーナー部70,71を最初に覆う薄膜状の絶縁膜30,31に対して、ブロック状の膜厚の絶縁体となっているため、トレンチ上側コーナー部70,71における絶縁破壊が強固に防止される。従って、ゲート絶縁膜の信頼性を大幅に向上させることができる。
【0039】
図8等に示すように、層間絶縁膜26上には、配線層22が積層されている。配線層22はアルミニウム等の金属材料によって形成されている。また、図5等に示すように、配線層22は、層間絶縁膜26に形成されたコンタクトホール27(図7参照)を通じて、半導体層20(詳細には頂面絶縁膜31)上まで伸びる平板状の外部の引出し部28bと接触している。
先に述べたように、平板状の外部の引出し部28bと配線層22の接触面積は十分に広いので、接触抵抗は十分に低い。
【0040】
次に、第1実施例のトレンチゲート型半導体装置の製造方法の好適な一例について図9〜図15等を参照して説明する。図9(a)〜図15(a)は、半導体装置の製造工程を図1のA−A線断面において示した図である。図9(b)〜図15(b)は、半導体装置の製造工程を図1のD−D線断面において示した図である。
【0041】
図9(a)(b)に示すように、半導体層20上に所定のパターンに形成されたレジスト(図示省略)をマスクにして、例えば異方性エッチング(RIE(Reactive Ion Etching)等)によってトレンチ23を形成する。その後、図10(a)(b)に示すように、例えば熱酸化法やCVD(Chemical Vapor Deposition)法によって、トレンチ23の壁面(底面と側面)と半導体層20の頂面全体に亘ってそれぞれ、シリコン酸化膜からなる絶縁膜30,31を形成する。
【0042】
その後、図11(a)(b)に示すように、例えばCVD法によって、ポリシリコンからなる電極材料層32を、トレンチ23の壁面を覆うゲート絶縁膜30と、半導体層20の頂面を覆う頂面絶縁膜31上に積層する。
その後、図12(a)(b)に示すように、例えば異方性エッチングによって電極材料層32をパターニングして、トレンチ23の内部のうち所定高さまで埋込まれたトレンチゲート電極24と、これに繋がっているとともにトレンチ奥行方向に伸びるトレンチ上側コーナー部70a,70bから離隔しており、半導体層20(詳細には頂面絶縁膜31)上まで伸びるゲート引出し部28a,28bを形成する。図6には、この時点での状態が立体的に示されている。
【0043】
その後、図13(a)(b)に示すように、例えばCVD法によってシリコン酸化膜からなる層間絶縁膜26を、半導体層20(詳細には頂面絶縁膜31)と、トレンチゲート電極24と、ゲート引出し部28上に亘って形成する。
その後、図14(a)(b)に示すように、層間絶縁膜26のうち外部の平板状の引出し部28b上の部位を例えば異方性エッチングによって除去する。この結果、後述する配線層とのコンタクトホール27が形成され、外部の平板状の引出し部28bが露出する。図7には、この時点での状態が立体的に示されている。層間絶縁膜26の形成に付随して、図14に示すような、内部の引出し部28aから離隔した位置にあるトレンチ上側コーナー部70a,70bを覆う絶縁部26aが一体的に形成される。絶縁部26aは、半導体層20(詳細には頂面絶縁膜31)とトレンチゲート電極24上に亘って積層される。
【0044】
その後、図15(a)(b)に示すように、露出した外部の平板状の引出し部28bと層間絶縁膜26上に、例えばスパッタリング法によって、アルミニウム等の金属材料からなる配線層22を積層する。
その後、層間絶縁膜26上に位置する配線層22の一部を例えばエッチングによって除去すると、図15(a)(b)に対応してそれぞれ図2、図5に示すようなトレンチゲート形半導体装置が製造される。
【0045】
上記製造方法では、図14(b)等に示すように、絶縁部26aは、トレンチ23の内部にトレンチゲート電極24が形成された後に、半導体層20(詳細には頂面絶縁膜31)上からトレンチゲート電極24上に亘って図14(b)の断面では略コの字形に形成される。このように、本実施例においては、絶縁部26aを段差が少なく広い領域である半導体層20上からトレンチゲート電極24上に亘って絶縁部26aを形成できる。このため、先に述べた第1従来技術のように、深くて狭いトレンチ23の底面付近でのエッチング、マスク配置、フォトリソ工程の感光材塗布等の高度な技術が要求される作業を行う必要がないため、製造工程を簡単化できる。
【0046】
しかも、この絶縁部26aは、上記製造方法で示したように、層間絶縁膜26と一体的に形成されている。即ち、配線層22と半導体層20間の絶縁等のために一般に形成される層間絶縁膜26の形成に付随して絶縁部26aを形成できるので、先に述べた第1従来技術の製造工程数の多い製造方法に比べて、製造工程数を大幅に少なくして、トレンチ上側コーナー部の絶縁破壊を生じにくくする構造を実現できる。
【0047】
(第1参照例) 図16に、第1参照例のトレンチゲート型半導体装置の平面図を示す。図17に、図16のA−A線での断面図を示す。図18に、図16のB−B線での断面図を示す。また、図16のC−C線での断面図における構造は先に示した図4と同様である。図16のD−D線での断面図における構造は先に示した図5と同様である。
図16〜図18に示す第1参照例のトレンチゲート型半導体装置は、配線層22が、奥行方向に伸びるトレンチゲート電極24の中央部上に形成されている。また、これに伴い、配線層22とトレンチゲート電極24を繋ぐゲート引出し部28もトレンチゲート電極24の中央部上に形成されている。これらの点で、トレンチゲート電極24の奥行方向の端部(前端部、後端部)上に配線層22とゲート引出し部28が形成されていた第1実施例の半導体装置と異なる。
【0048】
第1参照例の半導体装置によっても、第1実施例の半導体装置と同様の作用効果が得られる。
【0049】
(第2参照例) 図19に、第2参照例のトレンチゲート型半導体装置の断面図を示す。この断面図は、図1のD−D線での断面図(図5)に相当するものである。
この半導体装置では、第1ゲート引出し部46と第2ゲート引出し部48によって全体のゲート引出し部50が構成されている。このゲート引出し部50は、トレンチ奥行方向に伸びるトレンチ上側コーナー部72の両方から離隔した位置にある。また、第2ゲート引出し部48が、その離隔したトレンチ上側コーナー部72を境目とする半導体層20(詳細には頂面絶縁膜31)上まで伸びている。そして、このゲート引出し部50から離隔した位置にあるトレンチ上側コーナー部72の全てが絶縁部52で覆われている。平板状の第2ゲート引出し部48は、第1ゲート引出し部46を介して全てのトレンチゲート電極24に共通に接続されている。そして、第2ゲート引出し部48の頂面全体が配線層54の底面全体と接触している。これらの点で第1実施例の半導体装置と異なる。
【0050】
第2参照例の半導体装置によると、ゲート引出し部50が、トレンチ奥行方向に伸びるトレンチ上側コーナー部72の両方から離隔しており、その離隔したトレンチ上側コーナー部72の全てが絶縁層で覆われているので、絶縁破壊が強固に防止され、ゲート絶縁膜の信頼性が高い構造を実現できている。
また、ゲート引出し部50が全てのトレンチゲート電極24に共通に接続されているので、ゲート引出し部50のさらなる有効利用を図ることができる。
さらに、絶縁部52の頂面上と、第1ゲート引出し部46の頂面上に亘って形成された頂面面積が広い第2ゲート引出し部48の頂面全体と、配線層54の底面全体が接触しているので、これらの間の接触抵抗も非常に小さくすることができる。
【0051】
次に、第2参照例のトレンチゲート型半導体装置の好適な製造方法について図20〜図22等を参照して説明する。
図11(b)の状態までは第1実施例の半導体装置の製造方法と同様である。
その後、図20に示すように、例えば異方性エッチングによって第1電極材料層32をパターニングして、トレンチ23の内部の所定高さまで埋込まれたトレンチゲート電極24と、これに繋がっているとともにトレンチ奥行方向に伸びるトレンチ上側コーナー部72の両方から離隔している第1ゲート引出し部46を形成する。
その後、図21に示すように、例えばCVD法によってシリコン酸化膜からなる絶縁部52を、第1ゲート引出し部46の頂面と同じ高さとなるように形成する。この絶縁部52は第1実施例と同様に層間絶縁膜と一体的に形成されるので、この工程で層間絶縁膜も形成される。
【0052】
その後、図22に示すように、例えばCVD法によってポリシリコンからなる第2ゲート引出し部となる第2電極材料層48を、第1ゲート引出し部46上と絶縁部52上に亘って積層する。絶縁部52は、第1ゲート引出し部46から離隔しているトレンチ上側コーナー部72を境目とする半導体層20の頂面上方に位置する。
その後、図19に示すように、例えばスパッタリング法によって、第2ゲート引出し部48の頂面全体に亘ってアルミニウム等の金属材料からなる配線層54を形成すると、第2参照例のトレンチゲート型半導体装置が製造される。
【0053】
第2参照例の半導体装置をこのように製造すると、絶縁破壊がより生じにくく、しかもゲート引出し部50と配線層54間の接触抵抗が非常に小さい構造であるにもかかわらず、第1実施例の半導体装置について示した製造方法に対して、基本的には上記したように第2ゲート引出し部となる第2電極材料層48を積層する工程を追加するだけでよく、比較的簡単な製造工程で製造することができる。
【0054】
(第3参照例) 図23に、第3参照例のトレンチゲート型半導体装置の断面図を示す。この断面図は、図1のD−D線での断面図(図5)に相当するものである。
この半導体装置は、第1ゲート引出し部46と第2ゲート引出し部56によって全体のゲート引出し部58が構成されている。このゲート引出し部58は、第2参照例と同様に、トレンチ奥行方向に伸びるトレンチ上側コーナー部72の両方から離隔した位置にある。また、第2ゲート引出し部56が、その離隔したトレンチ上側コーナー部72を境目とする半導体層20(詳細には頂面絶縁膜31)上まで伸びている。そして、このゲート引出し部58から離隔した位置にあるトレンチ上側コーナー部72の全てが絶縁部53で覆われている。第3参照例では絶縁部53は2種類存在し、その2種類の絶縁層53a,53bが、隣合う2つのトレンチ上側コーナー部72を交互に覆っている。一方の絶縁部53aは、他方の絶縁部53bよりも背が低い。背が低い方の絶縁部53aと配線層60の間には第2ゲート引出し部56が介在している。背が高い方の絶縁部53bの頂面は配線層60と接触している。これらの点で第1実施例の半導体装置と異なる。
【0055】
第3参照例の半導体装置によると、第2参照例と同様に、絶縁破壊をより生じにくくさせることができる。それでいながら、背が低い方の絶縁部53a上に形成された第2ゲート引出し部56の頂面が配線層60の底面と広い面積で接触しているので、これらの間の接触抵抗も小さくすることができる。
【0056】
次に、第3参照例のトレンチゲート型半導体装置の製造方法について図24と図25等を参照して説明する。
図21の状態までは、第2参照例の半導体装置の製造方法と同様である。
その後、図24の断面で幅方向に並んで配置されたコの字形の絶縁部53の上部を、1つ置きに所定深さまで例えば異方性エッチングによって除去する。この結果、絶縁部53は、エッチングされた背の低い絶縁部53aと、エッチングされていない背の高い絶縁部53bの2種類となる。
その後、図25に示すように、背の低い絶縁部53a上に、例えばCVD法によってポリシリコンからなる第2ゲート引出し部となる第2電極材料層56を積層する。絶縁部53aは、第1ゲート引出し部46から離隔しているトレンチ上側コーナー部72を境目とする半導体層20の頂面上方に位置する。
その後、図23に示すように、例えばスパッタリング法によって、第2ゲート引出し部56と背の高い絶縁部53b上にアルミニウム等の金属材料からなる配線層60を形成すると、第3参照例のトレンチゲート型半導体装置が製造される。
【0057】
第3参照例の半導体装置をこのように製造すると、絶縁破壊がより生じにくく、しかもゲート引出し部50と配線層60間の接触抵抗が小さい構造であるにもかかわらず、第1実施例の半導体装置について示した製造方法に対して、基本的には上記したように絶縁部53の一部を除去する工程と、第2ゲート引出し部となる第2電極材料層56を積層する工程を追加するだけでよく、比較的簡単な製造工程で製造することができる。
【0058】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【0059】
(1)上記実施例では、例えば第1実施例である図6等に示すように、ゲート引出し部28がトレンチ奥行方向に伸びるトレンチ上側コーナー部70bから離隔しているとともに、そのゲート引出し部28がその離隔したトレンチ上側コーナー部70bを境目とする半導体層20の頂面上方まで伸びている構造であって、さらにそのトレンチ上側コーナー部70bが絶縁部26a(図5参照)で覆われた構造を例にして説明した。しかし、ゲート引出し部がトレンチ幅方向に伸びるトレンチ上側コーナー部(例えば図6の符号71)から離隔しているとともに、そのゲート引出し部がその離隔したトレンチ上側コーナー部を境目とする半導体層頂面上方まで伸びている構造や、さらにそのトレンチ上側コーナー部が絶縁部で覆われた構造も本発明の適用範囲に含まれる。
【0060】
(2)トレンチゲート電極、ゲート引出し部、配線層の材料に特に限定はない。上記実施例では、トレンチゲート電極とゲート引出し部をポリシリコンによって形成した例を示したが、これらはアルミ、銅、これらの合金等の金属材料や、他の材料によって形成してもよい。また、配線層はアルミ、銅、これらの合金等の金属材料には必ずしも限られず、他の材料によって形成してもよい。また、ゲート絶縁膜、頂面絶縁膜、層間絶縁膜、絶縁部の材料も絶縁性材料であればよく、例えばシリコン窒化膜等によって形成してもよい。
【0061】
(3)第1実施例の半導体装置等では、図5等に示すように、トレンチ上側コーナー部70等を最初に絶縁膜30,31で覆った後に、絶縁部26aでさらに覆う構造となっているが、トレンチ上側コーナー部70を絶縁膜30,31で覆わずに、直接に絶縁部26aで覆うような構造であってもよい。
【0062】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図1】 第1実施例のトレンチゲート型半導体装置の平面図を示す。
【図2】 図1のA−A線での断面図を示す。
【図3】 図1のB−B線での断面図を示す。
【図4】 図1のC−C線での断面図を示す。
【図5】 図1のD−D線での断面図を示す。
【図6】 第1実施例のトレンチゲート型半導体装置の斜視図を示す(1)。
【図7】 第1実施例のトレンチゲート型半導体装置の斜視図を示す(2)。
【図8】 第1実施例のトレンチゲート型半導体装置の斜視図を示す(3)。
【図9】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(1)。
【図10】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(2)。
【図11】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(3)。
【図12】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(4)。
【図13】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(5)。
【図14】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(6)。
【図15】 第1実施例のトレンチゲート型半導体装置の製造工程の一部を示す(7)。
【図16】 第1参照例のトレンチゲート型半導体装置の平面図を示す。
【図17】 図16のA−A線での断面図を示す。
【図18】 図16のB−B線での断面図を示す。
【図19】 第2参照例のトレンチゲート型半導体装置の平面図を示す。
【図20】 第2参照例のトレンチゲート型半導体装置の製造工程の一部を示す(1)。
【図21】 第2参照例のトレンチゲート型半導体装置の製造工程の一部を示す(2)。
【図22】 第2参照例のトレンチゲート型半導体装置の製造工程の一部を示す(3)。
【図23】 第3参照例のトレンチゲート型半導体装置の平面図を示す。
【図24】 第3参照例のトレンチゲート型半導体装置の製造工程の一部を示す(1)。
【図25】 第3参照例のトレンチゲート型半導体装置の製造工程の一部を示す(2)。
【図26】 第1従来技術のトレンチゲート型半導体装置の平面図を示す。
【図27】 図27のA−A線での断面図を示す。
【図28】 図27のB−B線での断面図を示す。
【図29】 第1従来技術のトレンチゲート型半導体装置の斜視図を示す。
【図30】 第2従来技術のトレンチゲート型半導体装置の平面図を示す。
【図31】 図30のA−A線での断面図を示す。
【符号の説明】
20:半導体層
22:配線層
23:トレンチ
24:トレンチゲート電極
26:層間絶縁膜、26a:絶縁部
28a,28b:ゲート引出し部
30:ゲート絶縁膜
31:頂面絶縁膜
70:トレンチ上側コーナー部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a trench gate type semiconductor device and a manufacturing method thereof.
[0002]
[Prior art and problems to be solved by the invention]
First Prior Art FIG. 26 is a plan view of a semiconductor device that is substantially the same as the trench gate type semiconductor device described in Japanese Patent Application Laid-Open No. 2001-15733. FIG. 27 is a sectional view taken along line AA in FIG. FIG. 28 is a cross-sectional view taken along line BB in FIG. FIG. 29 is a perspective view of the configuration near the range L in FIG. 26 in the semiconductor device. In this perspective view, the wiring layer and the gate insulating film are not shown.
[0003]
In this specification, for the sake of clarity, the vertical direction in FIG. 26 is referred to as “depth direction”, the vertical direction is referred to as “width direction”, and the horizontal direction is referred to as “depth direction”. Further, two ends (end surfaces) in the depth direction of the
[0004]
27 and 28, the semiconductor device includes a
[0005]
Here, the gate lead-out
Therefore, the trench
[0006]
In a trench gate type semiconductor device, generally, an insulating film covering the upper and lower corner portions of the trench is thinner than an insulating film covering the bottom and side surfaces of the trench. This is because there are a plurality of plane orientations in the upper corner and lower corner of the trench, and the deposition rate of the insulating film becomes slower than the insulating film covering the bottom and side surfaces of the trench. . In particular, since the upper corner portion of the trench is an acute corner, the electric field concentration is remarkable.
Therefore, as described above, when the trench
[0007]
Therefore, in the semiconductor device described in the above publication, as shown in FIG. 27, the
[0008]
In order to manufacture the semiconductor device of the first prior art described above, there is a problem that high technology is required. That is, in order to make the thicknesses of the
[0009]
In addition, in order to manufacture the semiconductor device of the first prior art, there is a problem that the manufacturing process becomes complicated. In the publication of the first prior art, in order to make the thicknesses of the
[0010]
(Second Prior Art) FIG. 31 is a cross-sectional view of a trench gate type semiconductor device described in JP-A-7-326738. Although not disclosed in the above publication, it is assumed that the cross-sectional view of FIG. 31 is a cross-sectional view taken along line AA of the semiconductor device as shown in FIG.
In this semiconductor device, the width of the
[0011]
According to the structure of the semiconductor device of the second prior art, the contact area between the
[0012]
The first object of the present invention is to realize a trench gate type semiconductor device in which the contact resistance between the gate lead-out portion and the wiring layer is small and the dielectric breakdown at the upper corner portion of the trench hardly occurs.
It is a second object of the present invention to realize a trench gate type semiconductor device that can be manufactured relatively easily while preventing dielectric breakdown at the upper corner of the trench.
The present invention seeks to achieve at least one of the above objects.
[0013]
[Means for solving the problem, operation and effect]
[1] A trench gate type semiconductor device according to one aspect embodying the present invention includes:pluralA semiconductor layer in which a trench is formed, a gate insulating film formed along the trench wall surface, a trench gate electrode embedded through the gate insulating film up to a predetermined height inside the trench,An insulating portion covering one first trench upper corner portion of the trench upper corner portion extending in the trench depth direction;1st trench upper cornerPartDistanceBeenAndIt is connected to both of the adjacent trench gate electrodes, covers the other second trench upper corner portion of the trench upper corner portion extending in the trench depth direction, and covers the top surface of the semiconductor layer located between the two adjacent trenches. TheWiring that is in contact with the gate lead-out portion and at least the gate lead-out portion above the top surface of the semiconductor layerLayerI have.
[0014]
[2] Another embodiment of the trench gate type semiconductor device embodying the present invention is the insulating partCovers the end portion on the first trench upper corner portion side of the trench upper corner portion extending in the trench width direction. The gate lead-out portion covers an end portion of the second trench upper corner portion of the trench upper corner portion extending in the trench width direction.
[0016]
In the semiconductor device of [1], the gate lead-out portion is a trench upper corner portion extending in the trench depth direction.OneAway fromIsing. Therefore, the electric field concentration part can be reduced as compared with the structure in which the trench upper corner portion extending in the trench depth direction is covered in contact with the gate lead-out portion as in the first prior art.
In the semiconductor device of [2], the gate lead-out portion isExtends in the trench width directionTrench upper cornerOf the first trench upper corner portion side endAway fromHas been.Therefore, like the first prior art,Extends in the trench width directionCompared with the structure in which the upper corner portion of the trench is covered in contact with the gate lead-out portion, the electric field concentration site can be reduced.
For this reason, according to the semiconductor device of [1] or [2], the upper corner portion of the trench is covered.InsulationIt is possible to make it difficult for dielectric breakdown to occur. Therefore, the reliability of the gate insulating film can be improved.
[0017]
In the semiconductor devices [1] and [2], the wiring layer is in contact with at least the gate lead-out portion above the top surface of the semiconductor layer. For this reason, since the wiring layer and the gate lead portion can be brought into contact with each other in a wide area above the top surface of the semiconductor layer, the width of the contact area between the electrode layer and the wiring layer as in the second prior art described above can be reduced. Compared with the structure narrower than the trench width, the contact area between the wiring layer and the gate lead-out part is large.
Thus, it is easy to reduce the contact resistance.
[0018]
Therefore, according to the invention described in [1] or [2], it is possible to realize a trench gate type semiconductor device in which the reliability of the gate insulating film is improved while reducing the contact resistance between the gate lead portion and the wiring layer. Can do.
[0019]
[3] In the above [1] or [2],InsulationIs formed from above the top surface of the semiconductor layer to above the trench gate electrode so as to cover at least a part of the upper corner portion of the first trench.ingIt is preferable.
[0020]
The insulating film formed integrally with the gate oxide film along the top surface of the semiconductor layer and the side surface of the trench covers the trench upper corner portion first, and further covers with the insulating portion described above, the insulation at the trench upper corner portion is obtained. Destruction can be made more difficult to occur. Therefore, the reliability of the gate insulating film can be further improved. Of course, when there is no insulating film formed integrally with such a gate insulating film, the upper corner portion of the trench may be covered with the insulating portion alone. Also in this case, it is possible to sufficiently prevent dielectric breakdown.
[0021]
The insulating portion is formed from above the top surface of the semiconductor layer to above the trench gate electrode so as to cover at least a part of the upper corner portion of the trench. That is, after the trench gate electrode is formed inside the trench, the insulating portion is formed from the upper surface of the semiconductor layer to the upper portion of the trench gate electrode. Therefore, an insulating portion can be formed from above the top surface of the semiconductor layer, which is a wide region with few steps, above the trench gate electrode. For this reason, unlike the first prior art described above, it is not necessary to perform work requiring advanced techniques such as etching and mask arrangement in the vicinity of the bottom of a generally deep and narrow trench. Thus, it is possible to realize a structure that hardly causes dielectric breakdown at the upper corner portion of the trench.
[0022]
[4] In the above [1] to [3], the insulating portion is preferably formed integrally with an interlayer insulating film located between the semiconductor layer and the wiring layer.
In the case of manufacturing this structure, since the insulating portion can be formed accompanying the formation of the interlayer insulating film, the manufacturing process is greatly simplified compared to the complicated manufacturing method of the first prior art described above, It is possible to realize a structure that makes it difficult for dielectric breakdown to occur in the upper corner portion of the trench. Moreover, the effect that it can implement | achieve more favorable insulation is also acquired by forming integrally with an interlayer insulation film.
[0023]
[5] In the above [1] to [4], it is preferable that the insulating portion is formed thicker than the gate insulating film.
In this case, dielectric breakdown at the upper corner portion of the trench can be made less likely to occur. Therefore, the reliability of the gate insulating film can be further improved.
[0024]
Up[1]-[5]Of semiconductor devicesIn the semiconductor layer, a plurality of trenches are formed, and the gate lead portion is adjacent to each other.2Are commonly connected to trench gate electrodes embedded in two trenches.The GetSince the gate lead portion can be effectively used, it is easy to realize a structure in which the contact area between the gate lead portion and the wiring layer is increased.
[0025]
Up[1]-[5]Of semiconductor devicesIn the semiconductor layer, a plurality of trenches are formed, and the gate lead portion is adjacent to each other.2Between the two trenches.The next toTogether2Since the gate lead portion and the wiring layer can be brought into contact with each other in a wide region above the semiconductor layer between the two trenches, the contact area can be sufficiently increased and the contact resistance can be sufficiently reduced.
[0026]
Further, the claims embodying the present invention6~9According to the method for manufacturing a trench gate type semiconductor device described in the above, a trench gate type semiconductor device in which the contact resistance between the gate lead portion and the wiring layer is small and the reliability of the gate insulating film is improved by a relatively simple manufacturing process. can do.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
First Embodiment FIG. 1 is a plan view of a trench gate type semiconductor device according to a first embodiment. FIG. 2 is a cross-sectional view taken along line AA in FIG. FIG. 3 is a cross-sectional view taken along line BB in FIG. FIG. 4 shows a cross-sectional view taken along line CC in FIG. FIG. 5 is a cross-sectional view taken along the line DD in FIG. 6 to 8 are perspective views of the configuration in the vicinity of the range L in FIG. FIG. 6 is a perspective view after the
[0028]
As shown in the perspective view of FIG. 8, this semiconductor device includes a
[0029]
As shown in FIG. 1 and the like, a plurality of
In the
Further, as shown in FIG. 4 and FIG. 8 and the like, the
[0030]
As shown in FIG. 2 which is a cross-sectional view along the depth direction of the
[0031]
As shown in FIGS. 2, 5, and 6, the
[0032]
More specifically, in FIG. 6, when one of the
[0033]
As shown in FIG. 6 and the like, the
Further, the gate lead-out
[0034]
As described above, since the
[0035]
As shown in FIG. 7 and the like, an
[0036]
As shown in FIG. 5, the insulating
As shown in FIG. 3, the insulating
In this embodiment, the corner insulating layer is formed by the
[0037]
Thus, when the semiconductor device of the first embodiment is viewed in the cross section of FIG. 5, the trench upper corner portion 70 extending in the depth direction formed side by side in the width direction has two trench upper corner portions (70c) adjacent to each other. , 70d) or (70a, 70b) as a set, each of which is alternately covered with
[0038]
Thus, in the semiconductor device of the first embodiment, the trench
[0039]
As shown in FIG. 8 and the like, the
As described above, the contact area between the flat lead-out
[0040]
Next, a preferred example of the manufacturing method of the trench gate type semiconductor device according to the first embodiment will be described with reference to FIGS. FIG. 9A to FIG. 15A are views showing the manufacturing process of the semiconductor device in the cross section taken along the line AA of FIG. FIG. 9B to FIG. 15B are diagrams showing the manufacturing process of the semiconductor device in the section taken along the line DD in FIG.
[0041]
As shown in FIGS. 9A and 9B, a resist (not shown) formed in a predetermined pattern on the
[0042]
After that, as shown in FIGS. 11A and 11B, the
Thereafter, as shown in FIGS. 12A and 12B, the
[0043]
Thereafter, as shown in FIGS. 13A and 13B, an
Thereafter, as shown in FIGS. 14A and 14B, the portion of the
[0044]
Thereafter, as shown in FIGS. 15A and 15B, a
Thereafter, when a part of the
[0045]
In the above manufacturing method, as shown in FIG. 14B and the like, the insulating
[0046]
Moreover, the insulating
[0047]
(No.See 1Example)See 1The top view of an example trench gate type semiconductor device is shown. FIG. 17 is a sectional view taken along line AA in FIG. 18 is a cross-sectional view taken along line BB in FIG. Further, the structure in the cross-sectional view taken along the line CC of FIG. 16 is the same as that shown in FIG. The structure in the sectional view taken along the line DD of FIG. 16 is the same as that shown in FIG.
16 to 18 shown in FIG.See 1In the example trench gate type semiconductor device, the
[0048]
FirstSee 1The same effect as that of the semiconductor device of the first embodiment can be obtained by the semiconductor device of the example.
[0049]
(No.See 2Example)See 2A sectional view of an example trench gate type semiconductor device is shown. This cross-sectional view corresponds to the cross-sectional view (FIG. 5) taken along the line DD in FIG.
In this semiconductor device, the first
[0050]
FirstSee 2According to the example semiconductor device, the gate lead-out
Further, since the
Further, the entire top surface of the second
[0051]
NextSee 2A preferred manufacturing method of the example trench gate type semiconductor device will be described with reference to FIGS.
The state up to the state of FIG. 11B is the same as that of the semiconductor device manufacturing method of the first embodiment.
After that, as shown in FIG. 20, the first
Thereafter, as shown in FIG. 21, an insulating
[0052]
After that, as shown in FIG. 22, a second
After that, as shown in FIG. 19, when the
[0053]
FirstSee 2When the semiconductor device of the example is manufactured in this way, the semiconductor device of the first embodiment is less likely to cause dielectric breakdown and the contact resistance between the
[0054]
(No.See 3Example)See 3A sectional view of an example trench gate type semiconductor device is shown. This cross-sectional view corresponds to the cross-sectional view (FIG. 5) taken along the line DD in FIG.
In this semiconductor device, the first
[0055]
FirstSee 3According to the example semiconductor deviceSee 2Similar to the example, it is possible to make dielectric breakdown more difficult to occur. Nevertheless, since the top surface of the second gate lead-out
[0056]
NextSee 3A method for manufacturing an example trench gate type semiconductor device will be described with reference to FIGS.
Until the state of FIG.See 2This is the same as the manufacturing method of the example semiconductor device.
Thereafter, the upper portions of the U-shaped insulating portions 53 arranged side by side in the width direction in the cross section of FIG. 24 are removed every other depth to a predetermined depth, for example, by anisotropic etching. As a result, the insulating portion 53 is of two types, an etched short insulating
Thereafter, as shown in FIG. 25, a second
Thereafter, as shown in FIG. 23, when the
[0057]
FirstSee 3When the semiconductor device of the example is manufactured in this way, the semiconductor device of the first embodiment is shown although the dielectric breakdown is less likely to occur and the contact resistance between the
[0058]
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
[0059]
(1) In the above embodiment, for example, as shown in FIG. 6 showing the first embodiment, the gate lead-out
[0060]
(2) There are no particular limitations on the material of the trench gate electrode, the gate lead portion, and the wiring layer. In the above embodiment, the trench gate electrode and the gate lead portion are formed of polysilicon. However, they may be formed of metal materials such as aluminum, copper, and alloys thereof, or other materials. The wiring layer is not necessarily limited to metal materials such as aluminum, copper, and alloys thereof, and may be formed of other materials. The material of the gate insulating film, top surface insulating film, interlayer insulating film, and insulating portion may be any insulating material, and may be formed of, for example, a silicon nitride film.
[0061]
(3) In the semiconductor device of the first embodiment, as shown in FIG. 5 and the like, the trench upper corner portion 70 and the like are first covered with the insulating
[0062]
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 is a plan view of a trench gate type semiconductor device according to a first embodiment.
FIG. 2 is a cross-sectional view taken along line AA in FIG.
FIG. 3 is a cross-sectional view taken along line BB in FIG.
4 shows a cross-sectional view taken along line CC in FIG. 1. FIG.
FIG. 5 is a cross-sectional view taken along line DD in FIG.
FIG. 6 shows a perspective view of the trench gate type semiconductor device of the first embodiment (1).
FIG. 7 is a perspective view of the trench gate type semiconductor device of the first embodiment (2).
FIG. 8 is a perspective view of the trench gate type semiconductor device of the first embodiment (3).
FIG. 9 shows a part of the manufacturing process of the trench gate type semiconductor device of the first embodiment (1).
FIG. 10 shows a part of the manufacturing process of the trench gate type semiconductor device according to the first embodiment (2).
FIG. 11 shows a part of the manufacturing process of the trench gate type semiconductor device according to the first embodiment (3).
FIG. 12 shows a part of the manufacturing process of the trench gate type semiconductor device according to the first embodiment (4).
FIG. 13 shows a part of the manufacturing process of the trench gate type semiconductor device according to the first embodiment (5).
FIG. 14 shows a part of the manufacturing process of the trench gate type semiconductor device according to the first embodiment (6).
FIG. 15 shows a part of the manufacturing process of the trench gate type semiconductor device according to the first embodiment (7).
FIG. 16See 1The top view of an example trench gate type semiconductor device is shown.
FIG. 17 is a cross-sectional view taken along line AA in FIG.
18 is a cross-sectional view taken along line BB in FIG.
FIG. 19See 2The top view of an example trench gate type semiconductor device is shown.
FIG. 20See 2A part of manufacturing process of the example trench gate type semiconductor device is shown (1).
FIG. 21See 2A part of manufacturing process of the example trench gate type semiconductor device is shown (2).
FIG. 22See 2A part of manufacturing process of the example trench gate type semiconductor device is shown (3).
FIG. 23See 3The top view of an example trench gate type semiconductor device is shown.
FIG. 24See 3A part of manufacturing process of the example trench gate type semiconductor device is shown (1).
FIG. 25See 3A part of manufacturing process of the example trench gate type semiconductor device is shown (2).
FIG. 26 is a plan view of a first conventional trench gate type semiconductor device.
FIG. 27 is a cross-sectional view taken along line AA in FIG.
FIG. 28 is a cross-sectional view taken along line BB in FIG.
FIG. 29 is a perspective view of a trench gate type semiconductor device according to the first prior art.
FIG. 30 is a plan view of a second conventional trench gate type semiconductor device.
FIG. 31 is a cross-sectional view taken along line AA in FIG.
[Explanation of symbols]
20: Semiconductor layer
22: Wiring layer
23: Trench
24: Trench gate electrode
26: Interlayer insulating film, 26a: Insulating part
28a, 28b: Gate drawer part
30: Gate insulating film
31: Top surface insulating film
70: Trench upper corner
Claims (9)
トレンチ壁面に沿って形成されたゲート絶縁膜と、
トレンチ内部の所定高さまでゲート絶縁膜を介して埋込まれたトレンチゲート電極と、
トレンチ奥行方向に伸びるトレンチ上側コーナー部の一方の第1トレンチ上側コーナー部を覆っている絶縁部と、
前記第1トレンチ上側コーナー部から離隔されており、隣合うトレンチゲート電極の双方と繋がっており、前記トレンチ奥行方向に伸びるトレンチ上側コーナー部の他方の第2トレンチ上側コーナー部を覆うとともに、隣合う2つのトレンチ間に位置する半導体層頂面を覆っているゲート引出し部と、
少なくとも半導体層頂面上方のゲート引出し部に接触する配線層と、を備えたトレンチゲート型半導体装置。A semiconductor layer in which a plurality of trenches are formed;
A gate insulating film formed along the trench wall;
A trench gate electrode embedded through a gate insulating film to a predetermined height inside the trench;
An insulating portion covering one first trench upper corner portion of the trench upper corner portion extending in the trench depth direction;
The first being spaced trench upper corners or al, is connected to both the adjacent trench gate electrode covers the second trench upper corner portion other the trench upper corner portion extending in the trench depth direction, next A gate lead portion covering the top surface of the semiconductor layer located between two matching trenches ;
At least the semiconductor layer top surface upper wiring layer in contact with the gate lead-out portion of the trench gate type semiconductor device having a.
前記ゲート引出し部が、トレンチ幅方向に伸びるトレンチ上側コーナー部のうちの前記第2トレンチ上側コーナー部側の端部を覆っていることを特徴とする請求項1に記載のトレンチゲート型半導体装置。 The insulating portion covers an end portion on the first trench upper corner portion side of the trench upper corner portion extending in the trench width direction;
2. The trench gate type semiconductor device according to claim 1, wherein the gate lead portion covers an end portion on the second trench upper corner portion side of the trench upper corner portion extending in the trench width direction .
トレンチ壁面に沿ってゲート絶縁膜を形成する工程と、
トレンチ内部からトレンチ外部の半導体層頂面上方に亘って電極材料層を形成する工程と、
電極材料層をパターニングして、トレンチ内部の所定高さまで埋込まれたトレンチゲート電極と、トレンチゲート電極に繋がっているとともにトレンチ奥行方向に伸びるトレンチ上側コーナー部の少なくとも一方から離隔しており、半導体層頂面上方まで伸びているゲート引出し部を形成する工程と、
ゲート引出し部から離隔している前記トレンチ上側コーナー部の少なくとも一部を覆うように半導体層頂面上方からトレンチゲート電極上方に亘って絶縁部を形成する工程と、
ゲート引出し部に接する配線層を形成する工程を有するトレンチゲート型半導体装置の製造方法。Forming a trench in the semiconductor layer;
Forming a gate insulating film along the trench wall;
Forming an electrode material layer over the top surface of the semiconductor layer outside the trench from inside the trench;
The electrode material layer is patterned so as to be separated from at least one of the trench gate electrode embedded up to a predetermined height inside the trench and the upper corner portion of the trench connected to the trench gate electrode and extending in the depth direction of the trench. Forming a gate lead portion extending to above the top surface of the layer;
Forming an insulating portion from above the top surface of the semiconductor layer to above the trench gate electrode so as to cover at least part of the upper corner portion of the trench that is separated from the gate lead portion;
A method of manufacturing a trench gate type semiconductor device comprising a step of forming a wiring layer in contact with a gate lead-out portion.
トレンチ壁面に沿ってゲート絶縁膜を形成する工程と、
少なくともトレンチ内部に第1電極材料層を形成する工程と、
第1電極材料層をパターニングして、トレンチ内部の所定高さまで埋込まれたトレンチゲート電極と、トレンチゲート電極に繋がっているとともにトレンチ上側コーナー部の少なくとも一方から離隔している第1ゲート引出し部を形成する工程と、
第1ゲート引出し部から離隔している前記トレンチ上側コーナー部の少なくとも一部を覆うように半導体層頂面上方からトレンチゲート電極上方に亘って絶縁部を形成する工程と、
第1ゲート引出し部上及びその第1ゲート引出し部から離隔しているトレンチ上側コーナー部を境目とする半導体層頂面上方に第2ゲート引出し部となる第2電極材料層を形成する工程と、
第2ゲート引出し部に接する配線層を形成する工程を有するトレンチゲート型半導体装置の製造方法。Forming a trench in the semiconductor layer;
Forming a gate insulating film along the trench wall;
Forming a first electrode material layer at least inside the trench;
A trench gate electrode that is patterned to a predetermined height inside the trench to pattern the first electrode material layer, and a first gate lead portion that is connected to the trench gate electrode and is separated from at least one of the upper corner portions of the trench Forming a step;
Forming an insulating portion from above the top surface of the semiconductor layer to above the trench gate electrode so as to cover at least a part of the upper corner portion of the trench that is separated from the first gate lead portion;
Forming a second electrode material layer serving as a second gate lead portion above the top surface of the semiconductor layer with the trench upper corner portion separated from the first gate lead portion as a boundary from the first gate lead portion;
A method for manufacturing a trench gate type semiconductor device, comprising a step of forming a wiring layer in contact with a second gate lead portion.
前記配線層を形成する工程では、ゲート引出し部に接するとともに層間絶縁膜上方に位置するように配線層を形成することを特徴とする請求項6又は7に記載のトレンチゲート型半導体装置の製造方法。Further comprising forming an interlayer insulating film above the top surface of the semiconductor layer;
In the step of forming the wiring layer, the manufacturing method of the trench gate type semiconductor device according to claim 6 or 7, characterized in that together with contact with the gate lead-out portion to form a wiring layer so as to be positioned in the interlayer insulating film above .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002208335A JP4219630B2 (en) | 2002-07-17 | 2002-07-17 | Trench gate type semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002208335A JP4219630B2 (en) | 2002-07-17 | 2002-07-17 | Trench gate type semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004055659A JP2004055659A (en) | 2004-02-19 |
JP4219630B2 true JP4219630B2 (en) | 2009-02-04 |
Family
ID=31932508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002208335A Expired - Fee Related JP4219630B2 (en) | 2002-07-17 | 2002-07-17 | Trench gate type semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4219630B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9917161B2 (en) | 2015-08-31 | 2018-03-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8076720B2 (en) | 2007-09-28 | 2011-12-13 | Semiconductor Components Industries, Llc | Trench gate type transistor |
JP2009088186A (en) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | Trench gate type transistor and manufacturing method thereof |
JP4890407B2 (en) * | 2007-09-28 | 2012-03-07 | オンセミコンダクター・トレーディング・リミテッド | Trench gate type transistor and manufacturing method thereof |
JP2009088188A (en) | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | Trench gate type transistor and method for manufacturing same |
KR101052871B1 (en) * | 2008-05-07 | 2011-07-29 | 주식회사 하이닉스반도체 | Semiconductor device and manufacturing method thereof |
JP2010028029A (en) | 2008-07-24 | 2010-02-04 | Renesas Technology Corp | Semiconductor device, and manufacturing method thereof |
KR101139987B1 (en) * | 2010-07-15 | 2012-05-02 | 에스케이하이닉스 주식회사 | Semiconductor Device and Method for Manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3400846B2 (en) * | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | Semiconductor device having trench structure and method of manufacturing the same |
JP3924829B2 (en) * | 1997-01-13 | 2007-06-06 | 株式会社日立製作所 | Voltage-driven semiconductor device and manufacturing method thereof |
JP3976374B2 (en) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | Semiconductor device having trench MOS gate structure and manufacturing method thereof |
JP3705919B2 (en) * | 1998-03-05 | 2005-10-12 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
JP4608133B2 (en) * | 2001-06-08 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device provided with vertical MOSFET and manufacturing method thereof |
-
2002
- 2002-07-17 JP JP2002208335A patent/JP4219630B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9917161B2 (en) | 2015-08-31 | 2018-03-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2004055659A (en) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10483373B2 (en) | Semiconductor device | |
JP4860821B2 (en) | Semiconductor device manufacturing method | |
US6469345B2 (en) | Semiconductor device and method for manufacturing the same | |
US9076765B2 (en) | Semiconductor device comprising trench gate and buried source electrodes | |
US11417665B2 (en) | Semiconductor devices | |
US9614073B2 (en) | Semiconductor device, and manufacturing method for same | |
US20120326229A1 (en) | Trench Transistor and Manufacturing Method of the Trench Transistor | |
JP2008509557A (en) | Semiconductor power device with surface side drain using recessed trench | |
JP4754353B2 (en) | Vertical trench gate semiconductor device and manufacturing method thereof | |
EP2339636A1 (en) | Power semiconductor device and manufacturing method | |
TW201123425A (en) | Nonvolatile semiconductor memory device | |
JP2010537428A (en) | Methods and structures for shielded gate trench FETs | |
TWI656567B (en) | Semiconductor device and manufacturing method | |
JP2008536329A (en) | Semiconductor device and manufacturing method thereof | |
WO2006035877A1 (en) | Semiconductor device | |
US7045858B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4202149B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4219630B2 (en) | Trench gate type semiconductor device and manufacturing method thereof | |
WO2020218378A1 (en) | Semiconductor device, and manufacturing method therefor | |
US7518186B2 (en) | Vertical gate semiconductor device and method for manufacturing the same | |
CN100454577C (en) | Insulated gate semiconductor device and manufacturing method of the same | |
JP4857487B2 (en) | Method for manufacturing trench type semiconductor device | |
JP2020167333A (en) | Semiconductor device | |
JP2005045123A (en) | Trench gate type semiconductor device and its manufacturing device | |
JP2005116649A (en) | Vertical gate semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |