JP4217639B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4217639B2
JP4217639B2 JP2004050652A JP2004050652A JP4217639B2 JP 4217639 B2 JP4217639 B2 JP 4217639B2 JP 2004050652 A JP2004050652 A JP 2004050652A JP 2004050652 A JP2004050652 A JP 2004050652A JP 4217639 B2 JP4217639 B2 JP 4217639B2
Authority
JP
Japan
Prior art keywords
forming
semiconductor
metal layer
resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004050652A
Other languages
English (en)
Other versions
JP2005243860A (ja
Inventor
大介 伊藤
登志実 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004050652A priority Critical patent/JP4217639B2/ja
Priority to KR1020050014996A priority patent/KR101117617B1/ko
Priority to US11/064,500 priority patent/US7186575B2/en
Priority to TW094105854A priority patent/TWI364778B/zh
Priority to EP05004336A priority patent/EP1569270A3/en
Publication of JP2005243860A publication Critical patent/JP2005243860A/ja
Application granted granted Critical
Publication of JP4217639B2 publication Critical patent/JP4217639B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G31/00—Soilless cultivation, e.g. hydroponics
    • A01G31/02—Special apparatus therefor
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/20—Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
    • Y02P60/21—Dinitrogen oxide [N2O], e.g. using aquaponics, hydroponics or efficiency measures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、より詳細には、ウエハレベルの加工によって製造する半導体装置の製造方法に関する。
ウエハレベルの加工によって半導体装置を製造する方法は、チップサイズパッケージなどの半導体装置を製造する方法として行われている。たとえば、ウエハレベルの加工を利用してチップサイズパッケージを製造する方法として、半導体ウエハの状態で半導体ウエハに形成されている個々の半導体チップの電極端子と電気的に接続する再配線パターンを形成し、再配線パターンと電気的に接続する外部接続端子を形成した後、半導体ウエハの外部接続端子が形成された面を樹脂によって封止し、封止後に樹脂とともに半導体ウエハを個片に切断してチップサイズの半導体装置を製造する方法が知られている（たとえば、特許文献１参照）。
このようなウエハレベルでの加工によって半導体装置を製造する方法においては、半導体ウエハ上に、同一構造の半導体装置が縦横に整列された配置で多数個形成される。これらの半導体装置は個片に切断された後、基板等に実装されることになるのであるが、基板等に実装する前に、あらかじめ半導体装置の電気的特性等の良、不良が検査により判定され、良品のみ実装される。なお、製品の良、不良の判定のための検査は、実際には、製造工程の各段階で行われるものであり、たとえば、半導体ウエハを製造した段階で半導体ウエハに作り込まれている個々の半導体チップの電気的特性等の良、不良といった検査も行われる（たとえば、特許文献３参照）。
特開平１０−７９３６２号公報 特開平８−３３０３１３号公報 特開２００４−３１４６３号公報平
上記のように、半導体装置の製造工程では各製造段階で製品検査が行われ、たとえば半導体ウエハを製作した段階でも個々の半導体チップの特性が試験されるのであるが、従来のウエハレベルの半導体装置の製造工程では、半導体ウエハの段階での検査結果に関わらず、不良と判定された半導体チップについても、良品と判定された半導体チップと同様に、一括して再配線パターンや外部接続端子を形成している。これは不良と判定された半導体チップ上にのみ、再配線パターン等を形成しないようにすることが製造工程上困難なためである。一般的に、再配線パターンを形成するためのレジストパターンは、露光マスクを用いたフォトリソグラフィー工程によって形成する。したがって、不良チップ上にレジストパターンを形成しないように露光するには、不良チップの位置に合わせて非露光部分を設けるといった特別な形状のマスクを用意しなければならない。不良チップの発生位置は半導体ウエハごとに異なるから、このようなマスクを用意することは実際上不可能である。
そして、所要の再配線パターンや外部接続端子を形成した後、半導体ウエハに形成されている個々の半導体装置の電気的特性や外観等を検査している。
このように、従来は、半導体ウエハの段階での半導体チップの検査結果にかかわらずウエハレベルで再配線パターン等を形成して半導体装置を製造しているために、半導体装置を形成した段階で製品検査する際に正確な検査ができなかったり、検査装置を損傷させてしまったり、他の良品の半導体装置に悪影響を与えたりするという問題があった。
たとえば、不良品の半導体チップが電気的に短絡しているような場合に、半導体装置のバーンインを行ったりすると、その半導体チップを搭載した半導体装置に過電流が流れて検査装置を損傷してしまったり、その半導体装置の近傍の半導体装置に悪影響を及ぼして良品であったものを不良品にしてしまったりするという問題が生じる。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、ウエハレベルの加工によって半導体装置を製造する工程において、半導体装置を製造した後の電気的特性等を検査する際に、検査装置を損傷させてしまったり、良品の半導体装置に悪影響を及ぼしたりすることなく的確な検査を行うことを可能にする半導体装置の製造方法を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、ウエハレベルの加工により半導体装置を製造する半導体装置の製造方法であって、半導体ウエハの電極端子形成面に、電極パッドを露出させて絶縁層を形成し、前記電極パッドおよび前記絶縁層の表面を下地金属層によって被覆する工程と、前記下地金属層の表面に、前記電極パッドと電気的に接続する再配線パターンを形成するためのレジストパターンを形成する工程と、前記下地金属層の表面に再配線パターンとなる導電層を形成する工程と、前記レジストパターンを除去した後、前記再配線パターン上の外部接続端子を形成する部位を露出させるレジストパターンを形成する工程と、前記再配線パターンが露出する前記レジストパターンに形成された露出穴内に、前記下地金属層をめっき給電層とする銅めっきにより外部接続端子として銅ポストを形成する工程とを備え、半導体ウエハを構成する個々の半導体チップについての検査結果に基づいて、良品と判定された半導体チップについては、上記各工程により、再配線パターンを介して前記電極パッドと外部接続端子とを電気的に接続し、不良品と判定された半導体チップについては、前記下地金属層の表面に再配線パターンを形成するためのレジストパターンを形成する工程と、前記下地金属層の表面に再配線パターンとなる導電層を形成する工程との中間工程として、前記レジストパターンを形成した状態において前記下地金属層が露出する部位をレジストにより被覆し、前記再配線パターン上の外部接続端子を形成する部位を露出させるレジストパターンを形成する工程と、前記外部接続端子を形成する工程とを施すことにより、前記電極パッドと外部接続端子とを電気的に遮断することを特徴とする。
また、前記不良品と判定された半導体チップについて、前記下地金属層が露出する部位をレジストにより被覆する方法として、前記下地金属層が露出する部位にレジストを塗布し、再配線パターンを形成する部位をレジストにより被覆することを特徴とする。
また、前記下地金属層の表面に、前記電極パッドと電気的に接続する再配線パターンを形成するためのレジストパターンを形成する工程において、ネガタイプのレジストを使用し、良品と判定された半導体チップについては、マスクを使用して再配線パターンを形成する部位については光を照射せず、前記不良品と判定された半導体チップについては、前記下地金属層が露出する部位をレジストにより被覆する工程にかえて、再配線パターンを形成する部位についても光を照射し、再配線パターンを形成する部位にレジストが残るようにすることを特徴とする。
本発明に係る半導体装置の製造方法によれば、ウエハレベルの加工によって半導体装置を形成する際に、半導体ウエハでの検査結果に基づいて、不良品と判定された半導体チップについては、良品と判定された半導体チップとは別に、後工程での検査やバーンインの際に検査装置を損傷したり、良品の半導体装置に悪影響を及ぼさない処理を施すことによって、検査装置の損傷等を回避して確実な検査等を行うことができる。
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１〜３は、ウエハレベルの加工方法によって半導体装置を形成する工程例を示す。図１(a)は、半導体ウエハ１０の電極端子形成面の構成を示すもので、半導体ウエハ１０の表面がパッシベーション膜１２によって被覆され、アルミニウムの電極パッド１４がパッシベーション膜１２から露出している状態を示す。図１(b)は、パッシベーション膜１２の表面に絶縁層１６を形成した状態を示す。絶縁層１６はパッシベーション膜１２の表面をポリイミドフィルム等の絶縁材料により被覆し、電極パッド１４を露出させることによって形成することができる。
図１(c)は、次に、電極パッド１４および絶縁層１６の表面を下地金属層１８によって被覆した状態を示す。下地金属層１８は、たとえばクロムをスパッタリングし、次いで銅をスパッタリングすることによって形成する。
図１(d)は、下地金属層１８の表面に所定パターンで再配線パターンを形成するためのレジストパターン２０を形成した状態を示す。
図１(e)は、下地金属層１８をめっき給電層として銅めっきを施し、下地金属層１８の露出部分に再配線パターン２２となる導体層を形成した状態である。図１(f)は、レジストパターン２０を除去した状態を示す。再配線パターン２２は電極パッド１４と電気的に接続された状態で形成されている。
図２は、再配線パターン２２上に外部接続端子を形成する工程を示す。図２(a)は、外部接続端子をめっきによって形成するため、再配線パターン２２上で外部接続端子を形成する部位を露出させるようにレジストパターン２４を形成した状態を示す。２４ａが再配線パターン２２が底面に露出する露出穴である。
図２(b)は、下地金属層１８をめっき給電層とする銅めっきを施して、露出穴２４ａに銅めっきを盛り上げ、銅ポスト２６を形成した状態を示す。
図２(c)は、銅ポスト２６の頂部の露出端面にバリアメタル層２８を被着形成した状態を示す。バリアメタル層２８は、たとえばニッケルめっきおよび金めっきをこの順に施して形成することができる。
図２(d)は、レジストパターン２４を除去した状態を示す。レジストパターン２４を除去することによって外部接続端子３０が外部に露出し、半導体ウエハ１０の表面には下地金属層１８と下地金属層１８の表面に形成された再配線パターン２２が露出する。
図２(e)は、下地金属層１８の露出部分をエッチングし、半導体ウエハ１０の表面に絶縁層１６を露出させ、絶縁層１６の表面に再配線パターン２２が所定の独立したパターンに形成された状態としたものである。下地金属層１８のうち再配線パターン２２によって被覆されている部位が絶縁層１６上に残り、再配線パターン２２は電極パッド１４と電気的に接続され、外部接続端子３０は再配線パターン２２を介して電極パッド１４と電気的に接続される。
図３は、上述した外部接続端子３０が形成された半導体ウエハ１０の電極端子形成面を樹脂によって封止する工程を示す。
図３(a)は、樹脂封止装置の下型側に外部接続端子３０が形成された半導体ウエハ１０をセットした状態を示す。４０が上型、４１が内側下型、４２が外側下型である。４３は上型４０の成型面を被覆するためのテンポラリフィルムである。半導体ウエハ１０は外部接続端子３０を形成した面を上型４０に向けて配置し、半導体ウエハ１０の上に樹脂タブレット４４を供給する。
図３(b)は、金型により半導体ウエハ１０をクランプ開始した状態を示す。上型４０と外側下型４２とで半導体ウエハ１０の外周囲を閉止した後、内側下型４１と上型４０とで樹脂タブレット４４とともに半導体ウエハ１０がクランプされ、キャビティ４５内に、加熱されて溶融した樹脂４４ａが徐々に充填されていく。
図３(c)は、金型を型締め位置までクランプし、キャビティ４５の全体に完全に樹脂４４ａが充填され、半導体ウエハ１０が圧縮成形された状態を示す。
図３(d)は、樹脂４４ａが硬化した後、型開きした状態を示す。こうして、半導体ウエハ１０の外部接続端子３０が形成された面が樹脂４４ａによって完全に封止された状態になる。テンポラリフィルム４３を介して樹脂封止したことにより、外部接続端子３０の端面が樹脂４４ａの表面で露出している。
半導体ウエハ１０の外部接続端子３０が形成された面を樹脂４４ａによって封止した後、テンポラリフィルム４３を剥離し、外部接続端子３０の端面にはんだボール４６を接合する。その後、半導体チップの領域ごとに、樹脂４４ａとともに半導体ウエハ１０を切断することによって個片の半導体装置が得られる。
図４(a)は、外部接続端子３０の端面にはんだボール４６を接合した状態と、半導体ウエハ１０を個片に切断した半導体装置５０（チップサイズパッケージ）の構成を示す。１０ａが個片に切断された半導体チップである。
図４(b)は、半導体装置５０の外部接続端子３０が形成された面が樹脂４４ａによって封止され、はんだボール４６および外部接続端子３０が再配線パターン２２を介して半導体チップの電極パッド１４と電気的に接続されている状態を拡大して示す。
以上説明した半導体装置の製造方法は、ウエハレベルの加工によって半導体装置を製造する製造工程例を示すものであるが、発明に係る半導体装置の製造方法は、上記のようにウエハレベルで再配線パターン２２を形成したり、外部接続端子３０を形成したりする処理を行う際に、半導体ウエハ１０を製作した段階で個々の半導体チップを検査した結果に基づき、不良品と判定された半導体チップについては上述した良品と判定された半導体チップに対する処理とは異なる処理を行うことを特徴とする。
すなわち、ウエハレベル加工による場合は、半導体ウエハの全ての半導体チップに対して同じように再配線パターン２２を形成したり、めっき処理を施したりするのであるが、本発明においては、半導体ウエハを製作した段階での検査で、不良品と判定された半導体チップについては、再配線パターン２２や外部接続端子３０を形成し、樹脂によって封止して半導体装置を形成した後の検査やバーンインなどの処理の際に検査装置が損傷したり、良品の半導体装置に悪影響を及ぼさないように、良品の半導体チップとは異なる処理を施すようにする。
良品の半導体チップに対する処理とは異なる処理とは、半導体装置を形成した後の検査の際に検査装置を損傷したり、バーンインの際に良品の半導体装置に悪影響を及ぼしたりしないようにする処理の意であるが、たとえば、不良品の半導体チップが電気的に短絡していて検査時に過電流が流れてしまうといった問題を回避するために、不良品の半導体チップと検査装置やバーンイン装置とが電気的に完全に遮断されるようにするといった処理がある。
図５は、半導体ウエハの段階で個々の半導体チップの電気的特性等を試験して、半導体チップの良、不良を判定した結果（ウエハ電気不良マップ）を示す。同図でＦと記載した区画部分が不良と判定された半導体チップを示す。
図６は、半導体ウエハ１０の電極端子形成面に再配線パターンを形成した状態を説明的に示す。同図は、図５で不良と判定された半導体チップの部位については再配線パターンを形成していないことを示す。なお、図６は説明の便宜上、不良と判定された半導体チップについては外部接続端子を図示していない。不良品と判定された半導体チップについては再配線パターン２２を形成しないようにすることにより、検査装置やバーンイン装置と半導体チップとが電気的に遮断され、不良品の半導体チップが検査装置やバーンイン装置に悪影響を与えることがない。
図７は、上述した図１〜図４で示した半導体ウエハ１０の電極端子形成面に再配線パターン２２を形成する際に、不良品と判定された半導体チップの部位について、再配線パターン２２と電極パッド１４とを電気的に接続させないようにする方法の一例を示す。
すなわち、図７(a)は、半導体ウエハ１０の表面に絶縁層１６を形成した状態、図７(b)は半導体ウエハ１０の表面に下地金属層１８を被着した状態、図７(c)は、下地金属層１８の表面に再配線パターン２２を形成する部位を露出させるようにレジストパターン２０を形成した状態を示す。これらの工程は図１(a)〜(d)までの工程と同一である。
本方法では、図７(c)の工程の後、不良と判定された半導体チップの部位について、図７(d)に示すように、再配線パターン２２を形成するため下地金属層１８が露出している部位にレジスト２０ａを滴下し、下地金属層１８が露出している部分を被覆する。
図９は、下地金属層１８の表面にレジストパターン２０を形成した状態を斜視図で示している。図９(a)は、再配線パターン２２を形成するために下地金属層１８が露出している部位にレジスト２０ａを滴下した状態、図９(b)は、レジスト２０ａが下地金属層１８が露出している部分を被覆した状態を示す。下地金属層１８が露出している部分は溝状になっているから、レジスト２０ａが溝に沿って流れ、溝を埋めるようにレジスト２０ａが流れて露出している下地金属層１８の部分を被覆する。
なお、再配線パターン２２となる露出部分をレジスト２０ａによって被覆する場合に、不良と判定された半導体チップの表面の全域をレジスト２０ａによって被覆しなくてもよく、半導体装置を試験する際に電気的短絡が起きないように所要の再配線パターン２２を形成する部分のみを被覆する方法でもかまわない。
図１０は、半導体ウエハの段階で個々の半導体チップを検査した結果に基づいて、半導体ウエハ１０で不良品と判定された半導体チップの部位にノズル６０を用いてレジスト２０ａを塗布している状態を示す。半導体ウエハの検査結果はマップデータとして保存されているから、レジストパターン２０を形成した半導体ウエハ１０をＸ−Ｙステージ６２上に吸着して支持し、半導体ウエハ１０の検査結果のマップデータに基づいて不良品の半導体チップとノズル６０とを位置合わせし、半導体チップの表面にレジスト２０ａを塗布することによって、半導体ウエハ１０で不良品と判定されたすべての半導体チップに図７(d)に示す処理を施すことができる。
図７(e)は、下地金属層１８をめっき給電層として下地金属層１８の露出面に再配線パターン２２となる導体層を形成している工程である。図７(e)では、下地金属層１８がレジスト２０ａによって被覆されているから、下地金属層１８の表面には導体層が形成されていないが、良品と判定された半導体チップについては、図１(e)に示すように、下地金属層１８の表面に再配線パターン２２が形成される。
再配線パターン２２を形成する工程の後、レジストパターン２０が除去される。図７(f)は、レジストパターン２０とレジスト２０ａを除去した状態を示す。
レジストパターン２０とレジスト２０ａを除去した後、図２に示す工程と同一の工程で外部接続端子３０を形成する。図８に、外部接続端子３０を形成する工程を示す。図２に示す工程と同様に、レジストパターン２４を形成し（図８(a)）、下地金属層１８をめっき給電層としてめっきにより銅ポスト２６を形成して（図８(b)）外部接続端子３０を形成する。良品のチップについては図２に示すように、再配線パターン２２の上に外部接続端子３０が形成されるのに対して、不良品の半導体チップについては再配線パターン２２となる導体層を介することなく下地金属層１８の上に外部接続端子３０が形成される（図８(c)）。
下地金属層１８は外部接続端子３０を形成した後、エッチングされて除去されるから、不良品の半導体チップが形成されている部位については、下地金属層１８は外部接続端子３０が形成されている部位のみに残り、外部接続端子３０と電極パッド１４とは電気的に遮断された状態になる（図８(d)）。
このように、半導体ウエハ１０で不良品と判定された半導体チップの部位についても外部接続端子３０を形成することは、正常な形状の銅ポスト２６からなる外部接続端子３０を形成できるという利点がある。電解めっきにより銅ポスト２６からなる外部接続端子３０を形成する場合は、半導体ウエハ上のめっき条件（電流密度やめっき析出速度）が半導体ウエハの各部位（ウエハの中央部と周縁部）で均一になるようプロセスが調整されている。したがって、不良チップ上に銅ポスト２６を形成しないようにすると、半導体ウエハ上の各部位でのめっき条件が不均一となってしまい、良品チップ上にも正常な形状の銅ポスト２６を形成できなくなる。これに対して、本実施形態の方法では、再配線パターンを形成しない場合でも銅ポスト２６が形成されるからこのような問題を回避することができる。
なお、本実施形態では不良チップ上に再配線パターンのめっきを施さないから、厳密には半導体ウエハ上でのめっき条件が不均一になる。しかし、再配線パターンのめっき厚（５〜１０μｍ）は、銅ポストの高さ（約１００μｍ）に比較して非常に小さいから実際上問題にならない。
また、不良チップ上にも外部接続端子３０が形成されるから半導体ウエハ上に均等に外部接続端子３０が存在することになる。よって、半導体装置にバーンイン等の検査を施す際に、検査装置のコンタクトプローブの接触圧が、半導体ウエハ上の各部位の外部接続端子で均一になり、各外部接続端子とコンタクトプローブの接続が良好に行え、的確な検査を行うことが可能になる。
また、不良チップについても外部接続端子３０を形成しておくことで、半導体ウエハ１０を樹脂によって封止する金型を変更する必要がなく、従来の装置をそのまま利用できるという利点もある。
図１１は、不良品と判定された半導体チップについては再配線パターン２２を形成しない方法として、ネガタイプのレジストを使用して製造する例を示す。図１１(a)、(b)は図７(a)、(b)と同一の工程で、半導体ウエハ１０の表面に絶縁層１６を形成し、さらに下地金属層１８を形成した工程、図１１(c)は、再配線パターン２２を形成するため下地金属層１８の表面をネガレジスト２０ｂによって被覆した状態を示す。
ネガレジストの場合は光を照射した部位が残るから、良品の半導体チップについては、マスクを使用して再配線パターン２２を形成する部位については光を照射しないようにするのに対して、不良品の半導体チップについては、図１１(d)に示すように、再配線パターン２２を形成する部位についてもレーザ光等の集束した光を照射するようにする。
図１２は、半導体ウエハ１０の段階での検査結果に基づいて、半導体ウエハ１０の表面をネガレジスト２０ｂによって被覆した状態（図１１(c)の状態）で、不良品と判定された半導体チップの位置にスポット的に光（ＵＶ光）を照射している状態を示す。半導体ウエハ１０の検査結果のマップデータに基づいて半導体ウエハ１０をＸ−Ｙステージ６２で位置決めして移動することによって、光源６４から不良品と判定された半導体チップに光を照射することができる。不良品の半導体チップについて、再配線パターン２２を形成する部位にレジストが残るように光照射する操作は、所定のレジストパターン２０を形成するためのマスクを用いた露光工程後に、スポット光照射工程を追加することで行えるから、作業的な負荷は小さいという利点がある。
この方法による場合も、不良品と判定された半導体チップについては再配線パターン２２が形成されず、図７、８に示した工程とまったく同様にして、不良品と判定された半導体チップについては、電極パッド１４と外部接続端子３０とが電気的に遮断された状態とすることができる。
図１３は、半導体ウエハ１０の外部接続端子３０を形成した面を樹脂４４ａによって封止した後、バーンインしている状態を示す。７０が半導体ウエハ１０の支持チャック、７２がコンタクター、７４がコンタクトバンプ（コンタクトプローブ）である。バーンイン操作では、支持チャック７０とコンタクター７２とによって樹脂封止後の半導体ウエハ１０をクランプし、オーブン内で加熱するとともに、各々の半導体装置の外部接続端子３０にコンタクトバンプ７４を押接して通常の使用電圧よりも高電圧を印加する。
図１３で５０は半導体チップ１０ａが良品と判定された半導体装置、５１は半導体チップ１０ｂが不良品と判定された半導体装置である。良品の半導体チップ１０ａからなる半導体装置５０では電極パッド１４と外部接続端子３０とが再配線パターン２２を介して電気的に接続されているのに対して、不良品の半導体チップ１０ｂからなる半導体装置５１では、電極パッド１４と外部接続端子３０とは電気的に遮断されていることを示す。前述したように、不良品と判定された半導体チップについても良品と同様に外部接続端子３０を形成しておくことで、支持チャック７０とコンタクター７２とによって半導体ウエハ１０が確実にクランプすることができる。
本発明に係る半導体装置の製造方法によれば、上述したように不良品と判定された半導体チップ１０ｂからなる半導体装置５１については、半導体チップ１０ｂと外部接続端子３０とは電気的に遮断されているから、コンタクター７２と不良品と判定された半導体チップ１０ｂとは電気的に分離され、当該半導体チップ１０ｂに過電流が流れたりすることが防止される。したがって、バーンイン装置を損傷させたりすることがなく、不良品の半導体チップが過熱して近傍の良品の半導体チップ１０ａに悪影響を与えたりすることを防止することが可能となる。
なお、ウエハレベル加工によって半導体装置を製造する方法は、上述した製造方法に限られるものではなく他の方法によることも可能であり、チップサイズパッケージの形態にもいくつかの種類がある。
たとえば、上記方法では、下地金属層１８を形成し、再配線パターン２２となる導体層を形成した後、銅めっきによって外部接続端子３０となる銅ポスト２６を形成しているが、銅ポスト２６を形成するかわりに、再配線パターン２２に単にはんだボールを接合して外部接続端子とする方法もある。図１４にその製造方法を示す。
図１４(a)は、図１(a)〜(f)に示す方法と同様にして半導体ウエハ１０の表面に再配線パターン２２を形成した状態を示す。図１４(b)は半導体ウエハ１０の表面にポリイミドフィルム等をラミネートして絶縁膜３２を形成し、はんだボールを接合するパッド２２ａを露出させた状態を示す。図１４(c)はパッド２２ａにはんだボール３４を接合して外部接続端子とした状態である。
この製造方法の場合も、下地金属層の表面に再配線パターンを形成するためのレジストパターンを形成する際に、図１０あるいは図１２に示したと同様に、不良品と判定された半導体チップについては、再配線パターンを形成しないように、下地金属層で再配線パターンを形成する部位を露出させないことによって再配線パターンが形成されず、はんだボール３４が接合されることがなく、はんだボールと電極パッド１４を外部と電気的に遮断した状態にすることができる。図１４(d)は、不良チップが形成された部位については再配線パターン等の金属層が形成されず絶縁層１６が露出すること、したがって、絶縁膜３２を形成した後、絶縁膜３２の開口部３２ａにはんだボールが接合されない状態になることを示す（図１４(e)）。
このように、半導体装置の形態が異なったり、製造方法が異なる場合でも、不良品と判定された半導体チップについては、半導体装置を組み立てた後の検査装置あるいはバーンイン装置等に悪影響を及ぼさないように、ウエハレベルで再配線パターンを形成するといった工程の際に事前に所要の処理を施すことによって、より確実な検査が可能となり、検査装置に悪影響を与えたり、良品の半導体装置に悪影響を与えるといった問題を回避することが可能となる。
なお、上記実施形態は、従来のウエハレベルの半導体装置の製造工程でそのまま適用可能な方法によって、事前検査によって不良品と判定された半導体チップと、後工程における検査装置等とが直接的に電気的に接続されることを回避した例を示すものであるが、不良品の半導体チップと検査装置等とを電気的に遮断する方法は上記実施形態の方法に限られるものではない。たとえば、外部接続端子３０を形成する際に、不良品の半導体チップについては銅ポスト２６が形成されないように、露出穴２４ａを電気的絶縁体からなる樹脂材で埋めて、外部接続端子３０と同形態のダミーの外部接続端子を形成するといったことも可能である。この場合には、不良品の半導体チップについても再配線パターン２２を形成しておいてもよい。
ウエハレベルの加工により再配線パターンを形成する製造工程を示す説明図である。 ウエハレベルの加工により再配線パターンに外部接続端子を形成する製造工程を示す説明図である。 半導体ウエハの外部接続端子が形成された面を樹脂によって封止する方法を示す説明図である。 ウエハレベルの加工によって形成した半導体装置の例を示す説明図である。 半導体ウエハを検査して不良品と判定された半導体チップの配置位置（マップ）の例を示す説明図である。 半導体ウエハで不良品と判定された半導体チップに再配線パターンが形成されていない状態を示す説明図である。 レジストを塗布して不良品と判定された半導体チップに再配線パターンが形成されないようにする処理方法を示す説明図である。 不良品と判定された半導体チップに外部接続端子を形成する工程を示す説明図である。 再配線パターンを形成する部位にレジストを塗布して下地金属層を被覆する方法を示す説明図である。 半導体ウエハで不良品と判定された半導体チップにレジストを塗布して再配線パターンが形成されないようにする処理方法を示す説明図である。 ネガレジストを使用して不良品と判定された半導体チップに再配線パターンが形成されないようにする処理方法を示す説明図である。 半導体ウエハで不良品と判定された半導体チップにＵＶ光を照射し、再配線パターンが形成されないようにする処理を施している状態を示す説明図である。 半導体装置をバーンインしている状態を示す説明図である。 ウエハレベルの加工により半導体装置を製造する他の方法を示す説明図である。
符号の説明
１０ 半導体ウエハ
１０ａ、１０ｂ 半導体チップ
１４ 電極パッド
１６ 絶縁層
１８ 下地金属層
２０ レジストパターン
２０ａ レジスト
２０ｂ ネガレジスト
２２ 再配線パターン
２４ レジストパターン
２６ 銅ポスト
２８ バリアメタル層
３０ 外部接続端子
３２ 絶縁膜
３２ａ 開口部
３４ はんだボール
４０ 上型
４１ 内側下型
４２ 外側下型
４４ 樹脂タブレット
４４ａ 樹脂
５０、５１ 半導体装置

Claims (3)

  1. ウエハレベルの加工により半導体装置を製造する半導体装置の製造方法であって、
    半導体ウエハの電極端子形成面に、電極パッドを露出させて絶縁層を形成し、前記電極パッドおよび前記絶縁層の表面を下地金属層によって被覆する工程と、
    前記下地金属層の表面に、前記電極パッドと電気的に接続する再配線パターンを形成するためのレジストパターンを形成する工程と、
    前記下地金属層の表面に再配線パターンとなる導電層を形成する工程と、
    前記レジストパターンを除去した後、前記再配線パターン上の外部接続端子を形成する部位を露出させるレジストパターンを形成する工程と、
    前記再配線パターンが露出する前記レジストパターンに形成された露出穴内に、前記下地金属層をめっき給電層とする銅めっきにより外部接続端子として銅ポストを形成する工程とを備え、
    半導体ウエハを構成する個々の半導体チップについての検査結果に基づいて、良品と判定された半導体チップについては、上記各工程により、再配線パターンを介して前記電極パッドと外部接続端子とを電気的に接続し、
    不良品と判定された半導体チップについては、前記下地金属層の表面に再配線パターンを形成するためのレジストパターンを形成する工程と、前記下地金属層の表面に再配線パターンとなる導電層を形成する工程との中間工程として、前記レジストパターンを形成した状態において前記下地金属層が露出する部位をレジストにより被覆し、
    前記再配線パターン上の外部接続端子を形成する部位を露出させるレジストパターンを形成する工程と、前記外部接続端子を形成する工程とを施すことにより、前記電極パッドと外部接続端子とを電気的に遮断することを特徴とする半導体装置の製造方法。
  2. 前記不良品と判定された半導体チップについて、前記下地金属層が露出する部位をレジストにより被覆する方法として、前記下地金属層が露出する部位にレジストを塗布し、再配線パターンを形成する部位をレジストにより被覆することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記下地金属層の表面に、前記電極パッドと電気的に接続する再配線パターンを形成するためのレジストパターンを形成する工程において、ネガタイプのレジストを使用し、
    良品と判定された半導体チップについては、マスクを使用して再配線パターンを形成する部位については光を照射せず、
    前記不良品と判定された半導体チップについては、前記下地金属層が露出する部位をレジストにより被覆する工程にかえて、再配線パターンを形成する部位についても光を照射し、再配線パターンを形成する部位にレジストが残るようにすることを特徴とする請求項１記載の半導体装置の製造方法。
JP2004050652A 2004-02-26 2004-02-26 半導体装置の製造方法 Expired - Lifetime JP4217639B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004050652A JP4217639B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法
KR1020050014996A KR101117617B1 (ko) 2004-02-26 2005-02-23 반도체 장치의 제조 방법
US11/064,500 US7186575B2 (en) 2004-02-26 2005-02-23 Manufacturing method of semiconductor device
TW094105854A TWI364778B (en) 2004-02-26 2005-02-25 Manufacturing method of semiconductor device
EP05004336A EP1569270A3 (en) 2004-02-26 2005-02-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004050652A JP4217639B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005243860A JP2005243860A (ja) 2005-09-08
JP4217639B2 true JP4217639B2 (ja) 2009-02-04

Family

ID=34747485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004050652A Expired - Lifetime JP4217639B2 (ja) 2004-02-26 2004-02-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7186575B2 (ja)
EP (1) EP1569270A3 (ja)
JP (1) JP4217639B2 (ja)
KR (1) KR101117617B1 (ja)
TW (1) TWI364778B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049526B2 (en) * 2003-11-03 2006-05-23 Intel Corporation Microvia structure and fabrication
TWI451546B (zh) * 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
JP2014036165A (ja) * 2012-08-09 2014-02-24 Shinko Electric Ind Co Ltd 半導体装置
US8906743B2 (en) 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
KR101707931B1 (ko) * 2015-08-07 2017-02-17 주식회사 에스에프에이반도체 저항 측정용 재배선층을 갖는 웨이퍼 레벨 패키지 및 상기 저항 측정용 재배선층을 이용하여 상기 웨이퍼 레벨 패키지의 전기적 특성을 테스트하는 방법
CN109218483A (zh) * 2018-11-16 2019-01-15 东莞市沃德精密机械有限公司 自动贴装机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP2001093927A (ja) * 1999-09-21 2001-04-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法、ならびにバーンイン装置
TW498468B (en) * 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
TW577152B (en) 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6472239B2 (en) 2001-04-02 2002-10-29 Micron Technology, Inc. Method for fabricating semiconductor components
US6395622B1 (en) * 2001-06-05 2002-05-28 Chipmos Technologies Inc. Manufacturing process of semiconductor devices
JP2004031463A (ja) 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法

Also Published As

Publication number Publication date
JP2005243860A (ja) 2005-09-08
TW200535943A (en) 2005-11-01
TWI364778B (en) 2012-05-21
EP1569270A2 (en) 2005-08-31
KR20060043142A (ko) 2006-05-15
KR101117617B1 (ko) 2012-03-07
US20050191772A1 (en) 2005-09-01
US7186575B2 (en) 2007-03-06
EP1569270A3 (en) 2010-09-01

Similar Documents

Publication Publication Date Title
US9059070B2 (en) Electronic system modules and method of fabrication
US6960829B2 (en) Method for producing a semiconductor wafer, semiconductor chip, and intermediate semiconductor product
US6869809B2 (en) Wafer level testing and bumping process
JP6028298B2 (ja) 半導体ダイ上にフィーチャをめっきするためのヒューズバス
US9984961B2 (en) Chip-size, double side connection package and method for manufacturing the same
KR101117617B1 (ko) 반도체 장치의 제조 방법
JPH0563029A (ja) 半導体素子
US7521800B2 (en) Solder pad and method of making the same
JP4547247B2 (ja) 半導体装置
JPWO2004102653A1 (ja) 半導体装置およびインターポーザー
JP2010186916A (ja) 半導体装置の製造方法
US6002267A (en) In-line voltage plane tests for multi-chip modules
JP2001118994A (ja) 半導体装置
JP2001291791A (ja) 半導体装置及びその製造方法
JP2008008620A (ja) 半導体装置の検査方法および検査装置
JP2003068736A (ja) 半導体装置およびその製造方法
JP2020167355A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH08327659A (ja) プローブ構造
JP2010187036A (ja) 半導体装置およびその製造方法
JPH11233390A (ja) 半導体の製造方法
KR100446429B1 (ko) 번인 테스트 장치 및 그 제조 방법과 이를 이용한 반도체칩 번인 테스트 방법
JP2001093927A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
CN116705622A (zh) 互连转接板的制作方法、封装方法及结构
JPH04294542A (ja) 半導体装置のバンプ高さ制御方法
JP3237613B2 (ja) プローブカードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4217639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5