JP4211350B2 - Multilayer circuit board member and method for manufacturing multilayer circuit board - Google Patents

Multilayer circuit board member and method for manufacturing multilayer circuit board Download PDF

Info

Publication number
JP4211350B2
JP4211350B2 JP2002304855A JP2002304855A JP4211350B2 JP 4211350 B2 JP4211350 B2 JP 4211350B2 JP 2002304855 A JP2002304855 A JP 2002304855A JP 2002304855 A JP2002304855 A JP 2002304855A JP 4211350 B2 JP4211350 B2 JP 4211350B2
Authority
JP
Japan
Prior art keywords
insulating resin
reinforcing plate
circuit pattern
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002304855A
Other languages
Japanese (ja)
Other versions
JP2004140254A (en
JP2004140254A5 (en
Inventor
信男 藤
孝義 赤松
雄太 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2002304855A priority Critical patent/JP4211350B2/en
Publication of JP2004140254A publication Critical patent/JP2004140254A/en
Publication of JP2004140254A5 publication Critical patent/JP2004140254A5/ja
Application granted granted Critical
Publication of JP4211350B2 publication Critical patent/JP4211350B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は、高精度な回路パターンを有するとともに生産性に優れた多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体素子の高性能化、小型に伴い、半導体素子を搭載する回路基板の配線密度の高密度化が重要な技術課題となっている。現在、実用されている高密度実装基板の一例としてビルドアップ多層基板がある。このビルドアップ多層基板の代表的な製造方法は、コア基板となるガラスエポキシ基板の両面又は片面にエポキシ系の感光性樹脂層を形成し、この感光性樹脂層にフォトリソグラフィ法でビアホールを形成し、その上から、銅めっきで内層配線パターンやビア導体を形成し、以後、同様の工程を順次繰り返して多層化するものである（図３２参照）。現在の製造技術では、線間／線幅＝３０／３０〜５０／５０μｍ、ビア径＝７０〜１５０μｍ程度の配線設計基準で４〜８層程度のビルドアップ基板が製造されている。また、最近ではポリイミドフィルムを用いたビルドアップ多層基板も提案されている（例えば、特許文献１参照。）。
【０００３】
しかし、最近のＭＰＵ（Ｍicro Ｐrocessor Ｕnit）等の半導体素子の飛躍的な高周波化や多機能化に伴って、半導体素子を搭載する多層基板には、ノイズ防護用の電源−グランド配線の増加により配線数が急激に増加する傾向にある。これに伴い配線の更なる微細化による高密度化が要求されている。
【０００４】
通常のビルドアップ多層基板の場合、ガラスエポキシ基板をコア材に使用するためシリコンウエハーのような平坦性がなく、工程上の熱処理等の工程で不均一な収縮が発生するため、シリコンウエハー上に形成されるような高精度な微細配線は形成できない。
【０００５】
そこで配線のみをガラスエポキシ基板よりは平坦で微細配線加工の可能な可撓性フィルム基板上に形成して基板に転写する方法が提案されている（例えば、特許文献２参照。）。しかし、微細な配線の転写を行った場合でも配線形成以外の回路基板加工プロセスでは、乾燥やキュアなどの熱処理プロセス、エッチングや現像などの湿式プロセスがあり、多層基板は不均一な収縮、膨張や反りにより位置精度が保てなくなるという問題は解決できない。
【０００６】
また別の方法として平坦性が良く寸法変化が小さい金属板上にビルドアップ多層基板を形成する方法（例えば、特許文献３参照。）でシリコンウエハー上に形成する高精度な配線に近づけようとしているものもある。しかし、平坦性の良い金属板の上でのビルドアップでも上層になるほど下層の配線やビアの凹凸の影響により表面の凹凸が発生する。またビルドアップ層に使用する絶縁樹脂の熱履歴による硬化収縮と収縮しないベースの金属板等の寸法差により基板全体が反ってしまう。これにより微細な配線が一番必要な半導体チップ搭載部の最表層において平坦性が保てないため微細配線の形成が難しい問題があった。
【０００７】
【特許文献１】
特開２００２−１９０５４３号公報
【０００８】
【特許文献２】
特開２００２−２３２１３７号公報
【０００９】
【特許文献３】
特開２０００−３９８０号公報
【００１０】
【発明が解決しようとする課題】
従来技術では、ガラスエポキシ基板をコア材に使用するためシリコンウエハーのような平坦性がなく、工程上の熱処理等の工程で不均一な収縮が発生するため、シリコンウエハー上に形成されるような高精度な微細配線は形成できない。
【００１１】
微細な配線を可撓性フィルム基板上に形成して基板に転写する方法の場合でも多層基板は不均一な収縮、膨張や反りにより位置精度が保てなくなるという問題は解決できない。
【００１２】
平坦性が良く寸法変化が小さい金属板上にビルドアップ多層基板を形成する方法であってもビルドアップでは上層になるほど表面の凹凸と基板全体が反りにより微細な配線が一番必要な半導体チップ搭載部の最表層において平坦性が保てないため微細配線の形成が難しい問題がある。
【００１３】
本発明の目的は、上記の問題点を解決し、高精細な多層回路基板を提供することにある。
【００１４】
前記の課題を解決するために本発明は以下の構成を有する。すなわち、
（Ａ）絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、ビア導体を必要に応じて含む回路パターンを前記樹脂基板上に形成し、次いで、該回路パターンを有する絶縁樹脂基板の一面を剥離可能な固定用材料を介して第２の補強板で固定し、次いで第１の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板上の第２の補強板で固定した面の反対側の面上に形成し、該回路パターン上に（１）絶縁樹脂層を形成し、（２）ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法、
（Ｂ）絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンの形成された面を剥離可能な有機物を介して第２の補強板に固定し、次いで第１の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面の反対側の面に形成し、該回路パターン上に（１）絶縁樹脂層を形成し、（２）ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法、
（Ｃ）絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、次いで、前記補強板を剥離してから、ビア導体を必要に応じて含む回路パターンを前記半導体チップの実装される回路パターンの形成された面の反対側に形成し（１）絶縁樹脂層を形成し、（２）ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記（１）と（２）の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法、
（Ｄ）剥離可能な固定用材料を介して第１の補強板に固定された必要に応じてビア導体を含む回路パターンが形成された絶縁樹脂基板からなる第１の単層回路基板に、該回路パターンの側の面を剥離可能な固定用材料を介して別なる第２の補強板に固定して先の第１の補強板を剥離し、次いで（１）剥離可能な固定用材料を介して第３の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、（２）第３の補強板を剥離し、次いで、前記第２の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法、
（Ｅ）絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターン面を剥離可能な有機物を介して別なる第２の補強板に固定してから先の第１の補強板を剥離し、前記半導体チップの実装される回路パターンの形成された面の反対側の面に、次いで（１）剥離可能な固定用材料を介して第３の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、（２）第３の補強板を剥離し、次いで、前記第２の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法、
（Ｆ）絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、前記第１の補強板を剥離してから半導体チップの実装された回路パターン面の反対側の面に、次いで（１）剥離可能な固定用材料を介して第２の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、（２）第２の補強板を剥離し、次いで、前記第２の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記（１）と（２）の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法、
である。
【００１５】
【発明の実施の形態】
本発明の多層回路基板の製造方法を図面をもとに説明する。図１〜３１は本発明における多層回路基板の製造方法の工程の一例を説明するための概略説明図である。
【００１６】
本発明に用いる絶縁樹脂基板は、それ自身を補強板に貼り付けたり剥がしたりするためそれが可能な程度の可撓性があるフィルム状（板状）のものである。可撓性のあるフィルム状の絶縁樹脂基板としては、プラスチックフィルムであって、回路パターン製造工程およびＩＣチップやＬＳＩ、ＶＬＳＩ、トランジスタ、コンデンサ、抵抗器などの電子部品実装での熱プロセスに耐えるだけの耐熱性を備えていることが好ましく、ポリカーボネート、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどのフィルムを採用することができる。中でもポリイミドフィルムは、耐熱性に優れるとともに耐薬品性にも優れているので好適に採用される。可撓性のガラス繊維補強樹脂板を絶縁樹脂基板に採用することも可能である。ガラス繊維補強樹脂板の樹脂としては、エポキシ樹脂、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド、ポリアミド、ポリイミドなどが挙げられる。絶縁樹脂基板の厚さは、電子機器の軽量化、小型化、あるいは微細なビアホール形成のためには薄い方が好ましく、一方、機械的強度を確保するためや平坦性を維持するためには厚い方が好ましいため、４μｍから１２５μｍの範囲が好ましい。
【００１７】
これらの絶縁樹脂基板には、補強板との貼り付けに先立って、片面もしくは両面に金属層が形成されていても良い。該金属層は、銅箔などの金属箔を接着剤層で貼り付けて形成することができる他、スパッタやめっき、あるいはこれらの組合せで形成することができる。また、銅などの金属箔の上に可撓性フィルムの原料樹脂あるいはその前駆体を塗布、乾燥、キュアすることで、金属層付き可撓性フィルムを絶縁樹脂基板として得ることもできる。
【００１８】
補強板に用いられる材料としては、ソーダライムガラス、ホウケイ酸系ガラス、石英ガラスなどの無機ガラス類、ステンレススチール、インバー合金、チタンなどの金属やガラス繊維補強樹脂板などが採用できる。いずれも線膨張係数や吸湿膨張係数が小さい点で好ましいが、回路パターン製造工程の耐熱性、耐薬品性に優れている点や大面積で表面平滑性が高い基板が安価に入手しやすい点や塑性変形しにくい点、あるいは接触によりパーティクルを発生しにくい点で無機ガラス類が好ましい。中でもアルミノホウケイ酸塩ガラスに代表されるホウケイ酸系ガラスは、高弾性率でかつ熱膨張係数が小さいため特に好ましい。
【００１９】
金属やガラス繊維補強樹脂を補強板に採用する場合は、長尺連続体での製造もできるが、位置精度を確保しやすい点で、本発明の製造方法は枚葉式で行うことが好ましい。枚葉とは、長尺連続体でなく、個別のシート状でハンドリングされる状態を言う。
【００２０】
補強板にガラス基板を用いる場合、ガラス基板のヤング率が小さかったり、厚みが小さいと絶縁樹脂層の膨張・収縮力で反りやねじれが大きくなり、平坦なステージ上に真空吸着したときにガラス基板が割れることがある。また、真空吸着・脱着で絶縁樹脂層が変形することになり位置精度の確保が難しくなる。一方、ガラス基板が厚いと剥離が難しくなることがあり、また肉厚ムラにより平坦性が悪くなることがあり、露光精度が悪くなる。また、ロボット等によるハンドリングに負荷が大きくなり素早い取り回しが難しくなって生産性が低下する要因になる他、運搬コストも増大する。したがって、補強板であるガラス基板の厚さは０．３ｍｍから１．１ｍｍの範囲が好ましい。
【００２１】
補強板に金属板を用いる場合、金属基板の厚みが小さいと絶縁樹脂基板や絶縁樹脂層の膨張・収縮力で反りやねじれが大きくなり、平坦なステージ上に真空吸着しできなくなったり、金属板の反りやねじれ分、絶縁樹脂基板や絶縁樹脂層が変形することにより、位置精度の確保が難しくなる。また、折れがあるとその時点で不良品になる。一方、金属板が厚いと剥離が難しくなることがあり、また肉厚ムラにより平坦性が悪くなることがあり、露光精度が悪くなる。また、ロボット等によるハンドリングに負荷が大きくなり素早い取り回しが難しくなって生産性が低下する要因になる他、運搬コストも増大する。したがって、補強板である金属板の厚さは０．１ｍｍから１．０ｍｍの範囲が好ましい。
【００２２】
剥離可能な固定用材料は、工程中において補強板と絶縁樹脂基板若しくは絶縁樹脂層（回路パターン等の形成されたものも含む。以下同じ。）を一時的に固定できるものであれば特に制限は無く、通常は接着剤または粘着剤として知られる絶縁樹脂基板若しくは絶縁樹脂層を貼り付けて加工後、絶縁樹脂層を剥離し易いものである。このような接着剤または粘着剤として好ましいものとしては、アクリル系またはウレタン系の再剥離剤と呼ばれる粘着剤を挙げることができる。加工中は十分な接着力があり、剥離時は容易に剥離でき、絶縁樹脂層や絶縁樹脂基板に歪みを生じさせないために、弱粘着と呼ばれる領域の粘着力のものが好ましい。また、剥離時には補強板の方にくっついて除去されるものであることが好ましい。このように剥離時に補強板にくっついて除去されるようにするためには、補強板にシランカップリング剤塗布などのプライマー処理を行い、補強板と剥離可能な固定用材料との接着力を向上させる手段があげられる。プライマー処理以外の接着力向上の方法としては補強板表面の紫外線処理、紫外線オゾン処理による洗浄や、ケミカルエッチング処理、サウンドブラスト処理あるいは微粒子分散層形成などの表面処理も好適に用いられる。シリコーン樹脂膜は離型剤として用いられることがあるが、本発明ではタック性があるシリコーン樹脂は再剥離粘着剤として使用することができる。具体的にはテトラオキシムラシ、ビニルトリオキシムシランなどが好適に用いられる。また、タック性があるエポキシ系樹脂を再剥離粘着剤として使用することも可能である。本発明において剥離可能な固定用材料が有する好ましい粘着力は、常温下における補強板に固定した１ｃｍ幅の可撓性フィルムを剥離したときの１８０°方向ピール強度で測定される。粘着力を測定するときの剥離速度は３００ｍｍ／分とした。ここで、弱粘着領域とは、上記の条件で測定された粘着力が０．１ｇ／ｃｍから１００ｇ／ｃｍの範囲をいう。低温領域で接着力、粘着力が減少するもの、紫外線照射で接着力、粘着力が減少するものや加熱処理で接着力、粘着力が減少するものも好適に用いられる。これらの中でも紫外線照射によるものは、接着力、粘着力の変化が大きく好ましい。紫外線照射で接着力、粘着力が減少するものの例としては、２液架橋型のアクリル系粘着剤が挙げられる。また、低温領域で接着力、粘着力が減少するものの例としては、結晶状態と非結晶状態間を可逆的に変化するアクリル系粘着剤が挙げられる。
【００２３】
剥離可能な固定用材料や絶縁樹脂層に用いる液状の絶縁樹脂コーティング剤を付与するにはウエットコーティング法が好ましく用いられる。ウエットコーティング装置としては、スピンコーター、ロールコーター、バーコーター、ブレードコーター、ダイコーター、スクリーン印刷、ディップコーター、スプレイコーターなどの種々のものが採用できるが、枚葉の補強板１０１に剥離可能な固定用材料を直接塗布したり、枚葉の絶縁樹脂層や絶縁樹脂基板上に絶縁樹脂層に用いる液状の絶縁樹脂コーティング剤を直接塗布する場合、ダイコーターの採用が好ましい。すなわち、枚葉基板へのウエットコーティング法としては、スピンコーターが一般的であるが、基板の高速回転による遠心力と基板への吸着力とのバランスで厚みをコントロールするため、塗液の使用効率が１０％以下と非効率である。また、回転中心は遠心力が加わらないため、チクソ性がある塗液が均一に塗布できない欠点がある他、塗液の粘度が高いと濡れ拡がりが悪いため均一に塗布できないことがある。また、ロールコーター、バーコーター、ブレードコーターには、様々なタイプが提案されているが、いずれも安定した塗布厚みを得るためには、通常、塗液吐出開始後に数ｃｍから数ｍ以上の塗布長さが必要であり、枚葉基板へのコーティングには適していない。スクリーン印刷、ディップコーター、スプレイコーターは、コーティング厚み精度が出にくい点や塗液流動特性に対する許容幅が狭い点、また、ディップコーター、スプレイコーターは、厚膜が塗布しにくい点でも適用が難しい。一方、ダイコーターは、他の方法と異なり、間欠動作できる定量ポンプ、基板と塗布ヘッドとを相対的に移動させる機構および定量ポンプ、基板、塗布ヘッドを総合的に制御するシステムとを組合せることにより、塗布開始部分と塗布終了部分の膜厚ムラを０．１μｍから数ｍｍ未満に抑えて枚葉基板に塗布することができる。間欠動作できる定量ポンプの例としては、ギアポンプ、ピストンポンプなどが挙げられる。剥離可能な固定用材料は、一般的なフォトレジストに比べて、一般に粘度が高いため、スピンコーターの適用は難しく、特にダイコーターの採用が好ましい。
【００２４】
剥離可能な固定用材料は、補強板に直接付与しても良いし、長尺フィルムなどの別の基体に付与してから補強板に転写しても良い。転写を用いる場合は、塗布膜厚が均一な部分だけを採用することができる長所があるが、工程が増えたり、転写用の別の基体が必要になる短所がある。また、剥離可能な固定用材料を絶縁樹脂基板に付与してから、補強板に接合することもできる。この場合は、絶縁樹脂基板の剥離時に、剥離可能な固定用材料の層が補強板側に残るように剥離可能な固定用材料の層と補強板表面の粘着力を大きくするための工程、あるいは、剥離後に絶縁樹脂層側に残った有機物層を除去する工程が付加され生産性が低下する点では好ましくない。
【００２５】
また、回路パターンの形成にはフォトリソグラフィ法や転写法など公知の方法が採用しうる。
【００２６】
【実施例】
（実施形態１）
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し、次いで、前記絶縁樹脂基板上に複数層の絶縁樹脂層と前記絶縁樹脂層に形成された回路パターン及びビア導体からなる多層回路パターンを形成し、前記多層回路パターンを含む前記絶縁樹脂基板を補強板から剥離することによって形成された多層回路基板の製造方法の一例を図１〜３を用いて以下に説明するが、本発明はこれに限定されるものではない。
【００２７】
絶縁樹脂基板１０３を剥離可能な固定用材料１０２を介して補強板１０１に固定し、絶縁樹脂基板の固定された面とは反対側の面に回路パターン１０４を形成する（図１(1)−(3)）。この時、絶縁樹脂基板は補強板によって拘束されており極めて精細なパターンが形成可能である。
【００２８】
回路パターン１０４はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。
【００２９】
セミアディティブ法では絶縁樹脂基板１０３の表面全体に無電解銅めっきまたはスパッタにより薄い銅層を形成する。無電解銅の場合、銅の厚さは０．５〜２．０μｍが望ましい。スパッタの場合、１〜２０ｎｍのニッケルクロム合金層またはクロム金属層を形成後、厚さ２００ｎｍ程度の銅スパッタ層を形成する。
【００３０】
続いて薄い銅層の表面全体に感光性レジストを被覆させる感光性レジストは液状のものをスピナー、ロールコーター、ダイコーター等で塗布する方法とフィルム状の感光性レジストをラミネートする方法がある。感光レジストを被覆後、露光現像処理等して感光レジストのうちのビア導体と回路パターン１０４を形成する部分を除去してめっきレジストパターンを形成することができる。
【００３１】
この後、薄い銅層の内、めっきレジストパターンから露出する部分に電解銅めっきにて銅層を形成することができる。この電解銅めっき層の膜厚は厚い方が望ましいが、めっきレジストパターン厚みと解像度により上限が決定される。
【００３２】
電解銅めっき後、剥離液を用いてめっきレジストパターンを剥離除去する。その後、下地の薄い銅層の厚みだけ表面の銅をソフトエッチングすると配線間に存在した不要な薄い銅層が除去され回路パターン１０４が形成される。
【００３３】
絶縁樹脂基板１０３には、補強板１０１との貼り付けに先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。位置合わせマークは、補強板が透明な補強板である場合は、補強板を通して読みとっても良いし、絶縁樹脂基板１０３を通して読みとっても良いが、絶縁樹脂基板１０３の固定した面とは反対側に金属層が形成されている場合は、該金属層のパターンによらず読み取りができることから補強板１０１側からの読み取りが好ましい。この位置合わせマークは、絶縁樹脂層を補強板に固定する際の位置合わせにも利用することができる。位置合わせマークの形状は特に限定されず、露光機などで一般に使用される形状が好適に採用できる。
【００３４】
回路パターン１０４の表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。回路パターン１０４の表面粗化の目的はアンカー効果により回路パターン１０４表面に設けられる樹脂との密着力の向上である。回路パターン１０４を粗化する方法としては回路パターン１０４に次亜燐酸を用いたニッケル銅合金の無電解めっきによる針状めっきを成長させる方法と過酸化水素ー硫酸系エッチング液、有機酸系エッチング液によるエッチングによる方法がある。
【００３５】
回路パターン１０４の形成後、回路パターン１０４上にソルダーレジスト層５０１を塗布する。ソルダーレジスト層５０１は例えば感光性樹脂により形成される。フォトリソグラフィーの技術を用いて露光、現像を行うことにより外部端子用のパット部の回路パターン１０４表面を露出させる。この回路パターン１０４露出部にバッファメタル層５０２を設ける（図１−(4)）。バッファメタル層５０２は銅金属と外部端子接続に用いるハンダ界面にもろい合金層生成を抑制するものでニッケルや金等の金属が採用される。
【００３６】
次に、ソルダーレジスト層５０１表面を剥離可能な固定用材料２０２を介して第２の補強板２０１に貼り付ける（図１−(5)）。そして第１の補強板１０１を剥離する（図２−(１)）。剥離する際には剥離可能な固定用材料１０２の密着力を低下させ補強板１０１及び剥離可能な固定用材料１０２のみを剥離する。剥離可能な固定用材料１０２に熱処理で粘着力が低下するものを使用した場合、補強板１０１を加熱することで容易に粘着力を低下できる。補強板が透光性に優れたガラス等では紫外線照射にて粘着力が低下する材料を剥離可能な固定用材料１０２に使用することができ、補強板１０１側から紫外線照射することで剥離可能な固定用材料１０２の粘着力の低下が可能である。
【００３７】
次に絶縁樹脂基板１０３にビアホール１０５を形成する（図２−(２)）。ここでビアホール１０５はレーザー加工などの方法で形成することができる。炭酸ガスレーザを用いると直径５０μｍ程度まで、ＹＡＧレーザを用いると直径２０μｍ程度までのビア加工が可能である。
【００３８】
次にビアホール１０５と絶縁樹脂１０３上に回路パターン２０４を形成する（図２−(３)）。回路パターン１０４と回路パターン２０４はセミアディティブ法またはフルアディティブ法で作製することが望ましいがサブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。セミアディティブ法では絶縁樹脂基板１０３の表面全体とビアホール１０５内部に無電解銅めっきまたはスパッタにより薄い銅層を形成することができる。無電解銅の場合、銅の厚さは０．５〜２．０μｍが望ましい。スパッタの場合、１〜２０ｎｍのニッケルクロム合金層またはクロム金属層を形成後、厚さ２００ｎｍ程度の銅スパッタ層を形成する。スパッタ法を用い、ビアホールを形成する場合はビアホール内壁にスパッタ銅を堆積させる目的でビアホール１０５内壁を樹脂表面に垂直にしないで角度をつけ、すり鉢状に形成することが好ましい。その角度としてはビア底とビアホール内壁が接する角度（テーパー角）を３０〜６０度にすることが望ましい。薄い銅層の表面全体に感光性レジストを被覆させる。感光性レジストは液状のものをスピナー、ロールコーター、ダイコーター等で塗布する方法とフィルム状の感光性レジストをラミネートする方法がある。感光レジストを被覆後、露光現像処理等して感光レジストのうちのビア導体と配線パターン２０４を形成する部分を除去してめっきレジストパターンを形成することができる。
【００３９】
この後、薄い銅層の内、めっきレジストパターンから露出する部分に電解銅めっきにて銅層を形成する。この電解銅めっき層の膜厚は厚い方が望ましいが、めっきレジストパターン厚みと解像度により上限が決定される。
【００４０】
電解銅めっき後、剥離液を用いてめっきレジストパターンを剥離除去する。その後、下地の薄い銅層の厚みだけ表面の銅をソフトエッチングすると配線間に存在した不要な薄い銅層が除去されビア導体と配線２０４が形成される。回路パターン２０４も回路パターン１０４と同様の方法で必要に応じて回路パターン２０４表面を粗化させることができる。
【００４１】
次にこの上に回路を多層化する。まず絶縁樹脂層２０３を形成する（図２−(４)）。多層化に用いる絶縁樹脂層２０３は信頼性の高いエポキシ系、ポリイミド系の感光性樹脂や熱硬化性樹脂が望ましい。絶縁樹脂層２０３の形成方法としては可撓性のフィルム状の絶縁樹脂をラミネートする方法や液状の絶縁性の樹脂をコーティングする方法などがある。可撓性のフィルム状の絶縁樹脂をラミネートする方法としては半硬化させることによりフィルム状にした樹脂をラミネートした後に完全に硬化させてしまう方法と完全硬化させた可撓性フィルムを接着剤を介して貼り付ける方法等がある。また、液状の樹脂をコーティングする方法としてはスピナー、ロールコーター、ダイコーター等で塗布・乾燥する方法などが挙げられる。
【００４２】
多層化された層に設けるビアホール２０５の形成は絶縁樹脂層２０３を感光性樹脂で形成した場合は、フォトリソグラフィー技術により露光現像処理等して絶縁樹脂層にビアホール２０５を形成することができる。この場合には直径５０μｍ程度までのビアホール形成が可能である。一方、絶縁樹脂層２０３を熱硬化性樹脂で形成した場合には、レーザー加工等により絶縁樹脂層２０３にビアホール２０５を形成することができる。この方法では炭酸ガスレーザを用いると直径５０μｍ程度まで、ＹＡＧレーザを用いると直径２０μｍ程度までのビアホール形成が可能である。
【００４３】
次に回路パターン３０４を形成する。回路パターン３０４は回路パターン２０４と同様に形成できる。
【００４４】
以上説明した絶縁樹脂層の形成、ビルドアップ層間のビアホール形成、回路パターン形成の工程で１層のビルドアップ層の形成ができる。これを繰り返すことにより多層のビルドアップ基板の形成が可能となる。
【００４５】
そして任意の層数を形成した後、ソルダーレジスト層５０１と外部端子表面にバッファメタル層５０２を設けることにより多層回路基板を完成させることができる（図２−(４)）。この後、補強板２０１を貼り付けたまま半導体チップ６０１を搭載することができる（図３−(１)）。この時、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。また、半導体チップ実装後の補強板２０１の剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。半導体チップ搭載後に補強板２０１を剥離して外部端子にハンダボール６０３を接合すると図３(２)のような半導体パッケージが得られる。
【００４６】
尚、以上で説明した絶縁樹脂基板上、各絶縁樹脂層上、あるいは各回路パターン上に必要に応じて薄いインダクタンスやコンデンサー等の素子等を作製したり搭載してもよい。
（実施形態２）
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンの形成された面を剥離可能な固定用材料を介して第２の補強板に固定し、次いで第１の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面の反対側の面に形成し、さらに複数層の絶縁樹脂層と前記絶縁樹脂基板に形成された回路パターン及びビア導体を形成し、多層回路パターンを含む前記絶縁樹脂基板を補強板から剥離することによって形成された多層回路基板の製造方法の一例を図４〜７を用いて以下に説明するが、本発明はこれに限定されるものではない。
【００４７】
なお、本明細書において、本発明における半導体チップの実装される回路パターンとは、ＩＣやＬＳＩなどの半導体チップが実装可能な寸法精度を持った回路パターンを意味し、通常は、多層配線される回路パターンの内、最も小さな寸法精度を有した回路パターンである。
【００４８】
絶縁樹脂基板１０３を剥離可能な固定用材料１０２を介して補強板１０１に固定し、絶縁樹脂層の接合し固定された面とは反対側に半導体チップの実装される回路パターン１０４を形成する（図４−(1)）。すなわち、極めて精細なパターンが形成される。
【００４９】
回路パターン１０４は多層回路基板の中でも最も微細な回路パターンであるため、セミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン１０４表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【００５０】
絶縁樹脂基板１０３には、補強板１０１との貼り付けに先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。位置合わせマークは、透明な補強板である場合は、補強板を通して読みとっても良いし、絶縁樹脂基板１０３を通して読みとっても良いが、絶縁樹脂基板１０３の固定した面とは反対側に金属層が形成されている場合は、該金属層のパターンによらず読み取りができることから補強板１０１側からの読み取りが好ましい。この位置合わせマークは、絶縁樹脂基板を補強板に固定する際の位置合わせにも利用することができる。位置合わせマークの形状は特に限定されず、露光機などで一般に使用される形状が好適に採用できる。
【００５１】
補強板１０１に貼り付けた後に貼り付けた面とは反対面に形成された回路パターン１０４は、４０μｍピッチ以下の特に高精度なパターンを形成することができる。本発明の一例では、少なくとも一つの面に特に高精細なパターンを形成した多層配線基板を提供する。多層配線であることのメリットとしては、スルーホールを介しての配線交差ができ、配線設計の自由度が増すこと、太い配線で接地電位を必要な場所の近傍まで伝搬することで高速動作するＬＳＩのノイズ低減ができること、同様に太い配線で電源電位を必要な場所の近傍まで伝搬することにより、高速スイッチングでも電位の低下を防ぎ、ＬＳＩの動作を安定化させること、電磁波シールドとして外部ノイズを遮断することなどがあり、ＬＳＩが高速化し、また、多機能化による多ピン化が進むと非常に重要になる。
【００５２】
次に、半導体チップの実装される回路パターン１０４を剥離可能な粘着剤を介して第２の補強板２０１に貼り付け（図４−(2)）、第１の補強板１０１と剥離可能な固定用材料１０２を剥離する（図４−(3)）。剥離する際には剥離可能な固定用材料１０２の粘着力を低下させ補強板１０１のみを剥離させる。剥離可能な固定用材料１０２に熱処理で粘着力が低下するもの使用した場合、補強板１０１を加熱することで容易に粘着力を低下できる。補強板が透光性に優れたガラス等を使用している場合、紫外線照射にて粘着力が低下する材料を剥離可能な固定用材料１０２に使用することができ、補強板１０１側から紫外線照射することで剥離可能な固定用材料１０２の粘着の低下が可能である。
【００５３】
次に絶縁樹脂基板１０３にビアホール１０５を形成する（図４−(4)）。ここでビアホール１０５はレーザー加工などの方法で形成することができる。炭酸ガスレーザを用いると直径５０μｍ程度まで、ＹＡＧレーザを用いると直径２０μｍ程度までのビア加工が可能である。
【００５４】
次にビアホール１０５と絶縁樹脂１０３上に回路パターン２０４を形成する（図５−(１)）。回路パターン１０４と回路パターン２０４はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。
【００５５】
次にこの上にビルドアップ回路パターンを形成する。まずビルドアップの絶縁樹脂層２０３を形成する（図５−(２)）。ビルドアップに用いる絶縁樹脂層２０３は信頼性の高いエポキシ系、ポリイミド系の感光性樹脂や熱硬化性樹脂が望ましい。絶縁樹脂層２０３の形成方法としては可撓性のフィルム状の絶縁樹脂をラミネートする方法や液状の絶縁性の樹脂をコーティングする方法などがある。可撓性のフィルム状の絶縁樹脂をラミネートする方法としては半硬化させることによりフィルム状にした樹脂をラミネートした後に完全に硬化させてしまう方法と完全硬化させた可撓性フィルムを接着剤を介して貼り付ける方法等がある。また、液状の樹脂をコーティングする方法としてはスピナー、ロールコーター、ダイコーター等で塗布する方法がある。
【００５６】
ビルドアップ層間のビアホール２０５の形成は絶縁樹脂層２０３を感光性樹脂で形成した場合、フォトリソグラフィー技術等により露光現像処理等して絶縁樹脂層にビアホール２０５を形成することができる。一方、絶縁樹脂層２０３を熱硬化性樹脂で形成した場合には、レーザー加工等により絶縁樹脂層にビアホール２０５を形成することができる。
【００５７】
次に回路パターン３０４を形成する。回路パターン３０４は回路パターン２０４と同様にセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。
【００５８】
以上説明した絶縁樹脂層の形成、多層回路間のビアホール形成、回路パターン形成の工程で１層のビルドアップ層の形成ができる。これを繰り返すことにより多層回路基板の形成が可能となる。
【００５９】
そして任意の層数を形成した後、外部端子部にソルダーレジスト層５０１と外部端子表面にバッファメタル層５０２を設ける（図５−(３)）。
【００６０】
次に半導体チップ搭載側の端子形成を行う。まず、ソルダーレジスト５０１を形成した面の側に第３の補強板３０１を剥離可能な固定用材料３０２を介して接合する（図５−(４)）。そして第２の補強板２０１と剥離可能な固定用材料２０２を剥離する（図６−(１)）。次に端子部にソルダーレジスト層５０１と外部端子表面にバッファメタル層５０２を設けることにより多層回路基板を完成させることができる（図６−(２)）。この後、補強板３０１で固定した状態で半導体チップ６０１を搭載することができる（図６−(３)）。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。また、半導体チップ実装後の補強板３０１の剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。半導体チップ搭載後に補強板３０１を剥離して外部端子にハンダボール６０３を接合すると図７のような半導体パッケージが得られる。
【００６１】
尚、以上で説明した絶縁樹脂基板上、各絶縁樹脂層上、各回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載してもよい。
（実施形態３）
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、半導体チップを含む電子部品を実装して該回路パターン面を固定板に接合し、前記補強板を剥離してから前記絶縁樹脂基板の前記微細な回路パターンの形成された面の裏面に複数層の絶縁樹脂層と前記絶縁層に形成された回路パターン及びビア導体の形成された多層回路基板の製造方法の一例を図８〜９を用いて以下に説明するが、本発明はこれに限定されるものではない。
【００６２】
絶縁樹脂基板１０３を剥離可能な固定用材料１０２を介して補強板１０１に固定し、絶縁樹脂基板の固定された面とは反対側の面に半導体チップの実装される回路パターン１０４を形成する（図８−(1)）。すなわち、極めて精細なパターンが形成される。
【００６３】
回路パターン１０４はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン１０４表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【００６４】
絶縁樹脂基板１０３には、補強板１０１との貼り付けに先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。位置合わせマークは、補強板が透明な補強板である場合は、補強板を通して読みとっても良いし、絶縁樹脂基板１０３を通して読みとっても良いが、絶縁樹脂基板１０３の固定された面とは反対側の面に金属層が形成されている場合は、該金属層のパターンによらず読み取りができることから補強板１０１側からの読み取りが好ましい。この位置合わせマークは、絶縁樹脂基板を補強板に固定する際の位置合わせにも利用することができる。位置合わせマークの形状は特に限定されず、露光機などで一般に使用される形状が好適に採用できる。
【００６５】
補強板１０１に貼り付けた後に貼り付け面とは反対面に形成された回路パターン１０４は、４０μｍピッチ以下の特に高精度なパターンを形成することができる。本発明の一例では、少なくとも一つの面に特に高精細なパターンを形成した多層配線基板を提供する。
【００６６】
次に回路パターン１０４上に半導体チップ搭載用の端子形成を行う。すなわち例えば、端子部にソルダーレジスト層５０１と外部端子表面にバッファメタル層５０２を設ける（図８−(２)）。
【００６７】
そして補強板１０１にて固定した状態で半導体チップ７０２を搭載する（図８−(３)）。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。図８−(３)では金ワイヤー７０１によるワイヤーボンディング接合の実装形態を示しているが、これに限定されるものではない。
【００６８】
次に基板面全面をモールド封止樹脂で封止する（図８−(３)）。モールド封止樹脂は好適にはエポキシ系樹脂を用いることができ、その中でもクレゾールノボラック型エポキシ樹脂・フェノールノボラック・シリカ系のものが主成分であるものを用いることが好ましい。モールド封止樹脂は金型で成形され、標準的な条件は１７０〜１８０度、７０ｋｇ／ｃｍ２、９０〜１５０秒である。その後、オーブンにて１７０〜１８０度、５時間の熱処理にて完全に熱硬化される。このモールド封止後の該樹脂を固定板として用いることができる。ここでは固定板としてモールド樹脂を用いた例について説明するが、その他の固定板としては放熱用の金属部品であるヒートスプレッターを用いる方法もある。モールド封止後、第１の補強板１０１と剥離可能な固定材料１０２から絶縁樹脂基板１０３を剥離する。
【００６９】
次に絶縁樹脂基板１０３にビアホール１０５をレーザー加工などの方法で形成することができる。そしてビアホール１０５と絶縁樹脂基板１０３上に回路パターン２０４を形成する（図９−(１)）。回路パターン２０４はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。
【００７０】
次にこの上に多層回路を形成する。まず絶縁樹脂層２０３を形成する。多層化に用いる絶縁樹脂層２０３は絶縁性や耐熱性があれば特に限定されないが信頼性の高いエポキシ系、ポリイミド系の感光性樹脂や熱硬化性樹脂が望ましい。絶縁樹脂層２０３の形成方法としては可撓性のフィルム状の絶縁樹脂をラミネートする方法や液状の絶縁性の樹脂をコーティングする方法などがある。可撓性のフィルム状の絶縁樹脂をラミネートする方法としては半硬化させることによりフィルム上にした樹脂をラミネートした後に完全に硬化させてしまう方法と完全硬化させた可撓性フィルムを接着剤を介して貼り付ける方法等がある。また、液状の樹脂をコーティングする方法としてはスピナー、ロールコーター、ダイコーター等で塗布する方法がある。
【００７１】
ビルドアップ層間のビアホール２０５の形成は絶縁樹脂層２０３を感光性樹脂で形成した場合、フォトリソグラフィー技術により露光現像処理等して絶縁樹脂層にビアホール２０５を形成することができる。一方、絶縁樹脂層２０３を熱硬化性樹脂で形成した場合には、レーザー加工等により絶縁樹脂層にビアホール２０５を形成することができる。
【００７２】
次に回路パターン３０４を形成する。回路パターン３０４は回路パターン２０４と同様にセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。
【００７３】
以上説明した絶縁樹脂層の形成、ビルドアップ層間のビアホール形成、回路パターン形成の工程で多層回路基板の一層の形成ができる。これを繰り返すことにより多層回路基板の形成が可能となる。
【００７４】
尚、以上で説明した絶縁樹脂基板上、各絶縁樹脂層上、各回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載したりしてもよい。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップやコンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【００７５】
任意の層数を形成した後、外部端子部にソルダーレジスト層５０１と外部端子表面にバッファメタル層５０２を設ける。外部端子にハンダボール６０３を接合すると図９−(２)のような形態となる。
（実施形態４）
本発明の一実施形態である剥離可能な固定用材料を介して第１の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された回路パターンからなる第１の単層回路基板に剥離可能な固定用材料を介して第２の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、第２の補強板を剥離することで積層し、同様に剥離可能な固定用材料を介して補強板と接合された単層の回路基板の接合しと前記単層の回路基板からの補強板の剥離を繰り返すことにより単層の回路基板を任意の層数まで積層し、該積層された基板を第１の補強板から剥離することによって形成された多層回路基板の製造方法の一例を図１０〜１６を用いて以下に説明するが、本発明はこれに限定されるものではない。
【００７６】
外部端子のある第１の単層回路基板は以下の要領で作製する（図１０）。絶縁樹脂基板１０３ａを剥離可能な固定用材料１０２ａを介して補強板１０１ａに固定し、絶縁樹脂基板１０３ａの固定された面とは反対側の面に外部端子用の回路パターン１０４ａを形成する（図１０−（１））。本発明の絶縁樹脂基板１０３ａはそれ自身を補強板に貼り付けたり剥がしたりするため可撓性フィルムであることが望ましい。
【００７７】
回路パターン１０４ａはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン１０４ａに用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン１０４ａ表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【００７８】
絶縁樹脂基板１０３ａには、補強板１０１ａへの固定に先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【００７９】
補強板１０１ａに固定した後に固定された面とは反対側の面に形成された回路パターン１０４ａは、４０μｍピッチ以下の特に高精度なパターンとして形成することができる。
【００８０】
回路パターン１０４ａ形成後、回路パターン１０４ａ上にソルダーレジスト層５０１を塗布する。ソルダーレジスト層５０１は例えば感光性樹脂を用いることができる。この場合、フォトリソグラフィーの技術を用いて露光、現像を行うことにより外部端子用のパット部の回路パターン１０４ａ表面を露出させることができる。この回路パターン１０４ａの露出部にバッファメタル層５０２を設ける（図１０−(２)）。バッファメタル層５０２は銅金属と外部端子接続に用いるハンダ界面にもろい合金層生成を抑制するものでニッケルや金等の金属が採用できる。
【００８１】
次に、ソルダーレジスト層５０１を剥離可能な固定用材料２０２ａを介して別なる第１の補強板２０１ａに貼り付け（図１０−(３)）、先の第１の補強板１０１ａ及び剥離可能な固定用材料１０２ａを剥離する（図１０−(４)）。
【００８２】
次に第２の単層回路基板は以下の通りに作製する（図１１）。補強板１０１ｂの上に剥離可能な固定用材料１０２ｂを介して絶縁樹脂基板１０３ｂを固定する。そして絶縁樹脂基板１０３ｂの固定された面とは反対側の面に回路パターン１０４ｂを形成する（図１１−(１)）。このとき回路パターン１０４ｂはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。回路パターン１０４ｂ表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【００８３】
絶縁樹脂基板１０３ｂには、補強板１０１ｂに固定する前に該固定される面面の側に回路パターンや位置合わせ用マークが形成されていてもよい。
【００８４】
回路パターン１０４ｂ形成後、この単層回路基板ｂ上に絶縁性樹脂１０９ｂを形成する（図１１−(２)）。このとき絶縁性樹脂は第１の回路基板と接合可能な材料である。液状であればロールコータ等でコーティングするか、シート状であればラミネートして形成しても良い。この絶縁性樹脂１０９ｂとして、好適にはポリイミド系もしくはエポキシ系の熱硬化性樹脂であり、回路パターンとのピール強度は０．６ｋｇｆ／ｃｍ以上、絶縁樹脂基板とのピール強度は０．８ｋｇｆ／ｃｍ以上のものを用いることが望ましい。
【００８５】
次に、絶縁性樹脂１０９ｂの表面を第１の単層回路基板１０３ａに接合する（図１３、図１４−(１)）。第２の単層回路基板を接合した後、第２の単層回路基板側の補強板１０１ｂ及び剥離可能な固定用材料１０２ｂを剥離する（図１４−(２)）。
【００８６】
そして、この第２の単層回路基板の補強板剥離面に前記第２の単層基板と同様に調製した別の単層基板（図１２）を同様に接合する（図１４−(３)）。以上のように単層基板を接合する操作を繰り返すことで必要な数の単層基板が積み上げられる。
【００８７】
尚、以上で説明した各単層基板上に形成された回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等が作製されたり搭載されたりしても構わない。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップや薄膜コンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【００８８】
必要な単層基板を積層した後、多層基板にビアホール８０５を設ける（図１４−(４)）。ビアホール８０５が開けられる箇所では各単層基板にパッドが形成されており、ビアホールに導通をとることで各層の導通を得ることができる。ビアホールを開ける方法としてはレーザー法やドリル法などが挙げられる。
【００８９】
ビアホールに導通をとる方法としては導電樹脂ペーストをビアホールに充填する方法や銅めっきによる方法などが挙げられる。ここでは積層後に一括でビアホールを積層しているが、各単層基板を積層する工程の中でビアホールを形成しても良く、この方法に限定されるものではない。この他に高密度回路パターンを得るのに好ましい方法として（１）ブラインドビアホールを各単層基板毎に設け、該ブラインドビアホールをめっき、導電性樹脂やハンダで充填させる方法、（２）積層前に各単層基板に導電性樹脂、めっき、ハンダ等の充填したフィルドビアホール、ビアポストを設けて積層する方法等がある。ビアホール８０５を開けた後、最後に積層された単層基板の補強板剥離面に半導体チップ搭載回路パターン８０４を形成する（図１５−（１））。このとき回路パターン形成はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。この後、外部端子にソルダーレジスト層５０１とバッファー層５０２を設ける（図１５−（２））。この後、補強板２０１ａにて固定した状態で半導体チップ６０１を搭載することができる（図１６−（１））。これにより高精度で微細な多層配線板が形成できる。尚、半導体チップ実装後の補強板２０１ａの剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。外部端子にハンダボール６０３を接合すると図１６−（２）のような半導体パッケージが得られる。
（実施形態５）
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターン面を剥離可能な固定用材料を介して別なる第２の補強板で固定し、先の第１の補強板を剥離し、次いで前記絶縁樹脂基板の前記半導体チップの実装される回路パターンの形成された面とは反対側の面に、剥離可能な固定用材料を介して第３の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、第３の補強板を剥離することで積層し、同様に剥離可能な固定用材料を介して補強板に固定された第２の単層回路基板と同様の単層の回路基板の接合と該単層の回路基板からの補強板の剥離とを繰り返すことにより単層の回路基板を任意の層数まで積層し、該積層された基板を前記別なる第１の補強板から剥離することによって形成された多層回路基板の製造方法の一例を図１７〜２３を用いて以下に説明するが、本発明はこれに限定されるものではない。
【００９０】
第１の単層基板は以下の要領で作製される（図１７）。絶縁樹脂基板１０３ａを剥離可能な固定用材料１０２ａを介して補強板１０１ａに固定し、絶縁樹脂基板１０３ａの固定された面とは反対側の面に半導体チップの実装される回路パターン１０４ａを形成する（図１７−(１)）。本発明の絶縁樹脂基板１０３ａはそれ自身を補強板に固定したり剥がしたりするため可撓性フィルムであることが望ましい。
【００９１】
回路パターン１０４ａはセミアディティブ法またはフルアディティブ法で作製されることが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン１０４ａに用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン１０４ａ表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【００９２】
絶縁樹脂基板１０３ａには、補強板１０１ａへの固定に先立って、固定される面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【００９３】
補強板１０１ａに固定された後に固定された面とは反対側の面に形成された回路パターン１０４ａは、４０μｍピッチ以下の特に高精度なパターンとして形成することができる。
【００９４】
次に、半導体チップの実装される回路パターン１０４ａを剥離可能な固定用材料２０２ａを介して別なる第１の補強板２０１ａに貼り付け（図１７−(２)）、先の第１の補強板１０１ａ及び剥離可能な固定用材料１０２ａを剥離する（図１７−(３)）。
【００９５】
次に第２の単層回路基板は以下の通りに作製する（図１８）。補強板１０１ｂの上に剥離可能な固定用材料１０２ｂを介して絶縁樹脂基板１０３ｂを固定する。そして絶縁樹脂基板１０３ｂの固定された面とは反対側の面に回路パターン１０４ｂを形成する（図１８−(１)）。このとき回路パターン１０４ｂはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。回路パターン１０４ｂ表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【００９６】
絶縁樹脂基板１０３ｂには、補強板１０１ｂへの固定に先立って、固定された面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【００９７】
回路パターン１０４ｂの形成後、この第２の単層回路基板上に絶縁性樹脂１０９ｂを形成する（図１８−(２)）。このとき絶縁性樹脂は第１の回路基板と接合可能な材料である。液状であればロールコータ等でコーティングするか、シート状であればラミネートして形成しても良い。この絶縁性樹脂１０９ｂとして、好適にはポリイミド系もしくはエポキシ系の熱硬化性樹脂であり、回路パターンとのピール強度は０．６ｋｇｆ／ｃｍ以上、絶縁樹脂基板とのピール強度は０．８ｋｇｆ／ｃｍ以上のものを用いることが望ましい。
【００９８】
次に、絶縁性樹脂１０９ｂの表面を第１の単層基板１０３ａに接合する（図２０、図２１−(１)）。第２の単層回路基板を接合した後、第２の単層回路基板側の補強板１０１ｂ及び剥離可能な固定用材料１０２ｂを剥離する（図２１−(２)）。
【００９９】
そして、この第２の単層回路基板の補強板剥離面に前記第２の単層基板と同様に調製した別の単層基板（図１９）を同様な要領で接合する（図２１−（３））。以上のように単層基板を接合する操作を繰り返すことで必要な数の単層基板が積み上げられる。
【０１００】
尚、以上で説明した各単層基板上に形成された回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載したりしても構わない。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップや薄膜コンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【０１０１】
必要な単層基板を積層した後、多層基板にビアホール８０５を設ける（図２１−(４)）。ビアホール８０５が開けられる箇所では各単層基板にパッドが形成されており、ビアホールに導通をとることで各層の導通を得ることができる。ビアホールを開ける方法としてはレーザー法やドリル法などが挙げられる。
【０１０２】
ビアホールに導通をとる方法としては導電樹脂ペーストをビアホールに充填する方法や銅めっきによる方法などが挙げられる。ここでは積層後に一括でビアホールを積層しているが、各単層基板を積層する工程の中でビアホールを形成しても良く、これに限定されるものではない。この他には高密度回路パターンを得るのに好ましい方法として（１）ブラインドビアホールを各単層基板毎に設け、該ブラインドビアホールをめっき、導電性樹脂やハンダで充填させる方法、（２）積層前に各単層基板に導電性樹脂、めっき、ハンダ等の充填したフィルドビアホール、ビアポストを設けて積層する方法がある。ビアホール８０５を開けた後、最後に積層された単層基板の補強板剥離面に回路パターン８０４を形成する（図２２−(１)）。このとき回路パターン形成はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。この後、外部端子にソルダーレジスト層８０１とバッファー層８０２を設ける（図２２−(２)）。半導体チップ搭載部の端子を設ける時はソルダーレジスト層８０１側の面を補強板１０１ｄ及び剥離可能な固定用材料１０２ｄを介して固定し、補強板２０２ａ及び剥離可能な固定用材料２０１ａを剥離して行うことができる（図２２(３)）。これにより高精度で微細な多層配線板が形成できる。また、半導体チップ実装後の補強板１０１ｄの剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。補強板１０１ｄ及び固定用材料１０２ｄを剥離し、外部端子にハンダボール６０３を接合すると図２３のような半導体パッケージが得られる。
（実施形態６）
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、半導体チップを含む電子部品を実装し、次いで該回路パターン面を固定板に組み付け、前記第１の補強板を剥離してから前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面とは反対側の面に、剥離可能な固定用材料を介して第２の補強板に固定された絶縁樹脂基板及び該絶縁樹脂基板上に形成された回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、第２の補強板を剥離することで積層し、同様に剥離可能な固定用材料を介して補強板に固定された第２の単層回路基板と同様の単層の回路基板の接合と該単層の回路基板からの補強板の剥離とを繰り返すことにより単層の回路基板を任意の層数まで積層することによって形成された多層回路基板の製造方法の一例を図２４〜３１を用いて以下に説明するが、本発明はこれに限定されるものではない。
【０１０３】
第１の単層基板は以下の要領で作製される（図２４）。絶縁樹脂基板１０３ａを剥離可能な固定用材料１０２ａを介して補強板１０１ａに固定し、絶縁樹脂基板１０３ａの固定された面とは反対側の面に半導体チップの実装される回路パターン１０４ａを形成する（図２４−(１)）。すなわち、極めて精細なパターンが形成される。
【０１０４】
回路パターン１０４ａはセミアディティブ法またはフルアディティブ法で作製されることが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金，銀，銅，アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン１０４ａ表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【０１０５】
絶縁樹脂基板１０３ａには、補強板１０１ａへの固定に先立って、固定される面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【０１０６】
補強板１０１ａに固定された後に固定された面とは反対側の面に形成された回路パターン１０４ａは、４０μｍピッチ以下の特に高精度なパターンとして形成することができる。本発明の一例では、少なくとも一つの面を半導体チップが実装できるように、特に高精細なパターンを形成した多層配線基板を提供するものである。
【０１０７】
次に半導体チップの実装される回路パターン１０４ａ上に半導体チップ搭載用の端子形成を行う。端子部にソルダーレジスト層５０１と外部端子表面にバッファメタル層５０２を設ける（図２４−(２)）。
【０１０８】
そして補強板２０１に固定した状態で半導体チップ６０１を搭載する（図２４−(３)）。この場合、補強板により多層回路基板の寸法精度は維持されている。そのため高精度な寸法・形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。図２４−(３）ではハンダによるフリップチップ実装形態を示しているが、実装形態はこれに限定されるものではない。
【０１０９】
次に放熱用のヒートスプレッター６０８を半導体チップ背面に構成する（図２４−(４)）。この場合、ヒートスプレッターは例えばフィルム状の接着剤層６０７を用いて固定される。接着剤層６０７はエポキシ系の熱硬化型の接着フィルムが望ましい。接着剤層６０７としてガラス布材に半硬化のエポキシ樹脂を含浸させたＦＲ４やＦＲ５、ＢＴレジン（ビスマレイミド・トリアジン樹脂）等のプリプレグを使用しても構わない。接着剤層６０７は半導体チップ６０１よりも厚く、半導体チップ６０１搭載部には設けられない。半導体チップ背面には金属紛を多く含んだ有機物製の伝熱性ペースト６０６を介して放熱板であるヒートスプレッター６０８に熱が移動し放熱できるしくみとなっている。このヒートスプレッター６０８を固定板として使用することができる。次いで、第１の補強板１０１ａ及び剥離可能な固定用材料１０２ａを剥離する（図２４−(５)）。
【０１１０】
次に第２の単層回路基板は以下の通りに作製する（図２５）。補強板１０１ｂの上に剥離可能な固定用材料１０２ｂを介して絶縁樹脂基板１０３ｂを固定する。そして絶縁樹脂基板１０３ｂの固定された面とは反対側の面に回路パターン１０４ｂを形成する（図２５−(１)）。このとき回路パターン１０４ｂはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。回路パターン１０４ｂ表面は必要に応じて０．２〜３μmの凹凸のある表面に粗化してもかまわない。
【０１１１】
絶縁樹脂基板１０３ｂには、補強板１０１ｂへの固定に先立って、固定された面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【０１１２】
回路パターン１０４ｂの形成後、この第２の単層回路基板上に絶縁性樹脂層１０９ｂを形成する（図２５−(２)）。このとき液状であればロールコータ等でコーティングするか、シート状であればラミネートして形成しても良い。この絶縁性樹脂１０９ｂとして、好適にはポリイミド系もしくはエポキシ系の熱硬化性樹脂であり、回路パターンとのピール強度は０．６ｋｇｆ／ｃｍ以上、絶縁樹脂基板とのピール強度は０．８ｋｇｆ／ｃｍ以上のものを用いることが望ましい。
【０１１３】
次に、絶縁性樹脂１０９ｂの表面を第１の単層基板１０３ａに接合する（図２７、図２８−(１)）。第２の単層回路基板を接合した後、第２の単層回路基板側の補強板１０１ｂ及び剥離可能な固定用材料１０２ｂを剥離する（図２８−(２)）。
【０１１４】
そして、この第２の単層回路基板の補強板剥離面に前記第２の単層基板と同様に調製した別の単層基板（図２６）を同様な要領で接合する（図２９−(１)）。以上のように単層基板を接合する操作を繰り返すことで必要な数の単層基板が積み上げられる。
【０１１５】
尚、以上で説明した各単層基板上に形成された回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載したりしても構わない。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップや薄膜コンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【０１１６】
必要な単層基板を積層した後、多層基板にビアホール８０５を設ける（図２９−(２)）。ビアホール８０５が開けられる箇所では各単層基板にパッドが形成されており、ビアホールに導通をとることで各層の導通を得ることができる。ビアホールを開ける方法としてはレーザー法やドリル法などが挙げられる。
【０１１７】
ビアホールに導通をとる方法としては導電樹脂ペーストをビアホールに充填する方法や銅めっきによる方法などが挙げられる。ここでは積層後に一括でビアホールを積層しているが、各単層基板を積層する工程の中でビアホールを形成しても良く、これに限定されるものではない。この他には高密度回路パターンを得るのに好ましい方法として（１）ブラインドビアホールを各単層基板毎に設け、該ブラインドビアホールをめっき、導電性樹脂やハンダで充填させる方法、（２）積層前に各単層基板に導電性樹脂、めっき、ハンダ等の充填したフィルドビアホール、ビアポストを設けて積層する方法がある。ビアホール８０５を開けた後、最後に積層された単層基板の補強板剥離面に回路パターン８０４を形成する（図３０−(１)）。このとき回路パターン形成はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。この後、外部端子にソルダーレジスト層８０１とバッファー層８０２を設ける（図３０−(２)）。これにより高精度で微細な多層配線板が形成できる。外部端子にハンダボール６０３を接合すると図３１のような半導体パッケージが得られる。
【０１１８】
上記の実施例においては、絶縁樹脂基板を予め補強板に固定し、回路パターンを形成し、この面を別なる補強板に固定し、反対側の面に多層化を行った例を例示したが、絶縁樹脂基板を補強板に固定し、固定板に固定された面と反対側の面に多層化を行う例や絶縁樹脂基板に予め回路パターンが形成されたものを用い、該回路パターン面を補強板に固定して、反対側の面に多層化を行う例は、上記の実施例を応用することで実施可能である。
【０１１９】
また、実施態様４〜６においては、第１の単層回路基板を別なる第１の補強板に固定した後に固定された面の反対側の面に回路パターンを形成することや第２の単層回路基板において本発明の方法を応用して両面に回路パターンが形成されたものを用いる態様も本発明の好ましい一実施態様と言うことができる。
【０１２０】
【発明の効果】
本発明は、絶縁樹脂層を寸法安定性及び平坦性の優れた補強板に固定して、微細な回路パターンを加工して多層化するため、加工工程での熱処理プロセス、湿式プロセスによる膨張と収縮、あるいは引っ張りや捻れなどの外力による変形を抑制して、より設計値に近い微細加工が可能である。特に、半導体チップなどの電子部品を接続する際の電子部品の電極パッドと回路基板パターンとの位置合わせ精度に係わる位置精度の改善に効果が大きい。
【図面の簡単な説明】
【図１】実施形態１の工程について示す概略断面図。
【図２】実施形態１の工程について示す概略断面図（図１のつづき）。
【図３】実施形態１の工程で作製した多層基板部材に半導体チップを搭載した場合について示す概略断面図及びさらに外部端子にハンダボールを搭載した場合について示す概略断面図（図２のつづき）。
【図４】実施形態２の工程について示す概略断面図。
【図５】実施形態２の工程について示す概略断面図（図４のつづき）
【図６】実施形態２の工程について示す概略断面図及び更に半導体チップを搭載した場合について示す概略断面図（図５のつづき）。
【図７】実施形態２の工程で作製した多層回路基板部材に半導体チップ及び外部端子にハンダボールを搭載した場合について示す概略断面図（図６のつづき）。
【図８】実施形態３の工程について示す概略断面図。
【図９】実施形態３の工程について示す概略断面図（図８のつづき）。
【図１０】実施形態４の工程において、外部端子のある第１の単層回路基板の作製工程を示す概略断面図。
【図１１】実施形態４の工程において、第２の単層回路基板の作製工程について示す概略断面図。
【図１２】実施形態４において、第２の単層回路基板と同様の方法で作製されるで単層回路基板の概略断面図。
【図１３】実施形態４において、第１の単層基板と第２の単層基板とを接合する過程について示す模式図。
【図１４】実施形態４において、第１の単層基板と第２の単層基板とを接合した工程以降の工程について示す概略断面図。
【図１５】実施形態４において、第１の単層基板と第２の単層基板とを接合した工程以降の工程について示す概略断面図（図１４のつづき）。
【図１６】実施形態４の工程で作製した多層回路基板部材に半導体チップを搭載した場合について示す概略断面図及び更に外部端子にハンダボールを搭載した場合について示す概略断面図（図１５のつづき）。
【図１７】実施形態５の工程において、第１の単層回路基板の作製工程について示す概略断面図。
【図１８】実施形態５の工程において、第２の単層回路基板の作製工程について示す概略断面図。
【図１９】実施形態５の工程において、第２の単層回路基板と同様の方法で作製される単層回路基板の概略断面図。
【図２０】実施形態５において、第１の単層基板と第２の単層基板とを接合する過程を示す模式図。
【図２１】実施形態５において、第１の単層基板と第２の単層基板を接合した工程以降の工程を示す概略断面図。
【図２２】実施形態５において、第１の単層基板と第２の単層基板を接合した工程以降の工程及び得られた多層回路基板用部材に更に半導体チップを実装した場合について示す概略断面図（図２１のつづき）。
【図２３】実施形態５の工程で作製した多層回路基板用部材に半導体チップ及び外部端子にハンダボールを搭載した場合について示す概略断面図（図２２のつづき）。
【図２４】実施形態６の工程において、第１の単層回路基板の作製工程について示す概略断面図。
【図２５】実施形態６の工程において、第２の単層回路基板の作製工程について示す概略断面図。
【図２６】実施形態６において、第２の単層回路基板と同様の方法で作製される単層回路基板の概略断面図。
【図２７】実施形態６において、第１の単層基板と第２の単層基板とを接合する過程について示す模式図。
【図２８】実施形態６において、第１の単層基板と第２の単層基板を接合した工程以降の工程について示す概略断面図。
【図２９】実施形態６において、第１の単層基板と第２の単層基板を接合した工程以降の工程について示す概略断面図（図２８のつづき）。
【図３０】実施形態６において、第１の単層基板と第２の単層基板を接合した工程以降の工程について示す概略断面図（図２９のつづき）。
【図３１】実施形態６の工程で作製した多層回路基板用部材に更に外部端子にハンダボールを搭載した場合について示す概略断面図（図３０のつづき）。
【図３２】従来ビルドアップ多層基板の断面模式図。
【符号の説明】
１０１、２０１、３０１、１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、２０１ａ：補強板
１０２、２０２、３０２、１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、２０２ａ：剥離可能な固定用材料
１０３、２０３、１０３ａ、１０３ｂ、１０３ｃ：絶縁樹脂基板または絶縁樹脂層
１０４、２０４、３０４、１０４ａ、１０４ｂ、１０４ｃ、８０４：回路パターン
１０９ｂ、１０９ｃ：絶縁性樹脂
１０５、２０５、８０５：ビアホール
５０１、８０１：ソルダーレジスト
５０２、８０２：バッファーメタル層（Ｎｉ、Ａｕ等）
６０１：フリップ実装タイプの半導体チップ
６０２：フリップ実装用ハンダボール
６０３：ＢＧＡ用のハンダボール
６０４：フリップ実装用のアンダーフィル材
６０６：伝熱グリース
６０７：接着剤シート
６０８：ヒートスプレッター
７０１：Ａｕワイヤー
７０２：ワイヤーボンディングタイプの半導体チップ
７０３：モールド樹脂（固定板）
７０４：ワイヤーボンディングタイプの半導体チップ固定用のＡｇ接着剤
９０１：従来の多層回路基板のガラスエポキシ製のコア材。
９０２ａ：従来の多層回路基板のチップ実装側の多層回路層
９０２ｂ：従来の多層回路基板の外部端子側の多層回路層
ａ・・・実施形態４、５、６における単層回路基板部
ｂ・・・実施形態４、５、６における単層回路基板部
ｃ・・・実施形態４、５、６における単層回路基板部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer circuit board having a highly accurate circuit pattern and excellent productivity.
[0002]
[Prior art]
With recent high performance and small size of semiconductor elements, increasing the wiring density of circuit boards on which semiconductor elements are mounted has become an important technical issue. An example of a high-density mounting substrate that is currently in practical use is a build-up multilayer substrate. A typical manufacturing method for this build-up multilayer substrate is to form an epoxy type photosensitive resin layer on both sides or one side of a glass epoxy substrate as a core substrate, and to form a via hole in this photosensitive resin layer by photolithography. Then, an inner layer wiring pattern and a via conductor are formed by copper plating from above, and thereafter, the same process is sequentially repeated to form a multilayer (see FIG. 32). In the current manufacturing technology, a buildup board having about 4 to 8 layers is manufactured based on a wiring design standard of line spacing / line width = 30/30 to 50/50 μm and via diameter = 70 to 150 μm. Recently, a build-up multilayer substrate using a polyimide film has also been proposed (see, for example, Patent Document 1).
[0003]
However, with the recent rapid increase in frequency and multi-functionality of semiconductor elements such as MPU (Micro Processor Unit), multilayer boards equipped with semiconductor elements are wired due to an increase in power-ground wiring for noise protection. Numbers tend to increase rapidly. Along with this, higher density is required by further miniaturization of wiring.
[0004]
In the case of a normal build-up multilayer substrate, since a glass epoxy substrate is used as a core material, there is no flatness like a silicon wafer, and non-uniform shrinkage occurs in processes such as heat treatment in the process, so on the silicon wafer High-precision fine wiring that can be formed cannot be formed.
[0005]
Therefore, a method has been proposed in which only wiring is formed on a flexible film substrate that is flatter than a glass epoxy substrate and capable of fine wiring processing, and transferred to the substrate (for example, see Patent Document 2). However, even when fine wiring is transferred, circuit board processing processes other than wiring formation include heat treatment processes such as drying and curing, and wet processes such as etching and development. The problem that the position accuracy cannot be maintained due to warping cannot be solved.
[0006]
As another method, a method of forming a build-up multilayer substrate on a metal plate with good flatness and small dimensional change (see, for example, Patent Document 3) is approaching high-precision wiring formed on a silicon wafer. There are also things. However, even in a build-up on a metal plate with good flatness, surface unevenness occurs due to the influence of unevenness of lower layer wiring and vias as the upper layer is formed. In addition, the entire substrate is warped due to a dimensional difference between the shrinkage caused by the thermal history of the insulating resin used for the build-up layer and the non-shrinkable base metal plate. As a result, the flatness cannot be maintained in the outermost layer of the semiconductor chip mounting portion where the fine wiring is the most necessary, so that it is difficult to form the fine wiring.
[0007]
[Patent Document 1]
JP 2002-190543 A
[0008]
[Patent Document 2]
JP 2002-232137 A
[0009]
[Patent Document 3]
Japanese Unexamined Patent Publication No. 2000-3980
[0010]
[Problems to be solved by the invention]
In the prior art, since a glass epoxy substrate is used as a core material, there is no flatness like a silicon wafer, and non-uniform shrinkage occurs in a process such as heat treatment in the process, so that it is formed on a silicon wafer. High-precision fine wiring cannot be formed.
[0011]
Even in the case of a method in which fine wiring is formed on a flexible film substrate and transferred to the substrate, the problem that the position accuracy cannot be maintained due to non-uniform shrinkage, expansion and warpage cannot be solved.
[0012]
  Even build-up multilayer board on metal plate with good flatness and small dimensional changeIsThe upper layer has a problem that it is difficult to form fine wiring because the flatness cannot be maintained in the outermost layer of the semiconductor chip mounting portion where fine wiring is the most necessary due to surface warpage and warpage of the entire substrate.
[0013]
An object of the present invention is to solve the above problems and provide a high-definition multilayer circuit board.
[0014]
  In order to solve the above problems, the present invention has the following configuration. Ie,
(A) The insulating resin substrate is fixed to the first reinforcing plate via a fixing material that can be peeled off, and a circuit pattern including a via conductor is formed on the resin substrate as necessary, and then the insulating having the circuit pattern is formed. A surface of the resin substrate is fixed with a second reinforcing plate via a fixing material that can be peeled off, and then the first reinforcing plate is peeled off and a circuit pattern including a via conductor as necessary is formed on the insulating resin substrate. Formed on a surface opposite to the surface fixed by the second reinforcing plate, (1) an insulating resin layer is formed on the circuit pattern, and (2) a circuit pattern including a via conductor as needed A method for producing a multilayer circuit board, wherein the method is formed on an insulating resin layer, and the steps (1) and (2) are repeated as many times as necessary to obtain a predetermined number of layers, and then the reinforcing plate is peeled off,
(B) The insulating resin substrate is fixed to the first reinforcing plate via a fixing material that can be peeled, and a circuit pattern on which a semiconductor chip is mounted is formed on the insulating resin substrate, and then the surface on which the circuit pattern is formed Is fixed to the second reinforcing plate through an organic material that can be peeled off, and then the first reinforcing plate is peeled off to mount a circuit pattern including a via conductor as necessary on the semiconductor chip of the insulating resin substrate. Formed on the surface opposite to the circuit pattern surface, (1) an insulating resin layer is formed on the circuit pattern, and (2) a circuit pattern including via conductors is formed on the insulating resin layer as necessary. The above-mentioned steps (1) and (2) are repeated as many times as necessary to obtain a predetermined number of layers, and then the reinforcing plate is peeled off, and a method for producing a multilayer circuit board,
(C) The insulating resin substrate is fixed to the reinforcing plate through a fixing material that can be peeled off, a circuit pattern on which the semiconductor chip is mounted is formed on the insulating resin substrate, and an electronic component including the semiconductor chip is then formed on the circuit pattern. The circuit pattern surface is mounted, the circuit pattern surface is assembled to the fixing plate, and then the reinforcing plate is peeled off, and then the circuit pattern including the via conductor as necessary is formed on the surface on which the semiconductor chip is mounted. (1) An insulating resin layer is formed, (2) A circuit pattern including a via conductor as necessary is formed on the insulating resin layer, and the procedures of (1) and (2) Of multilayer circuit board having predetermined number of layers by repeating required number of times,
(D) A circuit pattern is formed on a first single-layer circuit board made of an insulating resin substrate on which a circuit pattern including a via conductor is fixed to a first reinforcing plate via a peelable fixing material as required. The first reinforcing plate is peeled off by fixing it to another second reinforcing plate through a fixing material that can be peeled off, and then (1) the first reinforcing plate through the fixing material that can be peeled off. A second single-layer circuit board composed of an insulating resin substrate fixed to the reinforcing plate of 3 and a circuit pattern including a via conductor as necessary formed on the insulating resin substrate via an insulating resin; (2) The third reinforcing plate is peeled off, and then the steps (1) and (2) are required using another single-layer circuit board prepared in the same manner as the second single-layer circuit board. Repeat several times to obtain a predetermined number of layers, and then peel off the laminated substrate from the reinforcing plate Method of manufacturing a multilayer circuit board, wherein,
(E) After fixing the insulating resin substrate to the first reinforcing plate through a fixing material that can be peeled, and forming a circuit pattern on which the semiconductor chip including the via conductor is mounted on the insulating resin substrate, if necessary, The circuit pattern surface is fixed to another second reinforcing plate via a peelable organic substance, and then the first reinforcing plate is peeled off, and the surface of the circuit pattern on which the semiconductor chip is mounted is formed. A circuit including (1) an insulating resin substrate fixed to a third reinforcing plate through a fixing material that can be peeled, and an via conductor formed on the insulating resin substrate, if necessary, on the opposite surface The second single-layer circuit board made of a pattern is joined via an insulating resin, (2) the third reinforcing plate is peeled off, and then another prepared in the same manner as the second single-layer circuit board Using the single-layer circuit board, the procedures (1) and (2) above are necessary. Repeated several to a predetermined number of layers, then, a method of manufacturing a multilayer circuit board, which comprises peeling the substrate that is the stacked from the reinforcing plate,
(F) After fixing the insulating resin substrate to the first reinforcing plate through a fixing material that can be peeled, and forming a circuit pattern on which the semiconductor chip including the via conductor is mounted on the insulating resin substrate, if necessary, An electronic component including a semiconductor chip is mounted on the circuit pattern, the circuit pattern surface is assembled to a fixed plate, the first reinforcing plate is peeled off, and then the surface opposite to the circuit pattern surface on which the semiconductor chip is mounted Next, (1) an insulating resin substrate fixed to the second reinforcing plate via a peelable fixing material and a circuit pattern including a via conductor formed on the insulating resin substrate as necessary. 2 single-layer circuit boards are joined via an insulating resin, (2) the second reinforcing plate is peeled off, and then another single-layer circuit board prepared in the same manner as the second single-layer circuit board Using steps (1) and (2) Method of manufacturing a multilayer circuit board for repeatedly main number in a predetermined number of layers,
sois there.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
A method for producing a multilayer circuit board according to the present invention will be described with reference to the drawings. 1 to 31 are schematic explanatory views for explaining an example of steps of a method for producing a multilayer circuit board in the present invention.
[0016]
The insulating resin substrate used in the present invention is in the form of a film (plate) that is flexible to the extent that it can be attached to or peeled off from the reinforcing plate. The flexible film-like insulating resin substrate is a plastic film that can withstand the circuit pattern manufacturing process and the thermal process in mounting electronic components such as IC chips, LSIs, VLSIs, transistors, capacitors, resistors, etc. It is preferable to have such heat resistance, and films such as polycarbonate, polyether sulfide, polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyimide, polyamide, and liquid crystal polymer can be employed. Among these, a polyimide film is preferably used because it is excellent in heat resistance and chemical resistance. It is also possible to employ a flexible glass fiber reinforced resin plate for the insulating resin substrate. Examples of the resin for the glass fiber reinforced resin plate include epoxy resin, polyphenylene sulfide, polyphenylene ether, maleimide, polyamide, and polyimide. The thickness of the insulating resin substrate is preferably thinner in order to reduce the weight and size of electronic devices, or to form fine via holes. On the other hand, it is thicker to ensure mechanical strength and maintain flatness. Therefore, the range of 4 μm to 125 μm is preferable.
[0017]
A metal layer may be formed on one or both surfaces of these insulating resin substrates prior to attachment to the reinforcing plate. The metal layer can be formed by attaching a metal foil such as a copper foil with an adhesive layer, or by sputtering, plating, or a combination thereof. Moreover, the flexible film with a metal layer can also be obtained as an insulating resin substrate by applying, drying, and curing a raw material resin of a flexible film or a precursor thereof on a metal foil such as copper.
[0018]
As the material used for the reinforcing plate, inorganic glass such as soda lime glass, borosilicate glass and quartz glass, metals such as stainless steel, invar alloy, titanium, and glass fiber reinforced resin plates can be adopted. Both are preferable because of their low linear expansion coefficient and hygroscopic expansion coefficient, but they are excellent in heat resistance and chemical resistance in the circuit pattern manufacturing process, and are easy to obtain inexpensively because of their large area and high surface smoothness. Inorganic glasses are preferred in that they are difficult to plastically deform or are less likely to generate particles upon contact. Among them, borosilicate glass represented by aluminoborosilicate glass is particularly preferable because of its high elastic modulus and low thermal expansion coefficient.
[0019]
When a metal or glass fiber reinforced resin is used for the reinforcing plate, it can be manufactured as a long continuous body, but the manufacturing method of the present invention is preferably performed in a single-wafer type in that it is easy to ensure positional accuracy. A sheet means a state where it is handled as an individual sheet, not a long continuous body.
[0020]
When a glass substrate is used for the reinforcing plate, if the Young's modulus of the glass substrate is small or the thickness is small, warping and twisting will increase due to the expansion / contraction force of the insulating resin layer, and when the glass substrate is vacuum-adsorbed on a flat stage May crack. Further, the insulating resin layer is deformed by vacuum adsorption / desorption, and it is difficult to ensure the positional accuracy. On the other hand, if the glass substrate is thick, peeling may be difficult, and unevenness in thickness may deteriorate flatness, resulting in poor exposure accuracy. In addition, the load on handling by a robot or the like becomes large, making it difficult to handle quickly, which causes a decrease in productivity, and also increases the transportation cost. Therefore, the thickness of the glass substrate as the reinforcing plate is preferably in the range of 0.3 mm to 1.1 mm.
[0021]
When a metal plate is used for the reinforcing plate, if the thickness of the metal substrate is small, warping and twisting increase due to the expansion / contraction force of the insulating resin substrate or insulating resin layer, and it becomes impossible to vacuum-adsorb on a flat stage. As a result of warping and twisting, and deformation of the insulating resin substrate and insulating resin layer, it becomes difficult to ensure positional accuracy. Also, if there is a fold, it becomes a defective product at that time. On the other hand, if the metal plate is thick, peeling may be difficult, and unevenness in thickness may deteriorate flatness, resulting in poor exposure accuracy. In addition, the load on handling by a robot or the like becomes large, making it difficult to handle quickly, which causes a decrease in productivity, and also increases the transportation cost. Therefore, the thickness of the metal plate as the reinforcing plate is preferably in the range of 0.1 mm to 1.0 mm.
[0022]
The fixing material that can be peeled is not particularly limited as long as it can temporarily fix the reinforcing plate and the insulating resin substrate or the insulating resin layer (including those formed with circuit patterns, etc .; the same shall apply hereinafter) during the process. In general, the insulating resin layer or the insulating resin layer known as an adhesive or a pressure-sensitive adhesive is attached and processed, and then the insulating resin layer is easily peeled off. Preferable examples of such an adhesive or pressure-sensitive adhesive include pressure-sensitive adhesives called acrylic or urethane re-release agents. In order to have sufficient adhesive force during processing, easily peel off at the time of peeling, and not cause distortion in the insulating resin layer or the insulating resin substrate, those having an adhesive strength in a region called weak adhesion are preferable. Moreover, it is preferable that it sticks and is removed by the reinforcement board at the time of peeling. In this way, in order to adhere to the reinforcing plate at the time of peeling and remove it, the reinforcing plate is subjected to primer treatment such as application of a silane coupling agent to improve the adhesion between the reinforcing plate and the peelable fixing material. Means to make it. As a method for improving the adhesive strength other than the primer treatment, a surface treatment such as cleaning the surface of the reinforcing plate by ultraviolet treatment or ultraviolet ozone treatment, chemical etching treatment, sound blast treatment or fine particle dispersion layer formation is also preferably used. Although the silicone resin film is sometimes used as a release agent, in the present invention, a silicone resin having tackiness can be used as a re-peeling adhesive. Specifically, tetraoxymurasi, vinyltrioxime silane and the like are preferably used. It is also possible to use an epoxy resin having tackiness as a re-peeling adhesive. In the present invention, the preferable adhesive strength of the releasable fixing material is measured by the 180 ° peel strength when a 1 cm wide flexible film fixed to the reinforcing plate at normal temperature is peeled off. The peeling speed when measuring the adhesive force was 300 mm / min. Here, the weakly adhesive region refers to a range where the adhesive strength measured under the above conditions is from 0.1 g / cm to 100 g / cm. Those in which the adhesive strength and adhesive strength decrease at low temperatures, those in which the adhesive strength and adhesive strength decrease by ultraviolet irradiation, and those in which the adhesive strength and adhesive strength decrease by heat treatment are also suitably used. Among these, those caused by ultraviolet irradiation are preferable because of large changes in adhesive strength and adhesive strength. An example of a material whose adhesive strength and adhesive strength are reduced by ultraviolet irradiation is a two-component cross-linking acrylic pressure-sensitive adhesive. Moreover, as an example of what adhesive force and adhesive force reduce in a low temperature area | region, the acrylic adhesive which reversibly changes between a crystalline state and an amorphous state is mentioned.
[0023]
A wet coating method is preferably used to provide a liquid insulating resin coating agent used for a peelable fixing material or an insulating resin layer. Various wet coating devices such as a spin coater, a roll coater, a bar coater, a blade coater, a die coater, screen printing, a dip coater, and a spray coater can be used. In the case where the material is directly applied or the liquid insulating resin coating agent used for the insulating resin layer is directly applied onto the insulating resin layer or insulating resin substrate of the single wafer, it is preferable to employ a die coater. In other words, a spin coater is generally used as a wet coating method for single-wafer substrates, but since the thickness is controlled by the balance between the centrifugal force generated by the high-speed rotation of the substrate and the adsorption force to the substrate, the use efficiency of the coating liquid Is inefficient at 10% or less. In addition, since the centrifugal force is not applied to the center of rotation, there is a disadvantage that a thixotropic coating liquid cannot be applied uniformly. In addition, if the viscosity of the coating liquid is high, wetting and spreading may not be performed uniformly. Various types of roll coaters, bar coaters, and blade coaters have been proposed. In order to obtain a stable coating thickness, it is usually applied several cm to several meters or more after the start of coating liquid discharge. Length is required and is not suitable for coating on single wafer substrates. Screen printing, dip coaters, and spray coaters are difficult to apply because the coating thickness accuracy is difficult to obtain and the allowable width for the coating fluid flow characteristics is narrow, and dip coaters and spray coaters are difficult to apply to thick films. On the other hand, unlike other methods, the die coater is combined with a metering pump capable of intermittent operation, a mechanism for relatively moving the substrate and the coating head, and a system for comprehensively controlling the metering pump, the substrate and the coating head. Thus, it is possible to apply to the single substrate while suppressing the film thickness unevenness between the application start portion and the application end portion from 0.1 μm to less than several mm. Examples of a metering pump capable of intermittent operation include a gear pump and a piston pump. Since the fixing material that can be peeled is generally higher in viscosity than a general photoresist, it is difficult to apply a spin coater, and it is particularly preferable to use a die coater.
[0024]
The peelable fixing material may be applied directly to the reinforcing plate, or may be applied to another substrate such as a long film and then transferred to the reinforcing plate. When transfer is used, there is an advantage that only a portion having a uniform coating film thickness can be adopted, but there are disadvantages that the number of processes is increased and another substrate for transfer is required. Moreover, after giving the fixing material which can be peeled to the insulating resin board | substrate, it can also join to a reinforcement board. In this case, when the insulating resin substrate is peeled off, a step for increasing the adhesive force between the peelable fixing material layer and the reinforcing plate surface so that the peelable fixing material layer remains on the reinforcing plate side, or This is not preferable in that the productivity is lowered by adding a step of removing the organic layer remaining on the insulating resin layer side after peeling.
[0025]
In addition, a known method such as a photolithography method or a transfer method can be employed for forming the circuit pattern.
[0026]
【Example】
(Embodiment 1)
An insulating resin substrate according to an embodiment of the present invention is fixed to a reinforcing plate through a fixing material that can be peeled, and then formed on the insulating resin substrate in a plurality of insulating resin layers and the insulating resin layer. An example of a method of manufacturing a multilayer circuit board formed by forming a multilayer circuit pattern composed of a circuit pattern and a via conductor and peeling the insulating resin substrate including the multilayer circuit pattern from a reinforcing plate is shown in FIGS. However, the present invention is not limited to this.
[0027]
The insulating resin substrate 103 is fixed to the reinforcing plate 101 through a fixing material 102 that can be peeled off, and a circuit pattern 104 is formed on the surface opposite to the surface on which the insulating resin substrate is fixed (FIG. 1 (1)- (3)). At this time, the insulating resin substrate is constrained by the reinforcing plate, and an extremely fine pattern can be formed.
[0028]
The circuit pattern 104 is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable. Hereinafter, copper will be described as an example.
[0029]
In the semi-additive method, a thin copper layer is formed on the entire surface of the insulating resin substrate 103 by electroless copper plating or sputtering. In the case of electroless copper, the thickness of copper is preferably 0.5 to 2.0 μm. In the case of sputtering, after forming a nickel chromium alloy layer or a chromium metal layer having a thickness of 1 to 20 nm, a copper sputtering layer having a thickness of about 200 nm is formed.
[0030]
Subsequently, there are a method in which a photosensitive resist for coating the entire surface of a thin copper layer with a photosensitive resist is applied with a spinner, a roll coater, a die coater or the like, and a method in which a film-like photosensitive resist is laminated. After coating the photosensitive resist, a plating resist pattern can be formed by removing a portion of the photosensitive resist where the via conductor and the circuit pattern 104 are to be formed by exposure and development.
[0031]
  Thereafter, a copper layer can be formed by electrolytic copper plating on a portion of the thin copper layer exposed from the plating resist pattern. The electrolytic copper plating layer should be thicker, but the upper limit is determined by the plating resist pattern thickness and resolution.The
[0032]
After electrolytic copper plating, the plating resist pattern is stripped and removed using a stripping solution. Thereafter, when the copper on the surface is soft etched by the thickness of the thin copper layer, the unnecessary thin copper layer existing between the wirings is removed, and the circuit pattern 104 is formed.
[0033]
  Prior to attachment to the reinforcing plate 101, the insulating resin substrate 103 may be provided with a circuit pattern and an alignment mark on one surface which is an attachment surface. The alignment mark may be read through the reinforcing plate or the insulating resin substrate 103 when the reinforcing plate is a transparent reinforcing plate.FixedWhen a metal layer is formed on the side opposite to the surface, reading from the reinforcing plate 101 side is preferable because reading can be performed regardless of the pattern of the metal layer. This alignment mark can also be used for alignment when the insulating resin layer is fixed to the reinforcing plate. The shape of the alignment mark is not particularly limited, and a shape generally used in an exposure machine or the like can be suitably used.
[0034]
The surface of the circuit pattern 104 may be roughened to an uneven surface of 0.2 to 3 μm as necessary. The purpose of roughening the surface of the circuit pattern 104 is to improve the adhesion with the resin provided on the surface of the circuit pattern 104 by the anchor effect. As a method of roughening the circuit pattern 104, a method of growing acicular plating by electroless plating of nickel copper alloy using hypophosphorous acid on the circuit pattern 104, a hydrogen peroxide-sulfuric acid based etching solution, and an organic acid based etching solution There is a method by etching.
[0035]
After the circuit pattern 104 is formed, a solder resist layer 501 is applied on the circuit pattern 104. The solder resist layer 501 is made of, for example, a photosensitive resin. The surface of the circuit pattern 104 of the pad portion for the external terminal is exposed by performing exposure and development using a photolithography technique. A buffer metal layer 502 is provided on the exposed portion of the circuit pattern 104 (FIG. 1- (4)). The buffer metal layer 502 suppresses formation of a brittle alloy layer at the solder interface used for connecting the copper metal and the external terminal, and a metal such as nickel or gold is employed.
[0036]
Next, the surface of the solder resist layer 501 is attached to the second reinforcing plate 201 via a fixing material 202 that can be peeled (FIG. 1- (5)). Then, the first reinforcing plate 101 is peeled off (FIG. 2- (1)). At the time of peeling, the adhesive force of the peelable fixing material 102 is reduced, and only the reinforcing plate 101 and the peelable fixing material 102 are peeled off. In the case where a material whose adhesive strength is reduced by heat treatment is used as the detachable fixing material 102, the adhesive strength can be easily reduced by heating the reinforcing plate 101. If the reinforcing plate has excellent translucency, the material whose adhesive strength is reduced by UV irradiation can be used for the fixing material 102 that can be peeled, and can be peeled by UV irradiation from the reinforcing plate 101 side. The adhesive force of the fixing material 102 can be reduced.
[0037]
Next, a via hole 105 is formed in the insulating resin substrate 103 (FIG. 2- (2)). Here, the via hole 105 can be formed by a method such as laser processing. Via processing up to about 50 μm in diameter is possible using a carbon dioxide laser, and up to about 20 μm in diameter using a YAG laser.
[0038]
Next, a circuit pattern 204 is formed on the via hole 105 and the insulating resin 103 (FIG. 2- (3)). The circuit pattern 104 and the circuit pattern 204 are preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable. In the semi-additive method, a thin copper layer can be formed on the entire surface of the insulating resin substrate 103 and inside the via hole 105 by electroless copper plating or sputtering. In the case of electroless copper, the thickness of copper is preferably 0.5 to 2.0 μm. In the case of sputtering, after forming a nickel chromium alloy layer or a chromium metal layer having a thickness of 1 to 20 nm, a copper sputtering layer having a thickness of about 200 nm is formed. In the case of forming a via hole by using the sputtering method, it is preferable to form a mortar shape by making an angle without making the inner wall of the via hole 105 perpendicular to the resin surface for the purpose of depositing sputtered copper on the inner wall of the via hole. As the angle, it is desirable that the angle (taper angle) between the via bottom and the inner wall of the via hole is 30 to 60 degrees. A photosensitive resist is coated on the entire surface of the thin copper layer. There are a method of coating a photosensitive resist with a spinner, a roll coater, a die coater or the like, and a method of laminating a film-like photosensitive resist. After coating the photosensitive resist, a portion of the photosensitive resist where the via conductor and the wiring pattern 204 are to be formed can be removed by exposure and development to form a plating resist pattern.
[0039]
  Thereafter, a copper layer is formed by electrolytic copper plating on a portion of the thin copper layer exposed from the plating resist pattern. The electrolytic copper plating layer should be thicker, but the upper limit is determined by the plating resist pattern thickness and resolution.The
[0040]
After electrolytic copper plating, the plating resist pattern is stripped and removed using a stripping solution. Thereafter, when the copper on the surface is soft etched by the thickness of the underlying thin copper layer, an unnecessary thin copper layer existing between the wirings is removed, and via conductors and wirings 204 are formed. The surface of the circuit pattern 204 can also be roughened if necessary by the same method as the circuit pattern 104.
[0041]
Next, the circuit is multi-layered thereon. First, the insulating resin layer 203 is formed (FIG. 2- (4)). The insulating resin layer 203 used for multilayering is preferably a highly reliable epoxy-based or polyimide-based photosensitive resin or thermosetting resin. As a method for forming the insulating resin layer 203, there are a method of laminating a flexible film-like insulating resin, a method of coating a liquid insulating resin, and the like. As a method of laminating a flexible film-like insulating resin, a method of completely curing after laminating a resin that has been made into a film by semi-curing and a flexible film that has been completely cured via an adhesive are used. There is a method to paste. Examples of the method for coating a liquid resin include a method of applying and drying with a spinner, a roll coater, a die coater or the like.
[0042]
When the insulating resin layer 203 is formed of a photosensitive resin, the via hole 205 provided in the multilayered layer can be formed in the insulating resin layer by photolithography technique by exposure and development. In this case, a via hole having a diameter of about 50 μm can be formed. On the other hand, when the insulating resin layer 203 is formed of a thermosetting resin, the via hole 205 can be formed in the insulating resin layer 203 by laser processing or the like. In this method, a via hole having a diameter of about 50 μm can be formed using a carbon dioxide laser, and a diameter of about 20 μm can be formed using a YAG laser.
[0043]
Next, a circuit pattern 304 is formed. The circuit pattern 304 can be formed in the same manner as the circuit pattern 204.
[0044]
A single buildup layer can be formed by the steps of forming the insulating resin layer, forming the via hole between the buildup layers, and forming the circuit pattern as described above. By repeating this, a multilayer build-up substrate can be formed.
[0045]
After forming an arbitrary number of layers, a multilayer circuit board can be completed by providing a solder resist layer 501 and a buffer metal layer 502 on the surface of the external terminal (FIG. 2- (4)). Thereafter, the semiconductor chip 601 can be mounted with the reinforcing plate 201 attached (FIG. 3- (1)). At this time, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip having a narrow pitch terminal can be bonded with high accuracy. Further, the semiconductor mounting side may be sealed with a mold resin or the like before the reinforcing plate 201 is peeled after mounting the semiconductor chip. When the reinforcing plate 201 is peeled off after mounting the semiconductor chip and the solder balls 603 are joined to the external terminals, a semiconductor package as shown in FIG. 3B is obtained.
[0046]
It should be noted that elements such as thin inductances and capacitors may be fabricated or mounted on the insulating resin substrate, the respective insulating resin layers, or the respective circuit patterns as described above as necessary.
(Embodiment 2)
An insulating resin substrate according to an embodiment of the present invention is fixed to a first reinforcing plate via a fixing material capable of being peeled, and a circuit pattern on which a semiconductor chip is mounted is formed on the insulating resin substrate, and then the circuit The insulating resin substrate includes a circuit pattern including a via conductor as needed by fixing the surface on which the pattern is formed to the second reinforcing plate via a fixing material that can be peeled, and then peeling the first reinforcing plate. A plurality of insulating resin layers and a circuit pattern and via conductors formed on the insulating resin substrate are formed on a surface opposite to the circuit pattern surface on which the semiconductor chip is mounted, and includes a multilayer circuit pattern Although an example of the manufacturing method of the multilayer circuit board formed by peeling the said insulating resin board | substrate from a reinforcement board is demonstrated below using FIGS. 4-7, this invention is not limited to this.
[0047]
In the present specification, a circuit pattern on which a semiconductor chip is mounted in the present invention means a circuit pattern having a dimensional accuracy that can be mounted on a semiconductor chip such as an IC or LSI, and is usually multi-layered. Among the circuit patterns, the circuit pattern has the smallest dimensional accuracy.
[0048]
The insulating resin substrate 103 is fixed to the reinforcing plate 101 via a fixing material 102 that can be peeled off, and a circuit pattern 104 on which a semiconductor chip is mounted is formed on the side opposite to the bonded and fixed surface of the insulating resin layer ( Fig. 4- (1)). That is, a very fine pattern is formed.
[0049]
Since the circuit pattern 104 is the finest circuit pattern in the multilayer circuit board, it is desirable to produce the circuit pattern 104 by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable. Hereinafter, copper will be described as an example. The surface of the circuit pattern 104 may be roughened to a surface with irregularities of 0.2 to 3 μm as necessary.
[0050]
  Prior to attachment to the reinforcing plate 101, the insulating resin substrate 103 may be provided with a circuit pattern and an alignment mark on one surface which is an attachment surface. If the alignment mark is a transparent reinforcing plate, it may be read through the reinforcing plate or through the insulating resin substrate 103.FixedWhen a metal layer is formed on the side opposite to the surface, reading from the reinforcing plate 101 side is preferable because reading can be performed regardless of the pattern of the metal layer. This alignment mark can also be used for alignment when the insulating resin substrate is fixed to the reinforcing plate. The shape of the alignment mark is not particularly limited, and a shape generally used in an exposure machine or the like can be suitably used.
[0051]
The circuit pattern 104 formed on the surface opposite to the surface pasted on the reinforcing plate 101 can form a particularly high-precision pattern with a pitch of 40 μm or less. An example of the present invention provides a multilayer wiring board in which a particularly fine pattern is formed on at least one surface. Advantages of multi-layered wiring include crossing of wiring through through holes, increasing the degree of freedom in wiring design, and LSI that operates at high speed by propagating the ground potential to the vicinity of the necessary place with thick wiring In addition, the power supply potential can be propagated to the vicinity of the necessary location with thick wiring, preventing potential drop even at high-speed switching, stabilizing the LSI operation, and blocking external noise as an electromagnetic wave shield. It becomes very important as the LSI speeds up and the number of pins increases due to the increase in functionality.
[0052]
Next, the circuit pattern 104 on which the semiconductor chip is mounted is attached to the second reinforcing plate 201 via a peelable adhesive (FIG. 4- (2)), and fixed to the first reinforcing plate 101 so as to be peeled off. The material 102 is peeled off (FIG. 4- (3)). When peeling, only the reinforcing plate 101 is peeled by reducing the adhesive force of the fixing material 102 that can be peeled. In the case where a material whose adhesive strength is reduced by heat treatment is used as the fixing material 102 that can be peeled off, the adhesive strength can be easily reduced by heating the reinforcing plate 101. When the reinforcing plate is made of glass having excellent translucency, a material whose adhesive strength is reduced by ultraviolet irradiation can be used for the fixing material 102 that can be peeled off, and ultraviolet irradiation is performed from the reinforcing plate 101 side. By doing so, it is possible to reduce the adhesion of the peelable fixing material 102.
[0053]
Next, a via hole 105 is formed in the insulating resin substrate 103 (FIG. 4- (4)). Here, the via hole 105 can be formed by a method such as laser processing. Via processing up to about 50 μm in diameter is possible using a carbon dioxide laser, and up to about 20 μm in diameter using a YAG laser.
[0054]
Next, a circuit pattern 204 is formed over the via hole 105 and the insulating resin 103 (FIG. 5- (1)). The circuit pattern 104 and the circuit pattern 204 are preferably manufactured by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable.
[0055]
Next, a build-up circuit pattern is formed thereon. First, a build-up insulating resin layer 203 is formed (FIG. 5- (2)). The insulating resin layer 203 used for build-up is desirably a highly reliable epoxy-based or polyimide-based photosensitive resin or thermosetting resin. As a method for forming the insulating resin layer 203, there are a method of laminating a flexible film-like insulating resin, a method of coating a liquid insulating resin, and the like. As a method of laminating a flexible film-like insulating resin, a method of completely curing after laminating a resin that has been made into a film by semi-curing and a flexible film that has been completely cured via an adhesive are used. There is a method to paste. Further, as a method of coating a liquid resin, there is a method of applying with a spinner, a roll coater, a die coater or the like.
[0056]
When the insulating resin layer 203 is formed of a photosensitive resin, the via hole 205 can be formed in the insulating resin layer by exposure and development using a photolithography technique or the like. On the other hand, when the insulating resin layer 203 is formed of a thermosetting resin, the via hole 205 can be formed in the insulating resin layer by laser processing or the like.
[0057]
Next, a circuit pattern 304 is formed. The circuit pattern 304 is preferably produced by a semi-additive method or a full additive method as with the circuit pattern 204, but a subtractive method may be used.
[0058]
One build-up layer can be formed by the steps of forming the insulating resin layer, forming the via hole between the multilayer circuits, and forming the circuit pattern as described above. By repeating this, a multilayer circuit board can be formed.
[0059]
After forming an arbitrary number of layers, a solder resist layer 501 is provided on the external terminal portion and a buffer metal layer 502 is provided on the surface of the external terminal (FIG. 5- (3)).
[0060]
Next, terminal formation on the semiconductor chip mounting side is performed. First, the third reinforcing plate 301 is bonded to the side on which the solder resist 501 is formed via a fixing material 302 that can be peeled off (FIG. 5- (4)). Then, the fixing material 202 that can be peeled off from the second reinforcing plate 201 is peeled off (FIG. 6- (1)). Next, a multilayer circuit board can be completed by providing a solder resist layer 501 in the terminal portion and a buffer metal layer 502 on the external terminal surface (FIG. 6 (2)). Thereafter, the semiconductor chip 601 can be mounted in a state of being fixed by the reinforcing plate 301 (FIG. 6- (3)). In this case, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip having a narrow pitch terminal can be bonded with high accuracy. Further, the semiconductor mounting side may be sealed with a mold resin or the like before the reinforcing plate 301 is peeled after mounting the semiconductor chip. When the reinforcing plate 301 is peeled off after mounting the semiconductor chip and the solder balls 603 are joined to the external terminals, a semiconductor package as shown in FIG. 7 is obtained.
[0061]
  Note that thin semiconductor chips, capacitors, and other elements may be fabricated or mounted on the insulating resin substrate, each insulating resin layer, and each circuit pattern as described above as necessary.Good.
(Embodiment 3)
An insulating resin substrate according to an embodiment of the present invention is fixed to a reinforcing plate through a fixing material that can be peeled, and a circuit pattern on which a semiconductor chip is mounted is formed on the insulating resin substrate, and then an electronic device including the semiconductor chip A component is mounted, the circuit pattern surface is bonded to a fixed plate, the reinforcing plate is peeled off, and then a plurality of insulating resin layers and the back surface of the surface on which the fine circuit pattern is formed of the insulating resin substrate Although an example of the manufacturing method of the multilayer circuit board by which the circuit pattern formed in the insulating layer and the via conductor were formed is demonstrated below using FIGS. 8-9, this invention is not limited to this.
[0062]
The insulating resin substrate 103 is fixed to the reinforcing plate 101 via a fixing material 102 that can be peeled, and a circuit pattern 104 on which a semiconductor chip is mounted is formed on the surface opposite to the surface on which the insulating resin substrate is fixed ( Fig. 8- (1)). That is, a very fine pattern is formed.
[0063]
The circuit pattern 104 is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable. Hereinafter, copper will be described as an example. The surface of the circuit pattern 104 may be roughened to a surface with irregularities of 0.2 to 3 μm as necessary.
[0064]
Prior to attachment to the reinforcing plate 101, the insulating resin substrate 103 may be provided with a circuit pattern and an alignment mark on one surface which is an attachment surface. When the reinforcing plate is a transparent reinforcing plate, the alignment mark may be read through the reinforcing plate or may be read through the insulating resin substrate 103, but the surface opposite to the surface on which the insulating resin substrate 103 is fixed. When a metal layer is formed on the metal plate, reading from the reinforcing plate 101 side is preferable because reading can be performed regardless of the pattern of the metal layer. This alignment mark can also be used for alignment when the insulating resin substrate is fixed to the reinforcing plate. The shape of the alignment mark is not particularly limited, and a shape generally used in an exposure machine or the like can be suitably used.
[0065]
The circuit pattern 104 formed on the surface opposite to the attachment surface after being attached to the reinforcing plate 101 can form a particularly high-precision pattern with a pitch of 40 μm or less. An example of the present invention provides a multilayer wiring board in which a particularly fine pattern is formed on at least one surface.
[0066]
Next, a terminal for mounting a semiconductor chip is formed on the circuit pattern 104. That is, for example, a solder resist layer 501 is provided on the terminal portion, and a buffer metal layer 502 is provided on the external terminal surface (FIG. 8- (2)).
[0067]
Then, the semiconductor chip 702 is mounted in a state of being fixed by the reinforcing plate 101 (FIG. 8- (3)). In this case, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip having a narrow pitch terminal can be bonded with high accuracy. Although FIG. 8-(3) shows a mounting form of wire bonding joining by the gold wire 701, the present invention is not limited to this.
[0068]
Next, the entire surface of the substrate is sealed with a mold sealing resin (FIG. 8- (3)). An epoxy-based resin can be preferably used as the mold sealing resin, and among them, it is preferable to use a resin mainly composed of a cresol novolac type epoxy resin, a phenol novolac, or a silica type resin. The mold sealing resin is molded by a mold, and standard conditions are 170 to 180 degrees, 70 kg / cm 2, and 90 to 150 seconds. Thereafter, it is completely cured by heat treatment in an oven at 170 to 180 degrees for 5 hours. The resin after the mold sealing can be used as a fixing plate. Here, an example in which a mold resin is used as a fixing plate will be described. However, as another fixing plate, there is a method using a heat spreader which is a metal part for heat dissipation. After the mold sealing, the insulating resin substrate 103 is peeled from the first reinforcing plate 101 and the fixing material 102 that can be peeled off.
[0069]
Next, the via hole 105 can be formed in the insulating resin substrate 103 by a method such as laser processing. Then, a circuit pattern 204 is formed on the via hole 105 and the insulating resin substrate 103 (FIG. 9- (1)). The circuit pattern 204 is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable.
[0070]
Next, a multilayer circuit is formed thereon. First, the insulating resin layer 203 is formed. The insulating resin layer 203 used for multilayering is not particularly limited as long as it has insulating properties and heat resistance, but is preferably a highly reliable epoxy-based or polyimide-based photosensitive resin or thermosetting resin. As a method for forming the insulating resin layer 203, there are a method of laminating a flexible film-like insulating resin, a method of coating a liquid insulating resin, and the like. As a method of laminating a flexible film-like insulating resin, a method in which a resin cured on a film is laminated by being semi-cured and then completely cured, and a flexible film that has been completely cured through an adhesive are used. There is a method to paste. Further, as a method of coating a liquid resin, there is a method of applying with a spinner, a roll coater, a die coater or the like.
[0071]
When the insulating resin layer 203 is formed of a photosensitive resin, the via hole 205 can be formed in the insulating resin layer by exposure and development using a photolithography technique. On the other hand, when the insulating resin layer 203 is formed of a thermosetting resin, the via hole 205 can be formed in the insulating resin layer by laser processing or the like.
[0072]
Next, a circuit pattern 304 is formed. The circuit pattern 304 is preferably produced by a semi-additive method or a full additive method as with the circuit pattern 204, but a subtractive method may be used.
[0073]
One layer of the multilayer circuit board can be formed by the steps of forming the insulating resin layer, forming the via hole between the build-up layers, and forming the circuit pattern as described above. By repeating this, a multilayer circuit board can be formed.
[0074]
It should be noted that a thin semiconductor chip, an element such as a capacitor, or the like may be fabricated or mounted on the insulating resin substrate, each insulating resin layer, or each circuit pattern as described above as necessary. In this case, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip or a capacitor with a narrow pitch terminal can be bonded with high accuracy, so that a highly accurate multilayer circuit board with built-in elements can be obtained.
[0075]
After forming an arbitrary number of layers, a solder resist layer 501 is provided on the external terminal portion, and a buffer metal layer 502 is provided on the external terminal surface. When the solder ball 603 is joined to the external terminal, a form as shown in FIG.
(Embodiment 4)
1st single-layer circuit board which consists of the insulating resin board fixed to the 1st reinforcement board through the peelable fixing material which is one Embodiment of this invention, and the circuit pattern formed on the said insulating resin board An insulating resin substrate fixed to the second reinforcing plate through a fixing material that can be peeled off and a second single-layer circuit board formed of a circuit pattern formed on the insulating resin substrate through an insulating resin Bonded and laminated by peeling off the second reinforcing plate, and bonding of the single-layer circuit board joined to the reinforcing plate via the fixing material that can be peeled off from the single-layer circuit board. An example of a manufacturing method of a multilayer circuit board formed by laminating a single-layer circuit board to an arbitrary number of layers by repeating peeling of the reinforcing board, and peeling the laminated board from the first reinforcing board This will be described below with reference to FIGS. Akira is not intended to be limited to this.
[0076]
The first single-layer circuit board having the external terminals is manufactured as follows (FIG. 10). The insulating resin substrate 103a is fixed to the reinforcing plate 101a through a fixing material 102a that can be peeled off, and a circuit pattern 104a for external terminals is formed on the surface opposite to the surface on which the insulating resin substrate 103a is fixed (see FIG. 10- (1)). The insulating resin substrate 103a according to the present invention is preferably a flexible film because it is affixed to or peeled off from the reinforcing plate.
[0077]
The circuit pattern 104a is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. In addition, the metal used for the circuit pattern 104a is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Of these, copper that is inexpensive and excellent in electrical conductivity is preferable. Hereinafter, copper will be described as an example. The surface of the circuit pattern 104a may be roughened to an uneven surface of 0.2 to 3 μm as necessary.
[0078]
Prior to fixing to the reinforcing plate 101a, the insulating resin substrate 103a may be provided with a circuit pattern and an alignment mark on one surface which is a pasting surface.
[0079]
The circuit pattern 104a formed on the surface opposite to the surface fixed after being fixed to the reinforcing plate 101a can be formed as a particularly high-precision pattern having a pitch of 40 μm or less.
[0080]
After the circuit pattern 104a is formed, a solder resist layer 501 is applied on the circuit pattern 104a. For example, a photosensitive resin can be used for the solder resist layer 501. In this case, the surface of the circuit pattern 104a of the pad portion for the external terminal can be exposed by performing exposure and development using a photolithography technique. A buffer metal layer 502 is provided on the exposed portion of the circuit pattern 104a (FIG. 10- (2)). The buffer metal layer 502 suppresses the formation of a brittle alloy layer at the solder interface used for connecting the copper metal and the external terminal, and a metal such as nickel or gold can be employed.
[0081]
Next, the solder resist layer 501 is attached to another first reinforcing plate 201a via a fixing material 202a that can be peeled off (FIG. 10- (3)), and the first reinforcing plate 101a and the first reinforcing plate 101a can be peeled off. The fixing material 102a is peeled off (FIG. 10- (4)).
[0082]
Next, the second single-layer circuit board is manufactured as follows (FIG. 11). The insulating resin substrate 103b is fixed on the reinforcing plate 101b via a fixing material 102b that can be peeled off. Then, a circuit pattern 104b is formed on the surface opposite to the surface on which the insulating resin substrate 103b is fixed (FIG. 11- (1)). At this time, the circuit pattern 104b is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. The surface of the circuit pattern 104b may be roughened to an uneven surface of 0.2 to 3 μm as necessary.
[0083]
Before the insulating resin substrate 103b is fixed to the reinforcing plate 101b, a circuit pattern or an alignment mark may be formed on the surface to be fixed.
[0084]
After forming the circuit pattern 104b, an insulating resin 109b is formed on the single-layer circuit board b (FIG. 11- (2)). At this time, the insulating resin is a material that can be bonded to the first circuit board. If it is liquid, it may be coated with a roll coater or the like, or if it is a sheet, it may be laminated. The insulating resin 109b is preferably a polyimide-based or epoxy-based thermosetting resin, having a peel strength of 0.6 kgf / cm or more with the circuit pattern and a peel strength of 0.8 kgf / cm with the insulating resin substrate. It is desirable to use the above.
[0085]
Next, the surface of the insulating resin 109b is bonded to the first single-layer circuit board 103a (FIGS. 13 and 14- (1)). After the second single-layer circuit board is bonded, the reinforcing plate 101b and the peelable fixing material 102b on the second single-layer circuit board side are peeled off (FIG. 14- (2)).
[0086]
Then, another single layer substrate (FIG. 12) prepared in the same manner as the second single layer substrate is similarly bonded to the reinforcing plate peeling surface of the second single layer circuit substrate (FIG. 14- (3)). . As described above, a necessary number of single-layer substrates are stacked by repeating the operation of bonding single-layer substrates.
[0087]
It should be noted that a thin semiconductor chip, an element such as a capacitor, or the like may be fabricated or mounted on the circuit pattern formed on each single-layer substrate described above as necessary. In this case, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip or a thin film capacitor with a narrow pitch terminal can be bonded with high accuracy, so that a highly accurate multilayer circuit board with built-in elements can be obtained.
[0088]
After stacking the necessary single layer substrates, via holes 805 are provided in the multilayer substrate (FIG. 14- (4)). A pad is formed on each single-layer substrate at a location where the via hole 805 is opened, and conduction of each layer can be obtained by conducting the via hole. Examples of the method for opening the via hole include a laser method and a drill method.
[0089]
  Examples of a method for conducting the via hole include a method of filling the via hole with a conductive resin paste and a method of copper plating. Here, via holes are laminated in a lump after lamination, but via holes may be formed in the process of laminating each single-layer substrate, and the present invention is not limited to this method. In addition to this, as a preferable method for obtaining a high-density circuit pattern, (1) a method of providing a blind via hole for each single-layer substrate and plating the blind via hole with a conductive resin or solder, (2) before lamination There is a method of laminating each single layer substrate by providing filled via holes and via posts filled with conductive resin, plating, solder and the like. After the via hole 805 is opened, a semiconductor chip mounting circuit pattern 804 is formed on the reinforcing plate peeling surface of the last laminated single-layer substrate (FIG. 15- (1)). At this time, the circuit pattern is preferably formed by a semi-additive method or a full additive method, but a subtractive method may be used. Thereafter, a solder resist layer 501 and a buffer layer 502 are provided on the external terminal (FIG. 15- (2)). Thereafter, the semiconductor chip 601 can be mounted in a state of being fixed by the reinforcing plate 201a (FIG. 16- (1)). Thereby, a highly accurate and fine multilayer wiring board can be formed. Note that the semiconductor mounting side may be sealed with a mold resin or the like before the reinforcement plate 201a after the semiconductor chip is mounted. When the solder ball 603 is joined to the external terminal, a semiconductor package as shown in FIG. 16- (2) is obtained.
(Embodiment 5)
An insulating resin substrate according to an embodiment of the present invention is fixed to a first reinforcing plate via a fixing material capable of being peeled, and a circuit pattern on which a semiconductor chip is mounted is formed on the insulating resin substrate, and then the circuit Separated through a fixing material that can peel the pattern surface.2The first reinforcing plate is peeled off, and then the peelable fixing is performed on the surface of the insulating resin substrate opposite to the surface on which the circuit pattern on which the semiconductor chip is mounted is formed. Through the material for3A second single-layer circuit board composed of an insulating resin substrate fixed to the reinforcing plate and a circuit pattern formed on the insulating resin substrate is bonded via an insulating resin;3A single-layer circuit board similar to the second single-layer circuit board fixed to the reinforcing board via a fixing material that can be peeled off in the same manner A multilayer formed by laminating a single-layer circuit board up to an arbitrary number of layers by repeating peeling of the reinforcing board from the circuit board, and peeling the laminated board from the separate first reinforcing board Although an example of the manufacturing method of a circuit board is demonstrated below using FIGS. 17-23, this invention is not limited to this.
[0090]
The first single-layer substrate is manufactured as follows (FIG. 17). The insulating resin substrate 103a is fixed to the reinforcing plate 101a through a detachable fixing material 102a, and a circuit pattern 104a on which a semiconductor chip is mounted is formed on the surface opposite to the surface on which the insulating resin substrate 103a is fixed. (FIG. 17- (1)). The insulating resin substrate 103a of the present invention is preferably a flexible film in order to fix itself to the reinforcing plate or to peel it off.
[0091]
The circuit pattern 104a is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. In addition, the metal used for the circuit pattern 104a is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Of these, copper that is inexpensive and excellent in electrical conductivity is preferable. Hereinafter, copper will be described as an example. The surface of the circuit pattern 104a may be roughened to an uneven surface of 0.2 to 3 μm as necessary.
[0092]
Prior to fixing to the reinforcing plate 101a, the insulating resin substrate 103a may be provided with a circuit pattern and an alignment mark on the surface to be fixed.
[0093]
The circuit pattern 104a formed on the surface opposite to the surface fixed after being fixed to the reinforcing plate 101a can be formed as a particularly high-precision pattern having a pitch of 40 μm or less.
[0094]
Next, the circuit pattern 104a on which the semiconductor chip is mounted is attached to another first reinforcing plate 201a through a fixing material 202a that can be peeled off (FIG. 17- (2)), and the first reinforcing plate described above. 101a and the peelable fixing material 102a are peeled off (FIG. 17- (3)).
[0095]
Next, the second single-layer circuit board is manufactured as follows (FIG. 18). The insulating resin substrate 103b is fixed on the reinforcing plate 101b via a fixing material 102b that can be peeled off. Then, the circuit pattern 104b is formed on the surface opposite to the surface on which the insulating resin substrate 103b is fixed (FIG. 18- (1)). At this time, the circuit pattern 104b is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. The surface of the circuit pattern 104b may be roughened to an uneven surface of 0.2 to 3 μm as necessary.
[0096]
Prior to fixing to the reinforcing plate 101b, the insulating resin substrate 103b may be provided with a circuit pattern and an alignment mark on the fixed surface.
[0097]
After forming the circuit pattern 104b, an insulating resin 109b is formed on the second single-layer circuit board (FIG. 18- (2)). At this time, the insulating resin is a material that can be bonded to the first circuit board. If it is liquid, it may be coated with a roll coater or the like, or if it is a sheet, it may be laminated. The insulating resin 109b is preferably a polyimide-based or epoxy-based thermosetting resin, having a peel strength of 0.6 kgf / cm or more with the circuit pattern and a peel strength of 0.8 kgf / cm with the insulating resin substrate. It is desirable to use the above.
[0098]
Next, the surface of the insulating resin 109b is bonded to the first single-layer substrate 103a (FIGS. 20 and 21- (1)). After joining the second single-layer circuit board, the reinforcing plate 101b and the peelable fixing material 102b on the second single-layer circuit board side are peeled off (FIG. 21- (2)).
[0099]
Then, another single layer substrate (FIG. 19) prepared in the same manner as the second single layer substrate is joined to the reinforcing plate peeling surface of the second single layer circuit substrate in the same manner (FIG. 21- (3 )). As described above, a necessary number of single-layer substrates are stacked by repeating the operation of bonding single-layer substrates.
[0100]
It should be noted that a thin semiconductor chip, an element such as a capacitor, or the like may be fabricated or mounted on the circuit pattern formed on each single-layer substrate described above as necessary. In this case, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip or a thin film capacitor with a narrow pitch terminal can be bonded with high accuracy, so that a highly accurate multilayer circuit board with built-in elements can be obtained.
[0101]
After stacking the necessary single layer substrates, via holes 805 are provided in the multilayer substrate (FIG. 21- (4)). A pad is formed on each single-layer substrate at a location where the via hole 805 is opened, and conduction of each layer can be obtained by conducting the via hole. Examples of the method for opening the via hole include a laser method and a drill method.
[0102]
Examples of a method for conducting the via hole include a method of filling the via hole with a conductive resin paste and a method of copper plating. Here, via holes are laminated in a lump after lamination, but via holes may be formed in the process of laminating each single-layer substrate, and the present invention is not limited to this. Other than this, as a preferable method for obtaining a high-density circuit pattern, (1) a method of providing a blind via hole for each single-layer substrate and plating the blind via hole with a conductive resin or solder; In addition, there is a method in which each single-layer substrate is provided with a filled via hole or via post filled with a conductive resin, plating, solder, or the like and laminated. After opening the via hole 805, a circuit pattern 804 is formed on the reinforcing plate peeling surface of the last laminated single-layer substrate (FIG. 22- (1)). At this time, the circuit pattern is preferably formed by a semi-additive method or a full additive method, but a subtractive method may be used. Thereafter, a solder resist layer 801 and a buffer layer 802 are provided on the external terminal (FIG. 22- (2)). When providing the terminals of the semiconductor chip mounting portion, the surface on the solder resist layer 801 side is fixed via the reinforcing plate 101d and the peelable fixing material 102d, and the reinforcing plate 202a and the peelable fixing material 201a are peeled off. This can be done (FIG. 22 (3)). Thereby, a highly accurate and fine multilayer wiring board can be formed. In addition, the semiconductor mounting side may be sealed with a mold resin or the like before the reinforcement plate 101d after the semiconductor chip is mounted. When the reinforcing plate 101d and the fixing material 102d are peeled off and the solder balls 603 are joined to the external terminals, a semiconductor package as shown in FIG. 23 is obtained.
(Embodiment 6)
An insulating resin substrate according to an embodiment of the present invention is fixed to a first reinforcing plate via a fixing material that can be peeled, and a circuit pattern on which a semiconductor chip is mounted is formed on the insulating resin substrate, and then a semiconductor An electronic component including a chip is mounted, then the circuit pattern surface is assembled to a fixed plate, the first reinforcing plate is peeled off, and then the side of the insulating resin substrate opposite to the circuit pattern surface on which the semiconductor chip is mounted An insulating resin is formed on the surface of the first single-layer circuit board comprising an insulating resin substrate fixed to the second reinforcing plate via a peelable fixing material and a circuit pattern formed on the insulating resin substrate. Single-layer circuit similar to the second single-layer circuit board that is bonded to each other, laminated by peeling the second reinforcing plate, and fixed to the reinforcing plate via a fixing material that can be similarly peeled Substrate bonding and compensation from the single-layer circuit board An example of a method for manufacturing a multilayer circuit board formed by laminating a single-layer circuit board up to an arbitrary number of layers by repeating peeling of the plate will be described below with reference to FIGS. Is not limited to this.
[0103]
The first single-layer substrate is manufactured as follows (FIG. 24). The insulating resin substrate 103a is fixed to the reinforcing plate 101a through a detachable fixing material 102a, and a circuit pattern 104a on which a semiconductor chip is mounted is formed on the surface opposite to the surface on which the insulating resin substrate 103a is fixed. (FIG. 24- (1)). That is, a very fine pattern is formed.
[0104]
The circuit pattern 104a is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. Further, the metal used for forming the circuit pattern is not particularly limited, and examples thereof include gold, silver, copper, and aluminum. Among them, copper that is inexpensive and excellent in electrical conductivity is preferable. Hereinafter, copper will be described as an example. The surface of the circuit pattern 104a may be roughened to an uneven surface of 0.2 to 3 μm as necessary.
[0105]
Prior to fixing to the reinforcing plate 101a, the insulating resin substrate 103a may be provided with a circuit pattern and an alignment mark on the surface to be fixed.
[0106]
The circuit pattern 104a formed on the surface opposite to the surface fixed after being fixed to the reinforcing plate 101a can be formed as a particularly high-precision pattern having a pitch of 40 μm or less. An example of the present invention is to provide a multilayer wiring board on which a particularly high-definition pattern is formed so that a semiconductor chip can be mounted on at least one surface.
[0107]
Next, terminals for mounting the semiconductor chip are formed on the circuit pattern 104a on which the semiconductor chip is mounted. A solder resist layer 501 is provided on the terminal portion, and a buffer metal layer 502 is provided on the external terminal surface (FIG. 24- (2)).
[0108]
And the semiconductor chip 601 is mounted in the state fixed to the reinforcement board 201 (FIG. 24- (3)). In this case, the dimensional accuracy of the multilayer circuit board is maintained by the reinforcing plate. Therefore, highly accurate dimensions and shapes can be maintained, and semiconductor chips with narrow pitch terminals can be bonded with high accuracy. Although FIG. 24- (3) shows a flip chip mounting form using solder, the mounting form is not limited to this.
[0109]
Next, a heat spreader 608 for heat radiation is formed on the back surface of the semiconductor chip (FIG. 24- (4)). In this case, the heat spreader is fixed using, for example, a film-like adhesive layer 607. The adhesive layer 607 is preferably an epoxy thermosetting adhesive film. As the adhesive layer 607, a prepreg such as FR4, FR5, or BT resin (bismaleimide / triazine resin) in which a glass cloth material is impregnated with a semi-cured epoxy resin may be used. The adhesive layer 607 is thicker than the semiconductor chip 601 and is not provided on the semiconductor chip 601 mounting portion. On the back surface of the semiconductor chip, heat is transferred to a heat spreader 608, which is a heat radiating plate, through a heat conductive paste 606 made of an organic material containing a large amount of metal powder. The heat spreader 608 can be used as a fixed plate. Next, the first reinforcing plate 101a and the peelable fixing material 102a are peeled off (FIG. 24- (5)).
[0110]
Next, the second single-layer circuit board is manufactured as follows (FIG. 25). The insulating resin substrate 103b is fixed on the reinforcing plate 101b via a fixing material 102b that can be peeled off. Then, a circuit pattern 104b is formed on the surface opposite to the surface on which the insulating resin substrate 103b is fixed (FIG. 25- (1)). At this time, the circuit pattern 104b is preferably produced by a semi-additive method or a full additive method, but a subtractive method may be used. The surface of the circuit pattern 104b may be roughened to an uneven surface of 0.2 to 3 μm as necessary.
[0111]
Prior to fixing to the reinforcing plate 101b, the insulating resin substrate 103b may be provided with a circuit pattern and an alignment mark on the fixed surface.
[0112]
After the formation of the circuit pattern 104b, an insulating resin layer 109b is formed on the second single-layer circuit board (FIG. 25- (2)). At this time, if it is liquid, it may be coated with a roll coater or the like, or if it is a sheet, it may be laminated. The insulating resin 109b is preferably a polyimide-based or epoxy-based thermosetting resin, having a peel strength of 0.6 kgf / cm or more with the circuit pattern and a peel strength of 0.8 kgf / cm with the insulating resin substrate. It is desirable to use the above.
[0113]
Next, the surface of the insulating resin 109b is bonded to the first single-layer substrate 103a (FIGS. 27 and 28- (1)). After the second single-layer circuit board is bonded, the reinforcing plate 101b and the peelable fixing material 102b on the second single-layer circuit board side are peeled off (FIG. 28- (2)).
[0114]
Then, another single layer substrate (FIG. 26) prepared in the same manner as the second single layer substrate is joined to the reinforcing plate peeling surface of the second single layer circuit substrate in the same manner (FIG. 29- (1 )). As described above, a necessary number of single-layer substrates are stacked by repeating the operation of bonding single-layer substrates.
[0115]
It should be noted that a thin semiconductor chip, an element such as a capacitor, or the like may be fabricated or mounted on the circuit pattern formed on each single-layer substrate described above as necessary. In this case, the dimensions of the multilayer circuit board are maintained by the reinforcing plate. Therefore, a highly accurate dimensional shape can be maintained, and a semiconductor chip or a thin film capacitor with a narrow pitch terminal can be bonded with high accuracy, so that a highly accurate multilayer circuit board with built-in elements can be obtained.
[0116]
After stacking the necessary single layer substrates, via holes 805 are provided in the multilayer substrate (FIG. 29- (2)). A pad is formed on each single-layer substrate at a location where the via hole 805 is opened, and conduction of each layer can be obtained by conducting the via hole. Examples of the method for opening the via hole include a laser method and a drill method.
[0117]
Examples of a method for conducting the via hole include a method of filling the via hole with a conductive resin paste and a method of copper plating. Here, via holes are laminated in a lump after lamination, but via holes may be formed in the process of laminating each single-layer substrate, and the present invention is not limited to this. Other than this, as a preferable method for obtaining a high-density circuit pattern, (1) a method of providing a blind via hole for each single-layer substrate and plating the blind via hole with a conductive resin or solder; In addition, there is a method in which each single-layer substrate is provided with a filled via hole or via post filled with a conductive resin, plating, solder, or the like and laminated. After the via hole 805 is opened, a circuit pattern 804 is formed on the reinforcing plate peeling surface of the last laminated single-layer substrate (FIG. 30- (1)). At this time, the circuit pattern is preferably formed by a semi-additive method or a full additive method, but a subtractive method may be used. Thereafter, a solder resist layer 801 and a buffer layer 802 are provided on the external terminal (FIG. 30- (2)). Thereby, a highly accurate and fine multilayer wiring board can be formed. When solder balls 603 are joined to the external terminals, a semiconductor package as shown in FIG. 31 is obtained.
[0118]
In the above embodiment, an example in which an insulating resin substrate is fixed to a reinforcing plate in advance, a circuit pattern is formed, this surface is fixed to another reinforcing plate, and multilayered on the opposite surface is illustrated. Using an example in which the insulating resin substrate is fixed to the reinforcing plate and multilayering is performed on the surface opposite to the surface fixed to the fixing plate or the insulating resin substrate is formed with a circuit pattern in advance. An example of fixing to a reinforcing plate and performing multilayering on the opposite surface can be implemented by applying the above-described embodiment.
[0119]
In Embodiments 4 to 6, the first single-layer circuit board is fixed to another first reinforcing plate, and then a circuit pattern is formed on the surface opposite to the fixed surface. An embodiment in which a circuit pattern is formed on both sides by applying the method of the present invention to a layer circuit board can also be said to be a preferred embodiment of the present invention.
[0120]
【The invention's effect】
In the present invention, an insulating resin layer is fixed to a reinforcing plate having excellent dimensional stability and flatness, and a fine circuit pattern is processed to be multi-layered. Alternatively, fine processing closer to the design value is possible by suppressing deformation due to external force such as pulling or twisting. In particular, the effect of improving the positional accuracy related to the alignment accuracy between the electrode pad of the electronic component and the circuit board pattern when connecting the electronic component such as a semiconductor chip is great.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a process of a first embodiment.
2 is a schematic cross-sectional view showing the process of Embodiment 1 (continuation of FIG. 1).
3 is a schematic cross-sectional view showing a case where a semiconductor chip is mounted on the multilayer substrate member manufactured in the process of Embodiment 1, and a schematic cross-sectional view showing a case where a solder ball is further mounted on an external terminal (continuation of FIG. 2).
4 is a schematic cross-sectional view showing a process of Embodiment 2. FIG.
5 is a schematic cross-sectional view showing the steps of Embodiment 2 (continued from FIG. 4).
6 is a schematic cross-sectional view showing a process of the second embodiment and a schematic cross-sectional view showing a case where a semiconductor chip is further mounted (continuation of FIG. 5).
7 is a schematic cross-sectional view showing a case where a semiconductor chip and solder balls are mounted on external terminals on the multilayer circuit board member manufactured in the process of Embodiment 2 (continuation of FIG. 6).
FIG. 8 is a schematic cross-sectional view showing a process of the third embodiment.
9 is a schematic cross-sectional view showing the process of Embodiment 3 (continuation of FIG. 8).
10 is a schematic cross-sectional view showing a manufacturing process of a first single-layer circuit board having external terminals in the process of Embodiment 4. FIG.
11 is a schematic cross-sectional view illustrating a manufacturing process of a second single-layer circuit board in the process of Embodiment 4. FIG.
12 is a schematic cross-sectional view of a single-layer circuit board manufactured in the same manner as the second single-layer circuit board in Embodiment 4. FIG.
13 is a schematic diagram showing a process of bonding a first single-layer substrate and a second single-layer substrate in Embodiment 4. FIG.
FIG. 14 is a schematic cross-sectional view showing steps after the step of bonding the first single-layer substrate and the second single-layer substrate in the fourth embodiment.
15 is a schematic cross-sectional view (continuation of FIG. 14) showing steps after the step of bonding the first single-layer substrate and the second single-layer substrate in Embodiment 4. FIG.
16 is a schematic cross-sectional view showing a case where a semiconductor chip is mounted on a multilayer circuit board member manufactured in the process of Embodiment 4, and a schematic cross-sectional view showing a case where a solder ball is further mounted on an external terminal (continuation of FIG. 15). .
17 is a schematic cross-sectional view showing a manufacturing process of the first single-layer circuit board in the process of Embodiment 5. FIG.
18 is a schematic cross-sectional view showing a manufacturing process of the second single-layer circuit board in the process of Embodiment 5. FIG.
19 is a schematic cross-sectional view of a single-layer circuit board manufactured by a method similar to that of a second single-layer circuit board in the process of Embodiment 5. FIG.
20 is a schematic diagram showing a process of bonding a first single-layer substrate and a second single-layer substrate in Embodiment 5. FIG.
FIG. 21 is a schematic cross-sectional view showing steps subsequent to the step of bonding the first single-layer substrate and the second single-layer substrate in the fifth embodiment.
22 is a schematic cross-sectional view showing a case where a semiconductor chip is further mounted on the multilayer circuit board member obtained after the process of joining the first single-layer board and the second single-layer board and the obtained multilayer circuit board member in Embodiment 5. FIG. FIG. (Continued from FIG. 21).
23 is a schematic cross-sectional view showing the case where a semiconductor chip and solder balls are mounted on external terminals on the multilayer circuit board member manufactured in the process of Embodiment 5 (continuation of FIG. 22).
24 is a schematic cross-sectional view showing a manufacturing step of the first single-layer circuit board in the step of Embodiment 6. FIG.
25 is a schematic cross-sectional view showing a manufacturing step of the second single-layer circuit board in the process of Embodiment 6. FIG.
26 is a schematic cross-sectional view of a single-layer circuit board manufactured by a method similar to that of a second single-layer circuit board in Embodiment 6. FIG.
27 is a schematic diagram showing a process of bonding a first single-layer substrate and a second single-layer substrate in Embodiment 6. FIG.
FIG. 28 is a schematic cross-sectional view showing steps after the step of bonding the first single layer substrate and the second single layer substrate in the sixth embodiment.
FIG. 29 is a schematic cross-sectional view showing the steps after the step of bonding the first single-layer substrate and the second single-layer substrate in Embodiment 6 (continuation of FIG. 28).
30 is a schematic cross-sectional view (continuation of FIG. 29) showing steps after the step of bonding the first single-layer substrate and the second single-layer substrate in Embodiment 6. FIG.
31 is a schematic cross-sectional view showing a case where solder balls are further mounted on external terminals to the multilayer circuit board member manufactured in the process of Embodiment 6 (continuation of FIG. 30).
FIG. 32 is a schematic cross-sectional view of a conventional build-up multilayer substrate.
[Explanation of symbols]
101, 201, 301, 101a, 101b, 101c, 101d, 201a: reinforcing plate
102, 202, 302, 102a, 102b, 102c, 102d, 202a: Releasable fixing material
103, 203, 103a, 103b, 103c: Insulating resin substrate or insulating resin layer
104, 204, 304, 104a, 104b, 104c, 804: circuit pattern
109b, 109c: Insulating resin
105, 205, 805: Via hole
501, 801: Solder resist
502, 802: Buffer metal layer (Ni, Au, etc.)
601: Flip mounting type semiconductor chip
602: Flip mounting solder ball
603: Solder ball for BGA
604: Underfill material for flip mounting
606: Heat transfer grease
607: Adhesive sheet
608: Heat spreader
701: Au wire
702: Wire bonding type semiconductor chip
703: Mold resin (fixing plate)
704: Ag adhesive for fixing a wire bonding type semiconductor chip
901: Glass epoxy core material of a conventional multilayer circuit board.
902a: Multilayer circuit layer on chip mounting side of conventional multilayer circuit board
902b: Multilayer circuit layer on the external terminal side of a conventional multilayer circuit board
a: Single-layer circuit board portion in Embodiments 4, 5, and 6
b: Single-layer circuit board portion in Embodiments 4, 5, and 6
c: Single-layer circuit board portion in Embodiments 4, 5, and 6

Claims (6)

絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、ビア導体を必要に応じて含む回路パターンを前記樹脂基板上に形成し、次いで、該回路パターンを有する絶縁樹脂基板の一面を剥離可能な固定用材料を介して第２の補強板で固定し、次いで第１の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板上の第２の補強板で固定した面の反対側の面上に形成し、該回路パターン上に（１）絶縁樹脂層を形成し、（２）ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法。An insulating resin substrate is fixed to the first reinforcing plate via a fixing material capable of being peeled off, and a circuit pattern including a via conductor as necessary is formed on the resin substrate, and then the insulating resin having the circuit pattern One surface of the substrate is fixed by a second reinforcing plate through a fixing material that can be peeled off, and then the first reinforcing plate is peeled and a circuit pattern including a via conductor as necessary is formed on the insulating resin substrate. (1) An insulating resin layer is formed on the circuit pattern, and (2) a circuit pattern including a via conductor as necessary is formed on the surface opposite to the surface fixed by the reinforcing plate of 2. A method for producing a multilayer circuit board, comprising: forming on a resin layer, repeating the steps (1) and (2) as many times as necessary to obtain a predetermined number of layers, and then peeling off the reinforcing plate. 絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンの形成された面を剥離可能な有機物を介して第２の補強板に固定し、次いで第１の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面の反対側の面に形成し、該回路パターン上に（１）絶縁樹脂層を形成し、（２）ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法。The insulating resin substrate is fixed to the first reinforcing plate via a fixing material that can be peeled, and after forming a circuit pattern on which the semiconductor chip is mounted on the insulating resin substrate, the surface on which the circuit pattern is formed is A circuit on which the semiconductor chip of the insulating resin substrate is mounted with a circuit pattern which is fixed to the second reinforcing plate via a peelable organic substance and then peels off the first reinforcing plate and includes via conductors as necessary. Formed on the surface opposite to the pattern surface, (1) an insulating resin layer is formed on the circuit pattern, and (2) a circuit pattern including a via conductor as necessary is formed on the insulating resin layer. A method of manufacturing a multilayer circuit board, wherein the steps (1) and (2) are repeated as many times as necessary to obtain a predetermined number of layers, and then the reinforcing plate is peeled off. 絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、次いで、前記補強板を剥離してから、ビア導体を必要に応じて含む回路パターンを前記半導体チップの実装される回路パターンの形成された面の反対側に形成し（１）絶縁樹脂層を形成し、（２）ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記（１）と（２）の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法。 An insulating resin substrate is fixed to a reinforcing plate through a fixing material that can be peeled off, a circuit pattern on which a semiconductor chip is mounted is formed on the insulating resin substrate, and then an electronic component including the semiconductor chip is mounted on the circuit pattern. The circuit pattern surface is assembled to a fixed plate, and then the reinforcing plate is peeled off, and then a circuit pattern including a via conductor as necessary is formed on the surface on which the semiconductor chip is mounted. (1) An insulating resin layer is formed on the opposite side, (2) A circuit pattern including a via conductor as necessary is formed on the insulating resin layer, and the steps (1) and (2) are performed. A method for producing a multilayer circuit board, which is repeated as many times as necessary to obtain a predetermined number of layers . 剥離可能な固定用材料を介して第１の補強板に固定された必要に応じてビア導体を含む回路パターンが形成された絶縁樹脂基板からなる第１の単層回路基板に、該回路パターンの側の面を剥離可能な固定用材料を介して別なる第２の補強板に固定して先の第１の補強板を剥離し、次いで（１）剥離可能な固定用材料を介して第３の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、（２）第３の補強板を剥離し、次いで、前記第２の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法。A first single-layer circuit board formed of an insulating resin substrate on which a circuit pattern including a via conductor is fixed to a first reinforcing plate as necessary via a peelable fixing material is provided on the first single-layer circuit board. The first surface of the first reinforcing plate is peeled off by fixing the side surface to another second reinforcing plate through a fixing material that can be peeled off, and then (1) the third through the fixing material that can be peeled off. A second single-layer circuit board composed of an insulating resin substrate fixed to the reinforcing plate and a circuit pattern including a via conductor formed on the insulating resin substrate as necessary, is bonded via an insulating resin; 2) The third reinforcing plate is peeled off, and then the necessary number of steps (1) and (2) are performed using another single-layer circuit board prepared in the same manner as the second single-layer circuit board. Repeatedly set the number of laminated layers, and then peeling the laminated substrate from the reinforcing plate Method of manufacturing a multilayer circuit board according to symptoms. 絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターン面を剥離可能な有機物を介して別なる第２の補強板に固定してから先の第１の補強板を剥離し、前記半導体チップの実装される回路パターンの形成された面の反対側の面に、次いで（１）剥離可能な固定用材料を介して第３の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、（２）第３の補強板を剥離し、次いで、前記第２の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記（１）と（２）の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法。The insulating resin substrate is fixed to the first reinforcing plate via a fixing material that can be peeled off, and a circuit pattern on which a semiconductor chip including a via conductor is mounted is formed on the insulating resin substrate as necessary. The circuit pattern surface is fixed to another second reinforcing plate via an organic material that can be peeled off, and then the first reinforcing plate is peeled off, opposite to the surface on which the circuit pattern on which the semiconductor chip is mounted is formed. A circuit pattern including (1) an insulating resin substrate fixed to the third reinforcing plate via a peelable fixing material and a via conductor formed on the insulating resin substrate, if necessary, on the side surface The second single-layer circuit board made of is bonded via an insulating resin, (2) the third reinforcing plate is peeled off, and then another single-layer circuit board prepared in the same manner as the second single-layer circuit board. Using the layer circuit board, the steps (1) and (2) are required. Repeatedly a predetermined number of layers, then, the production method of the multilayer circuit board, which comprises peeling the substrate that is the laminated from the reinforcing plate. 絶縁樹脂基板を剥離可能な固定用材料を介して第１の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、前記第１の補強板を剥離してから半導体チップの実装された回路パターン面の反対側の面に、次いで（１）剥離可能な固定用材料を介して第２の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第２の単層回路基板を絶縁性樹脂を介して接合し、（２）第２の補強板を剥離し、次いで、前記第２の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記（１）と（２）の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法。 The insulating resin substrate is fixed to the first reinforcing plate via a fixing material that can be peeled off, and a circuit pattern on which a semiconductor chip including a via conductor is mounted is formed on the insulating resin substrate as necessary. An electronic component including a semiconductor chip is mounted on a circuit pattern, the circuit pattern surface is assembled to a fixed plate, the first reinforcing plate is peeled off, and then the surface opposite to the circuit pattern surface on which the semiconductor chip is mounted. Then, (1) a second circuit pattern comprising an insulating resin substrate fixed to the second reinforcing plate through a peelable fixing material and a circuit pattern including a via conductor formed on the insulating resin substrate as necessary. The single-layer circuit board is joined via an insulating resin, (2) the second reinforcing plate is peeled off, and then another single-layer circuit board prepared in the same manner as the second single-layer circuit board is attached. Using the above procedures (1) and (2). Method of manufacturing a multilayer circuit board according to a predetermined number of layers repeated several.
JP2002304855A 2002-10-18 2002-10-18 Multilayer circuit board member and method for manufacturing multilayer circuit board Expired - Fee Related JP4211350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002304855A JP4211350B2 (en) 2002-10-18 2002-10-18 Multilayer circuit board member and method for manufacturing multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002304855A JP4211350B2 (en) 2002-10-18 2002-10-18 Multilayer circuit board member and method for manufacturing multilayer circuit board

Publications (3)

Publication Number Publication Date
JP2004140254A JP2004140254A (en) 2004-05-13
JP2004140254A5 JP2004140254A5 (en) 2005-12-02
JP4211350B2 true JP4211350B2 (en) 2009-01-21

Family

ID=32452159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002304855A Expired - Fee Related JP4211350B2 (en) 2002-10-18 2002-10-18 Multilayer circuit board member and method for manufacturing multilayer circuit board

Country Status (1)

Country Link
JP (1) JP4211350B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542260B (en) 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 Printed circuit board and method for manufacturing the same
KR101154700B1 (en) * 2010-12-24 2012-06-08 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
JP2012134544A (en) * 2012-03-09 2012-07-12 Nitto Denko Corp Solar cell substrate, solar cell element, solar cell module, and method for manufacturing solar cell substrate
JP2012247785A (en) * 2012-07-04 2012-12-13 Nitto Denko Corp Substrate for display element, and method for manufacturing the same
JP6000297B2 (en) * 2014-03-17 2016-09-28 聯致科技股▲フン▼有限公司 Package substrate
JP6455197B2 (en) * 2015-02-06 2019-01-23 凸版印刷株式会社 Wiring substrate, semiconductor device, and manufacturing method of semiconductor device
JP6628544B2 (en) 2015-10-07 2020-01-08 富士通株式会社 Manufacturing method of wiring board
CN114040565A (en) * 2021-11-15 2022-02-11 广东世运电路科技股份有限公司 PCB processing method, PCB processing equipment and computer readable storage medium

Also Published As

Publication number Publication date
JP2004140254A (en) 2004-05-13

Similar Documents

Publication Publication Date Title
KR100694251B1 (en) Printed Circuit Board and Method of Producing the Same
US9040832B2 (en) Wiring substrate and method of manufacturing the same
US7173322B2 (en) COF flexible printed wiring board and method of producing the wiring board
KR100688823B1 (en) Manufacturing method of high density PCB
JP2007287953A (en) Circuit board and its production method
JP4211350B2 (en) Multilayer circuit board member and method for manufacturing multilayer circuit board
JP2008300881A (en) Member for circuit board and manufacturing method for electronic component mounting circuit board using the same
JP2004319660A (en) Member for circuit board, and method of manufacturing circuit board
JP2002076185A (en) Circuit board device and its manufacturing method
JP2008243899A (en) Circuit board and manufacturing method thereof
JP2003209342A (en) Circuit board and method for manufacturing the same
JP4178869B2 (en) Circuit board member and circuit board manufacturing method
JP2006013030A (en) Member for circuit board and its manufacturing method
JP4075652B2 (en) Manufacturing method of semiconductor device
JP4314834B2 (en) Circuit board manufacturing method and circuit board member
JP4158659B2 (en) Manufacturing method of electronic component mounting circuit board
JP3444787B2 (en) Film carrier tape for mounting electronic components and method of manufacturing film carrier tape for mounting electronic components
JP4211413B2 (en) Circuit board components
JP2003101193A (en) Production method for circuit board
JP4345464B2 (en) Method for manufacturing circuit board member to which electronic component is bonded
JP4135375B2 (en) Circuit board member and circuit board manufacturing method
JP4770095B2 (en) Manufacturing method of multilayer wiring board
JP2005079375A (en) Circuit board member, and method of manufacturing the same
JP4080681B2 (en) Film carrier tape for mounting electronic parts and manufacturing method thereof
JP2005142267A (en) Substrate loaded with semiconductor-chip and semiconductor package and manufacturing method for these substrate and package

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees