JP4210248B2 - Parallel wiring of integrated circuits - Google Patents
Parallel wiring of integrated circuits Download PDFInfo
- Publication number
- JP4210248B2 JP4210248B2 JP2004250306A JP2004250306A JP4210248B2 JP 4210248 B2 JP4210248 B2 JP 4210248B2 JP 2004250306 A JP2004250306 A JP 2004250306A JP 2004250306 A JP2004250306 A JP 2004250306A JP 4210248 B2 JP4210248 B2 JP 4210248B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parallel
- differential line
- differential transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、差動線路を用いた集積回路の並走配線に関する。 The present invention relates to a parallel wiring of an integrated circuit using a differential line.
ＬＳＩはスケーリング則を指導原理とした微細化・高集積化によって、高性能化・高機能化を実現し、現代ＩＴネットワーク社会のハードウェアのすべての信号処理を担っている。高性能プロセッサでは、クロック周波数はＧＨｚを越え、チップサイズもｃｍオーダーとなっている。ひとつのチップには１億個ものＭＯＳトランジスタが集積されており、集積回路の性能は個々のＭＯＳトランジスタの特性向上ばかりでなく、むしろ個々のトランジスタ間を接続する配線技術が回路性能を律速してきている。 LSIs achieve high performance and high functionality through miniaturization and high integration based on the scaling law as the guiding principle, and are responsible for all hardware signal processing in the modern IT network society. In a high-performance processor, the clock frequency exceeds GHz and the chip size is in the cm order. 100 million MOS transistors are integrated in one chip, and the performance of the integrated circuit is not only improving the characteristics of the individual MOS transistors, but rather the wiring technology connecting the individual transistors has limited the circuit performance. Yes.
これまでのＬＳＩ配線設計は、金属配線を抵抗とコンデンサで構成されるＲＣ集中定数回路で表せるものとして取り扱ってきたが、近年、ＬＳＩの高周波化により、配線のインダクタンス成分が無視できなくなっている。そのため、ＲＣ集中定数回路として長距離配線を設計することが原理的に困難になりつつある。 Until now, LSI wiring design has dealt with that metal wiring can be represented by an RC lumped constant circuit composed of a resistor and a capacitor, but in recent years, due to the higher frequency of LSI, the inductance component of the wiring cannot be ignored. Therefore, in principle, it is becoming difficult to design a long-distance wiring as an RC lumped constant circuit.
まさに、長距離配線が回路全体の性能を律速している状況にあり、この配線遅延低減のために、低抵抗金属Ｃｕと低誘電率（ｌｏｗ−ｋ）層間絶縁膜の導入が盛んに検討されている。これは長距離配線を分割して、リピータを挿入してあたかもＲＣ集中定数回路として取り扱えるようにしていることに立脚している。しかし、リピータ数の増加による回路面積、消費電力増加が顕在化してきている。 Exactly, long-distance wiring is controlling the performance of the entire circuit, and in order to reduce this wiring delay, the introduction of low-resistance metal Cu and a low dielectric constant (low-k) interlayer insulating film has been actively studied. ing. This is based on the fact that long distance wiring is divided and a repeater is inserted so that it can be handled as an RC lumped constant circuit. However, an increase in circuit area and power consumption due to an increase in the number of repeaters has become apparent.
本来、信号周波数がＧＨｚ、線路長がｃｍになった場合、配線のインダクタンス成分は無視できないためＲＣ集中定数回路として取り扱うことはできず、信号伝送は電磁波伝送として考え、配線を伝送線路として設計することが不可欠である。 Originally, when the signal frequency is GHz and the line length is cm, the inductance component of the wiring cannot be ignored and cannot be handled as an RC lumped constant circuit. The signal transmission is considered as electromagnetic wave transmission, and the wiring is designed as a transmission line. It is essential.
一般的に伝送線路は、信号線とグラウンドからなる不平衡伝送線路と、２本の信号線（グラウンドを有する構造もある）からなる差動伝送線路の２種類に分類できる。不平衡伝送線路と比較して差動伝送線路は、コモンモード・ノイズがキャンセル可能であるため、クロストーク耐性に優れている。差動伝送線路構造としては、配線構造の違いから以下の様に分類可能である。 In general, transmission lines can be classified into two types: unbalanced transmission lines composed of signal lines and ground, and differential transmission lines composed of two signal lines (some structures have grounds). Compared to the unbalanced transmission line, the differential transmission line is superior in crosstalk resistance because common mode noise can be canceled. The differential transmission line structure can be classified as follows based on the difference in wiring structure.
（ｉ）スタックト・ペアライン （ii）コプレナー・ライン （iii）マイクロストリップ・ライン （iv）ストリップ・ライン
ＬＳＩ内の並走配線は近接した多くの長距離配線で構成されており、配線遅延とクロストークの問題が顕在化している。差動伝送線路をＬＳＩ内の並走配線に導入することにより、配線遅延とクロストークが改善できる。現在、ボード上の並走配線は差動伝送線路を水平方向に並べることで実現されている。しかし、ＬＳＩ内に並走配線を設計する場合、ボードと比較して配線設計の点で考慮すべき問題点が多いため、ＬＳＩ独自の並走配線設計方法が必要となってくる。例えば、ＬＳＩ内では配線寸法が小さく、配線の抵抗損成分が無視できない。配線設計の自由度が低いため、構造自体の制限が大きいといった問題がある。集積度を向上させるために配線間距離を狭くした場合、並走配線ではディファレンシャルモード・ノイズが差動配線間のクロストークとして問題になる。（i）〜（iv）の差動伝送線路を用いた並走配線においては、ディファレンシャルモード・ノイズによるクロストークと差動配線間距離の間にはトレードオフの関係が成立する。
上述した配線構造の差動伝送線路を用いた並走配線には、ＬＳＩ内で設計した場合に以下のような問題点が挙げられる。 The parallel wiring using the differential transmission line having the above-described wiring structure has the following problems when designed in an LSI.
ａ）クロストークと配線面積の間にトレードオフの関係がある。：上記（ｉ）〜（iv）
ｂ）特性インピーダンスと配線抵抗の間にトレードオフの関係がある。：上記（ｉ）, (iii), (iv)
ｃ）対になる各配線を互いに接触しないよう水平方向に曲げると、各配線の長さが異なってしまう。これにより、モード変換（差動成分が同相成分に変わる）が生じる。：上記（ii）〜（iv）
ｄ）グラウンドプレーンとして１層必要となるため、配線面積・コストが増大する。：上記（iii），（iv）
このように従来の差動伝送線路では、並走配線を構築する場合、クロストーク、配線面積、特性インピーダンス、損失、曲げ、およびコストの問題を満足することはできないといった状況にある。
a) There is a trade-off relationship between crosstalk and wiring area. : (I) to (iv) above
b) There is a trade-off relationship between characteristic impedance and wiring resistance. : Above (i), (iii), (iv)
c) If the wirings in a pair are bent in the horizontal direction so as not to contact each other, the lengths of the wirings are different. This causes mode conversion (differential component changes to in-phase component). : (Ii) to (iv) above
d) Since one layer is required as a ground plane, the wiring area and cost increase. : Above (iii), (iv)
As described above, the conventional differential transmission line cannot satisfy the problems of crosstalk, wiring area, characteristic impedance, loss, bending, and cost when the parallel wiring is constructed.
本発明の目的は、クロストーク耐性に優れた集積回路の並走配線を提供することにある。 An object of the present invention is to provide a parallel wiring of an integrated circuit excellent in crosstalk resistance.
本発明の一態様の集積回路の並走配線は、基準方向に並設された複数の差動線路からなる並走配線であって、前記各差動線路はほぼ平行な二つの配線からなり、前記二つの配線は前記基準方向に対して斜め方向に対向する位置関係をなす。 The parallel wiring of the integrated circuit of one embodiment of the present invention is a parallel wiring composed of a plurality of differential lines arranged in parallel in the reference direction, and each of the differential lines is composed of two substantially parallel wirings, The two wirings have a positional relationship facing each other in an oblique direction with respect to the reference direction.
本発明の他の態様の集積回路の並走配線は、基準方向に並設されたほぼ平行な二つの配線からなる少なくとも１つの第１の差動線路と、前記基準方向に並設されたほぼ平行な二つの配線からなる少なくとも１つの第２の差動線路と、を備え、前記第１の差動線路の一方の配線と該一方の配線に隣接する前記第２の差動線路の一方の配線とが前記基準方向に対して斜め方向に対向する位置関係をなす。 The parallel wiring of the integrated circuit according to another aspect of the present invention includes at least one first differential line composed of two substantially parallel wirings arranged in parallel in the reference direction and substantially the same in the reference direction. At least one second differential line composed of two parallel wires, and one wire of the first differential line and one of the second differential lines adjacent to the one wire The wiring is in a positional relationship opposite to the reference direction in an oblique direction.
本発明によれば、クロストーク耐性に優れた集積回路の並走配線を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the parallel wiring of the integrated circuit excellent in crosstalk tolerance can be provided.
以下、実施の形態を図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
（第１の実施の形態）
ＬＳＩ（大規模集積回路）内の並走配線において広帯域幅のデータ伝送を行うには、高速な信号を伝達する並走配線技術の確立が必要不可欠である。並走配線に伝送線路を用いることで高速な信号伝送が可能となるが、ＬＳＩ内にグラウンドを作成する場合、抵抗値が非常に大きくなるため、理想的なグラウンドを作成することは困難である。そのため本実施の形態では、グラウンドを必ずしも必要としない差動伝送線路構造を考える。
(First embodiment)
Establishing parallel wiring technology that transmits high-speed signals is indispensable for data transmission with a wide bandwidth in parallel wiring in an LSI (Large Scale Integrated Circuit). High-speed signal transmission is possible by using a transmission line for parallel wiring, but when creating a ground in an LSI, the resistance value becomes very large, making it difficult to create an ideal ground. . Therefore, in the present embodiment, a differential transmission line structure that does not necessarily require ground is considered.
差動伝送線路を用いた並走配線を設計する場合、上述したようにクロストークと配線面積（配線占有率）が問題となる。クロストークは、配線間の誘導性、容量性の結合によって生じる。これらの結合強度は、配線間の距離にほぼ反比例する。差動伝送線路を構成する２つの配線間では信号の位相差が１８０度であるため、２つの配線に対して等距離にある点ではクロストークがゼロになる。 When designing parallel wiring using differential transmission lines, crosstalk and wiring area (wiring occupancy) are problematic as described above. Crosstalk is caused by inductive and capacitive coupling between wirings. These coupling strengths are almost inversely proportional to the distance between the wirings. Since the signal phase difference is 180 degrees between the two wirings constituting the differential transmission line, the crosstalk becomes zero at a point equidistant from the two wirings.
また、攻撃配線が差動伝送線路の各配線に対して等距離にある場合、攻撃配線から差動伝送線路の各配線へのクロストークは同相となる。この場合、差動伝送線路上の同相ノイズは、差動回路で除去可能である。 In addition, when the attack wiring is equidistant with respect to each wiring of the differential transmission line, the crosstalk from the attack wiring to each wiring of the differential transmission line is in phase. In this case, the common-mode noise on the differential transmission line can be removed by the differential circuit.
本実施の形態では、差動伝送線路の配線構造の縦断面において、対になる配線同士を斜め方向（斜向かい）に配置すること、または各差動伝送線路を互い違いに配置することで、耐クロストーク性能が良く配線面積の小さい並走配線を実現する。 In the present embodiment, in the longitudinal section of the wiring structure of the differential transmission line, the wirings to be paired are arranged in an oblique direction (diagonally), or each differential transmission line is arranged in a staggered manner. Realizes parallel wiring with good crosstalk performance and small wiring area.
図１は、第１の実施の形態に係る差動伝送線路を用いた並走配線構造を示す縦断面図であり、ダイアゴナル・ペアライン（Ｄｉａｇｏｎａｌ−ｐａｉｒ ｌｉｎｅ）を示している。 FIG. 1 is a longitudinal sectional view showing a parallel wiring structure using a differential transmission line according to the first embodiment, and shows a diagonal-pair line.
図１に示す差動伝送線路Ｌ１、Ｌ２、Ｌ３は、ＬＳＩ内のＳｉ（シリコン）基板２０上に水平方向へ並べて設けられている。差動伝送線路Ｌ１、Ｌ２、Ｌ３は、それぞれ対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂからなり、各差動伝送線路の信号配線同士は水平方向（基準方向）に対して斜め方向に向かい合う位置関係をなす対角構造となっている。各差動伝送線路の配線間にはＩＬＤ（層間絶縁膜）１０が設けられている。
The differential transmission lines L1, L2, and L3 shown in FIG. 1 are arranged in a horizontal direction on a Si (silicon)
各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂは、アルミニウム等の金属からなり、ＩＬＤ１０はＳｉＯ２等からなる。なお、水平方向へ並ぶ信号配線Ｌ１ａ，Ｌ２ａ，Ｌ３ａを含む層をＭ３層、ＩＬＤ１０をＩＬＤ層、水平方向へ並ぶ信号配線Ｌ１ｂ，Ｌ２ｂ，Ｌ３ｂを含む層をＭ２層と称す。
Each signal wiring L1a, L1b, L2a, L2b, L3a, L3b is made of a metal such as aluminum, and the
図２の（ａ），（ｂ）は、従来例と本第１の実施の形態に係る差動伝送線路を比較するための縦断面図であり、（ａ）は従来のコプレナーライン（Ｃｏ−ｐｌａｎａｒ ｌｉｎｅ）、（ｂ）は本第１の実施の形態によるダイアゴナル・ペアラインの差動伝送線路を示している。なお、図２の（ａ），（ｂ）のＭ３層の各信号配線の厚さは約０．９μｍ、ＩＬＤ層の厚さは約１μｍ、Ｍ２層の各信号配線の厚さは約０．６μｍである。 FIGS. 2A and 2B are longitudinal sectional views for comparing the conventional example and the differential transmission line according to the first embodiment. FIG. 2A shows a conventional coplanar line (Co -Planar line), (b) shows a diagonal pair line differential transmission line according to the first embodiment. 2A and 2B, the thickness of each signal wiring of the M3 layer is about 0.9 μm, the thickness of the ILD layer is about 1 μm, and the thickness of each signal wiring of the M2 layer is about 0. 6 μm.
図２の（ａ）に示すコプレナーラインは、信号配線が無損失で差動インピーダンスＺdiffが１００Ωとなる場合、配線幅Ｗと配線間距離ｄとの関係が下表１に示すようになる。配線幅Ｗは１μｍから２０μｍまでを示している。なお、配線幅Ｗを一定として配線間距離ｄを変えることによりＺdiffを調整できる。 In the coplanar line shown in FIG. 2A, when the signal wiring is lossless and the differential impedance Z diff is 100Ω, the relationship between the wiring width W and the inter-wiring distance d is as shown in Table 1 below. . The wiring width W is from 1 μm to 20 μm. The Z diff can be adjusted by changing the inter-wiring distance d while keeping the wiring width W constant.
また、図２の（ｂ）に示すダイアゴナル・ペアラインは、信号配線が無損失で差動インピーダンスＺdiffが１００Ωとなる場合、配線幅Ｗと配線間距離ｄとの関係が下表２に示すようになる。この場合も、配線幅Ｗを一定として配線間距離ｄを変えることによりＺdiffを調整できる。 2B shows the relationship between the wiring width W and the inter-wiring distance d when the signal wiring is lossless and the differential impedance Z diff is 100Ω. It becomes like this. Also in this case, Z diff can be adjusted by changing the inter-wiring distance d while keeping the wiring width W constant.
図３は、結合係数の計算法を示す縦断面図である。差動伝送線路はコモンモード雑音を打ち消すことができる。しかし、攻撃配線と各信号配線との間の結合強度が異なると、攻撃配線からの雑音は差動伝送線路の信号配線に影響を与える。図３に示すように攻撃配線ＬＡを任意の位置に置くことで、攻撃配線ＬＡと差動伝送線路Ｌ１との間の結合係数を計算する。結合係数Ｋは、下式（１）のように定義される。 FIG. 3 is a longitudinal sectional view showing a method for calculating the coupling coefficient. The differential transmission line can cancel common mode noise. However, if the coupling strength between the attack wiring and each signal wiring is different, the noise from the attack wiring affects the signal wiring of the differential transmission line. As shown in FIG. 3, by placing the attack wiring LA at an arbitrary position, the coupling coefficient between the attack wiring LA and the differential transmission line L1 is calculated. The coupling coefficient K is defined as the following formula (1).
ここで、Ｍは相互インダクタンスであり、ＬlineとＬaggressorは、それぞれ差動伝送線路と攻撃配線の自己インダクタンスである。結合係数の導出には、２次元電磁界シミュレータ（Ａｎｓｏｆｔ社、２Ｄ ｅｘｔｒａｃｔｏｒ）を用いる。 Here, M is a mutual inductance, and L line and Laggressor are self-inductances of the differential transmission line and the attack wiring, respectively. A two-dimensional electromagnetic simulator (Ansoft, 2D extractor) is used for deriving the coupling coefficient.
図４の（ａ），（ｂ），（ｃ）は、図３の計算法を用いて計算した従来例と本第１の実施の形態に係る差動伝送線路と攻撃配線の間の結合係数の分布を示す画像であり、（ａ）は従来のコプレナーライン、（ｂ）は本第１の実施の形態による第１のダイアゴナル・ペアライン、（ｃ）は本第１の実施の形態による第２のダイアゴナル・ペアラインの分布を示している。 (A), (b), and (c) of FIG. 4 are coupling coefficients between the conventional example calculated using the calculation method of FIG. 3 and the differential transmission line and the attack wiring according to the first embodiment. (A) is a conventional coplanar line, (b) is a first diagonal pair line according to the first embodiment, and (c) is according to the first embodiment. The distribution of the second diagonal pair line is shown.
これらの差動伝送線路は、信号配線が無損失で差動インピーダンスＺdiffが１００Ωとなるように設計されており、長距離配線特性に優れている。各信号配線（Ｓ１，Ｓ２）の配線幅Ｗは４μｍである。図４の（ａ），（ｂ），（ｃ）では結合強度が濃淡で示されている。結合係数は、差動伝送線路と攻撃配線との間の距離が長くなるほど小さくなる。 These differential transmission lines are designed such that the signal wiring is lossless and the differential impedance Z diff is 100Ω, and is excellent in long-distance wiring characteristics. The wiring width W of each signal wiring (S1, S2) is 4 μm. In (a), (b), and (c) of FIG. 4, the coupling strength is shown by shading. The coupling coefficient decreases as the distance between the differential transmission line and the attack wiring increases.
図４の（ｂ），（ｃ）において、ＩＬＤ（層間絶縁膜）の厚さＤILDは、それぞれ１μｍと３μｍである。Ｓｉ−ＣＭＯＳプロセスで実現可能な層間絶縁膜を考えると、厚さが配線膜厚と同程度から数倍程度（０．０１〜５０μｍ、例えば３μｍ）のＩＬＤが実現可能である。図４の（ｃ）に示す厚いＩＬＤの場合、図４の（ｂ）に示す薄いＩＬＤの場合に比べて、垂直方向の結合係数は小さくなる。図４の（ｂ）におけるＢ点と図４の（ｃ）におけるＣ点の結合係数は、それぞれ約０．２と約０．０５である。 4B and 4C, the thickness D ILD of the ILD (interlayer insulating film) is 1 μm and 3 μm, respectively. Considering an interlayer insulating film that can be realized by the Si-CMOS process, it is possible to realize an ILD whose thickness is approximately the same as the wiring film thickness or several times (0.01 to 50 μm, for example, 3 μm). In the case of the thick ILD shown in FIG. 4C, the coupling coefficient in the vertical direction is smaller than that in the case of the thin ILD shown in FIG. The coupling coefficients at point B in FIG. 4B and point C in FIG. 4C are about 0.2 and about 0.05, respectively.
図５の（ａ），（ｂ），（ｃ）は、従来例と本第１の実施の形態に係る差動伝送線路を用いた並走配線構造を示す縦断面図であり、（ａ）は従来のコプレナーライン（ＴｙｐｅＡ）、（ｂ）は本第１の実施の形態による第１のダイアゴナル・ペアライン（ＴｙｐｅＢ）、（ｃ）は本第１の実施の形態による厚いＩＬＤを介する第２のダイアゴナル・ペアライン（ＴｙｐｅＢ’）を示している。図５の（ａ），（ｂ），（ｃ）に示す各差動伝送線路Ｌ１、Ｌ２、Ｌ３の間には、水平方向にｇμｍの間隔が設けられている。対になる各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂは、差動の信号を送信する。 (A), (b), (c) of FIG. 5 is a longitudinal sectional view showing a parallel wiring structure using a conventional example and the differential transmission line according to the first embodiment. Is a conventional coplanar line (Type A), (b) is a first diagonal pair line (Type B) according to the first embodiment, and (c) is a first through a thick ILD according to the first embodiment. 2 shows diagonal pair lines (Type B ′). Between the differential transmission lines L1, L2, and L3 shown in FIGS. 5A, 5B, and 5C, an interval of g μm is provided in the horizontal direction. Each pair of signal lines L1a, L1b, L2a, L2b, L3a, and L3b transmits a differential signal.
図６は、図５の（ａ），（ｂ），（ｃ）に示した各並走配線構造における差動伝送線路間の距離と結合係数の関係を示す図である。図６では、結合係数Ｋを差動伝送線路間の距離ｇの関数として示している。なお、回路のノイズマージンを５％とした場合には、クロストークの評価指標として結合係数Ｋ＜０．１が要求される。この結合係数「０．１」を規定値と称す。すなわち、この規定値はノイズマージンにより決まる。 FIG. 6 is a diagram showing the relationship between the distance between the differential transmission lines and the coupling coefficient in each parallel wiring structure shown in (a), (b), and (c) of FIG. In FIG. 6, the coupling coefficient K is shown as a function of the distance g between the differential transmission lines. When the noise margin of the circuit is 5%, a coupling coefficient K <0.1 is required as a crosstalk evaluation index. This coupling coefficient “0.1” is referred to as a specified value. That is, this specified value is determined by the noise margin.
図６から分かる通り、ＴｙｐｅＢ’のように、ＬＳＩプロセスで作成可能な範囲内においてＩＬＤを厚くすることにより、差動伝送線路間の結合係数を小さくすることができる。ここで、Ｋ＜０．１を満たす並走配線間隔（例えば、差動伝送線路Ｌ１の信号配線Ｌ１ａ左端と差動伝送線路Ｌ２の信号配線Ｌ２ａ左端との距離）は、ＴｙｐｅＡでは１４．７μｍ以上、ＴｙｐｅＢでは１３．４μｍ以上、ＴｙｐｅＢ’では６．８μｍ以上となる。この場合、図５の（ｃ）では、例えば差動伝送線路Ｌ３の信号配線Ｌ３ａは、この信号配線Ｌ３ａに隣接する差動伝送線路Ｌ２との間の結合係数Ｋが０．１未満である位置に設けられる。なお、並走配線構造における各並走配線間隔は、必ずしも一定である必要はない。 As can be seen from FIG. 6, the coupling coefficient between the differential transmission lines can be reduced by increasing the thickness of the ILD within a range that can be created by the LSI process as in Type B '. Here, the parallel wiring interval satisfying K <0.1 (for example, the distance between the left end of the signal line L1a of the differential transmission line L1 and the left end of the signal line L2a of the differential transmission line L2) is 14.7 μm or more in Type A. In Type B, it is 13.4 μm or more, and in Type B ′, it is 6.8 μm or more. In this case, in FIG. 5C, for example, a position where the coupling coefficient K between the signal line L3a of the differential transmission line L3 and the differential transmission line L2 adjacent to the signal line L3a is less than 0.1. Is provided. In addition, each parallel wiring space | interval in a parallel wiring structure does not necessarily need to be constant.
図７は、アイパターン（Ｅｙｅ−ｐａｔｔｅｒｎ）をシミュレーションする装置の構成を示す図である。図７において、ランダム信号源１は１００Ωの抵抗２を介して差動伝送線路特性を表す差動Ｓパラメータ（Differential S-parameter）３に接続されており、さらに差動Ｓパラメータ３は１００Ωの抵抗４に接続されている。
FIG. 7 is a diagram illustrating a configuration of an apparatus for simulating an eye pattern. In FIG. 7, the
アイパターンをシミュレーションするために、まず、３次元電磁界シミュレータ（ＣＳＴ社、ＭＷ−Ｓｔｕｄｉｏ）を用いて、本第１の実施の形態によるダイアゴナル・ペアラインの各信号配線の差動Ｓパラメータを求める。この差動Ｓパラメータを図７の差動Ｓパラメータ３とし、ランダム信号源１から、立ち上がり時間を周期の５％としたパルス波を出力する。そして、シミュレーションされる点Ｃのアイパターンを回路シミュレータ（ＡＤＳ：Ａｄｖａｎｃｅｄ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍ、Ａｇｉｌｅｎｔ社）で求める。
In order to simulate the eye pattern, first, a differential S parameter of each signal wiring of the diagonal pair line according to the first embodiment is obtained using a three-dimensional electromagnetic field simulator (CST, MW-Studio). . This differential S parameter is set to the differential S parameter 3 in FIG. 7, and a pulse wave having a rise time of 5% of the cycle is output from the
図８の（ａ），（ｂ），（ｃ）は、差動Ｓパラメータ３が示す伝送線路の長さＬが１ｃｍである場合の時間領域波形（Time Domain Waveform）を示す図である。図８の（ａ），（ｂ），（ｃ）は、それぞれ図７に示すＡ，Ｂ，Ｃ点における時間領域波形を示している。 (A), (b), and (c) of FIG. 8 are diagrams showing time domain waveforms when the transmission line length L indicated by the differential S parameter 3 is 1 cm. (A), (b), and (c) of FIG. 8 show time domain waveforms at points A, B, and C shown in FIG. 7, respectively.
図９の（ａ），（ｂ）は、差動Ｓパラメータ３が示す伝送線路の長さＬが１ｃｍである場合の図７に示すＣ点におけるアイパターンを示す図であり、（ａ）は信号周波数ｆが１０ＧＨｚである場合、（ｂ）は信号周波数ｆが２０ＧＨｚである場合を示している。これらのアイパターンは図８の（ｃ）に示す時間領域波形から導出される。信号周波数ｆ＝２０［ＧＨｚ］以下においてアイ（ｅｙｅ）が開いていることが分かる。なお、信号周波数が２０ＧＨｚであれば、４０Ｇｂｐｓの広帯域幅が得られる。 (A), (b) of FIG. 9 is a figure which shows the eye pattern in C point shown in FIG. 7 when the length L of the transmission line which the differential S parameter 3 shows is 1 cm, (a) When the signal frequency f is 10 GHz, (b) shows the case where the signal frequency f is 20 GHz. These eye patterns are derived from the time domain waveform shown in FIG. It can be seen that the eye is open at a signal frequency f = 20 [GHz] or less. If the signal frequency is 20 GHz, a wide bandwidth of 40 Gbps can be obtained.
図１０の（ａ），（ｂ）は、ＬＳＩ内の４０Ｇｂｐｓの８ビット並走配線構造を示す図であり、（ａ）は従来のコプレナーライン、（ｂ）は本第１の実施の形態によるダイアゴナル・ペアラインを示している。従来のコプレナーラインで並走配線を構築する場合、差動伝送線路間の距離ｇは２．５μｍとなり並走配線幅（配線面積）が１１５．１μｍ必要となる。これに対して、本第１の実施の形態によるダイアゴナル・ペアラインを用いた場合は、ｇは−３．８μｍ、並走配線幅が５８．２μｍとなり、並走配線幅を５０％削減することができる。さらに、層間絶縁膜の厚いダイアゴナル・ペアラインを用いることで、広帯域幅で低クロストークな並走配線の実現が可能となる。 FIGS. 10A and 10B are diagrams showing a 40 Gbps 8-bit parallel wiring structure in an LSI, where FIG. 10A is a conventional coplanar line, and FIG. 10B is the first embodiment. Shows a diagonal pair line. When a parallel wiring is constructed using a conventional coplanar line, the distance g between the differential transmission lines is 2.5 μm, and the parallel wiring width (wiring area) is required to be 115.1 μm. On the other hand, when the diagonal pair line according to the first embodiment is used, g is −3.8 μm, the parallel wiring width is 58.2 μm, and the parallel wiring width is reduced by 50%. Can do. Furthermore, by using a diagonal pair line having a thick interlayer insulating film, it is possible to realize a parallel wiring having a wide bandwidth and low crosstalk.
図１１は、本第１の実施の形態に係る差動伝送線路を用いた並走配線構造の変形例を示す縦断面図であり、ダイアゴナル・ペアライン（Ｄｉａｇｏｎａｌ−ｐａｉｒ ｌｉｎｅ）を示している。 FIG. 11 is a longitudinal sectional view showing a modification of the parallel wiring structure using the differential transmission line according to the first embodiment, and shows a diagonal-pair line.
図１１に示す差動伝送線路Ｌ１、Ｌ２、Ｌ３は、ＬＳＩ内のＳｉ基板２０上に垂直方向へ並べて設けられている。差動伝送線路Ｌ１、Ｌ２、Ｌ３は、それぞれ対をなす信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂからなり、各差動伝送線路の信号配線同士は垂直方向（基準方向）に対して相互に斜向かいの位置関係をなす対角構造をなしている。各差動伝送線路の配線間、および各差動伝送線路間にはＩＬＤ（層間絶縁膜）が設けられている。各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂは、アルミニウム等の金属からなり、ＩＬＤはＳｉＯ２等からなる。
The differential transmission lines L1, L2, and L3 shown in FIG. 11 are provided side by side in the vertical direction on the
図１１では、例えば差動伝送線路Ｌ２の信号配線Ｌ２ａは、この信号配線Ｌ２ａに隣接する差動伝送線路Ｌ１との間の結合係数Ｋが０．１未満である位置に設けられる。 In FIG. 11, for example, the signal line L2a of the differential transmission line L2 is provided at a position where the coupling coefficient K between the signal line L2a and the differential transmission line L1 adjacent to the signal line L2a is less than 0.1.
（第２の実施の形態）
図１２の（ａ），（ｂ）は、本第２の実施の形態に係る差動伝送線路を用いた並走配線構造を示す縦断面図であり、（ａ）はスタックト・ペアライン（Ｓｔａｃｋｅｄ−ｐａｉｒ ｌｉｎｅ）、（ｂ）はコプレナーライン（Ｃｏ−ｐｌａｎａｒ ｌｉｎｅ）を示している。
(Second Embodiment)
12A and 12B are longitudinal sectional views showing a parallel wiring structure using the differential transmission line according to the second embodiment, and FIG. 12A is a stacked pair line (Stacked). -Pair line), (b) shows a co-planar line.
図１２の（ａ）に示す差動伝送線路Ｌ１、Ｌ３は、ＬＳＩ内のＳｉ基板２０上に水平方向へ並べて設けられており、差動伝送線路Ｌ２、Ｌ４は、差動伝送線路Ｌ１、Ｌ３の位置より２層分下方にて水平方向へ並べて設けられている。なお、差動伝送線路Ｌ１、Ｌ３と差動伝送線路Ｌ２、Ｌ４は、水平方向へ互い違いに配置されている。
The differential transmission lines L1 and L3 shown in FIG. 12A are arranged in the horizontal direction on the
差動伝送線路Ｌ１、Ｌ２、Ｌ３、Ｌ４は、それぞれ対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂからなり、各差動伝送線路の信号配線は垂直方向（基準方向）に並べて設けられている。差動伝送線路Ｌ２の信号配線Ｌ２ａと信号配線Ｌ２ａに隣接する差動伝送線路Ｌ１の信号配線Ｌ１ａ，Ｌ１ｂとが、垂直方向に対して斜め方向に対向する位置関係をなしている。また、差動伝送線路Ｌ４の信号配線Ｌ４ａと信号配線Ｌ４ａに隣接する差動伝送線路Ｌ３の信号配線Ｌ３ａ，Ｌ３ｂとが、垂直方向に対して斜め方向に対向する位置関係をなしている。 The differential transmission lines L1, L2, L3, and L4 are made up of substantially parallel signal wirings L1a, L1b, L2a, L2b, L3a, L3b, L4a, and L4b that make a pair, and the signal wiring of each differential transmission line is vertical. They are arranged side by side in the direction (reference direction). The signal wiring L2a of the differential transmission line L2 and the signal wirings L1a and L1b of the differential transmission line L1 adjacent to the signal wiring L2a are in a positional relationship opposite to each other in an oblique direction with respect to the vertical direction. Further, the signal wiring L4a of the differential transmission line L4 and the signal wirings L3a and L3b of the differential transmission line L3 adjacent to the signal wiring L4a are in a positional relationship opposite to each other in an oblique direction with respect to the vertical direction.
各差動伝送線路の配線間、および各差動伝送線路間にはＩＬＤ（層間絶縁膜）が設けられている。各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂは、アルミニウム等の金属からなり、ＩＬＤはＳｉＯ２等からなる。 An ILD (interlayer insulating film) is provided between the wirings of each differential transmission line and between each differential transmission line. Each signal wiring L1a, L1b, L2a, L2b, L3a, L3b, L4a, L4b is made of a metal such as aluminum, and the ILD is made of SiO 2 or the like.
図１２の（ａ）では、例えば差動伝送線路Ｌ２の信号配線Ｌ２ａは、この信号配線Ｌ２ａに隣接する差動伝送線路Ｌ１との間の結合係数Ｋが０．１未満である位置に設けられる。 In FIG. 12A, for example, the signal wiring L2a of the differential transmission line L2 is provided at a position where the coupling coefficient K between the differential transmission line L1 adjacent to the signal wiring L2a is less than 0.1. .
図１２の（ｂ）に示す差動伝送線路Ｌ１、Ｌ３は、ＬＳＩ内のＳｉ基板２０上に水平方向へ並べて設けられており、差動伝送線路Ｌ２、Ｌ４は、差動伝送線路Ｌ１、Ｌ３の位置より上層または下層にて水平方向へ並べて設けられている。なお、差動伝送線路Ｌ１、Ｌ３と差動伝送線路Ｌ２、Ｌ４は、水平方向へ互い違いに配置されている。
The differential transmission lines L1 and L3 shown in FIG. 12B are arranged in a horizontal direction on the
差動伝送線路Ｌ１、Ｌ２、Ｌ３、Ｌ４は、それぞれ対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂからなり、各差動伝送線路の信号配線は水平方向（基準方向）に並べて設けられている。差動伝送線路Ｌ２の信号配線Ｌ２ａと信号配線Ｌ２ａに隣接する差動伝送線路Ｌ１の信号配線Ｌ１ａ，Ｌ１ｂとが、水平方向に対して斜め方向に対向する位置関係をなしている。また、差動伝送線路Ｌ４の信号配線Ｌ４ａと信号配線Ｌ４ａに隣接する差動伝送線路Ｌ３の信号配線Ｌ３ａ，Ｌ３ｂとが、水平方向に対して斜め方向に対向する位置関係をなしている。また、図１２の（ｂ）に示す差動伝送線路Ｌ１，Ｌ３および差動伝送線路Ｌ２，Ｌ４は同一水平面内にあっても構わない。 The differential transmission lines L1, L2, L3, and L4 are made up of substantially parallel signal wires L1a, L1b, L2a, L2b, L3a, L3b, L4a, and L4b, respectively, and the signal wires of each differential transmission line are horizontal. They are arranged side by side in the direction (reference direction). The signal wiring L2a of the differential transmission line L2 and the signal wirings L1a and L1b of the differential transmission line L1 adjacent to the signal wiring L2a are in a positional relationship facing each other in an oblique direction with respect to the horizontal direction. Further, the signal wiring L4a of the differential transmission line L4 and the signal wirings L3a and L3b of the differential transmission line L3 adjacent to the signal wiring L4a are in a positional relationship opposite to each other in an oblique direction with respect to the horizontal direction. Further, the differential transmission lines L1 and L3 and the differential transmission lines L2 and L4 shown in FIG. 12B may be in the same horizontal plane.
各差動伝送線路の配線間、および各差動伝送線路間にはＩＬＤ（層間絶縁膜）が設けられている。各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂは、アルミニウム等の金属からなり、ＩＬＤはＳｉＯ２等からなる。 An ILD (interlayer insulating film) is provided between the wirings of each differential transmission line and between each differential transmission line. Each signal wiring L1a, L1b, L2a, L2b, L3a, L3b, L4a, L4b is made of a metal such as aluminum, and the ILD is made of SiO 2 or the like.
図１２の（ｂ）では、例えば差動伝送線路Ｌ２の信号配線Ｌ２ａは、この信号配線Ｌ２ａに隣接する差動伝送線路Ｌ１との間の結合係数Ｋが０．１未満である位置に設けられる。 In FIG. 12B, for example, the signal line L2a of the differential transmission line L2 is provided at a position where the coupling coefficient K between the differential transmission line L1 adjacent to the signal line L2a is less than 0.1. .
（第３の実施の形態）
図１３の（ａ），（ｂ），（ｃ）は、従来例と本第３の実施の形態に係る差動伝送線路を用いた並走配線構造を示す上面図であり、（ａ）（ｂ）は従来のコプレナーライン、（ｃ）は本第３の実施の形態によるダイアゴナル・ペアラインを示している。
(Third embodiment)
(A), (b), (c) of FIG. 13 is a top view showing a parallel wiring structure using a conventional example and the differential transmission line according to the third embodiment. b) shows a conventional coplanar line, and (c) shows a diagonal pair line according to the third embodiment.
対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂを折り曲げてＬＳＩ内に設ける場合、従来のコプレナーラインでは、図１３の（ａ）に示すように信号配線Ｌ１ａとＬ１ｂで長さに差が生じる。また、この長さを等しくする場合、図１３の（ｂ）に示すようにビアホール２１，２２を設け、信号配線Ｌ１ｂと信号配線Ｌ１ａとが接触せず交差するよう下部層に通さなければならない。
When the substantially parallel signal wirings L1a and L1b forming a pair are bent and provided in the LSI, in the conventional coplanar line, there is a difference in length between the signal wirings L1a and L1b as shown in FIG. Further, in order to make the lengths equal, via
これに対して本第３の実施の形態によるダイアゴナル・ペアラインでは、図１３の（ｃ）に示すように信号配線Ｌ１ａ，Ｌ１ｂは設けられる層が異なるため、両者は接触せずに交差することができ、これにより両者の長さを等しくすることができる。 On the other hand, in the diagonal pair line according to the third embodiment, the signal wirings L1a and L1b are provided in different layers as shown in FIG. Thus, the lengths of both can be made equal.
（参考例）
図１４は、本参考例に係る差動伝送線路を用いた並走配線構造を示す縦断面図である。
( Reference example )
FIG. 14 is a longitudinal sectional view showing a parallel wiring structure using a differential transmission line according to this reference example .
図１４に示す差動伝送線路Ｌ１、Ｌ２、Ｌ３、Ｌ４は、ＬＳＩ内のＳｉ基板２０上に水平方向へ並べて設けられている。差動伝送線路Ｌ１、Ｌ２、Ｌ３、Ｌ４は、それぞれ対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂからなる。図１４では、例えば信号配線Ｌ２ａとＬ２ｂの間に信号配線Ｌ１ｂ，Ｌ３ａが設けられており、信号配線Ｌ３ａとＬ３ｂの間に信号配線Ｌ２ｂ，Ｌ４ａが設けられている。
The differential transmission lines L1, L2, L3, and L4 shown in FIG. 14 are provided side by side in the horizontal direction on the
図１４では、例えば差動伝送線路Ｌ３の信号配線Ｌ３ａは、この信号配線Ｌ３ａに隣接する差動伝送線路Ｌ２との間の結合係数Ｋが０．１未満である位置に設けられる。 In FIG. 14, for example, the signal wiring L3a of the differential transmission line L3 is provided at a position where the coupling coefficient K between the differential transmission line L2 adjacent to the signal wiring L3a is less than 0.1.
以上のように第１〜第３の実施の形態によれば、各信号配線を斜め方向に配置するダイアゴナル・ペアラインを用いることで、各信号配線を近接させて平行に並べた場合でも、クロストークを小さくすることができる。したがって、従来の並走配線で問題になっていたクロストークと配線面積の間のトレードオフの関係が成立しなくなる。また、特性インピーダンスと配線抵抗の間にトレードオフの関係はない。さらに対になる各配線を曲げても、各配線の長さが等しくなる。また、グラウンドプレーンを必要としない。もちろん、グラウンドプレーンがあっても構わない。 As described above, according to the first to third embodiments, by using diagonal pair lines in which each signal wiring is arranged in an oblique direction, even when the signal wirings are arranged close to each other in parallel, Talk can be reduced. Therefore, the trade-off relationship between the crosstalk and the wiring area, which has been a problem in the conventional parallel wiring, is not established. There is no trade-off relationship between characteristic impedance and wiring resistance. Further, even if each pair of wires is bent, the length of each wire becomes equal. Also, no ground plane is required. Of course, there may be a ground plane.
すなわち、従来の差動伝送線路を用いた並走配線では実現不可能だった、クロストーク、配線面積、特性インピーダンス、長距離信号伝送特性、曲げ、コストのすべての面で優れた並走配線を実現できる。 In other words, excellent parallel wiring in all aspects of crosstalk, wiring area, characteristic impedance, long-distance signal transmission characteristics, bending, and cost, which could not be realized with parallel wiring using conventional differential transmission lines. realizable.
また、差動伝送線路の各配線を互い違いに配置することで、クロストークの影響と配線間の距離を共に小さくできるため、従来用いられていたコプレナーラインやスタックト・ぺアラインに比べて有効である。さらに、同相ノイズの耐性に優れる差動伝送線路をＬＳＩ内に導入することで、並走配線のクロストーク耐性が向上し、広帯域で低クロストークな並走配線構造を実現できる。このように上記各実施の形態によれば、高い配線密度を有し差動配線間のクロストークが低い並走配線および集積回路を提供できる。 In addition, by arranging the wirings of the differential transmission line in a staggered manner, both the effects of crosstalk and the distance between the wirings can be reduced, which is more effective than conventional coplanar lines and stacked pair lines. is there. Furthermore, by introducing a differential transmission line with excellent resistance to common mode noise into the LSI, the crosstalk resistance of the parallel wiring is improved, and a parallel wiring structure with a wide band and low crosstalk can be realized. As described above, according to each of the above embodiments, it is possible to provide a parallel wiring and an integrated circuit having a high wiring density and a low crosstalk between differential wirings.
（第４の実施の形態）
近年、上述した如きＬＳＩにおいてＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズを抑制することは、高速電子機器を開発する場合に必要不可欠である。ＬＳＩ内の配線の多くは、不確実な電流リターンパスを持ち、そして大きな特性インピーダンスを有する。そのため、配線がＥＭＩノイズの主な放射源となっている。
( Fourth embodiment)
In recent years, suppressing EMI (Electromagnetic Interference) noise in the LSI as described above is indispensable when developing high-speed electronic devices. Many of the wirings in an LSI have an uncertain current return path and have a large characteristic impedance. Therefore, the wiring is the main radiation source of EMI noise.
近年、Ｓｉ基板を用いたＬＳＩは微細化による高速化、高集積化に従って、１ｃｍ程度のチップ大きさでＧＨｚ以上のデジタル信号処理を行うようになってきた。そのため、信号波長とＬＳＩの長距離配線長が同じオーダーとなり、長距離配線がアンテナとなりえる状態となっている。 In recent years, LSIs using a Si substrate have been subjected to digital signal processing of GHz or higher with a chip size of about 1 cm in accordance with higher speed and higher integration due to miniaturization. Therefore, the signal wavelength and the long distance wiring length of the LSI are in the same order, and the long distance wiring can be an antenna.
長距離配線を伝送線路として設計する場合、電磁界を伝送線路内に集中させることができるため、ＥＭＩノイズが低減される。差動伝送線路はクロストーク耐性に優れているため、小振幅での信号伝送が可能である。したがって、差動伝送線路を用いることで不平衡伝送線路よりもＥＭＩを低減させることが可能である。 When designing long-distance wiring as a transmission line, EMI noise is reduced because the electromagnetic field can be concentrated in the transmission line. Since the differential transmission line is excellent in crosstalk resistance, signal transmission with a small amplitude is possible. Therefore, EMI can be reduced by using a differential transmission line as compared with an unbalanced transmission line.
上記第１〜第３の実施の形態では、ＬＳＩ内の長距離配線に、図１の様な対角構造をなす差動伝送線路を用いた。この配線構造を利用することで、上述した様な高配線密度で低クロストークなバスラインが実現できる。しかし、例えば図１の差動伝送線路Ｌ１、Ｌ２、Ｌ３をＬＳＩ内に作成した場合、Ｓｉ基板に近い配線Ｌ１ｂ、Ｌ２ｂ、Ｌ３ｂの方が遠い配線Ｌ１ａ、Ｌ２ａ、Ｌ３ａよりも損失が大きく、配線Ｌ１ｂ、Ｌ２ｂ、Ｌ３ｂと配線Ｌ１ａ、Ｌ２ａ、Ｌ３ａとの損失のアンバランスによってコモンモード成分が生じる。差動伝送線路を伝搬する信号のモードのうち、電磁放射に大きく寄与するのはコモンモードである。したがって、差動伝送線路におけるＥＭＩ対策として、コモンモードを減らす、すなわちモード変換を小さくすることが重要となる。 In the first to third embodiments, the differential transmission line having the diagonal structure as shown in FIG. 1 is used for the long-distance wiring in the LSI. By using this wiring structure, a bus line having a high wiring density and a low crosstalk as described above can be realized. However, for example, when the differential transmission lines L1, L2, and L3 of FIG. 1 are formed in the LSI, the wirings L1b, L2b, and L3b closer to the Si substrate have a larger loss than the wirings L1a, L2a, and L3a farther away. A common mode component is generated by an unbalance of losses between L1b, L2b, and L3b and the wirings L1a, L2a, and L3a. Of the modes of signals propagating through the differential transmission line, the common mode greatly contributes to electromagnetic radiation. Therefore, it is important to reduce the common mode, that is, to reduce the mode conversion, as a measure against EMI in the differential transmission line.
本第４の実施の形態では、このモード変換を低減させる縒り合わせダイアゴナル・ペアライン（縒り合わせ対角配線構造、Ｔｗｉｓｔｅｄ Ｄｉａｇｏｎａｌ−ｐａｉｒ ｌｉｎｅ）を考える。 In the fourth embodiment, a twisted diagonal pair line (twisted diagonal-pair line) that reduces this mode conversion is considered.
図１５は、本第４の実施の形態に係る縒り合わせ差動伝送線路を用いた並走配線構造を示す縦断面図であり、縒り合わせダイアゴナル・ペアライン（Ｔｗｉｓｔｅｄ Ｄｉａｇｏｎａｌ−ｐａｉｒ ｌｉｎｅ）を示している。また、図１６は図１５に示した並走配線の上面模式図である。なお、図１５，図１６において図１と同一な部分には同符号を付しており、図１５は図１６のＡ−Ａ線に沿った断面図である。 FIG. 15 is a longitudinal sectional view showing a parallel wiring structure using a twisted differential transmission line according to the fourth embodiment, and shows a twisted diagonal-pair line. Yes. FIG. 16 is a schematic top view of the parallel wiring shown in FIG. 15 and 16, the same parts as those in FIG. 1 are denoted by the same reference numerals, and FIG. 15 is a cross-sectional view taken along the line AA in FIG.
図１５，図１６において、差動伝送線路Ｌ１、Ｌ２、Ｌ３は、ＬＳＩ内のＳｉ基板２０上に水平方向へ並べて設けられている。差動伝送線路Ｌ１、Ｌ２、Ｌ３は、それぞれ対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂからなり、各差動伝送線路の信号配線同士は水平方向（基準方向）に対して斜め方向に向かい合う位置関係をなす対角構造となっている。各差動伝送線路の配線間にはＩＬＤ（層間絶縁膜）１０が設けられている。
15 and 16, the differential transmission lines L1, L2, and L3 are provided in a horizontal direction on the
差動伝送線路Ｌ１、Ｌ２、Ｌ３は、それぞれ長手方向の所定の縒り部分Ｌ１Ｔ、Ｌ２Ｔ、Ｌ３Ｔにて、Ｍ３層の信号配線Ｌ１ａ，Ｌ２ａ，Ｌ３ａとＭ２層の信号配線Ｌ１ｂ，Ｌ２ｂ，Ｌ３ｂとが、互いに接触せずに交差し入れ替わっている。 The differential transmission lines L1, L2, and L3 have M3 layer signal wirings L1a, L2a, and L3a and M2 layer signal wirings L1b, L2b, and L3b at predetermined turn portions L1T, L2T, and L3T in the longitudinal direction, respectively. , Crossing and swapping without touching each other.
例えば差動伝送線路Ｌ１では、Ｍ３層の信号配線Ｌ１ａが、縒り部分Ｌ１ＴにてＭ３層からＩＬＤ層を介してＭ２層に下がり、Ｍ２層の信号配線Ｌ１ｂが、同じ縒り部分Ｌ１ＴにてＭ２層からＩＬＤ層を介してＭ３層に上がっている。この場合、後述するように、縒り部分Ｌ１Ｔにて信号配線Ｌ１ａとＬ１ｂが互いに接触することのない構造になっている。また、差動伝送線路Ｌ１の縒り部分Ｌ１Ｔは、差動伝送線路Ｌ１に隣接する差動伝送線路Ｌ２における２つの縒り部分Ｌ２Ｔ、Ｌ２Ｔ間のほぼ中央付近に位置する。互いに隣接する差動伝送線路Ｌ２とＬ３、さらにＬｎとＬｎ＋１（ｎ＝１，２，３…）の関係も同様である。 For example, in the differential transmission line L1, the signal wiring L1a of the M3 layer falls from the M3 layer to the M2 layer via the ILD layer at the turn portion L1T, and the signal wiring L1b of the M2 layer is the M2 layer at the same turn portion L1T. To the M3 layer through the ILD layer. In this case, as will be described later, the signal wirings L1a and L1b are not in contact with each other at the turning portion L1T. Further, the turn portion L1T of the differential transmission line L1 is located near the center between the two turn portions L2T and L2T in the differential transmission line L2 adjacent to the differential transmission line L1. The relationship between the differential transmission lines L2 and L3 adjacent to each other, and Ln and Ln + 1 (n = 1, 2, 3,...) Is also the same.
図１７は、上述した縒り合わせダイアゴナル・ペアラインの構造を示す図である。図１７は、図１０の（ｂ）に示したダイアゴナル・ペアラインに本第４の実施の形態の縒り合わせ対角配線構造を適用した斜視図である。図１７では、各差動伝送線路Ｌ１、Ｌ２、Ｌ３、…の縒り部分Ｌ１Ｔ、Ｌ２Ｔ、Ｌ３Ｔ、…に隣接する他の各差動伝送線路Ｌ１、Ｌ２、Ｌ３、…の信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、…に、それぞれ切り欠き部Ｌ１ａＫ，Ｌ１ｂＫ、Ｌ２ａＫ，Ｌ２ｂＫ、Ｌ３ａＫ，Ｌ３ｂＫ、…が形成されている。図１７では、例えば縒り部分Ｌ１Ｔ付近にＬ２ａＫ、縒り部分Ｌ２Ｔ付近にＬ３ａＫが形成されている。これにより、各縒り部分Ｌ１Ｔ、Ｌ２Ｔ、Ｌ３Ｔ、…にて、信号配線Ｌ１ａ，Ｌ２ａ，Ｌ３ａ…と信号配線Ｌ１ｂ，Ｌ２ｂ，Ｌ３ｂ…とが、互いに接触せずに交差して相手方の層へ入れ替わる際に、各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ…が近隣の信号配線に接触することがない。 FIG. 17 is a diagram showing the structure of the above-described diagnosing diagonal pair line. FIG. 17 is a perspective view in which the diagonal diagonal wiring structure of the fourth embodiment is applied to the diagonal pair line shown in FIG. In FIG. 17, the signal wirings L1a, L1b of the other differential transmission lines L1, L2, L3,... Adjacent to the turned portions L1T, L2T, L3T,... Of the differential transmission lines L1, L2, L3,. Notches L1aK, L1bK, L2aK, L2bK, L3aK, L3bK,... Are formed in L2a, L2b, L3a, L3b,. In FIG. 17, for example, L2aK is formed in the vicinity of the turn portion L1T, and L3aK is formed in the vicinity of the turn portion L2T. .., And the signal wirings L1b, L2b, L3b,... And the signal wirings L1b, L2b, L3b,... In addition, the signal lines L1a, L1b, L2a, L2b, L3a, L3b,... Do not contact neighboring signal lines.
図１８の（ａ）（ｂ）は図１７に示したダイアゴナル・ペアラインの縒り部分を拡大して示す斜視図であり、（ａ）は縒り部分、（ｂ）は切り欠き部を示している。図１８の（ａ）に示すように、縒り部分Ｌ１Ｔの各信号配線Ｌ１ａ、Ｌ１ｂの長さは約１０μｍ、幅は約１μｍであり、図１８の（ｂ）に示すように、各切り欠き部Ｌ１ａＫ、Ｌ１ｂＫの長さは約１２μｍ、幅は約１μｍである。各縒り部分Ｌ１Ｔ、Ｌ２Ｔ、Ｌ３Ｔ、…の長さは各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、…の全長に対して極めて短いため、縒り部分での損失は全線に対してずっと少ない。 18 (a) and 18 (b) are enlarged perspective views showing the twisted portion of the diagonal pair line shown in FIG. 17, wherein (a) shows the twisted portion and (b) shows the notched portion. . As shown in FIG. 18A, the length of each signal wiring L1a, L1b of the turn portion L1T is about 10 μm and the width is about 1 μm. As shown in FIG. L1aK and L1bK have a length of about 12 μm and a width of about 1 μm. The length of each turn portion L1T, L2T, L3T,... Is extremely short relative to the total length of each signal wiring L1a, L1b, L2a, L2b, L3a, L3b,. Few.
図１９は、アイパターン（Ｅｙｅ−ｐａｔｔｅｒｎ）をシミュレーションする装置の構成を示す図である。図１９において、ランダム信号源１１，１２はそれぞれ５０Ωの抵抗１３，１４と差動伝送線路特性を表す４端子Ｓパラメータ（S-parameter）１５とに接続されており、さらに４端子Ｓパラメータ１５は５０Ωの抵抗１６，１７に接続されている。
FIG. 19 is a diagram illustrating a configuration of an apparatus for simulating an eye pattern (Eye-pattern). In FIG. 19,
アイパターンをシミュレーションするために、３次元電磁界シミュレータ（ＣＳＴ社、ＭＷ−Ｓｔｕｄｉｏ）を用いて、上記第１の実施の形態によるダイアゴナル・ペアラインと本第４の実施の形態による縒り合わせダイアゴナル・ペアラインの各信号配線の４端子Ｓパラメータを求める。この４端子Ｓパラメータを図１９の４端子Ｓパラメータ１５とし、ランダム信号源１１，１２から、差動疑似乱数ビット列（ＰＲＢＳ）を４端子Ｓパラメータ１５に出力する。そして、回路シミュレータ（ＡＤＳ：Ａｄｖａｎｃｅｄ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍ、Ａｇｉｌｅｎｔ社）により、時間領域波形を生成し、シミュレーションされる点Ｃ１，Ｃ２のアイパターンを求める。ＰＲＢＳの電圧は、０．３０Ｖｐ−ｐである。アイパターン図は、差動出力波形（ＯＵＴ、ＯＵＴ￣）を用いて生成される。
In order to simulate the eye pattern, the diagonal pair line according to the first embodiment and the diagonal diagonal line according to the fourth embodiment are used using a three-dimensional electromagnetic field simulator (CST, MW-Studio). The 4-terminal S parameter of each signal wiring of the pair line is obtained. The 4-terminal S parameter is set as the 4-
図２０の（ａ）（ｂ）（ｃ）は、上記第１の実施の形態によるダイアゴナル・ペアラインに係る図であり、図１９に示す４端子Ｓパラメータ１５が示す伝送線路の長さＬが１ｃｍ、信号速度が１０Ｇｂｐｓである場合の、Ｃ１，Ｃ２点におけるアイパターンを示す図である。（ａ）はＭ３層の信号配線、（ｂ）はＭ２層の信号配線、（ｃ）はディファレンシャルモードのアイパターンを示している。図２０の（ｄ）は、その場合のコモンモードノイズの波形を示す図である。
20A, 20B, and 20C are diagrams related to the diagonal pair line according to the first embodiment, and the length L of the transmission line indicated by the 4-
図２０の（ａ）および（ｂ）に示すように、Ｍ２層の信号配線はＭ３層の信号配線よりも減衰が大きい。Ｍ２層の信号配線は、Ｍ３層の信号配線よりもＳｉ基板２０に近いため、Ｓｉ基板２０から受ける影響が大きく損失も大きいからである。したがって図２０の（ｄ）に示すように、Ｍ２層の信号配線とＭ３層の信号配線との減衰の不平衡のため、コモンモードノイズが生成される。コモンモード電圧は０．０８Ｖｐ−ｐであり、ＥＭＩノイズを生成する。上記第１の実施の形態によるダイアゴナル・ペアラインでは、信号電圧１．８Ｖｐ−ｐの従来の長距離配線に比べて、ＥＭＩノイズの電力を２７ｄＢ低減できる。なお、コモンモード電流は、差動モード電流よりもずっと多い電磁放射とクロストークノイズを生成する。このためＧＨｚ−ＬＳＩにとって、長距離配線においてコモンモード電流を低減することが重要である。
As shown in FIGS. 20A and 20B, the signal wiring in the M2 layer is more attenuated than the signal wiring in the M3 layer. This is because the signal wiring of the M2 layer is closer to the
図２１の（ａ）（ｂ）（ｃ）は、本第４実施の形態による縒り合わせダイアゴナル・ペアラインに係る図であり、図１９に示す４端子Ｓパラメータ１５が示す伝送線路の長さＬが１ｃｍ、信号速度が１０Ｇｂｐｓである場合の、Ｃ１，Ｃ２点におけるアイパターンを示す図である。（ａ）はＭ３層の信号配線、（ｂ）はＭ２層の信号配線、（ｃ）はディファレンシャルモードのアイパターンを示している。図２１の（ｄ）は、その場合のコモンモードノイズの波形を示す図である。
FIGS. 21A, 21B, and 21C are diagrams related to the tangling diagonal pair line according to the fourth embodiment, and the length L of the transmission line indicated by the 4-
図２１の（ａ）および（ｂ）に示すように、縒り合わせダイアゴナル・ペアラインでは、Ｍ２層の信号配線とＭ３層の信号配線のＳｉ基板２０による損失が平均化され、Ｍ２層の信号配線とＭ３層の信号配線の減衰が等しくなる。本第４の実施の形態による縒り合わせダイアゴナル・ペアラインでは、上記第１の実施の形態によるダイアゴナル・ペアラインに比べて、コモンモード電力を２０ｄＢ低減することができ、従来の長距離配線に比べて、コモンモード電力を４７ｄＢ低減することができる。このため本第４の実施の形態による縒り合わせダイアゴナル・ペアラインでは、長距離配線上でＥＭＩノイズを劇的に低減することができる。
As shown in FIGS. 21A and 21B, in the diagonal diagonal pair line, the loss due to the
図２２は、図１１に示した並走配線構造に本第４の実施の形態の縒り合わせ対角配線構造を適用した部分斜視図である。図２２では、差動伝送線路Ｌ２の縒り部分Ｌ２Ｔに隣接する他の差動伝送線路Ｌ１、Ｌ３の信号配線Ｌ１ｂ、Ｌ３ａに切り欠き部Ｌ１ｂＫ、Ｌ３ａＫが形成されている。これにより、縒り部分Ｌ２Ｔにて、信号配線Ｌ２ａと信号配線Ｌ２ｂとが互いに接触せずに交差して相手方の層へ入れ替わる際に（信号配線Ｌ２ａはＭ５層からＭ４層へ、信号配線Ｌ２ｂはＭ４層からＭ５層へ）、各信号配線Ｌ２ａ，Ｌ２ｂが近隣の信号配線Ｌ１ｂ、Ｌ３ａに接触することがない。具体的には、信号配線Ｌ２ａは、Ｍ５層にてその幅が短くなった状態で斜め方向へ延び、Ｍ５層からＩＬＤ層を経てＭ４層へ下降し、その幅が元に戻った状態でＭ４層における信号配線Ｌ２ｂの仮想延長方向へ延びる。また、信号配線Ｌ２ｂは、Ｍ４層にてその幅が短くなった状態で斜め方向へ延び、Ｍ４層からＩＬＤ層を経てＭ５層へ上昇し、その幅が元に戻った状態でＭ５層における信号配線Ｌ２ａの仮想延長方向へ延びる。 22 is a partial perspective view in which the diagonal wiring structure of the fourth embodiment is applied to the parallel wiring structure shown in FIG. In FIG. 22, notches L1bK and L3aK are formed in the signal lines L1b and L3a of the other differential transmission lines L1 and L3 adjacent to the turned portion L2T of the differential transmission line L2. As a result, when the signal line L2a and the signal line L2b intersect each other without being in contact with each other and are switched to the other layer in the turn portion L2T (the signal line L2a changes from the M5 layer to the M4 layer, the signal line L2b changes to the M4 layer). (From the layer to the M5 layer), the signal lines L2a and L2b do not contact the neighboring signal lines L1b and L3a. Specifically, the signal wiring L2a extends in an oblique direction with its width shortened in the M5 layer, descends from the M5 layer through the ILD layer to the M4 layer, and returns to its original width in the state of M4. It extends in the virtual extension direction of the signal wiring L2b in the layer. Further, the signal wiring L2b extends obliquely in a state in which the width is shortened in the M4 layer, rises from the M4 layer to the M5 layer through the ILD layer, and the signal in the M5 layer in a state in which the width is restored. The wiring L2a extends in the virtual extension direction.
図２３は、上記第４の実施の形態に係る差動伝送線路を用いた並走配線構造の変形例を示す縦断面図であり、縒り合わせダイアゴナル・ペアライン（Ｔｗｉｓｔｅｄ Ｄｉａｇｏｎａｌ−ｐａｉｒ ｌｉｎｅ）を示している。 FIG. 23 is a longitudinal sectional view showing a modified example of the parallel wiring structure using the differential transmission line according to the fourth embodiment, and shows a twisted diagonal-pair line. ing.
図２３に示す差動伝送線路Ｌ１、Ｌ２、Ｌ３は、ＬＳＩ内のＳｉ基板２０上に垂直方向へ並べて設けられている。差動伝送線路Ｌ１、Ｌ２、Ｌ３は、それぞれ対をなす信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂからなり、各差動伝送線路の信号配線同士は垂直方向（基準方向）に対して相互に斜向かいの位置関係をなす対角構造をなしている。各差動伝送線路の配線間、および各差動伝送線路間にはＩＬＤ（層間絶縁膜）が設けられている。
The differential transmission lines L1, L2, and L3 shown in FIG. 23 are arranged in the vertical direction on the
また、隣接する２つの差動伝送線路は、一方の差動伝送線路の下層側の信号配線と他方の差動伝送線路の上層側の信号配線とが同じ層に位置している。例えば、差動伝送線路Ｌ１の信号配線Ｌ１ｂと差動伝送線路Ｌ２の信号配線Ｌ２ａとがＭ６層に位置している。各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂは、アルミニウム等の金属からなり、ＩＬＤはＳｉＯ２等からなる。 In the two adjacent differential transmission lines, the signal wiring on the lower layer side of one differential transmission line and the signal wiring on the upper layer side of the other differential transmission line are located in the same layer. For example, the signal wiring L1b of the differential transmission line L1 and the signal wiring L2a of the differential transmission line L2 are located in the M6 layer. Each signal wiring L1a, L1b, L2a, L2b, L3a, L3b is made of a metal such as aluminum, and the ILD is made of SiO 2 or the like.
図２４は、図２３に示した並走配線構造の部分斜視図である。図２４では、差動伝送線路Ｌ２縒り部分Ｌ２Ｔに隣接する他の差動伝送線路Ｌ１、Ｌ３の信号配線Ｌ１ｂ、Ｌ３ａに切り欠き部Ｌ１ｂＫ、Ｌ３ａＫが形成されている。これにより、縒り部分Ｌ２Ｔにて、信号配線Ｌ２ａと信号配線Ｌ２ｂとが互いに接触せずに交差して相手方の層へ入れ替わる際に（信号配線Ｌ２ａはＭ６層からＭ５層へ、信号配線Ｌ２ｂはＭ５層からＭ６層へ）、各信号配線Ｌ２ａ，Ｌ２ｂが近隣の信号配線Ｌ１ｂ、Ｌ３ａに接触することがない。具体的には、信号配線Ｌ２ａは、Ｍ６層にてその幅が短くなった状態で斜め方向へ延び、Ｍ６層からＩＬＤ層を経てＭ５層へ下降し、その幅が元に戻った状態でＭ５層における信号配線Ｌ２ｂの仮想延長方向へ延びる。また、信号配線Ｌ２ｂは、Ｍ５層にてその幅が短くなった状態で斜め方向へ延び、Ｍ５層からＩＬＤ層を経てＭ６層へ上昇し、その幅が元に戻った状態でＭ６層における信号配線Ｌ２ａの仮想延長方向へ延びる。 24 is a partial perspective view of the parallel wiring structure shown in FIG. In FIG. 24, notches L1bK and L3aK are formed in the signal wirings L1b and L3a of the other differential transmission lines L1 and L3 adjacent to the differential transmission line L2 turning portion L2T. As a result, when the signal line L2a and the signal line L2b intersect each other without being in contact with each other and are switched to the other layer in the turn portion L2T (the signal line L2a is changed from the M6 layer to the M5 layer, the signal line L2b is changed to M5). The signal wirings L2a and L2b do not contact the neighboring signal wirings L1b and L3a. Specifically, the signal wiring L2a extends in an oblique direction with its width shortened in the M6 layer, descends from the M6 layer to the M5 layer through the ILD layer, and returns to its original width in the state of M5. It extends in the virtual extension direction of the signal wiring L2b in the layer. Further, the signal wiring L2b extends obliquely in a state in which the width is shortened in the M5 layer, rises from the M5 layer to the M6 layer through the ILD layer, and the signal in the M6 layer in a state in which the width is restored. The wiring L2a extends in the virtual extension direction.
図２４では、図２２と比べて並走配線全体の垂直方向の距離（厚さ）を短くすることができるとともに、Ｓｉ基板上での縒り合わせ対角配線構造によりコモンモード成分を低減できるため、ＥＭＩノイズを抑制することができる。また、縒り合わせ配線構造を適用しているため、副次的な効果としてディファレンシャルモードおよびコモンモードのクロストークの低減を図ることができる。 In FIG. 24, the vertical distance (thickness) of the entire parallel wiring can be shortened compared to FIG. 22, and the common mode component can be reduced by the diagonal wiring structure on the Si substrate. EMI noise can be suppressed. In addition, since the twisted wiring structure is applied, the differential mode and common mode crosstalk can be reduced as a secondary effect.
図２５は、図１２の（ａ）に示した並走配線構造に本第４の実施の形態の縒り合わせ配線構造を適用した部分斜視図である。図２５では、各差動伝送線路Ｌ１の信号配線Ｌ１ａと信号配線Ｌ１ｂ、及び各差動伝送線路Ｌ２の信号配線Ｌ２ａと信号配線Ｌ２ｂが、それぞれ縒り部分Ｌ１Ｔ、Ｌ２Ｔにて、互いに接触せずに交差して相手側の層に入れ替わっており（信号配線Ｌ１ａはＭ５層からＭ３層へ、信号配線Ｌ１ｂはＭ３層からＭ５層へ、信号配線Ｌ２ａはＭ４層からＭ２層へ、信号配線Ｌ２ｂはＭ２層からＭ４層へ）、各信号配線Ｌ１ａ、Ｌ１ｂ，Ｌ２ａ、Ｌ２ｂが近隣の信号配線に接触することがない。具体的には各差動伝送線路Ｌ１では、信号配線Ｌ１ａは、Ｍ５層にてその幅が短くなった状態でＭ５層からＩＬＤ層、Ｍ４層、ＩＬＤ層を経てＭ３層へ下降し、Ｍ３層における信号配線Ｌ１ｂの仮想延長方向へ延びその幅が元に戻る。また、信号配線Ｌ１ｂは、Ｍ３層にてその幅が短くなった状態でＭ３層からＩＬＤ層、Ｍ４層、ＩＬＤ層を経てＭ５層へ上昇し、Ｍ５層における信号配線Ｌ１ａの仮想延長方向へ延びその幅が元に戻る。差動伝送線路Ｌ２も同様である。 FIG. 25 is a partial perspective view of the parallel wiring structure of the fourth embodiment applied to the parallel wiring structure shown in FIG. In FIG. 25, the signal wiring L1a and the signal wiring L1b of each differential transmission line L1, and the signal wiring L2a and the signal wiring L2b of each differential transmission line L2 are not in contact with each other at the turn portions L1T and L2T, respectively. The signal wiring L1a is changed from the M5 layer to the M3 layer, the signal wiring L1b is changed from the M3 layer to the M5 layer, the signal wiring L2a is changed from the M4 layer to the M2 layer, and the signal wiring L2b is changed to the M2 layer. Each layer of signal wiring L1a, L1b, L2a, L2b does not come into contact with neighboring signal wiring. Specifically, in each differential transmission line L1, the signal wiring L1a is lowered from the M5 layer to the M3 layer through the ILD layer, the M4 layer, and the ILD layer in a state where the width of the signal wiring L1a is shortened in the M5 layer. The signal wiring L1b extends in the virtual extension direction and its width is restored. Further, the signal wiring L1b rises from the M3 layer to the M5 layer through the ILD layer, the M4 layer, and the ILD layer in a state where the width of the signal wiring L1b is shortened, and extends in the virtual extension direction of the signal wiring L1a in the M5 layer. The width is restored. The same applies to the differential transmission line L2.
図２６は、本第４の実施の形態に係る差動伝送線路を用いた並走配線構造の変形例を示す縦断面図であり、縒り合わせスタックト・ペアライン（Ｔｗｉｓｔｅｄ Ｓｔａｃｋｅｄ−ｐａｉｒ ｌｉｎｅ）を示している。 FIG. 26 is a longitudinal sectional view showing a modified example of the parallel wiring structure using the differential transmission line according to the fourth embodiment, and shows a twisted stacked pair line (Twisted Stacked-Pair line). ing.
図２６に示す差動伝送線路Ｌ１、Ｌ３は、ＬＳＩ内のＳｉ基板２０上に水平方向へ並べて設けられており、差動伝送線路Ｌ２、Ｌ４は、差動伝送線路Ｌ１、Ｌ３の位置より２層分下方にて水平方向へ並べて設けられている。なお、差動伝送線路Ｌ１、Ｌ３と差動伝送線路Ｌ２、Ｌ４は、水平方向へ互い違いに配置されている。
The differential transmission lines L1 and L3 shown in FIG. 26 are arranged in a horizontal direction on the
差動伝送線路Ｌ１、Ｌ２、Ｌ３、Ｌ４は、それぞれ対をなすほぼ平行な信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂからなり、各差動伝送線路の信号配線は垂直方向（基準方向）に並べて設けられている。差動伝送線路Ｌ２の信号配線Ｌ２ａと信号配線Ｌ２ａに隣接する差動伝送線路Ｌ１の信号配線Ｌ１ａとが、垂直方向に対して斜め方向に対向する位置関係をなしている。さらに、差動伝送線路Ｌ２の信号配線Ｌ２ａと差動伝送線路Ｌ１の信号配線Ｌ１ｂとが同じＭ４層に位置している。また、差動伝送線路Ｌ４の信号配線Ｌ４ａと信号配線Ｌ４ａに隣接する差動伝送線路Ｌ３の信号配線Ｌ３ａとが、垂直方向に対して斜め方向に対向する位置関係をなしている。差動伝送線路Ｌ４の信号配線Ｌ４ａと差動伝送線路Ｌ３の信号配線Ｌ３ｂとが同じＭ３層に位置している。各差動伝送線路の配線間、および各差動伝送線路間にはＩＬＤ（層間絶縁膜）が設けられている。各信号配線Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂは、アルミニウム等の金属からなり、ＩＬＤはＳｉＯ２等からなる。 The differential transmission lines L1, L2, L3, and L4 are made up of substantially parallel signal wirings L1a, L1b, L2a, L2b, L3a, L3b, L4a, and L4b that make a pair, and the signal wiring of each differential transmission line is vertical. They are arranged side by side in the direction (reference direction). The signal wiring L2a of the differential transmission line L2 and the signal wiring L1a of the differential transmission line L1 adjacent to the signal wiring L2a are in a positional relationship opposite to each other in an oblique direction with respect to the vertical direction. Furthermore, the signal wiring L2a of the differential transmission line L2 and the signal wiring L1b of the differential transmission line L1 are located in the same M4 layer. Further, the signal wiring L4a of the differential transmission line L4 and the signal wiring L3a of the differential transmission line L3 adjacent to the signal wiring L4a are in a positional relationship opposite to each other in an oblique direction with respect to the vertical direction. The signal wiring L4a of the differential transmission line L4 and the signal wiring L3b of the differential transmission line L3 are located in the same M3 layer. An ILD (interlayer insulating film) is provided between the wirings of each differential transmission line and between each differential transmission line. Each signal wiring L1a, L1b, L2a, L2b, L3a, L3b, L4a, L4b is made of a metal such as aluminum, and the ILD is made of SiO 2 or the like.
図２７は、図２６に示した並走配線構造の部分斜視図である。図２７では、各差動伝送線路Ｌ１の信号配線Ｌ１ａと信号配線Ｌ１ｂ、及び各差動伝送線路Ｌ２の信号配線Ｌ２ａと信号配線Ｌ２ｂが、それぞれ縒り部分Ｌ１Ｔ、Ｌ２Ｔにて、互いに接触せずに交差して相手側の層に入れ替わっており（信号配線Ｌ１ａはＭ５層からＭ４層へ、信号配線Ｌ１ｂはＭ４層からＭ５層へ、信号配線Ｌ２ａはＭ４層からＭ３層へ、信号配線Ｌ２ｂはＭ３層からＭ４層へ）、各信号配線Ｌ１ａ、Ｌ１ｂ，Ｌ２ａ、Ｌ２ｂが近隣の信号配線に接触することがない。具体的には各差動伝送線路Ｌ１では、信号配線Ｌ１ａは、Ｍ５層にてその幅が短くなった状態でＭ５層からＩＬＤ層を経てＭ４層へ下降し、Ｍ４層における信号配線Ｌ１ｂの仮想延長方向へ延びその幅が元に戻る。また、信号配線Ｌ１ｂは、Ｍ４層にてその幅が短くなった状態でＭ４層からＩＬＤ層を経てＭ５層へ上昇し、Ｍ５層における信号配線Ｌ１ａの仮想延長方向へ延びその幅が元に戻る。差動伝送線路Ｌ２も同様である。 27 is a partial perspective view of the parallel wiring structure shown in FIG. In FIG. 27, the signal wiring L1a and signal wiring L1b of each differential transmission line L1, and the signal wiring L2a and signal wiring L2b of each differential transmission line L2 are not in contact with each other at the turnover portions L1T and L2T, respectively. The signal wiring L1a is changed from the M5 layer to the M4 layer, the signal wiring L1b is changed from the M4 layer to the M5 layer, the signal wiring L2a is changed from the M4 layer to the M3 layer, and the signal wiring L2b is changed to the M3 layer. Each layer of signal wiring L1a, L1b, L2a, L2b does not come into contact with neighboring signal wiring. Specifically, in each differential transmission line L1, the signal wiring L1a descends from the M5 layer through the ILD layer to the M4 layer in a state where the width is shortened in the M5 layer, and the virtual wiring of the signal wiring L1b in the M4 layer It extends in the extension direction and its width returns. In addition, the signal wiring L1b rises from the M4 layer to the M5 layer through the ILD layer in a state where the width of the signal wiring L1b is shortened, and extends in the virtual extension direction of the signal wiring L1a in the M5 layer. . The same applies to the differential transmission line L2.
図２７では、図２５と比べて並走配線全体の垂直方向の距離（厚さ）を短くすることができるとともに、Ｓｉ基板上での縒り合わせ対角配線構造によりコモンモード成分を低減できるため、ＥＭＩノイズを抑制することができる。また、縒り合わせ配線構造を適用しているため、副次的な効果としてディファレンシャルモードおよびコモンモードのクロストークの低減を図ることができる。 In FIG. 27, the vertical distance (thickness) of the entire parallel wiring can be shortened compared to FIG. 25, and the common mode component can be reduced by the diagonal wiring structure on the Si substrate. EMI noise can be suppressed. In addition, since the twisted wiring structure is applied, the differential mode and common mode crosstalk can be reduced as a secondary effect.
以上のように第４の実施の形態によれば、Ｓｉ−ＬＳＩ内の長距離配線において縒り合わせ対角配線を用いることで、ＥＭＩノイズを低減できるとともに、高い配線密度を有し差動配線間のクロストークが低い並走配線および集積回路を提供できる。 As described above, according to the fourth embodiment, EMI noise can be reduced and high wiring density can be achieved between the differential wirings by using the diagonal wiring in the long distance wiring in the Si-LSI. Parallel wiring and an integrated circuit with low crosstalk can be provided.
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。例えば、上記実施の形態では、差動伝送線路を用いた並走配線について述べたが、本発明はこれに限らず、差動方式による並走線路全般に適用可能である。また本発明は、ＬＳＩに限らず、各種集積回路やボードにも適用可能である。 In addition, this invention is not limited only to said each embodiment, In the range which does not change a summary, it can deform | transform suitably and can implement. For example, in the above-described embodiment, parallel wiring using a differential transmission line has been described. However, the present invention is not limited to this, and can be applied to general parallel lines using a differential system. The present invention is not limited to an LSI, and can be applied to various integrated circuits and boards.
Ｌ１、Ｌ２、Ｌ３、Ｌ４…差動伝送線路 Ｌ１ａ，Ｌ１ｂ、Ｌ２ａ，Ｌ２ｂ、Ｌ３ａ，Ｌ３ｂ、Ｌ４ａ，Ｌ４ｂ…信号配線 ＬＡ…攻撃配線 １０…ＩＬＤ（層間絶縁膜） １…ランダム信号源 ２…抵抗 ３…差動Ｓパラメータ ４…抵抗 ２０…Ｓｉ（シリコン）基板 ２１，２２…ビアホール Ｌ１Ｔ，Ｌ２Ｔ，Ｌ３Ｔ…縒り部分 Ｌ１ａＫ，Ｌ１ｂＫ、Ｌ２ａＫ，Ｌ２ｂＫ、Ｌ３ａＫ，Ｌ３ｂＫ…切り欠き部 １１，１２…ランダム信号源 １３，１４…５０Ωの抵抗 １５…４端子Ｓパラメータ １６，１７…５０Ωの抵抗
L1, L2, L3, L4 ... differential transmission lines L1a, L1b, L2a, L2b, L3a, L3b, L4a, L4b ... signal wiring LA ... attack wiring 10 ... ILD (interlayer insulating film) 1 ...
Claims (18)
前記各差動線路は平行な二つの配線からなり、前記二つの配線は前記基準方向に対して斜め方向に対向する位置関係をなすことを特徴とする集積回路の並走配線。 A parallel wiring of an integrated circuit composed of a plurality of differential lines arranged in parallel in a reference direction,
Each differential line consists two parallel lines, the two lines are parallel running wires of the integrated circuit, characterized in that forming the opposing positional relationship in an oblique direction with respect to the reference direction.
前記基準方向に並設された平行な二つの配線からなる少なくとも１つの第２の差動線路と、を備え、
前記第１の差動線路の一方の配線と該一方の配線に隣接する前記第２の差動線路の一方の配線とが前記基準方向に対して斜め方向に対向する位置関係をなすことを特徴とする集積回路の並走配線。 At least one first differential line comprising two parallel wires arranged in parallel in the reference direction;
And at least one second differential line composed of two parallel wires arranged in parallel in the reference direction,
One wiring of the first differential line and one wiring of the second differential line adjacent to the one wiring are in a positional relationship opposite to each other in an oblique direction with respect to the reference direction. Parallel wiring of an integrated circuit .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004250306A JP4210248B2 (en) | 2003-08-29 | 2004-08-30 | Parallel wiring of integrated circuits |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003307086 | 2003-08-29 | ||
| JP2004250306A JP4210248B2 (en) | 2003-08-29 | 2004-08-30 | Parallel wiring of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101587A JP2005101587A (en) | 2005-04-14 |
| JP4210248B2 true JP4210248B2 (en) | 2009-01-14 |
Family
ID=34467390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004250306A Active JP4210248B2 (en) | 2003-08-29 | 2004-08-30 | Parallel wiring of integrated circuits |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4210248B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134874A1 (en) | 2005-06-14 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | Transmission line device |
| JP4848490B2 (en) * | 2006-10-25 | 2011-12-28 | 日本電気株式会社 | Transmission line, wiring board having the same, and semiconductor device |
| JP5189852B2 (en) | 2008-02-15 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | Wiring arrangement method and semiconductor integrated circuit device |
| US7859356B2 (en) * | 2008-03-21 | 2010-12-28 | Qualcomm Incorporated | Transmission line system having high common mode impedance |
| JP5476829B2 (en) * | 2009-07-17 | 2014-04-23 | 富士ゼロックス株式会社 | Semiconductor integrated circuit device |
| CN102083277B (en) * | 2009-12-01 | 2014-04-30 | 鸿富锦精密工业（深圳）有限公司 | Printed circuit board and wiring method thereof |
| JP2014220721A (en) * | 2013-05-10 | 2014-11-20 | 株式会社村田製作所 | Signal transmission cable and electronic apparatus module |
| EP3355111B1 (en) * | 2013-11-25 | 2023-05-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Electro-optical modulator devices |
| CN111277264B (en) * | 2020-02-13 | 2023-01-24 | 广州全盛威信息技术有限公司 | Multi-phase local oscillator signal routing and corresponding wiring structure |
| WO2023238376A1 (en) * | 2022-06-10 | 2023-12-14 | 日本電信電話株式会社 | Impedance converter |
-
2004
- 2004-08-30 JP JP2004250306A patent/JP4210248B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005101587A (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4371065B2 (en) | Transmission line, communication apparatus, and wiring formation method | |
| US8013685B2 (en) | Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate | |
| JP5194440B2 (en) | Printed wiring board | |
| TWI407461B (en) | Common-mode noise filtering circuit, common-mode noise filtering element and common-mode noise filtering structure | |
| TWI460918B (en) | Common mode noise suppression circuit | |
| WO2008047852A1 (en) | Multilayer substrate | |
| JP4210248B2 (en) | Parallel wiring of integrated circuits | |
| US20170099728A1 (en) | Device and method for transmitting differential data signals | |
| JP2006352347A (en) | High-frequency transmission line | |
| US20140022030A1 (en) | Signal transmission circuit and signal transmission cell thereof | |
| Lin et al. | Using stepped-impedance lines for common-mode noise reduction on bended coupled transmission lines | |
| US7504587B2 (en) | Parallel wiring and integrated circuit | |
| Huang et al. | Suppression of crosstalk using serpentine guard trace vias | |
| MX2010013267A (en) | Design structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance. | |
| US20040103383A1 (en) | Design, layout and method of manufacture for a circuit that taps a differential signal | |
| JP6202859B2 (en) | Printed circuit board and electronic device | |
| JP2009055284A (en) | Waveform equalizing circuit | |
| JP5240828B2 (en) | Semiconductor package substrate design method | |
| Huang et al. | The optimal number and location of grounded vias to reduce crosstalk | |
| Wang et al. | Reducing crosstalk between microstrip lines using csr structure | |
| KR101515854B1 (en) | Wideband coupler | |
| Rowlands et al. | Simulation and measurement of high speed serial link performance in a dense, thin core flip chip package | |
| Voelker | Transposing conductors in signal buses to reduce nearest-neighbor crosstalk | |
| TW200524157A (en) | A vertically-stacked co-planar transmission line structure for IC design | |
| JP2016207834A (en) | Printed-circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4210248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |