JP4209097B2 - 半導体受光素子 - Google Patents

半導体受光素子 Download PDF

Info

Publication number
JP4209097B2
JP4209097B2 JP2001266930A JP2001266930A JP4209097B2 JP 4209097 B2 JP4209097 B2 JP 4209097B2 JP 2001266930 A JP2001266930 A JP 2001266930A JP 2001266930 A JP2001266930 A JP 2001266930A JP 4209097 B2 JP4209097 B2 JP 4209097B2
Authority
JP
Japan
Prior art keywords
layer
receiving element
conductive layer
light receiving
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001266930A
Other languages
English (en)
Other versions
JP2003046111A (ja
Inventor
智彦 柴田
茂明 角谷
圭一郎 浅井
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2001266930A priority Critical patent/JP4209097B2/ja
Priority to US10/147,046 priority patent/US6597023B2/en
Priority to EP02011379.1A priority patent/EP1263057B1/en
Publication of JP2003046111A publication Critical patent/JP2003046111A/ja
Application granted granted Critical
Publication of JP4209097B2 publication Critical patent/JP4209097B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子の製造方法に関し、詳しくはフォトダイオードなどとして好適に用いることのできる半導体受光素子の製造方法に関する。
【０００２】
【従来の技術】
近年においては、自動制御器、光計測器、光通信のみならず、テレビ、ビデオ、ステレオ、エアコンなどの日用品の中にも、光検出器としてのフォトダイオードなどの半導体受光素子が組み込まれている。このような半導体受光素子としては、直接遷移型で大きなバンド間ギャップを有するとともに、組成制御によってバンド間ギャップを自在に変化させることができることから、Ｇａ系の窒化物半導体が用いられていた。
【０００３】
図１は、従来のいわゆるＰＩＮ型の半導体受光素子の一例を示す構成図である。
【０００４】
図１に示す半導体受光素子１０においては、サファイア、ＺｎＯ、ＳｉＣ、Ｓｉ、ＧａＡｓ、及びＧａＮなどの単結晶からなる基板１上において、ＡｌＮからなるバッファ層６、ｉ−ＧａＮからなる下地層２、ｎ−ＡｌＧａＮからなるｎ型導電層３、ｉ−ＡｌＧａＮからなる受光層４、ｐ−ＧａＮからなるｐ型導電層５がこの順に形成されている。ｎ型導電層３の一部は露出しており、この露出した部分にＡｌ／Ｔｉなどのｎ型電極７が形成されるとともに、ｐ型導電層５上にはＡｕ／Ｎｉなどのｐ型電極８が形成されている。
【０００５】
そして、半導体受光素子１０に対して検出すべきカットオフ波長以下の波長の光が入射すると、この光によって受光層４が励起され、ｎ型電極７及びｐ型電極８を介して、半導体受光素子１０を含む所定の電気回路中を所定の電流が流れるようになる。そして、この電流を検出することによって前記受光した光を検出するように構成されている。
【０００６】
【発明が解決しようとする課題】
図１に示す半導体受光素子１０において、バッファ層６は、基板１と下地層２との格子定数差を補完して、基板１上に下地層２や導電層３及び５、受光層４をエピタキシャル成長させるべく、緩衝層としての作用を果たすものである。したがって、通常はその結晶性を無視して５００〜７００℃の低温において、アモルファス状に形成される。
【０００７】
この結果、バッファ層６中には比較的多量の転位が含有されてしまい、この転位の一部が貫通転位として下地層２、ｎ型導電層３、受光層４及びｐ型導電層５中に伝搬する。結果としてこれらの層中にも１０１０／ｃｍ２を超える量の転位が含まれていまい、結晶性が劣化してしまっていた。特に、短波長用の半導体受光素子、すなわちｎ型導電層３及び受光層４がＡｌをより多く含む場合において上記傾向は顕著になる。
【０００８】
このような高転位で低結晶性の層から半導体受光素子を構成すると、各層の転位を通じていわゆる比較的大きな暗電流が流れることになる。したがって、前記半導体受光素子に光を入射させ、受光層を励起して得た電流を検出した場合に、検出電流の誤差が前記暗電流に起因して大きくなってしまい、Ｓ／Ｎ比あるいは検出感度が著しく劣化してしまうという問題があった。
【０００９】
本発明は、暗電流を低減し、高い検出感度を有する半導体受光素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成すべく、本発明の受光素子構造の製造方法は、サファイア単結晶基板上にＭＯＣＶＤ法を用いて窒化物半導体からなる受光素子構造を製造する方法であって、前記サファイア単結晶基板に表面窒化処理を施す第１の工程と、表面窒化処理を施したサファイア単結晶基板を１１００℃以上に昇温し、転位密度が１０１１／ｃｍ２以下であり、Ａｌ含有量が５０原子％以上である窒化物半導体からなる膜厚が０．５〜３μｍの下地層を形成する第２の工程と、前記下地層上に、転位密度が下地層よりも少なくかつ１０１０／ｃｍ２以下であり、前記下地層を構成する窒化物半導体よりも少ない含有量でＡｌを含む受光素子構造を構成する窒化物半導体層群を形成する第３の工程とを有することを特徴とする。
【００１１】
本発明者らは、上記目的を達成するべく鋭意検討を実施した。上述した暗電流は、半導体受光素子を構成する各層の低結晶性に基づく高転位の結果として生じるものであることから、本発明者らは、半導体受光素子を構成する各層の転位量を減らして結晶性を向上させることを試みた。
【００１２】
上述したように、半導体受光素子を構成する各層中における転位は、低結晶性のバッファ層に起因するものである。しかしながら、図１に示す従来の半導体受光素子においては、基板１としてはサファイア単結晶が用いられ、下地層２としてはＧａＮが用いられていたため、下地層上に形成した導電層に転位が貫通してしまうという問題があった。特に、Ａｌを含む導電層を成膜するとその界面で転位が増加し、さらにはクラックを発生させてしまうという問題もあった。これは、導電層がＡｌを含むことによってその格子定数が縮小されるため、導電層内に引張応力が発生することに起因する。
【００１３】
そこで、バッファ層のみならず、下地層についても種々検討を行った。図１に示す従来の半導体受光素子においては、その構成から明らかなように、導電層及び受光層ともにＧａを主とした窒化物半導体から構成されている。したがって、これら各層に対する下地層についてもＧａ系を主とした、例えばＧａＮから構成することが当然と考えられていた。その結果、基板との格子不整合が生じ、これを緩和するために低温形成のバッファ層が必要とされていた。
【００１４】
しかしながら、本発明者らは、当然と思われていた下地層の組成に着目し、この組成を変化させることを試みた。その結果、下地層を低転位で大きな結晶性のＡｌを主とする窒化物半導体から構成することを想到した。この下地層はバッファ層が存在しない場合においても、サファイアなどの基板上に大きな格子定数差を補完してエピタキシャル成長することができる。また、下地層の高い結晶性に基づいて、下地層上に形成された導電層及び受光層の結晶性も改善され、それらの転位量が低減される。
【００１５】
結果として、半導体受光素子を構成する各層中に転位量が低減され、高い転位量に基づく高い暗電流の生成を効果的に抑制することができる。このため、暗電流に基づく検出電流値の誤差が低減され、前記半導体受光素子の検出感度を向上させることができる。
【００１６】
【発明の実施の形態】
以下、本発明を発明の実施の形態に即して詳細に説明する。
図２は、本発明の半導体受光素子の一例を示す構成図である。
図２に示す半導体受光素子２０は、基板１１上において、下地層１２、ｎ型導電層１３、受光層１４、ｐ型導電層１５を順次具えている。そして、図１に示す従来の半導体受光素子１０と同様に、ｐ型導電層１５上には例えばＡｕ／Ｎｉからなるｐ型電極１８を有しており、ｎ型導電層１３の露出した部分においては例えばＡｌ／Ｔｉからなるｎ型電極１７を有し、ＰＩＮ型の半導体受光素子を構成している。
【００１７】
図２において、ｎ型導電層１３、受光層１４、ｐ型導電層１５は半導体受光素子における窒化物半導体層群を構成し、この窒化物半導体層群と、ｎ型電極１７及びｐ型電極１８とから受光素子構造が構成される。
【００１８】
下地層１２は、本発明にしたがって、Ａｌを含み、転位密度が１０１１／ｃｍ２以下の窒化物半導体から構成されていることが必要であり、さらには１０１０／ｃｍ２以下であることが好ましい。この場合においては、基板１１との格子定数差を補完して、自らエピタキシャル成長されることができるとともに、その結果、下地層１２上においてｎ型導電層１３、受光層１４、及びｐ型導電層１５をもエピタキシャル成長させることができる。
【００１９】
また、窒化物半導体層群を構成するｎ型導電層１３、受光層１４、及びｐ型導電層１５は、下地層２よりも少ない含有量でＡｌを含み、転位密度が１０１０／ｃｍ２以下の窒化物半導体から構成されていることが必要である。これによって、半導体受光素子２０の暗電流を効果的に抑制することができる。
【００２０】
これは、下地層１２とｎ型導電層１３との間のＡｌ組成差に起因して貫通転位の割合が減少し、ｎ型導電層１３、受光層１４、及びｐ型導電層１５中の転位密度を低減することができ、これによって、ｎ型導電層１３などの結晶性が向上するためである。
【００２１】
上述した効果は、下地層１２を構成する前記窒化物半導体におけるＡｌの含有量が多いほど、具体的には５０原子％以上で顕著になる。特に、下地層１２を構成する前記窒化物半導体は、ＡｌＮから構成することが好ましい。
【００２２】
このように、下地層１２を上述した高Ａｌ含有量の窒化物半導体から構成することによって、ｎ型導電層１３の結晶性をさらに向上させることができる。その結果、下地層１２上に形成されたｎ型導電層１３、受光層１４、及びｐ型導電層１５の結晶性を向上させて、さらなる低転位化を達成することもできる。
【００２３】
例えば、下地層１２がＡｌＮから構成され、下地層１２上に直接的に形成されたｎ型導電層１３がＧａを比較的多く含有するＡｌＧａＮなどから構成される場合などにおいては、下地層１２とｎ型導電層１３との間の組成差が増大するために、下地層１２の転位量に比較してｎ型導電層１３の転位量をより低減することができる。例えば、１０９／ｃｍ２以下の転位密度を比較的簡易に得ることができ、現状においては１×１０８／ｃｍ２まで転位密度を低減することができる。
【００２４】
この結果、ｎ型導電層１３上に形成された受光層１４及びｐ型導電層１５中の転位量も当然に低減され、これらの層中においてもその転位密度を１０９／ｃｍ２以下にまで比較的簡易に低減することができる。さらに、現状においては、１×１０８／ｃｍ２まで低減することができる。
【００２５】
Ａｌを含み、低転位密度の高結晶性の窒化物半導体からなる下地層１２は、例えば、ＭＯＣＶＤ法により、その成膜温度を制御することによって得ることができる。具体的には、成膜温度を１１００℃以上、好ましくは１２５０℃以下に設定することによって、目的とする高結晶性の窒化物半導体からなる下地層１２を簡易に得ることができる。なお、本特許の成膜温度は、基板温度を意味する。
【００２６】
なお、結晶性向上の観点から、下地層１２の膜厚は大きいほど好ましいが、膜厚が大きくなり過ぎるとクラックの発生や剥離などが生じる。したがって、下地層１２の膜厚は０．５〜３μｍとし、さらには１〜３μｍであることが好ましい。
【００２７】
このような低転位密度で高い結晶性のｎ型導電層１３などは、前述したような低転位で高結晶性の下地層１２上に、例えばＭＯＣＶＤ法などによってエピタキシャル成長させることにより、必然的に得ることができる。
【００２８】
基板１１は、サファイア単結晶、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶などのIV族あるいはIV−IV族単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、及びＡｌＧａＮ単結晶などのIII−Ｖ族単結晶、ＺｒＢ２などのホウ化物単結晶などの、公知の基板材料から構成することができるが、本発明では、サファイア単結晶基板を用いる。
【００２９】
本発明では、サファイア単結晶基板上に、下地層１２を形成するに先立って表面窒化処理を施す。前記表面窒化処理は、前記サファイア単結晶基板をアンモニアなどの窒素含有雰囲気中に配置し、所定時間加熱することによって実施する。そして、窒素濃度や窒化温度、窒化時間を適宜に制御することによって、前記主面に形成される窒化層の厚さを制御する。
【００３０】
このようにして表面窒化層が形成されたサファイア単結晶基板を用いれば、その主面上に直接的に形成される下地層１２の結晶性をさらに向上させることができる。さらに、より厚く、例えば上述した適正厚さの上限値である３μｍまで、特別な成膜条件を設定することなく簡易に厚くすることができる。したがって、ｎ型導電層１３、さらにはこのｎ型導電層１３上に形成される受光層１４、及びｐ型導電層１５の高結晶化を図ることができ、それらの層中の転位量をさらに低減することができる。
【００３１】
また、この場合において、下地層１２を形成する際の温度を、上記好ましい温度範囲において１２００℃以下、あるいは１１５０℃程度まで低減しても、その結晶性を十分に高く維持することができ、例えば、１０１０／ｃｍ２以下の転位密度を簡易に実現することができる。
【００３２】
さらに、上述した表面窒化層上に下地層１２を形成することにより、その厚さを大きくしても剥離やクラックが発生しにくくなる。このため、成膜条件などに依存することなく、例えば上述したような３μｍ程度まで簡易に厚く形成することができる。したがって、下地層１２の、表面窒化層に起因した結晶性の向上と、厚さ増大による結晶性の向上との相乗効果によって、その結晶性はさらに向上し、転位密度をより低減させることができる。
【００３３】
前記表面窒化層は、比較的に薄く、例えば１ｎｍ以下に形成する、又は比較的厚く、例えば、前記主面から１ｎｍの深さにおける窒素含有量が２原子％以上となるように厚く形成することが好ましい。
【００３４】
なお、図２に示す本発明の半導体受光素子においては、受光層４下側の導電層をｎ型とし、上側の導電層をｐ型としているが、両者を逆転させて形成することもできる。
【００３５】
図３は、本発明の半導体受光素子の他の例を示す構成図である。
【００３６】
図３に示す半導体受光素子３０は、基板２１上において、下地層２２、導電層２３、及び受光層２４を順次具えている。そして、受光層２４上においては、ＩｎＳｂの酸化物などからなるショットキー電極２７及び２８が設けられて、いわゆるＭＩＳ型の半導体受光素子３０を構成している。
【００３７】
図３においては、導電層２３及び受光層２４が窒化物半導体層群を構成し、この窒化物半導体層群と、ショットキー電極２７及び２８とから受光素子構造が構成される。
【００３８】
下地層２２は、上述したように、Ａｌを５０原子％以上含み、転位密度が１０１１／ｃｍ２以下の窒化物半導体から構成されていることが必要であり、さらには１０１０／ｃｍ２以下であることが好ましい。さらに、下地層２２は、ＡｌＮから構成されていることが好ましい。
【００３９】
また、Ａｌを含む高結晶性の窒化物半導体からなる上記下地層２２は、図２に示す半導体受光素子の場合と同様に、ＭＯＣＶＤ法などによって、１１００℃以上、好ましくは１２５０℃以下に加熱して基板２１上に成膜することによって簡易に得ることができる。また、図２に示すＰＩＮ型の半導体受光素子２０の場合と同様の理由から、下地層２２の膜厚は０．５〜３μｍであり、好ましくは１μｍ〜３μｍとする。
【００４０】
また、窒化物半導体層群を構成する導電層２３及び受光層２４は、本発明にしたがって、下地層２２を構成する窒化物半導体よりも少ない含有量でＡｌを含み、転位密度が１０１０／ｃｍ２以下の窒化物半導体から構成されていることが必要である。なお、図２に示す半導体受光素子の場合と同様に、下地層２２と導電層２３との間の組成差が大きくなることによって、導電層２３中の転位密度が低減され、その結果、受光層２４中の転位密度も低減することができる。具体的には、１０９／ｃｍ２以下にまで転位密度を低減することができる。
【００４１】
図３に示すＭＩＳ型の半導体受光素子３０においては、カットオフ波長以下の波長の光が入射することによって受光層２４が励起され、ショットキー電極２７及び２８を介して、半導体受光素子３０を含む所定の電気回路に電流が流れるようになる。したがって、この電流値を計測することによって入射した光の検出を行うことができる。
【００４２】
なお、図３に示すＭＩＳ型の半導体受光素子３０においても、基板２１は、上述したサファイア単結晶から構成する。サファイア単結晶は、図２に示すＰＩＮ型の半導体受光素子２０の場合と同様の理由から、下地層２２を形成するに先立って、表面窒化処理を施す。
【００４３】
図４は、本発明の半導体発光素子のその他の例を示す構成図である。
【００４４】
図４に示す半導体発光素子４０は、基板３１上において、下地層３２、ｎ型導電層３３−１及び３３−２、並びにこれらｎ型導電層で挟まれるようにしてｐ型導電層３５を具えている。下地層３２の表面は部分的に露出しており、この露出した表面部分に電極３７が設けられているとともに、ｎ型導電層３３−１上においてｎ型電極３８が形成され、いわゆるヘテロ接合バイポーラ型トランジスタ構成の半導体受光素子を構成している。
【００４５】
ｎ型導電層３３−１及び３３−２、並びにｐ型導電層３５は窒化物半導体層群を構成しており、この窒化物半導体層群と、電極３７及びｎ型電極３８とから受光素子構造が構成される。
【００４６】
下地層３２は、上述したように、Ａｌを５０原子％以上含み、転位密度が１０１１／ｃｍ２以下の窒化物半導体から構成されていることが必要であり、さらには１０１０／ｃｍ２以下であることが好ましい。下地層２２は、ＡｌＮから構成されていることが好ましい。
【００４７】
また、Ａｌを含む高結晶性の窒化物半導体からなる上記下地層３２は、図２及び図３に示す半導体受光素子の場合と同様に、ＭＯＣＶＤ法などによって、１１００℃以上、好ましくは１２５０℃以下に加熱して基板３２上に成膜することによって簡易に得ることができる。また、図２に示すＰＩＮ型の半導体受光素子２０の場合と同様の理由から、下地層３２の膜厚は０．５〜３μｍであり、好ましくは１μｍ〜３μｍとする。
【００４８】
また、窒化物半導体層群を構成するｎ型導電層３３−１及び３３−２、並びにｐ型導電層３５は、本発明にしたがって、下地層３２を構成する窒化物半導体よりも少ない含有量でＡｌを含み、転位密度が１０１０／ｃｍ２以下の窒化物半導体から構成されていることが必要である。なお、図２及び図３に示す半導体受光素子の場合と同様に、下地層３２とｎ型導電層３３−１との間の組成差が大きくなることによって、ｎ型導電層３３−１中の転位密度が低減され、その結果、その上方に位置するｐ型導電層３５及びｎ型導電層３３−２中の転位密度も低減することができる。具体的には、１０９／ｃｍ２以下にまで転位密度を低減することができる。
【００４９】
図４に示すヘテロ接合バイポーラ型トランジスタ構成の半導体受光素子４０においては、カットオフ波長以下の波長の光が受光素子構造に入射することによってｎ型導電層３３−１及び３３−２、並びにｐ型導電層３５が励起され、電極３７及び３８を介して、半導体受光素子４０を含む所定の電気回路に電流が流れるようになる。したがって、この電流値を計測することによって入射した光の検出を行うことができる。
【００５０】
なお、図４に示すように、ｐ型導電層をｎ型導電層で挟むような構成とする代わりに、ｎ型導電層をｐ型導電層で挟むような構成とすることもできる。
【００５１】
また、図４に示すヘテロ接合バイポーラ型トランジスタ構成の半導体受光素子４０においても、基板３１は、上述したサファイア単結晶から構成する。サファイア単結晶は、図２に示すＰＩＮ型の半導体受光素子２０の場合と同様の理由から、下地層３２を形成するに先立って、表面窒化処理を施す。
【００５２】
図５は、本発明の半導体発光素子のさらに他の例を示す構成図である。
【００５３】
図５に示す半導体発光素子５０は、基板４１上において、下地層４２、導電層４３、及び半導体層４４を具えている。導電層４３の表面は部分的に露出しており、この露出した表面部分に電極４７が設けられているとともに、半導体層４４上において電極４８が形成され、いわゆるヘテロ接合ＦＥＴ型トランジスタ構成の半導体受光素子を構成している。
【００５４】
導電層４３及び半導体層４４は窒化物半導体層群を構成しており、この窒化物半導体層群と、電極４７及４８とから受光素子構造が構成される。
【００５５】
下地層４２は、上述したように、Ａｌを５０原子％以上含み、転位密度が１０１１／ｃｍ２以下の窒化物半導体から構成されていることが必要であり、さらには１０１０／ｃｍ２以下であることが好ましい。下地層２２は、ＡｌＮから構成されていることが好ましい。
【００５６】
また、Ａｌを含む高結晶性の窒化物半導体からなる上記下地層４２は、図２〜図４に示す半導体受光素子の場合と同様に、ＭＯＣＶＤ法などによって、１１００℃以上、好ましくは１２５０℃以下に加熱して基板４２上に成膜することによって簡易に得ることができる。また、図２に示すＰＩＮ型の半導体受光素子２０の場合と同様の理由から、下地層４２の膜厚は０．５〜３μｍであり、好ましくは１μｍ〜３μｍとする。
【００５７】
また、窒化物半導体層群を構成する導電層４３及びキャリア層４４は、本発明にしたがって、下地層４２を構成する窒化物半導体よりも少ない含有量でＡｌを含み、転位密度が１０１０／ｃｍ２以下の窒化物半導体から構成されていることが必要である。なお、図２〜図４に示す半導体受光素子の場合と同様に、下地層４２と導電層４３との間の組成差が大きくなることによって、導電層４３中の転位密度が低減され、その結果、その上方に位置するキャリア層４４中の転位密度も低減することができる。具体的には、１０９／ｃｍ２以下にまで転位密度を低減することができる。
【００５８】
図５に示すヘテロ接合ＦＥＴ型トランジスタ構成の半導体受光素子５０においては、受光素子構造にカットオフ波長以下の波長の光が入射することによってキャリア層４４が励起され、キャリア層４４から導電層４３中に所定量のキャリアが注入される。すると、この注入されたキャリアは、導電層４３の、キャリア層４４との界面近傍に形成されたキャリア易動性の表面層４３Ａを通って流れ、電極４７及び４８を介して、半導体受光素子５０を含む所定の電気回路に電流が流れるようになる。したがって、この電流値を計測することによって入射した光の検出を行うことができる。
【００５９】
また、図５に示すヘテロ接合ＦＥＴ型トランジスタ構成の半導体受光素子５０においても、基板４１は、上述したサファイア単結晶から構成する。サファイア単結晶は、図２に示すＰＩＮ型の半導体受光素子２０の場合と同様の理由から、下地層４２を形成するに先立って、表面窒化処理を施す。
【００６０】
図２〜図４に示す半導体受光素子においては、基板がサファイア単結晶から構成され、下地層がＡｌＮから構成され、導電層がＧａを比較的多く含むＡｌＧａＮから構成されている場合においては、下地層中におけるＡｌの含有量を基板側から導電層側に向けて連続的又はステップ状に減少させることが好ましい。
【００６１】
この場合、下地層中において、基板側のＡｌ含有量は高く、導電層側のＡｌ含有量は低くなるので、下地層の基板との格子定数差、並びに下地層の導電層との格子定数差が小さくなる。これによって、下地層を比較的厚く形成した場合においても、前記下地層内に発生する引張応力を補完して、下地層内におけるクラックの発生を抑制することができるようになる。
【００６２】
また、高結晶性の窒化物半導体層から構成される本発明の半導体受光素子においては、その反り量が５ｃｍ当たり１００μｍ以下にまで低減される。したがって、素子内における残留応力は極めて低くなり、上記半導体受光素子を長期間使用した場合においても、前記残留応力に起因した破損や特性変化を抑制することができる。
【００６３】
【実施例】
本実施例においては、図２に示すＰＩＮ型の半導体受光素子を作製した。
【００６４】
基板１１として２インチ径の厚さ５００μｍのサファイア単結晶を用い、これをＭＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガス系としてＨ2、Ｎ2、ＴＭＡ、ＴＭＧ、Ｃｐ2Ｍｇ、ＮＨ3、ＳｉＨ4が取り付けてある。圧力を１５Ｔｏｒｒに設定した後、Ｈ2を平均流速３ｍ／ｓｅｃで流しながら、基板１１を１１５０℃まで昇温した。
【００６５】
そして、アンモニアガス（ＮＨ３）を水素キャリアガスとともに５分間流し、基板１１の主面を窒化させた。なお、ＥＳＣＡによる分析の結果、この表面窒化処理によって、前記主面には窒化層が形成されており、前記主面から深さ１ｎｍにおける窒素含有量が７原子％であることが判明した。
【００６６】
その後、ＴＭＡとＮＨ3とを、供給ガスモル比が４５０対１となるようにして、下地層１２としてのＡｌＮ層を厚さ１μｍまで成長させた。この際、成膜速度を１μｍ／ｈｒとなるように、ＴＭＡ及びＮＨ３の供給量を設定した。このＡｌＮ層中の転位密度をＴＥＭによって観察したところ、８×１０９／ｃｍ２であった。
【００６７】
次いで、基板温度を１１２０℃に設定した後、ＴＭＡ、ＴＭＧ、ＮＨ３、ＳｉＨ４を全ガス平均流速３ｍ／ｓｅｃで流して、ｎ型導電層１３としてＳｉをドープしたｎ−Ａｌ０．４Ｇａ０．６Ｎ層を厚さ２μｍ成長させた。この際、ＮＨ３、ＴＭＡ、及びＴＭＧの平均供給ガスモル比は、６００対２対８となるようにし、供給量は成膜速度が１．５μｍ／ｈｒとなるように設定した。なお、ＳｉＨ４は、キャリア濃度が３×１０１７／ｃｍ３となるように供給した。
【００６８】
次いで、ＳｉＨ４ガスの供給を停止し、前記ｎ−Ａｌ０．４Ｇａ０．６Ｎ層上に、受光層１４としてのｉ−Ａｌ０．４Ｇａ０．６Ｎ層を厚さ０．００５μｍに形成した。ここでＴＭＡの供給を停止するとともに、Ｃｐ2Ｍｇをキャリア濃度が３×１０１７／ｃｍ３となるようにして供給し、ｐ型導電層１５としてのＭｇをドープしたｐ−ＧａＮ層を厚さ０．５μｍに形成した。
【００６９】
ｎ−Ａｌ０．４Ｇａ０．６Ｎ層、ｉ−Ａｌ０．４Ｇａ０．６Ｎ層及びｐ−ＧａＮ層の転位密度をＴＥＭによって観察したところ、それぞれ５×１０８／ｃｍ２、５×１０８／ｃｍ２及び３×１０８／ｃｍ２であった。
【００７０】
さらに、これらの各層を部分的にエッチング除去することによって、ｎ型導電層１３を構成するｎ−Ａｌ０．４Ｇａ０．６Ｎ層の一部を露出させ、この露出部分に対してＡｌ／Ｔｉからなるｎ型電極１７を形成した。また、ｐ型導電層１５を構成するｐ−ＧａＮ層上にＡｕ／Ｎｉからなるｐ型電極１８を形成した。
【００７１】
このようにして作製した半導体受光素子２０の暗電流を調べたところ、１０ｐＡ／ｍｍ２であることが判明した。
【００７２】
（比較例）
本比較例においては、図１に示すＰＩＮ型の半導体受光素子を作製した。
最初に、基板１としてのサファイア単結晶基板を実施例と同様の前処理を施した後、実施例と同様のＭＯＣＶＤ装置内に設置した。
【００７３】
圧力を１００Ｔｏｒｒに設定した後、Ｈ2を平均ガス流速１．５ｍ／ｓｅｃで流しながら、基板１の表面クリーニングを行うため、基板１を１１００℃まで昇温した後、１０分間保持し、その後６００℃まで下げた。その後、ＴＭＧとＮＨ3を供給ガスモル比が１５００対１となるように供給して、バッファ層６としてのＧａＮ層を厚さ０．０３μｍに形成した。
【００７４】
その後、一旦、ＴＭＧ及びＮＨ３の供給を中断し、基板温度を１０５０℃に設定して、新たにバッファ層成膜時と同条件でＴＭＧ及びＮＨ３を供給し、下地層２としてのｉ−ＧａＮ層を、成膜速度２μｍ／ｈｒで厚さ３μｍに形成した。このｉ−ＧａＮ層中の転位密度をＴＥＭ観察によって測定したところ、２×１０１０／ｃｍ２であることが判明した。
【００７５】
次いで、実施例と同様にして、厚さ０．５μｍのｎ−Ａｌ０．４Ｇａ０．６Ｎ層、厚さ０．００５μｍのｉ−Ａｌ０．４Ｇａ０．６Ｎ層、及び厚さ０．５μｍのｐ−ＧａＮ層を、実施例と同様の条件で、それぞれｎ型導電層３、受光層４、及びｐ型導電層５として形成し、さらにＡｌ／Ｔｉｎ型電極７、Ａｕ／Ｎｉｐ型電極８を形成することによって、半導体受光素子１０を作製した。
【００７６】
ｎ型導電層３、受光層４、及びｐ型導電層５を構成するｎ−Ａｌ０．４Ｇａ０．６Ｎ層、ｉ−Ａｌ０．４Ｇａ０．６Ｎ層、及びｐ−ＧａＮ層中における転位密度をＴＥＭ観察によって測定したところ、それぞれ８×１０１０／ｃｍ２、８×１０１０／ｃｍ２及び３×１０１０／ｃｍ２であった。
【００７７】
このようにして作製した半導体受光素子１０の暗電流を測定したところ、３０ｐＡ／ｍｍ２であることが判明した。
【００７８】
以上、実施例及び比較例から明らかなように、本発明に従って作製された半導体受光素子２０は、下地層の高結晶性に起因して各層の結晶性も改善され、転位量が低減されているため、これによって暗電流が減少していることが分かる。したがって、実施例に示す半導体受光素子は、比較例に示す半導体受光素子と比較して、実際の光検出装置などとして用いた場合に、極めて良好な検出感度を呈することが分かる。
【００７９】
以上、具体例を挙げながら、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、導電層や受光層などの結晶性をさらに向上させる目的で、下地層と導電層との間などにバッファ層やひずみ超格子などの多層積層構造を温度、流量、圧力、原料供給量、及び添加ガスなどの成長条件を変化させることにより、挿入することもできる。
【００８０】
また、上記下地層は、Ｇｅ、Ｓｉ、Ｍｇ、Ｚｎ、Ｂｅ、Ｐ、及びＢなどの添加元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【００８１】
また、本発明の半導体受光素子は、上述したＰＩＮ型やＭＩＳ型などの半導体受光素子のみならず、あらゆる型の半導体受光素子に対して用いることができる。
【００８２】
【発明の効果】
以上説明したように、本発明の半導体受光素子の製造方法は、特に、表面窒化処理を施したサファイア単結晶基板を１１００℃以上に昇温し、転位密度が１０ １１ ／ｃｍ ２ 以下であり、Ａｌ含有量が５０原子％以上である窒化物半導体からなる膜厚が０．５〜３μｍの下地層を形成しているため、従来のようなバッファ層を必要とせずに、基板との格子定数差を補完して導電層や受光層などのエピタキシャル成長を可能とする。さらには、下地層の高結晶性に基づいて前記導電層や前記受光層などの結晶性を改善し、低転位化することができる。
【００８３】
この結果、本発明の半導体受光素子は、低転位密度の窒化物半導体層群から構成される受光素子構造を有するようになるため、実際の使用において、暗電流を抑制して光検出感度を向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体発光素子の一例を示す構成図である。
【図２】本発明の半導体発光素子の一例を示す構成図である。
【図３】本発明の半導体発光素子の他の例を示す構成図である。
【図４】本発明の半導体発光素子のその他の例を示す構成図である。
【図５】本発明の半導体発光素子のさらに他の例を示す構成図である。
【符号の説明】
１、１１、２１、３１、４１ 基板、２、１２、２２、３２、４２ 下地層、３、１３、３３−１、３３−２ ｎ型導電層、４、１４、２４ 受光層、５、１５、３５ ｐ型導電層、６ バッファ層、７、１７、３７ ｎ型電極、８、１８ｐ型電極、１０、２０、３０、４０、５０ 半導体受光素子、２３、４３ 導電層、２７、２８ ショットキー電極、３８、４７、４８ 電極、４４ キャリア層

Claims (8)

  1. サファイア単結晶基板上にＭＯＣＶＤ法を用いて窒化物半導体からなる受光素子構造を製造する方法であって、
    前記サファイア単結晶基板に表面窒化処理を施す第１の工程と、
    表面窒化処理を施したサファイア単結晶基板を１１００℃以上に昇温し、転位密度が１０１１／ｃｍ２以下であり、Ａｌ含有量が５０原子％以上である窒化物半導体からなる膜厚が０．５〜３μｍの下地層を形成する第２の工程と、
    前記下地層上に、転位密度が下地層よりも少なくかつ１０１０／ｃｍ２以下であり、前記下地層を構成する窒化物半導体よりも少ない含有量でＡｌを含む受光素子構造を構成する窒化物半導体層群を形成する第３の工程と
    を有することを特徴とする受光素子の製造方法。
  2. 前記下地層を構成する前記窒化物半導体は、ＡｌＮであることを特徴とする、請求項１に記載の受光素子の製造方法。
  3. 前記下地層を構成する前記窒化物半導体を、１１００〜１２５０℃の温度で形成することを特徴とする、請求項１又は２に記載の受光素子の製造方法。
  4. 前記受光素子構造を構成する前記窒化物半導体層群は、導電層及び受光層を含み、前記導電層及び前記受光層は、前記基板上においてこの順に積層されていることを特徴とする、請求項１〜３のいずれか一に記載の受光素子の製造方法。
  5. 前記受光素子構造を構成する前記窒化物半導体層群は、ｎ型導電層、ｐ型導電層、及び受光層を含み、前記受光層は、前記基板上において前記ｎ型導電層及び前記ｐ型導電層で挟まれるようにして位置することを特徴とする、請求項１〜４のいずれか一に記載の受光素子の製造方法。
  6. 前記受光素子構造を構成する前記窒化物半導体層群は、ｎ型導電層及びｐ型導電層を含み、前記ｎ型導電層又は前記ｐ型導電層は、前記基板上において、他方の前記ｐ型導電層又はｎ型導電層で挟まれるようにして位置することを特徴とする、請求項１〜４のいずれか一に記載の受光素子の製造方法。
  7. 前記受光素子構造を構成する前記窒化物半導体層群は、導電層及び半導体層を含み、前記導電層及び前記半導体層は前記基板上においてこの順に積層され、前記導電層は、前記半導体層との界面近傍においてキャリア易動性の表面層を有することを特徴とする、請求項１〜４のいずれか一に記載の受光素子の製造方法。
  8. 前記下地層を構成する前記窒化物半導体中のＡｌ成分含有量を、前記下地層の、前記基板側から前記受光素子構造側に向かって連続的又はステップ状に変化させることを特徴とする、請求項４〜７のいずれか一に記載の受光素子の製造方法。
JP2001266930A 2001-05-24 2001-09-04 半導体受光素子 Expired - Lifetime JP4209097B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001266930A JP4209097B2 (ja) 2001-05-24 2001-09-04 半導体受光素子
US10/147,046 US6597023B2 (en) 2001-05-24 2002-05-17 Semiconductor light-detecting element
EP02011379.1A EP1263057B1 (en) 2001-05-24 2002-05-23 Nitride light-detector with a low dislocation density

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-155134 2001-05-24
JP2001155134 2001-05-24
JP2001266930A JP4209097B2 (ja) 2001-05-24 2001-09-04 半導体受光素子

Publications (2)

Publication Number Publication Date
JP2003046111A JP2003046111A (ja) 2003-02-14
JP4209097B2 true JP4209097B2 (ja) 2009-01-14

Family

ID=26615623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001266930A Expired - Lifetime JP4209097B2 (ja) 2001-05-24 2001-09-04 半導体受光素子

Country Status (3)

Country Link
US (1) US6597023B2 (ja)
EP (1) EP1263057B1 (ja)
JP (1) JP4209097B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327339B2 (ja) * 2000-07-28 2009-09-09 独立行政法人物質・材料研究機構 半導体層形成用基板とそれを利用した半導体装置
JP3831322B2 (ja) * 2001-12-25 2006-10-11 日本碍子株式会社 Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子
FR2853141A1 (fr) * 2003-03-26 2004-10-01 Kyocera Corp Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur
JP2005136200A (ja) * 2003-10-30 2005-05-26 Univ Nagoya 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
US7951617B2 (en) * 2005-10-06 2011-05-31 Showa Denko K.K. Group III nitride semiconductor stacked structure and production method thereof
EP2023403A4 (en) * 2006-05-24 2010-10-13 Univ Meijo ULTRAVIOLET PHOTOSENSOR
US7498645B2 (en) * 2006-10-04 2009-03-03 Iii-N Technology, Inc. Extreme ultraviolet (EUV) detectors based upon aluminum nitride (ALN) wide bandgap semiconductors
CN102326262B (zh) * 2009-10-21 2015-02-25 松下电器产业株式会社 太阳能电池及其制造方法
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
DE102017124596A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
WO2019225112A1 (ja) * 2018-05-23 2019-11-28 株式会社Sumco Ｉｉｉ族窒化物半導体基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US6104074A (en) * 1997-12-11 2000-08-15 Apa Optics, Inc. Schottky barrier detectors for visible-blind ultraviolet detection
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6495894B2 (en) 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate

Also Published As

Publication number Publication date
US20020175389A1 (en) 2002-11-28
EP1263057B1 (en) 2013-10-09
JP2003046111A (ja) 2003-02-14
EP1263057A1 (en) 2002-12-04
US6597023B2 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
US6524932B1 (en) Method of fabricating group-III nitride-based semiconductor device
US7199408B2 (en) Semiconductor multilayer structure, semiconductor device and HEMT device
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
CN107195736B (zh) 一种氮化镓基发光二极管外延片及其生长方法
JPH06232451A (ja) ｐ型窒化ガリウムの成長方法
US8536565B2 (en) Nitride-based light-emitting device
US20130260541A1 (en) METHOD FOR PRODUCING Ga-CONTAINING GROUP III NITRIDE SEMICONDUCTOR
US20180047868A1 (en) Iii-nitride led with tunnel junction
JP4209097B2 (ja) 半導体受光素子
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JPH05283744A (ja) 半導体素子
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
EP2525417A2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
CN101289173B (zh) 选择超晶格位置掺杂的p型Ⅲ族氮化物材料的制备方法
US7135347B2 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
CN216450669U (zh) 外延片及半导体发光器件
WO1999059195A1 (en) Crystal growth method for group-iii nitride and related compound semiconductors
CN105870278A (zh) 一种氮化镓基发光二极管及其制备方法
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
US8562738B2 (en) Nitride-based light-emitting device
JP2002359390A (ja) 半導体受光素子
Parish et al. AlGaN/GaN solar-blind ultraviolet photodiodes on SiC substrate
CN114220890A (zh) 外延片及其制作方法和应用

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4209097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

EXPY Cancellation because of completion of term