JP4208825B2 - Protection relay logic circuit test equipment - Google Patents

Protection relay logic circuit test equipment Download PDF

Info

Publication number
JP4208825B2
JP4208825B2 JP2004349820A JP2004349820A JP4208825B2 JP 4208825 B2 JP4208825 B2 JP 4208825B2 JP 2004349820 A JP2004349820 A JP 2004349820A JP 2004349820 A JP2004349820 A JP 2004349820A JP 4208825 B2 JP4208825 B2 JP 4208825B2
Authority
JP
Japan
Prior art keywords
output
test
phase
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004349820A
Other languages
Japanese (ja)
Other versions
JP2006166497A (en
Inventor
貴士 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004349820A priority Critical patent/JP4208825B2/en
Publication of JP2006166497A publication Critical patent/JP2006166497A/en
Application granted granted Critical
Publication of JP4208825B2 publication Critical patent/JP4208825B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、電力回路に生じる事故事象を検出する保護継電要素の出力信号に所定の出力条件を加えて出力させる保護継電器ロジック回路の試験装置に関する。   The present invention relates to a test device for a protective relay logic circuit that outputs a signal by adding a predetermined output condition to an output signal of a protective relay element that detects an accident event occurring in a power circuit.

一般に、保護継電器は、各種の電力回路に適用され、その電力回路に生じる事故事象を検出し、電力回路に設けられたしゃ断器をトリップさせるように構成されている。すなわち、事故事象を検出する保護継電要素の出力信号がそのまま保護継電器の出力信号となっていた。   Generally, the protective relay is applied to various power circuits, and is configured to detect an accident event occurring in the power circuit and to trip a circuit breaker provided in the power circuit. That is, the output signal of the protective relay element that detects an accident event is the output signal of the protective relay as it is.

ところで、近年、回路基板技術の進歩により、高密度実装が可能となり、保護継電要素の出力信号に対して各種の出力条件をロジック回路で加えている。例えば、対応するしゃ断器や断路器の状態や、他の関連する保護継電器の状態などを出力条件として加え、これら出力条件がクリアされた場合、保護継電器の出力信号として出力させるようにしている。   By the way, in recent years, the progress of circuit board technology has enabled high-density mounting, and various output conditions are added to the output signal of the protective relay element by a logic circuit. For example, the state of the corresponding circuit breaker or disconnector, the state of other related protective relays, and the like are added as output conditions, and when these output conditions are cleared, they are output as the output signal of the protective relay.

保護継電器は、事故発生時確実に動作することが重要であり、点検時などにおいて動作確認試験を行い、所定の条件の下で確実に動作することを確認しなければならず、このような動作試験に関する提案もなされている（例えば、特許文献１参照）。   It is important that protective relays operate reliably in the event of an accident, and operation check tests must be performed during inspections to confirm that they operate reliably under specified conditions. Proposals related to testing have also been made (see, for example, Patent Document 1).

しかしながら、これまでの試験は、保護継電要素に事故事象を模擬する試験信号を与え、保護継電要素が確実に動作するかを検証するものがほとんどであった。このような保護継電要素の動作確認試験は重要であるが、それだけでは保護継電器の試験として不十分である。   However, most of the tests so far have been to provide a test signal that simulates an accident event to the protective relay element and verify that the protective relay element operates reliably. Such an operation confirmation test of the protective relay element is important, but it is not sufficient as a test of the protective relay.

すなわち、前述したように、保護継電要素の出力信号に対しては、各種の出力条件が加わっており、複雑なロジック回路が構成されている。   That is, as described above, various output conditions are added to the output signal of the protective relay element, and a complex logic circuit is configured.

例えば、図２で示すように、保護継電要素（以下、リレー要素と呼ぶ）１１の出力側にはロジック回路１２が接続され、このロジック回路１２を介して図示しないしゃ断器へのトリップ信号１３が出力される。   For example, as shown in FIG. 2, a logic circuit 12 is connected to the output side of a protective relay element (hereinafter referred to as a relay element) 11, and a trip signal 13 to a circuit breaker (not shown) is connected via the logic circuit 12. Is output.

リレー要素１１は図示しない電力回路の各相からアナログ量負荷を入力し、相毎に事故事象の発生有無を検出する。その検出結果は、Ｒ，Ｓ，Ｔ各相の出力端子から動作信号として出力される。また、ロジック１２回路は相毎に設けられた２組のアンドゲート12AR，12AS，12AT及び12BR，12BS，12BTと、オアゲート12C、12Dとを有する。   The relay element 11 inputs an analog load from each phase of a power circuit (not shown), and detects whether an accident event has occurred for each phase. The detection result is output as an operation signal from the output terminals of the R, S, and T phases. The logic 12 circuit has two sets of AND gates 12AR, 12AS, 12AT and 12BR, 12BS, 12BT provided for each phase, and OR gates 12C, 12D.

そして、アンドゲート12AR，12AS，12ATの一方の入力端には、リレー要素１１の出力端Ｒ，Ｓ，Ｔの対応するものが接続され、他方の入力端は、出力条件（Ｘ）１４とそれぞれ接続している。後段のアンドゲート12BR，12BS，12BTの一方の入力端は、上記アンドゲート12AR，12AS，12ATの対応する出力端と接続し、他方の入力端には出力条件（Ｙ）１５とそれぞれ接続している。   And one corresponding to the output ends R, S, T of the relay element 11 is connected to one input end of the AND gates 12AR, 12AS, 12AT, and the other input end is connected to the output condition (X) 14 respectively. Connected. One input terminal of the subsequent AND gates 12BR, 12BS, 12BT is connected to the corresponding output terminal of the AND gates 12AR, 12AS, 12AT, and the other input terminal is connected to the output condition (Y) 15 respectively. Yes.

また、オアゲート12Cの入力端には上記後段のアンドゲート12BR，12BS，12BTの出力端が接続されており、このオアゲート12Cの出力端はオアゲート12Dの一方の入力端に接続している。このオアゲート12Dの他方の入力端は、リレー要素１１の出力を模擬した試験入力１６と接続しており、さらに出力端からは前述のトリップ信号１３が出力される。   The output terminal of the above-mentioned AND gates 12BR, 12BS, 12BT is connected to the input terminal of the OR gate 12C, and the output terminal of the OR gate 12C is connected to one input terminal of the OR gate 12D. The other input terminal of the OR gate 12D is connected to a test input 16 that simulates the output of the relay element 11, and the trip signal 13 is output from the output terminal.

上記構成において、通常の運用状態では、電力回路に事故事象が生じるとリレー要素１１は、入力されているアナログ量負荷の状態により事故発生を検出し、事故の発生した相毎に動作信号を出力する。ここで、各相Ｒ，Ｓ，Ｔからそれぞれ動作信号が出力されているものとすると、これらの信号はアンドゲート12AR，12AS，12ATの一方の入力端にそれぞれ加わり、出力条件（Ｘ）１４が成立していれば、後段のアンドゲート12BR，12BS，12BTの一方の入力端に信号を加える。そして、出力条件（Ｙ）１５も成立していれば、それらの出力はオアゲート12C，12Dを通り、トリップ信号１３として出力され、図示しないハード回路を経て対応するしゃ断器をトリップさせる。   In the above configuration, in a normal operation state, when an accident event occurs in the power circuit, the relay element 11 detects the occurrence of the accident according to the input analog amount load state, and outputs an operation signal for each phase in which the accident occurs. To do. Here, assuming that operation signals are output from the phases R, S, and T, these signals are applied to one input terminals of the AND gates 12AR, 12AS, and 12AT, respectively, and the output condition (X) 14 is set. If established, a signal is applied to one input terminal of the subsequent AND gates 12BR, 12BS, 12BT. If the output condition (Y) 15 is also satisfied, those outputs pass through the OR gates 12C and 12D and are output as trip signals 13, and trip the corresponding circuit breakers via a hardware circuit (not shown).

一方、リレー要素１１の動作により対応するしゃ断器が動作するかを検証する試験を行なう場合は、リレー要素１１の出力信号を模擬した試験入力１６を、オアゲート12Dに加え、試験用のトリップ信号１３として出力させる。   On the other hand, when a test for verifying whether the corresponding circuit breaker is operated by the operation of the relay element 11 is performed, a test input 16 simulating the output signal of the relay element 11 is added to the OR gate 12D, and a test trip signal 13 is applied. As output.

このように、従来の保護継電器における動作検証試験の試験入力１６は、出力条件（Ｘ）１４，（Ｙ）１５を考慮に入れず、外部へトリップ出力１３を出すのみであった。これは元来、保護継電器のリレー要素１１からの出力とトリップ出力１３が同じであったため、試験入力１６のみで十分であった。しかし、最近の保護継電器は出力条件（Ｘ）１４，（Ｙ）１５を設け、より正確で詳細な保護を行っている。そのため保護継電器としての出力条件（Ｘ），（Ｙ）を満たした出力が実現できるかという試験には、実際の試験器により事故負荷を印加しなければならない。   As described above, the test input 16 of the operation verification test in the conventional protective relay merely outputs the trip output 13 to the outside without taking the output conditions (X) 14 and (Y) 15 into consideration. Originally, the output from the relay element 11 of the protective relay and the trip output 13 were the same, so only the test input 16 was sufficient. However, recent protective relays provide output conditions (X) 14 and (Y) 15 to provide more accurate and detailed protection. Therefore, an accident load must be applied by an actual tester to test whether an output satisfying the output conditions (X) and (Y) as a protective relay can be realized.

また、リレー要素１１が各相毎に検出動作を行なっており、どの相が動作したかを確認する試験を行なう場合も、図２の試験装置では相毎の動作を試験することができず、相毎の試験を行なうためには、やはり実際の試験器により事故負荷を相毎に印加しなければならない。
特開２００１−２５８１４７号公報 In addition, when the relay element 11 performs a detection operation for each phase and performs a test for confirming which phase has been operated, the test apparatus of FIG. 2 cannot test the operation for each phase. In order to perform a phase-by-phase test, an accident load must still be applied to each phase by an actual tester.
JP 2001-258147 A

このように、従来装置では保護継電要素の出力に出力条件を加えるロジック回路についての試験が行なわれていず、また、相毎の動作確認も行われていなかった。   As described above, the conventional device has not been tested for the logic circuit that adds the output condition to the output of the protective relay element, and has not been confirmed for each phase.

本発明の目的は、従来困難であった出力条件を加えるためのロジック回路の試験が可能となった保護継電器ロジック回路試験装置を提供することにある。   It is an object of the present invention to provide a protective relay logic circuit test apparatus that can test a logic circuit for applying output conditions, which has been difficult in the past.

本発明による保護継電器ロジック回路試験装置は、電力回路に生じる事故事象を相毎に検出する保護継電要素の相毎の出力信号に所定の出力条件を加えて出力させるロジック回路の試験装置であって、前記ロジック回路の前記出力条件入力部より前段部分に、前記保護継電要素の相毎の出力信号とそれぞれオア条件となるように相毎の試験信号を入力させ、これら相毎の試験信号によりロジック回路を相毎に個別に動作させて行なう試験と、相毎の試験信号をロジック回路の各相に同時に動作させて行なう試験とを切換える切換え手段を有することを特徴とする。 A protection relay logic circuit test apparatus according to the present invention is a logic circuit test apparatus that outputs a predetermined output condition to an output signal for each phase of a protection relay element that detects an accident event occurring in a power circuit for each phase. Then, the test signal for each phase is input to the stage before the output condition input unit of the logic circuit so that the output signal for each phase of the protective relay element and the OR condition are satisfied, respectively. Switching means for switching between a test performed by individually operating the logic circuit for each phase and a test performed by simultaneously operating a test signal for each phase in each phase of the logic circuit .

本発明によれば、保護継電要素の出力信号に所定の出力条件を加えて出力させるロジック回路の、前記出力条件入力部より前段部分に、前記保護継電要素の出力信号とオア条件となるように試験信号を入力させ、この試験信号によりロジック回路を動作させたので、従来困難であったロジック回路の動作試験が可能となった。   According to the present invention, the output signal of the protective relay element and the OR condition are provided in a stage preceding the output condition input unit of the logic circuit that outputs the output signal of the protective relay element by adding a predetermined output condition. Since the test signal is input and the logic circuit is operated by the test signal, the operation test of the logic circuit, which has been difficult in the past, can be performed.

以下、本発明による保護継電器ロジック回路試験装置の一実施の形態について、図面を用いて詳細に説明する。   Hereinafter, an embodiment of a protective relay logic circuit test apparatus according to the present invention will be described in detail with reference to the drawings.

図１は保護継電器ロジック回路試験装置を示しており、（ａ）は試験内容を切換える回路構成を示し、（ｂ）は試験を実行する部分の回路構成を示している。   FIG. 1 shows a protective relay logic circuit test apparatus, where (a) shows a circuit configuration for switching test contents, and (b) shows a circuit configuration of a part for executing the test.

図１（ａ）において、３１はロジック回路試験のための試験入力信号で、ノット回路３２を介してトリップ出力試験信号３３となる。34R，34S，34Tは各相（Ｒ，Ｓ，Ｔ）毎の試験入力信号で、これらは、前記試験入力信号３１を一方の入力とするアンドゲート35R，35S，35Tの他方に印加され、対応するオアゲート36R，36S，36Tを経て、各相（Ｒ，Ｓ，Ｔ）毎の模擬信号37R，37S，37Tとなる。   In FIG. 1A, 31 is a test input signal for a logic circuit test, which becomes a trip output test signal 33 via a knot circuit 32. 34R, 34S, 34T are test input signals for each phase (R, S, T), which are applied to the other of the AND gates 35R, 35S, 35T with the test input signal 31 as one input. Through the OR gates 36R, 36S, and 36T, the simulation signals 37R, 37S, and 37T for the respective phases (R, S, and T) are obtained.

また、各相（Ｒ，Ｓ，Ｔ）毎の試験入力信号34R，34S，34Tは、オアゲート３８及びノット回路３９を経て、前記試験入力信号３１を一方の入力とするアンドゲート４０の他方に印加され、その出力は各オアゲート36R，36S，36Tを経て、各相（Ｒ，Ｓ，Ｔ）毎の模擬信号37R，37S，37Tとなる。   The test input signals 34R, 34S, 34T for each phase (R, S, T) are applied to the other of the AND gate 40 using the test input signal 31 as one input via the OR gate 38 and the knot circuit 39. The output passes through each of the OR gates 36R, 36S, and 36T, and becomes a simulated signal 37R, 37S, and 37T for each phase (R, S, and T).

次に、図１（ｂ）において、２１は図２と同様の保護継電要素（以下、リレー要素と呼ぶ）２１であり、その出力側にはロジック回路２２が接続され、このロジック回路２２を介して図示しないしゃ断器へのトリップ信号２３が出力される。   Next, in FIG. 1B, 21 is a protective relay element (hereinafter referred to as a relay element) 21 similar to that in FIG. 2, and a logic circuit 22 is connected to the output side thereof. A trip signal 23 to a circuit breaker (not shown) is output via

リレー要素２１は図示しない電力回路の各相からアナログ量負荷を入力し、相毎に事故事象の発生有無を検出する。その検出結果は、Ｒ，Ｓ，Ｔ各相の出力端子から動作信号として出力される。また、ロジック２２回路は相毎に設けられた２組のアンドゲート22AR，22AS，22AT及び22BR，22BS，22BTと、オアゲート22C、22Dとを有する。   The relay element 21 receives an analog load from each phase of a power circuit (not shown) and detects whether an accident event has occurred for each phase. The detection result is output as an operation signal from the output terminals of the R, S, and T phases. The logic 22 circuit has two sets of AND gates 22AR, 22AS, 22AT and 22BR, 22BS, 22BT provided for each phase, and OR gates 22C, 22D.

そして、アンドゲート22AR，22AS，22ATの一方の入力端には、リレー要素２１の出力端Ｒ，Ｓ，Ｔから出力される動作信号が、後述するオアゲート42R，42S，42Tの対応するものを介して印加される。また、これらアンドゲート22AR，22AS，22ATの他方の入力端は、出力条件（Ｘ）２４とそれぞれ接続している。後段のアンドゲート22BR，22BS，22BTの一方の入力端は、上記アンドゲート22AR，22AS，22ATの対応する出力端と接続し、他方の入力端は出力条件（Ｙ）２５とそれぞれ接続している。   An operation signal output from the output ends R, S, T of the relay element 21 is supplied to one input end of the AND gates 22AR, 22AS, 22AT via corresponding ones of OR gates 42R, 42S, 42T described later. Applied. The other input terminals of the AND gates 22AR, 22AS, and 22AT are connected to the output condition (X) 24, respectively. One input terminal of the subsequent AND gates 22BR, 22BS, and 22BT is connected to the corresponding output terminal of the AND gates 22AR, 22AS, and 22AT, and the other input terminal is connected to the output condition (Y) 25. .

また、オアゲート22Cの入力端には上記後段のアンドゲート22BR，22BS，22BTの出力端が接続されており、このオアゲート22Cの出力端はオアゲート22Dの一方の入力端に接続している。   The output terminal of the subsequent AND gates 22BR, 22BS, and 22BT is connected to the input terminal of the OR gate 22C, and the output terminal of the OR gate 22C is connected to one input terminal of the OR gate 22D.

２６は試験入力信号で、リレー要素２１の出力を模擬する。この試験入力信号２６は、図1（ａ）で示したトリップ出力試験信号３３と共にアンドゲート４３に入力され、その出力は前記オアゲート22Dを介してトリップ信号２３として出力される。   A test input signal 26 simulates the output of the relay element 21. The test input signal 26 is input to the AND gate 43 together with the trip output test signal 33 shown in FIG. 1A, and the output is output as the trip signal 23 via the OR gate 22D.

また、この試験入力信号２６は、図1（ａ）で示した各相（Ｒ，Ｓ，Ｔ）毎の模擬信号37R，37S，37Tと共に対応するアンドゲート44R，44S，44Tに入力され、その出力、すなわち、各相（Ｒ，Ｓ，Ｔ）毎の試験用模擬信号は、前記オアゲート42R，42S，42Tの対応する入力端に接続される。言い換えると、ロジック回路２２の、出力条件２４，２５の入力部より前段部分に、保護継電要素２１の相（Ｒ，Ｓ，Ｔ）毎の出力信号とそれぞれオア条件となるように相（Ｒ，Ｓ，Ｔ）毎の試験信号を入力させ、これら相毎の試験信号によりロジック回路２２を相毎に動作させて試験を行なうことができる。   The test input signal 26 is input to the corresponding AND gates 44R, 44S, 44T together with the simulation signals 37R, 37S, 37T for each phase (R, S, T) shown in FIG. The output, that is, the test simulation signal for each phase (R, S, T) is connected to the corresponding input terminal of the OR gates 42R, 42S, 42T. In other words, the output signal for each phase (R, S, T) of the protective relay element 21 and the phase (R , S, T) can be input, and the logic circuit 22 can be operated for each phase by the test signal for each phase.

上記構成において、通常の運用状態では、図示しない電力回路に事故事象が生じると、図１（ｂ）で示すリレー要素２１は、入力されているアナログ量負荷の状態から事故発生を検出し、事故の発生した相毎に動作信号を出力する。ここで、各相Ｒ，Ｓ，Ｔから動作信号が出力されているものとすると、これらの信号は対応するオアゲート42R，42S，42Tを経てアンドゲート22AR，22AS，22ATの一方の入力端にそれぞれ加わり、出力条件（Ｘ）２４が成立していれば、後段のアンドゲート22BR，22BS，22BTの一方の入力端に信号を加える。そして、出力条件（Ｙ）２５も成立していれば、それらの出力はオアゲート22C，22Dを通り、トリップ信号２３として出力され、図示しないハード回路を経て対応するしゃ断器をトリップさせる。   In the above configuration, when an accident event occurs in a power circuit (not shown) in a normal operation state, the relay element 21 shown in FIG. 1B detects the occurrence of the accident from the state of the input analog quantity load, An operation signal is output for each phase in which an error occurs. Here, assuming that operation signals are output from the phases R, S, and T, these signals pass through corresponding OR gates 42R, 42S, and 42T to one input terminals of AND gates 22AR, 22AS, and 22AT, respectively. In addition, if the output condition (X) 24 is satisfied, a signal is applied to one input terminal of the subsequent AND gates 22BR, 22BS, and 22BT. If the output condition (Y) 25 is also established, these outputs pass through the OR gates 22C and 22D and are output as trip signals 23, and trip the corresponding circuit breakers via a hardware circuit (not shown).

一方、リレー要素２１の動作により対応するしゃ断器が動作するかを検証する試験を行なう場合は、リレー要素２１の出力を模擬した図１（ｂ）で示す試験入力２６を加える。   On the other hand, when a test for verifying whether the corresponding circuit breaker is operated by the operation of the relay element 21 is performed, a test input 26 shown in FIG. 1B simulating the output of the relay element 21 is added.

このとき、ロジック回路２２の動作試験を行わない場合は、図１（ａ）で示したロジック試験入力信号３１は「０」のままなので、ノット回路３２を介してトリップ出力模擬信号３３は「１」となる。このため、前述のように、図１（ｂ）で示した試験入力２６が加わることにより、アンドゲート４３がオンとなり、オアゲート22Dを介してトリップ出力２３として図示しないしゃ断器トリップ回路に出力され、このトリップ回路の動作確認試験が行なわれる。   At this time, when the operation test of the logic circuit 22 is not performed, the logic test input signal 31 shown in FIG. 1A remains “0”, so that the trip output simulation signal 33 is “1” via the knot circuit 32. " Therefore, as described above, when the test input 26 shown in FIG. 1B is added, the AND gate 43 is turned on, and is output to the breaker trip circuit (not shown) as the trip output 23 via the OR gate 22D. An operation confirmation test of the trip circuit is performed.

次に、ロジック回路２２の試験を行なう場合は、図１（ａ）で示したロジック試験入力信号３１を「１」とする。ここで、各相（Ｒ，Ｓ，Ｔ）が同時に動作した状態を模擬して試験をするときは、各相（Ｒ，Ｓ，Ｔ）毎の試験入力信号34R，34S，34Tは出力せずに、オアゲート３８の出力を「０」のままとする。このためノット回路３９の出力は「１」となり、前記ロジック試験入力信号３１が出力されていることからアンドゲート４０がオンとなり、各オアゲート36R，36S，36Tを経て、各相（Ｒ，Ｓ，Ｔ）毎の模擬信号37R，37S，37Tを「１」とする。   Next, when testing the logic circuit 22, the logic test input signal 31 shown in FIG. Here, when the test is performed by simulating the state in which the phases (R, S, T) are simultaneously operated, the test input signals 34R, 34S, 34T for each phase (R, S, T) are not output. In addition, the output of the OR gate 38 remains “0”. For this reason, the output of the knot circuit 39 is "1", and since the logic test input signal 31 is output, the AND gate 40 is turned on, passes through the OR gates 36R, 36S, 36T, and passes through the phases (R, S, The simulated signals 37R, 37S, and 37T for each T) are set to “1”.

このため、前記試験入力２６が加わることにより、図１（ｂ）で示したアンドゲート44R，44S，44Tがそれぞれオンとなり、対応するオアゲート42R，42S，42Tを経てアンドゲート22AR，22AS，22ATの一方の入力端にそれぞれ加わる。そして、出力条件（Ｘ）２４が成立していれば、後段のアンドゲート22BR，22BS，22BTの一方の入力端に入力信号を加える。そして、出力条件（Ｙ）２５も成立していれば、それらの出力はオアゲート22C，22Dを通り、トリップ信号２３としてしゃ断器トリップ回路に出力され、このトリップ回路の動作確認試験が行なわれる。   Therefore, when the test input 26 is added, the AND gates 44R, 44S, and 44T shown in FIG. 1B are turned on, and the AND gates 22AR, 22AS, and 22AT are passed through the corresponding OR gates 42R, 42S, and 42T. Each is added to one input end. If the output condition (X) 24 is satisfied, an input signal is applied to one input terminal of the subsequent AND gates 22BR, 22BS, 22BT. If the output condition (Y) 25 is also satisfied, these outputs pass through the OR gates 22C and 22D and are output to the circuit breaker trip circuit as a trip signal 23, and an operation check test of this trip circuit is performed.

次に、相（Ｒ，Ｓ，Ｔ）毎の動作を模擬して試験を行なう場合を説明する。図１（ａ）で示したロジック試験入力信号３１を「１」とする。そして、試験したい相（例えば、Ｒ相とする）の試験入力34Rの出力を「１」とする。この操作によりアンドゲート35Rのみがオンになり、オアゲート36Rを介してＲ相模擬信号37Rを信号「１」とする。このため、試験入力２６が加わることにより、図１（ｂ）で示したアンドゲート44Rがオンになり、オアゲート42Rを経てアンドゲート22ARの一方の入力端に加わる。そして、出力条件（Ｘ）２４が成立していれば、後段のアンドゲート22BRの一方の入力端に入力信号を加える。さらに、出力条件（Ｙ）２５も成立していれば、オアゲート22C，22Dを通り、トリップ信号２３としてしゃ断器トリップ回路に出力され、このトリップ回路の動作確認試験が行なわれる。   Next, a case where the test is performed by simulating the operation for each phase (R, S, T) will be described. The logic test input signal 31 shown in FIG. Then, the output of the test input 34R of the phase to be tested (eg, R phase) is set to “1”. By this operation, only the AND gate 35R is turned on, and the R-phase simulation signal 37R is set to the signal “1” via the OR gate 36R. Therefore, when the test input 26 is added, the AND gate 44R shown in FIG. 1B is turned on, and is applied to one input terminal of the AND gate 22AR via the OR gate 42R. If the output condition (X) 24 is satisfied, an input signal is applied to one input terminal of the subsequent AND gate 22BR. Further, if the output condition (Y) 25 is also satisfied, it passes through the OR gates 22C and 22D and is output as a trip signal 23 to the circuit breaker trip circuit, and an operation check test of this trip circuit is performed.

すなわち、リレー要素２１のR相が動作した場合と同じ状態によりロジック回路２２を試験し、トリップ信号２３が出力されることにより、Ｒ相動作による、出力条件（Ｘ）２４、（Ｙ）２５を含めたロジック回路２２の正常動作を確認できる。   That is, the logic circuit 22 is tested in the same state as when the R phase of the relay element 21 is operated, and the trip signal 23 is output, whereby the output conditions (X) 24 and (Y) 25 by the R phase operation are set. The normal operation of the included logic circuit 22 can be confirmed.

この試験動作は、他のＳ相及びＴ相についても同じである。   This test operation is the same for the other S and T phases.

ここで、相毎の試験を行なっている場合、Ｒ，Ｓ，Ｔどれかの試験入力が信号「１」であればオアゲート３８の出力は「１」となり、ノット回路３９の出力を「０」にしてアンドゲート４０をオフにするため、各相（Ｒ，Ｓ，Ｔ）の模擬信号37R，37S，37Tがいっせいに「１」になることはない。すなわち、オアゲート３８及びノット回路３９は、相毎に個別の試験を行なうか、各相を同時に動作させて試験を行なうか、を切換える切換え手段として機能する。   Here, when the test for each phase is performed, if the test input of any of R, S, and T is a signal “1”, the output of the OR gate 38 is “1”, and the output of the knot circuit 39 is “0”. Since the AND gate 40 is turned off, the simulated signals 37R, 37S, and 37T of the respective phases (R, S, and T) are never “1” at the same time. That is, the OR gate 38 and the knot circuit 39 function as switching means for switching between performing an individual test for each phase or operating each phase simultaneously.

このように、ロジック試験入力を利用することで、保護継電器としてのロジック全体の試験を実際の事故負荷を印加することなく行うことができる。   In this way, by using the logic test input, it is possible to test the entire logic as the protective relay without applying an actual accident load.

本発明による保護継電器ロジック回路試験装置の一実施の形態を示す回路図である。1 is a circuit diagram showing an embodiment of a protective relay logic circuit test device according to the present invention. FIG. 従来技術を説明する回路図である。It is a circuit diagram explaining a prior art.

符号の説明Explanation of symbols

２１ 保護継電要素
２２ ロジック回路
２３ トリップ出力信号
２４、２５ 出力条件
２６ 試験入力
３１ ロジック試験入力
３３ トリップ試験入力
３４ 相毎の試験入力
４２ オアゲート 21 Protective relay element 22 Logic circuit 23 Trip output signal 24, 25 Output condition 26 Test input 31 Logic test input 33 Trip test input 34 Test input for each phase 42 OR gate

Claims (1)

電力回路に生じる事故事象を相毎に検出する保護継電要素の相毎の出力信号に所定の出力条件を加えて出力させるロジック回路の試験装置であって、
前記ロジック回路の前記出力条件入力部より前段部分に、前記保護継電要素の相毎の出力信号とそれぞれオア条件となるように相毎の試験信号を入力させ、これら相毎の試験信号によりロジック回路を相毎に個別に動作させて行なう試験と、相毎の試験信号をロジック回路の各相に同時に動作させて行なう試験とを切換える切換え手段を有する
ことを特徴とする保護継電器ロジック回路試験装置。 A test apparatus for a logic circuit that outputs a predetermined output condition added to an output signal for each phase of a protective relay element that detects an accident event that occurs in a power circuit for each phase,
The output signal for each phase of the protective relay element and the test signal for each phase so as to satisfy the OR condition are input to the stage before the output condition input unit of the logic circuit, and the logic is determined by the test signal for each phase. A protective relay logic circuit test apparatus comprising a switching means for switching between a test performed by individually operating a circuit for each phase and a test performed by simultaneously operating a test signal for each phase for each phase of the logic circuit .
JP2004349820A 2004-12-02 2004-12-02 Protection relay logic circuit test equipment Active JP4208825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004349820A JP4208825B2 (en) 2004-12-02 2004-12-02 Protection relay logic circuit test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349820A JP4208825B2 (en) 2004-12-02 2004-12-02 Protection relay logic circuit test equipment

Publications (2)

Publication Number Publication Date
JP2006166497A JP2006166497A (en) 2006-06-22
JP4208825B2 true JP4208825B2 (en) 2009-01-14

Family

ID=36667893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349820A Active JP4208825B2 (en) 2004-12-02 2004-12-02 Protection relay logic circuit test equipment

Country Status (1)

Country Link
JP (1) JP4208825B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616733B2 (en) * 2010-09-30 2014-10-29 株式会社日立製作所 Digital protective relay device
CN112421581B (en) * 2020-09-23 2023-05-26 广东电网有限责任公司 Monitoring system and method for microcomputer protection

Also Published As

Publication number Publication date
JP2006166497A (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR102050255B1 (en) Method and test device for testing wiring of transducers
KR20010113540A (en) Fault simulation method and fault simulator for semiconductor integrated circuit
US20100332211A1 (en) Programmable and reconfigurable hardware for real power system emulation
JP4208825B2 (en) Protection relay logic circuit test equipment
KR20040104442A (en) Simulator for power system and method therefor
CN111030038B (en) Power system relay protection setting value checking method
JP5475438B2 (en) Protection controller with integrated operation test function
CN104076277A (en) Tripping-prevention loop testing device for breaker
Matrosova et al. A fault-tolerant sequential circuit design for SAFs and PDFs soft errors
JP2013150404A (en) Inspection system for digital type protection relay
Zhang et al. Modeling and Testing of Protection Devices for SPS using MATLAB/Simulink and VTB
JP5616733B2 (en) Digital protective relay device
JP5542775B2 (en) Insulation inspection device
RU2247456C2 (en) Power equipment relay protection method
Mozina et al. Multifunction digital relay commissioning and maintenance testing
CN203965591U (en) Anti-jump Circuit of Breaker tester
KR200382933Y1 (en) Simulator for power system
Fulford et al. An Examination of Test Switches in Modern Protection and Control Systems
JP2763146B2 (en) Digital protection relay device
RU2686641C1 (en) Complex for testing electric power system control algorithms
JPH07322469A (en) Grounding protective relay
KR101548373B1 (en) Pyro board verification system
CN106099877B (en) DC engineering traveling-wave protection definite value improved method and system
JP2647209B2 (en) Electrical circuit test method
Persson et al. An improved aircraft electric power testbed for validating synthesis methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081021

R151 Written notification of patent or utility model registration

Ref document number: 4208825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5