JP4207671B2 - Manufacturing method of semiconductor package - Google Patents

Manufacturing method of semiconductor package Download PDF

Info

Publication number
JP4207671B2
JP4207671B2 JP2003155143A JP2003155143A JP4207671B2 JP 4207671 B2 JP4207671 B2 JP 4207671B2 JP 2003155143 A JP2003155143 A JP 2003155143A JP 2003155143 A JP2003155143 A JP 2003155143A JP 4207671 B2 JP4207671 B2 JP 4207671B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
semiconductor package
resin
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003155143A
Other languages
Japanese (ja)
Other versions
JP2004356552A (en
Inventor
隆広 四元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003155143A priority Critical patent/JP4207671B2/en
Publication of JP2004356552A publication Critical patent/JP2004356552A/en
Application granted granted Critical
Publication of JP4207671B2 publication Critical patent/JP4207671B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に関する。詳しくは、樹脂封止された半導体パッケージの製造方法に係るものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に対応するために、樹脂封止型半導体パッケージ等の半導体部品の高密度実装が要求され、それに伴い半導体部品の小型化、薄型化が進んでいる。また小型、薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止半導体パッケージが要求されている。
以下、図面を用いて従来の半導体パッケージの製造方法について説明する。
【０００３】
図４は従来の半導体パッケージの製造方法を説明するための模式的な断面図であり、ここで示す表面実装型半導体パッケージ１０１を製造するには、先ず、図４中符号Ａで示す上面及び図４中符号Ｂで示す下面に導通用パターン１０２が形成されると共に、上面及び下面に形成された導通用パターンの導通を確保すべくビア１０３が形成された有機系材料から成る基板１０４上に導電性樹脂１０５を介して半導体チップ１０６を接着する。次に、半導体チップの表面に形成された電極パッド１０７と基板の上面に形成された導通パターンを金細線から成るボンディングワイヤー１０８によって結線した後に、基板の上面をエポキシ樹脂１０９によってモールドする。その後、基板をモールド樹脂と共にブレードを用いて必要サイズに切断・分離を行うことによって図４で示す様な半導体パッケージを得ることができる（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−２２４９１３号公報 （第２−９頁、第３図）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した様な従来の半導体パッケージの製造方法では、導通用パターンを形成するためにパターンのエッチング加工やレジスト等の塗布加工が必要であった。
【０００６】
本発明は以上の点に鑑みて創案されたものであって、半導体パッケージを容易に製造することができる半導体パッケージの製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、樹脂封止された半導体パッケージの製造方法において、基板に形成された複数の挿通孔にボンディングワイヤー接続面と外部基板接続面とを有する複数の互いに独立した端子電極を挿通する工程と、第１の面及び該第１の面と向かい合う第２の面とを有する半導体素子を前記基板上に載置する工程と、前記ボンディングワイヤー接続面と前記第１の面とをボンディングワイヤーによって接続する工程と、前記半導体素子を樹脂封止する工程と、前記基板及び前記樹脂を切断する工程を備える。
【０００８】
また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、樹脂封止された半導体パッケージの製造方法において、基板に形成された複数の挿通孔にボンディングワイヤー接続面と外部基板接続面とを有する複数の互いに独立した端子電極を挿通する工程と、第１の面及び該第１の面と向かい合う第２の面とを有する半導体素子を前記端子電極上に載置する工程と、前記ボンディングワイヤー接続面と前記第１の面とをボンディングワイヤーによって接続する工程と、前記半導体素子を樹脂封止する工程と、前記基板及び前記樹脂を切断する工程を備える。
【０００９】
ここで、半導体素子を樹脂封止することによって、複数の半導体パッケージが結合した半導体パッケージの結合体を得ることができる。
また、基板及び樹脂を切断することによって、半導体パッケージの結合体から個々の半導体パッケージを得ることができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００１１】
図１は本発明を適用した半導体パッケージの製造方法の一例である表面実装型半導体パッケージの製造方法を説明するための模式的な平面図及び図１（ａ）中符号Ｘ−Ｘで示す個所における断面図である。
本発明を適用した表面実装型半導体パッケージの製造方法では、先ず、図１（ａ）で示す様に、挿通孔１が形成されると共にピンフランジ部用溝２が形成されたエポキシ樹脂等から成る基板３に、導通リード部４及びフランジ部５を有するピン６を、ピンフランジ部用溝とフランジ部とを係合させた状態で、図１（ｂ）で示す様に、所定の間隔で規則的に配置する。
【００１２】
ここで、ピンは後述するワイヤーボンディングを行うことにより半導体チップと外部基板とを電気的に接続することができるのであれば、その形状はいかなるものであっても良く、必ずしもフランジ部が形成される必要は無いが、基板にピンフランジ部用溝を形成すると共にピンにフランジ部を形成し、ピンを配置する際にピンフランジ部用溝とフランジ部とを係合させることによって、ピンの欠落を抑制することができるために、ピンにフランジ部が形成されると共に基板にはフランジ部と係合するピンフランジ部用溝が形成された方が好ましい。
なお、ピンにフランジ部が形成されることにより、ボンディングワイヤー接続面が大きく形成されることとなるために、後述するワイヤーボンディング作業の容易化をも図ることが可能となる。
【００１３】
同様に、ピンはワイヤーボンディングを行うことにより半導体チップと外部基板とを電気的に接続することができれば充分であって、必ずしも所定間隔で規則的にピンを配置する必要は無く、図２で示す様な任意のピンレイアウトであっても構わない。更に、挿通孔に配置されたピン同士が連続した様な形状である連続ピン１３を配置しても良い。
【００１４】
次に、図１（ｃ）で示す様に、その下面にグランド端子（図示せず）が形成された半導体チップ７を導電性樹脂８を介してピンに搭載し、図１（ｄ）で示す様に半導体チップに形成された電極パッド９とピンとを金細線から成るボンディングワイヤー１０によって電気的に接続するワイヤーボンディング作業を行う。
【００１５】
ここでは、その下面にグランド端子が形成された半導体チップを導電性樹脂を介してピンに搭載することによりグランド端子とピンとを電気的に接続し、ピンを通じて半導体チップのグランド電位を確保しているが、半導体チップのグランド電位を半導体チップが搭載されたピンを通じて確保する必要が無い場合には半導体チップの下面にグランド端子が形成される必要が無いのは勿論である。
なお、半導体チップと半導体チップが搭載されたピンとの電気的接続を行わない場合には、半導体チップを絶縁性シートを介してピンに搭載する。ここで、半導体チップと半導体チップが搭載されたピンとの電気的接続を行わない場合には、必ずしも半導体チップをピンに搭載する必要は無く、即ち、半導体チップを基板に直接搭載しても良いと考えられるが、半導体チップの搭載個所を考慮することなくピンを配置することができるために半導体チップをピンに搭載することとし、必要に応じて絶縁性シートにより絶縁を行う方が好ましい。
【００１６】
続いて、汎用のトランスファーモールド技術を用いて半導体チップ、ボンディングワイヤー及びピンをモールド樹脂１１によって封止を行い、その後、ダイシングブレード１２を用いて所定のサイズに切断分離を行うことによって図３で示す様な最終形態である表面実装型半導体パッケージを得ることができる。
【００１７】
なお、モールド樹脂による封止は、半導体チップ、ボンディングワイヤー及びピンを封止することができれば充分であり、必ずしもトランスファーモールド技術を用いて樹脂封止を行う必要は無く、例えば、ポッティングモールド技術によって樹脂封止を行っても良いが、生産性を考慮するとトランスファーモールド技術による樹脂封止の方が好ましいと考えられる。
【００１８】
本発明を適用した半導体パッケージの製造方法では、半導体チップと挿通孔に挿通されたピンとをワイヤーボンディングすることによって半導体チップと外部基板とを電気的に接続することができ、導電用パターンを形成するためのパターンのエッチング加工やレジスト等の塗布加工が不要である。
【００１９】
また、本発明を適用した半導体パッケージの製造方法では、ダイパッドとしての役割を果たすピンと、半導体チップと外部基板とを電気的に接続する役割を果たすピンとの差異が構造上無いために、即ち、全てのピンがダイパッドとしての役割及び半導体チップと外部基板とを電気的に接続する役割を担うことができるために、搭載する半導体チップの大きさに柔軟に対応することが可能である。
即ち、半導体チップを搭載するダイパッドが形成され、半導体チップとボンディングワイヤーによって電気的に接続する導電用パターンが形成された基板を使用する従来の半導体パッケージの製造方法では、基板の形状によって定められた一定の半導体チップを用いた半導体パッケージのみしか製造することができないが、本発明を適用した半導体パッケージの製造方法では、規則的に整列したピンのいずれの場所に半導体チップを搭載しても良く、また外部基板との接続を考慮した上である程度自由にワイヤーボンディングができるために、搭載する半導体チップの大きさに柔軟に対応することができる。
【００２０】
更に、従来、半導体チップ毎の機能を確保するために半導体チップ毎に導電パターンを変更しており基板の製造費がかさんでいたが、本発明を適用した半導体パッケージの製造方法では上記した様に、半導体チップの大きさに柔軟に対応できるために、製造コストの大幅な低減を図ることが可能となる。
【００２１】
また、近年、半導体チップと外部基板とを電気的に接続するピンの多列化が求められており、本発明を適用した半導体パッケージの製造方法では、個々に独立した多数のピンを挿通孔に配置した状態で樹脂封止することによって、容易にピンの多列化が可能である。
【００２２】
【発明の効果】
以上述べてきた如く、本発明の半導体パッケージの製造方法では、その製造が容易であり、製造コストの低減を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した半導体パッケージの製造方法の一例である表面実装型半導体パッケージの製造方法を説明するための模式的な図である。
【図２】ピンの配置の他の例を説明するための模式的な平面図である。
【図３】表面実装型半導体パッケージを説明するための模式的な断面図である。
【図４】従来の半導体パッケージの製造方法を説明するための模式的な断面図である。
【符号の説明】
１ 挿通孔
２ ピンフランジ部用溝
３ 基板
４ 導通リード部
５ フランジ部
６ ピン
７ 半導体チップ
８ 導電性樹脂
９ 電極パッド
１０ ボンディングワイヤー
１１ モールド樹脂
１２ ダイシングブレード
１３ 連続ピン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor package. Specifically, the present invention relates to a method for manufacturing a resin-sealed semiconductor package.
[0002]
[Prior art]
In recent years, in order to cope with the downsizing of electronic devices, high-density mounting of semiconductor parts such as resin-encapsulated semiconductor packages is required, and accordingly, downsizing and thinning of semiconductor parts are progressing. In addition, while being small and thin, the number of pins has been increased, and a high-density small and thin resin-encapsulated semiconductor package is required.
Hereinafter, a conventional method for manufacturing a semiconductor package will be described with reference to the drawings.
[0003]
FIG. 4 is a schematic cross-sectional view for explaining a conventional method for manufacturing a semiconductor package. In order to manufacture the surface-mount type semiconductor package 101 shown here, first, an upper surface and a diagram indicated by symbol A in FIG. 4, a conductive pattern 102 is formed on the lower surface indicated by a symbol B in FIG. 4, and a conductive pattern is formed on the substrate 104 made of an organic material on which a via 103 is formed so as to ensure the conduction of the conductive pattern formed on the upper and lower surfaces. The semiconductor chip 106 is bonded via the conductive resin 105. Next, after the electrode pads 107 formed on the surface of the semiconductor chip and the conductive pattern formed on the upper surface of the substrate are connected by the bonding wire 108 made of a fine gold wire, the upper surface of the substrate is molded with the epoxy resin 109. Thereafter, the substrate is cut and separated into a required size using a blade together with a mold resin, whereby a semiconductor package as shown in FIG. 4 can be obtained (for example, see Patent Document 1).
[0004]
[Patent Document 1]
JP 11-224913 A (page 2-9, FIG. 3)
[0005]
[Problems to be solved by the invention]
However, in the conventional method for manufacturing a semiconductor package as described above, a pattern etching process or a resist coating process is necessary to form a conductive pattern.
[0006]
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor package manufacturing method capable of easily manufacturing a semiconductor package.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor package manufacturing method according to the present invention is a resin-sealed semiconductor package manufacturing method, wherein a bonding wire connection surface and an external substrate connection are formed in a plurality of insertion holes formed in a substrate. A step of inserting a plurality of independent terminal electrodes having a surface, a step of placing a semiconductor element having a first surface and a second surface facing the first surface on the substrate, The method includes a step of connecting a bonding wire connecting surface and the first surface by a bonding wire, a step of resin-sealing the semiconductor element, and a step of cutting the substrate and the resin.
[0008]
In order to achieve the above object, a semiconductor package manufacturing method according to the present invention includes a resin-encapsulated semiconductor package manufacturing method in which a plurality of insertion holes formed in a substrate are connected to a bonding wire connection surface and an external portion. A step of inserting a plurality of independent terminal electrodes having a substrate connection surface, and a step of placing a semiconductor element having a first surface and a second surface facing the first surface on the terminal electrode And a step of connecting the bonding wire connecting surface and the first surface with a bonding wire, a step of resin-sealing the semiconductor element, and a step of cutting the substrate and the resin.
[0009]
Here, by bonding the semiconductor element with resin, a combined body of semiconductor packages in which a plurality of semiconductor packages are combined can be obtained.
Further, by cutting the substrate and the resin, individual semiconductor packages can be obtained from the combination of semiconductor packages.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings to provide an understanding of the present invention.
[0011]
FIG. 1 is a schematic plan view for explaining a method of manufacturing a surface-mount type semiconductor package which is an example of a method of manufacturing a semiconductor package to which the present invention is applied, and a portion indicated by reference numerals XX in FIG. It is sectional drawing.
In the method of manufacturing a surface-mount type semiconductor package to which the present invention is applied, first, as shown in FIG. 1A, an insertion hole 1 is formed and a pin flange groove 2 is formed of an epoxy resin or the like. As shown in FIG. 1B, the pin 6 having the conductive lead portion 4 and the flange portion 5 is engaged with the substrate 3 in a state where the pin flange portion groove and the flange portion are engaged. To arrange.
[0012]
Here, the pin may have any shape as long as it can electrically connect the semiconductor chip and the external substrate by performing wire bonding, which will be described later, and the flange portion is always formed. Although it is not necessary, the pin flange groove is formed on the board and the flange portion is formed on the pin, and when the pin is placed, the pin flange groove and the flange portion are engaged with each other to eliminate the pin missing. In order to suppress this, it is preferable that a flange portion is formed on the pin and a pin flange portion groove that engages with the flange portion is formed on the substrate.
In addition, since a bonding wire connection surface will be largely formed by forming a flange part in a pin, it becomes possible to also facilitate the wire bonding operation mentioned later.
[0013]
Similarly, the pins need only be able to electrically connect the semiconductor chip and the external substrate by wire bonding, and it is not always necessary to arrange the pins regularly at a predetermined interval, as shown in FIG. Any arbitrary pin layout may be used. Furthermore, you may arrange | position the continuous pin 13 which is a shape where the pins arrange | positioned at the penetration hole continued.
[0014]
Next, as shown in FIG. 1 (c), a semiconductor chip 7 having a ground terminal (not shown) formed on its lower surface is mounted on a pin via a conductive resin 8, and shown in FIG. 1 (d). Similarly, a wire bonding operation is performed in which the electrode pads 9 and the pins formed on the semiconductor chip are electrically connected by a bonding wire 10 made of a thin gold wire.
[0015]
Here, a semiconductor chip having a ground terminal formed on the lower surface thereof is mounted on a pin via a conductive resin to electrically connect the ground terminal and the pin, and the ground potential of the semiconductor chip is secured through the pin. However, when it is not necessary to secure the ground potential of the semiconductor chip through the pin on which the semiconductor chip is mounted, it is needless to say that the ground terminal need not be formed on the lower surface of the semiconductor chip.
When electrical connection between the semiconductor chip and the pin on which the semiconductor chip is mounted is not performed, the semiconductor chip is mounted on the pin via an insulating sheet. Here, when the electrical connection between the semiconductor chip and the pin on which the semiconductor chip is mounted is not performed, it is not always necessary to mount the semiconductor chip on the pin, that is, the semiconductor chip may be directly mounted on the substrate. Although it is conceivable, it is preferable to mount the semiconductor chip on the pin and insulate it with an insulating sheet if necessary because the pin can be arranged without considering the mounting position of the semiconductor chip.
[0016]
Subsequently, the semiconductor chip, bonding wires, and pins are sealed with a mold resin 11 using a general-purpose transfer mold technique, and then cut and separated into a predetermined size using a dicing blade 12 as shown in FIG. A surface mount semiconductor package having such a final form can be obtained.
[0017]
The sealing with the mold resin is sufficient if the semiconductor chip, the bonding wire, and the pin can be sealed, and it is not always necessary to perform the resin sealing using the transfer mold technique. Although sealing may be performed, it is considered that resin sealing by transfer molding technology is preferable in consideration of productivity.
[0018]
In the manufacturing method of the semiconductor package to which the present invention is applied, the semiconductor chip and the external substrate can be electrically connected by wire bonding the semiconductor chip and the pin inserted through the insertion hole, and the conductive pattern is formed. Therefore, there is no need for pattern etching processing or resist coating processing.
[0019]
Further, in the method of manufacturing a semiconductor package to which the present invention is applied, since there is no structural difference between a pin serving as a die pad and a pin serving to electrically connect a semiconductor chip and an external substrate, that is, all This pin can play a role as a die pad and a role of electrically connecting the semiconductor chip and the external substrate, so that it can flexibly correspond to the size of the semiconductor chip to be mounted.
That is, in a conventional semiconductor package manufacturing method using a substrate on which a die pad for mounting a semiconductor chip is formed and a conductive pattern electrically connected to the semiconductor chip by a bonding wire is formed, it is determined by the shape of the substrate. Only a semiconductor package using a certain semiconductor chip can be manufactured, but in the method for manufacturing a semiconductor package to which the present invention is applied, the semiconductor chip may be mounted at any place of regularly arranged pins, In addition, since wire bonding can be freely performed to some extent in consideration of connection with an external substrate, it is possible to flexibly cope with the size of a semiconductor chip to be mounted.
[0020]
Further, conventionally, in order to ensure the function of each semiconductor chip, the conductive pattern is changed for each semiconductor chip, which increases the manufacturing cost of the substrate. However, the method for manufacturing a semiconductor package to which the present invention is applied as described above. In addition, since it is possible to flexibly cope with the size of the semiconductor chip, it is possible to significantly reduce the manufacturing cost.
[0021]
In recent years, there has been a demand for multiple rows of pins for electrically connecting a semiconductor chip and an external substrate. In a method for manufacturing a semiconductor package to which the present invention is applied, a large number of individual pins are inserted into insertion holes. By encapsulating the resin in the arranged state, it is possible to easily increase the number of pins.
[0022]
【The invention's effect】
As described above, the semiconductor package manufacturing method of the present invention is easy to manufacture and can reduce the manufacturing cost.
[Brief description of the drawings]
FIG. 1 is a schematic diagram for explaining a method for manufacturing a surface-mount type semiconductor package, which is an example of a method for manufacturing a semiconductor package to which the present invention is applied.
FIG. 2 is a schematic plan view for explaining another example of pin arrangement.
FIG. 3 is a schematic cross-sectional view for explaining a surface mount semiconductor package.
FIG. 4 is a schematic cross-sectional view for explaining a conventional method for manufacturing a semiconductor package.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Insertion hole 2 Pin flange part groove | channel 3 Board | substrate 4 Conductive lead part 5 Flange part 6 Pin 7 Semiconductor chip 8 Conductive resin 9 Electrode pad 10 Bonding wire 11 Mold resin 12 Dicing blade 13 Continuous pin

Claims (3)

樹脂封止された半導体パッケージの製造方法において、
基板に形成された複数の挿通孔にボンディングワイヤー接続面と外部基板接続面とを有する複数の互いに独立した端子電極を挿通する工程と、
第１の面及び該第１の面と向かい合う第２の面とを有する半導体素子を前記端子電極上に載置する工程と、
前記ボンディングワイヤー接続面と前記第１の面とをボンディングワイヤーによって接続する工程と、
前記半導体素子を樹脂封止する工程と、
前記基板及び前記樹脂を切断する工程を備える
ことを特徴とする半導体パッケージの製造方法。In a method for manufacturing a resin-encapsulated semiconductor package,
Inserting a plurality of mutually independent terminal electrodes having a bonding wire connection surface and an external substrate connection surface into a plurality of insertion holes formed in the substrate;
Placing a semiconductor element having a first surface and a second surface facing the first surface on the terminal electrode;
Connecting the bonding wire connecting surface and the first surface by a bonding wire;
A step of resin-sealing the semiconductor element;
A method of manufacturing a semiconductor package, comprising: cutting the substrate and the resin. 樹脂封止された半導体パッケージの製造方法において、
基板に形成された複数の挿通孔にボンディングワイヤー接続面と外部基板接続面とを有する複数の互いに独立した端子電極を挿通する工程と、
第１の面及び該第１の面と向かい合う第２の面とを有する半導体素子を前記基板上に載置する工程と、
前記ボンディングワイヤー接続面と前記第１の面とをボンディングワイヤーによって接続する工程と、
前記半導体素子を樹脂封止する工程と、
前記基板及び前記樹脂を切断する工程を備え、
前記端子電極に前記挿通孔の形成領域外に突出する凸部が形成されると共に、
前記基板に前記凸部と係合する溝部が形成された
ことを特徴とする半導体パッケージの製造方法。 In a method for manufacturing a resin-encapsulated semiconductor package,
Inserting a plurality of mutually independent terminal electrodes having a bonding wire connection surface and an external substrate connection surface into a plurality of insertion holes formed in the substrate;
Placing a semiconductor element having a first surface and a second surface facing the first surface on the substrate;
Connecting the bonding wire connecting surface and the first surface by a bonding wire;
A step of resin-sealing the semiconductor element;
A step of cutting the substrate and the resin ,
A convex portion that protrudes outside the formation region of the insertion hole is formed in the terminal electrode,
A groove is formed on the substrate to engage with the convex portion.
A method of manufacturing a semiconductor package. 前記端子電極に前記挿通孔の形成領域外に突出する凸部が形成されると共に、
前記基板に前記凸部と係合する溝部が形成された
ことを特徴とする請求項１に記載の半導体パッケージの製造方法。A convex portion that protrudes outside the formation region of the insertion hole is formed in the terminal electrode,
The method for manufacturing a semiconductor package according to claim 1 , wherein a groove portion that engages with the convex portion is formed on the substrate.
JP2003155143A 2003-05-30 2003-05-30 Manufacturing method of semiconductor package Expired - Fee Related JP4207671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003155143A JP4207671B2 (en) 2003-05-30 2003-05-30 Manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003155143A JP4207671B2 (en) 2003-05-30 2003-05-30 Manufacturing method of semiconductor package

Publications (2)

Publication Number Publication Date
JP2004356552A JP2004356552A (en) 2004-12-16
JP4207671B2 true JP4207671B2 (en) 2009-01-14

Family

ID=34049602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003155143A Expired - Fee Related JP4207671B2 (en) 2003-05-30 2003-05-30 Manufacturing method of semiconductor package

Country Status (1)

Country Link
JP (1) JP4207671B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077337B2 (en) * 2009-12-22 2012-11-21 株式会社デンソー Mold package and manufacturing method thereof

Also Published As

Publication number Publication date
JP2004356552A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
US6703696B2 (en) Semiconductor package
US7112875B1 (en) Secure digital memory card using land grid array structure
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
CN110289248B (en) SMD integration on QFN through 3D stacking solution
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
US7294911B2 (en) Ultrathin leadframe BGA circuit package
KR20040108582A (en) Seniconductor device and method for fabricating the same
CN102804363B (en) The manufacture method of semiconductor device and semiconductor device
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP4207671B2 (en) Manufacturing method of semiconductor package
JP4784945B2 (en) Manufacturing method of semiconductor device
JP2000243875A (en) Semiconductor device
JP4887346B2 (en) Semiconductor device
JP3766312B2 (en) Semiconductor device and manufacturing method thereof
JPH11354689A (en) Frame type board, its manufacture, and manufacture of semiconductor device
KR100704311B1 (en) Semiconductor chip package having exposed inner lead and manufacturing method thereof
JP2001177007A (en) Semiconductor device and manufacturing method thereof
JP4780136B2 (en) Manufacturing method of semiconductor device
JP5086315B2 (en) Manufacturing method of semiconductor device
JP2503029B2 (en) Method for manufacturing thin semiconductor device
JP2001284370A (en) Method of manufacturing semiconductor device
JP4383436B2 (en) Semiconductor device
JPS6236299Y2 (en)
JP2004266195A (en) Manufacturing method for semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees