JP4207114B2 - Current output circuit - Google Patents
Current output circuit Download PDFInfo
- Publication number
- JP4207114B2 JP4207114B2 JP2002361672A JP2002361672A JP4207114B2 JP 4207114 B2 JP4207114 B2 JP 4207114B2 JP 2002361672 A JP2002361672 A JP 2002361672A JP 2002361672 A JP2002361672 A JP 2002361672A JP 4207114 B2 JP4207114 B2 JP 4207114B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- output
- current output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
この発明は、所定の定電流を出力する電流出力回路に関し、特に低損失化が可能な電流出力回路に関するものである。
【0001】
【従来の技術】
図7に従来の電流出力回路の構成を示す。図7において、5はDC−DC電源部であり、直流電源Vsの電圧を所定の電圧に変換する。FET51,52は制御部7によってオンオフされ、トランス53の一次側に流れる電流をパルス状に変化させる。そのため、エネルギーがトランス53の2次側に伝達される。
【0002】
この2次側に伝達された電流はダイオード54および55で整流され、インダクタ56を介して電流出力部6に出力される。この電圧をV1とする。FET51,52のオンオフの割合を変化させることによって、トランス53の2次側に伝達されるエネルギー、すなわち、電圧V1を変化させることができる。
【0003】
電流出力部6はその電流出力端から定電流を外部に出力する。電流出力端から出力される電流値は抵抗66によって検出される。OPアンプ64は抵抗66による電圧降下と抵抗61による電圧降下の値が同じになるようにFET63を制御する。
【0004】
抵抗61に流れる電流は抵抗62に流れる。この電流値は電流出力端から出力される電流値に抵抗66と61の抵抗値の比率を乗じた値に等しいので、抵抗62両端の電圧は出力される電流値に比例する。この電圧は電流出力リードバック信号IRB1としてOPアンプ65の反転入力端子に入力される。
【0005】
OPアンプ65の非反転入力端子には設定値Vsetが入力される。OPアンプ65はこの設定値Vsetと電流出力リードバック信号IRB1が等しくなるようにFET67を制御する。すなわち、電流出力端から出力される電流値は設定値Vsetによって設定された値に制御される。また、電流出力リードバック信号IRB1および電流出力端の電圧VRB1は制御部7に入力される。
【0006】
電流出力端に接続される負荷の抵抗値が変化すると、この電流出力端の電圧が変化する。この変化分はFET67で吸収されるが、この電流出力回路の損失を少なくするためにはFET67両端の電圧ができるだけ小さい方が望ましい。
【0007】
そのため、制御部7は入力された電流出力リードバック信号IRB1および電流出力端の電圧VRB1から下記(1)式によって負荷の抵抗値を演算し、DC−DC電源部5の出力V1がVRB1より少し高い適正な値になるようにFET51、52を制御する。このようにすることによって、電流出力回路の損失を減らすようにしていた。
負荷の抵抗値(Ω)=VRB1(V)/IRB1(A) ・・・ (1)
【0008】
【特許文献1】
特開2002−64342
【0009】
【発明が解決しようとする課題】
しかしながら、このような電流出力回路には次のような課題があった。
【0010】
制御部7は入力された電流出力リードバック信号IRB1および電流出力端の電圧VRB1をデジタル値に変換し、このデジタル値から前記(1)式によって負荷の抵抗値を演算していた。そのため、DC−DC電源部5の出力V1を制御するために時間がかかり、負荷のインピーダンスが急変した場合、制御にかかる時間が長くなり応答が間に合わないという課題があった。
【0011】
負荷のインピーダンスが変化する程度を予め見込んでDC−DC電源部5の出力電圧V1を高めに設定しておくと、負荷のインピーダンスが急変しても応答することができるが、内部損失が増大して発熱が大きくなるという課題もあった。
【0012】
このような課題があるため、従来においてはDC−DC電源部5の出力電圧V1を変化させてパワー制御をすることは、ほとんど行われていなかった。
【0013】
従って本発明が解決しようとする課題は、応答性を早くして負荷のインピーダンスが急変しても対応することができ、かつ内部損失を低減することができる電流出力回路を提供することにある。
【0014】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項1記載の発明は、スイッチング素子を制御することにより出力電圧が変えられるDC−DC電源部と、このDC−DC電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御する制御部とを有し、前記制御部は、一定の周期およびデューティ比で入力されるパルス信号をRC回路で波形をなまらせて出力し、このRC回路の出力および前記負荷両端の電圧に関連する信号を比較して、前記RC回路の出力が前記負荷両端の電圧に関連する信号よりも高くなったときに前記スイッチング素子にオフ信号を与える制御を行うことを特徴とする電流出力回路である。消費電力を低減できる。
【0020】
請求項2記載の発明は、前記負荷両端の電圧に関連する信号は、この負荷両端の電圧と一定電圧の差電圧に比例する電圧であることを特徴とする請求項1に記載の電流出力回路。正確に制御できる。
【0023】
請求項3記載の発明は、前記負荷両端の電圧と、前記DC−DC電源部の出力電圧と負荷両端の電圧の差電圧Vyは、
(DC−DC電源部の出力電圧)=(負荷両端の電圧)+(差電圧Vy)
で与えられ、前記負荷両端の電圧が増加すると前記差電圧Vyは減少し、DC−DC電源部及び電流出力部の消費電力の上昇を抑制することを特徴とする請求項1又は2に記載の電流出力回路である。消費エネルギーの低損失を実現できる。
【0025】
【発明の実施の形態】
図1に本発明に係る電流出力回路の一実施例を示す。なお、図7と同じ要素には同一符号を付し、説明を省略する。図1において、1は制御部であり、後述するDC−DC電源部4を制御する信号を発生する。
【0026】
制御部1はRSフリップフロップ回路11、コンパレータ12,13,RC回路14および抵抗15〜17で構成される。コンパレータ12の反転入力端子には後述する制御信号発生部2の出力OPOUT1が入力される。抵抗15〜17はこの順に直列接続され、その一端は一定電圧Vccに、他端は共通電位点に接続される。また、抵抗15と16の接続点はコンパレータ12の反転入力端子に、抵抗16と17の接続点はコンパレータ13の非反転入力端子に接続される。
【0027】
コンパレータ12の出力はRSフリップフロップ回路11のR端子に、コンパレータ13の出力は同S端子に入力される。RSフリップフロップ回路11はコンパレータ12の出力の立ち上がりでリセットされ、コンパレータ13の立ち上がりでセットされる。
【0028】
また、RSフリップフロップ回路11のリセット端子には、後述する制御装置3からリセット信号RESETが入力され、その出力Qは後述するDC−DC電源部4に入力される。
【0029】
コンパレータ13の反転入力端子およびRC回路14には後述する制御装置3から所定の周波数およびデューティ比を有するパルス信号PULS1が入力される。RC回路14はこのパルス信号PULS1から、その立ち上がりでなだらかに変化し、立ち下がりで比較的急峻に変化する信号WAVE1を生成してコンパレータ12の非反転入力端子に出力する。
【0030】
2は制御信号発生部であり、OPアンプ21,抵抗22,23,25,26,FET24およびツェナダイオード27で構成される。抵抗25,FET24のドレインとソース、抵抗26はこの順に直列接続され、この直列回路の抵抗25側の端は後述するDC−DC電源部4の出力に、他端は共通電位点に接続される。FET24のゲートには電流出力端の電圧が入力される。
【0031】
抵抗25とFET24の直列回路に並列にツェナダイオード27が接続される。抵抗22と23の一端はOPアンプ21の反転入力端子に接続される。また、抵抗23の他端はFET24と抵抗26の接続点に、抵抗22の他端はOPアンプ21の出力端子に接続される。OPアンプ21の非反転入力端子には一定電圧VDC1が入力され、その出力OPOUT1はコンパレータ12の反転入力端子に入力される。
【0032】
抵抗25、26およびFET24でバッファが、抵抗22,23およびOPアンプ21で反転増幅器が構成される。このバッファは電流出力端の電圧をインピーダンス変換し、信号VDC2を生成する。また、前記反転増幅器はこの信号VDC2と一定電圧VDC1の差電圧を増幅する。
【0033】
3は制御装置であり、RC回路14とコンパレータ13の反転入力端子にパルス信号PULS1を出力し、起動時にRSフリップフロップ回路11のリセット端子にリセット信号RESETを出力する。また、OPアンプ65の非反転入力端子に設定値Vsetを出力する。
【0034】
4はDC−DC電源部であり、電源Vs、インダクタ41、FET42、ダイオード43およびコンデンサ44で構成される。FET42がオンになるとインダクタ41にエネルギーが蓄えられ、オフになるとこの蓄えられたエネルギーはダイオード43,コンデンサ44で整流・平滑され、V2として外部に出力される。
【0035】
FET42のオンとオフの比率を変えることにより、出力電圧V2を可変する事ができる。このDC−DC電源部4の出力は制御信号発生部2および電流出力部6に電源として供給される。
【0036】
次に、この実施例の動作を図2に基づいて説明する。図2(A)は制御装置3が出力する、所定のデューティ比を有するパルス信号PULS1の波形、同図(B)の実線はRC回路14の出力であるWAVE1の波形、点線はOPアンプ21の出力OPOUT1、同図(C)はRSフリップフロップ回路11の出力、すなわちFET42の駆動パルスである。
【0037】
時刻t1でPULS1が立ち下がるとコンパレータ13の出力が立ち上がってRSフリップフロップ回路11はセットされる。そのため、その出力は高レベルになり、FET42はオンになる。時刻t2でPULS1およびWAVE1が立ち下がり、その結果コンパレータ12,13の出力も立ち下がるが、RSフリップフロップ回路11の状態は変化しない。
【0038】
時刻t3でWAVE1がOPOUT1より高くなると、コンパレータ12の出力が立ち上がる。そのためRSフリップフロップ回路11はリセットされ、FET42はオフになる。PULS1が立ち下がる毎にこの状態が繰り返される。
【0039】
電流出力端に接続される負荷のインピーダンスが増加すると、FET24のゲートの電位が上昇してVDC2が低くなり、OPOUT1は高くなる。図2(B)からわかるように、OPOUT1が高くなるとFET42のオン時間の割合が増加し、DC−DC電源部4の出力V2が高くなる。
【0040】
負荷のインピーダンスが小さくなると逆にOPOUT1が低くなってFET42のオン時間の割合が減少してV2は低くなる。このように、負荷のインピーダンスの大きさによって自動的にDC−DC電源部4の出力V2が変化するので、FET67の損失が大きくなることはない。
【0041】
なお、この実施例では電流出力端に接続される負荷のインピーダンスが過大になるとFET42のオン時間の割合が過度に大きくなり、その出力V2が不安定になる。そのため、ツェナダイオード27を挿入して、OPOUT1が所定の上限値を超えないようにしている。
【0042】
また、この実施例では電源投入時に制御装置3がRSフリップフロップ回路11にリセット信号を出力して、起動時にFET42が常にオフになるようにしている。
【0043】
また、DC−DC電源部の構成は図1に限られることはない。図7に示すような構成であってもよい。さらに、1周期間のインダクタに電流を流す時間を一定にして、周波数を変えることによって出力電圧を可変にする構成のDC−DC電源部に適用することもできる。
【0044】
さらに、多チャンネルの電流を出力する場合、制御部1,制御信号発生部2,DC−DC電源部4および電流出力部6はチャンネル数だけ必要になるが、制御装置3は1つに共通化することができるので、構成が簡単になるという効果もある。
【0045】
なお、実施例ではDC−DC電源部が昇圧型のDC−DCコンバータである場合に付いて説明したが、これに限らず降圧型のDC−DCコンバータであってもよい。
【0046】
図1の実施例回路では消費電力を低減した構成になっている。このことについて説明する。図3は図1の回路を用いた説明図である。
ここでは、出力電流を一定として説明する。
DC−DC電源部4の出力V2は出力電流を一定とすると、出力制御信号OPOUU1に比例する。なぜならば、出力制御信号OPOUU1に対応したパルス信号(RSフリップフロップ回路11のQ出力)に基づいて、インダクタ41、FET42、ダイオード43、コンデンサ44で構成される昇圧型DC−DCコンバータが電力を出力するためである。
【0047】
一方、出力設定に応じて電流出力部6から外部負荷抵抗RLへ電流IOUTが流れる。この電流により外部端子間電圧VOUTが発生する。ここで、外部負荷抵抗RLと外部端子間電圧VOUTの関係は次式で与えられる。外部負荷抵抗RLの抵抗値もRLで表す。
VOUT=RL・IOUT (1)
RL=0〜750Ω
IOUT=20mAのとき、VOUT=0〜15V
IOUT=4mAのとき、VOUT=0〜3V
VOUTとRLの関係は図4に示すようになる。
【0048】
このとき、DC−DC電源部4の出力V2から外部端子間電圧VOUTを引いた差電圧をVyとすると、次式が成り立つ。ここでは外部端子に接続されたダイオードの電圧降下は無視する。
V2=VOUT+Vy (2)
【0049】
ここで、従来回路では電圧Vyは下記の点を考慮して定めていた。
(a)電流出力部6の動作に必要な電圧(例えば2V程度)
(b)外部が急速に高負荷になったときに電流出力を維持するために必要な電圧(例えば3V程度)
【0050】
これに対して図3の回路では、外部負荷抵抗RLをある範囲(例えば0Ω〜750Ω)に制限すると、最大負荷において電流出力部6の動作に必要な電圧が確保される。このため、負荷の急変に追従するために必要な電圧を確保する必要がない。このことについて説明する。
【0051】
抵抗23と26の接続点の電位をVxとすると、抵抗22と23に流れる電流Irefは次式で与えられる。
Iref=(OPOUT1−VDC2)/R22 (3)
Iref=(VDC2−Vx)/R23 (4)
抵抗22及び23の抵抗値をR22及びR23と表す。以下、抵抗値については同様に表す。
(3),(4)式より、
となる。ここで、α=R23/R22とすると、
Vx=VDC2・(1+α)−OPOUT1・α (6)
となる。(6)式から電圧OPOUT1の変化に伴って電圧Vxが変化する。
【0052】
一方、Vyについては、
Ix=Iref+Iy
Vx/R26=Iref+Vy/R25
となり、(3)式より
Vx/R26=(OPOUT1−VDC2)/R22+Vy/R25
となる。(5)式より
となる。Vyについて求めると、
(2)式より
V2=RL・IOUT+Vy (8)
となる。(7)式からVyとOPOUT1の関係は図5に示すようになる。(8)式からV2とRLの関係は図6に示すようになる。
【0053】
前述したように外部端子間電圧VOUTが増加すると電圧OPOUT1も増加する。電圧OPOUT1が増加すると、図5に示すように差電圧Vyは減少する。これによって、外部負荷両端の電圧が増加したときに、差電圧Vyは減少するため、DC−DC電源部の出力電圧V2の上昇を抑制できる。すなわち、外部負荷が増加したときに回路と低損失の方向に動作する。
図6で、外部負荷抵抗RLをある範囲に制限すると、最大負荷において電流出力部6の動作に必要な電圧が確保される。従って、負荷の急変に追従するために必要な電圧を確保する必要がない。
出力電流が一定の場合について説明したが、一定でない場合も同様な効果が得られる。
【0054】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項1に記載の発明によれば、負荷両端の電圧によってDC−DC電源部の出力電圧が自動的に変化して、常に電流出力部6に必要かつ充分な電圧が供給されるので、電流出力部6における電力消費が少なくなって消費電力が低減できるという効果がある。また、消費電力の低減に伴い、発熱が少なくなるという効果がある。
【0057】
また、請求項1記載の発明によれば、制御部1は入力パルス信号の波形をなまらせて出力するRC回路14およびこのRC回路14の出力および前記負荷両端の電圧に関連する信号を比較するコンパレータ12を有し、RC回路14に一定の周期およびデューティ比を有するパルス信号PULS1を入力すると共に、コンパレータ12の出力およびパルス信号PULS1でフリップフロップ11の状態を変化させるようにした。
【0058】
簡単な構成で実現することができ、かつ全てハードウエアで実現できるので応答が早くなるため、負荷のインピーダンスが急変しても追従することができるという効果がある。
【0061】
請求項2記載の発明によれば、前記負荷両端の電圧に関連する信号は、この負荷両端の電圧と一定電圧の差電圧に比例する電圧であることを特徴とした。差電圧を取ることで正確に制御できるという効果がある。
【0064】
請求項3に記載の発明によれば、負荷両端の電圧と、前記DC−DC電源部の出力電圧と負荷両端の電圧の差電圧Vyは、
(DC−DC電源部の出力電圧)=(負荷両端の電圧)+(差電圧Vy)
で与えられる。負荷両端の電圧が増加すると前記差電圧Vyは減少し、DC−DC電源部及び電流出力部の消費電力の上昇を抑制する。これによって、消費エネルギーの低損失を実現できる。外部負荷が大きくなると電流出力部とDC−DC電源部は低損失の方向に動作する。
外部負荷をある範囲に制限すると、最大負荷において電流出力部の動作に必要な電圧が確保される。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明の一実施例の動作を説明するための特性図である。
【図3】本発明の動作説明図である。
【図4】本発明の動作説明図である。
【図5】本発明の動作説明図である。
【図6】本発明の動作説明図である。
【図7】従来の電流出力回路の構成図である。
【符号の説明】
1 制御部
2 制御信号発生部
3 制御装置
4 DC−DC電源部
6 電流出力部
11 RSフリップフロップ回路
12、13 コンパレータ
14 RC回路
21、64、65 OPアンプ
24、42、67 FET
27 ツェナダイオード
15〜17、22、23、25、26 抵抗BACKGROUND OF THE INVENTION
The present invention relates to a current output circuit that outputs a predetermined constant current, and more particularly to a current output circuit capable of reducing loss.
[0001]
[Prior art]
FIG. 7 shows a configuration of a conventional current output circuit. In FIG. 7, 5 is a DC-DC power supply unit, which converts the voltage of the DC power supply Vs into a predetermined voltage. The
[0002]
The current transmitted to the secondary side is rectified by the
[0003]
The current output unit 6 outputs a constant current to the outside from the current output terminal. The current value output from the current output terminal is detected by the
[0004]
The current flowing through the resistor 61 flows through the resistor 62. Since this current value is equal to a value obtained by multiplying the current value output from the current output terminal by the ratio of the resistance values of the
[0005]
The set value Vset is input to the non-inverting input terminal of the
[0006]
When the resistance value of the load connected to the current output terminal changes, the voltage at the current output terminal changes. This change is absorbed by the FET 67. In order to reduce the loss of the current output circuit, it is desirable that the voltage across the FET 67 be as small as possible.
[0007]
Therefore, the control unit 7 calculates the resistance value of the load from the input current output readback signal IRB1 and the voltage VRB1 at the current output terminal by the following equation (1), and the output V1 of the DC-DC
Load resistance (Ω) = VRB1 (V) / IRB1 (A) (1)
[0008]
[Patent Document 1]
JP 2002-64342 A
[0009]
[Problems to be solved by the invention]
However, such a current output circuit has the following problems.
[0010]
The controller 7 converts the input current output readback signal IRB1 and the voltage VRB1 at the current output terminal into digital values, and calculates the resistance value of the load from the digital values according to the equation (1). Therefore, it takes time to control the output V1 of the DC-DC
[0011]
If the output voltage V1 of the DC-DC
[0012]
Since there is such a problem, conventionally, power control is hardly performed by changing the output voltage V1 of the DC-DC
[0013]
Therefore, the problem to be solved by the present invention is to provide a current output circuit that can respond even if the impedance of a load changes suddenly by accelerating responsiveness and can reduce internal loss.
[0014]
[Means for Solving the Problems]
In order to solve such a problem, the invention according to
[0020]
According to a second aspect of the invention, the signal related to the voltage of the load both ends, the current output circuit according to
[0023]
In the invention according to claim 3, the voltage across the load , the difference voltage Vy between the output voltage of the DC-DC power supply unit and the voltage across the load is:
(Output voltage of DC-DC power supply unit) = (Voltage across load) + (Differential voltage Vy)
Given, the difference voltage Vy to the voltage of the load across increases is reduced, according to
[0025]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of a current output circuit according to the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 7, and description is abbreviate | omitted. In FIG. 1,
[0026]
The
[0027]
The output of the
[0028]
A reset signal RESET is input to the reset terminal of the RS flip-flop circuit 11 from the control device 3 described later, and the output Q is input to the DC-DC
[0029]
A pulse signal PULS1 having a predetermined frequency and duty ratio is input to the inverting input terminal of the
[0030]
[0031]
A zener diode 27 is connected in parallel to the series circuit of the resistor 25 and the FET 24. One ends of the
[0032]
The resistors 25 and 26 and the FET 24 constitute a buffer, and the
[0033]
A control device 3 outputs a pulse signal PULS1 to the inverting input terminals of the
[0034]
A DC-DC
[0035]
By changing the ON / OFF ratio of the
[0036]
Next, the operation of this embodiment will be described with reference to FIG. 2A shows the waveform of the pulse signal PULS1 having a predetermined duty ratio output from the control device 3, the solid line in FIG. 2B shows the waveform of WAVE1 which is the output of the
[0037]
When PULS1 falls at time t1, the output of the
[0038]
When WAVE1 becomes higher than OPOUT1 at time t3, the output of the
[0039]
When the impedance of the load connected to the current output terminal increases, the potential of the gate of the FET 24 rises, VDC2 decreases, and OPOUT1 increases. As can be seen from FIG. 2B, when OPOUT1 increases, the ratio of the ON time of the
[0040]
Conversely, when the load impedance is reduced, OPOUT1 is lowered, the ratio of the ON time of the
[0041]
In this embodiment, when the impedance of the load connected to the current output terminal becomes excessive, the ratio of the ON time of the
[0042]
In this embodiment, the control device 3 outputs a reset signal to the RS flip-flop circuit 11 when the power is turned on, so that the
[0043]
Further, the configuration of the DC-DC power supply unit is not limited to FIG. A configuration as shown in FIG. 7 may be used. Further, the present invention can be applied to a DC-DC power supply unit configured to make the output voltage variable by changing the frequency while keeping the current flowing through the inductor for one period constant.
[0044]
Furthermore, when outputting a multi-channel current, the
[0045]
In the embodiment, the case where the DC-DC power supply unit is a step-up DC-DC converter has been described. However, the present invention is not limited to this, and a step-down DC-DC converter may be used.
[0046]
The embodiment circuit of FIG. 1 has a configuration with reduced power consumption. This will be described. FIG. 3 is an explanatory diagram using the circuit of FIG.
Here, the output current is assumed to be constant.
The output V2 of the DC-DC
[0047]
On the other hand, the current IOUT flows from the current output unit 6 to the external load resistor RL according to the output setting. This current generates an external terminal voltage VOUT. Here, the relationship between the external load resistor RL and the external terminal voltage VOUT is given by the following equation. The resistance value of the external load resistor RL is also represented by RL.
VOUT = RL · IOUT (1)
RL = 0 to 750Ω
When IOUT = 20mA, VOUT = 0-15V
When IOUT = 4mA, VOUT = 0-3V
The relationship between VOUT and RL is as shown in FIG.
[0048]
At this time, if the differential voltage obtained by subtracting the external terminal voltage VOUT from the output V2 of the DC-DC
V2 = VOUT + Vy (2)
[0049]
Here, in the conventional circuit, the voltage Vy is determined in consideration of the following points.
(A) Voltage required for operation of the current output unit 6 (for example, about 2 V)
(B) Voltage required to maintain current output when the outside becomes a high load rapidly (for example, about 3V)
[0050]
On the other hand, in the circuit of FIG. 3, when the external load resistance RL is limited to a certain range (for example, 0Ω to 750Ω), a voltage necessary for the operation of the current output unit 6 is secured at the maximum load. For this reason, it is not necessary to secure a voltage necessary for following a sudden change in load. This will be described.
[0051]
If the potential at the connection point between the
Iref = (OPOUT1-VDC2) / R22 (3)
Iref = (VDC2-Vx) / R23 (4)
The resistance values of the
From equations (3) and (4),
It becomes. Here, when α = R23 / R22,
Vx = VDC2 · (1 + α) −OPOUT1 · α (6)
It becomes. From the equation (6), the voltage Vx changes as the voltage OPOUT1 changes.
[0052]
On the other hand, for Vy,
Ix = Iref + Iy
Vx / R26 = Iref + Vy / R25
From the equation (3), Vx / R26 = (OPOUT1-VDC2) / R22 + Vy / R25
It becomes. From equation (5)
It becomes. As for Vy,
From the equation (2), V2 = RL · IOUT + Vy (8)
It becomes. From the equation (7), the relationship between Vy and OPOUT1 is as shown in FIG. From the equation (8), the relationship between V2 and RL is as shown in FIG.
[0053]
As described above, when the external terminal voltage VOUT increases, the voltage OPOUT1 also increases. When the voltage OPOUT1 increases, the differential voltage Vy decreases as shown in FIG. As a result, when the voltage across the external load increases, the differential voltage Vy decreases, so that an increase in the output voltage V2 of the DC-DC power supply unit can be suppressed. That is, when the external load increases, the circuit operates in the direction of low loss.
In FIG. 6, when the external load resistance RL is limited to a certain range, a voltage necessary for the operation of the current output unit 6 is secured at the maximum load. Therefore, it is not necessary to secure a voltage necessary for following a sudden change in load.
Although the case where the output current is constant has been described, the same effect can be obtained when the output current is not constant.
[0054]
【The invention's effect】
As is clear from the above description, the following effects can be expected according to the present invention.
According to the first aspect of the present invention, the output voltage of the DC-DC power supply section is automatically changed by the voltage across the load, and a necessary and sufficient voltage is always supplied to the current output section 6. There is an effect that power consumption in the output unit 6 is reduced and power consumption can be reduced. Further, there is an effect that heat generation is reduced as power consumption is reduced.
[0057]
Further, according to the first aspect of the invention, the
[0058]
Since it can be realized with a simple configuration and all can be realized by hardware, the response is fast, and there is an effect that it can follow even if the impedance of the load changes suddenly.
[0061]
According to the second aspect of the present invention, the signal related to the voltage of the load both ends, was characterized by a voltage proportional to the difference voltage of the voltage with a constant voltage of the load both ends. There is an effect that accurate control can be performed by taking the differential voltage.
[0064]
According to the third aspect of the present invention, the voltage across the load and the difference voltage Vy between the output voltage of the DC-DC power supply unit and the voltage across the load are:
(Output voltage of DC-DC power supply unit) = (Voltage across load) + (Differential voltage Vy)
Given in. When the voltage across the load increases, the differential voltage Vy decreases and suppresses an increase in power consumption of the DC-DC power supply unit and the current output unit. Thereby, low loss of energy consumption can be realized. When the external load increases, the current output unit and the DC-DC power supply unit operate in the direction of low loss.
When the external load is limited to a certain range, a voltage necessary for the operation of the current output unit is secured at the maximum load.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an embodiment of the present invention.
FIG. 2 is a characteristic diagram for explaining the operation of an embodiment of the present invention.
FIG. 3 is an operation explanatory diagram of the present invention.
FIG. 4 is an operation explanatory diagram of the present invention.
FIG. 5 is an operation explanatory diagram of the present invention.
FIG. 6 is an operation explanatory diagram of the present invention.
FIG. 7 is a configuration diagram of a conventional current output circuit.
[Explanation of symbols]
DESCRIPTION OF
27 Zener diode 15-17, 22, 23, 25, 26 Resistance
Claims (3)
このDC−DC電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、
負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御する制御部とを有し、
前記制御部は、一定の周期およびデューティ比で入力されるパルス信号をRC回路で波形をなまらせて出力し、このRC回路の出力および前記負荷両端の電圧に関連する信号を比較して、前記RC回路の出力が前記負荷両端の電圧に関連する信号よりも高くなったときに前記スイッチング素子にオフ信号を与える制御を行うことを特徴とする電流出力回路。A DC-DC power supply unit capable of changing an output voltage by controlling a switching element;
A current output unit that is supplied with electric power by the DC-DC power supply unit and outputs a current of a predetermined value to the load;
Based on the signal related to the voltage across the load have a control unit for controlling the on-off signal applied to the switching element,
The control unit outputs a pulse signal input with a constant period and duty ratio by causing the waveform to be smoothed by an RC circuit, and compares the output of the RC circuit and a signal related to the voltage across the load, A current output circuit that performs control to give an off signal to the switching element when an output of an RC circuit becomes higher than a signal related to a voltage across the load .
(DC−DC電源部の出力電圧)=(負荷両端の電圧)+(差電圧Vy)
で与えられ、前記負荷両端の電圧が増加すると前記差電圧Vyは減少し、DC−DC電源部及び電流出力部の消費電力の上昇を抑制することを特徴とする請求項1又は2に記載の電流出力回路。The difference voltage Vy between the voltage across the load, the output voltage of the DC-DC power supply unit and the voltage across the load is:
(Output voltage of DC-DC power supply unit) = (Voltage across load) + (Differential voltage Vy)
Given, the difference voltage Vy to the voltage of the load across increases is reduced, according to claim 1 or 2, characterized in that to suppress an increase in power consumption of the DC-DC power supply unit and the current output unit Current output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002361672A JP4207114B2 (en) | 2002-08-26 | 2002-12-13 | Current output circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244631 | 2002-08-26 | ||
JP2002361672A JP4207114B2 (en) | 2002-08-26 | 2002-12-13 | Current output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004147481A JP2004147481A (en) | 2004-05-20 |
JP4207114B2 true JP4207114B2 (en) | 2009-01-14 |
Family
ID=32472630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002361672A Expired - Fee Related JP4207114B2 (en) | 2002-08-26 | 2002-12-13 | Current output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4207114B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3534520A1 (en) | 2018-02-28 | 2019-09-04 | Yokogawa Electric Corporation | Current output circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5500089B2 (en) * | 2011-01-21 | 2014-05-21 | 三菱自動車工業株式会社 | Vehicle starter |
-
2002
- 2002-12-13 JP JP2002361672A patent/JP4207114B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3534520A1 (en) | 2018-02-28 | 2019-09-04 | Yokogawa Electric Corporation | Current output circuit |
US10591940B2 (en) | 2018-02-28 | 2020-03-17 | Yokogawa Electric Corporation | Current output circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2004147481A (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI458240B (en) | Power supply system, switching regulator, and method for controlling switching topology of a switch mode power supply in accordance with a mode of operation | |
JP4280247B2 (en) | Current mode switching regulator with predetermined conduction period | |
TWI434504B (en) | Apparatus, control circuit and method for controlling operations of buck boost converter | |
US8659278B2 (en) | Controller for switching regulator, switching regulator and light source | |
JP5277952B2 (en) | Switching power supply circuit | |
US9019729B2 (en) | Controller for a switched mode power converter | |
KR100967474B1 (en) | Switching regulator and electronic device incorporating the same | |
US8525498B2 (en) | Average input current limit method and apparatus thereof | |
JP2005045993A (en) | Pwm switching regulator control circuit | |
CN111092538A (en) | Common control of multiple power converter operating modes | |
US20190305677A1 (en) | Circuit with reduced light load power dissipation and a method thereof | |
EP3244518A1 (en) | Current limited power converter circuits and methods | |
WO2021134752A1 (en) | Current mode dc-dc converter | |
JP4554243B2 (en) | Method for reducing cost of voltage regulator circuit of switching mode power supply | |
US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
WO2016059965A1 (en) | Transformer device | |
KR101207254B1 (en) | Switching regulator | |
JP4207114B2 (en) | Current output circuit | |
JP6395318B2 (en) | Switching power supply | |
JP5032447B2 (en) | Switching power supply | |
US20220407419A1 (en) | Control circuit of boost dc-dc converter, power supply circuit, and electronic device | |
JP4370128B2 (en) | DC-DC converter | |
JP4049332B1 (en) | Charge control device | |
JPH11144887A (en) | Electronic ballast device for high pressure discharge lamp | |
JP6553660B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4207114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |