JP4207114B2

JP4207114B2 - Current output circuit

Info

Publication number: JP4207114B2
Application number: JP2002361672A
Authority: JP
Inventors: 久齋藤; 公英青山; 俊介林
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2002-08-26
Filing date: 2002-12-13
Publication date: 2009-01-14
Anticipated expiration: 2022-12-13
Also published as: JP2004147481A

Description

【発明の属する技術分野】
この発明は、所定の定電流を出力する電流出力回路に関し、特に低損失化が可能な電流出力回路に関するものである。
【０００１】
【従来の技術】
図７に従来の電流出力回路の構成を示す。図７において、５はＤＣ−ＤＣ電源部であり、直流電源Ｖｓの電圧を所定の電圧に変換する。ＦＥＴ５１，５２は制御部７によってオンオフされ、トランス５３の一次側に流れる電流をパルス状に変化させる。そのため、エネルギーがトランス５３の２次側に伝達される。
【０００２】
この２次側に伝達された電流はダイオード５４および５５で整流され、インダクタ５６を介して電流出力部６に出力される。この電圧をＶ１とする。ＦＥＴ５１，５２のオンオフの割合を変化させることによって、トランス５３の２次側に伝達されるエネルギー、すなわち、電圧Ｖ１を変化させることができる。
【０００３】
電流出力部６はその電流出力端から定電流を外部に出力する。電流出力端から出力される電流値は抵抗６６によって検出される。ＯＰアンプ６４は抵抗６６による電圧降下と抵抗６１による電圧降下の値が同じになるようにＦＥＴ６３を制御する。
【０００４】
抵抗６１に流れる電流は抵抗６２に流れる。この電流値は電流出力端から出力される電流値に抵抗６６と６１の抵抗値の比率を乗じた値に等しいので、抵抗６２両端の電圧は出力される電流値に比例する。この電圧は電流出力リードバック信号ＩＲＢ１としてＯＰアンプ６５の反転入力端子に入力される。
【０００５】
ＯＰアンプ６５の非反転入力端子には設定値Ｖｓｅｔが入力される。ＯＰアンプ６５はこの設定値Ｖｓｅｔと電流出力リードバック信号ＩＲＢ１が等しくなるようにＦＥＴ６７を制御する。すなわち、電流出力端から出力される電流値は設定値Ｖｓｅｔによって設定された値に制御される。また、電流出力リードバック信号ＩＲＢ１および電流出力端の電圧ＶＲＢ１は制御部７に入力される。
【０００６】
電流出力端に接続される負荷の抵抗値が変化すると、この電流出力端の電圧が変化する。この変化分はＦＥＴ６７で吸収されるが、この電流出力回路の損失を少なくするためにはＦＥＴ６７両端の電圧ができるだけ小さい方が望ましい。
【０００７】
そのため、制御部７は入力された電流出力リードバック信号ＩＲＢ１および電流出力端の電圧ＶＲＢ１から下記（１）式によって負荷の抵抗値を演算し、ＤＣ−ＤＣ電源部５の出力Ｖ１がＶＲＢ１より少し高い適正な値になるようにＦＥＴ５１、５２を制御する。このようにすることによって、電流出力回路の損失を減らすようにしていた。
負荷の抵抗値（Ω）＝ＶＲＢ１（Ｖ）／ＩＲＢ１（Ａ）・・・（１）
【０００８】
【特許文献１】
特開２００２−６４３４２
【０００９】
【発明が解決しようとする課題】
しかしながら、このような電流出力回路には次のような課題があった。
【００１０】
制御部７は入力された電流出力リードバック信号ＩＲＢ１および電流出力端の電圧ＶＲＢ１をデジタル値に変換し、このデジタル値から前記（１）式によって負荷の抵抗値を演算していた。そのため、ＤＣ−ＤＣ電源部５の出力Ｖ１を制御するために時間がかかり、負荷のインピーダンスが急変した場合、制御にかかる時間が長くなり応答が間に合わないという課題があった。
【００１１】
負荷のインピーダンスが変化する程度を予め見込んでＤＣ−ＤＣ電源部５の出力電圧Ｖ１を高めに設定しておくと、負荷のインピーダンスが急変しても応答することができるが、内部損失が増大して発熱が大きくなるという課題もあった。
【００１２】
このような課題があるため、従来においてはＤＣ−ＤＣ電源部５の出力電圧Ｖ１を変化させてパワー制御をすることは、ほとんど行われていなかった。
【００１３】
従って本発明が解決しようとする課題は、応答性を早くして負荷のインピーダンスが急変しても対応することができ、かつ内部損失を低減することができる電流出力回路を提供することにある。
【００１４】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御する制御部とを有し、前記制御部は、一定の周期およびデューティ比で入力されるパルス信号をＲＣ回路で波形をなまらせて出力し、このＲＣ回路の出力および前記負荷両端の電圧に関連する信号を比較して、前記ＲＣ回路の出力が前記負荷両端の電圧に関連する信号よりも高くなったときに前記スイッチング素子にオフ信号を与える制御を行うことを特徴とする電流出力回路である。消費電力を低減できる。
【００２０】
請求項２記載の発明は、前記負荷両端の電圧に関連する信号は、この負荷両端の電圧と一定電圧の差電圧に比例する電圧であることを特徴とする請求項１に記載の電流出力回路。正確に制御できる。
【００２３】
請求項３記載の発明は、前記負荷両端の電圧と、前記ＤＣ−ＤＣ電源部の出力電圧と負荷両端の電圧の差電圧Ｖｙは、
（ＤＣ−ＤＣ電源部の出力電圧）＝（負荷両端の電圧）＋（差電圧Ｖｙ）
で与えられ、前記負荷両端の電圧が増加すると前記差電圧Ｖｙは減少し、ＤＣ−ＤＣ電源部及び電流出力部の消費電力の上昇を抑制することを特徴とする請求項１又は２に記載の電流出力回路である。消費エネルギーの低損失を実現できる。
【００２５】
【発明の実施の形態】
図１に本発明に係る電流出力回路の一実施例を示す。なお、図７と同じ要素には同一符号を付し、説明を省略する。図１において、１は制御部であり、後述するＤＣ−ＤＣ電源部４を制御する信号を発生する。
【００２６】
制御部１はＲＳフリップフロップ回路１１、コンパレータ１２，１３，ＲＣ回路１４および抵抗１５〜１７で構成される。コンパレータ１２の反転入力端子には後述する制御信号発生部２の出力ＯＰＯＵＴ１が入力される。抵抗１５〜１７はこの順に直列接続され、その一端は一定電圧Ｖｃｃに、他端は共通電位点に接続される。また、抵抗１５と１６の接続点はコンパレータ１２の反転入力端子に、抵抗１６と１７の接続点はコンパレータ１３の非反転入力端子に接続される。
【００２７】
コンパレータ１２の出力はＲＳフリップフロップ回路１１のＲ端子に、コンパレータ１３の出力は同Ｓ端子に入力される。ＲＳフリップフロップ回路１１はコンパレータ１２の出力の立ち上がりでリセットされ、コンパレータ１３の立ち上がりでセットされる。
【００２８】
また、ＲＳフリップフロップ回路１１のリセット端子には、後述する制御装置３からリセット信号ＲＥＳＥＴが入力され、その出力Ｑは後述するＤＣ−ＤＣ電源部４に入力される。
【００２９】
コンパレータ１３の反転入力端子およびＲＣ回路１４には後述する制御装置３から所定の周波数およびデューティ比を有するパルス信号ＰＵＬＳ１が入力される。ＲＣ回路１４はこのパルス信号ＰＵＬＳ１から、その立ち上がりでなだらかに変化し、立ち下がりで比較的急峻に変化する信号ＷＡＶＥ１を生成してコンパレータ１２の非反転入力端子に出力する。
【００３０】
２は制御信号発生部であり、ＯＰアンプ２１，抵抗２２，２３，２５，２６，ＦＥＴ２４およびツェナダイオード２７で構成される。抵抗２５，ＦＥＴ２４のドレインとソース、抵抗２６はこの順に直列接続され、この直列回路の抵抗２５側の端は後述するＤＣ−ＤＣ電源部４の出力に、他端は共通電位点に接続される。ＦＥＴ２４のゲートには電流出力端の電圧が入力される。
【００３１】
抵抗２５とＦＥＴ２４の直列回路に並列にツェナダイオード２７が接続される。抵抗２２と２３の一端はＯＰアンプ２１の反転入力端子に接続される。また、抵抗２３の他端はＦＥＴ２４と抵抗２６の接続点に、抵抗２２の他端はＯＰアンプ２１の出力端子に接続される。ＯＰアンプ２１の非反転入力端子には一定電圧ＶＤＣ１が入力され、その出力ＯＰＯＵＴ１はコンパレータ１２の反転入力端子に入力される。
【００３２】
抵抗２５、２６およびＦＥＴ２４でバッファが、抵抗２２，２３およびＯＰアンプ２１で反転増幅器が構成される。このバッファは電流出力端の電圧をインピーダンス変換し、信号ＶＤＣ２を生成する。また、前記反転増幅器はこの信号ＶＤＣ２と一定電圧ＶＤＣ１の差電圧を増幅する。
【００３３】
３は制御装置であり、ＲＣ回路１４とコンパレータ１３の反転入力端子にパルス信号ＰＵＬＳ１を出力し、起動時にＲＳフリップフロップ回路１１のリセット端子にリセット信号ＲＥＳＥＴを出力する。また、ＯＰアンプ６５の非反転入力端子に設定値Ｖｓｅｔを出力する。
【００３４】
４はＤＣ−ＤＣ電源部であり、電源Ｖｓ、インダクタ４１、ＦＥＴ４２、ダイオード４３およびコンデンサ４４で構成される。ＦＥＴ４２がオンになるとインダクタ４１にエネルギーが蓄えられ、オフになるとこの蓄えられたエネルギーはダイオード４３，コンデンサ４４で整流・平滑され、Ｖ２として外部に出力される。
【００３５】
ＦＥＴ４２のオンとオフの比率を変えることにより、出力電圧Ｖ２を可変する事ができる。このＤＣ−ＤＣ電源部４の出力は制御信号発生部２および電流出力部６に電源として供給される。
【００３６】
次に、この実施例の動作を図２に基づいて説明する。図２（Ａ）は制御装置３が出力する、所定のデューティ比を有するパルス信号ＰＵＬＳ１の波形、同図（Ｂ）の実線はＲＣ回路１４の出力であるＷＡＶＥ１の波形、点線はＯＰアンプ２１の出力ＯＰＯＵＴ１、同図（Ｃ）はＲＳフリップフロップ回路１１の出力、すなわちＦＥＴ４２の駆動パルスである。
【００３７】
時刻ｔ１でＰＵＬＳ１が立ち下がるとコンパレータ１３の出力が立ち上がってＲＳフリップフロップ回路１１はセットされる。そのため、その出力は高レベルになり、ＦＥＴ４２はオンになる。時刻ｔ２でＰＵＬＳ１およびＷＡＶＥ１が立ち下がり、その結果コンパレータ１２，１３の出力も立ち下がるが、ＲＳフリップフロップ回路１１の状態は変化しない。
【００３８】
時刻ｔ３でＷＡＶＥ１がＯＰＯＵＴ１より高くなると、コンパレータ１２の出力が立ち上がる。そのためＲＳフリップフロップ回路１１はリセットされ、ＦＥＴ４２はオフになる。ＰＵＬＳ１が立ち下がる毎にこの状態が繰り返される。
【００３９】
電流出力端に接続される負荷のインピーダンスが増加すると、ＦＥＴ２４のゲートの電位が上昇してＶＤＣ２が低くなり、ＯＰＯＵＴ１は高くなる。図２（Ｂ）からわかるように、ＯＰＯＵＴ１が高くなるとＦＥＴ４２のオン時間の割合が増加し、ＤＣ−ＤＣ電源部４の出力Ｖ２が高くなる。
【００４０】
負荷のインピーダンスが小さくなると逆にＯＰＯＵＴ１が低くなってＦＥＴ４２のオン時間の割合が減少してＶ２は低くなる。このように、負荷のインピーダンスの大きさによって自動的にＤＣ−ＤＣ電源部４の出力Ｖ２が変化するので、ＦＥＴ６７の損失が大きくなることはない。
【００４１】
なお、この実施例では電流出力端に接続される負荷のインピーダンスが過大になるとＦＥＴ４２のオン時間の割合が過度に大きくなり、その出力Ｖ２が不安定になる。そのため、ツェナダイオード２７を挿入して、ＯＰＯＵＴ１が所定の上限値を超えないようにしている。
【００４２】
また、この実施例では電源投入時に制御装置３がＲＳフリップフロップ回路１１にリセット信号を出力して、起動時にＦＥＴ４２が常にオフになるようにしている。
【００４３】
また、ＤＣ−ＤＣ電源部の構成は図１に限られることはない。図７に示すような構成であってもよい。さらに、１周期間のインダクタに電流を流す時間を一定にして、周波数を変えることによって出力電圧を可変にする構成のＤＣ−ＤＣ電源部に適用することもできる。
【００４４】
さらに、多チャンネルの電流を出力する場合、制御部１，制御信号発生部２，ＤＣ−ＤＣ電源部４および電流出力部６はチャンネル数だけ必要になるが、制御装置３は１つに共通化することができるので、構成が簡単になるという効果もある。
【００４５】
なお、実施例ではＤＣ−ＤＣ電源部が昇圧型のＤＣ−ＤＣコンバータである場合に付いて説明したが、これに限らず降圧型のＤＣ−ＤＣコンバータであってもよい。
【００４６】
図１の実施例回路では消費電力を低減した構成になっている。このことについて説明する。図３は図１の回路を用いた説明図である。
ここでは、出力電流を一定として説明する。
ＤＣ−ＤＣ電源部４の出力Ｖ２は出力電流を一定とすると、出力制御信号ＯＰＯＵＵ１に比例する。なぜならば、出力制御信号ＯＰＯＵＵ１に対応したパルス信号（ＲＳフリップフロップ回路１１のＱ出力）に基づいて、インダクタ４１、ＦＥＴ４２、ダイオード４３、コンデンサ４４で構成される昇圧型ＤＣ−ＤＣコンバータが電力を出力するためである。
【００４７】
一方、出力設定に応じて電流出力部６から外部負荷抵抗ＲＬへ電流ＩＯＵＴが流れる。この電流により外部端子間電圧ＶＯＵＴが発生する。ここで、外部負荷抵抗ＲＬと外部端子間電圧ＶＯＵＴの関係は次式で与えられる。外部負荷抵抗ＲＬの抵抗値もＲＬで表す。
ＶＯＵＴ＝ＲＬ・ＩＯＵＴ（１）
ＲＬ＝０〜７５０Ω
ＩＯＵＴ＝２０ｍＡのとき、ＶＯＵＴ＝０〜１５Ｖ
ＩＯＵＴ＝４ｍＡのとき、ＶＯＵＴ＝０〜３Ｖ
ＶＯＵＴとＲＬの関係は図４に示すようになる。
【００４８】
このとき、ＤＣ−ＤＣ電源部４の出力Ｖ２から外部端子間電圧ＶＯＵＴを引いた差電圧をＶｙとすると、次式が成り立つ。ここでは外部端子に接続されたダイオードの電圧降下は無視する。
Ｖ２＝ＶＯＵＴ＋Ｖｙ（２）
【００４９】
ここで、従来回路では電圧Ｖｙは下記の点を考慮して定めていた。
（ａ）電流出力部６の動作に必要な電圧（例えば２Ｖ程度）
（ｂ）外部が急速に高負荷になったときに電流出力を維持するために必要な電圧（例えば３Ｖ程度）
【００５０】
これに対して図３の回路では、外部負荷抵抗ＲＬをある範囲（例えば０Ω〜７５０Ω）に制限すると、最大負荷において電流出力部６の動作に必要な電圧が確保される。このため、負荷の急変に追従するために必要な電圧を確保する必要がない。このことについて説明する。
【００５１】
抵抗２３と２６の接続点の電位をＶｘとすると、抵抗２２と２３に流れる電流Ｉｒｅｆは次式で与えられる。
Ｉｒｅｆ＝（ＯＰＯＵＴ１−ＶＤＣ２）／Ｒ２２（３）
Ｉｒｅｆ＝（ＶＤＣ２−Ｖｘ）／Ｒ２３（４）
抵抗２２及び２３の抵抗値をＲ２２及びＲ２３と表す。以下、抵抗値については同様に表す。
（３），（４）式より、

となる。ここで、α＝Ｒ２３／Ｒ２２とすると、
Ｖｘ＝ＶＤＣ２・（１＋α）−ＯＰＯＵＴ１・α （６）
となる。（６）式から電圧ＯＰＯＵＴ１の変化に伴って電圧Ｖｘが変化する。
【００５２】
一方、Ｖｙについては、
Ｉｘ＝Ｉｒｅｆ＋Ｉｙ
Ｖｘ／Ｒ２６＝Ｉｒｅｆ＋Ｖｙ／Ｒ２５
となり、（３）式より
Ｖｘ／Ｒ２６＝（ＯＰＯＵＴ１−ＶＤＣ２）／Ｒ２２＋Ｖｙ／Ｒ２５
となる。（５）式より

となる。Ｖｙについて求めると、

（２）式より
Ｖ２＝ＲＬ・ＩＯＵＴ＋Ｖｙ（８）
となる。（７）式からＶｙとＯＰＯＵＴ１の関係は図５に示すようになる。（８）式からＶ２とＲＬの関係は図６に示すようになる。
【００５３】
前述したように外部端子間電圧ＶＯＵＴが増加すると電圧ＯＰＯＵＴ１も増加する。電圧ＯＰＯＵＴ１が増加すると、図５に示すように差電圧Ｖｙは減少する。これによって、外部負荷両端の電圧が増加したときに、差電圧Ｖｙは減少するため、ＤＣ−ＤＣ電源部の出力電圧Ｖ２の上昇を抑制できる。すなわち、外部負荷が増加したときに回路と低損失の方向に動作する。
図６で、外部負荷抵抗ＲＬをある範囲に制限すると、最大負荷において電流出力部６の動作に必要な電圧が確保される。従って、負荷の急変に追従するために必要な電圧を確保する必要がない。
出力電流が一定の場合について説明したが、一定でない場合も同様な効果が得られる。
【００５４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
請求項１に記載の発明によれば、負荷両端の電圧によってＤＣ−ＤＣ電源部の出力電圧が自動的に変化して、常に電流出力部６に必要かつ充分な電圧が供給されるので、電流出力部６における電力消費が少なくなって消費電力が低減できるという効果がある。また、消費電力の低減に伴い、発熱が少なくなるという効果がある。
【００５７】
また、請求項１記載の発明によれば、制御部１は入力パルス信号の波形をなまらせて出力するＲＣ回路１４およびこのＲＣ回路１４の出力および前記負荷両端の電圧に関連する信号を比較するコンパレータ１２を有し、ＲＣ回路１４に一定の周期およびデューティ比を有するパルス信号ＰＵＬＳ１を入力すると共に、コンパレータ１２の出力およびパルス信号ＰＵＬＳ１でフリップフロップ１１の状態を変化させるようにした。
【００５８】
簡単な構成で実現することができ、かつ全てハードウエアで実現できるので応答が早くなるため、負荷のインピーダンスが急変しても追従することができるという効果がある。
【００６１】
請求項２記載の発明によれば、前記負荷両端の電圧に関連する信号は、この負荷両端の電圧と一定電圧の差電圧に比例する電圧であることを特徴とした。差電圧を取ることで正確に制御できるという効果がある。
【００６４】
請求項３に記載の発明によれば、負荷両端の電圧と、前記ＤＣ−ＤＣ電源部の出力電圧と負荷両端の電圧の差電圧Ｖｙは、
（ＤＣ−ＤＣ電源部の出力電圧）＝（負荷両端の電圧）＋（差電圧Ｖｙ）
で与えられる。負荷両端の電圧が増加すると前記差電圧Ｖｙは減少し、ＤＣ−ＤＣ電源部及び電流出力部の消費電力の上昇を抑制する。これによって、消費エネルギーの低損失を実現できる。外部負荷が大きくなると電流出力部とＤＣ−ＤＣ電源部は低損失の方向に動作する。
外部負荷をある範囲に制限すると、最大負荷において電流出力部の動作に必要な電圧が確保される。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明するための特性図である。
【図３】本発明の動作説明図である。
【図４】本発明の動作説明図である。
【図５】本発明の動作説明図である。
【図６】本発明の動作説明図である。
【図７】従来の電流出力回路の構成図である。
【符号の説明】
１制御部
２制御信号発生部
３制御装置
４ＤＣ−ＤＣ電源部
６電流出力部
１１ＲＳフリップフロップ回路
１２、１３コンパレータ
１４ＲＣ回路
２１、６４、６５ＯＰアンプ
２４、４２、６７ＦＥＴ
２７ツェナダイオード
１５〜１７、２２、２３、２５、２６抵抗BACKGROUND OF THE INVENTION
The present invention relates to a current output circuit that outputs a predetermined constant current, and more particularly to a current output circuit capable of reducing loss.
[0001]
[Prior art]
FIG. 7 shows a configuration of a conventional current output circuit. In FIG. 7, 5 is a DC-DC power supply unit, which converts the voltage of the DC power supply Vs into a predetermined voltage. The

FETs

51 and 52 are turned on and off by the control unit 7 to change the current flowing in the primary side of the transformer 53 in a pulse shape. Therefore, energy is transmitted to the secondary side of the transformer 53.
[0002]
The current transmitted to the secondary side is rectified by the

diodes

54 and 55 and output to the current output unit 6 via the inductor 56. This voltage is V1. By changing the on / off ratio of the

FETs

51 and 52, the energy transmitted to the secondary side of the transformer 53, that is, the voltage V1 can be changed.
[0003]
The current output unit 6 outputs a constant current to the outside from the current output terminal. The current value output from the current output terminal is detected by the resistor 66. The OP amplifier 64 controls the FET 63 so that the voltage drop caused by the resistor 66 and the voltage drop caused by the resistor 61 are the same.
[0004]
The current flowing through the resistor 61 flows through the resistor 62. Since this current value is equal to a value obtained by multiplying the current value output from the current output terminal by the ratio of the resistance values of the resistors 66 and 61, the voltage across the resistor 62 is proportional to the output current value. This voltage is input to the inverting input terminal of the OP amplifier 65 as a current output readback signal IRB1.
[0005]
The set value Vset is input to the non-inverting input terminal of the OP amplifier 65. The OP amplifier 65 controls the FET 67 so that the set value Vset and the current output readback signal IRB1 are equal. That is, the current value output from the current output terminal is controlled to a value set by the set value Vset. Further, the current output readback signal IRB 1 and the voltage VRB 1 at the current output terminal are input to the control unit 7.
[0006]
When the resistance value of the load connected to the current output terminal changes, the voltage at the current output terminal changes. This change is absorbed by the FET 67. In order to reduce the loss of the current output circuit, it is desirable that the voltage across the FET 67 be as small as possible.
[0007]
Therefore, the control unit 7 calculates the resistance value of the load from the input current output readback signal IRB1 and the voltage VRB1 at the current output terminal by the following equation (1), and the output V1 of the DC-DC power supply unit 5 is slightly smaller than VRB1. The

FETs

51 and 52 are controlled so as to have a high appropriate value. By doing so, the loss of the current output circuit is reduced.
Load resistance (Ω) = VRB1 (V) / IRB1 (A) (1)
[0008]
[Patent Document 1]
JP 2002-64342 A
[0009]
[Problems to be solved by the invention]
However, such a current output circuit has the following problems.
[0010]
The controller 7 converts the input current output readback signal IRB1 and the voltage VRB1 at the current output terminal into digital values, and calculates the resistance value of the load from the digital values according to the equation (1). Therefore, it takes time to control the output V1 of the DC-DC power supply unit 5, and when the impedance of the load changes suddenly, there is a problem that the time required for control becomes long and the response is not in time.
[0011]
If the output voltage V1 of the DC-DC power supply unit 5 is set to a high value in anticipation of the degree to which the load impedance changes, it can respond even if the load impedance changes suddenly, but the internal loss increases. As a result, there was a problem that heat generation increased.
[0012]
Since there is such a problem, conventionally, power control is hardly performed by changing the output voltage V1 of the DC-DC power supply unit 5.
[0013]
Therefore, the problem to be solved by the present invention is to provide a current output circuit that can respond even if the impedance of a load changes suddenly by accelerating responsiveness and can reduce internal loss.
[0014]
[Means for Solving the Problems]
In order to solve such a problem, the invention according to claim 1 of the present invention includes a DC-DC power supply unit in which an output voltage can be changed by controlling a switching element, and power is supplied by the DC-DC power supply unit. is supplied, and a current output section for outputting a predetermined current to the load, on the basis of the signal related to the voltage across the load have a control unit for controlling the on-off signal applied to the switching element, wherein the control unit The pulse signal input at a constant period and duty ratio is output with the waveform being smoothed by the RC circuit, and the output of the RC circuit and the signal related to the voltage across the load are compared, and the output of the RC circuit is compared. Is a current output circuit that performs control to give an off signal to the switching element when becomes higher than a signal related to the voltage across the load . Power consumption can be reduced.
[0020]
According to a second aspect of the invention, the signal related to the voltage of the load both ends, the current output circuit according to claim 1, characterized in that a voltage proportional to the difference voltage of the voltage with a constant voltage of this load across . It can be controlled accurately.
[0023]
In the invention according to claim 3, the voltage across the load , the difference voltage Vy between the output voltage of the DC-DC power supply unit and the voltage across the load is:
(Output voltage of DC-DC power supply unit) = (Voltage across load) + (Differential voltage Vy)
Given, the difference voltage Vy to the voltage of the load across increases is reduced, according to

claim

1 or 2, characterized in that to suppress an increase in power consumption of the DC-DC power supply unit and the current output unit This is a current output circuit. Low loss of energy consumption can be realized.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of a current output circuit according to the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 7, and description is abbreviate | omitted. In FIG. 1, reference numeral 1 denotes a control unit which generates a signal for controlling a DC-DC power supply unit 4 described later.
[0026]
The control unit 1 includes an RS flip-flop circuit 11,

comparators

12 and 13, an RC circuit 14, and resistors 15 to 17. An output OPOUT1 of the control signal generator 2 described later is input to the inverting input terminal of the comparator 12. The resistors 15 to 17 are connected in series in this order, one end of which is connected to a constant voltage Vcc and the other end is connected to a common potential point. The connection point between the

resistors

15 and 16 is connected to the inverting input terminal of the comparator 12, and the connection point between the resistors 16 and 17 is connected to the non-inverting input terminal of the comparator 13.
[0027]
The output of the comparator 12 is input to the R terminal of the RS flip-flop circuit 11, and the output of the comparator 13 is input to the S terminal. The RS flip-flop circuit 11 is reset when the output of the comparator 12 rises and is set when the comparator 13 rises.
[0028]
A reset signal RESET is input to the reset terminal of the RS flip-flop circuit 11 from the control device 3 described later, and the output Q is input to the DC-DC power supply unit 4 described later.
[0029]
A pulse signal PULS1 having a predetermined frequency and duty ratio is input to the inverting input terminal of the comparator 13 and the RC circuit 14 from the control device 3 described later. From this pulse signal PULS1, the RC circuit 14 generates a signal WAVE1 that changes gently at the rising edge and changes relatively steeply at the falling edge, and outputs the signal WAVE1 to the non-inverting input terminal of the comparator 12.
[0030]
Reference numeral 2 denotes a control signal generator, which includes an OP amplifier 21,

resistors

22, 23, 25, and 26, an FET 24, and a Zener diode 27. The resistor 25, the drain and source of the FET 24, and the resistor 26 are connected in series in this order. The end of the series circuit on the resistor 25 side is connected to the output of a DC-DC power supply unit 4 described later, and the other end is connected to a common potential point. . The voltage at the current output terminal is input to the gate of the FET 24.
[0031]
A zener diode 27 is connected in parallel to the series circuit of the resistor 25 and the FET 24. One ends of the

resistors

22 and 23 are connected to the inverting input terminal of the OP amplifier 21. The other end of the resistor 23 is connected to the connection point between the FET 24 and the resistor 26, and the other end of the resistor 22 is connected to the output terminal of the OP amplifier 21. The constant voltage VDC1 is input to the non-inverting input terminal of the OP amplifier 21, and the output OPOUT1 is input to the inverting input terminal of the comparator 12.
[0032]
The resistors 25 and 26 and the FET 24 constitute a buffer, and the

resistors

22 and 23 and the OP amplifier 21 constitute an inverting amplifier. This buffer impedance-converts the voltage at the current output terminal to generate a signal VDC2. The inverting amplifier amplifies the difference voltage between the signal VDC2 and the constant voltage VDC1.
[0033]
A control device 3 outputs a pulse signal PULS1 to the inverting input terminals of the RC circuit 14 and the comparator 13, and outputs a reset signal RESET to the reset terminal of the RS flip-flop circuit 11 when activated. Further, the set value Vset is output to the non-inverting input terminal of the OP amplifier 65.
[0034]
A DC-DC power supply unit 4 includes a power supply Vs, an inductor 41, an FET 42, a diode 43, and a capacitor 44. When the FET 42 is turned on, energy is stored in the inductor 41. When the FET 42 is turned off, the stored energy is rectified and smoothed by the diode 43 and the capacitor 44 and output to the outside as V2.
[0035]
By changing the ON / OFF ratio of the FET 42, the output voltage V2 can be varied. The output of the DC-DC power supply unit 4 is supplied as a power source to the control signal generation unit 2 and the current output unit 6.
[0036]
Next, the operation of this embodiment will be described with reference to FIG. 2A shows the waveform of the pulse signal PULS1 having a predetermined duty ratio output from the control device 3, the solid line in FIG. 2B shows the waveform of WAVE1 which is the output of the RC circuit 14, and the dotted line shows the waveform of the OP amplifier 21. The output OPOUT1, FIG. 6C shows the output of the RS flip-flop circuit 11, that is, the drive pulse of the FET.
[0037]
When PULS1 falls at time t1, the output of the comparator 13 rises and the RS flip-flop circuit 11 is set. Therefore, the output becomes a high level and the FET 42 is turned on. At time t2, PULS1 and WAVE1 fall, and as a result, the outputs of the

comparators

12 and 13 also fall, but the state of the RS flip-flop circuit 11 does not change.
[0038]
When WAVE1 becomes higher than OPOUT1 at time t3, the output of the comparator 12 rises. Therefore, the RS flip-flop circuit 11 is reset and the FET 42 is turned off. This state is repeated every time PULS1 falls.
[0039]
When the impedance of the load connected to the current output terminal increases, the potential of the gate of the FET 24 rises, VDC2 decreases, and OPOUT1 increases. As can be seen from FIG. 2B, when OPOUT1 increases, the ratio of the ON time of the FET 42 increases and the output V2 of the DC-DC power supply unit 4 increases.
[0040]
Conversely, when the load impedance is reduced, OPOUT1 is lowered, the ratio of the ON time of the FET 42 is reduced, and V2 is lowered. As described above, since the output V2 of the DC-DC power supply unit 4 automatically changes depending on the impedance of the load, the loss of the FET 67 does not increase.
[0041]
In this embodiment, when the impedance of the load connected to the current output terminal becomes excessive, the ratio of the ON time of the FET 42 becomes excessively large and the output V2 becomes unstable. Therefore, a Zener diode 27 is inserted so that OPOUT1 does not exceed a predetermined upper limit value.
[0042]
In this embodiment, the control device 3 outputs a reset signal to the RS flip-flop circuit 11 when the power is turned on, so that the FET 42 is always turned off at the time of startup.
[0043]
Further, the configuration of the DC-DC power supply unit is not limited to FIG. A configuration as shown in FIG. 7 may be used. Further, the present invention can be applied to a DC-DC power supply unit configured to make the output voltage variable by changing the frequency while keeping the current flowing through the inductor for one period constant.
[0044]
Furthermore, when outputting a multi-channel current, the control unit 1, the control signal generation unit 2, the DC-DC power supply unit 4 and the current output unit 6 are required for the number of channels, but the control device 3 is shared by one. This also has the effect of simplifying the configuration.
[0045]
In the embodiment, the case where the DC-DC power supply unit is a step-up DC-DC converter has been described. However, the present invention is not limited to this, and a step-down DC-DC converter may be used.
[0046]
The embodiment circuit of FIG. 1 has a configuration with reduced power consumption. This will be described. FIG. 3 is an explanatory diagram using the circuit of FIG.
Here, the output current is assumed to be constant.
The output V2 of the DC-DC power supply unit 4 is proportional to the output control signal OPOUU1 when the output current is constant. This is because the step-up DC-DC converter including the inductor 41, the FET 42, the diode 43, and the capacitor 44 outputs electric power based on the pulse signal corresponding to the output control signal OPOUU1 (Q output of the RS flip-flop circuit 11). It is to do.
[0047]
On the other hand, the current IOUT flows from the current output unit 6 to the external load resistor RL according to the output setting. This current generates an external terminal voltage VOUT. Here, the relationship between the external load resistor RL and the external terminal voltage VOUT is given by the following equation. The resistance value of the external load resistor RL is also represented by RL.
VOUT = RL · IOUT (1)
RL = 0 to 750Ω
When IOUT = 20mA, VOUT = 0-15V
When IOUT = 4mA, VOUT = 0-3V
The relationship between VOUT and RL is as shown in FIG.
[0048]
At this time, if the differential voltage obtained by subtracting the external terminal voltage VOUT from the output V2 of the DC-DC power supply unit 4 is Vy, the following equation is established. Here, the voltage drop of the diode connected to the external terminal is ignored.
V2 = VOUT + Vy (2)
[0049]
Here, in the conventional circuit, the voltage Vy is determined in consideration of the following points.
(A) Voltage required for operation of the current output unit 6 (for example, about 2 V)
(B) Voltage required to maintain current output when the outside becomes a high load rapidly (for example, about 3V)
[0050]
On the other hand, in the circuit of FIG. 3, when the external load resistance RL is limited to a certain range (for example, 0Ω to 750Ω), a voltage necessary for the operation of the current output unit 6 is secured at the maximum load. For this reason, it is not necessary to secure a voltage necessary for following a sudden change in load. This will be described.
[0051]
If the potential at the connection point between the resistors 23 and 26 is Vx, the current Iref flowing through the

resistors

22 and 23 is given by the following equation.
Iref = (OPOUT1-VDC2) / R22 (3)
Iref = (VDC2-Vx) / R23 (4)
The resistance values of the

resistors

22 and 23 are represented as R22 and R23. Hereinafter, the resistance value is similarly expressed.
From equations (3) and (4),

It becomes. Here, when α = R23 / R22,
Vx = VDC2 · (1 + α) −OPOUT1 · α (6)
It becomes. From the equation (6), the voltage Vx changes as the voltage OPOUT1 changes.
[0052]
On the other hand, for Vy,
Ix = Iref + Iy
Vx / R26 = Iref + Vy / R25
From the equation (3), Vx / R26 = (OPOUT1-VDC2) / R22 + Vy / R25
It becomes. From equation (5)

It becomes. As for Vy,

From the equation (2), V2 = RL · IOUT + Vy (8)
It becomes. From the equation (7), the relationship between Vy and OPOUT1 is as shown in FIG. From the equation (8), the relationship between V2 and RL is as shown in FIG.
[0053]
As described above, when the external terminal voltage VOUT increases, the voltage OPOUT1 also increases. When the voltage OPOUT1 increases, the differential voltage Vy decreases as shown in FIG. As a result, when the voltage across the external load increases, the differential voltage Vy decreases, so that an increase in the output voltage V2 of the DC-DC power supply unit can be suppressed. That is, when the external load increases, the circuit operates in the direction of low loss.
In FIG. 6, when the external load resistance RL is limited to a certain range, a voltage necessary for the operation of the current output unit 6 is secured at the maximum load. Therefore, it is not necessary to secure a voltage necessary for following a sudden change in load.
Although the case where the output current is constant has been described, the same effect can be obtained when the output current is not constant.
[0054]
【The invention's effect】
As is clear from the above description, the following effects can be expected according to the present invention.
According to the first aspect of the present invention, the output voltage of the DC-DC power supply section is automatically changed by the voltage across the load, and a necessary and sufficient voltage is always supplied to the current output section 6. There is an effect that power consumption in the output unit 6 is reduced and power consumption can be reduced. Further, there is an effect that heat generation is reduced as power consumption is reduced.
[0057]
Further, according to the first aspect of the invention, the control unit 1 compares the signal associated with the output and voltage of the load across the RC circuit 14 and the RC circuit 14 and outputs the blunted waveform of the input pulse signal A pulse signal PULS1 having a comparator 12 and having a constant period and duty ratio is input to the RC circuit 14, and the state of the flip-flop 11 is changed by the output of the comparator 12 and the pulse signal PULS1.
[0058]
Since it can be realized with a simple configuration and all can be realized by hardware, the response is fast, and there is an effect that it can follow even if the impedance of the load changes suddenly.
[0061]
According to the second aspect of the present invention, the signal related to the voltage of the load both ends, was characterized by a voltage proportional to the difference voltage of the voltage with a constant voltage of the load both ends. There is an effect that accurate control can be performed by taking the differential voltage.
[0064]
According to the third aspect of the present invention, the voltage across the load and the difference voltage Vy between the output voltage of the DC-DC power supply unit and the voltage across the load are:
(Output voltage of DC-DC power supply unit) = (Voltage across load) + (Differential voltage Vy)
Given in. When the voltage across the load increases, the differential voltage Vy decreases and suppresses an increase in power consumption of the DC-DC power supply unit and the current output unit. Thereby, low loss of energy consumption can be realized. When the external load increases, the current output unit and the DC-DC power supply unit operate in the direction of low loss.
When the external load is limited to a certain range, a voltage necessary for the operation of the current output unit is secured at the maximum load.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an embodiment of the present invention.
FIG. 2 is a characteristic diagram for explaining the operation of an embodiment of the present invention.
FIG. 3 is an operation explanatory diagram of the present invention.
FIG. 4 is an operation explanatory diagram of the present invention.
FIG. 5 is an operation explanatory diagram of the present invention.
FIG. 6 is an operation explanatory diagram of the present invention.
FIG. 7 is a configuration diagram of a conventional current output circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Control part 2 Control signal generation part 3 Control apparatus 4 DC-DC power supply part 6 Current output part 11 RS flip-

flop circuit

12, 13 Comparator 14

RC circuit

21, 64, 65 OP amplifier 24, 42, 67 FET
27 Zener diode 15-17, 22, 23, 25, 26 Resistance

Claims

スイッチング素子を制御することにより出力電圧が変えられるＤＣ−ＤＣ電源部と、
このＤＣ−ＤＣ電源部によって電力が供給され、負荷に所定の値の電流を出力する電流出力部と、
負荷両端の電圧に関する信号に基づいて前記スイッチング素子に与えるオン・オフ信号を制御する制御部とを有し、
前記制御部は、一定の周期およびデューティ比で入力されるパルス信号をＲＣ回路で波形をなまらせて出力し、このＲＣ回路の出力および前記負荷両端の電圧に関連する信号を比較して、前記ＲＣ回路の出力が前記負荷両端の電圧に関連する信号よりも高くなったときに前記スイッチング素子にオフ信号を与える制御を行うことを特徴とする電流出力回路。A DC-DC power supply unit capable of changing an output voltage by controlling a switching element;
A current output unit that is supplied with electric power by the DC-DC power supply unit and outputs a current of a predetermined value to the load;
Based on the signal related to the voltage across the load have a control unit for controlling the on-off signal applied to the switching element,
The control unit outputs a pulse signal input with a constant period and duty ratio by causing the waveform to be smoothed by an RC circuit, and compares the output of the RC circuit and a signal related to the voltage across the load, A current output circuit that performs control to give an off signal to the switching element when an output of an RC circuit becomes higher than a signal related to a voltage across the load .

前記負荷両端の電圧に関連する信号は、この負荷両端の電圧と一定電圧の差電圧に比例する電圧であることを特徴とする請求項１に記載の電流出力回路。Signal associated with the voltage of the load both ends, the current output circuit according to claim 1, characterized in that a voltage proportional to the difference voltage of the voltage with a constant voltage of the load both ends.

前記負荷両端の電圧と、前記ＤＣ−ＤＣ電源部の出力電圧と負荷両端の電圧の差電圧Ｖｙは、
（ＤＣ−ＤＣ電源部の出力電圧）＝（負荷両端の電圧）＋（差電圧Ｖｙ）
で与えられ、前記負荷両端の電圧が増加すると前記差電圧Ｖｙは減少し、ＤＣ−ＤＣ電源部及び電流出力部の消費電力の上昇を抑制することを特徴とする請求項１又は２に記載の電流出力回路。The difference voltage Vy between the voltage across the load, the output voltage of the DC-DC power supply unit and the voltage across the load is:
(Output voltage of DC-DC power supply unit) = (Voltage across load) + (Differential voltage Vy)
Given, the difference voltage Vy to the voltage of the load across increases is reduced, according to claim 1 or 2, characterized in that to suppress an increase in power consumption of the DC-DC power supply unit and the current output unit Current output circuit.