JP4203005B2 - Common mode choke coil - Google Patents
Common mode choke coil Download PDFInfo
- Publication number
- JP4203005B2 JP4203005B2 JP2004360352A JP2004360352A JP4203005B2 JP 4203005 B2 JP4203005 B2 JP 4203005B2 JP 2004360352 A JP2004360352 A JP 2004360352A JP 2004360352 A JP2004360352 A JP 2004360352A JP 4203005 B2 JP4203005 B2 JP 4203005B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- conductor
- conductors
- common mode
- mode choke
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
本発明は、コモンモードチョークコイルに関する。 The present invention relates to a common mode choke coil.
この種のコモンモードチョークコイルとして、複数の絶縁層と複数のコイル導体を積み重ねて構成した積層体と、上記コイル導体を電気的に接続して構成した、引き出し部とコイル部とを有する三つの螺旋状コイルとを備え、三つの螺旋状コイルは、それぞれのコイル部の径が略等しく、それぞれのコイル部の軸が略同一線状に配置されると共に、上記積層体の積み重ね方向に並置されているものが知られている（例えば、特許文献１を参照）。
しかしながら、特許文献１に記載されたコモンモードチョークコイルには、次のような問題が生じる。
However, the common mode choke coil described in
特許文献１に記載されたコモンモードチョークコイルでは、三つの螺旋状コイルが積層体の積み重ね方向に並置されているので、螺旋状コイルの線路長方向にわたり当該螺旋状コイルの入力端から出力端に間で、各螺旋状コイル間の距離が一定でなく、変化する。このため、各螺旋状コイル間の線間容量が線路長方向に一定でなくなり、螺旋状コイルの入力端から出力端に至るまでの間において特性インピーダンスが変化してしまうこととなる。
In the common mode choke coil described in
本発明は、コイル内における特性インピーダンスの変化を抑制することが可能なコモンモードチョークコイルを提供することを目的とする。 An object of this invention is to provide the common mode choke coil which can suppress the change of the characteristic impedance in a coil.
本発明に係るコモンモードチョークコイルは、第１の方向に所定の間隔を有して互いに沿うように配置されると共に、互いに磁気結合する第１及び第２のコイル導体と、第１及び第２のコイル導体に第１の方向と直交する第２の方向に所定の間隔を有して対向して沿うように配置されると共に、第１及び第２のコイル導体と磁気結合する第３のコイル導体と、を備えることを特徴とする。 A common mode choke coil according to the present invention is arranged so as to be along each other with a predetermined interval in a first direction, and first and second coil conductors magnetically coupled to each other, and first and second A third coil that is disposed to face the coil conductor in a second direction orthogonal to the first direction with a predetermined interval and is magnetically coupled to the first and second coil conductors And a conductor.
本発明に係るコモンモードチョークコイルでは、第１のコイル導体と第２のコイル導体とが第１の方向に所定の間隔を有して互いに沿うように配置され、第３のコイル導体が第１及び第２のコイル導体に第２の方向に所定の間隔を有して対向して沿うように配置されている。このため、第１のコイル導体と第２のコイル導体との間隔、第１のコイル導体と第３のコイル導体との間隔、及び、第２のコイル導体と第３のコイル導体との間隔が変化するのが抑制されることとなる。この結果、各コイル導体間の線間容量が当該各コイル導体の線路長方向に変化するのが抑えられて、特性インピーダンスの変化を抑制することができる。 In the common mode choke coil according to the present invention, the first coil conductor and the second coil conductor are arranged so as to be along each other with a predetermined interval in the first direction, and the third coil conductor is the first coil conductor. And it arrange | positions so that it may oppose and follow a 2nd direction with a predetermined space | interval in the 2nd coil conductor. For this reason, the distance between the first coil conductor and the second coil conductor, the distance between the first coil conductor and the third coil conductor, and the distance between the second coil conductor and the third coil conductor are The change will be suppressed. As a result, the line capacitance between the coil conductors is suppressed from changing in the line length direction of the coil conductors, and the change in characteristic impedance can be suppressed.
また、第１〜第３のコイル導体それぞれは、導体パターンが形成された複数の絶縁体が積層されると共に、絶縁体の積層方向に隣り合う導体パターンが電気的に接続されることにより構成されており、第１のコイル導体を構成する導体パターンと第２のコイル導体を構成する導体パターンとは同じ絶縁体に形成され、第３のコイル導体を構成する導体パターンは、第１及び第２のコイル導体を構成する各導体パターンが形成された絶縁体とは別の絶縁体に形成され、第１及び第２のコイル導体を構成する各導体パターンが形成された絶縁体と、第３のコイル導体を構成する導体パターンが形成された絶縁体とが交互に積層されていることが好ましい。この場合、特に、積層タイプのコモンモードチョークコイルが実現されることとなり、当該コモンモードチョークコイルにおいても、特性インピーダンスの変化を抑制することができる。 Each of the first to third coil conductors is configured by laminating a plurality of insulators on which conductor patterns are formed and electrically connecting adjacent conductor patterns in the laminate direction of the insulators. The conductor pattern constituting the first coil conductor and the conductor pattern constituting the second coil conductor are formed in the same insulator, and the conductor pattern constituting the third coil conductor is the first and second conductor patterns. An insulator formed on a different insulator from the insulator on which each conductor pattern constituting the coil conductor is formed, and an insulator on which each conductor pattern constituting the first and second coil conductors is formed; It is preferable that the insulator in which the conductor pattern which comprises a coil conductor was formed is laminated | stacked alternately. In this case, in particular, a laminated type common mode choke coil is realized, and a change in characteristic impedance can be suppressed also in the common mode choke coil.
また、第１及び第２のコイル導体と、第３のコイル導体とは、絶縁体を介して積層されていることが好ましい。この場合、第３のコイル導体と第１及び第２のコイル導体とを第２の方向に所定の間隔を有して対向して沿うように配置し得る構成を低コスト且つ簡易に実現することができる。 Moreover, it is preferable that the 1st and 2nd coil conductor and the 3rd coil conductor are laminated | stacked via the insulator. In this case, a configuration capable of arranging the third coil conductor and the first and second coil conductors so as to face each other with a predetermined interval in the second direction is realized at low cost and easily. Can do.
また、第１〜第３のコイル導体は、一対の磁性体層間に配置されていることが好ましい。この場合、特に、薄膜タイプのコモンモードチョークコイルが実現されることとなり、当該コモンモードチョークコイルにおいても、特性インピーダンスの変化を抑制することができる。 Moreover, it is preferable that the 1st-3rd coil conductor is arrange | positioned between a pair of magnetic body layers. In this case, in particular, a thin film type common mode choke coil is realized, and a change in characteristic impedance can be suppressed also in the common mode choke coil.
また、第１及び第２のコイル導体は、同一面上に位置し、第３のコイル導体は、第１及び第２のコイル導体が位置する面とは異なる面上に位置することが好ましい。この場合、第１のコイル導体と第２のコイル導体とを同じ工程で形成することが可能となり、コモンモードチョークコイルの製造工程が増えるのを防ぐことができる。 Moreover, it is preferable that a 1st and 2nd coil conductor is located on the same surface, and a 3rd coil conductor is located on the surface different from the surface where a 1st and 2nd coil conductor is located. In this case, the first coil conductor and the second coil conductor can be formed in the same process, and an increase in the manufacturing process of the common mode choke coil can be prevented.
本発明によれば、コイル内における特性インピーダンスの変化を抑制することが可能なコモンモードチョークコイルを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the common mode choke coil which can suppress the change of the characteristic impedance in a coil can be provided.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
（第１実施形態）
図１は、第１実施形態に係るコモンモードチョークコイルを示す斜視図である。図２は、第１実施形態に係るコモンモードチョークコイルの断面構成を説明するための図である。図３は、第１実施形態に係るコモンモードチョークコイルを分解して示した構成図である。
(First embodiment)
FIG. 1 is a perspective view showing a common mode choke coil according to the first embodiment. FIG. 2 is a diagram for explaining a cross-sectional configuration of the common mode choke coil according to the first embodiment. FIG. 3 is an exploded view showing the common mode choke coil according to the first embodiment.
コモンモードチョークコイルＣＣ１は、印刷技術を用いて製造するコモンモードチョークコイル、いわゆる積層タイプのコモンモードチョークコイルである。コモンモードチョークコイルＣＣ１は、図１及び図２に示されるように、積層タイプのコモンモードチョークコイルであって、直方体形状の素子１と、素子１内に位置する第１〜第３のコイル導体２１，３１，４１と、素子１の側面に形成された端子電極３〜８とを備えている。
The common mode choke coil CC1 is a common mode choke coil manufactured using a printing technique, a so-called laminated type common mode choke coil. As shown in FIGS. 1 and 2, the common mode choke coil CC <b> 1 is a stacked type common mode choke coil, which is a rectangular
素子１は、図３に示すように、複数（本実施形態においては、１０枚）のセラミックグリーンシート１０〜１９が積層されることにより構成される。セラミックグリーンシート１０〜１９は、電気絶縁性を有する磁性体であり、四角形状を呈している。実際のコモンモードチョークコイルＣＣ１は、セラミックグリーンシート１０〜１９間の境界が視認できない程度に一体化されている。セラミックグリーンシート１０〜１９は、焼成されることにより、絶縁体として機能する
As shown in FIG. 3, the
第１〜第３のコイル導体２１，３１，４１は、互いに磁気的に結合する。第１のコイル導体２１は、セラミックグリーンシート１２，１４，１６にそれぞれ形成された導体パターン２１ａ〜２１ｃにより構成される。第２のコイル導体３１は、セラミックグリーンシート１２，１４，１６にそれぞれ形成された導体パターン３１ａ〜３１ｃにより構成される。第３のコイル導体４１は、セラミックグリーンシート１１，１３，１５，１７に形成されたそれぞれ導体パターン４１ａ〜４１ｄにより構成される。導体パターン２１ａ〜２１ｃ，３１ａ〜３１ｃが形成されたセラミックグリーンシート１２，１４，１６と、導体パターン４１ａ〜４１ｄが形成されたセラミックグリーンシート１１，１３，１５，１７とは、交互に積層されている。
The first to
第１のコイル導体２１の両端には、引き出し導体２３，２５が位置している。引き出し導体２３，２５は、セラミックグリーンシート１０，１６に形成された導体パターン２３ａ，２５ａにより構成される。導体パターン２３ａ，２５ａの一端は、素子１の側面まで引き出されて当該側面に露出しており、対応する端子電極３，４に電気的に接続される。本実施形態においては、導体パターン２１ｃと導体パターン２５ａとが一体に連続して形成されている。
第２のコイル導体３１の両端には、引き出し導体３３，３５が位置している。引き出し導体３３，３５は、セラミックグリーンシート１０，１６に形成された導体パターン３３ａ，３５ａにより構成される。導体パターン３３ａ，３５ａの一端は、素子１の側面まで引き出され当該側面に露出しており、対応する端子電極５，６に電気的に接続される。本実施形態においては、導体パターン３１ｃと導体パターン３５ａとが一体に連続して形成されている。
On both ends of the
第３のコイル導体４１の両端には、引き出し導体４３，４５が位置している。引き出し導体４３，４５は、セラミックグリーンシート１１，１７に形成された導体パターン４３ａ，４５ａにより構成される。導体パターン４３ａ，４５ａの一端は、素子１の側面まで引き出され当該側面に露出しており、対応する端子電極７，８に電気的に接続される。本実施形態においては、導体パターン４１ａと導体パターン４３ａとが一体に連続して形成され、導体パターン４１ｄと導体パターン４５ａとが一体に連続して形成されている。
導体パターン２１ａと導体パターン３１ａとは、セラミックグリーンシート１２上で、セラミックグリーンシート１０〜１９の積層方向（以下、単に「積層方向」と称する。）に直交する方向（第１の方向）に所定の間隔を有して互いに沿うように伸びている。導体パターン２１ｂと導体パターン３１ｂとは、セラミックグリーンシート１４上で、積層方向に直交する方向に所定の間隔を有して互いに沿うように伸びている。導体パターン２１ｃと導体パターン３１ｃとは、セラミックグリーンシート１６上で、積層方向に直交する方向に所定の間隔を有して互いに沿うように伸びている。ここで、「所定の間隔」は、第１のコイル導体２１と第２のコイル導体３１とが磁気結合し得る長さに設定される。
The
導体パターン２３ａ，２１ａ〜２１ｃは、その端部同士がセラミックグリーンシート１１〜１６にそれぞれ形成された貫通電極２７ａ〜２７ｆによって電気的に接続される。導体パターン２１ａ〜２１ｃは、相互に電気的に接続されることで、第１のコイル導体２１を構成することとなる。第１のコイル導体２１は、引き出し導体２３，２５を通して、端子電極３，４に電気的に接続される。
The end portions of the
導体パターン３３ａ，３１ａ〜３１ｃは、その端部同士がセラミックグリーンシート１１〜１６にそれぞれ形成された貫通電極３７ａ〜３７ｆによって電気的に接続される。導体パターン３１ａ〜３１ｃは、相互に電気的に接続されることで、第２のコイル導体３１を構成することとなる。第２のコイル導体３１は、引き出し導体３３，３５を通して、端子電極５，６に電気的に接続される。
The end portions of the
各導体パターン４１ａ〜４１ｄは、各セラミックグリーンシート１１，１３，１５，１７上で、積層方向から見て、導体パターン２１ａ〜２１ｃ及び導体パターン３１ａ〜３１ｃと重なるように伸びている。導体パターン４１ａ〜４１ｄは、その端部同士がセラミックグリーンシート１２〜１７にそれぞれ形成された貫通電極４７ａ〜４７ｆによって電気的に接続される。導体パターン４１ａ〜４１ｄは、相互に電気的に接続されることで、第３のコイル導体４１を構成することとなる。第３のコイル導体４１は、引き出し導体４３，４５を通して、端子電極７，８に電気的に接続される。
Each
セラミックグリーンシート１０〜１９は、電気絶縁性を有しており、絶縁体として機能する。セラミックグリーンシート１０〜１９は、非磁性体セラミックグリーンシート（例えば、ガラス系セラミックグリーンシート等）でもよく、磁性体セラミックグリーンシート（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、又は、Ｎｉ−Ｃｕ系フェライトを含むセラミックグリーンシート等）でもよい。導体パターンが形成されたセラミックグリーンシート１０〜１７は非磁性体とし、導体パターンが形成されていないセラミックグリーンシート１８，１９は磁性体とすることが好ましい。
The ceramic
続いて、上述した構成のコモンモードチョークコイルＣＣ１の製造方法について説明する。 Next, a method for manufacturing the common mode choke coil CC1 having the above-described configuration will be described.
まず、各セラミックグリーンシート１０〜１９を用意する。次に、セラミックグリーンシート１１〜１７の所定の位置、すなわち貫通電極２７ａ〜２７ｆ，３７ａ〜３７ｆ，４７ａ〜４７ｆを形成する予定位置に、レーザー加工等によってスルーホールを形成する。
First, each ceramic green sheet 10-19 is prepared. Next, through holes are formed by laser processing or the like at predetermined positions of the ceramic
次に、セラミックグリーンシート１０〜１７に、導体パターン２１ａ〜２１ｃ，２３ａ，２５ａ，３１ａ〜３１ｃ，３３ａ，３５ａ，４１ａ〜４１ｄ，４３ａ，４５ａ及び貫通電極２７ａ〜２７ｆ，３７ａ〜３７ｆ，４７ａ〜４７に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する。導体パターン２１ａ〜２１ｃ，２３ａ，２５ａ，３１ａ〜３１ｃ，３３ａ，３５ａ，４１ａ〜４１ｄ，４３ａ，４５ａ及び貫通電極２７ａ〜２７ｆ，３７ａ〜３７ｆ，４７ａ〜４７に対応する電極部分は、例えば、Ａｇを主成分とする導体ペーストをスクリーン印刷した後、乾燥することによって形成される。セラミックグリーンシート１８，１９には、電極部分が形成されていない。
Next,
次に、各セラミックグリーンシート１０〜１９を、図３に示されるように積層して圧着し、チップ単位に切断した後に所定温度（例えば、８００〜９００℃）にて焼成する。これにより、素子１が得られることとなる。素子１は、例えば、焼成後における長手方向の長さが１．２ｍｍ、幅が１．０ｍｍ、高さが０．５ｍｍとなるようにする。導体パターン２１ａ〜２１ｃ，２３ａ，２５ａ，３１ａ〜３１ｃ，３３ａ，３５ａの焼成後における幅は、例えば５０μ程度に設定される。導体パターン２１ａ〜２１ｃと導体パターン３１ａ〜３１ｃとの焼成後における間隔は、例えば４０μ程度に設定される。導体パターン４１ａ〜４１ｄ，４３ａ，４５ａの焼成後における幅は、例えば１２０μ程度に設定される。導体パターン２１ａ〜２１ｃ，３１ａ〜３１ｃと導体パターン４１ａ〜４１ｄとの焼成後における焼成後における間隔、すなわち焼成後のセラミックグリーンシート１２〜１７の厚みは、例えば１０μ程度に設定される。
Next, as shown in FIG. 3, the ceramic
次に、素子１に端子電極３〜８を形成する。これにより、コモンモードチョークコイルＣＣ１が得られることとなる。端子電極３〜８は、上述するように得られた素子１の外面に銀を主成分とする電極ペーストを転写した後に所定温度（例えば、７００℃程度）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｄとＡｇ、又は、ＮｉとＡｇ等を用いることができる。
Next,
コモンモードチョークコイルＣＣ１では、上述したように、導体パターン２１ａ〜２１ｃと導体パターン３１ａ〜３１ｃとが、積層方向に直交する方向に所定の間隔を有して互いに沿うように伸びている。したがって、第１のコイル導体２１と第２のコイル導体３１とは、素子１内において積層方向に直交する方向に所定の間隔を有して互いに沿うように配置されることとなる。
In the common mode choke coil CC1, as described above, the
コモンモードチョークコイルＣＣ１では、上述したように、各導体パターン４１ａ〜４１ｄが、積層方向から見て導体パターン２１ａ〜２１ｃ及び導体パターン３１ａ〜３１ｃと重なるように伸びている。したがって、第３のコイル導体４１は、素子１内において第１及び第２のコイル導体２１，３１に積層方向（第２の方向）に所定の間隔を有して対向して沿うように配置されることとなる。ここで、「所定の間隔」は、第１及び第２のコイル導体２１，３１と第３のコイル導体４１とが磁気結合し得る長さに設定される。
In the common mode choke coil CC1, as described above, the
以上のように、本第１実施形態においては、第１のコイル導体２１と第２のコイル導体３１とが積層方向に直交する方向に所定の間隔を有して互いに沿うように配置され、第３のコイル導体４１が第１及び第２のコイル導体２１，３１に積層方向に所定の間隔を有して対向して沿うように配置されている。このため、第１のコイル導体２１と第２のコイル導体３１との間隔、第１のコイル導体２１と第３のコイル導体４１との間隔、及び、第２のコイル導体３１と第３のコイル導体４１との間隔が変化するのが抑制されることとなる。この結果、各コイル導体２１，３１，４１間の線間容量が当該各コイル導体２１，３１，４１の線路長方向に変化するのが抑えられて、コモンモードチョークコイルＣＣ１にて特性インピーダンスの変化を抑制することができる。
As described above, in the first embodiment, the
また、本第１実施形態において、第１〜第３のコイル導体２１，３１，４１のそれぞれは、導体パターン２１ａ〜２１ｃ，３１ａ〜３１ｃ，４１ａ〜４１ｄが形成された複数のセラミックグリーンシート１０〜１７が積層されると共に、積層方向に隣り合う導体パターン２１ａ〜２１ｃ，３１ａ〜３１ｃ，４１ａ〜４１ｄが電気的に接続されることにより構成されており、導体パターン２１ａ〜２１ｃと導体パターン３１ａ〜３１ｃとは同じセラミックグリーンシート１２，１４，１６上に形成され、導体パターン４１ａ〜４１ｄは、各導体パターン２１ａ〜２１ｃ，３１ａ〜３１ｃが形成されたセラミックグリーンシート１２，１４，１６とは別のセラミックグリーンシート１１，１３，１５，１７上に形成され、セラミックグリーンシート１２，１４，１６とセラミックグリーンシート１１，１３，１５，１７とが交互に積層されている。これにより、特に、積層タイプのコモンモードチョークコイルＣＣ１が実現されることとなり、当該コモンモードチョークコイルＣＣ１においても、特性インピーダンスの変化を抑制することができる。
In the first embodiment, each of the first to
また、本第１実施形態において、導体パターン２１ａ〜２１，３１ａ〜３１ｃと、導体パターン４１ａ〜４１ｄとは、絶縁体としてのセラミックグリーンシート１２〜１７を介して積層されている。これにより、導体パターン４１ａ〜４１ｄと導体パターン２１ａ〜２１，３１ａ〜３１ｃとを積層方向に所定の間隔を有して対向して沿うように配置し得る構成を低コスト且つ簡易に実現することができる。
Moreover, in this 1st Embodiment, the
（第２実施形態）
図４は、第２実施形態に係るコモンモードチョークコイルを示す斜視図である。図５は、第２実施形態に係るコモンモードチョークコイルを分解して示した構成図である。
(Second Embodiment)
FIG. 4 is a perspective view showing a common mode choke coil according to the second embodiment. FIG. 5 is an exploded configuration diagram of the common mode choke coil according to the second embodiment.
コモンモードチョークコイルＣＣ２は、薄膜成形技術を用いて製造するコモンモードチョークコイル、いわゆる薄膜タイプのコモンモードチョークコイルである。コモンモードチョークコイルＣＣ２は、図４に示されるように、薄膜タイプのコモンモードチョークコイルであって、第１磁性基板ＭＢ１（磁性体層）、層構造体ＬＳ、及び第２磁性基板ＭＢ２（磁性体層）を備えている。第１磁性基板ＭＢ１と、層構造体ＬＳと、第２磁性基板ＭＢ２との積層体の外周面には、端子電極５１〜５６が形成されている。
The common mode choke coil CC2 is a so-called thin film type common mode choke coil manufactured using a thin film forming technique. As shown in FIG. 4, the common mode choke coil CC2 is a thin film type common mode choke coil, and includes a first magnetic substrate MB1 (magnetic layer), a layer structure LS, and a second magnetic substrate MB2 (magnetic). Body layer).
第１磁性基板ＭＢ１及び第２磁性基板ＭＢ２は、焼結フェライト、複合フェライト（粉状のフェライトを含有した樹脂）等の磁性材料からなる。 The first magnetic substrate MB1 and the second magnetic substrate MB2 are made of a magnetic material such as sintered ferrite or composite ferrite (resin containing powdered ferrite).
層構造体ＬＳは、図５に示されるように、複数の層が薄膜成形技術により積層形成されたものであり、第１絶縁層６１、第１の引き出し導体６３、第２絶縁層６５、第３のコイル導体６７、第２の引き出し導体６９、第３絶縁層７１、第１のコイル導体７３、第２のコイル導体７５、第３の引き出し導体７７、第４の引き出し導体７９、第４絶縁層８１、第５の引き出し導体８３、第６の引き出し導体８５、及び、第５絶縁層８７を含んでいる。
As shown in FIG. 5, the layer structure LS is formed by laminating a plurality of layers by a thin film forming technique, and includes a first insulating
第１絶縁層６１は、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。この第１絶縁層６１は、第１磁性基板ＭＢ１の凹凸を緩和し、第１の引き出し導体６３等の導体との密着性を向上させるためのものである。第１絶縁層６１の厚みは、例えば０．１〜１０μｍに設定することができる。
The first insulating
第１絶縁層６１には、図５にも示されるように、第１磁性基板ＭＢ１と第２磁性基板ＭＢ２との間に閉磁路を形成するための磁性体（図示せず）を配置するための開口６１ａと、第１の引き出し導体６３の端部を露出させるための切り欠きとが設けられている。開口６１ａは、第１〜第３のコイル導体７３，７５，６７の中央領域に形成される。上記磁性体は、複合フェライト等の磁性材料からなる。第１絶縁層６１は、以下のようにして形成される。まず、第１磁性基板ＭＢ１上に上記樹脂材料を塗布する。樹脂材料の塗布としては、スピンコート法、ディップ法、スプレー法等がある。そして、塗布した樹脂材料を露光、現像し、所定の位置に開口６１ａ及び切り欠き等を形成した状態で硬化させる。
As shown in FIG. 5, the first insulating
第１の引き出し導体６３は、第１絶縁層６１上に形成されている。第１の引き出し導体６３の一端は、第３のコイル導体６７のスパイラルの内側の端部に電気的に接続されており、第１の引き出し導体６３の他端は露出している。第１の引き出し導体６３の厚みは、例えば１〜１０μｍに設定することができる。また、第１の引き出し導体６３の幅は、例えば１〜２５μｍに設定することができる。
The
第２絶縁層６５は、第１絶縁層６１と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第２絶縁層６５の厚みは、例えば１〜２０μｍに設定することができる。第２絶縁層６５には、上述した磁性体を配置するための開口６５ａと、第２の引き出し導体６９の端部を露出させるための切り欠きとが設けられている。開口６５ａは、開口６１ａに対応し、第１〜第３のコイル導体７３，７５，６７の中央領域に形成される。第２絶縁層６５は、第１絶縁層６１と同様の手法により、第１絶縁層６１及び第１の引き出し導体６３上に形成される。
Similar to the first insulating
第３のコイル導体６７及び第２の引き出し導体６９は、第２絶縁層６５上に形成されている。第３のコイル導体６７は、スパイラル形状を呈している。第３のコイル導体６７のスパイラルの外側の端部は、第２の引き出し導体６９の一端に連続しており、第３のコイル導体６７と第２の引き出し導体６９とは一体に構成されている。第３のコイル導体６７及び第２の引き出し導体６９は、導電性を有する金属材料（例えば、Ｃｕ等）を含んでいる。第２の引き出し導体６９の他端は露出している。第３のコイル導体６７及び第２の引き出し導体６９の厚みは、例えば３〜２０μｍに設定することができる。また、第３のコイル導体６７及び第２の引き出し導体６９の幅は、例えば７０〜３００μｍに設定することができる。
The
第３のコイル導体６７及び第２の引き出し導体６９は、以下のようにして形成される。まず、第２絶縁層６５上に導体薄膜を形成し、フォトリソグラフィー法により第３のコイル導体６７及び第２の引き出し導体６９のパターンを形成する。なお、下地導体膜を形成した後にレジスト膜を形成し、当該レジスト膜にフォトリソグラフィー法により第３のコイル導体６７及び第２の引き出し導体６９のパターンに相当する型を形成し、型内に導電性金属材料を電気めっきにより成長させて第３のコイル導体６７及び第２の引き出し導体６９を形成してもよい。もちろん、型として用いたレジスト膜と、露出している下地導体膜とは、除去する。
The
第２絶縁層６５には、第２絶縁層６５上に形成される第３のコイル導体６７を第１絶縁層６１上に形成された第１の引き出し導体６３に接触させて電気的に接続するための開口（コンタクトホール）が形成されている。
A
第３絶縁層７１は、第１及び第２絶縁層６１，６５と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第３絶縁層７１の厚みは、例えば１〜２０μｍに設定することができる。第３絶縁層７１には、上述した磁性体を配置するための開口７１ａと、第３及び第４の引き出し導体７７，７９の端部を露出させるための切り欠きとが設けられている。開口７１ａは、開口６１ａ，６５ａに対応し、第１〜第３のコイル導体７３，７５，６７の中央領域に形成される。第３絶縁層７１は、第１絶縁層６１と同様の手法により、第２絶縁層６５、第３のコイル導体６７及び第２の引き出し導体６９上に形成される。
Similar to the first and second insulating
第１及び第２のコイル導体７３，７５と、第３及び第４の引き出し導体７７，７９とは、第３絶縁層７１上に形成されている。第１及び第２のコイル導体７３，７５は、スパイラル形状を呈している。第１のコイル導体７３と第２のコイル導体７５とは、第３絶縁層７１上で、層構造体ＬＳにおける積層方向（以下、単に「積層方向」と称する。）に直交する方向（第１の方向）に所定の間隔を有して互いに沿うように伸びている。また、第１及び第２のコイル導体７３，７５は、積層方向から見て、第３のコイル導体６７と重なるように伸びている。ここで、「所定の間隔」は、第１のコイル導体７３と第２のコイル導体７５とが磁気結合し得る長さに設定される。
The first and
第１のコイル導体７３のスパイラルの外側の端部は、第３の引き出し導体７７の一端に連続しており、第１のコイル導体７３と第３の引き出し導体７７とは一体に構成されている。第２のコイル導体７５のスパイラルの外側の端部は、第４の引き出し導体７９の一端に連続しており、第２のコイル導体７５と第４の引き出し導体７９とは一体に構成されている。第１及び第２のコイル導体７３，７５と、第３及び第４の引き出し導体７７，７９とは、導電性を有する金属材料（例えば、Ｃｕ等）を含んでいる。
The outer end of the spiral of the
第１及び第２のコイル導体７３，７５と、第３及び第４の引き出し導体７７，７９との厚みは、例えば３〜２０μｍに設定することができる。また、第１及び第２のコイル導体７３，７５と、第３及び第４の引き出し導体７７，７９との幅は、例えば２０〜３５μｍに設定することができる。第１及び第２のコイル導体７３，７５と、第３及び第４の引き出し導体７７，７９とは、第３のコイル導体６７及び第２の引き出し導体６９と同様の手法により、形成される。
The thicknesses of the first and
第４絶縁層８１は、第１〜第３絶縁層６１，６５，７１と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第４絶縁層８１の厚みは、例えば１〜２０μｍに設定することができる。第４絶縁層８１には、上述した磁性体を配置するための開口８１ａと、第５及び第６の引き出し導体８３，８５の端部を露出させるための切り欠きとが設けられている。開口８１ａは、開口６１ａ，６５ａ，７１ａに対応し、第１〜第３のコイル導体７３，７５，６７の中央領域に形成される。第４絶縁層８１は、第１絶縁層６１と同様の手法により、第３絶縁層７１、第１及び第２のコイル導体７３，７５、及び、第３及び第４の引き出し導体７７，７９上に形成される。
As with the first to third insulating
第５及び第６の引き出し導体８３，８５は、第４絶縁層８１上に形成されている。第５の引き出し導体８３の一端は、第１のコイル導体７３のスパイラルの内側の端部に電気的に接続されており、第５の引き出し導体８３の他端は露出している。第６の引き出し導体８５の一端は、第２のコイル導体７５のスパイラルの内側の端部に電気的に接続されており、第６の引き出し導体８５の他端は露出している。第５及び第６の引き出し導体８３，８５の厚みは、例えば１〜１０μｍに設定することができる。また、第５及び第６の引き出し導体８３，８５の幅は、例えば２０〜３５μｍに設定することができる。
The fifth and sixth
第４絶縁層８１には、第３絶縁層７１上に形成された第１及び第のコイル導体７３，７５を第４絶縁層８１上に形成される第５及び第６の引き出し導体８３，８５に接触させて電気的に接続するための開口（コンタクトホール）がそれぞれ形成されている。
The fourth insulating
第５絶縁層８７は、第１〜第４絶縁層６１，６５，７１，８１と同様に、ポリイミド樹脂、エポキシ樹脂等の電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂材料からなる。第５絶縁層８７の厚みは、例えば１〜２０μｍに設定することができる。第５絶縁層８７には、上述した磁性体を配置するための開口（図示せず）が設けられている。開口は、開口６１ａ，６５ａ，７１ａ，８１ａに対応し、第１〜第３のコイル導体７３，７５，６７の中央領域に形成される。第５絶縁層８７は、第１絶縁層６１と同様の手法により、第４絶縁層８１及び第５及び第６の引き出し導体８３，８５上に形成される。
As with the first to fourth insulating
第１絶縁層６１には、第２〜第６の引き出し導体６９，７７，７９，８３，８５の他端に対応する位置に切り欠きがそれぞれ形成されており、当該各切り欠きには導体６９，７７，７９，８３，８５の端部に電気的に接続される導体８９がそれぞれ設けられている。第５絶縁層８７には、第１〜第４の引き出し導体６３，６９，７７，７９の他端に対応する位置に切り欠きがそれぞれ形成されており、当該各切り欠きには導体６３，６９，７７，７９の端部に電気的に接続される導体９１がそれぞれ設けられている。
In the first insulating
ところで、第５絶縁層８７が形成されると、エポキシ樹脂等の樹脂材料にフェライト粉を混合して作製したペースト状の複合フェライトを第５絶縁層８７上に塗布し、硬化させる。このとき、開口６１ａ，６５ａ，７１ａ，８１ａにて構成される窪み部内にペースト状の複合フェライトを充填させる。これにより、上述した磁性体が開口６１ａ，６５ａ，７１ａ，８１ａに配置されることとなる。第５絶縁層８７上に塗布、硬化された複合フェライトは、表面が研磨されて、平滑化される。第２磁性基板ＭＢ２は、表面が研磨された上記複合フェライト上に接着層（図示せず）を介して貼り付けられる。接着層は、例えば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等の接着剤により構成することができる。第２磁性基板ＭＢ２は、上記複合フェライトを厚くすることにより上記硬化された複合フェライトで代用することもできる。
By the way, when the fifth insulating
第１〜第６の引き出し導体６３，６９，７７，７９，８３，８５は、それぞれが対応する端子電極５１〜５６に接触して電気的に接続されている。各導体６３，６９，７７，７９，８３，８５上に、耐腐食性や絶縁層６１，６５，７１，８１，８７との密着性等を考慮し、Ｎｉめっきを施してもよい。
The first to sixth
コモンモードチョークコイルＣＣ２では、上述したように、第１及び第２のコイル導体７３，７５が、積層方向から見て第３のコイル導体６７と重なるように伸びている。したがって、第３のコイル導体６７は、層構造体ＬＳ内において第１及び第２のコイル導体７３，７５に積層方向（第２の方向）に所定の間隔を有して対向して沿うように配置されることとなる。ここで、「所定の間隔」は、第１及び第２のコイル導体７３，７５と第３のコイル導体６７とが磁気結合し得る長さに設定される。この結果、第１〜第３のコイル導体７３，７５，６７は、互いに磁気的に結合する。
In the common mode choke coil CC2, as described above, the first and
以上のように、本第２実施形態においては、第１のコイル導体７３と第２のコイル導体７５とが積層方向に直交する方向に所定の間隔を有して互いに沿うように配置され、第３のコイル導体６７が第１及び第２のコイル導体７３，７５に積層方向に所定の間隔を有して対向して沿うように配置されている。このため、第１のコイル導体７３と第２のコイル導体７５との間隔、第１のコイル導体７３と第３のコイル導体６７との間隔、及び、第２のコイル導体７５と第３のコイル導体６７との間隔が変化するのが抑制されることとなる。この結果、各コイル導体７３，７５，６７間の線間容量が当該各コイル導体７３，７５，６７の線路長方向に変化するのが抑えられて、コモンモードチョークコイルＣＣ２にて特性インピーダンスの変化を抑制することができる。
As described above, in the second embodiment, the
また、本第２実施形態において、第１及び第２のコイル導体７３，７５と、第３のコイル導体６７とは、絶縁体としての第３絶縁層７１を介して積層されている。これにより、第３のコイル導体６７と第１及び第２のコイル導体７３，７５とを積層方向に所定の間隔を有して対向して沿うように配置し得る構成を低コスト且つ簡易に実現することができる。
In the second embodiment, the first and
また、本第２実施形態において、第１〜第３のコイル導体７３，７５，６７は、第１磁性基板ＭＢ１と第２磁性基板ＭＢ２との間に配置されている。この場合、特に、薄膜タイプのコモンモードチョークコイルＣＣ２が実現されることとなり、当該コモンモードチョークコイルＣＣ２においても、特性インピーダンスの変化を抑制することができる。
In the second embodiment, the first to
また、本第２実施形態において、第１及び第２のコイル導体７３，７５は、同一面上に位置し、第３のコイル導体６７は、第１及び第２のコイル導体７３，７５が位置する面とは異なる面上に位置している。これにより、第１のコイル導体７３と第２のコイル導体７５とを同じ工程で形成することが可能となり、コモンモードチョークコイルＣＣ２の製造工程が増えるのを防ぐことができる。
In the second embodiment, the first and
ところで、電子機器間でデジタル信号を伝送する方式の一つとして、差動伝送方式がある。差動伝送方式とは、１対の線路に互いに逆方向のデジタル信号を入力する方式で、信号線から発生する放射ノイズや、外来ノイズを差動伝送により相殺することができる。外来ノイズが相殺されることによりノイズが減少するため、信号を小振幅で送信することができ、更に、信号が小振幅となるため、信号の立ち上がり、降下時間が短縮され、信号伝送の高速化が実現されるという利点がある。 Incidentally, there is a differential transmission method as one of methods for transmitting digital signals between electronic devices. The differential transmission system is a system in which digital signals in opposite directions are input to a pair of lines, and radiation noise generated from the signal line and external noise can be canceled by differential transmission. Since the noise is reduced by canceling out the external noise, the signal can be transmitted with a small amplitude. Further, since the signal has a small amplitude, the rise and fall times of the signal are shortened, and the signal transmission speed is increased. There is an advantage that is realized.
この差動伝送方式を用いるインターフェイス規格として、ＵＳＢ（Universal Serial Bus）、ＩＥＥＥ１３９４、ＬＶＤＳ（Low Voltage Differential Signaling）、ＤＶＩ（Digital Video Interface）、ＨＤＭＩ（High-Definition Multimedia Interface）等がある。これらの中でもＨＤＭＩは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ソース（Source）機器（例えば、ＤＶＤプレーヤーやセットトップボックス等）とシンク（Sink）機器（例えば、デジタルテレビやプロジェクタ等）との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。ＨＤＭＩによれば、１本のケーブルで映像信号及び音声信号を高速で伝送することができる。 Interface standards using this differential transmission method include USB (Universal Serial Bus), IEEE 1394, LVDS (Low Voltage Differential Signaling), DVI (Digital Video Interface), HDMI (High-Definition Multimedia Interface), and the like. Among these, HDMI is an interface that enables transmission of more digital signals, and is a source device (for example, a DVD player or a set-top box) and a sink device (for example, a digital TV or a projector). Etc.) is a high-speed interface that enables transmission of uncompressed digital signals. According to HDMI, a video signal and an audio signal can be transmitted at a high speed with a single cable.
ＨＤＭＩ等の高速インターフェイスでは、高速化を実現するために、ＩＣ自体の構造がＥＳＤ（Electrostatic Discharge：静電気放電）に対して脆弱になってきている。このため、高速伝送系ＩＣにおけるＥＳＤ対策の要求が高まっており、ＥＳＤ対策部品としてバリスタ、ツェナーダイオード等の容量性素子が用いられている。 In high-speed interfaces such as HDMI, the structure of the IC itself is becoming vulnerable to ESD (Electrostatic Discharge) in order to realize high speed. For this reason, there is an increasing demand for ESD countermeasures in high-speed transmission ICs, and capacitive elements such as varistors and Zener diodes are used as ESD countermeasure components.
しかしながら、ＥＳＤ対策部品としての容量性素子を伝送線路に挿入すると、当該伝送線路を伝わる信号、特に高周波（２００ＭＨｚ以上）や高速のパルス信号が反射、減衰してしまうという問題が生じることが新たに判明した。これは、容量性素子を伝送線路に挿入した場合、容量性素子が有する容量成分により、伝送線路における容量性素子を挿入した位置での特性インピーダンスが低下して、当該位置にてインピーダンス整合されていないことに起因するものである。伝送線路にインピーダンス整合されていない部分が存在する場合、信号の高周波成分が特性インピーダンスの不整合部分で反射を起こすため、リターンロスが生じる。この結果、信号が大きく減衰してしまうこととなる。また、反射によって不要な輻射が伝送線路内に生じ、ノイズの原因となってしまうこともある。ＨＤＭＩでは、伝送線路の特性インピーダンスの規定値（ＴＤＲ規格）が１００Ω±１５％に規定されている（High-Definition Multimedia Interface Specification Version 1.1）。 However, when a capacitive element as an ESD countermeasure component is inserted into a transmission line, a problem arises that a signal transmitted through the transmission line, particularly a high frequency (200 MHz or higher) or a high-speed pulse signal is reflected and attenuated. found. This is because when a capacitive element is inserted into a transmission line, the capacitive component of the capacitive element reduces the characteristic impedance at the position where the capacitive element is inserted in the transmission line, and impedance matching is performed at that position. This is due to the absence. If there is a portion of the transmission line that is not impedance matched, a high frequency component of the signal is reflected at the mismatched portion of the characteristic impedance, resulting in a return loss. As a result, the signal is greatly attenuated. In addition, unnecessary radiation may be generated in the transmission line due to reflection, which may cause noise. In HDMI, the specified value (TDR standard) of the characteristic impedance of the transmission line is defined as 100Ω ± 15% (High-Definition Multimedia Interface Specification Version 1.1).
本発明者等は、ＥＳＤ対策として容量性素子を用いた場合でも特性インピーダンスの低下を抑制し得る信号伝送回路について鋭意検討を進めた。検討の結果、本発明者等は、容量性素子の前段にコモンモードチョークコイルと当該コモンモードチョークコイルに含まれるインダクタと実質的に磁気結合しないインダクタとを互いに電気的に直列接続した状態で設けることが特性インピーダンスの低下抑制に有効であることを新たに見出した。 The present inventors have intensively studied a signal transmission circuit that can suppress a decrease in characteristic impedance even when a capacitive element is used as an ESD countermeasure. As a result of the study, the present inventors provide a common mode choke coil, an inductor included in the common mode choke coil, and an inductor that is not substantially magnetically coupled in series with each other in front of the capacitive element. Has been found to be effective in suppressing the decrease in characteristic impedance.
しかしながら、コモンモードチョークコイルとして特許文献１に記載されたコモンモードチョークコイルを採用した場合、上述したように特性インピーダンスが変化することから、コモンモードチョークコイル内においてインピーダンスの不整合が生じてしまい、信号の減衰やノイズの発生が起こる。これに対して、本実施形態に係るコモンモードチョークコイルＣＣ１，ＣＣ２を採用する場合、特性インピーダンスの変化が抑制されることから、信号の減衰やノイズの発生を防ぐことができる。
However, when the common mode choke coil described in
本発明者等の調査研究の結果、コモンモードチョークコイルＣＣ１，ＣＣ２の特性インピーダンスは、コモンモードチョークコイルＣＣ１，ＣＣ２に発生する浮遊容量によっても変化することが判明した。本実施形態に係るコモンモードチョークコイルＣＣ１，ＣＣ２を基板に実装した場合、基板のグランド層やグランドラインと第１のコイル導体２１，７３及び第２のコイル導体３１，７５との間に浮遊容量が生じる。第１のコイル導体２１，７３及び第２のコイル導体３１，７５と、第３のコイル導体４１，６７との間にも浮遊容量が生じる。
As a result of research by the present inventors, it has been found that the characteristic impedance of the common mode choke coils CC1 and CC2 also changes depending on the stray capacitance generated in the common mode choke coils CC1 and CC2. When the common mode choke coils CC1 and CC2 according to the present embodiment are mounted on a substrate, a stray capacitance is provided between the ground layer or ground line of the substrate and the
第１のコイル導体２１，７３及び第２のコイル導体３１，７５と基板のグランド層等との間隔は、第１のコイル導体２１，７３及び第２のコイル導体３１，７５と第３のコイル導体４１，６７との間隔に比べてはるかに大きい。このため、第１のコイル導体２１，７３及び第２のコイル導体３１，７５と基板のグランド層等との間に生じる浮遊容量は第１のコイル導体２１，７３及び第２のコイル導体３１，７５と、第３のコイル導体４１，６７との間に生じる浮遊容量よりも極めて小さくなる。コモンモードチョークコイルＣＣ１，ＣＣ２に発生する浮遊容量は、第１のコイル導体２１，７３及び第２のコイル導体３１，７５と、第３のコイル導体４１，６７との間に生じる浮遊容量が支配的となり、第１のコイル導体２１，７３及び第２のコイル導体３１，７５と基板のグランド層等との間に生じる浮遊容量は無視できることとなる。
The distance between the
第１のコイル導体２１，７３及び第２のコイル導体３１，７５と基板のグランド層等との間に生じる浮遊容量が無視できるため、コモンモードチョークコイルＣＣ１，ＣＣ２に発生する浮遊容量は、実装される基板によって実質的に変化するようなことはない。第１のコイル導体２１，７３及び第２のコイル導体３１，７５と、第３のコイル導体４１，６７との間に生じる浮遊容量は、各コイル導体２１，７３，３１，７５，４１，６７の幅や第１のコイル導体２１，７３及び第２のコイル導体３１，７５と第３のコイル導体４１，６７との間隔を所望の値に設定することにより、予め調整しておくことが可能である。これらの結果、本実施形態に係るコモンモードチョークコイルＣＣ１，ＣＣ２では、実装する基板にかかわらず、特性インピーダンスの変化が抑制されることとなる。
Since the stray capacitance generated between the
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、本発明は、第１のコイル導体２１，７３、第２のコイル導体３１，７５及び第３のコイル導体４１，６７を複数組有するコモンモードチョークコイルアレイにも適用することができる。
The preferred embodiments of the present invention have been described above, but the present invention is not necessarily limited to these embodiments. For example, the present invention can also be applied to a common mode choke coil array having a plurality of sets of the
１…素子、１０〜１９…セラミックグリーンシート、２１…第１のコイル導体、２１ａ〜２１ｃ…導体パターン、３１…第２のコイル導体、３１ａ〜３１ｃ…導体パターン、４１…第３のコイル導体、４１ａ〜４１ｄ…導体パターン、６１…第１絶縁層、６５…第２絶縁層、６７…第３のコイル導体、７１…第３絶縁層、７３…第１のコイル導体、７５…第２のコイル導体、８１…第４絶縁層、８７…第５絶縁層、ＣＣ１，ＣＣ２…コモンモードチョークコイル、ＬＳ…層構造体、ＭＢ１…第１磁性基板、ＭＢ２…第２磁性基板。
DESCRIPTION OF
Claims (2)
前記第１及び第２のコイル導体に前記第１の方向と直交する第２の方向に所定の間隔を有して対向して沿うように配置されると共に、前記第１及び第２のコイル導体と磁気結合する第３のコイル導体と、を備え、
前記第１〜第３のコイル導体それぞれは、導体パターンが形成された複数の絶縁体が積層されると共に、前記絶縁体の積層方向に隣り合う導体パターンが電気的に接続されることにより構成されており、
前記第１のコイル導体を構成する導体パターンと前記第２のコイル導体を構成する導体パターンとは同じ絶縁体に形成され、前記第３のコイル導体を構成する導体パターンは、前記第１及び第２のコイル導体を構成する各導体パターンが形成された前記絶縁体とは別の絶縁体に形成され、
前記第１及び第２のコイル導体を構成する各導体パターンが形成された前記絶縁体と、前記第３のコイル導体を構成する導体パターンが形成された前記絶縁体とが交互に積層され、
前記第３のコイル導体を構成する導体パターンの幅は、前記第１及び第２のコイル導体を構成する各導体パターンの幅の合計値よりも大きく、
前記複数の絶縁体の積層方向から見て、前記第３のコイル導体を構成する導体パターンが前記第１及び第２のコイル導体を構成する各導体パターンと重なっていることを特徴とするコモンモードチョークコイル。 First and second coil conductors that are arranged along the first direction with a predetermined interval and are magnetically coupled to each other;
The first and second coil conductors are disposed so as to face each other with a predetermined interval in a second direction orthogonal to the first direction and to the first and second coil conductors. And a third coil conductor that is magnetically coupled to
Each of the first to third coil conductors is configured by stacking a plurality of insulators on which conductor patterns are formed and electrically connecting adjacent conductor patterns in the stacking direction of the insulators. And
The conductor pattern that constitutes the first coil conductor and the conductor pattern that constitutes the second coil conductor are formed on the same insulator, and the conductor pattern that constitutes the third coil conductor includes the first and second conductor patterns. Formed on an insulator different from the insulator on which each conductor pattern constituting the coil conductor of 2 is formed,
The insulator in which the respective conductor patterns constituting the first and second coil conductors are formed and the insulator in which the conductor pattern constituting the third coil conductor is formed are alternately laminated,
The width of the conductor pattern constituting the third coil conductor is larger than the total value of the widths of the conductor patterns constituting the first and second coil conductors,
A common mode in which a conductor pattern constituting the third coil conductor overlaps each conductor pattern constituting the first and second coil conductors when viewed from the stacking direction of the plurality of insulators. choke coil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004360352A JP4203005B2 (en) | 2004-12-13 | 2004-12-13 | Common mode choke coil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004360352A JP4203005B2 (en) | 2004-12-13 | 2004-12-13 | Common mode choke coil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006173207A JP2006173207A (en) | 2006-06-29 |
| JP4203005B2 true JP4203005B2 (en) | 2008-12-24 |
Family
ID=36673646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004360352A Active JP4203005B2 (en) | 2004-12-13 | 2004-12-13 | Common mode choke coil |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4203005B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4239654A4 (en) * | 2020-11-26 | 2024-05-22 | Huawei Technologies Co., Ltd. | Common-mode filter and terminal device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6172119B2 (en) * | 2014-11-10 | 2017-08-02 | 株式会社村田製作所 | Common mode choke coil |
| JP6678292B2 (en) * | 2015-02-19 | 2020-04-08 | パナソニックＩｐマネジメント株式会社 | Common mode noise filter |
| JP6586878B2 (en) * | 2015-12-24 | 2019-10-09 | Tdk株式会社 | Coil component and electronic circuit using the same |
| JP6593184B2 (en) * | 2016-01-14 | 2019-10-23 | Ｔｄｋ株式会社 | Coil component and electronic circuit using the same |
-
2004
- 2004-12-13 JP JP2004360352A patent/JP4203005B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4239654A4 (en) * | 2020-11-26 | 2024-05-22 | Huawei Technologies Co., Ltd. | Common-mode filter and terminal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006173207A (en) | 2006-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253713B2 (en) | Common-mode choke coil | |
| JP4518103B2 (en) | Common mode choke coil | |
| JP5176989B2 (en) | Common mode filter and its mounting structure | |
| US9312062B2 (en) | Common mode choke coil | |
| US7369028B2 (en) | Coil component | |
| JP5801229B2 (en) | Thin-film coil component and manufacturing method thereof | |
| JP4749482B2 (en) | Composite electronic components | |
| US20080042785A1 (en) | Inductor circuit board, method of forming inductor, and bias-T circuit | |
| US20120313729A1 (en) | Lc composite component and structure for mounting lc composite component | |
| JP2007214448A (en) | Common mode choke coil | |
| JP2008098625A (en) | Common mode choke coil | |
| US20220115171A1 (en) | High-frequency inductor component | |
| JP4203005B2 (en) | Common mode choke coil | |
| JP4609569B2 (en) | Common mode choke coil connection structure | |
| JP2017034115A (en) | Printed circuit board | |
| JP2011114627A (en) | Common mode noise filter | |
| JP2007281315A (en) | Coil component | |
| JP4033852B2 (en) | Common mode filter | |
| JP6507504B2 (en) | Inductor element and wiring board | |
| JP4343889B2 (en) | Surge absorber | |
| JPH0430615A (en) | Noise filter | |
| JP2014212189A (en) | Common mode noise filter | |
| KR101558132B1 (en) | Thin film type coil component and fabricating method thereof | |
| US9236847B2 (en) | Common mode filter | |
| TWI445021B (en) | Thin film type common mode filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4203005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |