JP4199072B2

JP4199072B2 - High dielectric film forming method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus

Info

Publication number: JP4199072B2
Application number: JP2003303394A
Authority: JP
Inventors: 和功鳥居; 孝昭川原
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-08-27
Filing date: 2003-08-27
Publication date: 2008-12-17
Anticipated expiration: 2023-08-27
Also published as: JP2005072490A

Description

本発明は、半導体装置の製造方法及び半導体製造装置に係り、特に電界効果トランジスタのゲート絶縁膜として用いられる高誘電体膜の形成方法に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor manufacturing device, and more particularly to a method for forming a high dielectric film used as a gate insulating film of a field effect transistor.

シリコンを用いた集積回路技術は急速に発展している。微細化技術の進歩に伴い素子の寸法が縮小され、１チップ内の素子の高集積化が可能となり、その結果、より多くの機能を集積回路により実現することが可能になった。素子の微細化に伴い、ゲート絶縁膜の薄膜化が行われてきた。素子の更なる微細化は可能ではあるが、従来のゲート絶縁膜である二酸化シリコン（ＳｉＯ_２）膜の薄膜化は、事実上、限界に達している。現在使用されている最も薄い二酸化シリコン膜の膜厚は約２ｎｍであるが、二酸化シリコン膜をこれ以上薄膜化すると、直接的トンネル効果によって大きなゲートリーク電流が生じ、消費電力が大きくなってしまう。さらに、かかる薄い二酸化シリコン膜は、数層の原子層により形成されるため、そのような膜を均一性良く量産するには厳密な製造制御が必要となる。
そこで、更なる素子の微細化と低消費電力化を両立するために、二酸化シリコン膜より膜厚が厚く形成されても、同等以上のトランジスタ性能が得られる高誘電体（ｈｉｇｈ−ｋ）膜の材料の開発が進められている。有力な高誘電体膜の材料は、例えば、ジルコニアやハフニア等のIV族酸化物、アルミナやイットリア等のIII族酸化物、これらの金属酸化物と二酸化シリコンとの固溶体であるシリケート、IV族酸化物とアルミナとの固溶体であるアルミネート等である。 Integrated circuit technology using silicon is rapidly developing. With the progress of miniaturization technology, the size of the device is reduced, and the device can be highly integrated in one chip. As a result, more functions can be realized by the integrated circuit. With the miniaturization of elements, the gate insulating film has been made thinner. Although further miniaturization of the element is possible, the thinning of a silicon dioxide (SiO ₂ ) film, which is a conventional gate insulating film, has practically reached its limit. The thinnest silicon dioxide film currently used is about 2 nm. However, if the silicon dioxide film is made thinner than this, a large gate leakage current is generated by the direct tunnel effect, resulting in an increase in power consumption. Further, since such a thin silicon dioxide film is formed of several atomic layers, strict manufacturing control is required to mass-produce such a film with good uniformity.
Therefore, in order to achieve both further miniaturization of the device and lower power consumption, a high dielectric (high-k) film capable of obtaining equivalent or better transistor performance even when formed thicker than the silicon dioxide film. Material development is underway. Possible high dielectric film materials include group IV oxides such as zirconia and hafnia, group III oxides such as alumina and yttria, silicates that are solid solutions of these metal oxides and silicon dioxide, and group IV oxidation. And aluminate which is a solid solution of the product and alumina.

ところで、高誘電体膜の形成方法としては、スパッタリング法、ＣＶＤ法、真空蒸着法等がある。
しかし、スパッタリング法では、プラズマダメージによるゲート絶縁膜の信頼性低下が懸念される。超高真空での真空蒸着法と再酸化とを組み合わせた方法では、優れた特性の高誘電体膜が得られるが、スループットが悪く、量産に適さない。ＣＶＤ法の１つであるプラズマＣＶＤ法では上記スパッタリング法と同様にプラズマダメージの問題があり、また熱ＣＶＤ法では膜の堆積速度が速くナノメータレベルの膜厚制御が困難である。 By the way, as a method for forming the high dielectric film, there are a sputtering method, a CVD method, a vacuum deposition method and the like.
However, in the sputtering method, there is a concern that the reliability of the gate insulating film is reduced due to plasma damage. A method combining ultra-high vacuum vacuum deposition and reoxidation can provide a high dielectric film with excellent characteristics, but has poor throughput and is not suitable for mass production. The plasma CVD method, which is one of the CVD methods, has a problem of plasma damage as in the case of the sputtering method described above, and the thermal CVD method has a high film deposition rate and it is difficult to control the film thickness at the nanometer level.

これらの問題を解決する成膜方法として、原子層ＣＶＤ法（「逐次ＣＶＤ法」ともいう。）が提案されている（例えば、特許文献１参照。）。原子層ＣＶＤ法の基本原理は、気相成長に含まれている化学反応の工程を明確に分離して繰り返すことにある。
ジルコニア、ハフニア及びアルミナ等の金属酸化物の薄膜を形成する場合には、先ず、基板表面に水を供給して、基板表面をＯＨ基で覆う。次に、不活性ガスを導入して、余剰の原料水分子と副生成物とを取り除く。さらに、金属錯体を供給して、基板表面に金属錯体が飽和状態になるようにする。このとき、基板温度は、反応サイトと選択的に反応する温度、例えば、１５０℃〜３５０℃、とする。続いて、不活性ガスを導入し、余剰の原料金属錯体分子と副生成物とを取り除く。
以上のような４つの素工程を行うことにより、１分子層分の成膜が完了する。表面反応は化学吸着によって進み、且つ、金属錯体が結合したＯＨ基（配位子）は原料金属錯体分子に対して反応サイトとならないため、基板表面が金属錯体で覆われると自動的に反応が停止する。原子層ＣＶＤ法は、いわゆる「自己抑制機能」を上手く利用した成膜法である。この原子層ＣＶＤ法によれば、上記４つの素工程の反応サイクル数を制御することにより、膜厚を正確に制御することが可能であり、大口径基板上に均一な膜厚の高誘電体膜を堆積することできる。 As a film formation method for solving these problems, an atomic layer CVD method (also referred to as “sequential CVD method”) has been proposed (see, for example, Patent Document 1). The basic principle of the atomic layer CVD method is to clearly separate and repeat the chemical reaction steps included in the vapor phase growth.
When forming a thin film of a metal oxide such as zirconia, hafnia, or alumina, first, water is supplied to the substrate surface, and the substrate surface is covered with OH groups. Next, an inert gas is introduced to remove excess raw material water molecules and by-products. Further, a metal complex is supplied so that the metal complex becomes saturated on the substrate surface. At this time, the substrate temperature is a temperature that selectively reacts with the reaction site, for example, 150 ° C. to 350 ° C. Subsequently, an inert gas is introduced to remove excess raw material metal complex molecules and by-products.
By performing the above four elementary steps, the film formation for one molecular layer is completed. The surface reaction proceeds by chemical adsorption, and the OH group (ligand) to which the metal complex is bonded does not become a reaction site for the raw metal complex molecule. Therefore, when the substrate surface is covered with the metal complex, the reaction automatically occurs. Stop. The atomic layer CVD method is a film forming method that makes good use of a so-called “self-suppression function”. According to this atomic layer CVD method, it is possible to accurately control the film thickness by controlling the number of reaction cycles of the above four elementary processes, and a high dielectric material having a uniform film thickness on a large-diameter substrate. A film can be deposited.

米国特許第４３８９９７３号明細書U.S. Pat. No. 4,389,973

しかしながら、原子層ＣＶＤ法では、成膜速度が遅いためスループットが低く、また膜中に残留する不純物が多いという問題がある。原子層ＣＶＤ法の原理については上述したが、ＯＨ基や金属錯体が基板表面を覆うのに必要なガス供給時間は約１秒以下であるのに対し、余剰の原料ガスと副生成物を取り除くには数秒のパージを要する。しかし、このパージによっても未反応サイトには余分なＯＨ基や配位子が残り、これらが膜中に取り込まれて、不純物として残留してしまう。 However, the atomic layer CVD method has a problem that the throughput is low because the film formation rate is low, and there are many impurities remaining in the film. Although the principle of the atomic layer CVD method has been described above, the gas supply time required for the OH group and the metal complex to cover the substrate surface is about 1 second or less, but the excess source gas and by-products are removed. Requires a few seconds of purge. However, even by this purge, excess OH groups and ligands remain in the unreacted sites, and these are taken into the film and remain as impurities.

本発明者等の検討によれば、トリメチルアルミニウムと水とを原料として用いた原子層ＣＶＤ法によりアルミナ膜を成膜した場合、１０^{２０−２１}ａｔｏｍｓ／ｃｍ^３のオーダーの水素が膜中に含まれていた。また、塩化ハフニウムと水とを原料に用いた原子層ＣＶＤ法によりハフニウム膜を成膜した場合も、同程度の水素が膜中に含まれていた。この膜中に含まれた水素、すなわちＯＨ基は、後工程において蒸発して膜収縮の原因となり、膜厚の制御を難しくすると共に、ゲート絶縁膜の信頼性が低下してしまうという問題がある。
また、ＯＨ基が脱離した後に残る未結合手はゲート絶縁膜中に電荷を発生させる原因となり、この電荷がトランジスタのチャネル領域を走るキャリアの移動度を低下させてしまう。このため、トランジスタの電流が低下してしまうという問題がある。 According to the study by the present inventors, when an alumina film is formed by an atomic layer CVD method using trimethylaluminum and water as raw materials, hydrogen in the order of 10 ^20-21 atoms / cm ³ is included in the film. It was. Further, when a hafnium film was formed by an atomic layer CVD method using hafnium chloride and water as raw materials, the same amount of hydrogen was contained in the film. Hydrogen contained in the film, that is, OH groups, evaporates in a later process and causes film shrinkage, making it difficult to control the film thickness and reducing the reliability of the gate insulating film. .
Further, the dangling bonds remaining after the OH group is eliminated cause a charge to be generated in the gate insulating film, and this charge reduces the mobility of carriers that run in the channel region of the transistor. For this reason, there exists a problem that the electric current of a transistor will fall.

また、配位子起因の残留不純物について検討してみると、トリメチルアルミニウムと水とを原料に用いた原子層ＣＶＤ法によりアルミナを成膜した場合、１０^{２０−２１}ａｔｏｍｓ／ｃｍ^３のオーダーの炭素が膜中に含まれていた。また、塩化ハフニウムと水とを原料に用いた原子層ＣＶＤ法によりハフニア膜を成膜した場合、同程度の塩素が膜中に含まれていた。これらの残留不純物もゲート絶縁膜の信頼性を低下させるとともに、ゲート絶縁膜中に電荷を発生させる原因となる。このため、ゲートリーク電流が大きくなり、トランジスタの電流が低下してしまうという問題がある。 Further, when the residual impurities due to the ligand are examined, when an alumina film is formed by an atomic layer CVD method using trimethylaluminum and water as raw materials, carbon in the order of 10 ^20-21 atoms / cm ^3. Was contained in the membrane. Further, when a hafnia film was formed by an atomic layer CVD method using hafnium chloride and water as raw materials, the same degree of chlorine was contained in the film. These residual impurities also reduce the reliability of the gate insulating film and cause charges in the gate insulating film. For this reason, there is a problem that the gate leakage current increases and the current of the transistor decreases.

パージ時間を長くすれば、ある程度、不純物を低減することは可能である。例えば、塩化ハフニウムと水とを原料に用いた原子層ＣＶＤ法によりハフニア膜を成膜する場合、塩化ハフニウム供給後のパージ時間を３０秒とし、水供給後のパージ時間を９０秒とすれば、残留塩素を１／３に、残留水素を１／２に減らすことが可能であるが、スループットが大幅に低下してしまう。
上述した問題が原子層ＣＶＤ法において顕著に見られるのは、基板温度を反応サイトと原料とが選択的に反応する温度（例えば、１５０℃−３５０℃）に設定する必要があるためである。もっと基板温度を高くすればパージ時間を短くすることが可能であるが、そうするとＣＶＤ反応が起こってしまい、原子層成長でなくなってしまう。 If the purge time is lengthened, it is possible to reduce impurities to some extent. For example, when a hafnia film is formed by atomic layer CVD using hafnium chloride and water as raw materials, the purge time after supplying hafnium chloride is 30 seconds, and the purge time after supplying water is 90 seconds. Although it is possible to reduce the residual chlorine to 1/3 and the residual hydrogen to 1/2, the throughput is significantly reduced.
The above-mentioned problem is noticeably observed in the atomic layer CVD method because the substrate temperature needs to be set to a temperature (for example, 150 ° C.-350 ° C.) at which the reaction site and the raw material selectively react. If the substrate temperature is further increased, the purge time can be shortened. However, if this is done, a CVD reaction will occur, and atomic layer growth will cease.

本発明は、上記従来の課題を解決するためになされたもので、膜中の水素濃度、及び、配位子起因の不純物濃度が低く、かつ、スループットが高い高誘電体膜の形成方法を提供することを目的とする。
また、本発明は、トランジスタのゲートリーク電流を低減することを目的とする。 The present invention has been made to solve the above-described conventional problems, and provides a method for forming a high dielectric film with a high hydrogen concentration in the film and a low impurity concentration due to a ligand and a high throughput. The purpose is to do.
Another object of the present invention is to reduce the gate leakage current of a transistor.

本発明に係る高誘電体膜の形成方法は、逐次反応の繰り返しにより基板上に高誘電体膜を形成する方法であって、
前記逐次反応は、金属原料ガスを前記基板の表面に供給して、該表面に金属原子層を吸着させる工程と、
余剰の金属原料ガスと副生成物とを除去する工程と、
酸化性ガスを用いて前記金属原子層を酸化する工程と、
余剰の酸化性ガスと副生成物とを除去する工程とを含み、
前記逐次反応を行う間、基板温度以上の温度の不活性ガスをパージガスとして前記基板の表面に供給し、
前記基板温度が１５０℃−４００℃であり、前記不活性ガスの温度が３５０℃−５００℃であることを特徴とするものである。 A method of forming a high dielectric film according to the present invention is a method of forming a high dielectric film on a substrate by repeating successive reactions,
The sequential reaction includes a step of supplying a metal source gas to the surface of the substrate and adsorbing a metal atomic layer on the surface;
Removing excess metal source gas and by-products;
Oxidizing the metal atomic layer using an oxidizing gas;
Removing excess oxidizing gas and by-products,
During the sequential reaction, an inert gas having a temperature equal to or higher than the substrate temperature is supplied as a purge gas to the surface of the substrate .
The substrate temperature is 150 ° C.-400 ° C., and the temperature of the inert gas is 350 ° C.-500 ° C.

本発明に係る高誘電体膜の形成方法において、前記金属原料ガスが、アルミニウム、ハフニウム、ジルコニウム、チタン、イットリウム、ランタノイド系金属元素、タンタル及びニオブの少なくとも何れかを含有する金属錯体を含むことが好適である。 In the method for forming a high dielectric film according to the present invention, the metal source gas contains a metal complex containing at least one of aluminum, hafnium, zirconium, titanium, yttrium, a lanthanoid metal element, tantalum and niobium. Is preferred.

本発明に係る高誘電体膜の形成方法において、前記酸化性ガスが、水蒸気、オゾン、又は、酸素ラジカルを含むことが好適である。 In the method for forming a high dielectric film according to the present invention, it is preferable that the oxidizing gas contains water vapor, ozone, or oxygen radicals.

本発明に係る半導体装置の製造方法は、基板上に、上記高誘電体膜の形成方法を用いて高誘電体膜を形成する工程と、
前記高誘電体膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板内に不純物を注入して、前記基板の上層に不純物拡散層を形成する工程と、
を含むことを特徴とするものである。 A method for manufacturing a semiconductor device according to the present invention includes a step of forming a high dielectric film on a substrate using the method for forming a high dielectric film,
Forming a gate electrode on the high dielectric film;
Implanting impurities into the substrate using the gate electrode as a mask to form an impurity diffusion layer on the substrate;
It is characterized by including.

本発明に係る半導体製造装置は、逐次反応の繰り返しにより基板上に高誘電体膜を形成する半導体製造装置であって、
処理室内に前記基板を保持すると共に、該基板を１５０℃−４００℃に加熱するヒータと、
前記処理室に原料ガスを供給する金属原料ガス供給ラインと、
前記処理室に酸化性ガスを供給する酸化性ガス供給ラインと、
前記処理室に基板温度以上の温度３５０℃−５００℃のパージ用不活性ガスを供給するパージ用不活性ガス供給ラインとを備え、
前記金属原料ガス供給ラインと、前記酸化性ガス供給ラインと、前記パージ用不活性ガス供給ラインとが相互に独立していることを特徴とするものである。
A semiconductor manufacturing apparatus according to the present invention is a semiconductor manufacturing apparatus that forms a high dielectric film on a substrate by repeating successive reactions,
A heater for holding the substrate in a processing chamber and heating the substrate to 150 ° C. to 400 ° C . ;
A metal source gas supply line for supplying source gas to the processing chamber;
An oxidizing gas supply line for supplying an oxidizing gas to the processing chamber;
A purge inert gas supply line for supplying a purge inert gas having a temperature of 350 ° C. to 500 ° C. above the substrate temperature to the processing chamber;
The metal source gas supply line, the oxidizing gas supply line, and the purge inert gas supply line are independent of each other.

本発明に係る半導体製造装置において、前記パージ用不活性ガス供給ラインの前記処理室直前に、不活性ガスを基板温度以上に加熱する加熱機構を備えたことが好適である。 In the semiconductor manufacturing apparatus according to the present invention, it is preferable that a heating mechanism for heating the inert gas to a substrate temperature or more is provided immediately before the processing chamber of the purge inert gas supply line.

本発明は以上説明したように、膜中の水素濃度、及び、配位子起因の不純物濃度が低く、かつ、スループットが高い高誘電体膜の形成方法を提供することができる。 As described above, the present invention can provide a method for forming a high dielectric film with a low hydrogen concentration in the film and an impurity concentration caused by a ligand and a high throughput.

実施の形態１．
先ず、高誘電体膜の成膜を行う半導体製造装置について説明する。
図１は、本実施の形態１による半導体製造装置としての原子層ＣＶＤ装置を説明するための概略断面図である。
図１に示すように、成膜室（処理室）１内にヒータ２が配置され、このヒータ２上に基板３が保持されている。基板３は、ヒータ２により、例えば、３００℃−４００℃の温度に加熱される。ゲートバルブ５は、基板３の搬入又は搬出を行う際に開き、基板３の処理中に閉じる。 Embodiment 1 FIG.
First, a semiconductor manufacturing apparatus for forming a high dielectric film will be described.
FIG. 1 is a schematic cross-sectional view for explaining an atomic layer CVD apparatus as a semiconductor manufacturing apparatus according to the first embodiment.
As shown in FIG. 1, a heater 2 is disposed in a film forming chamber (processing chamber) 1, and a substrate 3 is held on the heater 2. The substrate 3 is heated by the heater 2 to a temperature of 300 ° C. to 400 ° C., for example. The gate valve 5 is opened when the substrate 3 is carried in or out, and is closed during the processing of the substrate 3.

基板３の上方には、基板３に対して原料金属錯体ガス、原料酸化性ガス、パージ用不活性ガス等を供給するシャワーヘッド４が配置されている。シャワーヘッド４は、パージ用不活性ガス供給ライン１４、金属錯体ガス供給ライン１５及び酸化性ガス供給ライン１６に接続されている。すなわち、本実施の形態１による製造装置では、高温の不活性ガス（以下「高温不活性ガス」という。）をパージガスとして用いるため、パージ用不活性ガス供給ライン１４と原料ガス供給ライン１５，１６とを別々に設けている。
なお、一般的な原子層ＣＶＤ装置では、パージ用不活性ガス供給ラインと原料ガス供給ラインを別々に設けられていない。ガス供給ラインに、常にパージ用不活性ガスを流しておき、そこにパルス的に金属錯体あるいは水を混ぜることで、後述する反応サイクルを実現する。 Above the substrate 3, a shower head 4 for supplying a source metal complex gas, a source oxidizing gas, a purge inert gas, and the like to the substrate 3 is disposed. The shower head 4 is connected to a purge inert gas supply line 14, a metal complex gas supply line 15, and an oxidizing gas supply line 16. That is, in the manufacturing apparatus according to the first embodiment, a high-temperature inert gas (hereinafter referred to as “high-temperature inert gas”) is used as the purge gas, so that the purge inert gas supply line 14 and the source gas supply lines 15 and 16 are used. Are provided separately.
In a general atomic layer CVD apparatus, a purge inert gas supply line and a source gas supply line are not provided separately. A purge inert gas is always allowed to flow through the gas supply line, and a metal complex or water is mixed in a pulsed manner to realize a reaction cycle described later.

パージ用不活性ガス供給ライン１４は、バルブ１０ａ、マスフローコントローラ１１ａ、及び、ハロゲンランプ９を有する熱交換器８を備えている。パージ用不活性ガス供給ライン１４の成膜室１直前に設けられた熱交換器８は、その出口近傍で７００℃に、成膜室１に到達した段階でも５００℃にまで不活性ガスを加熱可能なものである。すなわち、パージ用不活性ガス供給ライン１４は、基板温度以上の温度の不活性ガスを成膜室１に供給可能である。不活性ガスとしては、例えば、Ｎ_２、Ａｒ、Ｈｅ等を用いることができる。熱交換器８は、例えば、石英ガラス製等の、金属汚染を成膜室１内で発生させないような材料で形成されている。
マスフローコントローラ１１ａにより流量制御された不活性ガスは、熱交換器８内を通る際に、ハロゲンランプ９により効率良く加熱され、短時間で所望の温度にまで加熱される。よって、プロセス開始の数秒前に、ハロゲンランプ９を点灯すればよい。プロセス中、パージ用不活性ガス供給ライン１４から成膜室１内に常に高温不活性ガスが流れている。高温不活性ガスの供給／停止は、熱交換器８手前のバルブ１０ａとマスフローコントローラ１１ａにより行われる。 The purge inert gas supply line 14 includes a valve 10 a, a mass flow controller 11 a, and a heat exchanger 8 having a halogen lamp 9. The heat exchanger 8 provided immediately before the film forming chamber 1 of the purge inert gas supply line 14 heats the inert gas to 700 ° C. near the outlet and to 500 ° C. even when reaching the film forming chamber 1. It is possible. That is, the purge inert gas supply line 14 can supply an inert gas having a temperature equal to or higher than the substrate temperature to the film forming chamber 1. For example, N ₂ , Ar, He, or the like can be used as the inert gas. The heat exchanger 8 is made of a material such as quartz glass that does not cause metal contamination in the film forming chamber 1.
The inert gas whose flow rate is controlled by the mass flow controller 11a is efficiently heated by the halogen lamp 9 when passing through the heat exchanger 8, and is heated to a desired temperature in a short time. Therefore, the halogen lamp 9 may be turned on several seconds before the start of the process. During the process, a high-temperature inert gas always flows from the purge inert gas supply line 14 into the film forming chamber 1. Supply / stop of the high-temperature inert gas is performed by the valve 10a and the mass flow controller 11a in front of the heat exchanger 8.

金属錯体ガス供給ライン１５は、バルブ１０ｂ、マスフローコントローラ１１ｂ、原料容器（金属錯体用）１２及びバルブ１７を備えている。また、酸化性ガス供給ライン１６としての水供給ラインは、バルブ１０ｃ、マスフローコントローラ１１ｃ、原料容器（水用）１３及びバルブ１８を備えている。金属錯体ガス供給ライン１５及び水供給ライン１６には、キャリアガスとして加熱していない不活性ガスがそれぞれ流され、そのキャリアガスにパルス的に原料容器１２，１３内の金属錯体或いは水を混ぜる。 The metal complex gas supply line 15 includes a valve 10b, a mass flow controller 11b, a raw material container (for metal complex) 12, and a valve 17. The water supply line as the oxidizing gas supply line 16 includes a valve 10 c, a mass flow controller 11 c, a raw material container (for water) 13 and a valve 18. The metal complex gas supply line 15 and the water supply line 16 are each supplied with an inert gas that is not heated as a carrier gas, and the carrier gas is mixed with the metal complex or water in the raw material containers 12 and 13 in a pulsed manner.

成膜室１内はポンプ７によって減圧され、成膜室１内の圧力はコンダクタンスバルブ６の開閉度により制御される。 The pressure in the film forming chamber 1 is reduced by a pump 7, and the pressure in the film forming chamber 1 is controlled by the degree of opening and closing of the conductance valve 6.

なお、熱交換器８は、ハロゲンランプ９により加熱するランプ加熱方式のものに限らず、例えば、抵抗加熱方式のような他の加熱方式のものを用いることができる。また、本実施の形態１の原子層ＣＶＤ装置では、シャワーヘッド４を用いてガスを供給したが、ガスを成膜室１の側面から導入し、層流にして基板３上を流れるようにしてもよい。 The heat exchanger 8 is not limited to the lamp heating type that is heated by the halogen lamp 9, and other heating type such as a resistance heating type can be used. In the atomic layer CVD apparatus according to the first embodiment, the gas is supplied using the shower head 4. However, the gas is introduced from the side surface of the film forming chamber 1 so as to flow on the substrate 3 in a laminar flow. Also good.

以上説明したように、本実施の形態１による製造装置は、原料ガス供給ライン１５，１６とは別に、パージ用不活性ガス供給ライン１４を設けた。そして、パージ用不活性ガス供給ライン１４の成膜室１直前に熱交換器８を設け、パージ用の不活性ガスを加熱できるようにした。よって、高温不活性ガスを供給するために成膜室１全体を加熱する必要がないため、ウェハ搬送機構やゲートバルブ等の設計を容易にすることができる。
また、パージ用不活性ガス供給ライン１４と原料ガス供給ライン１５，１６は、それぞれ独立に成膜室１まで配管されている。よって、配管中で原料ガスと水との反応が起こりパーティクルが発生するのを抑えることができる。
また、不活性ガスの成膜室１への供給／停止は、熱交換器８手前のバルブ及び／又はマスフローコントローラの操作により行うようにした。よって、耐熱性を有するバルブやマスフローコントローラを用いる必要がないため、信頼性が高く、且つ、安価な製造装置を提供することができる。
なお、高温に耐えうるバルブを熱交換器８とシャワーヘッド４との間に設置して、パージ時間にのみ高温不活性ガスを流す方式をとってもよい。この方式は、熱分解による気相反応を起こしやすい金属錯体を原料に用いる場合に有効である。 As described above, the manufacturing apparatus according to the first embodiment is provided with the purge inert gas supply line 14 separately from the source gas supply lines 15 and 16. A heat exchanger 8 is provided immediately before the film forming chamber 1 of the purge inert gas supply line 14 so that the purge inert gas can be heated. Therefore, since it is not necessary to heat the entire film formation chamber 1 in order to supply the high-temperature inert gas, it is possible to easily design the wafer transfer mechanism, the gate valve, and the like.
In addition, the purge inert gas supply line 14 and the source gas supply lines 15 and 16 are independently connected to the film forming chamber 1. Therefore, it is possible to suppress the generation of particles due to the reaction between the raw material gas and water in the pipe.
Further, the supply / stop of the inert gas to the film forming chamber 1 was performed by operating a valve and / or a mass flow controller in front of the heat exchanger 8. Therefore, since it is not necessary to use a heat-resistant valve or a mass flow controller, a highly reliable and inexpensive manufacturing apparatus can be provided.
A valve that can withstand a high temperature may be installed between the heat exchanger 8 and the shower head 4 so that a high-temperature inert gas flows only during the purge time. This method is effective when a metal complex that easily causes a gas phase reaction due to thermal decomposition is used as a raw material.

次に、上記製造装置を用いた高誘電体膜の形成方法について説明する。
図２は、本実施の形態１による高誘電体膜の形成方法を説明するためのフローチャートである。図３及び図４は、本実施の形態１による高誘電体膜の形成方法を説明するための工程断面図である。 Next, a method for forming a high dielectric film using the manufacturing apparatus will be described.
FIG. 2 is a flowchart for explaining the method for forming a high dielectric film according to the first embodiment. 3 and 4 are process cross-sectional views for explaining a method for forming a high dielectric film according to the first embodiment.

先ず、ゲートバルブ５を開き、成膜室１内のヒータ２上に基板３を搬入する。基板３搬入後、ゲートバルブ５を閉じ、基板３をヒータ２により加熱する。これと共に、熱交換器８をＯＮにして、該熱交換器８により不活性ガスを基板温度以上に加熱する。熱交換器８により加熱された高温不活性ガスは、シャワーヘッド４から基板３表面に供給開始される（ステップＳ１）。なお、高温不活性ガスの供給は、後述するステップＳ７で停止されるまで、連続して行われる。 First, the gate valve 5 is opened, and the substrate 3 is carried onto the heater 2 in the film forming chamber 1. After loading the substrate 3, the gate valve 5 is closed and the substrate 3 is heated by the heater 2. At the same time, the heat exchanger 8 is turned ON, and the inert gas is heated to the substrate temperature or higher by the heat exchanger 8. The high-temperature inert gas heated by the heat exchanger 8 is started to be supplied from the shower head 4 to the surface of the substrate 3 (step S1). Note that the supply of the high-temperature inert gas is continuously performed until it is stopped in step S7 described later.

基板３の温度、成膜室１の圧力が安定したら、シャワーヘッド４から基板３表面に金属錯体を供給する（ステップＳ２）。このとき、基板３は、金属錯体が基板３の反応サイトと選択的に反応する温度、例えば、１５０℃−４００℃、に加熱されている。この金属錯体の供給は、図３に示すように、金属錯体が基板３表面に吸着して、反応サイトが金属原子層で覆われるまで続ける。この時、基板３表面のＯＨ基のＨと、金属錯体の配位子Ｌとが結合して副生成物となり脱離する。なお、図３において、符号Ｌは配位子を示し、符号Ｍは金属元素を示している。 When the temperature of the substrate 3 and the pressure in the film forming chamber 1 are stabilized, a metal complex is supplied from the shower head 4 to the surface of the substrate 3 (step S2). At this time, the substrate 3 is heated to a temperature at which the metal complex selectively reacts with the reaction site of the substrate 3, for example, 150 ° C. to 400 ° C. The supply of the metal complex is continued until the metal complex is adsorbed on the surface of the substrate 3 and the reaction site is covered with the metal atomic layer as shown in FIG. At this time, H of the OH group on the surface of the substrate 3 and the ligand L of the metal complex are combined to be separated as a by-product. In FIG. 3, symbol L indicates a ligand, and symbol M indicates a metal element.

次に、金属錯体の供給を停止して、シャワーヘッド４から高温不活性ガスのみを成膜室１内に供給する（ステップＳ３）。これにより、余剰の原料金属錯体分子と、上記副生成物とが基板３表面から除去される。 Next, the supply of the metal complex is stopped, and only the high temperature inert gas is supplied from the shower head 4 into the film forming chamber 1 (step S3). Thereby, surplus raw material metal complex molecules and the by-product are removed from the surface of the substrate 3.

次に、水（水蒸気）のパルス供給を開始する（ステップＳ４）。この時、金属錯体の配位子Ｌと水のＨとが結合して副生成物となり脱離することにより、配位子Ｌが水のＯＨ基と置換される（図４）。すなわち、基板３表面の金属原子層が酸化される。この水の供給は、図４に示すように、反応サイトがＯＨ基で覆われるまで続ける。
そして、水の供給を停止して、シャワーヘッド４から高温不活性ガスのみを成膜室１内に供給する（ステップＳ５）。これにより、余剰の原料水分子と、副生成物とが基板３表面から除去される。
以上のような４つの素工程（ステップＳ２−Ｓ５）を行うことにより、１分子層分の高誘電体膜の成膜が完了する。 Next, pulse supply of water (water vapor) is started (step S4). At this time, the ligand L of the metal complex and H of water bind to form a by-product and are eliminated, thereby replacing the ligand L with the OH group of water (FIG. 4). That is, the metal atomic layer on the surface of the substrate 3 is oxidized. This water supply is continued until the reaction site is covered with OH groups, as shown in FIG.
Then, the supply of water is stopped, and only the high-temperature inert gas is supplied from the shower head 4 into the film forming chamber 1 (step S5). Thereby, excess raw material water molecules and by-products are removed from the surface of the substrate 3.
By performing the above four elementary steps (steps S2 to S5), the formation of the high dielectric film for one molecular layer is completed.

次に、上記４つの素工程（ステップＳ２−Ｓ５）を１サイクルとしたとき、必要なサイクルだけ繰り返したか否かを判別する（ステップＳ６）。必要なサイクルだけ繰り返していないと判別した場合には、ステップＳ２に戻る。一方、ステップＳ６で、必要なサイクルだけ繰り返したと判別した場合には、バルブ１０ａ及び／又はマスフローコントローラ１１ａの操作により高温不活性ガスの供給を停止すると共に、熱交換器８をＯＦＦする（ステップＳ７）。以上の工程を経ることにより、所望の分子層分の高誘電体膜が形成される。 Next, when the above four elementary processes (steps S2 to S5) are defined as one cycle, it is determined whether or not the necessary cycles have been repeated (step S6). If it is determined that the necessary cycle has not been repeated, the process returns to step S2. On the other hand, if it is determined in step S6 that only a necessary cycle has been repeated, the supply of the high-temperature inert gas is stopped by operating the valve 10a and / or the mass flow controller 11a, and the heat exchanger 8 is turned off (step S7). ). Through the above steps, a high dielectric film for a desired molecular layer is formed.

以上説明したように、本実施の形態１による高誘電体膜の形成方法では、反応サイクル中に導入する不活性ガスの温度を基板温度以上に設定した。よって、余剰の原料（金属錯体分子、水分子）と副生成物を効果的に短時間で除去することができる。本発明者等の検討によれば、本実施の形態１による高誘電体膜の形成方法を用いることにより、スループットを２倍〜１０倍にすることができると共に、配位子起因の残留水素を１／１０〜１／１００に低減できることが分かった。 As described above, in the method for forming a high dielectric film according to the first embodiment, the temperature of the inert gas introduced during the reaction cycle is set to be equal to or higher than the substrate temperature. Therefore, surplus raw materials (metal complex molecules, water molecules) and by-products can be effectively removed in a short time. According to studies by the present inventors, by using the method for forming a high dielectric film according to the first embodiment, the throughput can be doubled to 10 times, and the residual hydrogen due to the ligand can be reduced. It turned out that it can reduce to 1/10-1/100.

次に、本実施の形態による高誘電体膜の形成方法を、アルミナ膜の成膜方法に適用した実施例１と、ハフニア膜の成膜方法に適用した実施例２について説明する。 Next, Example 1 in which the method for forming a high dielectric film according to the present embodiment is applied to a method for forming an alumina film and Example 2 in which the method for forming a hafnia film is applied will be described.

［実施例１］
先ず、トリメチルアルミニウムを金属錯体原料としてアルミナ（Ａｌ_２Ｏ_３）膜を成膜する方法について説明する。
基板３温度は３００℃−４００℃、成膜室１の圧力は１００ｍＴｏｒｒ−３００ｍＴｏｒｒとした。パージには、高温不活性ガスとして４００℃の窒素ガスを用いた。
窒素をキャリアガスとしてトリメチルアンモニウムを０．５秒−１秒間供給した後、高温窒素ガスによるパージを２秒間行った。次に、窒素をキャリアガスとして水（水蒸気）を１秒間供給した後、高温窒素ガスによるパージを３秒間行った。これを１サイクルとして、必要なサイクルだけ繰り返して、アルミナ膜を成膜した。
得られたアルミナ膜に含まれる残留水素量を２次イオン質量分析法により調べた。その結果、従来のトリメチルアルミニウムと水とを交互に供給する方法では２×１０^２１ａｔｏｍｓ／ｃｍ^３であった残留水素量を、１×１０^２０ａｔｏｍｓ／ｃｍ^３に低減することができた。 [Example 1]
First, a method for forming an alumina (Al ₂ O ₃ ) film using trimethylaluminum as a metal complex raw material will be described.
The substrate 3 temperature was 300 ° C.-400 ° C., and the pressure in the film forming chamber 1 was 100 mTorr-300 mTorr. For purging, nitrogen gas at 400 ° C. was used as a high-temperature inert gas.
Trimethylammonium was supplied for 0.5 seconds to 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 2 seconds. Next, water (water vapor) was supplied for 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 3 seconds. This was defined as one cycle, and the alumina film was formed by repeating only the necessary cycles.
The amount of residual hydrogen contained in the obtained alumina membrane was examined by secondary ion mass spectrometry. As a result, the residual hydrogen amount, which was 2 × 10 ²¹ atoms / cm ³ in the conventional method of alternately supplying trimethylaluminum and water, could be reduced to 1 × 10 ²⁰ atoms / cm ³ .

［実施例２］
次に、四塩化ハフニウムを金属錯体原料としてハフニア（ＨｆＯ_２）膜を成膜する方法について説明する。
基板３温度は３００℃、成膜室１の圧力は１００ｍＴｏｒｒ−３００ｍＴｏｒｒとした。パージには、高温不活性ガスとして３５０℃の窒素ガスを用いた。
シリコン基板を過酸化水素水とフッ酸の混合溶液を用いて洗浄した後、下地膜としてシリコン酸窒化膜（ＳｉＯＮ膜）を０．７ｎｍの膜厚で形成した。
次いで、窒素ガスをキャリアガスとして四塩化ハフニウムを１秒−２秒間供給した後、高温窒素ガスによるパージを２秒間行った。続いて、窒素ガスをキャリアガスとして水（水蒸気）を１秒間供給した後、高温窒素ガスによるパージを７秒−１０秒間行った。これを１サイクルとして、必要なサイクルだけ繰り返して、ハフニア膜を成膜した。
得られたハフニア膜に含まれる残留水素量を２次イオン質量分析法により調べた。その結果、従来の四塩化ハフニウムと水とを交互に供給する方法では２×１０^２０ａｔｏｍｓ／ｃｍであった残留水素量を、２×１０^１９ａｔｏｍｓ／ｃｍ^３に低減することができた。 [Example 2]
Next, a method of forming a hafnia (HfO ₂ ) film using hafnium tetrachloride as a metal complex raw material will be described.
The substrate 3 temperature was 300 ° C., and the pressure in the film forming chamber 1 was 100 mTorr-300 mTorr. For purging, nitrogen gas at 350 ° C. was used as a high-temperature inert gas.
After the silicon substrate was cleaned using a mixed solution of hydrogen peroxide and hydrofluoric acid, a silicon oxynitride film (SiON film) was formed to a thickness of 0.7 nm as a base film.
Next, hafnium tetrachloride was supplied for 1 second to 2 seconds using nitrogen gas as a carrier gas, and then purged with high temperature nitrogen gas for 2 seconds. Subsequently, after supplying water (water vapor) for 1 second using nitrogen gas as a carrier gas, purging with high-temperature nitrogen gas was performed for 7 seconds to 10 seconds. This was defined as one cycle, and only a necessary cycle was repeated to form a hafnia film.
The amount of residual hydrogen contained in the obtained hafnia film was examined by secondary ion mass spectrometry. As a result, the amount of residual hydrogen, which was 2 × 10 ²⁰ atoms / cm ³ in the conventional method of alternately supplying hafnium tetrachloride and water, could be reduced to 2 × 10 ¹⁹ atoms / cm ³ .

なお、ハフニア膜の金属錯体原料として、上記四塩化ハフニウム以外に、原子層ＣＶＤが可能な金属錯体であれば使用可能である。例えば、テトラキス・ダイ・エチルアミノハフニウム（Ｈｆ（ＮＥｔ_２）_４）、テトラキス・ダイ・メチルアミノハフニウム（Ｈｆ（ＮＭｅ_２）_４）、テトラキス・メチルエチルアミノハフニウム（Ｈｆ（ＥｔＮＭｅ）_４）等を用いることができる。これらの金属錯体原料は、配位子の分子量が大きく、立体障害による未結合手が残りやすいため、四塩化ハフニウムの場合より更に有効である。
また、酸化性ガス（「酸化剤」ともいう。）としては水に限らず、オゾンや酸素ラジカル等の活性酸素を用いることができる（後述する実施の形態２についても同様）。
また、高誘電体膜としては、アルミナ膜やハフニア膜に限らず、ジルコニア（ＺｒＯ_２）、酸化ランタン（Ｌａ_２Ｏ_３）、酸化プラセオヂウム（Ｐｒ_２Ｏ_３）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、酸化ニオブ（Ｎｂ_２Ｏ_５）、酸化チタン（ＴｉＯ_２）、酸化セリウム（ＣｅＯ_２）等の金属酸化物、それら金属酸化物の固溶体、それら金属酸化物とＳｉＯ_２との固溶体等を材料とする膜を用いることができる。 In addition to the above hafnium tetrachloride, any metal complex capable of atomic layer CVD can be used as the metal complex raw material for the hafnia film. For example, tetrakis-die-ethylaminohafnium (Hf (NEt ₂ ) ₄ ), tetrakis-die-methylaminohafnium (Hf (NMe ₂ ) ₄ ), tetrakis-methylethylaminohafnium (Hf (EtNMe) ₄ ), etc. are used. be able to. These metal complex raw materials are more effective than hafnium tetrachloride because the molecular weight of the ligand is large and dangling bonds due to steric hindrance tend to remain.
The oxidizing gas (also referred to as “oxidizer”) is not limited to water, and active oxygen such as ozone or oxygen radicals can be used (the same applies to Embodiment 2 described later).
Further, the high dielectric film is not limited to an alumina film or a hafnia film, but zirconia (ZrO ₂ ), lanthanum oxide (La ₂ O ₃ ), praseodymium oxide (Pr ₂ O ₃ ), yttrium oxide (Y ₂ O ₃ ). Metal oxides such as tantalum oxide (Ta ₂ O ₅ ), niobium oxide (Nb ₂ O ₅ ), titanium oxide (TiO ₂ ), cerium oxide (CeO ₂ ), solid solutions of these metal oxides, A film made of a solid solution with SiO ₂ or the like can be used.

実施の形態２．
本発明の実施の形態２は、前述した実施の形態１の高誘電体膜の形成方法を含む半導体装置の製造方法である。
図５〜図８は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。 Embodiment 2. FIG.
The second embodiment of the present invention is a method for manufacturing a semiconductor device including the method for forming a high dielectric film of the first embodiment described above.
5 to 8 are process cross-sectional views for explaining the method of manufacturing a semiconductor device according to the second embodiment of the present invention.

先ず、図５に示すように、基板３２内に、活性領域を確定する素子分離絶縁領域３４を形成する。基板３２としては、面方位（１００）、Ｐ導電型、直径３００ｍｍの単結晶シリコンからなるシリコン基板を用いることができる。
次に、基板濃度調整用のイオン注入と引き延ばし熱処理を行い、閾値電圧調整用のイオン注入と活性化熱処理を行う。さらに、基板３２の活性領域上に、熱酸化膜３６を、例えば、１ｎｍの膜厚で形成する。 First, as shown in FIG. 5, an element isolation insulating region 34 that defines an active region is formed in a substrate 32. As the substrate 32, a silicon substrate made of single crystal silicon having a plane orientation (100), a P conductivity type, and a diameter of 300 mm can be used.
Next, ion implantation for substrate concentration adjustment and stretching heat treatment are performed, and ion implantation for threshold voltage adjustment and activation heat treatment are performed. Further, a thermal oxide film 36 is formed on the active region of the substrate 32 with a thickness of 1 nm, for example.

次に、図６に示すように、本発明の実施の形態１による原子層ＣＶＤ法により、高誘電体膜３８としてのハフニウムアルミネイト膜を、例えば、３．０ｎｍの膜厚で形成する。以下、詳細に説明する。
基板３２の温度は３００℃−４００℃、成膜室の圧力は１００ｍＴｏｒｒ−３００ｍＴｏｒｒとした。パージには、４００℃の窒素ガスを用いた。
先ず、窒素をキャリアガスとしてトリメチルアルミニウムを０．５秒間供給した後、高温窒素ガスによるパージを２秒間行った。次に、窒素をキャリアガスとして水（水蒸気）を１秒間供給した後、高温窒素ガスによるパージを２秒間行った。この反応サイクルを２回繰り返して、アルミナ膜を形成した。
次に、窒素をキャリアガスとして四塩化ハフニウムを１秒−２秒間供給した後、高温窒素ガスによるパージを２秒間行った。次に、窒素をキャリアガスとして水（水蒸気）を１秒間供給した後、高温窒素ガスによるパージを７秒間行った。この反応サイクルにより、ハフニア膜を形成した。
上述したアルミナ膜の反応サイクル２回とハフニア膜の反応サイクル１回を１サイクルとして、これを３０回繰り返すことによりハフニウムアルミネイト膜３８を３．０ｎｍの膜厚で形成した。このハフニウムアルミネイト膜３８中のハフニウム元素の比はＨｆ／（Ｈｆ＋Ａｌ）×１００＝２５％であった。 Next, as shown in FIG. 6, a hafnium aluminate film as the high dielectric film 38 is formed with a film thickness of, for example, 3.0 nm by the atomic layer CVD method according to the first embodiment of the present invention. Details will be described below.
The temperature of the substrate 32 was 300 ° C.-400 ° C., and the pressure in the film forming chamber was 100 mTorr-300 mTorr. For purging, nitrogen gas at 400 ° C. was used.
First, trimethylaluminum was supplied for 0.5 seconds using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 2 seconds. Next, water (water vapor) was supplied for 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 2 seconds. This reaction cycle was repeated twice to form an alumina film.
Next, after supplying hafnium tetrachloride with nitrogen as a carrier gas for 1 second to 2 seconds, purging with high-temperature nitrogen gas was performed for 2 seconds. Next, water (water vapor) was supplied for 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 7 seconds. A hafnia film was formed by this reaction cycle.
The above-described two alumina film reaction cycles and one hafnia film reaction cycle were taken as one cycle, and this was repeated 30 times to form a hafnium aluminate film 38 with a thickness of 3.0 nm. The hafnium element ratio in the hafnium aluminate film 38 was Hf / (Hf + Al) × 100 = 25%.

ハフニウムアルミネイト膜３８の形成後、減圧酸素雰囲気中で、１０５０℃、１秒間の熱処理を行い、ハフニウムアルミネイト膜３８を緻密化した。
次に、ハフニウムアルミネイト膜３８上にノンドープ多結晶シリコン膜４０を、例えば、１５０ｎｍ形成する。 After the hafnium aluminate film 38 was formed, heat treatment was performed at 1050 ° C. for 1 second in a reduced-pressure oxygen atmosphere to densify the hafnium aluminate film 38.
Next, a non-doped polycrystalline silicon film 40 is formed on the hafnium aluminate film 38, for example, 150 nm.

次に、図７に示すように、リソグラフィ技術とエッチング法により、ノンドープ多結晶シリコン膜４０をパターニングしてゲート電極４１を形成する。続いて、基板全面にシリコン酸化膜を形成し、異方性エッチングでエッチバックすることにより、ゲート電極４１の側壁を覆う第１サイドウォール４２を形成する。
そして、ゲート電極４１及び第１サイドウォール４２をマスクとして、基板３２内にＡｓイオンをエネルギー２ｋｅＶ、ドーズ量３×１０^１５／ｃｍ^２でイオン注入することにより、基板３２上層にＮ導電型のエクステンション領域４４を形成する。さらに、ゲート電極４１及び第１サイドウォール４２をマスクとして、基板３２内にＢイオンを上記Ａｓイオンよりも深い位置にイオン注入することにより、エクステンション領域４４の下層にＰ導電型のパンチスルー防止拡散層４６を形成する。 Next, as shown in FIG. 7, a gate electrode 41 is formed by patterning the non-doped polycrystalline silicon film 40 using a lithography technique and an etching method. Subsequently, a silicon oxide film is formed on the entire surface of the substrate, and etched back by anisotropic etching, thereby forming a first sidewall 42 that covers the sidewall of the gate electrode 41.
Then, using the gate electrode 41 and the first sidewall 42 as a mask, As ions are implanted into the substrate 32 at an energy of 2 keV and a dose of 3 × 10 ¹⁵ / cm ² , thereby extending an N conductivity type extension on the upper layer of the substrate 32. Region 44 is formed. Further, by using the gate electrode 41 and the first sidewall 42 as a mask, B ions are implanted into the substrate 32 at a position deeper than the As ions, so that a P-conductivity type punch-through prevention diffusion is formed below the extension region 44. Layer 46 is formed.

次に、図８に示すように、基板全面にシリコン酸化膜４８を、例えば、１５ｎｍの膜厚で形成し、その上にシリコン窒化膜５０を、例えば、２５ｎｍの膜厚で形成し、さらにその上にシリコン酸化膜５２を、例えば、３５ｎｍの膜厚で形成する。そして、シリコン窒化膜５０をエッチングストッパ膜としてシリコン酸化膜５２の異方性エッチングを行った後、シリコン酸化膜４８をエッチングストッパ膜としてシリコン窒化膜５０の異方性エッチングを行う。さらに、表面に露出するシリコン酸化膜４８をウェットエッチングにより除去する。これにより、第１サイドウォール４２を覆う第２サイドウォール５３が形成される。
次に、ゲート電極４１と第１及び第２サイドウォール４２，５３とをマスクとして基板３２内にイオン注入を行い、注入されたイオンを活性化させるため１０５０℃、１秒の条件で熱処理を行う。これにより、エクステンション領域４４及びパンチスルー防止拡散層４６に接続するＮ導電型のソース／ドレイン領域５４が形成される。 Next, as shown in FIG. 8, a silicon oxide film 48 is formed on the entire surface of the substrate with a film thickness of 15 nm, for example, and a silicon nitride film 50 is formed thereon with a film thickness of 25 nm, for example. A silicon oxide film 52 is formed thereon with a film thickness of 35 nm, for example. Then, after the silicon oxide film 52 is anisotropically etched using the silicon nitride film 50 as an etching stopper film, the silicon nitride film 50 is anisotropically etched using the silicon oxide film 48 as an etching stopper film. Further, the silicon oxide film 48 exposed on the surface is removed by wet etching. As a result, the second sidewall 53 covering the first sidewall 42 is formed.
Next, ion implantation is performed in the substrate 32 using the gate electrode 41 and the first and second sidewalls 42 and 53 as a mask, and heat treatment is performed at 1050 ° C. for 1 second in order to activate the implanted ions. . As a result, an N conductivity type source / drain region 54 connected to the extension region 44 and the punch through prevention diffusion layer 46 is formed.

その後、図示しないが、ニッケル膜をスパッタリング法により形成し、熱処理を行うことによって、ゲート電極４１及びソース／ドレイン領域５４の上層にニッケルシリサイド層を形成する。これにより、ゲート電極４１及びソース／ドレイン領域５４の低抵抗化を行うことができる。
さらに、所望の回路構成に従い、層間絶縁膜、コンタクト及び金属配線（Ｃｕ配線）を形成することにより、半導体装置としての電界効果トランジスタが製造される。 Thereafter, although not shown, a nickel film is formed by sputtering and heat treatment is performed to form a nickel silicide layer on the gate electrode 41 and the source / drain region 54. Thereby, the resistance of the gate electrode 41 and the source / drain region 54 can be reduced.
Furthermore, a field effect transistor as a semiconductor device is manufactured by forming an interlayer insulating film, a contact, and a metal wiring (Cu wiring) according to a desired circuit configuration.

以上説明した製造方法によって製造された半導体装置において、熱酸化膜３６とハフニウムアルミネイト膜３８とからなるゲート絶縁膜の酸化膜換算膜厚は、１．３ｎｍであった。従来の方法により成膜した同じ酸化膜換算膜厚のゲート絶縁膜を有する半導体装置と比較して、ゲートリーク電流を１／１０〜１／１００に低減することができた。また、シリコン酸化膜からなるゲート絶縁膜を有する半導体装置と比較して、８０％〜９０％のキャリア移動度が得られた。 In the semiconductor device manufactured by the manufacturing method described above, the equivalent oxide thickness of the gate insulating film formed of the thermal oxide film 36 and the hafnium aluminate film 38 was 1.3 nm. Compared with a semiconductor device having a gate insulating film with the same oxide film equivalent film thickness formed by a conventional method, the gate leakage current can be reduced to 1/10 to 1/100. In addition, carrier mobility of 80% to 90% was obtained as compared with a semiconductor device having a gate insulating film made of a silicon oxide film.

なお、本実施の形態２では、高誘電体膜３８としてハフニウムアルミネイト膜を用いたが、これに限らず、アルミナ（Ａｌ_２Ｏ_３）、ハフニア（ＨｆＯ_２）、ジルコニア（ＺｒＯ_２）、酸化ランタン（Ｌａ_２Ｏ_３）、酸化プラセオヂウム（Ｐｒ_２Ｏ_３）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、酸化ニオブ（Ｎｂ_２Ｏ_５）、酸化チタン（ＴｉＯ_２）、酸化セリウム（ＣｅＯ_２）等の金属酸化物、それら金属酸化物の固溶体、それら金属酸化物とＳｉＯ_２との固溶体等を材料とする膜を用いることができる。
また、本実施の形態２では、ｎ型電界効果トランジスタについて説明したが、ｐ型電界効果トランジスタについても同様の製造工程を用いて製造することができる。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することができる。 In the second embodiment, a hafnium aluminate film is used as the high dielectric film 38. However, the present invention is not limited to this, and alumina (Al ₂ O ₃ ), hafnia (HfO ₂ ), zirconia (ZrO ₂ ), oxidation, etc. Lanthanum (La ₂ O ₃ ), praseodymium oxide (Pr ₂ O ₃ ), yttrium oxide (Y ₂ O ₃ ), tantalum oxide (Ta ₂ O ₅ ), niobium oxide (Nb ₂ O ₅ ), titanium oxide (TiO ₂ ) A film made of a metal oxide such as cerium oxide (CeO ₂ ), a solid solution of the metal oxide, a solid solution of the metal oxide and SiO ₂ , or the like can be used.
In the second embodiment, an n-type field effect transistor has been described. However, a p-type field effect transistor can also be manufactured using the same manufacturing process.
In addition, the present invention can be implemented with various modifications without departing from the scope of the invention.

本実施の形態１による半導体製造装置としての原子層ＣＶＤ装置を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the atomic layer CVD apparatus as a semiconductor manufacturing apparatus by this Embodiment 1. FIG. 本実施の形態１による高誘電体膜の形成方法を説明するためのフローチャートである。4 is a flowchart for explaining a method of forming a high dielectric film according to the first embodiment. 本実施の形態１による高誘電体膜の形成方法を説明するための工程断面図である（その１）。It is process sectional drawing for demonstrating the formation method of the high dielectric material film by this Embodiment 1 (the 1). 本実施の形態１による高誘電体膜の形成方法を説明するための工程断面図である（その２）。It is process sectional drawing for demonstrating the formation method of the high dielectric material film by this Embodiment 1 (the 2). 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その１）。It is process sectional drawing for demonstrating the manufacturing method of the semiconductor device by Embodiment 2 of this invention (the 1). 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その２）。It is process sectional drawing for demonstrating the manufacturing method of the semiconductor device by Embodiment 2 of this invention (the 2). 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その３）。It is process sectional drawing for demonstrating the manufacturing method of the semiconductor device by Embodiment 2 of this invention (the 3). 本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である（その４）。It is process sectional drawing for demonstrating the manufacturing method of the semiconductor device by Embodiment 2 of this invention (the 4).

符号の説明Explanation of symbols

１成膜室
２ヒータ
３ウェハ
４シャワーヘッド
５ゲートバルブ
６コンダクタンスバルブ
７ポンプ
８熱交換器
９ハロゲンランプ
１０ａ，１０ｂ，１０ｃバルブ
１１ａ，１１ｂ，１１ｃマスフローコントローラ
１２原料容器（金属錯体用）
１３原料容器（水用）
１４パージ用不活性ガス供給ライン
１５金属錯体ガス供給ライン
１６酸化性ガス供給ライン（水供給ライン）
１７，１８バルブ
３２基板
３４素子分離絶縁領域
３６熱酸化膜
３８高誘電体膜（ハフニウムアルミネイト膜）
４０ノンドープ多結晶シリコン膜
４１ゲート電極
４２第１サイドウォール
４４エクステンション領域
４６パンチスルー防止拡散層
４８シリコン酸化膜
５０シリコン窒化膜
５２シリコン酸化膜
５３第２サイドウォール
５４ソース／ドレイン領域 DESCRIPTION OF SYMBOLS 1 Deposition chamber 2 Heater 3 Wafer 4 Shower head 5 Gate valve 6 Conductance valve 7 Pump 8 Heat exchanger 9 Halogen lamp 10a, 10b, 10c Valve 11a, 11b, 11c Mass flow controller 12 Raw material container (for metal complex)
13 Raw material container (for water)
14 Purge inert gas supply line 15 Metal complex gas supply line 16 Oxidizing gas supply line (water supply line)
17, 18 Valve 32 Substrate 34 Element isolation insulating region 36 Thermal oxide film 38 High dielectric film (hafnium aluminate film)
40 Non-doped polycrystalline silicon film 41 Gate electrode 42 First sidewall 44 Extension region 46 Punch-through prevention diffusion layer 48 Silicon oxide film 50 Silicon nitride film 52 Silicon oxide film 53 Second sidewall 54 Source / drain region

Claims

逐次反応の繰り返しにより基板上に高誘電体膜を形成する方法であって、
前記逐次反応は、金属原料ガスを前記基板の表面に供給して、該表面に金属原子層を吸着させる工程と、
余剰の金属原料ガスと副生成物とを除去する工程と、
酸化性ガスを用いて前記金属原子層を酸化する工程と、
余剰の酸化性ガスと副生成物とを除去する工程とを含み、
前記逐次反応を行う間、基板温度以上の温度の不活性ガスをパージガスとして前記基板の表面に供給し、
前記基板温度が１５０℃−４００℃であり、前記不活性ガスの温度が３５０℃−５００℃であることを特徴とする高誘電体膜の形成方法。 A method of forming a high dielectric film on a substrate by repeating sequential reactions,
The sequential reaction includes a step of supplying a metal source gas to the surface of the substrate and adsorbing a metal atomic layer on the surface;
Removing excess metal source gas and by-products;
Oxidizing the metal atomic layer using an oxidizing gas;
Removing excess oxidizing gas and by-products,
During the sequential reaction, an inert gas having a temperature equal to or higher than the substrate temperature is supplied as a purge gas to the surface of the substrate .
The method for forming a high dielectric film, wherein the substrate temperature is 150 ° C.-400 ° C., and the temperature of the inert gas is 350 ° C.-500 ° C.

請求項１に記載の高誘電体膜の形成方法において、 The method for forming a high dielectric film according to claim 1,
前記金属原料ガスが、アルミニウム、ハフニウム、ジルコニウム、チタン、イットリウム、ランタノイド系金属元素、タンタル及びニオブの少なくとも何れかを含有する金属錯体を含むことを特徴とする高誘電体膜の形成方法。 A method for forming a high dielectric film, wherein the metal source gas contains a metal complex containing at least one of aluminum, hafnium, zirconium, titanium, yttrium, a lanthanoid metal element, tantalum and niobium.

請求項１又は２に記載の高誘電体膜の形成方法において、 The method for forming a high dielectric film according to claim 1 or 2,
前記酸化性ガスが、水蒸気、オゾン、又は、酸素ラジカルを含むことを特徴とする高誘電体膜の形成方法。 The method for forming a high dielectric film, wherein the oxidizing gas contains water vapor, ozone, or oxygen radicals.

基板上に、請求項１から３の何れかに記載の高誘電体膜の形成方法を用いて高誘電体膜を形成する工程と、  Forming a high dielectric film on the substrate using the method of forming a high dielectric film according to claim 1;
前記高誘電体膜上にゲート電極を形成する工程と、  Forming a gate electrode on the high dielectric film;
前記ゲート電極をマスクとして前記基板内に不純物を注入して、前記基板の上層に不純物拡散層を形成する工程と、  Implanting impurities into the substrate using the gate electrode as a mask to form an impurity diffusion layer on the substrate;
を含むことを特徴とする半導体装置の製造方法。  A method for manufacturing a semiconductor device, comprising:

逐次反応の繰り返しにより基板上に高誘電体膜を形成する半導体製造装置であって、  A semiconductor manufacturing apparatus that forms a high dielectric film on a substrate by repeating sequential reactions,
処理室内に前記基板を保持すると共に、該基板を１５０℃−４００℃に加熱するヒータと、  A heater for holding the substrate in a processing chamber and heating the substrate to 150 ° C. to 400 ° C .;
前記処理室に金属原料ガスを供給する金属原料ガス供給ラインと、  A metal source gas supply line for supplying a metal source gas to the processing chamber;
前記処理室に酸化性ガスを供給する酸化性ガス供給ラインと、  An oxidizing gas supply line for supplying an oxidizing gas to the processing chamber;
前記処理室に基板温度以上の温度３５０℃−５００℃のパージ用不活性ガスを供給するパージ用不活性ガス供給ラインとを備え、  A purge inert gas supply line for supplying a purge inert gas having a temperature of 350 ° C. to 500 ° C. above the substrate temperature to the processing chamber;
前記原料ガス供給ラインと、前記酸化性ガス供給ラインと、前記パージ用不活性ガス供給ラインとが相互に独立していることを特徴とする半導体製造装置。  The semiconductor manufacturing apparatus, wherein the source gas supply line, the oxidizing gas supply line, and the purge inert gas supply line are independent of each other.

請求項５に記載の半導体製造装置において、 The semiconductor manufacturing apparatus according to claim 5,
前記パージ用不活性ガス供給ラインの前記処理室直前に、不活性ガスを基板温度以上に加熱する加熱機構を備えたことを特徴とする半導体製造装置。 A semiconductor manufacturing apparatus comprising a heating mechanism for heating an inert gas to a substrate temperature or more immediately before the processing chamber of the purge inert gas supply line.