JP4194594B2 - High frequency superimposing method and optical disk apparatus using the same - Google Patents

Description

この発明は、光ディスク装置において記録時に半導体レーザの駆動電流に高周波成分を
重畳して光ディスクに情報を記録する高周波重畳方法およびこれを用いた光ディスク装置
に関する。 The present invention relates to a high frequency superimposing method for recording information on an optical disk by superimposing a high frequency component on a drive current of a semiconductor laser during recording in the optical disk apparatus, and an optical disk apparatus using the same.

記録型光ディスクには、一回のみ書き込みが可能なライトワンス型光ディスク（CD-R、
DVD-Rなど）と複数回書換えが可能なリライタブル型光ディスク（CD-RW、DVD-RWなど）が
ある。 For recordable optical discs, write-once optical discs that can be written only once (CD-R,
DVD-R) and rewritable optical discs (CD-RW, DVD-RW, etc.) that can be rewritten multiple times.

光ディスク装置のデータ記録時の動作としては、データ記録の開始にあたり、まず、所
望のディスク上のトラック(グルーブ)上に光ヘッドを位置付けし、所望の位置（接線方向
位置）から記録を開始する必要がある。この位置付けは予めディスク上に形成されている
アドレス情報を読み取ることにより行う必要がある。また、再生専用のディスク（CD-ROM
やDVD-ROM）と再生互換を図るため、ユーザデータにディスク上記録位置に対応するアド
レス情報を付加してディスクに記録する。 As an operation at the time of data recording of the optical disk apparatus, first of all, it is necessary to position the optical head on a track (groove) on a desired disk and start recording from a desired position (tangential direction position). There is. This positioning needs to be performed by reading address information previously formed on the disk. Also, playback-only discs (CD-ROM
In addition, address information corresponding to the recording position on the disk is added to the user data and recorded on the disk in order to be compatible with reproduction with a DVD-ROM).

ディスク上のアドレス情報は、CD-R, CD-RWの場合、グルーブを半径方向に微少量蛇行
（以下これをWobbleと称し、この再生信号をWobble信号と称す）させその周波数を変調す
ることによりフレーム単位（x1倍速再生で1/75秒に相当）で形成されている。また、DVD-
R,DVD-RWの場合はグルーブを半径方向に微少量蛇行させているが周波数変調せずにLPP(La
nd Pre Pit)と呼ばれる微***を上記蛇行の特定位置に配置し、このPitの有り無しでアド
レス情報を形成している。 In the case of CD-R and CD-RW, the address information on the disc is obtained by modulating the frequency by making the groove meander in a small amount in the radial direction (hereinafter referred to as Wobble, this playback signal is referred to as Wobble signal). It is formed in frame units (equivalent to 1/75 second in x1 speed playback). DVD-
In the case of R and DVD-RW, the groove is meandered in a small amount in the radial direction, but LPP (La
nd Pre Pit) is arranged at a specific position of the meandering, and address information is formed with or without this Pit.

ディスク上の位置を正確に認識し情報の記録を行うため、記録中においてもWobbleを精
度良く読み出す（アドレス情報を認識する）必要がある。ところが、半導体レーザはディ
スクからの反射光の影響を受けて半導体内部の共振状態が変化しその光出力が変化する。
いわゆる戻り光によりノイズを発生する。特に高出力の発生が可能な半導体レーザは、再
生専用の低出力の半導体レーザより戻り光の影響を受けやすくノイズを発生しやすい（高
出力の半導体レーザは高出力を得るためレーザ端面の反射率を低くし、外部に高出力を発
生しやすいようにしている。このため戻り光もこの端面を介してレーザ内部の共振部に入
りやすくなり、共振状態が変化して結果的にノイズが発生しやすくなってしまう）。 In order to accurately recognize the position on the disk and record information, it is necessary to read Wobble accurately (recognize address information) even during recording. However, the semiconductor laser is affected by the reflected light from the disk, so that the resonance state inside the semiconductor changes and its light output changes.
Noise is generated by so-called return light. In particular, a semiconductor laser capable of generating a high output is more susceptible to return light than a read-only low-power semiconductor laser, and is more likely to generate noise. Therefore, it is easy to generate high output externally, so return light also easily enters the resonance part inside the laser through this end face, and the resonance state changes, resulting in noise. It will be easier).

このような半導体レーザのノイズ低減方法としては、半導体レーザの駆動電流に高周波
成分を重畳させる高周波重畳方法がとられている。例えば、特開2000-149302号公報には
、再生動作時における半導体レーザ駆動電流に高周波信号を重畳させるとともに、記録動
作時にもスペース時(消去時)とマーク形成時とで最適な周波数および／または振幅の高周
波信号の重畳を共通の高周波重畳回路を用いて行うことが開示されている。また、特開20
00-163782号公報には、半導体レーザ駆動電流に高周波成分を重畳し、高周波成分の振幅
またはデューティを記録媒体に対する再生時と記録時とで変更するとともに、記録時は記
録媒体上に記録する情報の種類(マークかスペースか)に応じて高周波成分の重畳の動作と
停止を制御することが開示されている。 As a method for reducing the noise of such a semiconductor laser, a high frequency superimposing method is employed in which a high frequency component is superimposed on the driving current of the semiconductor laser. For example, in Japanese Patent Laid-Open No. 2000-149302, a high-frequency signal is superimposed on a semiconductor laser driving current at the time of reproduction operation, and an optimum frequency and / or at the time of space (erasing) and mark formation also at the time of recording operation. It is disclosed that superposition of a high-frequency signal having an amplitude is performed using a common high-frequency superposition circuit. JP 20
No. 00-163782 discloses that a high-frequency component is superimposed on a semiconductor laser drive current, and the amplitude or duty of the high-frequency component is changed between reproduction and recording on the recording medium, and information recorded on the recording medium at the time of recording It is disclosed to control the operation and stop of superposition of high frequency components according to the type (mark or space).

上述したように、従来は半導体レーザ駆動電流に高周波成分を重畳することで、戻り光
によるノイズを低減している。 As described above, conventionally, noise due to return light is reduced by superimposing a high-frequency component on the semiconductor laser drive current.

しかし、高周波成分を重畳した半導体レーザ駆動電流を基礎に記録電流を供給すると、
高周波成分の影響により、記録電流の立ち上がりエッジ位置または立下りエッジ位置が変
動し、その結果、マークの始端エッジ位置または終端エッジ位置が変動するという問題が
あった。この問題は、記録型光ディスクの高密度化に伴うピットの微小化、または、記録
速度の高速化により、大きな問題となる。 However, when a recording current is supplied based on a semiconductor laser driving current superimposed with a high frequency component,
There is a problem that the rising edge position or the falling edge position of the recording current fluctuates due to the influence of the high frequency component, and as a result, the start edge position or the end edge position of the mark fluctuates. This problem becomes a serious problem due to the pit miniaturization accompanying the increase in the density of the recordable optical disk or the increase in recording speed.

そこで、本願は、高周波成分の重畳することで戻り光によるノイズを低減する方法を用
いた光ディスク装置において、データ記録の際には高周波成分の影響を少なくできる記録
方法／光ディスク装置を提供することを目的とする。 Accordingly, the present application provides an optical disc apparatus using a method for reducing noise caused by return light by superimposing high-frequency components, and provides a recording method / optical disc apparatus that can reduce the influence of high-frequency components during data recording. Objective.

前述の課題は、以下の手段により解決することができる。
（１）光ディスク上にマーク及びスペースを形成し、情報を記録する光ディスク装置であって、レーザ光を照射するレーザダイオードと、前記レーザダイオードを駆動するレーザダイオード駆動部と、前記レーザダイオード駆動部を制御する制御部とを備え、前記制御部は、スペース形成期間中に前記レーザダイオード駆動部が高周波重畳した駆動電流を前記レーザダイオードに供給するように制御し、また、マーク形成期間からスペース形成期間へ変化するタイミングに対して所定期間後に前記供給を開始するように制御することを特徴とする光ディスク装置。
（２）光ディスク上にマーク及びスペースを形成し、情報を記録する光ディスク装置であって、レーザ光を照射するレーザダイオードと、高周波電流を出力する高周波電流出力手段と直流電流を出力する直流電流出力手段とを有するレーザダイオード駆動部であって前記レーザダイオードを駆動するレーザダイオード駆動部と、前記レーザダイオードの出力パワーを検出するフロントモニタと、前記フロントモニタの出力電流を電圧に変換する第１の電流・電圧変換回路と、前記光ディスクからの反射光を検出するディスク反射光検出素子と、前記ディスク反射光検出素子の出力電流を電圧に変換する第２の電流・電圧変換回路と、前記レーザダイオード駆動部を制御する制御部と、前記レーザ駆動部と前記制御部を接続するフレキシブルケーブルと、を有し、前記制御部は、スペース形成期間中に前記レーザダイオード駆動部が高周波重畳した駆動電流を前記レーザダイオードに供給するように制御し、また、マーク形成期間からスペース形成期間へ変化するタイミングに対して所定期間後に前記供給を開始するように制御することを特徴とする光ディスク装置。
The aforementioned problem can be solved by the following means.
(1) An optical disk apparatus for recording information by forming marks and spaces on an optical disk, comprising: a laser diode for irradiating a laser beam; a laser diode driver for driving the laser diode; and the laser diode driver And a control unit that controls the laser diode drive unit to supply a driving current superimposed on a high frequency to the laser diode during the space formation period, and from the mark formation period to the space formation period. An optical disc apparatus, wherein the supply is controlled to start after a predetermined period with respect to the timing of changing to.
(2) An optical disk apparatus for recording information by forming marks and spaces on an optical disk, and a laser diode for irradiating laser light, a high frequency current output means for outputting a high frequency current, and a direct current output for outputting a direct current A laser diode driving unit that drives the laser diode, a front monitor that detects an output power of the laser diode, and a first that converts an output current of the front monitor into a voltage. A current / voltage conversion circuit; a disk reflection light detection element for detecting reflected light from the optical disk; a second current / voltage conversion circuit for converting an output current of the disk reflection light detection element into a voltage; and the laser diode. A control unit that controls the drive unit, and a flexible cable that connects the laser drive unit and the control unit. The control unit controls the laser diode driving unit to supply a driving current superimposed at a high frequency to the laser diode during the space formation period, and from the mark formation period to the space formation period. An optical disc apparatus, wherein the supply is controlled to start after a predetermined period with respect to the changing timing.

以上説明したように、本発明によれば、高周波成分の重畳によるマーク始端および終端
のディスク上における位置の変動を避けることができる。この結果、高速記録におけるジ
ッタ劣化を防止することが可能となる。 As described above, according to the present invention, it is possible to avoid fluctuations in the position of the mark start and end marks on the disk due to the superposition of high frequency components. As a result, it is possible to prevent jitter degradation in high-speed recording.

以下、従来技術を用いて記録型光ディスクの記録速度の高速化を進めると、マーク始端
エッジ位置または終端エッジ位置の変動が大きな問題となる原因を考察する。 In the following, the cause of the large fluctuation of the mark start edge position or the end edge position will be considered when the recording speed of the recordable optical disk is increased using the conventional technique.

ディスクへの情報の記録は、情報(data)をEFM変調や8-16変調などのように２値化され
た変調信号をもとに記録する。２値のうち一方をピット(マーク)、他方をランド（スペー
ス）に対応させて上記のようにディスク上にピット(マーク)を形成して行う。ピット（マ
ーク）およびランド(スペース)の長さは記録基準クロック(以後chCLKとも呼ぶ)の周期Tw
を単位にし、その最短長はEFM変調や8-16変調の場合３Twである。この記録すべき変調信
号（以後NRZ信号とも称す）に対応して、ディスク上に対応した長さのピット(マーク)を
形成する必要がある。 Information is recorded on the disc on the basis of a modulated signal obtained by binarizing information (data) such as EFM modulation or 8-16 modulation. One of the binary values corresponds to a pit (mark) and the other corresponds to a land (space), and pits (marks) are formed on the disc as described above. The length of the pit (mark) and land (space) is the period Tw of the recording reference clock (hereinafter also referred to as chCLK).
The shortest length is 3 Tw for EFM modulation and 8-16 modulation. Corresponding to the modulation signal to be recorded (hereinafter also referred to as NRZ signal), it is necessary to form pits (marks) having a corresponding length on the disc.

しかし、上記の変調信号でレーザを照射した場合、レーザ光のディスク面でのスポット
サイズが上記の最短マーク長(3Tw)と同等なサイズであること、および前述したように、
ライトワンス型ディスクもリライタブル型ディスクもレーザ光の照射による記録層の熱変
化を利用したもので、記録層自身が蓄熱および熱拡散特性等を有していることによりディ
スク上のピット（マーク）長およびピット（マーク）の始端エッジ位置および終端エッジ
位置が所望の長さおよび位置とは異なるものになる。この結果再生時にジッタとなり再生
エラーレートの増加をまねいてしまう。 However, when the laser is irradiated with the modulation signal, the spot size on the disk surface of the laser light is the same size as the shortest mark length (3Tw), and as described above,
Both write-once discs and rewritable discs use thermal changes in the recording layer due to laser irradiation. The recording layer itself has heat storage and thermal diffusion characteristics, etc., so the pit (mark) length on the disc In addition, the start edge position and the end edge position of the pit (mark) are different from the desired length and position. As a result, jitter occurs during reproduction, which increases the reproduction error rate.

これに対応するため、従来技術では、いわゆるライト・ストラテジーと呼ばれる記録時
の記録補正が行われている。具体的には、所望のマーク始端エッジ位置および終端エッジ
位置が得られるように、マーク形成のレーザ光照射開始タイミングおよびマーク形成のレ
ーザ照射終了タイミングをマーク長に依存して変えている。また、ランド(スペース)期間
の熱的影響も考慮し、先行スペース長と記録マーク長の組合せでマーク形成のレーザ光照
射開始タイミングを補正し、記録マーク長と後続するスペース長の組合せでマーク形成の
レーザ光照射終了タイミングを補正するライトストラテジなども採用されている。これら
のタイミングの補正（エッジ補正）は記録基準クロックの周期Twの1/20 〜 1/30を単位と
して行われている。 In order to cope with this, recording correction at the time of recording, which is called a write strategy, is performed in the prior art. Specifically, the mark formation laser beam irradiation start timing and the mark formation laser irradiation end timing are changed depending on the mark length so that desired mark start edge position and end edge position can be obtained. Also, considering the thermal effect of the land (space) period, the laser beam irradiation start timing for mark formation is corrected by the combination of the preceding space length and the recording mark length, and the mark is formed by the combination of the recording mark length and the subsequent space length. A light strategy for correcting the laser beam irradiation end timing is also employed. These timing corrections (edge correction) are performed in units of 1/20 to 1/30 of the recording reference clock cycle Tw.

ここで、CD-Rの場合でみると、数年前までは１〜４倍速の記録速度であったものが、現
時点では１０〜１６倍速の記録速度であり、今後は２４〜３２倍速の記録速度と、さらな
る高速化が図られていくと思われる。また、DVDの場合も現状１〜２倍速であるが、今後
４〜８倍速と高速化していくと予想される。これらの、記録基準クロックの周波数fchCLK
k(周期Tw)は、CD x10倍速でfchCLK=43.218MHz(Tw=23ns), x32倍速で138.3MHz(7.2ns), D
VD x1倍速でfchCLK=26.16MHz(38.2ns)、x4倍速で104.6MHz(9.6ns)、さらにx8倍速で209.3
MHz(4.8ns)となる。このような記録速度の場合、いわゆるライトストラテジによる記録パ
ルスのエッジ補正の１ステップ時間(Tw/20の場合)は、CD x10倍速で1.2ns、CDx32倍速で0
.36ns、DVDx1倍速で1.9ns、DVDx4倍速で0.48ns、DVDx8倍速で0.24nsとなる。このように
、高速化が進み、記録パルスのエッジ補正の１ステップ時間が短くなると、今まで低速記
録では問題にならなかった記録パルスエッジの変動は無視できなくなってくる。 Here, in the case of CD-R, what was a recording speed of 1 to 4 times speed until several years ago is a recording speed of 10 to 16 times at the present time, and recording of 24 to 32 times speed in the future. It seems that speed and speed will be further increased. In the case of DVD, the current speed is 1 to 2 times, but it is expected that the speed will be increased to 4 to 8 times in the future. These recording reference clock frequencies fchCLK
k (period Tw) is fchCLK = 43.218MHz (Tw = 23ns) at CD x10 speed, 138.3MHz (7.2ns) at x32 speed, D
VD x1x fchCLK = 26.16MHz (38.2ns), x4x 104.6MHz (9.6ns), and x8x 209.3
MHz (4.8 ns). In such a recording speed, one step time (in the case of Tw / 20) of edge correction of a recording pulse by a so-called write strategy is 1.2 ns at CD x10 times and 0 at CDx32 times speed.
.36ns, 1.9ns at 1x DVDx, 0.48ns at 4x DVDx, 0.24ns at 8x DVDx. As described above, when the speed is increased and the one-step time for correcting the edge of the recording pulse is shortened, the fluctuation of the recording pulse edge that has not been a problem in the low-speed recording until now can no longer be ignored.

記録パルスのエッジ変動要因の１つは、記録中に重畳する高周波成分の影響である。こ
の高周波成分による影響は次の３つがある。
1)半導体レーザを駆動する記録電流のエッジ変動
2)半導体レーザの発振遅延による記録用光パルスのエッジ変動
3)高周波重畳による光パルスと記録用光パルスの時間間隔変動によるマーク始端部の供給
光エネルギーの変動
これらはいずれも、高周波成分の最適周波数と記録基準クロック周波数の違いからくる
もので、マーク形成用の記録電流のエッジ位置に対して高周波成分の位相が変動すること
により発生するものである。 One of the edge fluctuation factors of the recording pulse is an influence of a high-frequency component superimposed during recording. This high frequency component has the following three effects.
1) Edge fluctuation of recording current for driving semiconductor laser
2) Edge fluctuation of recording optical pulse due to oscillation delay of semiconductor laser
3) Fluctuation in the light energy supplied to the mark start edge due to fluctuations in the time interval between the optical pulse and the recording optical pulse due to high-frequency superposition. This occurs when the phase of the high frequency component fluctuates with respect to the edge position of the recording current.

図１に、上記１）半導体レーザを駆動する記録電流のエッジ変動の様子を示している。
この例では高周波成分を交流的ではなく、直流的に加算した例を示している。図１の(a)
は、高周波成分を重畳しない場合の半導体レーザ駆動電流を示している。図中の点Pで駆
動電流が変化し、マーク記録のために電流を増加させている（この点Pを記録電流の立ち
上がりエッジとも称す）。これに対して図１の(b)と(c)に高周波成分を重畳した場合の記
録電流の変化を示している。この図は多重露光による写真であり、高周波成分とマーク記
録電流のエッジ(点P)との位相変化によって電流波形が幅をもっている。 (b)は点Pにお
いて高周波成分の値が最少のケース(最少となる頻度が高かったケース)で、(c)は点Pにお
いて最大のケース(最大となる頻度が高かったケース)である。(b)と(c)の比較でも明らか
なように、点Pにおける高周波成分の位相変化によって高周波成分重畳後の電流波形の立
ち上がりエッジ位置が変動している。(b)と(c)の比較ではエッジ位置変動は、約1ns pp(p
eak to peak)であり先に述べたライトストラテジでのエッジ補正の1ステップ時間(CDx32
で0.36ns, DVDx8で0.24ns)以上の大きな変動量となっている。この変動量は高周波成分の
振幅が大きいほど、また高周波成分の周波数が低いほど大きくなってくる。この図ではマ
ーク記録の開始時点を説明したが終了時点でも同様な変動が発生する。 FIG. 1 shows the state of edge fluctuation of the recording current for driving the above 1) semiconductor laser.
In this example, high-frequency components are added in a DC manner rather than in an alternating manner. Fig. 1 (a)
Indicates the semiconductor laser drive current when no high frequency component is superimposed. The drive current changes at a point P in the figure, and the current is increased for mark recording (this point P is also referred to as the rising edge of the recording current). On the other hand, the change of the recording current when the high frequency component is superimposed on (b) and (c) of FIG. 1 is shown. This figure is a photograph by multiple exposure, and the current waveform has a width due to the phase change between the high-frequency component and the edge (point P) of the mark recording current. (b) is the case where the value of the high-frequency component is the smallest at the point P (the case where the frequency of the minimum is high), and (c) is the maximum case (the case where the frequency of the maximum is high) at the point P. As is clear from the comparison between (b) and (c), the rising edge position of the current waveform after the high-frequency component superposition varies due to the phase change of the high-frequency component at point P. In comparison between (b) and (c), the edge position variation is about 1 ns pp (p
eak to peak) and one step time (CDx32) for edge correction in the write strategy described above
(0.36 ns for DVDx8 and 0.24 ns for DVDx8). The amount of fluctuation increases as the amplitude of the high frequency component increases and as the frequency of the high frequency component decreases. In this figure, the start point of mark recording has been described, but similar fluctuations occur at the end point.

半導体レーザの発振遅延による記録用光パルスのエッジ変動（上記２）および３））を
図２を用いて説明する。ここではCD-RやDVD-Rのスペースからマーク形成に変化するとき
の半導体レーザ駆動電流と光出力の関係を示している。また、高周波成分は交流的に重畳
した場合で示している。（a）は点P（マーク形成用記録電流の立ち上がりエッジ位置）で
高周波成分が負側からゼロに戻る位相のケースで、(b)は点Pで高周波成分が正側からゼロ
に戻る位相のケースを示している。ともに点P以降(マーク形成区間)では高周波成分の重
畳を停止した場合である。 The edge fluctuations (2) and (3)) of the recording optical pulse due to the oscillation delay of the semiconductor laser will be described with reference to FIG. Here, the relationship between the semiconductor laser drive current and the optical output when changing from the space of CD-R or DVD-R to mark formation is shown. Moreover, the high frequency component is shown in the case of being superimposed in an alternating manner. (A) is the case where the high frequency component returns from the negative side to zero at point P (the rising edge position of the mark forming recording current), and (b) is the phase where the high frequency component returns from the positive side to zero at point P. Shows the case. In both cases, the superposition of high-frequency components is stopped after point P (mark formation section).

次に、点P以前(Space区間)の動作（高周波重畳による狭光パルス列）について説明する
。CD-RやDVD-Rでの点P以前のSpace（Land）区間では、前述のwobble信号やアドレス情報
の再生およびサーボ信号をS/N(Signal to Noise ratio)良く得るために高周波重畳を行い
平均光パワーが通常の再生時と同等となるように半導体レーザを駆動する。このとき半導
体レーザの駆動電流は半導体レーザの発振閾値電流をIthとすると、高周波成分の重畳に
より、Ith以下の電流からIth以上の電流へと変化させ、その後再びIth以下にすることに
より狭い光パルスを発生させている。 Next, the operation before the point P (Space section) (narrow optical pulse train by high frequency superimposition) will be described. In the space (Land) section before point P in CD-R and DVD-R, high-frequency superimposition is performed in order to reproduce the wobble signal and address information and obtain the servo signal with good S / N (Signal to Noise ratio). The semiconductor laser is driven so that the average optical power is equivalent to that during normal reproduction. At this time, the drive current of the semiconductor laser is changed from a current lower than Ith to a current higher than Ith by superposition of high-frequency components, assuming that the oscillation threshold current of the semiconductor laser is Ith. Is generated.

具体的には、Ith以下からIth以上に駆動電流を高速に変化させたとき、半導体レーザは
発振遅延を伴って発振を開始する。(Ith以上になってもすぐには発振しない)。この発振
遅延時間は、Ith以下となる駆動電流値が小さい程（重畳する高周波成分の振幅を大きく
する程）大きくなる。通常発振遅延時間は1〜2nsのオーダーである。また、高出力の半導
体レーザは、発振開始時、緩和振動を伴って発振する。この時の光のスペクトラムは単一
周波数(シングルモードと呼ばれる)ではなく、複数の周波数成分を有している(マルチモ
ードと呼ばれる)。緩和振動後はシングルモードとなる。高周波重畳は、この発振遅延を
利用して緩和振動期間中に発振（発光）を停止することにより、複数周波数成分を有した
狭いパルスを発光させることにより戻り光の影響を低減している。 Specifically, when the drive current is changed at high speed from Ith or less to Ith or more, the semiconductor laser starts oscillation with an oscillation delay. (It does not oscillate immediately when Ith is exceeded). The oscillation delay time increases as the drive current value that is equal to or less than Ith decreases (as the amplitude of the superimposed high-frequency component increases). Usually the oscillation delay time is on the order of 1 to 2 ns. A high-power semiconductor laser oscillates with relaxation oscillation at the start of oscillation. The light spectrum at this time is not a single frequency (referred to as a single mode) but a plurality of frequency components (referred to as a multimode). After relaxation oscillation, it becomes single mode. The high frequency superimposition uses this oscillation delay to stop oscillation (light emission) during the relaxation oscillation period, thereby reducing the influence of the return light by emitting a narrow pulse having a plurality of frequency components.

次に、点P以後(mark形成区間)の光出力（記録用光パルスのエッジ遅延）について説明
する。上記したように、半導体レーザは、Ith以下からIth以上に高速に駆動電流を変化さ
せた場合、発振遅延を伴い発振（即ち、光出力）を開始する。よって、マーク形成用駆動
電流の開始時点直前の電流値の位相がどの程度Ith以下か、あるいはIth以上かによって発
振遅延時間が異なりマーク形成用光出力の開始(発振・光出力開始)タイミングが変動して
しまう。 Next, the optical output (edge delay of the recording optical pulse) after the point P (mark formation section) will be described. As described above, the semiconductor laser starts oscillation (ie, optical output) with an oscillation delay when the drive current is changed at a high speed from Ith or less to Ith or more. Therefore, the oscillation delay time differs depending on how much the phase of the current value immediately before the start of the mark formation drive current is Ith or more, or the Ith or more, and the start timing of the mark formation optical output (oscillation / light output start) varies Resulting in.

図２の(a)の場合はIth以下からIPｗへ変化するので高周波重畳時と同様に発振遅延を生
じ、マーク形成用光光出力の開始タイミングが遅延する。(b)の場合はIthからIPwへ変化
するので半導体レーザはリニア動作（駆動電流に比例した光出力を発光する）し、(a)の
ような発振遅延は発生しない。 In the case of (a) in FIG. 2, since it changes from Ith or less to IPw, an oscillation delay occurs as in the case of high-frequency superposition, and the start timing of the mark forming light output is delayed. In the case of (b), since it changes from Ith to IPw, the semiconductor laser performs a linear operation (emits an optical output proportional to the drive current), and the oscillation delay as in (a) does not occur.

マーク形成用駆動電流の開始タイミング(点P)と高周波成分の位相とは非同期のため、
点Pおよびその直前の高周波成分の値はランダムに変化し、結果的にマーク形成用光出力
の開始タイミングがランダムに変動することになる。 Since the start timing (point P) of the mark formation drive current and the phase of the high frequency component are asynchronous,
The point P and the value of the high-frequency component immediately before the point P change randomly, and as a result, the start timing of the mark forming light output changes randomly.

ここで、高周波重畳による光パルスと記録用光パルスの時間間隔変動によるマーク始端
部の供給光エネルギーの変動について説明する。図２において、マーク形成用光出力の開
始タイミング近傍における供給光エネルギーの点からみると、(a)の場合は、高周波重畳
による光パルスとマーク形成用光出力パルスの間隔は広い。一方(b)の場合は、高周波重
畳による光パルスとマーク形成用光パルスの間隔が狭く、高周波重畳による光パルスとマ
ーク形成用光パルスが隣接（最接近）している。これはマーク形成開始時のディスクへの
供給光エネルギーの差になっており、ディスク上に形成されるマークの始端エッジ位置が
高周波成分の位相に応じてランダムに変化することを意味している。特に、(a)の場合は
、供給エネルギーが小さいと伴に、マーク形成用光パルスの開始タイミングが発振遅延に
より遅延することにより、ディスク上のマーク始端エッジ位置が(b)の場合に比し、時間
的に後方にずれてしまう。 Here, the fluctuation of the supplied light energy at the mark start end due to the time interval fluctuation between the optical pulse and the recording optical pulse due to the high frequency superposition will be described. In FIG. 2, from the point of supply light energy in the vicinity of the start timing of the mark formation light output, in the case of (a), the interval between the light pulse by high frequency superposition and the mark formation light output pulse is wide. On the other hand, in the case of (b), the interval between the high-frequency superimposed light pulse and the mark forming light pulse is narrow, and the high-frequency superimposed light pulse and mark forming light pulse are adjacent (closest to each other). This is a difference in the light energy supplied to the disk at the start of mark formation, and means that the starting edge position of the mark formed on the disk changes randomly according to the phase of the high frequency component. In particular, in the case of (a), the start timing of the mark forming optical pulse is delayed by the oscillation delay as the supply energy is small, so that the mark start edge position on the disk is compared with the case of (b). , Will shift backwards in time.

以上、高周波成分の重畳によりディスク上のマーク開始位置が、高周波成分とマーク形
成用駆動電流の開始位置とのランダムな位相変化により変動することを示した。すなわち
、(1)マーク形成用駆動電流の開始位置近傍(前後)に高周波成分が重畳されるとマーク形
成用駆動電流自身の立ち上がりエッジが変動する。マーク形成用駆動電流の開始位置で高
周波成分の重畳を停止したとしても、(2)直前の高周波成分の値により発振遅延が変化し
、マーク形成用光出力の開始タイミングが変動する。また、(3)マーク形成用光出力の開
始タイミング近傍の光供給エネルギーが高周波成分とマーク記録用駆動電流の位相が変動
することにより変化する。これらの変動はディスク上のマークの開始位置をランダムに変
動させることになり、再生時のジッタ劣化を発生させてしまう。特に、高速記録時にジッ
タ劣化の影響が大きくなってくる。また、以上のことはマーク終了位置についても同様な
ことが言える。 As described above, it has been shown that the mark start position on the disc fluctuates due to a random phase change between the high frequency component and the start position of the mark forming drive current due to the superposition of the high frequency components. That is, (1) when a high frequency component is superimposed in the vicinity of the start position of the mark formation drive current (before and after), the rising edge of the mark formation drive current itself changes. Even if the superposition of the high frequency component is stopped at the start position of the mark forming drive current, (2) the oscillation delay changes depending on the value of the immediately preceding high frequency component, and the start timing of the mark forming light output varies. (3) The light supply energy in the vicinity of the start timing of the mark formation light output changes as the phase of the high frequency component and the mark recording drive current fluctuates. These fluctuations randomly change the starting position of the mark on the disc, and cause jitter degradation during reproduction. In particular, the influence of jitter deterioration becomes large during high-speed recording. The above is also true for the mark end position.

以下、本発明の実施の形態を図面を用いて説明する。
（実施例１）
第１の実施例は、記録中のSpace期間に高周波成分を重畳する例であり、第１の高周波
重畳制御手段（HF on/off制御手段）によって高周波成分の重畳開始・停止を制御する実
施例である。例えばCD-R記録を想定した実施例である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Example 1)
The first embodiment is an example in which high-frequency components are superimposed in the space period during recording, and the first high-frequency component control means (HF on / off control means) controls the start / stop of superposition of high-frequency components. It is. For example, this is an embodiment assuming CD-R recording.

図4に第１の実施例の構成図を示す。１はコントローラ、２はフレキシブルケーブル、3
_1はWrite Strategy内蔵半導体レーザ駆動回路である。４は半導体レーザダイオード、５
は半導体レーザダイオードの出力パワーをモニタリングするためのフロントモニタ用受光
素子、6はフロントモニタ用受光素子5の出力電流を電圧に変換する電流・電圧変換回路、
7は前記電流・電圧変換回路6の出力を所定のタイミングでSample/HoldするSample/Hold回
路、8はSample/Hold回路7の出力値が所定のレベル(再生レベル)となる様に制御するAuto
Read Power制御回路、9はディスクからの反射光を受光する複数の受光素子からなるディ
スク反射光受光素子、10はディスク反射光受光素子9の各出力電流を電圧に変換する電流
・電圧変換回路である。 FIG. 4 shows a configuration diagram of the first embodiment. 1 is the controller, 2 is the flexible cable, 3
_1 is a semiconductor laser drive circuit with a built-in write strategy. 4 is a semiconductor laser diode, 5
Is a front monitor light receiving element for monitoring the output power of the semiconductor laser diode, 6 is a current / voltage conversion circuit that converts the output current of the front monitor light receiving element 5 into a voltage,
7 is a Sample / Hold circuit that samples / holds the output of the current / voltage conversion circuit 6 at a predetermined timing, and 8 is Auto that controls the output value of the Sample / Hold circuit 7 to be a predetermined level (reproduction level).
Read Power control circuit, 9 is a disk reflected light receiving element consisting of a plurality of light receiving elements that receive reflected light from the disk, and 10 is a current / voltage conversion circuit that converts each output current of the disk reflected light receiving element 9 into a voltage. is there.

この実施例では、前記のコントローラ1およびAuto Read Power制御回路8は光ディスク
装置のmain Board側(固定側)に配置され、Write Strategy内蔵半導体レーザ駆動回路3_1
、半導体レーザダイオード4、受光素子5,9、電流・電圧変換回路6,10およびSample/Hold
回路7は光ヘッドに搭載された例を示している。光ヘッドへの制御信号および光ヘッドの
入出力信号はフレキシブルケーブル2を介してmain Board側と接続されている。 In this embodiment, the controller 1 and the Auto Read Power control circuit 8 are arranged on the main board side (fixed side) of the optical disk apparatus, and the write strategy built-in semiconductor laser drive circuit 3_1
, Semiconductor laser diode 4, light receiving element 5, 9, current / voltage conversion circuit 6, 10 and Sample / Hold
The circuit 7 shows an example mounted on an optical head. A control signal to the optical head and an input / output signal of the optical head are connected to the main board side via the flexible cable 2.

Write Strategy内蔵半導体レーザ駆動回路3_1は以下の構成要素により構成される。12
はコントローラ1より供給されるNRZ信号と後述するWrite Strategy and HF on/off contr
oller 13_1より供給される記録クロックchCLKをもとにマーク長、スペース長およびマー
ク・スペースの変化タイミング等を検出するMark & Space長検出手段、13_1はコントロー
ラ1より供給されるクロックCLKをてい倍して記録クロックchCLKを生成するとともにMark
& Space長検出手段12の出力信号をもとに高周波成分の重畳on/offを制御する制御信号HF1
_contおよび半導体レーザダイオード4の出力レベル(Pw, Per, Pb)のレベルを選択制御す
る制御信号OUTE_Pw, OUTE_Per、OUTE_Pbを出力するWrite Strategy and HF on/off contr
oller、14は制御信号OUTE_Pw,OUTE_Per,OUTE_Pbに対応して出力レベルPw, Per, Pbに対応
する電流およびAuto Read Power controller 8からの電流Iapc_inに対応した電流を加算
して出力する半導体レーザ駆動部、15_1は周波数FREQおよび振幅AMPに対応した高周波成
分を生成する高周波成分生成回路、17_1は高周波成分の周波数を設定するFREQ１レジスタ
、18_1は高周波成分の振幅値AMP1を設定するレジスタ、21_1はWrite Strategy and HF on
/off controller 13_1から供給されるHF1_cont信号およびコントローラ1より供給される
制御信号/WR(H=Read, L=Write)により高周波成分生成回路15_1の出力をon/off制御する信
号を生成するHF control Logic、16は半導体レーザ駆動部14および高周波成分生成回路15
_1の出力電流を加算する加算手段、11はWrite Strategy内蔵半導体レーザ駆動回路3_1内
部の各レジスタに値を設定するためコントローラ1からのシリアルデータをパラレルデー
タに変換するSerial Interface回路である。 The write strategy built-in semiconductor laser drive circuit 3_1 includes the following components. 12
Is the NRZ signal supplied from controller 1 and the Write Strategy and HF on / off contr described later
Mark & Space length detection means for detecting mark length, space length, mark / space change timing, etc. based on recording clock chCLK supplied from oller 13_1, 13_1 doubles clock CLK supplied from controller 1 Recording clock chCLK and Mark
& Control signal HF1 for controlling on / off of high frequency component based on output signal of & Space length detection means 12
Write strategy and HF on / off contr that outputs control signals OUTE_Pw, OUTE_Per, OUTE_Pb that selectively control the output level (Pw, Per, Pb) of _cont and semiconductor laser diode 4
oller, 14 is a semiconductor laser driver that adds the current corresponding to the output levels Pw, Per, Pb corresponding to the control signals OUTE_Pw, OUTE_Per, OUTE_Pb and the current corresponding to the current Iapc_in from the Auto Read Power controller 8 and outputs it. , 15_1 is a high frequency component generation circuit for generating a high frequency component corresponding to the frequency FREQ and the amplitude AMP, 17_1 is a FREQ1 register for setting the frequency of the high frequency component, 18_1 is a register for setting the amplitude value AMP1 of the high frequency component, and 21_1 is a write strategy. and HF on
/ off HF control that generates a signal for on / off control of the output of the high frequency component generation circuit 15_1 by the HF1_cont signal supplied from the controller 13_1 and the control signal / WR (H = Read, L = Write) supplied from the controller 1 Logic, 16 is a semiconductor laser drive unit 14 and a high frequency component generation circuit 15
An adder 11 adds the output current of _1, and a serial interface circuit 11 converts serial data from the controller 1 into parallel data in order to set a value in each register in the write strategy built-in semiconductor laser drive circuit 3_1.

以下、第1の実施例の各部の構成及び動作について説明する。図6に半導体レーザ駆動部
14の構成を示す。141は半導体レーザダイオード4の出力Power Pwを設定するPw レジスタ
、142はPower Perを設定するPerレジスタ、143はPower Pbを設定するPbレジスタである。
144は記録電流用DA変換回路、145は入力電流Iapc_inを電流増幅して電流Ireadを出力する
電流増幅amp、146は記録電流用DA変換回路144の出力電流Iwriteと電流増幅amp 145の出力
電流Ireadを加算する加算手段である。Pwレジスタ141、Perレジスタ142、およびPbレジス
タ143はそれぞれOE ( output enable )端子を有しており、それぞれWrite Strategy and
HF on/off controller 13_1より供給される制御信号OUTE_Pw, OUTE_Per,およびOUTE_Pbで
制御される。これらの制御信号によりいずれか１つのレジスタ出力が記録電流用DA変換回
路144に供給される。記録電流用DA変換回路144は入力値に対応した電流を出力し、加算手
段146を介して半導体レーザダイオード4を駆動する。また記録電流用DA変換回路144は制
御信号/WR(H=Read, L=Write)がread modeのときはその出力がdisable状態(出力電流=ゼロ
)となる。なお、Pwレジスタ141, Perレジスタ142およびPbレジスタ143の設定値はSerial
Interface 11を介してコントローラ1により設定される。 The configuration and operation of each part of the first embodiment will be described below. Figure 6 shows the semiconductor laser driver.
14 configurations are shown. 141 is a Pw register for setting the output Power Pw of the semiconductor laser diode 4, 142 is a Per register for setting Power Per, and 143 is a Pb register for setting Power Pb.
144 is a recording current DA conversion circuit, 145 is a current amplification amp that amplifies the input current Iapc_in and outputs a current Iread, 146 is an output current Iwrite of the recording current DA conversion circuit 144, and an output current Iread of the current amplification amp 145 Is an adding means for adding. Each of Pw register 141, Per register 142, and Pb register 143 has an OE (output enable) terminal.
It is controlled by control signals OUTE_Pw, OUTE_Per, and OUTE_Pb supplied from the HF on / off controller 13_1. Any one register output is supplied to the recording current DA conversion circuit 144 by these control signals. The recording current DA conversion circuit 144 outputs a current corresponding to the input value, and drives the semiconductor laser diode 4 via the adding means 146. When the control signal / WR (H = Read, L = Write) is in read mode, the output of the DA converter circuit for recording current 144 is disabled (output current = zero).
). Note that the setting values of the Pw register 141, Per register 142, and Pb register 143 are Serial.
It is set by the controller 1 via the interface 11.

図５に高周波成分生成回路(HFM)15_1の構成を示す。151は高周波成分の周波数を設定す
るFREQ信号(FREQ1レジスタ17_1の出力)に対応した制御電圧あるいは制御電流を出力する
周波数設定用DA変換回路、152は高周波成分の振幅値を設定するAMP信号(AMP1レジスタ18_
1の出力信号)に対応した制御電圧あるいは制御電流を出力する振幅設定用DA変換回路、15
3は高周波成分を発生する高周波成分用発振回路である。この高周波成分用発振回路153の
発振周波数は周波数設定用DA変換回路151の出力で制御される。154は可変電流利得増幅回
路で高周波成分用発振回路153の出力を電流増幅して出力する。この出力電流をIhfとする
と、Ihfの電流振幅は振幅設定用DA変換回路152の出力で制御される。 FIG. 5 shows the configuration of the high frequency component generation circuit (HFM) 15_1. 151 is a frequency setting DA converter circuit that outputs a control voltage or control current corresponding to the FREQ signal (output of the FREQ1 register 17_1) for setting the frequency of the high frequency component, and 152 is an AMP signal (AMP1 for setting the amplitude value of the high frequency component) Register 18_
Amplitude setting DA converter circuit that outputs control voltage or control current corresponding to (1 output signal), 15
Reference numeral 3 denotes an oscillation circuit for high frequency components that generates high frequency components. The oscillation frequency of the high frequency component oscillation circuit 153 is controlled by the output of the frequency setting DA conversion circuit 151. Reference numeral 154 denotes a variable current gain amplifier circuit that amplifies the output of the high-frequency component oscillation circuit 153 and outputs it. When this output current is Ihf, the current amplitude of Ihf is controlled by the output of the amplitude setting DA conversion circuit 152.

また可変電流利得増幅回路154はWrite Strategy and HF on/off controller 13_1より
供給される制御信号HF_on/off_contでその出力電流のon/off( output enable/disable)が
制御される。HF_on/off_contがHighのとき電流Ihfが出力され(on)、Lowのとき遮断(off)
される。 The variable current gain amplifying circuit 154 controls on / off (output enable / disable) of the output current by a control signal HF_on / off_cont supplied from the write strategy and HF on / off controller 13_1. When HF_on / off_cont is High, current Ihf is output (on), and when HF_on / off_cont is Low, it is shut off (off)
Is done.

図7に第１の実施例におけるWrite Strategy and HF on/off controller 13_1の構成を
示す。Write Strategy and HF on/off controller 13_1は、131のWrite Strategy部と132
の第１の高周波重畳制御手段で構成される。 FIG. 7 shows the configuration of the Write Strategy and HF on / off controller 13_1 in the first embodiment. Write Strategy and HF on / off controller 13_1 has 131 Write Strategy sections and 132
The first high frequency superimposing control means.

Write Strategy部131は以下の構成要素よりなる。131_4は位相比較器とタップ付VCO(Vo
ltage Controlled Oscillator)から構成されるPLL (Phase Lock Loop)である。位相比較
器はコントローラ1から供給されるクロックCLKとタップ付VCOの出力信号chCLKを周波数お
よび位相比較を行いその位相誤差でタップ付VCOの発振周波数および位相を制御する。こ
のタップ付VCOの出力信号chCLKが記録クロックとなる。またタップ付VCOは40ヶの可変遅
延素子より構成され一巡ループを形成することにより発振回路（リングオシレータ）を構
成している。各可変遅延素子の出力がタップとして出力される。このタップ出力をsubclk
0からsubclk39とするとsubclk nとsubclk n+1の時間差は記録クロックchCLKの周期Twの40
分の1となる。このサブクロックsubclk0-39が後述するタイマーに供給されTw/40の単位
でOUTE_Pw, OUTE_Per, OUTE_PbおよびHF1_cont信号の制御を可能にしている。 The Write Strategy section 131 is composed of the following components. 131_4 is a phase comparator and tapped VCO (Vo
This is a PLL (Phase Lock Loop) composed of ltage controlled oscillators. The phase comparator compares the frequency and phase of the clock CLK supplied from the controller 1 and the output signal chCLK of the tapped VCO, and controls the oscillation frequency and phase of the tapped VCO with the phase error. The output signal chCLK of this tapped VCO becomes a recording clock. The tapped VCO is composed of 40 variable delay elements, and forms a circuit loop to form an oscillation circuit (ring oscillator). The output of each variable delay element is output as a tap. Subclk this tap output
From 0 to subclk39, the time difference between subclk n and subclk n + 1 is 40 of the cycle Tw of the recording clock chCLK.
It becomes 1 / minute. This subclock subclk0-39 is supplied to a timer to be described later, enabling control of OUTE_Pw, OUTE_Per, OUTE_Pb and HF1_cont signals in units of Tw / 40.

131_1はMark Space長検出回路12の検出結果に対応して記録クロックchCLKの周期Tw単位
毎にあらかじめ定めたアドレス信号addres_1, address_2および address_3を出力する。
このアドレス信号は後述するRAM(1) 131_1, RAM(2) 131_3および第１の高周波重畳制御手
段132のRAM(3) 132_1のアドレスとして供給される。RAM(1) 131_2およびRAM(2) 131_3はR
AM(Random Access Memory)であり、Write Strategy用parameterを記憶する。この実施例
では、図19に示すように、RAM(1) 131_2はTsfp( Timing for Start of First Pulse)とTs
lp(Timing for Start Last Pulse)とTecp(Timing for End of Cooling Pulse)を各々16 p
arameterとTsmp(Timing for Start of Multi Pulse)を1 parameterの合計49 parameterを
記憶する。 131_1 outputs predetermined address signals addres_1, address_2, and address_3 for each cycle Tw of the recording clock chCLK corresponding to the detection result of the Mark Space length detection circuit 12.
This address signal is supplied as an address of RAM (1) 131_1, RAM (2) 131_3, and RAM (3) 132_1 of the first high-frequency superposition control means 132, which will be described later. RAM (1) 131_2 and RAM (2) 131_3 are R
AM (Random Access Memory), which stores parameters for Write Strategy. In this embodiment, as shown in FIG. 19, RAM (1) 131_2 is composed of Tsfp (Timing for Start of First Pulse) and Tsfp.
16 p each for lp (Timing for Start Last Pulse) and Tecp (Timing for End of Cooling Pulse)
A total of 49 parameters of 1 parameter are stored for arameter and Tsmp (Timing for Start of Multi Pulse).

Tsfp parameterは先行するSpace長の3T, 4T,5Tおよび6T以上の4種類と記録するMark長3
T,4T,5Tおよび6T以上の４種類の組合せからなる16個のparameterからなる。ここで、Tsfp
(3s-4m)とは、先行Space長が3Tで記録するMark長が4Tの場合のStart of First Pulseのタ
イミング(所定の基準タイミングからの時間)を示している。同様にTslp(4m-5s)は記録す
るMark長が4Tで後続するSpace長が5Tの場合のStart of Last Pulseのタイミング(所定の
基準タイミングからの時間)を示している。 Tsfp parameter has 3 types of Mark length, 3T, 4T, 5T and 6T or more.
It consists of 16 parameters consisting of 4 types of combinations of T, 4T, 5T and 6T or more. Where Tsfp
(3s-4m) indicates the Start of First Pulse timing (time from a predetermined reference timing) when the preceding Space length is 3T and the Mark length to be recorded is 4T. Similarly, Tslp (4m-5s) indicates the timing of Start of Last Pulse (time from a predetermined reference timing) when the recorded Mark length is 4T and the subsequent Space length is 5T.

RAM(2) 131_3は、Tefp( Timing for End of First Pulse)とTelp( Timing for End of
Last Pulse)を各々16 parameterとTemp(Timing for End of Multi Pulse)を1 parameter
の合計33 parameterを記憶する。Tefp(3s-4m)は先行するSpace長が3Tで記録するMark長が
4Tの場合のEnd of First Pulseのタイミングを示しており、Telp( 4m-5s)は記録するMark
長が4Tで後続するSpace長が5Tの場合のEnd of Last Pulseのタイミングを示している。 RAM (2) 131_3 has Tefp (Timing for End of First Pulse) and Telp (Timing for End of
Last pulse) is 16 parameter and Temp (Timing for End of Multi Pulse) is 1 parameter
A total of 33 parameters are stored. Tefp (3s-4m) has a Mark length of 3T recorded in the preceding Space length.
The timing of End of First Pulse in the case of 4T is shown, and Telp (4m-5s) is the Mark to record
The timing of End of Last Pulse when the length is 4T and the subsequent Space length is 5T is shown.

RAM(1) 131_2およびRAM(2) 131_3は、前述のアドレス信号address_1, address_2によっ
て対応するparameterが選択され、そのタイミングデータを出力する。タイミングデータ
はTw/40を単位とした各所定の基準タイミングからの時間である。 In RAM (1) 131_2 and RAM (2) 131_3, corresponding parameters are selected by the address signals address_1 and address_2 described above, and the timing data is output. The timing data is a time from each predetermined reference timing in units of Tw / 40.

Tsfpは設定タイミング後Power PwにPower遷移することを意味し、Tefpは設定タイミン
グ後 Power Pbに遷移することを意味し、以下同様にTslpはPwへ、TelpはPbへ、TecpはPer
へ、TsmpはPwへ、TempはPbへの遷移を意味している。このため、RAM(1) 131_2はaddress_
1により選択されたparameterがPwへの遷移かあるいはPerへの遷移かを示す信号Pw/Perをa
ddress_1の値に対応して出力する。一方、RAM(2) 131_3のタイミングparameterは全てPb
への遷移を意味するparameterであるためPw/Perに対応する信号は出力しない。 Tsfp means power transition to Power Pw after setting timing, Tefp means power Pb after setting timing, Tslp to Pw, Telp to Pb, Tecp to Per
Tsmp means a transition to Pw and Temp means a transition to Pb. Therefore, RAM (1) 131_2 is address_
The signal Pw / Per indicating whether the parameter selected by 1 is transition to Pw or Per is a
Output according to the value of ddress_1. On the other hand, the timing parameters of RAM (2) 131_3 are all Pb
Because it is a parameter that means a transition to, a signal corresponding to Pw / Per is not output.

RAM(1) 131_2およびRAM(2) 131_3は、タイミングparameterに対応するアドレス値の場
合は対応するタイミングparameterの値を出力するが、タイミングparameter以外のアドレ
スが入力された場合は出力data=00hを出力する。 RAM (1) 131_2 and RAM (2) 131_3 output the value of the corresponding timing parameter if the address value corresponds to the timing parameter, but output data = 00h if an address other than the timing parameter is input. Output.

Timer(1) 131_5はTw単位でRAM(1) 131_2より供給されるタイミングdataに対してその値
が00hで有るか否かを検出する。検出結果が00hの場合は何も動作を開始しない。00h以外
の場合は内部タイマを動作させ対応するタイミングでTime_out信号を出力する。内蔵タイ
マはchCLK(Tw周期)とsubclk0-39（Tw/40 step）を元に設定されたタイミングを計測する
。 Timer (1) 131_5 detects whether the value is 00h with respect to timing data supplied from RAM (1) 131_2 in units of Tw. If the detection result is 00h, no operation is started. When other than 00h, the internal timer is operated and the Time_out signal is output at the corresponding timing. The built-in timer measures the timing set based on chCLK (Tw cycle) and subclk0-39 (Tw / 40 step).

タイミングdataが00hではなく、Pw/Per信号がPwを示している場合(例えばTsfp)は、Pw
出力端子からTime_out_Pw信号を出力する。Pw/Ter信号がPerを示している場合(例えばTec
p)は、Per出力端子からTime_out_Per信号を出力する。Timer(2) 131_5も同様に、RAM(2)
131_3からのタイミングdataに対して00hであるか否かを検出し、検出結果が00hではない
場合、内部タイマを動作させ対応するタイミングでTime_out_Pb信号を出力する。 If the timing data is not 00h and the Pw / Per signal indicates Pw (for example, Tsfp), Pw
Output the Time_out_Pw signal from the output terminal. When the Pw / Ter signal indicates Per (e.g. Tec
p) outputs the Time_out_Per signal from the Per output terminal. Similarly for Timer (2) 131_5, RAM (2)
It is detected whether or not the timing data from 131_3 is 00h. If the detection result is not 00h, the internal timer is operated and the Time_out_Pb signal is output at the corresponding timing.

Output enable信号生成手段131_7は、Timer(1) 131_5およびTimer(2) 131_6より供給さ
れるTime_out_Pw, Time_out_PerおよびTime_out_Pb信号をもとに、OUTE_Pw, OUTE_Perお
よびOUTE_Pbの制御信号を生成する。Time_out_Pw信号によってOUTE_PwをHigh(enable)に
し、他の制御信号をLow(disable)にする。またTime_oput_Per信号によってOUTE_PerをHig
hにし、他の制御信号をLowにする。同様にTime_out_Pb信号によってOUTE_PbをHighにし、
他の制御信号をLowにする。
これによって１つのoutput enable信号をenableにし、他をdisableにすることにより１つ
のPower (Pw, Per, Pbのいずれか)を選択するように動作する。 Output enable signal generation means 131_7 generates control signals for OUTE_Pw, OUTE_Per and OUTE_Pb based on the Time_out_Pw, Time_out_Per and Time_out_Pb signals supplied from Timer (1) 131_5 and Timer (2) 131_6. OUTE_Pw is set to High (enable) by the Time_out_Pw signal, and other control signals are set to Low (disable). Also, OUTE_Per is set to High by Time_oput_Per signal.
Set h and set other control signals to Low. Similarly, OUTE_Pb is set to High by Time_out_Pb signal,
Set other control signals to Low.
Accordingly, one output enable signal is enabled and the other is disabled, so that one power (any of Pw, Per, Pb) is selected.

Write Strategy部131の具体的動作タイミングを図２２を用いて説明する。図２２はCD-
RWやDVD-RW記録時の動作を示したものである。Write Strategy部131はタイミングparamet
erを対応する記録媒体に対応して設定することにより所望の半導体レーザ駆動電流をえる
もので、CD-RWやDVD-RWのケースが最も複雑にかつ各タイミングparameterが有効に動作す
る。CD-Rの場合は特定のタイミングparameterのみの動作で所望の半導体レーザ駆動電流
を得ることができる。よってここではCD-RWやDVD-RW記録時の動作でWrite Strategy部131
の動作タイミングを説明する。 The specific operation timing of the Write Strategy unit 131 will be described with reference to FIG. Figure 22 shows CD-
This shows the operation during RW and DVD-RW recording. Write Strategy part 131 is timing paramet
By setting er corresponding to the corresponding recording medium, a desired semiconductor laser drive current can be obtained. The case of CD-RW and DVD-RW is the most complicated, and each timing parameter operates effectively. In the case of CD-R, a desired semiconductor laser drive current can be obtained by an operation only with a specific timing parameter. Therefore, here, the Write Strategy section 131 is used for the operation when recording a CD-RW or DVD-RW.
The operation timing will be described.

図２２の(1)は記録クロックchCLK, (2)は/WR信号、(3)はWrite Strategy部131の内部タ
イミング信号でコントローラ１より供給されるNRZ信号(H=Mark, L=Space)を一定時間(Tw
単位)遅延した信号である。(4)は所望の半導体レーザ駆動電流を示している。(10-1)はTi
mer(1)131_5の動作を、(10-2)はTimer(2)131_6の動作を示している。(11-1)はTime_out_P
w信号、(11-2)はTime_out_Per信号および(11-3)はTime_out_Pb信号を示している。また(5
-1)はOUTE_Pw制御信号、(5-2)はOUTE_Per制御信号および(5-3)はOUTE_Pb制御信号を示し
ている。 In FIG. 22, (1) is the recording clock chCLK, (2) is the / WR signal, (3) is the internal timing signal of the Write Strategy section 131, and the NRZ signal (H = Mark, L = Space) supplied from the controller 1 is shown. Fixed time (Tw
(Unit) Delayed signal. (4) shows the desired semiconductor laser drive current. (10-1) is Ti
The operation of mer (1) 131_5, (10-2) shows the operation of Timer (2) 131_6. (11-1) is Time_out_P
The w signal, (11-2) indicates the Time_out_Per signal, and (11-3) indicates the Time_out_Pb signal. Also (5
-1) indicates an OUTE_Pw control signal, (5-2) indicates an OUTE_Per control signal, and (5-3) indicates an OUTE_Pb control signal.

この図２２では(3)に示すようにT3 〜 T5の3T区間およびT9 〜 T12の4T区間がMarkに対
応する。Write Strategy部131はこの(3)に示すdelayed NRZI信号を基準に動作する。 In FIG. 22, the 3T section from T3 to T5 and the 4T section from T9 to T12 correspond to Mark as shown in (3). The Write Strategy unit 131 operates based on the delayed NRZI signal shown in (3).

Timer(1)131_5は図２２の(10-1)に示すようにT2区間の開始タイミングでTsfpのタイミ
ングdataを、T4の開始タイミングでTslpのタイミングdataをT5の開始タイミングでTecpの
タイミングdataを取り込む。これらのタイミングdataは00hではない有効dataである。同
様にT8, T10, T11, T12の各開始タイミングでTsfp, Tsmp, Tslp,Tecpの有効dataを取り込
む。上記以外のT区間では00hなる無効データがRAM(1)131_2より供給されるが、無効data
として取り込まない。 As shown in (10-1) of FIG. 22, Timer (1) 131_5 sets the Tsfp timing data at the start timing of the T2 section, the Tslp timing data at the start timing of T4, and the Tecp timing data at the start timing of T5. take in. These timing data are valid data that is not 00h. Similarly, valid data of Tsfp, Tsmp, Tslp, and Tecp are fetched at the start timings of T8, T10, T11, and T12. In T section other than the above, invalid data of 00h is supplied from RAM (1) 131_2, but invalid data
Not taken in as.

T2区間の開始で有効data(not 00h)のTsfpを取り込むと内部タイマを動作開始させ、タ
イミングdataに一致するタイミング(Tw/40単位)で(11-1)に示すようにTime_out_Pw信号を
出力する。この図では内部タイマの動作を矢印で示している。矢印の始端がタイマのスタ
ートを終端がtime outを示している。(11-1)および(11-2)に示すようにTimer(1)131_5がt
ime outするとパルスからなるTime_out_Pw信号およびTime_out_Per信号を出力する。 When Tsfp of valid data (not 00h) is captured at the start of T2 interval, the internal timer starts to operate and outputs the Time_out_Pw signal as shown in (11-1) at the timing (Tw / 40 unit) that matches the timing data . In this figure, the operation of the internal timer is indicated by an arrow. The start of the arrow indicates the start of the timer, and the end indicates the timeout. Timer (1) 131_5 is t as shown in (11-1) and (11-2)
When ime out, Time_out_Pw signal and Time_out_Per signal consisting of pulses are output.

同様にTimer(2)131_6は(10-2)に示すようにT2,T4,T8,T10およびT11の開始タイミングで
Tefp, Telp, Tefp,TempおよびTelpの有効dataを取り込み内部タイマを動作開始させ、タ
イミングdataに一致するタイミングで(11-3)に示すようにTime_out_Pb信号を出力する。 Similarly, Timer (2) 131_6 is the start timing of T2, T4, T8, T10 and T11 as shown in (10-2).
Valid data of Tefp, Telp, Tefp, Temp, and Telp is fetched, the internal timer is started, and a Time_out_Pb signal is output as shown in (11-3) at a timing that coincides with timing data.

ここでTsfp, Tefp, Tslp, TelpおよびTecpはそれぞれ先行Space長、Mark長および後続
するSpace長の組合せに対応したparameter値である。図では煩雑さを避けるため、このma
rk spaceの組合せ値は記していない。 Here, Tsfp, Tefp, Tslp, Telp, and Tecp are parameter values corresponding to combinations of the preceding space length, the mark length, and the subsequent space length, respectively. To avoid complications, this ma
The combination value of rk space is not shown.

この図２２ではMark長が3Tと4Tの場合を示したが、5Tの場合はT10区間に示すMulti-Pul
se state (Tsmp, Temp)が1T区間挿入される。6T markの場合は2T区間挿入される。同様に
してmark長が長くなるとこのMulti-Pulse stateが繰り返され、delayed NRZIのMarkの終
了2T前から(Tslp, Telp) state, (Tecp)stateと続く。 FIG. 22 shows the case where the Mark length is 3T and 4T, but in the case of 5T, the Multi-Pul shown in the T10 section
se state (Tsmp, Temp) is inserted for 1T interval. In the case of 6T mark, 2T section is inserted. Similarly, when the mark length becomes longer, this Multi-Pulse state is repeated, and continues (Tslp, Telp) state, (Tecp) state 2T before the end of the mark of delayed NRZI.

Output enable信号生成手段131_7は(11-1),(11-2),(11-3)に示すTime out信号に対応し
て、(5-1),(5-2)および(5-3)に示すように対応する出力レベル(Pw, Per, Pb)を選択すべ
く、対応するPowerの制御信号をHigh(enable)にし、他の制御信号をLow(disable)にする
。
この制御信号OUTE_Pw, OUTE_Per、OUTE_Pbが半導体レーザ駆動部14に供給されその出力電
流を変化させる。 Output enable signal generation means 131_7 corresponds to the timeout signal shown in (11-1), (11-2), (11-3), (5-1), (5-2) and (5-3 In order to select the corresponding output level (Pw, Per, Pb) as shown in (), the corresponding power control signal is set to High (enable) and the other control signals are set to Low (disable).
The control signals OUTE_Pw, OUTE_Per, and OUTE_Pb are supplied to the semiconductor laser driving unit 14 to change the output current.

図8に第１の実施例におけるWrite Strategy部131の動作およびその動作タイミングを示
している。図中の(1),(2)および(3)は前記の図２２と同じく、記録クロックchCLK, /WR信
号およびdelayed NRZI信号を示している。(4)はCD-R記録時の所望の半導体レーザ駆動電
流を示している。(10-1)および(10-2)は同様にTimer(1) 131_5およびTimer(2)131_6の動
作を示している。図中のタイミングparameterの表示でフォントが斜体で示したparameter
は、其の値が00hなる無効データを表している。よってタイマの動作を示す矢印は無い。 FIG. 8 shows the operation and operation timing of the write strategy section 131 in the first embodiment. In the figure, (1), (2) and (3) indicate the recording clock chCLK, / WR signal and delayed NRZI signal as in FIG. (4) shows a desired semiconductor laser drive current during CD-R recording. Similarly, (10-1) and (10-2) show operations of Timer (1) 131_5 and Timer (2) 131_6. Parameter whose font is shown in italics in the timing parameter display in the figure
Represents invalid data whose value is 00h. Therefore, there is no arrow indicating the operation of the timer.

CD-R記録の場合は、(4)に示すように1つの記録パルスでマークを形成している。このマ
ーク形成用半導体レーザ駆動電流の開始タイミングと終了タイミングをmarkとspaceの組
合せで微小調整してディスク上のmarkが所定の長さおよび所定の開始・終了位置となるよ
うに記録電流波形を調整している。この調整はタイミングparameterの設定値をmarkとspa
ce長の組合せによってそれぞれ値を変えることによって行われる。よって、(10-1)に示す
ように、TsfpとTecpのタイミングparameterが有効dataとなり他のparameterは全て00hな
る無効dataにしている。 In the case of CD-R recording, a mark is formed by one recording pulse as shown in (4). Adjust the recording current waveform so that the mark on the disk has a predetermined length and a predetermined start / end position by finely adjusting the start timing and end timing of this mark forming semiconductor laser drive current with a combination of mark and space is doing. In this adjustment, the setting value of the timing parameter is set to mark and spa
This is done by changing the value according to the combination of ce lengths. Therefore, as shown in (10-1), the Tsfp and Tecp timing parameters are valid data, and all other parameters are invalid data of 00h.

Tsfpがマーク記録電流の開始タイミングに対応し、Tecpがマーク記録電流の終了タイミ
ングに対応する。 Tsfp corresponds to the start timing of the mark recording current, and Tecp corresponds to the end timing of the mark recording current.

TsfpによってTimer(1)131_5がtime outするとパルスからなるTime_out_Pw信号を出力す
る。TecpによってTimer(1)131_5がtime outするとパルスからなるTime_out_Per信号を出
力する。このtime out信号に対応して図中(5-1)および(5-2)に示すようにOUTE_Pw信号お
よびOUTE_Perを出力する。 When Timer (1) 131_5 times out by Tsfp, a Time_out_Pw signal consisting of a pulse is output. When Timer (1) 131_5 times out by Tecp, a Time_out_Per signal consisting of a pulse is output. Corresponding to this time out signal, OUTE_Pw signal and OUTE_Per are output as shown in (5-1) and (5-2) in the figure.

図7に第１の高周波重畳制御手段132の構成を示している。RAM(3) 132_1は前述のRAM(1)
131_2およびRAM(2)131_3と同様なRAMで,HFの重畳開始・終了のタイミングparameter HF1
_onとHF1_offを記憶する。RAM(3)132_1はアドレス生成手段131_1より供給されるアドレス
信号address_3で制御され対応するアドレスの記憶値をタイミングdataとして出力すると
ともに、address_3がHF1_onのアドレス値かHF1_offのアドレス値かによってHF1_on/off信
号を出力する。 FIG. 7 shows the configuration of the first high-frequency superposition control means 132. RAM (3) 132_1 is the aforementioned RAM (1)
131_2 and RAM (2) Timing of HF superimposition start / end in the same RAM as 131_3 parameter HF1
Memorize _on and HF1_off. The RAM (3) 132_1 is controlled by the address signal address_3 supplied from the address generation means 131_1 and outputs the stored value of the corresponding address as the timing data, and also HF1_on / off depending on whether address_3 is the address value of HF1_on or HF1_off Output a signal.

Timer(3)132_2はTimer(1)131_5と同一構成のタイマである。PLL131_4より供給されるsu
bclk0-39のサブクロック(Tw/40 step)と記録クロックchCLK(Tw周期)をもとに設定時間の
計測を行い、設定値に一致すると(time outすると)パルスを出力する。HF1_offのタイミ
ングdataに対しては内部タイマが動作開始後、設定タイミングに一致するとtime outし、
HF1_off端子からパルスを出力する。HF1_onのタイミングdataに対しては内部タイマが動
作開始後、設定タイミングに一致するとtime outし、HF1_on端子からパルスを出力する。
HF1_onおよびHF1_offのタイミングdataは、前述のWrite Strategy部131と同様にTw/40を
単位にした設定値である。 Timer (3) 132_2 is a timer having the same configuration as Timer (1) 131_5. Su supplied from PLL131_4
Measures the set time based on the subclock (Tw / 40 step) of bclk0-39 and the recording clock chCLK (Tw cycle), and outputs a pulse when it matches the set value (time out). For the timing data of HF1_off, after the internal timer starts operating, it will time out if it matches the set timing,
A pulse is output from the HF1_off pin. For the HF1_on timing data, after the operation of the internal timer starts, the timer times out when it matches the set timing, and a pulse is output from the HF1_on terminal.
The timing data of HF1_on and HF1_off are set values in units of Tw / 40 as in the above-described Write Strategy unit 131.

132_3はRSフリップフロップであり、HF1_on端子のパルスでセットされ、HF1_off端子の
パルスでリセットされる。このRSフリップフロップ132_3出力がHF1_cont信号となる。 132_3 is an RS flip-flop, which is set by a pulse at the HF1_on terminal and reset by a pulse at the HF1_off terminal. This RS flip-flop 132_3 output becomes the HF1_cont signal.

図8の(12-1)と(6-1)に第１の高周波重畳制御手段132の動作タイミングを示す。この実
施例では、例えばT1区間の開始タイミングにHF1_offのタイミングparameterをTimer(3)13
2_2に取り込み内部タイマの動作を開始する。本実施例ではTsfpのタイミング(マーク記録
電流の開始タイミング)に先立ち高周波成分の重畳を停止するのでHF1_offのタイミングpa
rameterの取り込みタイミングをTsfpのそれより1T先行させている。高周波成分の重畳の
開始はTecpのタイミング(マーク記録電流の終了タイミング)より遅れて開始させるので、
TecpとHF1_onのタイミングparameterの取り込みタイミングを同じにしている。(6-1)に示
すように、HF1_offによるtime outでHF1_cont信号はリセットされ、HF1_onによるtime ou
tでセット(High)される。 (12-1) and (6-1) in FIG. 8 show the operation timing of the first high-frequency superposition control means 132. In this embodiment, for example, the timing parameter of HF1_off is set to Timer (3) 13 at the start timing of the T1 section.
Capture to 2_2 and start the internal timer operation. In this embodiment, since the superposition of high frequency components is stopped prior to the timing of Tsfp (start timing of mark recording current), the timing pa of HF1_off
The rameter capture timing is 1T ahead of that of Tsfp. Since the start of superposition of high frequency components is started later than the Tecp timing (end timing of mark recording current),
Tecp and HF1_on timing parameter import timing is the same. As shown in (6-1), the HF1_cont signal is reset by time out by HF1_off, and time ou by HF1_on
Set (High) at t.

図9に第１の実施例のHF on/off制御動作を示す。図9の(1),(2),(3),(4),(5)および(6-1
)は図８と同じである。OUTE_PwがHighの時半導体レーザ駆動電流はIPw（Pwレジスタ選択
状態となり記録電流Iwにread電流Ireadが加算された電流値）となり、OUTE_PerがHighの
時IP read(Perレジスタ選択状態となり記録電流IerにIreadが加算された電流値)となる。
CD-R時、Perレジスタの設定値を00hにすることによりIer=0にして通常の再生時の電流Ire
adと記録中のSpace区間の電流Iread+ Ierを同じ値にしている。 FIG. 9 shows the HF on / off control operation of the first embodiment. (1), (2), (3), (4), (5) and (6-1) in Fig. 9
) Is the same as FIG. When OUTE_Pw is High, the semiconductor laser drive current is IPw (Pw register selected state and current value obtained by adding read current Iread to recording current Iw), and when OUTE_Per is High, IP read (Per register selected state and recording current Ier Current value with Iread added).
During CD-R, the current value Ire during normal playback is set to Ier = 0 by setting the Per register setting value to 00h.
The current Iread + Ier in the space section being recorded is the same as ad.

(7-1)はHF1_cont信号と/WRをもとにHF control Logic 21_1で生成したHF_on/off_cont
信号である。この信号が高周波成分生成回路(HFM)15_1の出力電流のon/off制御を行う。
（8）は高周波成分生成回路(HFM)15_1の出力電流Ihfのon/offの様子を示している。ここ
では、HF_on/off_cont信号に対して出力電流Ihfの制御delay時間をThf1_turn_offおよびT
hf1_turn_onで示している。通常大きな電流(数十mA orderの電流のon/off制御は少なから
ず制御delayを生じる。 (7-1) is HF_on / off_cont generated by HF control Logic 21_1 based on HF1_cont signal and / WR.
Signal. This signal performs on / off control of the output current of the high frequency component generation circuit (HFM) 15_1.
(8) shows the on / off state of the output current Ihf of the high frequency component generation circuit (HFM) 15_1. Here, the control delay time of the output current Ihf with respect to the HF_on / off_cont signal is set to Thf1_turn_off and T
This is indicated by hf1_turn_on. Normally large currents (on / off control of currents on the order of several tens of mA) cause a control delay.

(4)に示すThf1_off時間は、高周波成分Ihfが遮断されてからマーク記録開始タイミング
(OUTE_Pwの開始エッジ)までの時間を示している。また、Thf1_onはマーク記録終了タイミ
ング(正確にはマーク記録電流の立下り時間TfとするとOUTE_Pwの終了からTf時間後)から
高周波成分の重畳開始までの時間を示している。 The Thf1_off time shown in (4) is the mark recording start timing after the high frequency component Ihf is blocked
The time until (the start edge of OUTE_Pw) is shown. Thf1_on indicates the time from the mark recording end timing (more precisely, the time Tf after the end of OUTE_Pw when the mark recording current fall time Tf) to the start of superposition of high frequency components.

この実施例において、Thf1_turn_off時間＋Thf1_off時間が所定値以上となる様に前述
したHFf1_offのタイミングparameter値をTsfpの値（マーク記録の開始タイミング）の変
化範囲を考慮して設定する。同様にThf1_on時間がゼロ以上になる様にTecpの値(マーク記
録の終了タイミング)の変化範囲を考慮して設定する。この結果Thf1_off時間およびThf2_
on時間をゼロ以上にすることができ、従来技術で述べた高周波成分の重畳によるマークエ
ッジの変動を避けることができる。 In this embodiment, the above-described HFf1_off timing parameter value is set in consideration of the change range of the Tsfp value (mark recording start timing) so that the Thf1_turn_off time + Thf1_off time is equal to or greater than a predetermined value. Similarly, it is set in consideration of the change range of the Tecp value (mark recording end timing) so that the Thf1_on time becomes zero or more. As a result, Thf1_off time and Thf2_
The on time can be set to zero or more, and the fluctuation of the mark edge due to the superposition of the high frequency components described in the prior art can be avoided.

図３はThf1_off時間を高周波成分の周期Toscの半分以上にした場合を示している。点P
に対して点Qで高周波成分の重畳を停止している例である。図中の点線は図２で示した例
で高周波重畳を点Pで停止した場合である。(a)および(b)の場合とも、点Qから点Pの区間
高周波成分の重畳を停止しているので、ともに点Qから点Pの区間の半導体レーザ駆動電流
は同じとなり、同じタイミングでマーク形成用光出力が開始する。図２の(a)の場合は発
振遅延を起こし遅延し、(b)の場合は発振遅延なしにマーク形成用光出力が開始していた
。 FIG. 3 shows a case where the Thf1_off time is set to half or more of the cycle Tosc of the high frequency component. Point P
On the other hand, the superposition of high frequency components is stopped at point Q. The dotted line in the figure is the case where high frequency superposition is stopped at point P in the example shown in FIG. In both cases (a) and (b), since the superposition of the high-frequency components from point Q to point P is stopped, the semiconductor laser drive current in the region from point Q to point P is the same, and the mark is marked at the same timing. The forming light output starts. In the case of (a) in FIG. 2, an oscillation delay is caused and delayed, and in the case of (b), the mark forming light output is started without the oscillation delay.

また、Toff期間(Thf_off期間)を大きくすることにより、(a)と(b)の高周波成分とマー
ク形成駆動電流の開始タイミングの位相変動によるマーク始端部での供給光エネルギーの
変動を小さくすることができる。 In addition, by increasing the Toff period (Thf_off period), the fluctuation of the supplied light energy at the mark start edge due to the phase fluctuation of the start timing of the high-frequency component (a) and (b) and the mark formation drive current is reduced. Can do.

以上説明した例では、図２０の(1-2)に示すように、RAM(3)132_1aに記憶するparameter
はHF1_offとHF1_onの２つのタイミングparameterの場合であった。これによりマーク開始
タイミングがマーク・スペース長によって変化させると高周波重畳の停止時間Thf1_onとT
hf1_off時間が変化する。停止時間の最小値をマーク始端および終端部での供給光エネル
ギー変動が小さくかつ、ディスク上のマークのエッジ変動が無視できる程度に設定する必
要がある。 In the example described above, as shown in (1-2) of FIG. 20, the parameters stored in the RAM (3) 132_1a
Is the case of two timing parameters, HF1_off and HF1_on. As a result, if the mark start timing is changed according to the mark / space length, the high frequency superposition stop time Thf1_on and T
hf1_off time changes. It is necessary to set the minimum value of the stop time so that the fluctuation of the supplied light energy at the start and end of the mark is small and the fluctuation of the edge of the mark on the disk can be ignored.

RAM(3)132_1aに記憶するHF1_offとHF1_onのタイミングparameterを図20の(1-1)に示す
ように、Write Strategyのタイミングparameterと同様に、HF1_offを先行Space長と記録m
ark長の組合せに対応して16 parameterとし、またHF1_onを記録mark長と後続するSpace長
の組合せに対応して16 parameterとすることもできる。このとき、RAM(3)132_1aのアドレ
ス信号address_3はWrite Strategy部のRAM(1)131_2, RAM(2)131_3と同様にマーク・スペ
ース長に対応したアドレス値をアドレス生成手段１３１_1より供給する。 As shown in (1-1) of Figure 20, the HF1_off and HF1_on timing parameters stored in the RAM (3) 132_1a are recorded in the same way as the Write Strategy timing parameter.
16 parameters can be set corresponding to the combination of the ark length, and HF1_on can be set to 16 parameter corresponding to the combination of the recording mark length and the subsequent space length. At this time, the address signal address_3 of the RAM (3) 132_1a supplies an address value corresponding to the mark / space length from the address generation means 131_1, like the RAM (1) 131_2 and RAM (2) 131_3 of the Write Strategy section.

これによって、HF1_off(as-bm)をTsfp(as-bm) (ここでaはSpace長、bはマーク長を示す
)の設定値に対応してスペース・マーク長の組合せに対して常に停止時間Thf1_offを一定
となるようにすることができる。具体的には対応するスペース・マーク長の組合せにおい
て両者の設定値の差が一定値となるようにHF1_off(as-bm)を設定することで実現できる。
結果、全ての長さのマーク始端エッジの高周波成分による影響を同一にすることができる
。同様にHF1_on(bm-as)とTecp(bm-as)の設定値に対応してマーク・スペース長の組合せに
対して常に停止時間Thf1_onを一定となるようにするこができる。結果、全ての長さのマ
ーク終端エッジの高周波成分による影響を同一にするこができる。 This changes HF1_off (as-bm) to Tsfp (as-bm) (where a is the space length and b is the mark length.
), The stop time Thf1_off can always be constant with respect to the combination of the space mark length. Specifically, this can be realized by setting HF1_off (as-bm) so that the difference between the set values of the corresponding space mark length combinations becomes a constant value.
As a result, it is possible to make the influence of the high-frequency component of the mark start edge of all lengths the same. Similarly, the stop time Thf1_on can always be made constant for the combination of mark and space lengths corresponding to the set values of HF1_on (bm-as) and Tecp (bm-as). As a result, it is possible to make the influence of the high-frequency component of the mark end edge of all lengths the same.

また、特定のタイミングparameter値HF1_on(bm-as)を00hに設定することにより特定の
スペース長での高周波成分の重畳を停止することもできる。例えば、スペース長が短い場
合に高周波成分の重畳を停止するこができる。これによりThf1_offとThf1_onの期間をス
ペース長が短い場合も大きくすることが可能となり、より高周波成分の重畳による影響(
マーク始端、終端部での光供給エネルギーの変動)を低減するこが可能となる。 Further, by setting a specific timing parameter value HF1_on (bm-as) to 00h, it is possible to stop superposition of high frequency components in a specific space length. For example, superposition of high frequency components can be stopped when the space length is short. This makes it possible to increase the period between Thf1_off and Thf1_on even when the space length is short.
It is possible to reduce the fluctuation of light supply energy at the mark start and end portions.

以上説明したように、第１の実施例では、CD-RなどのSpace期間に高周波成分を重畳す
る高周波重畳方法においてマーク形成用半導体レーザ駆動電流の開始タイミングに先行し
てThf1_off時間高周波成分の重畳を停止するとともに、マーク形成用半導体レーザ駆動電
流の終了タイミング後Thf1_on時間後高周波成分の重畳を開始するので、マーク形成用半
導体レーザ駆動電流およびマーク形成用光出力の開始時および終了時の高周波成分の影響
(高周波成分の制御delay等に起因したoverlapによる影響と発振遅延変動の影響)を避ける
ことができる。また、Thf1_offおよびThf1_on時間を大きくすることにより、さらに一層
の高周波成分の影響(マーク始端、終端部での供給光エネルギーの変動)を小さくするこが
可能となる。（実施例２）
第２の実施例は、記録中のSpace期間およびMark期間に高周波成分を重畳する
例であり、第１の高周波重畳制御手段によってSpace期間の高周波成分の重畳開始・停止
を制御し、第２の高周波重畳制御手段によってMark期間の高周波成分の重畳開始・停止を
制御する実施例である。例えば、再生時と記録中のSpace期間での高周波重畳とこれとは
異なる条件の高周波成分をMark期間に重畳するCD-R記録を想定した実施例である。また、
再生時の高周波成分の重畳と記録時のSpace期間での高周波成分の重畳を行い、両者の高
周波成分の周波数や振幅が異なるCD-RWなどの記録を想定した実施例である。 As described above, in the first embodiment, in the high frequency superimposing method for superimposing the high frequency component in the space period such as CD-R, the high frequency component is superimposed on the Thf1_off time prior to the start timing of the mark forming semiconductor laser drive current. High-frequency components at the start and end of the mark-forming semiconductor laser drive current and the mark-forming optical output, since the superposition of the high-frequency components starts after Thf1_on time after the end timing of the mark-forming semiconductor laser drive current. Impact of
(Effects of overlap due to high-frequency component control delay and the like and influences of oscillation delay fluctuations) can be avoided. Further, by increasing the Thf1_off and Thf1_on times, it is possible to further reduce the influence of higher-frequency components (fluctuation of supplied light energy at the mark start and end portions). (Example 2)
The second embodiment is an example in which high-frequency components are superimposed in the Space period and Mark period during recording, and the first high-frequency superimposing control means controls the start / stop of superposition of the high-frequency components in the Space period. This is an embodiment in which superposition start / stop of high frequency components in the Mark period is controlled by the high frequency superposition control means. For example, this is an embodiment assuming high-frequency superimposition in the Space period during reproduction and recording and CD-R recording in which high-frequency components under different conditions are superimposed in the Mark period. Also,
In this embodiment, high-frequency components are superimposed at the time of reproduction and high-frequency components are superimposed in the space period at the time of recording, and recording of a CD-RW or the like in which the frequency and amplitude of both high-frequency components are different is assumed.

図10に第２の実施例の構成図を示す。第１の実施例と同一機能を有するものは同一の番
号を付している。第１の実施例と異なる点は、第２の条件の高周波成分の周波数を設定す
るFREQ2レジスタ17_2、FREQ1レジスタ17_1とFRWQ2レジスタ17_2の出力の一方を選択する
切替え手段19、第２の条件の高周波成分の振幅を設定するAMP2レジスタ18_2、AMP1レジス
タ18_1とAMP2レジスタ18_2の出力の一方を選択する切替え手段20を追加した点である。ま
たWrite Strategy and HF on/off controller 13_1に第２のHF on/off手段を設けHF1_con
t信号とともにHF2_cont信号を出力するようにしたWrite Strategy and HF on/off contro
ller 13_2とした点である。また、HF control Logicを/WR信号とHF1_cont信号および追加
したHF2_cont信号でHF_1/2_select信号を出力し前述の切替え手段19と20を制御するとと
もに、HF_on/off_cont信号を出力し、高周波成分生成回路(HFM)15_1の高周波成分Ihfの出
力開始・停止を制御するHF control Logic 21_2とした点である。 FIG. 10 shows a configuration diagram of the second embodiment. Components having the same functions as those in the first embodiment are given the same numbers. The difference from the first embodiment is that the FREQ2 register 17_2 for setting the frequency of the high-frequency component under the second condition, the switching means 19 for selecting one of the outputs of the FREQ1 register 17_1 and the FRWQ2 register 17_2, and the high-frequency under the second condition This is the point that AMP2 register 18_2 for setting the component amplitude, and switching means 20 for selecting one of the outputs of AMP1 register 18_1 and AMP2 register 18_2 are added. In addition, the second HF on / off means is provided in Write Strategy and HF on / off controller 13_1 and HF1_con
Write Strategy and HF on / off contro to output HF2_cont signal with t signal
ller 13_2. In addition, the HF control logic outputs the HF_1 / 2_select signal with the / WR signal, the HF1_cont signal, and the added HF2_cont signal to control the switching means 19 and 20, and outputs the HF_on / off_cont signal to generate a high-frequency component generation circuit ( (HFM) 15_1 is the point of HF control logic 21_2 that controls the output start / stop of the high frequency component Ihf.

図11に第２の実施例のWrite Strategy and HF on/off controller 13_2の構成を示す。
第１の実施例のWrite Strategy and HF on/off controller 13_1と異なる点は、第２の高
周波重畳制御手段133を追加した点である。 FIG. 11 shows the configuration of the write strategy and HF on / off controller 13_2 of the second embodiment.
The difference from the write strategy and HF on / off controller 13_1 of the first embodiment is that a second high-frequency superposition control means 133 is added.

図11に示すように、第２の高周波重畳制御手段133の構成は、第1の高周波重畳制御手段
132と同一の構成である。RAM(4)133_1は第２の条件のHF重畳開始・終了タイミングparame
ter HF2_onおよびHF2_offを記憶する。この実施例では、HF2_onおよびHF2_off parameter
は、図20の(2-1)に示すようにそれぞれマーク・スペース長の組合せに対応し16種のparam
eterである。また第1の高周波重畳制御手段のRAM(3)132_1に記憶するHF1_onおよびHF1_of
fのparameterは、図20の(1-1)に示すように、それぞれマーク・スペース長の組合せに対
応し16種のparameterである。 As shown in FIG. 11, the configuration of the second high frequency superposition control means 133 is the same as that of the first high frequency superposition control means.
The configuration is the same as 132. RAM (4) 133_1 is the second condition HF superposition start / end timing parame
ter Memorizes HF2_on and HF2_off. In this example, HF2_on and HF2_off parameter
Are 16 kinds of param corresponding to each combination of mark and space length as shown in (2-1) of Fig. 20.
eter. Also, HF1_on and HF1_of stored in the RAM (3) 132_1 of the first high-frequency superposition control means
As shown in (1-1) of FIG. 20, the parameters of f are 16 types of parameters corresponding to combinations of mark and space lengths.

RAM(4)133_1はRAM(3)132_1と同様に、アドレス生成手段131_1より供給されるアドレス
信号address_4で制御され対応するアドレスの記憶値をタイミングdataとして出力すると
ともに、address_4がHF2_onのアドレス値かHF2_offのアドレス値かによってHF2_on/off信
号を出力する。 The RAM (4) 133_1 is controlled by the address signal address_4 supplied from the address generation means 131_1 and outputs the stored value of the corresponding address as the timing data, and the address_4 is the address value of HF2_on, similarly to the RAM (3) 132_1. The HF2_on / off signal is output depending on the address value of HF2_off.

Timer(4)133_2はTimer(3)132_2と同一構成のタイマである。PLL131_4より供給されるsu
bclk0-39のサブクロック(Tw/40)と記録クロックchCLK(Tw周期)をもとに、設定時間の計測
を行い、設定値に一致すると(time outすると)パルスを出力する。HF2_offのタイミングd
ataに対しては設定タイミングに一致するとtime outし、HF2_off端子からパルスを出力す
る。HF2_onのタイミングdataに対しては設定タイミングに一致するとtime outし、HF2_on
端子からパルスを出力する。HF2_onおよびHF2_offのタイミングdataは、前述のWrite Str
ategy部131と同様にTw/40を単位にした設定値である。133_3はRSフリップフロップであり
、HF2_on端子のパルスでセットされ、HF2_off端子のパルスでリセットされる。このRSフ
ロップフロップ133_2の出力がHF2_cont信号となる。 Timer (4) 133_2 is a timer having the same configuration as Timer (3) 132_2. Su supplied from PLL131_4
Based on the subclock (Tw / 40) of bclk0-39 and the recording clock chCLK (Tw cycle), the set time is measured, and when it matches the set value (when timed out), a pulse is output. HF2_off timing d
For ata, when it matches the set timing, it times out and outputs a pulse from the HF2_off terminal. HF2_on timing data will be timed out if it matches the set timing, and HF2_on
A pulse is output from the terminal. The timing data of HF2_on and HF2_off is the above-mentioned Write Str
Similar to the ategy section 131, this is a set value in units of Tw / 40. 133_3 is an RS flip-flop, which is set by a pulse at the HF2_on terminal and reset by a pulse at the HF2_off terminal. The output of the RS flop flop 133_2 becomes the HF2_cont signal.

次に、Space期間(およびRead期間)とMark期間に異なる条件の高周波成分を重畳する例
として、第２の実施例をCD-R記録に適用した例を示す。 Next, an example in which the second embodiment is applied to CD-R recording will be described as an example in which high-frequency components under different conditions are superimposed in the Space period (and Read period) and the Mark period.

図12に第２の実施例をCD-R記録に適用した場合のWrite Strategy and HF on/off contr
oller 13_2の動作タイミングを示す。第１の実施例のWrite Strategy and HF on/off con
troller 13_1の動作タイミングと異なる点は、図中の(12-2)に示す第２の高周波重畳制御
手段133の動作と(6-2)に示すその出力信号HF2_contが追加された点である。 Figure 12 shows the write strategy and HF on / off contr when the second embodiment is applied to CD-R recording.
The operation timing of oller 13_2 is shown. Write Strategy and HF on / off con of the first embodiment
The difference from the operation timing of the troller 13_1 is that the operation of the second high-frequency superposition control means 133 shown in (12-2) in the figure and the output signal HF2_cont shown in (6-2) are added.

この実施例では、例えばT2区間の開始タイミングにHF2_onのタイミングパラメータをTi
mer(4) 133_2に取り込み内部タイマの動作を開始する。第２の高周波重畳制御手段はMark
期間の高周波成分の重畳開始・停止を制御する。Tsfpのtime out以後に高周波重畳を開始
するために、HF2_onのタイミングparameterの取り込みをTsfpのそれと同じタイミングに
している。Mark期間中の高周波成分の停止は、Tecp(マーク記録電流の終了タイミング)に
先立って行うので、HF2_offのタイミングparameterの取り込みタイミングをTecpのそれよ
り1T先行させている。 In this embodiment, for example, the timing parameter of HF2_on is set to Ti at the start timing of the T2 section.
Load into mer (4) 133_2 and start the internal timer. The second high frequency superposition control means is Mark
Controls the start and stop of superposition of high-frequency components during the period. In order to start high-frequency superimposition after Tsfp time out, the timing parameter of HF2_on is fetched at the same timing as that of Tsfp. Since the high-frequency component is stopped during the Mark period prior to Tecp (end timing of mark recording current), the timing parameter acquisition timing of HF2_off is set 1T ahead of that of Tecp.

図中の(6-2)に示す様に、HF2_offによるtime out(図中の矢印の終端タイミング)でHF2_
cont信号はリセットされ、HF2_onによるtime outでセット(High)される。図中のT2開始タ
イミングでのHF2_onによるTimer(4)133_2の動作を示す矢印が点線となっているのは、こ
のタイミングにおけるマーク・スペース長の組合せのHF2_off(as-bm)タイミングparamete
r値を00hにしてTimer(4)133_2を動作させていないことを示している。このタイミングpar
ameter値を00h以外の有効値に設定すると例えば点線のような動作をする。 As shown in (6-2) in the figure, the HF2_off is timed out by HF2_off (the end timing of the arrow in the figure).
The cont signal is reset and set (High) at time out by HF2_on. The arrow indicating the operation of Timer (4) 133_2 by HF2_on at the T2 start timing in the figure is a dotted line, HF2_off (as-bm) timing paramete of the mark / space combination at this timing
The r value is 00h, indicating that Timer (4) 133_2 is not operating. This timing par
When the ameter value is set to an effective value other than 00h, for example, an operation like a dotted line is performed.

このことは、マーク・スペース長の組合せに対応してHF2_on(as-bm)の値を00hか有効値
とするかによって、特定のMarkに高周波重畳をするか否かを制御することができる。例え
ば6T以上のMarkにのみ高周波重畳を行うことが可能である。また第１の実施例と同様に、
特定のSpaceに高周波重畳をするか否かをHF1_on(bm-as)のタイミングparameter値を設定(
00hか有効データか)することにより制御することができる。 This can control whether high-frequency superimposition is performed on a specific Mark depending on whether the value of HF2_on (as-bm) is 00h or an effective value corresponding to the combination of mark and space lengths. For example, it is possible to perform high-frequency superimposition only on Marks of 6T or more. As in the first embodiment,
Set the HF1_on (bm-as) timing parameter value to determine whether or not to superimpose high frequency on a specific space (
00h or valid data).

これにより所定値以下のマーク期間やスペース期間での高周波成分の重畳を停止して、
高周波成分の重畳による影響(マーク始端部、終端部での光供給エネルギーの変動)をより
低減することができる。 This stops the superposition of high-frequency components in the mark period or space period below a predetermined value,
It is possible to further reduce the influence (fluctuation of the light supply energy at the mark start and end portions) due to the superposition of the high frequency components.

図13に第２の実施例をCD-R記録に適用した場合のHF on/off制御動作を示す。
第１の実施例と異なる点はマーク期間に第２の条件の高周波成分を重畳した点である。図
13の(1),(2),(3),(5)および(6-1)は第1の実施例の図9と同じである。(6-1)は前述したよ
うに第1の高周波重畳制御手段132の出力信号HF1_contで、(6-2)は本実施例で追加された
第２の高周波重畳制御手段133の出力信号HF2_contである。(7-1)と(7-2)はHF control Lo
gic 21_2の出力信号である。HF control Logic21_2は、HF1_cont信号とHF2_cont信号およ
び/WR信号をもとに(7-1)に示すHF_on/off_cont信号と(7-2)に示すHF_1/2_select信号を生
成する。このHF_on/off_cont信号は高周波成分生成回路(HFM)15_1の出力電流Ihfのon/off
制御を行う。またHF_1/2_select信号は、切替え手段19および20を制御する。HF_1/2_sele
ct信号がHighの場合は、FREQ1レジスタ17_1出力とAMP1レジスタ18_1出力を選択し、高周
波成分生成回路(HFM)15_1にて第１の条件の高周波信号を生成せしめる。またHF_1/2_sele
ct信号がLowの場合はFREQ2レジスタ17_2出力とAMP2レジスタ18_2出力を選択し、高周波成
分生成回路(HFM)15_1にて第２の条件の高周波信号を生成せしめる。Space期間が第１の条
件の高周波成分の重畳となり、Mark期間が第２の条件の高周波成分の重畳となる。 FIG. 13 shows the HF on / off control operation when the second embodiment is applied to CD-R recording.
The difference from the first embodiment is that the high-frequency component of the second condition is superimposed on the mark period. Figure
13 (1), (2), (3), (5) and (6-1) are the same as in FIG. 9 of the first embodiment. (6-1) is the output signal HF1_cont of the first high-frequency superposition control means 132 as described above, and (6-2) is the output signal HF2_cont of the second high-frequency superposition control means 133 added in the present embodiment. is there. (7-1) and (7-2) are HF control Lo
This is the output signal of gic 21_2. The HF control Logic 21_2 generates the HF_on / off_cont signal shown in (7-1) and the HF_1 / 2_select signal shown in (7-2) based on the HF1_cont signal, the HF2_cont signal, and the / WR signal. This HF_on / off_cont signal is the on / off of the output current Ihf of the high frequency component generation circuit (HFM) 15_1
Take control. The HF_1 / 2_select signal controls the switching means 19 and 20. HF_1 / 2_sele
When the ct signal is High, the FREQ1 register 17_1 output and the AMP1 register 18_1 output are selected, and the high frequency component generation circuit (HFM) 15_1 generates a high frequency signal of the first condition. Also HF_1 / 2_sele
When the ct signal is low, the FREQ2 register 17_2 output and the AMP2 register 18_2 output are selected, and the high frequency component generation circuit (HFM) 15_1 generates a high frequency signal of the second condition. The space period is a superposition of high-frequency components under the first condition, and the mark period is a superposition of high-frequency components under the second condition.

図13の(8)に高周波成分生成回路(HFM)15_1の出力電流Ihfのon/offの様子を示している
。Space期間の第１の高周波成分重畳は第１の実施例と同じである。第２の高周波成重畳
において、HF_on/off_cont信号に対して出力電流Ihfの制御delay時間を、Tfh2_turn_off
およびThf2_turn_onで示している。 FIG. 13 (8) shows the on / off state of the output current Ihf of the high frequency component generation circuit (HFM) 15_1. The first high frequency component superposition in the space period is the same as that in the first embodiment. In the second high-frequency superposition, the control delay time of the output current Ihf is set to Tfh2_turn_off with respect to the HF_on / off_cont signal.
And Thf2_turn_on.

同図の(4)に示すTfh2_off時間は、第２の高周波成分Ihfが遮断されてからマーク記録終
了タイミングまでの時間を示している。また、Thf2_on時間はマーク記録開始タイミング
から第２の高周波成分の重畳開始までの時間を示している。 The Tfh2_off time shown in (4) in the figure indicates the time from when the second high-frequency component Ihf is cut off until the mark recording end timing. The Thf2_on time indicates the time from the mark recording start timing to the start of superposition of the second high frequency component.

Space期間での第１の高周波成分重畳において、Thf1_turn_off時間＋Tfh1_off時間が所
定値以上になるようにするためのHF1_offのタイミングparameter HF1_off(as-bm)の設定
および、Thf1_on時間がゼロ以上になるようにするためのThf1_onのタイミングparameter
HF1_on(bm-as)の設定は第１の実施例と同じである。 Set the HF1_off timing parameter HF1_off (as-bm) so that the Thf1_turn_off time + Tfh1_off time is equal to or greater than the predetermined value in the first high-frequency component superposition in the space period, and the Thf1_on time is zero or more Timing parameter for Thf1_on
The setting of HF1_on (bm-as) is the same as in the first embodiment.

また、Mark期間での第２の高周波成分の重畳においても、Thf2_turn_off時間＋Thf2_of
f時間が所定値以上になるようにHF2_offのタイミングparameter HF2_off(bm-as)の設定値
を、Tecpの値(マーク記録終了タイミング)に対応して設定する。また、Thf2_on時間がゼ
ロ以上になるようにTfh2_onのタイミングparameter HF2_on(as-bm)の設定値をTsfpの値(
マーク記録開始タイミング)に対応して設定する。 Also, in the superposition of the second high-frequency component in the Mark period, Thf2_turn_off time + Thf2_of
The setting value of the HF2_off timing parameter HF2_off (bm-as) is set corresponding to the Tecp value (mark recording end timing) so that the f time becomes equal to or greater than a predetermined value. Also, set the Tfh2_on timing parameter HF2_on (as-bm) to the value of Tsfp (
Set according to the mark recording start timing.

この結果マーク記録開始タイミングの先行Tfh1_off時間とその後のTfh2_on時間の間、
高周波成分の重畳が停止される。また、マーク記録終了タイミングの先行Thf2_off時間と
その後のThf1_on時間の間、高周波成分の重畳が停止される。 During the preceding Tfh1_off time and the subsequent Tfh2_on time of the mark recording start timing,
The superposition of high frequency components is stopped. Further, the superposition of high frequency components is stopped between the preceding Thf2_off time and the subsequent Thf1_on time of the mark recording end timing.

以上説明したように、第２の実施例をCD-RなどのSpace期間およびMark期間に異なる条
件の高周波成分を重畳する方法において、マーク形成用半導体レーザ駆動電流の開始タイ
ミングの前後のThf1_off時間とThf2_on時間の間、高周波成分の重畳を停止するとともに
、マーク形成用半導体レーザ駆動電流の終了タイミングの前後のThf2_off時間とThf1_on
時間の間、高周波成分の重畳を停止するので、マーク形成用半導体レーザ駆動電流および
マーク形成用光出力の開始および終了時の高周波成分の影響(高周波成分の制御delay等に
起因したoverlapによる影響と発振遅延変動の影響)を避けることができる。さらに上記高
周波重畳停止区間を拡大することにより、さらに一層の高周波成分の影響(マーク始端、
終端部での供給光エネルギーの変動)を小さくすることが可能となる。 As described above, in the method of superimposing high-frequency components under different conditions in the space period and the mark period such as the CD-R in the second embodiment, the Thf1_off time before and after the start timing of the mark forming semiconductor laser drive current During the Thf2_on time, the superposition of high frequency components is stopped, and the Thf2_off time and Thf1_on before and after the end timing of the mark forming semiconductor laser drive current
Since the superposition of high-frequency components is stopped for a period of time, the influence of high-frequency components at the start and end of mark-forming semiconductor laser drive current and mark-forming light output (the influence of overlap caused by the control delay of high-frequency components, etc. (Effect of oscillation delay fluctuation) can be avoided. Furthermore, by expanding the high-frequency superposition stop section, the influence of further high-frequency components (mark start,
It is possible to reduce the fluctuation of the supplied light energy at the end portion.

また、スペース長が所定値に満たない場合は高周波成分の重畳を行わない。これによっ
て、スペース長が短い場合において後続するマーク形成用半導体レーザ駆動電流の開始に
対する高周波成分の影響を避けることができる。結果的にThf1_off、Thf1_onの値を大き
くすることができ、高周波成分の影響を避けることが可能となる。 Further, when the space length is less than the predetermined value, the high frequency component is not superimposed. Thereby, when the space length is short, the influence of the high frequency component on the start of the subsequent mark forming semiconductor laser drive current can be avoided. As a result, the values of Thf1_off and Thf1_on can be increased, and the influence of high frequency components can be avoided.

さらに、マーク長が所定値に満たない場合は高周波成分の重畳を行わない。これによっ
て、マーク長が短い場合において、マーク形成区間での高周波成分の重畳を停止し、マー
ク形成時の高周波成分の影響を避けることができる。結果的にThf2_off、Thf2_onの値を
大きくすることができ、マーク形成時に重畳する高周波成分の影響を避けることができる
。 Further, when the mark length is less than the predetermined value, the high frequency component is not superimposed. As a result, when the mark length is short, the superposition of the high frequency components in the mark formation section can be stopped, and the influence of the high frequency components during the mark formation can be avoided. As a result, the values of Thf2_off and Thf2_on can be increased, and the influence of high-frequency components superimposed during mark formation can be avoided.

次に、Read期間とSpace期間に異なる条件の高周波成分を重畳する例として、第２の実
施例をCD-RW記録に適用した例を示す。 Next, an example in which the second embodiment is applied to CD-RW recording will be described as an example in which high-frequency components under different conditions are superimposed in the Read period and the Space period.

図14に第２の実施例をCD-RW記録に適用した場合のWrite Strategy and HF on/off cont
roller13_2の動作タイミングを示す。図中の(4)に示す所望の半導体レーザ駆動電流に対
するWrite Strategy部131の動作を図中の(10),(11)および(5)に示している。(10-1)はTim
er(1)131_5の動作、(10-2)はTimer(2)131_6動作、(11-1)および(11-2)はTimer(1)131_5が
出力するTime_out_Pw信号とTime_out_Per信号で、(11-3)はTimer(2)が出力するTimer_out
_Pb信号である。(5-1)のOUTE_Pw,(5-2)のOUTE_Perおよび(5-3)のOUTE_Pb信号はWrite Str
ategy部131の出力信号である。このCD−RW時の動作に関しては、先に詳述した。 Figure 14 shows the write strategy and HF on / off cont when the second embodiment is applied to CD-RW recording.
The operation timing of roller13_2 is shown. The operations of the Write Strategy unit 131 for the desired semiconductor laser drive current shown in (4) in the figure are shown in (10), (11) and (5) in the figure. (10-1) is Tim
er (1) 131_5 operation, (10-2) is Timer (2) 131_6 operation, (11-1) and (11-2) are Time_out_Pw signal and Time_out_Per signal output by Timer (1) 131_5, -3) is the Timer_out output by Timer (2)
This is a _Pb signal. OUTE_Pw of (5-1), OUTE_Per of (5-2) and OUTE_Pb of (5-3) are Write Str
This is an output signal of the ategy unit 131. The operation during the CD-RW has been described in detail above.

図14の(12)がこの実施例でのHF_on/off制御手段の動作を示している。(12-1)が第１の
高周波重畳制御手段132の動作を、(12-2)が第２の高周波重畳制御手段133の動作を示して
いる。(12-1)に示した第１の高周波重畳制御手段132の動作は、前述のCD-R記録に適用し
た場合の動作(図12)と同じである。 FIG. 14 (12) shows the operation of the HF_on / off control means in this embodiment. (12-1) shows the operation of the first high-frequency superposition control means 132, and (12-2) shows the operation of the second high-frequency superposition control means 133. The operation of the first high-frequency superposition control means 132 shown in (12-1) is the same as the operation (FIG. 12) when applied to the above-mentioned CD-R recording.

このCD-RWケースでは、記録中のSpace期間のみに高周波成分の重畳を行うようにしてい
るので、其の設定値HF2_onおよびHF2_offのparameter値を全て00hに設定して、/WR=L(Wri
te)中の第２のHF_on/off制御手段133の動作を停止させている。 In this CD-RW case, superposition of high frequency components is performed only during the Space period during recording, so the parameter values of the set values HF2_on and HF2_off are all set to 00h, and / WR = L (Wri
The operation of the second HF_on / off control means 133 in (te) is stopped.

前述のCD-Rケースと異なる点は、図中(6-1)および(6-2)に示すように、 /WR=H(Read)期
間において、HF1_cont信号をLow(disable)、HF2_cont信号をHigh(enable)となる様に、/W
R=H期間の両者のレベル設定を変えたことである。前者のCD-Rケースの場合は、図12の(6-
1)および(6-2)に示すように、CD-RWケースとは逆に、/WR=H期間において、HF1_cont信号
をHigh(enable)、HF2_cont信号をLow(disable)としている。 The difference from the CD-R case described above is that the HF1_cont signal is set to Low (disable) and the HF2_cont signal is set to LOW during the / WR = H (Read) period, as shown in (6-1) and (6-2) in the figure. / W to be High (enable)
That is, the level setting for both R = H periods was changed. In the case of the former CD-R case, (6-
As shown in 1) and (6-2), contrary to the CD-RW case, in the / WR = H period, the HF1_cont signal is set to High (enable) and the HF2_cont signal is set to Low (disable).

この/WR=H区間のHF1_contおよびHF2_contのレベル設定は、図示していないHF_cont信号
レベル設定手段により、HF1_contおよびHF2_cont信号を出力するRSフリップフロップ132_
3と133_3を/WR信号をもとにセット、リセットすることで行い、いずれをセットし他方を
リセットするかは、コントローラ1よりSerial Interfaceを介してそのモードを設定する
ことにより行う。 The level setting of HF1_cont and HF2_cont in this / WR = H section is performed by RS flip-flop 132_ that outputs HF1_cont and HF2_cont signals by HF_cont signal level setting means (not shown).
3 and 133_3 are set and reset based on the / WR signal. Which one is set and the other is reset is set by setting the mode from the controller 1 via the serial interface.

このモード設定により、前述のCD-Rケースでは/WR=H(Read)期間とSpace期間で第１の条
件の高周波成分を重畳し、Mark期間で第２の条件の高周波成分の重畳を行っている。これ
に対して、CD-RWケースでは、/WR=H(Read)期間で第２の条件の高周波成分を重畳し、Spac
e期間で第１の条件の高周波成分の重畳を行う。 With this mode setting, in the above-mentioned CD-R case, the high frequency component of the first condition is superimposed in the / WR = H (Read) period and the Space period, and the high frequency component of the second condition is superimposed in the Mark period. Yes. On the other hand, in the CD-RW case, the high frequency component of the second condition is superimposed in the / WR = H (Read) period, and the Spac
The high-frequency component under the first condition is superimposed in the e period.

図15に第２の実施例をCD-RW記録に適用した場合のHF on/off制御動作を示す。図中の(8
)にHF on/off制御された結果の高周波成分生成回路(HFM)15_1の出力電流Ihfの様子を示す
。Space期間の第１の高周波成分重畳は前述のCD-Rケースと同じである。Thf1_onおよびTh
f1_offを所定時間以上とする設定に関して意はCD-Rケースと同じである。ただし、Power
Perにおいて高周波成分を重畳するので、第１の高周波成分の条件(設定値)であるFREQ1と
AMP1の設定値は、Power Preadで高周波重畳するCD-Rの高周波成分の設定値は異なる値を
なる。 FIG. 15 shows the HF on / off control operation when the second embodiment is applied to CD-RW recording. (8 in the figure
) Shows the state of the output current Ihf of the high frequency component generation circuit (HFM) 15_1 as a result of the HF on / off control. The first high-frequency component superposition in the space period is the same as the CD-R case described above. Thf1_on and Th
The setting for setting f1_off to be a predetermined time or longer is the same as in the CD-R case. However, Power
Since the high frequency component is superimposed in Per, the first high frequency component condition (setting value) FREQ1 and
The setting value of AMP1 is different from the setting value of the high-frequency component of CD-R that is superposed at high frequency by Power Pread.

以上説明したように、第２の実施例をCD-RWに適用した場合においても、マーク形成用
半導体レーザ駆動電流の開始タイミングに先行してThf1_off時間高周波成分の重畳を停止
するとともに、マーク形成用半導体レーザ駆動電流の終了タイミング後Thf1_off時間後、
高周波成分の重畳を開始するので、高周波成分の影響(高周波成分の制御delay等に起因し
たoverlapによる影響とマーク始端、終端部での供給光エネルギーの変動)を小さくするこ
とが可能となる。
（実施例３）
第３の実施例は、第２の実施例において高周波成分をコントローラから供給されるクロ
ックCLKよりてい倍して生成し記録クロックと同期化させ、そのてい倍数Nおよび高周波成
分信号のDutyを可変することにより最適な高周波重畳条件を実現する実施例である。 As described above, even when the second embodiment is applied to the CD-RW, the superposition of the high-frequency component for the Thf1_off time is stopped prior to the start timing of the mark forming semiconductor laser drive current, and the mark forming After Thf1_off time after the end timing of the semiconductor laser drive current,
Since the superposition of the high-frequency components is started, it is possible to reduce the influence of the high-frequency components (the influence of the overlap caused by the control delay of the high-frequency components and the fluctuation of the supplied light energy at the mark start and end portions).
(Example 3)
In the third embodiment, the high frequency component in the second embodiment is generated by multiplying the clock CLK supplied from the controller and synchronized with the recording clock, and the multiple N and the duty of the high frequency component signal are varied. This is an embodiment for realizing the optimum high-frequency superposition condition.

図16に第３の実施例の構成図を示す。第１および第２の実施例と同一機能を有するもの
は同一の番号を付している。第２の実施例と異なる点は、高周波成分生成回路(HFM)の内
部構成を変更したこと(後述する)である。また、第１のてい倍数N１を設定する分周N1レ
ジスタ22_1、第２のてい倍数N2を設定する分周N2レジスタ22_2および一方のレジスタ出力
を選択する切替え手段25を追加したことである。また、第１の高周波成分信号のDutyを設
定するDuty1レジスタ23_1、第２の高周波成分信号のDutyを設定するDuty2レジスタ23_2お
よび一方のレジスタ出力を選択する切替え手段24を追加したことである。また、第２の実
施例の第２の高周波成分の周波数を設定するFREQ2レジスタ17_2を削除し、第１の高周波
成分の周波数を設定するFREQ1レジスタ17_1のみにしたことである。 FIG. 16 shows a configuration diagram of the third embodiment. Components having the same functions as those in the first and second embodiments are given the same numbers. The difference from the second embodiment is that the internal configuration of the high frequency component generation circuit (HFM) is changed (described later). Further, a frequency dividing N1 register 22_1 for setting the first multiplier N1, a frequency dividing N2 register 22_2 for setting the second multiplier N2, and a switching means 25 for selecting one of the register outputs are added. Further, a Duty1 register 23_1 for setting the duty of the first high-frequency component signal, a Duty2 register 23_2 for setting the duty of the second high-frequency component signal, and switching means 24 for selecting one of the register outputs are added. Further, the FREQ2 register 17_2 for setting the frequency of the second high-frequency component in the second embodiment is deleted, and only the FREQ1 register 17_1 for setting the frequency of the first high-frequency component is used.

図17に第３の実施例における高周波成分生成回路(HFM)15_2の構成を示す。151は高周波
成分の周波数を設定するFREQ1信号(FREQ1レジスタ17_1の出力)に対応した制御電圧あるい
は制御電流を出力する周波数設定用DA変換回路、152は高周波成分の振幅値を設定するAMP
信号(切替え手段20の出力)に対応した制御電圧あるいは制御電流を出力する振幅設定用DA
変換回路であり、第１および第２の実施例における高周波成分生成回路(HFM)15_1と同じ
である。 FIG. 17 shows the configuration of a high-frequency component generation circuit (HFM) 15_2 in the third embodiment. 151 is a frequency setting DA converter circuit that outputs a control voltage or control current corresponding to the FREQ1 signal (output of the FREQ1 register 17_1) that sets the frequency of the high frequency component, and 152 is an AMP that sets the amplitude value of the high frequency component
Amplitude setting DA that outputs a control voltage or control current corresponding to the signal (output of switching means 20)
This is a conversion circuit, which is the same as the high frequency component generation circuit (HFM) 15_1 in the first and second embodiments.

155はコントローラ１から供給されるクロックCLKとHF用分周回路157の出力の周波数お
よび位相を比較する位相比較回路、158は周波数設定用DA変換回路151と位相比較回路155
の一方の出力を選択する切替え手段、156は切替え手段158からの出力電圧あるいは出力電
流に対応してその発振周波数を変えるHF用VCO（あるいはICO: current controlled oscil
lator）である。このHF用VCOはWrite Strategy部131に用いられるPLL131_4を構成するタ
ップ付VCOと同一の構成で、例えば8個の可変遅延素子をリング状にしリングオシレータを
形成している。159はDuty _set信号(切替え手段24の出力)に対応してHF用VCO156の各タッ
プ出力信号Tap_0-Tap_7をもとに高周波成分信号のDutyを制御するHF Duty制御手段である
。154は可変電流利得増幅回路で前述の高周波成分生成回路(HFM)15_1と同じである。 155 is a phase comparison circuit that compares the frequency and phase of the clock CLK supplied from the controller 1 and the output of the frequency divider 157 for HF, and 158 is a DA conversion circuit 151 for frequency setting and a phase comparison circuit 155.
Switching means 156 for selecting one of the outputs of the HF VCO for HF (or ICO: current controlled oscil) which changes its oscillation frequency in response to the output voltage or output current from the switching means 158
lator). This HF VCO has the same configuration as the tapped VCO that constitutes the PLL 131_4 used in the Write Strategy section 131. For example, eight variable delay elements are formed in a ring shape to form a ring oscillator. Reference numeral 159 denotes HF duty control means for controlling the duty of the high-frequency component signal based on each tap output signal Tap_0-Tap_7 of the HF VCO 156 in response to the Duty_set signal (output of the switching means 24). Reference numeral 154 denotes a variable current gain amplifier circuit which is the same as the high frequency component generation circuit (HFM) 15_1 described above.

次に、第３の実施例における高周波成分生成回路(HFM)15_2の動作について説明する。
同期/非同期_sel信号によって切替え手段158が周波数設定用DA変換回路151の出力を選択
した場合、HF用VCO 156は第１の実施例と同様にFREQ1レジスタ17_1の出力値に対応した周
波数を発振する。一方HF用位相比較器155の出力が選択された場合は、このHF用位相比較
器155の出力値に対応した周波数で発振する。このHF用VCO 156の出力信号はHF用分周回路
157で分周される。分周数Nは分周N1レジスタ22_1、分周N2レジスタ22_2で設定される。分
周数Nは正の整数値であり、Nに比例してHF用VOO156の発振周波数は大きくなる。このN分
周された信号がHF用位相比較器でCLKとの位相が比較され位相差に対応した出力でHF用VCO
の発振周波数を制御する。いわゆるPLLを構成している。この結果HF用VCOの出力信号はコ
ントローラ１からのクロックCLKに同期するとともにそのN倍の周波数となる。 Next, the operation of the high frequency component generation circuit (HFM) 15_2 in the third embodiment will be described.
When the switching means 158 selects the output of the frequency setting DA conversion circuit 151 by the synchronous / asynchronous_sel signal, the HF VCO 156 oscillates the frequency corresponding to the output value of the FREQ1 register 17_1 as in the first embodiment. To do. On the other hand, when the output of the HF phase comparator 155 is selected, oscillation occurs at a frequency corresponding to the output value of the HF phase comparator 155. The output signal of this VCO 156 for HF is the frequency divider for HF.
Divide by 157. The frequency division number N is set by the frequency division N1 register 22_1 and the frequency division N2 register 22_2. The frequency division number N is a positive integer value, and the oscillation frequency of the VOO156 for HF increases in proportion to N. This N-divided signal is compared with the CLK phase by the HF phase comparator, and the output corresponding to the phase difference is used for the HF VCO.
Controls the oscillation frequency. It constitutes a so-called PLL. As a result, the output signal of the HF VCO is synchronized with the clock CLK from the controller 1 and has a frequency N times that of the clock CLK.

HF用VOC 156は、VCOを構成する８個の可変遅延素子の各素子出力をタップ出力としてTa
p_0からTap_7の信号を出力し、HF Duty制御手段159に供給する。 The VOC 156 for HF uses the output of each of the 8 variable delay elements that make up the VCO as a tap output.
Signals p_0 to Tap_7 are output and supplied to the HF duty control means 159.

図18にHF Duty制御手段159の動作タイミングを示す。図中の(1)はタップ信号Tap_0から
Tap_7を示している。(2)はHF Duty制御手段159の出力信号例を示している。(2-1)はTap_0
信号をそのまま出力した場合であり、この時のdutyは50%である。(2-2)はTap_0とTap_1の
AND論理によって生成したもので、duty=37.5%としている。(2-3)はTap_0とTap_2のAND論
理によって生成したもので、Duty=25%としている。(2-4)はTap_0とTap_3のAND論理によっ
て生成したので、Duty=12.5%としている。 FIG. 18 shows the operation timing of the HF duty control means 159. (1) in the figure is the tap signal Tap_0
Shows Tap_7. (2) shows an output signal example of the HF duty control means 159. (2-1) is Tap_0
This is the case where the signal is output as it is, and the duty at this time is 50%. (2-2) is for Tap_0 and Tap_1
It is generated by AND logic, and duty = 37.5%. (2-3) is generated by AND logic of Tap_0 and Tap_2, and Duty = 25%. (2-4) is generated by AND logic of Tap_0 and Tap_3, so Duty = 12.5%.

(2-5)から(2-7)は、さらにTap_4からTap_7の信号を用いて、生成したもので、(2-5)はd
uty=75%で倍周波数、(2-6)はduty=50%で倍周波数、(2-7)はduty=25%で倍周波数としてい
る。これらの生成論理は図中に示している。(2-5)から(2-7)に示すようにHF用VCO 156の
発振周波数の倍の周波数の高周波成分を生成できるので周波数の可変範囲を拡大できる。 (2-5) to (2-7) are generated using Tap_4 to Tap_7 signals, and (2-5) is d
uty = 75% is double frequency, (2-6) is duty = 50%, double frequency, and (2-7) is duty = 25%, double frequency. These generation logics are shown in the figure. As shown in (2-5) to (2-7), a high-frequency component having a frequency twice the oscillation frequency of the HF VCO 156 can be generated, so that the frequency variable range can be expanded.

これらの(2-1)から(2-7)のいずれのものを出力させるかは、Duty1レジスタ23_1とDuty2
レジスタ23_2の設定値で選択する。 Which of these (2-1) to (2-7) is output depends on the Duty1 register 23_1 and Duty2
Select with the set value of register 23_2.

この高周波成分のDutyを可変することにより、半導体レーザダイオード4の発振いき値I
th以上の駆動電流の時間toverを可変することになる。ことことは通常のduty 50％の高周
波成分の周波数を可変してtover時間を変えることとほぼ等価なことになる。 By varying the duty of this high frequency component, the oscillation threshold value I of the semiconductor laser diode 4 is obtained.
The time tover of the drive current more than th is made variable. This is almost equivalent to changing the frequency of the high frequency component of the normal duty 50% to change the tover time.

図２１に第３の実施例をSpace期間およびMark期間に高周波成分を重畳する前述のCD-R
記録に適用した場合の動作タイミングを示す。この例では、同期/非同期_sel信号を図中
の(9)に示すように、/WR信号がHigh(Read)区間はHigh(非同期)、/WR信号がLow(Write)期
間はLow(クロック同期)としている。よって、Read期間中は従来と同様にFREQ1レジスタ17
_1の設定値に対応した周波数の高周波成分の重畳を行う。Write期間中は、HF用VCO156はH
F用位相比較器155で制御されコントローラ1から供給されるクロック信号CLKに同期した信
号を出力する。Write Strategy部131もコントローラ1からのクロック信号CLKをPLL131_4
でてい倍した記録クロックchCLKを用いて動作する。よって、記録クロックと高周波成分
の信号がCLKを介在して同期化される。 FIG. 21 shows the third embodiment in which the above-mentioned CD-R which superimposes high frequency components in the space period and the mark period
The operation timing when applied to recording is shown. In this example, as shown in (9) in the figure, the synchronous / asynchronous_sel signal is high (asynchronous) when the / WR signal is high (read), and low (clock) when the / WR signal is low (write). Synchronization). Therefore, during the Read period, the FREQ1 register 17
Superimpose high-frequency components with frequencies corresponding to the set value of _1. During the Write period, VCO156 for HF is H
A signal controlled by the F phase comparator 155 and synchronized with the clock signal CLK supplied from the controller 1 is output. The Write Strategy part 131 also receives the clock signal CLK from the controller 1 as PLL131_4.
The recording clock chCLK is doubled. Therefore, the recording clock and the high frequency component signal are synchronized via the CLK.

図21の(7-1)および(7-2)に示すように、HF_on/off_cont信号がHigh(HF on)でHF_1/2_s
elect信号がHigh（HF1）の場合は、分周N1レジスタ22_1、Duty1レジスタ23_1およびAMP1
レジスタ18_1が選択され対応する周波数、Dutyおよび振幅値の高周波成分が高周波成分生
成回路(HFM)15_2より出力され半導体レーザ駆動電流に重畳される。また、HF_1/2_select
信号がLow（HF2）の場合は、分周N2レジスタ22_2、Duty2レジスタ23_2およびAMP2レジス
タ18_2が選択され対応する周波数、Dutyおよび振幅値の高周波成分が半導体レーザ駆動電
流に重畳される。 As shown in (7-1) and (7-2) of Fig. 21, when the HF_on / off_cont signal is High (HF on), HF_1 / 2_s
When elect signal is High (HF1), frequency division N1 register 22_1, Duty1 register 23_1 and AMP1
The register 18_1 is selected, and the corresponding high frequency component of the frequency, duty, and amplitude value is output from the high frequency component generation circuit (HFM) 15_2 and superimposed on the semiconductor laser drive current. Also, HF_1 / 2_select
When the signal is Low (HF2), the frequency-dividing N2 register 22_2, the Duty2 register 23_2, and the AMP2 register 18_2 are selected, and the corresponding frequency, duty, and high-frequency component of the amplitude value are superimposed on the semiconductor laser driving current.

図21の(8)に高周波成分生成回路(HFM)15_2の出力電流Ihfの様子を示している。また、(
4)に半導体レーザ駆動電流にIhfが重畳されている様子を示している。 FIG. 21 (8) shows the state of the output current Ihf of the high frequency component generation circuit (HFM) 15_2. Also,(
4) shows a state in which Ihf is superimposed on the semiconductor laser drive current.

以上説明したように、第３の実施例では、高周波成分の信号を記録クロックに同期化さ
せるので、第１および第２の実施例のような高周波成分とマーク記録開始位置および終了
位置との位相が変動することがなく、常に一定の位相関係とになり、マーク形成の始端お
よび終端への高周波成分の影響が常に一定となる。よって、第２の実施例の効果に加えて
、高周波成分の非同期性に伴うマーク記録開始および終了位置での光供給エネルギーの変
動を避けることができる。 As described above, in the third embodiment, since the signal of the high frequency component is synchronized with the recording clock, the phase between the high frequency component and the mark recording start position and the end position as in the first and second embodiments. Does not fluctuate, and the phase relationship is always constant, and the influence of high-frequency components on the start and end of mark formation is always constant. Therefore, in addition to the effects of the second embodiment, it is possible to avoid fluctuations in the light supply energy at the mark recording start and end positions due to the asynchronous nature of the high frequency components.

また、高周波成分の記録クロックとの同期化において、基準クロックCLKのてい倍数Nの
可変、高周波成分信号のDutyの可変を可能としているので、所望の光出力のパルス幅を得
ることが可能となる。従って、等価的に最適周波数に設定したのと等価な光パルスを得る
ことができ、従来の高周波成分の発生方法と同等な最適条件を設定することが可能となる
。 In addition, in synchronization with the recording clock of the high frequency component, it is possible to change the multiple N of the reference clock CLK and the duty of the high frequency component signal, so that it is possible to obtain a desired optical output pulse width. . Therefore, it is possible to obtain an optical pulse equivalent to an equivalently set optimum frequency, and it is possible to set an optimum condition equivalent to a conventional method for generating a high frequency component.

さらに、従来に比し低い周波数でDutyを小さくすることにより、等価的に高い周波数の
重畳と同等の効果が得られるので高周波成分発生回路自身の動作周波数を従来に比し低下
させることができる。また光ディスク装置としても低い周波数の高周波成分とすることに
より、装置電力および不要輻射等を軽減することが可能となる。
（実施例４）
第１から第３の実施例において、第１および第２の高周波重畳制御手段のためにそれぞ
れ新たにHF on/off制御用のTimerを設けた例を説明したが、Write Strategy部のTimerを
利用して等価的にHF on/off制御するようにしてもよい。 Further, by reducing the duty at a lower frequency than the conventional one, an effect equivalent to the superposition of the high frequency can be obtained equivalently, so that the operating frequency of the high frequency component generating circuit itself can be lowered as compared with the conventional one. Further, by using a high frequency component having a low frequency for the optical disc apparatus, it is possible to reduce the apparatus power and unnecessary radiation.
Example 4
In the first to third embodiments, an example in which a timer for HF on / off control is newly provided for the first and second high-frequency superimposing control means has been described. However, the Timer of the Write Strategy section is used. Thus, HF on / off control may be equivalently performed.

また、Write Strategy部の出力信号を用いて、Read区間およびPer区間においてHF重畳
を行うようにし、mark記録開始タイミングに先行してPerと同じPowerレベルでPerとは異
なるPower state（例えばPbやPer１等）を挿入してSpace区間でのHFの停止制御を行って
もよい。 In addition, HF superimposition is performed in the Read section and Per section using the output signal of the Write Strategy section, and a power state (for example, Pb or Per1) different from Per at the same power level as Per prior to the mark recording start timing. Etc.) and HF stop control in the Space section may be performed.

同様にmark記録終了タイミング後に所定時間Perと同じPowerレベルでPerとは異なるPow
r state（例えばPbやPer2等）を挿入してSpace区間でのHFの重畳開始制御を行ってもよい
。この場合、PerでHF重畳し、PbやPer1やPer2ではHF重畳停
止となるようにHF control Logicを形成すればよい。 Similarly, Pow is different from Per at the same power level as Per for a predetermined time after mark recording end timing
r state (for example, Pb, Per2 or the like) may be inserted and HF superposition start control in the Space section may be performed. In this case, HF control logic may be formed so that HF superimposition is performed at Per and HF superposition is stopped at Pb, Per1, and Per2.

これらにより、必要とされるTimerの数を増やすことなくHF on/off制御を行うことがで
きるため、結果としてTimer回路の回路規模を低減させることができる。 As a result, HF on / off control can be performed without increasing the number of timers required, and as a result, the circuit scale of the timer circuit can be reduced.

半導体レーザ駆動電流に高周波成分を重畳すると高周波成分の位相により半導体レーザ駆動電流の変化タイミングが変動する様子を示す図Diagram showing how the change timing of the semiconductor laser drive current varies depending on the phase of the high frequency component when the high frequency component is superimposed on the semiconductor laser drive current 高周波成分とマーク形成駆動電流開始タイミングの位相変動によるマーク始端部での供給光エネルギーの差および、半導体レーザの発振遅延によるマーク形成用光出力の遅延の様子を示す図The figure which shows the mode of the optical output for mark formation by the difference in the supply light energy in the mark start end part by the phase fluctuation of a high frequency component and mark formation drive current start timing, and the delay of the mark formation light output by the oscillation delay of a semiconductor laser 本発明のマーク形成用レーザ駆動電流の開始タイミング（点P）に対してToff時間先行して高周波重畳を停止する様子を示す図The figure which shows a mode that high frequency superposition stops before Toff time ahead of the start timing (point P) of the laser drive current for mark formation of this invention 第１の実施例の構成図(Space期間にHF重畳)Configuration diagram of the first embodiment (superimposition of HF in the Space period) 高周波成分生成回路(HFM)１５の構成図High-frequency component generation circuit (HFM) 15 configuration diagram 半導体レーザ駆動部１４の構成図Configuration diagram of semiconductor laser drive unit 14 第１の実施例におけるWrite Strategy & 高周波重畳制御手段１３_１の構成図Configuration diagram of Write Strategy & High-frequency superposition control means 13_1 in the first embodiment 第１の実施例におけるWrite Strategy & 高周波重畳制御手段１３_１の動作を説明するタイミング図(CD-Rケース)Timing diagram for explaining the operation of the write strategy & high-frequency superposition control means 13_1 in the first embodiment (CD-R case) 第１の実施例におけるHF on/off動作を説明するタイミング図(CD-Rケース)Timing chart explaining HF on / off operation in the first embodiment (CD-R case) 第２の実施例の構成図(Space & Mark期間にHF重畳)Configuration diagram of the second embodiment (HF superimposed during Space & Mark period) 第２の実施例におけるWrite Strategy & 高周波重畳制御手段１３_２の構成図Configuration diagram of Write Strategy & High-frequency superposition control means 13_2 in the second embodiment 第２の実施例におけるWrite Strategy & 高周波重畳制御手段１３_２の動作を説明するタイミング図(CD-Rケース)Timing diagram for explaining the operation of the write strategy & high frequency superposition control means 13_2 in the second embodiment (CD-R case) 第２の実施例におけるHF on/off動作を説明するタイミング図(CD-Rケース)Timing chart for explaining HF on / off operation in the second embodiment (CD-R case) 第２の実施例におけるWrite Strategy & 高周波重畳制御手段１３_２の動作を説明するタイミング図(CD-RWケース)Timing diagram for explaining the operation of the write strategy & high frequency superposition control means 13_2 in the second embodiment (CD-RW case) 第２の実施例におけるHF on/off動作を説明するタイミング図(CD-RWケース)Timing chart explaining HF on / off operation in the second embodiment (CD-RW case) 第３の実施例の構成図(HFを記録クロックに同期化およびHFのduty制御化)Configuration diagram of the third embodiment (HF is synchronized with the recording clock and HF duty control) 第３の実施例における高周波成分生成回路(HFM)１５_２の構成図Configuration diagram of high-frequency component generation circuit (HFM) 15_2 in the third embodiment 第３の実施例における高周波成分生成回路(HFM)１５_２のHF Duty controlの動作を説明するタイミング図Timing chart for explaining the operation of the HF duty control of the high frequency component generation circuit (HFM) 15_2 in the third embodiment. Write Strategy部のWrite Strategy parameterを記憶するRAM(１), RAM(２)を説明する図Diagram explaining RAM (1) and RAM (2) that store Write Strategy parameter of Write Strategy section HF on/off制御用Timing parameterを記憶するRAM(３), RAM(4)を説明する図Diagram explaining RAM (3) and RAM (4) that store timing parameters for HF on / off control 第３の実施例におけるHF on/off動作を説明するタイミング図(CD-Rケース)Timing chart for explaining HF on / off operation in the third embodiment (CD-R case) 第１の実施例におけるWrite Strategy & 高周波重畳制御手段１３_２の動作を説明するタイミング図(CD-RWケース)Timing diagram for explaining the operation of the write strategy & high-frequency superposition control means 13_2 in the first embodiment (CD-RW case)

符号の説明Explanation of symbols

１・・・controller (DSP)
２・・・フレキシブルケーブル
３・・・Write Strategy内蔵半導体レーザ駆動回路
４・・・半導体レーザダイオード
５・・・フロントモニタ用受光素子
６・・・電流・電圧変換回路
７・・・Sample/Hold回路
８・・・Auto Read Power制御回路
９・・・ディスク反射光受光素子
１０・・・電流・電圧変換回路
１１・・・Serial Interface回路
１２・・・Mark Space長検出回路
１３・・・Write Strategy & 高周波重畳制御手段
１４・・・半導体レーザ駆動部
１５・・・高周波成分生成回路(HFM)
１７・・・周波数設定用レジスタ
１８・・・振幅設定用レジスタ
１９、２０・・・切り替え手段
２１・・・HF制御Logic
131・・・Write Strategy部
131_2, 131_3・・・RAM
131_4・・・Phase Lock Loop(PLL)
131_5, 131_6・・・タイマー
131_7・・・Out enable信号生成手段
132・・・第１の高周波重畳制御手段
133・・・第２の高周波重畳制御手段
132_1, 133_1・・・RAM
132_2, 133_2・・・タイマー
132_3, 133_3・・・RSフリップフロップ
141・・・Light Power Pw設定用レジスタ
142・・・Light Power Per設定用レジスタ
143・・・Light Power Pb設定用レジスタ
144・・・記録電流用D/A変換回路
145・・・電流増幅Amp
151, 152・・・D/A変換回路
153・・・高周波成分用発振回路
154・・・可変電流利得増幅回路
155・・・位相比較器
156・・・HF用VCO
157・・・HF用分周回路
159・・・HF Duty control手段
1 ... controller (DSP)
2 ... Flexible cable 3 ... Semiconductor laser drive circuit 4 with built-in write strategy 4 ... Semiconductor laser diode 5 ... Light receiving element 6 for front monitor ... Current / voltage conversion circuit 7 ... Sample / Hold circuit 8 ... Auto Read Power Control Circuit 9 ... Disc Reflected Light Receiving Element 10 ... Current / Voltage Conversion Circuit 11 ... Serial Interface Circuit 12 ... Mark Space Length Detection Circuit 13 ... Write Strategy & High-frequency superposition control means 14... Semiconductor laser drive unit 15... High-frequency component generation circuit (HFM)
17... Frequency setting register 18... Amplitude setting register 19 and 20... Switching means 21.
131 ・ ・ ・ Write Strategy
131_2, 131_3 ・ ・ ・ RAM
131_4 ・ ・ ・ Phase Lock Loop (PLL)
131_5, 131_6 ・ ・ ・ Timer
131_7 ・ ・ ・ Out enable signal generation means
132... First high frequency superposition control means
133 ... Second high frequency superposition control means
132_1, 133_1 ・ ・ ・ RAM
132_2, 133_2 ・ ・ ・ Timer
132_3, 133_3 ・ ・ ・ RS flip-flop
141 ・ ・ ・ Light Power Pw setting register
142 ・ ・ ・ Light Power Per setting register
143: Light Power Pb setting register
144 ... D / A conversion circuit for recording current
145 ・ ・ ・ Current amplification Amp
151, 152 ... D / A converter circuit
153 ・ ・ ・ Oscillation circuit for high frequency components
154 ... Variable current gain amplifier circuit
155 ... Phase comparator
156 ... VCO for HF
157 ・ ・ ・ HF divider
159 ・ ・ ・ HF Duty control means

Claims (2)

光ディスク上にマーク及びスペースを形成し、情報を記録する光ディスク装置であって、  An optical disk device for recording information by forming marks and spaces on an optical disk,
レーザ光を照射するレーザダイオードと、  A laser diode that emits laser light;
前記レーザダイオードを駆動するレーザダイオード駆動部と、  A laser diode driver for driving the laser diode;
前記レーザダイオード駆動部を制御する制御部とを備え、  A control unit for controlling the laser diode driving unit,
前記制御部は、スペース形成期間中に前記レーザダイオード駆動部が高周波重畳した駆動電流を前記レーザダイオードに供給するように制御し、また、マーク形成期間からスペース形成期間へ変化するタイミングに対して所定期間後に前記供給を開始するように制御することを特徴とする光ディスク装置。  The control unit controls the laser diode driving unit to supply a driving current superimposed at a high frequency to the laser diode during a space formation period, and is predetermined with respect to a timing at which the mark formation period changes to the space formation period. An optical disc apparatus that controls to start the supply after a period of time. 光ディスク上にマーク及びスペースを形成し、情報を記録する光ディスク装置であって、  An optical disk device for recording information by forming marks and spaces on an optical disk,
レーザ光を照射するレーザダイオードと、  A laser diode that emits laser light;
高周波電流を出力する高周波電流出力手段と直流電流を出力する直流電流出力手段とを有するレーザダイオード駆動部であって前記レーザダイオードを駆動するレーザダイオード駆動部と、  A laser diode driving unit having a high frequency current output means for outputting a high frequency current and a direct current output means for outputting a direct current, the laser diode driving unit driving the laser diode;
前記レーザダイオードの出力パワーを検出するフロントモニタと、  A front monitor for detecting the output power of the laser diode;
前記フロントモニタの出力電流を電圧に変換する第１の電流・電圧変換回路と、  A first current / voltage conversion circuit for converting the output current of the front monitor into a voltage;
前記光ディスクからの反射光を検出するディスク反射光検出素子と、  A disk reflected light detecting element for detecting reflected light from the optical disk;
前記ディスク反射光検出素子の出力電流を電圧に変換する第２の電流・電圧変換回路と、  A second current / voltage conversion circuit for converting the output current of the disk reflected light detection element into a voltage;
前記レーザダイオード駆動部を制御する制御部と、  A control unit for controlling the laser diode driving unit;
前記レーザ駆動部と前記制御部を接続するフレキシブルケーブルと、を有し、  A flexible cable connecting the laser driving unit and the control unit;
前記制御部は、スペース形成期間中に前記レーザダイオード駆動部が高周波重畳した駆動電流を前記レーザダイオードに供給するように制御し、また、マーク形成期間からスペース形成期間へ変化するタイミングに対して所定期間後に前記供給を開始するように制御することを特徴とする光ディスク装置。  The control unit controls the laser diode driving unit to supply a driving current superimposed at a high frequency to the laser diode during a space formation period, and is predetermined with respect to a timing at which the mark formation period changes to the space formation period. An optical disc apparatus that controls to start the supply after a period of time.

Images