JP4193759B2 - 非可逆回路素子及び通信装置 - Google Patents

非可逆回路素子及び通信装置 Download PDF

Info

Publication number
JP4193759B2
JP4193759B2 JP2004188943A JP2004188943A JP4193759B2 JP 4193759 B2 JP4193759 B2 JP 4193759B2 JP 2004188943 A JP2004188943 A JP 2004188943A JP 2004188943 A JP2004188943 A JP 2004188943A JP 4193759 B2 JP4193759 B2 JP 4193759B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
circuit device
center electrode
yoke
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004188943A
Other languages
English (en)
Other versions
JP2006013971A (ja
Inventor
長谷川  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004188943A priority Critical patent/JP4193759B2/ja
Publication of JP2006013971A publication Critical patent/JP2006013971A/ja
Application granted granted Critical
Publication of JP4193759B2 publication Critical patent/JP4193759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

本発明は、非可逆回路素子、特に、マイクロ波帯などで使用されるアイソレータやサーキュレータなどの非可逆回路素子及び該素子を備えた通信装置に関する。
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ電力を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
この種の非可逆回路素子として、特許文献1には、金属薄板(銅箔)からなる中心電極をフェライトに配置し、下部ヨークの下面に配置された端子基板上に整合回路を構成するコンデンサ素子を搭載し、該コンデンサ素子の電極に前記中心電極の一端部を接続したものが開示されている。この非可逆回路素子では、中心電極やコンデンサ素子などのはんだ付け強度が十分に得られる構成となっている。
ところで、この非可逆回路素子では、中心電極とコンデンサ素子との接続及び端子基板上の端子電極との接続のために、中心電極の一端部を複雑な形状に加工する必要があったり、接続用の別部材を用いたりしていた。しかし、このような構成では、接続のために、中心電極に複雑な板金的加工を要したり、別の接続用端子や押さえ用の樹脂ケースを必要として部品点数が増加して組立てが煩雑となり、低コスト化及び接続の信頼性が確保できないという問題点を有していた。
また、中心電極の交差角は±1°程度の高精度が要求されるが、銅箔からなる中心電極をフェライトに高精度に配置するのにもコストを要していた。
特開平7−263917号公報
そこで、本発明の目的は、部品点数が少なく、接続信頼性が高く、かつ、低コスト化を達成できる非可逆回路素子及び通信装置を提供することにある。
前記目的を達成するため、第1の発明に係る非可逆回路素子は、
上側から、永久磁石、電極膜にて形成された複数の中心電極を設けた中心電極基板、フェライト、ヨーク、電極膜にて形成された外部接続用電極を設けた端子基板を重ねてなり、
整合回路を構成するチップ状のコンデンサが前記中心電極基板と前記端子基板との間であって前記ヨークの外側に配置され、かつ、前記中心電極の端部と前記外部接続用電極とが前記コンデンサの両端部に形成された電極を介して接続され
前記コンデンサの厚みは前記フェライトと前記ヨークとを合わせた厚みとほぼ等しいこと、
を特徴とする。
第1の発明に係る非可逆回路素子において、膜状抵抗を備えていてもよく、この膜状抵抗は中心電極基板上に形成することができる。あるいは、チップ状抵抗であってもよい。このチップ状抵抗は中心電極基板の下面に配置してもよく、その厚みはフェライトの厚みよりも薄いことが好ましい。また、このチップ状抵抗は端子基板の上面であってヨークの外側に配置されていてもよい。ヨークの外側に配置されるのは膜状抵抗であってもよい。
中心電極基板及び端子基板に関しては、いずれも平板状であることが好ましく、単層の誘電体基板で構成することができ、このような中心電極基板及び端子基板は少なくとも一面に銅膜を貼って電極をパターン形成したものを使用することが好ましい。
第2の発明に係る通信装置は、前記非可逆回路素子を備えたことを特徴とする。
第1の発明に係る非可逆回路素子によれば、整合回路を構成するコンデンサが中心電極基板と端子基板との間に配置され、かつ、中心電極基板に設けた中心電極の端部と端子基板に設けた外部接続用電極とがコンデンサの電極を介して接続されているため、中心電極と外部接続用電極との接続が容易であり、かつ、該接続のために他の部材を必要とすることがなくて部品点数が少なくて済み、コストの低減を図ると共に接続の信頼性が向上する。
特に、複数の中心電極を中心電極基板上に電極膜にて形成すれば、交差角を精度よく、かつ、低コストで形成することができる。また、外部接続用電極を端子基板上に電極膜にて形成すれば、部品点数がより少なくなり、組立て工数も減少する。さらに、中心電極の一端部をヨークに電気的に直接に接続すれば、接続構造を複雑化することなく中心電極のアースへの接続がより確実なものとなる。
一方、整合回路を構成するコンデンサとして、両端部に電極が形成されているチップ状のものを用いることにより、本発明の効果を良好に達成することができる。この場合、コンデンサの厚みをフェライトとヨークとを合わせた厚みと等しくすれば、コンデンサを中心電極基板と端子基板との間に隙間なく配置できる。コンデンサの厚みがフェライトとヨークとを合わせた厚みよりも若干大きくても、フェライトをヨークに貼り付ければ容易に組み立てることができる。
さらに、抵抗を膜状抵抗として中心電極基板上に形成すれば、非可逆回路素子をより小型化することができる。あるいは、抵抗はチップ状のものであってもよく、このチップ状抵抗を中心電極基板の下面に配置した場合に、その厚みはフェライトの厚みよりも薄くすれば、チップ状抵抗とヨークとの短絡を防止することができる。チップ状抵抗を端子基板の上面であってヨークの外側に配置すれば、チップ状抵抗は磁気回路の外側に配置されることになり、耐電力を向上させるためにチップ状抵抗を大型化しても磁気回路自体が大型化することはなく、また、磁気回路の効率を劣化させることもない。
中心電極基板及び端子基板に関しては、いずれも平板状とすれば基板の製作が容易であり、かつ、非可逆回路素子をよりコンパクトに構成できる。これらを単層の誘電体基板で構成し、少なくともその一面に銅膜を貼って電極をパターン形成したものを使用すれば、電極などを別体として設ける必要はなく、非可逆回路素子のより一層の小型化を図ることができる。
第2の発明に係る通信装置は、接続信頼性が高く、低コストであるという前記非可逆回路素子の利点を備えたものとなる。
以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。尚、以下に示す各実施例において共通する部材には同じ符号を付し、重複する説明は省略する。
(第1実施例、図1〜図4参照)
第1実施例である非可逆回路素子1Aは、図1及び図2に示すように、集中定数型のアイソレータであって、上側から、上ヨーク10、永久磁石20、第1及び第2の中心電極31,32などを設けた中心電極基板30、フェライト45、下ヨーク15、アース電極65や外部接続用電極として機能するスルーホール61,62,63などを設けた端子基板60を重ねて構成されている。また、整合回路を構成するコンデンサ51,52が中心電極基板30と端子基板60との間に配置され、逆方向の信号を吸収するための抵抗膜55が中心電極基板30上に形成されている。
上ヨーク10及び下ヨーク15は、軟鉄などの強磁性体材料からなり、上ヨーク10の上面部11と側面部12、及び、下ヨーク15の底面部16と側面部17とで、永久磁石20と中心電極基板30とフェライト45とを囲った状態で収容し、磁気回路を構成する。
中心電極基板30には、図3(A)に示すように、上面には、2本の線路で構成された第1の中心電極31が電極膜として形成され、さらに、抵抗膜55及び中間接続用電極33が形成されている。また、上面からの透視図である図3(B)に示すように、下面には、2本の線路で構成された第2の中心電極32が電極膜として形成され、コンデンサ51用のランド34aを備えた中間接続用電極34及びコンデンサ51用のランド35aが第2の中心電極32の他端に形成されると共に、コンデンサ52用のランド36a,37aを備えた中間接続用電極36,37が形成されている。
中心電極基板30には、また、スルーホール41,42,43が形成されている。スルーホール41は、上面側で第1の中心電極31の一端に接続され、下面側で中間接続用電極34と接続されている。スルーホール42は、上面側で中間接続用電極33に接続されて抵抗膜55を介して第1の中心電極31の一端に接続され、下面側で第2の中心電極32の一端及び中間接続用電極36と接続されている。スルーホール43は、上面側で第1の中心電極31の他端に接続され、下面側で中間接続用電極37と接続されている。
また、抵抗膜55は、第1の中心電極31の一端に接続され、かつ、中間接続用電極33及びスルーホール42を介して第2の中心電極32の一端に接続されている。なお、抵抗膜55に代えてコンデンサ51,52と同様のチップタイプのものを用いてもよい。この場合、チップ抵抗は中心電極基板30の下面に、図3(B)に示すスルーホール41,42から引き出された電極(図示せず)の間に配置されることになる。このようなチップ抵抗はその厚みがフェライト45の厚みよりも薄いことが好ましい。チップ抵抗と下ヨーク15との短絡を防止するためである。
端子基板60には、その上面にアース電極65及びランド66,67が形成されると共に、端面に位置するスルーホール61,62,63及び上下面に貫通するスルーホール64が形成されている。さらに、端子基板60の下面にも上面と同じ電極パターンが形成されている。スルーホール61はランド66と接続されて外部接続用入出力端子として機能する。スルーホール62はランド67と接続されて外部接続用入出力電極として機能する。スルーホール63はアース電極65と接続されて外部接続用アース電極として機能する。また、複数のスルーホール64は上面のアース電極65と下面のアース電極とを接続している。
コンデンサ51,52は、それぞれチップタイプのもので、両端部に電極51a,51b、電極52a,52bを備えている。これらの電極はチップの両端面から少なくとも上面及び下面に延在した状態で形成されている。コンデンサ51の一方の電極51aは中心電極基板30のランド34aと端子基板60のランド66とにはんだ付けされ、他方の電極51bは中心電極基板30のランド35aと端子基板60のアース電極65のランド65aとにはんだ付けされている。コンデンサ52の一方の電極52aは中心電極基板30のランド36aと端子基板60のランド67とにはんだ付けされ、他方の電極52bは中心電極30のランド37aと端子基板60のアース電極65のランド65bとにはんだ付けされている。
以上の回路素子を備えた中心電極基板30及び端子基板60は以下のようにして製作される。即ち、これらの基板30,60は樹脂製のプリント基板として製作される。材料となる樹脂は、ポリイミド樹脂、ガラスエポキシ樹脂、ガラスフッ素樹脂、液晶ポリマー樹脂などである。この種の単層樹脂基板を約4〜8インチ角のマザー基板として用意し、このマザー基板の両面に銅膜を形成する。
前記マザー基板の銅膜をエッチングして前記電極31〜37、65などを所定のパターンに形成する。さらに、所定位置に前記スルーホール41〜43、61〜64となる孔を形成して導電性ペーストで充填し、これら導電性ペーストを焼き付けする。その後、中心電極基板30上に抵抗膜55を印刷して焼成する。抵抗膜55は所定の抵抗値になるようにレーザトリミングされる。中心電極基板30は3mm角程度の1単位ごとにダイサカットあるいはレーザカットされる。
次に、マザー基板状態にある端子基板60のランド66,67及びアース電極65上にコンデンサ51,52がはんだ付けされ、下ヨーク15が端子基板60のアース電極65上にはんだ付けされる。また、フェライト45が下ヨーク15の底面部16上に接着剤にて固定される。さらに、既に所定のサイズにカットされている中心電極基板30のランド34a,35a、36a,37aとコンデンサ51,52とがはんだ付けされる。
また、永久磁石20は中心電極基板30と上ヨーク10の上面部とに接着剤で固定され、フェライト45に対して直流磁界を印加する。上ヨーク10と下ヨーク15とは互いの側面部12,17で導電性接着剤にて一体化される。その後、端子基板60が3mm角程度の1単位ごとにダイサカットあるいはレーザカットされる。
以上の如く組み立てられた非可逆回路素子(集中定数型アイソレータ)1Aの電気等価回路を図4に示す。スルーホール(外部接続用入出力電極)61が入力ポートP1として機能し、スルーホール(外部接続用入出力電極)62が出力ポートP2として機能する。第1の中心電極31とコンデンサ51とで並列のLC共振回路が構成され、第2の中心電極32とコンデンサ52とで並列のLC共振回路が構成されている。抵抗膜55はポートP1,P2間に直列に挿入されている。中心電極31,32及びコンデンサ51,52のそれぞれの他端はスルーホール(外部接続用アース電極)63に接続されている。
以上説明した非可逆回路素子1Aによれば、第1の中心電極31及び第2の中心電極32が中心電極基板30の上下面に電極膜として形成されているため、交差角を精度よく、かつ、低コストで形成することができる。また、中心電極31,32の一端はコンデンサ51,52の電極51a,52aを介してスルーホール(外部接続用入出力電極)61,62に接続されているため、両者の接続が容易であり、かつ、接続のために他の部材を必要とすることがなくて部品点数が減少し、コストが低減すると共に、接続の信頼性が向上する。
また、中心電極基板30及び端子基板60はいずれも平板状であって製作が容易であると共に、非可逆回路素子1Aをよりコンパクトに構成している。しかも、これらの基板30,60を樹脂製のプリント基板としたため、前述したようにエッチングなどの方法によって中心電極31,32、中間接続用電極33〜37やアース電極65などを容易に形成することができる。
また、基板30,60には中間接続用電極や外部接続用入出力電極としてスルーホール41〜43、61〜64を形成するようにしたため、基板30,60を広面積のマザー基板から所定単位に切り出して製造する本第1実施例においては好都合であり、これらの電極を基板30,60の端面に容易に形成することができる。基板30,60を樹脂製としたのは、100μm程度の薄肉基板を得ることができ、安価で割れにくい利点を有することによる。なお、基板30,60はセラミック製であってもよい。
また、抵抗膜55を中心電極基板30上に印刷膜として形成したため、部品点数がより減少し、非可逆回路素子の一層の小型化を図ることができる。
(第2実施例、図5及び図6参照)
第2実施例である非可逆回路素子1Bは、図5及び図6に示すように、下ヨーク15に曲げ部18を形成し、該曲げ部18を中心電極基板30の下面に形成した中間接続用電極37及び第2の中心電極32の他端部分に直接に接続するようにしている。
他の構成は第1実施例である前記非可逆回路素子1Aと同様であり、その作用効果も第1実施例と同じである。
特に、本第2実施例では、第1の中心電極31の他端が中間接続用電極37を介して下ヨーク15の曲げ部18と接続され、かつ、第2の中心電極32もその他端が曲げ部18と接続されているため、接続構造を複雑化することなく中心電極31,32のアース電極65への接続がより確実なものとなる。
(第3実施例、図7及び図8参照)
第3実施例である非可逆回路素子1Cは、図7及び図8に示すように、前記抵抗膜55に代えてチップ抵抗56を用いたもので、該チップ抵抗56は端子基板60の中間接続用電極86,87のランド86a,87a上にはんだ付けされており、下ヨーク15の外側に配置されている。即ち、チップ抵抗56の電極56aはランド86aにはんだ付けされ、電極56bはランド87aにはんだ付けされる。
他の構成は第1実施例である前記非可逆回路素子1Aと同様であるが、この非可逆回路素子1Cにあっては、チップ抵抗56を下ヨーク15の外側に配置したため、中心電極基板30及び端子基板60の電極構成が以下に説明するように変更されている。
即ち、中心電極基板30の上面には、第1の中心電極31が2本の線路で形成されている。また、下面には、第2の中心電極32が2本の線路で形成されていると共に、コンデンサ51の電極51aがはんだ付けされるランド71aを有する中間接続用電極71、電極51bがはんだ付けされるランド72aを有する中間接続用電極72、コンデンサ52の電極52aがはんだ付けされるランド73aを有する中間接続用電極73及び電極52bがはんだ付けされるランド74aを有する中間接続用電極74が形成されている。
第1の中心電極31の両端部にはスルーホール75,76が形成されており、スルーホール75は基板30の下面で中間接続用電極71に接続されている。スルーホール76は基板30の下面で中間接続用電極74に接続されている。また、中間接続用電極72は第2の中心電極32の他端に接続され、中間接続用電極73は第2の中心電極32の一端に接続されている。
端子基板60の上面には、アース電極85及び中間接続用電極86,87が形成され、かつ、スルーホール81,82,83が形成されている。さらに、端子基板60の下面にも図示しないアース電極が形成されている。スルーホール81は中間接続用電極86と接続され、外部接続用入出力電極(入力ポートP1)として機能する。スルーホール82は中間接続用電極87と接続され、外部接続用入出力電極(出力ポートP2)として機能する。スルーホール83は上面のアース電極85と下面のアース電極とに接続され、外部接続用アース電極として機能する。
コンデンサ51の一方の電極51aは、端子基板60に形成した中間接続用電極86のランド86bにはんだ付けされると共に中心電極基板30に形成した中間接続用電極71のランド71aにはんだ付けされている。他方の電極51bは、端子基板60上のアース電極85の一部85aにはんだ付けされると共に中心電極基板30に形成した中間接続用電極72のランド72aにはんだ付けされている。
コンデンサ52の一方の電極52aは、端子基板60に形成した中間接続用電極87のランド87bにはんだ付けされると共に中心電極基板30に形成した中間接続用電極73のランド73aにはんだ付けされている。他方の電極52bは、端子基板60上のアース電極85の一部85bにはんだ付けされると共に中心電極基板30に形成した中間接続用電極74のランド74aにはんだ付けされている。
以上の構成からなる非可逆回路素子1Cの電気等価回路は図4と同様である。その作用効果は前記第1実施例と同じである。
特に、本第3実施例では、チップ抵抗56が下ヨーク15の外側に配置されているため、耐電圧を向上させるためにチップ抵抗56を大型化しても磁気回路の外側に位置することから、磁気回路自体が大型化することはなく、また、磁気回路の効率を劣化させることもない。なお、チップ抵抗56に代えて膜状の抵抗を用いることも可能である。
(通信装置、図9参照)
ここで、前記非可逆回路素子を搭載した通信装置として、携帯電話を例にして説明する。図9は携帯電話320のRF部分の電気回路を示し、322はアンテナ素子、323はプレクサ、331は送信側アイソレータ、332は送信側増幅器、333は送信側段間用帯域通過フィルタ、334は送信側ミキサ、335は受信側増幅器、336は受信側段間用帯域通過フィルタ、337は受信側ミキサ、338は電圧制御発振器(VCO)、339はローカル用帯域通過フィルタである。
ここに、送信側アイソレータ331として、前記各実施例として示した非可逆回路素子(集中定数型アイソレータ)を使用することができる。これらの非可逆回路素子を実装することにより、小型で低コストの携帯電話を実現することができる。
(他の実施例)
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、中心電極基板や端子基板の細部の構成、特に、電極の引き回し形状などは任意である。また、上ヨークや下ヨークの構成も任意である。
本発明に係る非可逆回路素子の第1実施例を示す分解斜視図である。 前記第1実施例を示す正面図である。 前記第1実施例を構成する中心電極基板を示し、(A)は平面図、(B)は底面図(上面から透視した状態)である。 前記第1実施例の電気等価回路を示すブロック図である。 本発明に係る非可逆回路素子の第2実施例を示す分解斜視図である。 前記第2実施例を示す正面図である。 本発明に係る非可逆回路素子の第3実施例を示す分解斜視図である。 前記第3実施例を示す正面図である。 本発明に係る通信装置(携帯電話)の電気回路を示すブロック図である。
符号の説明
1A〜1C…非可逆回路素子
10…上ヨーク
15…下ヨーク
20…永久磁石
30…中心電極基板
31…第1の中心電極
32…第2の中心電極
45…フェライト
51,52…コンデンサ
51a,51b,52a,52b…コンデンサ電極
55…抵抗膜
56…チップ抵抗
60…端子基板
61,62…スルーホール(外部接続用入出力電極)
63…スルーホール(外部接続用アース電極)

Claims (9)

  1. 上側から、永久磁石、電極膜にて形成された複数の中心電極を設けた中心電極基板、フェライト、ヨーク、電極膜にて形成された外部接続用電極を設けた端子基板を重ねてなり、
    整合回路を構成するチップ状のコンデンサが前記中心電極基板と前記端子基板との間であって前記ヨークの外側に配置され、かつ、前記中心電極の端部と前記外部接続用電極とが前記コンデンサの両端部に形成された電極を介して接続され
    前記コンデンサの厚みは前記フェライトと前記ヨークとを合わせた厚みとほぼ等しいこと、
    を特徴とする非可逆回路素子。
  2. さらに膜状抵抗を備え、該膜状抵抗は前記中心電極基板上に形成されていることを特徴とする請求項1に記載の非可逆回路素子。
  3. さらにチップ状抵抗を備え、該チップ状抵抗は前記中心電極基板の下面に配置され、かつ、その厚みは前記フェライトの厚みよりも薄いことを特徴とする請求項1に記載の非可逆回路素子。
  4. さらに膜状又はチップ状の抵抗を備え、該抵抗は前記端子基板の上面であってヨークの外側に配置されていることを特徴とする請求項1に記載の非可逆回路素子。
  5. 前記中心電極基板及び前記端子基板はいずれも平板状であることを特徴とする請求項1〜請求項4に記載の非可逆回路素子。
  6. 前記中心電極基板及び前記端子基板がいずれも単層の誘電体基板であることを特徴とする請求項5に記載の非可逆回路素子。
  7. 前記中心電極基板及び前記端子基板は少なくとも一面に銅膜を貼って電極をパターン形成したものであることを特徴とする請求項6に記載の非可逆回路素子。
  8. 前記中心電極の一端部が前記ヨークに電気的に直接に接続されていることを特徴とする請求項1〜請求項7のいずれかに記載の非可逆回路素子。
  9. 請求項1〜請求項8のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。
JP2004188943A 2004-06-25 2004-06-25 非可逆回路素子及び通信装置 Expired - Fee Related JP4193759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004188943A JP4193759B2 (ja) 2004-06-25 2004-06-25 非可逆回路素子及び通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004188943A JP4193759B2 (ja) 2004-06-25 2004-06-25 非可逆回路素子及び通信装置

Publications (2)

Publication Number Publication Date
JP2006013971A JP2006013971A (ja) 2006-01-12
JP4193759B2 true JP4193759B2 (ja) 2008-12-10

Family

ID=35780657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004188943A Expired - Fee Related JP4193759B2 (ja) 2004-06-25 2004-06-25 非可逆回路素子及び通信装置

Country Status (1)

Country Link
JP (1) JP4193759B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120239494A1 (en) 2011-03-14 2012-09-20 Bo Hu Pricing deals for a user based on social information
WO2017094407A1 (ja) * 2015-12-03 2017-06-08 株式会社村田製作所 非可逆回路素子、モジュール回路及び通信装置

Also Published As

Publication number Publication date
JP2006013971A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
JPH11355012A (ja) 非可逆回路素子
US8058945B2 (en) Ferrite magnet device, nonreciprocal circuit device, and composite electronic component
JP3858853B2 (ja) 2ポート型アイソレータ及び通信装置
KR101307284B1 (ko) 2포트 아이솔레이터
JP4193759B2 (ja) 非可逆回路素子及び通信装置
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
KR100397740B1 (ko) 비가역 회로소자 및 통신 장치
JPH0955607A (ja) 非可逆回路素子
JP4182926B2 (ja) 非可逆回路素子及び通信装置
JP5120101B2 (ja) フェライト・磁石素子の製造方法
JP5233664B2 (ja) 非可逆回路素子の構成部品
JP4345691B2 (ja) 非可逆回路素子及び通信装置
US6888432B2 (en) Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device
JP3714220B2 (ja) 非可逆回路素子及び通信装置
JP4636355B2 (ja) 中心導体組立体およびこれを用いた非可逆回路素子
JP4285391B2 (ja) 非可逆回路素子及び通信装置
JPH11308013A (ja) 集中定数型非可逆回路素子
JP4070131B2 (ja) 電子部品モジュール、非可逆回路素子及びその製造方法
JP4605501B2 (ja) 非可逆回路素子
JP2006020052A (ja) 2ポートアイソレータ
JP2606475Y2 (ja) 非可逆回路素子
JP2012235418A (ja) 非可逆回路素子
JP2006135493A (ja) 非可逆回路素子及び通信装置
JPH0593106U (ja) 非可逆回路素子
JP2006157090A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Ref document number: 4193759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees