JP4188563B2 - Method and apparatus for high-speed manufacturing programming and low-voltage in-system writing for programmable logic devices - Google Patents
Method and apparatus for high-speed manufacturing programming and low-voltage in-system writing for programmable logic devices Download PDFInfo
- Publication number
- JP4188563B2 JP4188563B2 JP2000548801A JP2000548801A JP4188563B2 JP 4188563 B2 JP4188563 B2 JP 4188563B2 JP 2000548801 A JP2000548801 A JP 2000548801A JP 2000548801 A JP2000548801 A JP 2000548801A JP 4188563 B2 JP4188563 B2 JP 4188563B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- voltage applied
- voltage input
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title description 14
- 238000001514 detection method Methods 0.000 claims description 36
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【0001】
技術分野
本発明は、プログラマブル・ロジック・デバイスに関する。より詳細に述べれば、本発明は、高速製造プログラミングおよび低電圧イン‐システム書き込みの方法および装置のためのプログラマブル・ロジック・デバイスの自動コンフィグレーションに関する。
【0002】
発明の背景
プログラマブル・ロジック・デバイスは、しばしば2つの分離された電源入力を含んでいる。第1の電源入力には、読み出しオペレーションのための電流を供給するシステム電源が接続され、通常それは3.3Vまたは5Vになる。第2の電源入力には、プログラミングおよび消去オペレーションのため、通常12Vあるいはシステム電圧に等しい値の電圧が供給される。第2の電源入力に12Vの電源を接続すればプログラマブル・ロジック・デバイスの高速プログラミングおよび消去オペレーションが可能になるが、システム電源電圧と等しい値の電圧を印加した場合にはプログラミング・オペレーションが遅くなる。通常、製造段階においては、プログラマブル・ロジック・デバイスのプログラミング用に12V電源が使用され、それによって製造スループットの向上ならびに製造設備コストの最小化が図られる。通常のイン‐システム・オペレーションにおいては、第2の電源入力に3.3Vまたは5Vのシステム電源が印加される。製造段階における高速プログラミングおよび通常のイン‐システム・オペレーションにおけるプログラミングを可能にするために、コンピュータ・システム製造者は、製造段階に第2の電源入力に対して12Vの印加を可能にし、かつコンピュータ・システムの動作時には、第2の電源入力にシステム電源電圧を印加させるシステム・レベルの回路を準備しなければならない。このシステム・レベルの回路には、第2の電源入力をグラウンドに接続することによって書き込みオペレーションを禁止する、ライト・プロテクト機能をもたらす回路が含められることもある。
【0003】
図1に、従来技術によるプログラマブル・ロジック・デバイス110に関する代表的な構成を示す。プログラマブル・ロジック・デバイス110は、システム電源電圧入力(VCC)120および、プログラミングおよび消去電圧入力(VPP)130を備えている。この構成の場合、VCC 120がVPP 130に接続されている。VCC 120およびVPP 130は、それぞれ通常は5Vまたは、それと同程度に一般的な3.3Vのシステム電源電圧140を受け取る。この構成例には12Vの供給がなく、高速プログラミングを考慮したものとはなっていない。また、VPP 130が常にVCC 120と等しく、それによってイン‐システム・プログラミングおよび消去オペレーションがイネーブルとなっていることから、ライト・プロテクトも不可能である。
【0004】
図2は、従来技術によるコンピュータ・システム内におけるプログラマブル・ロジック・デバイス110に関する別の代表的な構成を示す。図1の場合と同様に、このプログラマブル・ロジック・デバイス110にもVCC 120およびVPP 130が備わっている。この構成例の場合、通常は5Vまたは3.3Vとなるシステム電源電圧140がVCC 120に印加される。VPP 130には、通常は12Vであるプログラミングおよび消去電圧250が印加される。VPP 130は、抵抗252を介してグランドにも接続される。このインプリメンテーションは、VPP 130が12Vを受け取ることから、高速製造プログラミングが可能である。また、このインプリメンテーションにおいては、プログラミングおよび消去電圧250がVPP 130に印加されないと、VPP 130が浮き、抵抗252を介してグランドに接続されることから、ライト・プロテクト機能も達成できる。しかし、この構成例には、システム電源電圧140をVPP 130に供給する備えがないことから、イン‐システム・プログラミングおよび消去オペレーションが得られないという欠点を有する。
【0005】
図3は、ライト・プロテクト、高速製造プログラミングおよび消去オペレーション、イン‐システム・プログラミングおよび消去オペレーションを可能にした、従来技術によるプログラマブル・ロジック・デバイス110に関する構成を示している。この構成の場合、通常は5Vまたは3.3Vとなるシステム電源電圧140がVCC 120ならびにトランジスタ370に印加される。システム・ロジック360は、イン‐システム・プログラミングおよび消去オペレーションが要求された際に、トランジスタ370をイネーブルする。トランジスタ370がイネーブルになると、システム電源電圧140がVPP 130に供給され、それによってイン‐システム・プログラミングおよび消去オペレーションが可能になる。トランジスタ370がイネーブルされていなければ、通常、VPP 130が抵抗252を介してグランドに接続されることから、プログラミングおよび消去オペレーションがディスエーブルとなってライト・プロテクト機能が達成される。さらにトランジスタ370がディスエーブルされていれば、製造段階にプログラミングおよび消去電圧250をVPP 130に印加して、高速プログラミングおよび消去オペレーションをイネーブルすることが可能になる。この構成は、高速プログラミングおよび消去オペレーション、イン‐システム・プログラミングおよび消去オペレーション、およびライト・プロテクトを考慮したものとなっているが、これらの特徴は、システム・ロジック360、トランジスタ370および抵抗252を備えるというコスト増を受け入れることによって達成される。
【0006】
発明の要約
プログラマブル・ロジック・デバイスを開示する。このプログラマブル・ロジック・デバイスは、第1の電圧入力および第1の電圧入力に接続された第1の検出回路を備える。第1の検出回路は、第1の電圧入力に印加された電圧が第1の所定値を越えるか否かを検出する。このプログラマブル・ロジック・デバイスは、さらに、第1の検出回路に接続された第1のコンフィグレーション回路を備える。第1のコンフィグレーション回路は、電圧が第1の所定値を越えたことを第1の検出回路が検出すると、それに応答して、第1の電圧入力を介してプログラミングおよび消去オペレーションに充分な電流をこのプログラマブル・ロジック・デバイスが受け取ることができるよう、プログラマブル・ロジック・デバイスのコンフィグレーション(構成変更)を行う。
【0007】
本発明のこのほかの特徴ならびに利点は、添付図面および以下の詳細な説明から明らかになるであろう。
【0008】
続いて、添付図面に示す例を参照して本発明の説明を行うが、これには限定の意図はなく、また図面においては、類似の要素に類似の参照を用いている。
【0009】
詳細な説明
本発明の一実施態様では、プログラマブル・ロジック・デバイスが、プログラミングおよび消去電圧入力に付与される電圧レベルに応じ、プログラミングおよび消去電圧入力もしくはシステム電圧入力のいずれかを介して、プログラミングおよび消去オペレーションに充分な電流を受け取ることができるよう、コンフィグレーションを自動設定する回路を備える。本発明の別の実施態様では、さらに、プログラミングおよび消去電源電圧入力をロジック・レベルのライト・プロテクト入力として使用することによって、プログラミングおよび消去プロテクトを達成する。一実施態様に意図された利点は、システム・レベルのロジック回路に要する追加のコストを伴うことなく、高速製造プログラミングならびにイン‐システム・プログラミングおよび消去オペレーションを提供することである。それに加えて、一実施態様に意図された別の利点として、単純なロジック信号入力を介してプログラミングおよび消去に対する完全なプロテクトを達成できることが挙げられる。
【0010】
図4は、プログラマブル・ロジック・デバイス405の一実施形態を示したブロック図である。この実施形態におけるプログラマブル・ロジック・デバイス405はフラッシュ・タイプの不揮発性メモリ・デバイスであるが、別の実施形態ではプログラミングおよび消去オペレーション用の電圧入力と他のデバイス・オペレーション用に分離された電圧入力を備えた任意のプログラマブル・ロジック・デバイスが使用可能である。ここにおいて「プログラマブル・ロジック・デバイス」という用語は、広い範囲のプログラム可能な電子デバイスを含み、限定する意図ではないが、フラッシュ・メモリおよびその他の不揮発性メモリ・デバイスを包含する。プログラマブル・ロジック・デバイス405は、プログラミングおよび消去電圧入力(VPP)410およびシステム電源電圧入力(VCC)420を備える。VCC 420は、好ましくは約5Vの電圧を受け取るものとするが、VCC 420が各種の電圧を受け取る別の実施形態も考えられ、限定を意図するわけではないが、その電圧には3.3Vも含まれる。別の実施形態においては、VCC 420が約1.8Vを受け取ることもある。デバイスオペレーション中のVPP 410は、0VまたはVCCに等しい電圧、あるいは高速プログラミング用の、それより高い電圧を受け取ることになる。高速プログラミング用の、より高い電圧は、好ましくは12Vとするが、これ以外の電圧を使用する別の実施形態も可能である。
【0011】
プログラマブル・ロジック・デバイス405は、さらに、高電圧検出回路440、低電圧検出回路450、ゲート制御コンフィグレーション回路430、およびドレイン制御コンフィグレーション回路460を含んでいる。ゲート制御コンフィグレーション回路430はゲート制御信号470を出力し、ドレイン制御コンフィグレーション回路460はドレイン制御信号480を出力する。ゲート制御信号470は、このプログラマブル・ロジック・デバイスのメモリ・セル(図示せず)を構成するトランジスタ(図示せず)のゲートに、プログラミングおよび消去オペレーションに必要な電圧を供給する。ドレイン制御信号480は、このプログラマブル・ロジック・デバイスのメモリ・セルを構成するトランジスタのドレインに、プログラミングおよび消去オペレーションに必要な電圧を供給する。
【0012】
高電圧検出回路440は、VPP入力410を受け取り、VPP入力410に印加された電圧があらかじめ決定された所定電圧レベルを越えているか否かを判断する。高速製造プログラミング用に、より高い12Vの電圧を使用する実施形態においては、この高電圧検出回路の所定電圧レベルを8Vとするが、それ以外のレベルを使用することも可能である。高電圧検出回路440は、ゲート制御コンフィグレーション回路430に接続されており、この高電圧検出回路440は、判断の結果をゲート制御コンフィグレーション回路430に伝達する。VPP入力410に印加された電圧が8Vを越えると、高電圧検出回路440が判断した場合、ゲート制御コンフィグレーション回路430は、VPP入力410に印加された電圧の、ゲート制御信号470への通過を許可する。さらに高電圧検出回路440は、ドレイン制御コンフィグレーション回路460にも接続されており、高電圧検出回路440は、判断の結果をドレイン制御コンフィグレーション回路460にも伝達する。VPP入力410に印加された電圧が8Vを越えると、高電圧検出回路440が判断した場合、ドレイン制御コンフィグレーション回路430は、ゲート制御信号470を通る電圧の、ドレイン制御信号470への通過を許可する。
【0013】
低電圧検出回路450は、VPP入力410を受け取り、VPP入力410に印加された電圧があらかじめ決定された所定電圧レベルを下回るか否かを判断する。好ましくはこの所定レベルを1Vとするが、それ以外のレベルも可能である。低電圧検出回路450は、ゲート制御コンフィグレーション回路430ならびにドレイン制御コンフィグレーション回路460に接続されており、各コンフィグレーション回路430および460に対して判定の結果を伝える。この低電圧検出回路450が、VPP入力410に印加された電圧が1Vを下回ると判断した場合、ゲート制御コンフィグレーション回路430およびドレイン制御コンフィグレーション回路460は、それぞれVPP入力410に印加された電圧およびVCC入力420に印加された電圧の、ゲート制御信号470およびドレイン制御信号480への通過をそれぞれ禁止する。したがって、ロジック・ローの信号をVPP入力410に渡すことによって、プログラミングおよび消去オペレーションが禁止され、プログラマブル・ロジック・デバイス405の完全なライト・プロテクトが達成される。
【0014】
高電圧検出回路440が、VPP入力410に印加された電圧について8Vを越えていないと判断し、かつ低電圧検出回路450が、VPP入力410に印加された電圧について1Vを下回っていないと判断した場合、ゲート制御コンフィグレーション回路430およびドレイン制御コンフィグレーション回路460は、VCC入力420に印加された電圧をプログラミングおよび消去オペレーションのために使用できるようにする。つまり、1Vから8Vまでの範囲に含まれるロジック・ハイの電圧は、VCC入力420に印加された電圧を、プログラマブル・ロジック・デバイス405にプログラミングおよび消去オペレーションのために使用させることによって、イン‐システム・プログラミングおよび消去オペレーションを可能にする。プログラマブル・ロジック・デバイス405は、VCC入力420に印加された電圧を使用して、プログラミングおよび消去オペレーションに適した電圧ならびに電流レベルを供給するために、ドレイン制御信号480およびゲート制御信号470用のチャージ・ポンプ(図4には図示していないが図5を参照されたい)を含んでいることもある。
【0015】
図5は、プログラマブル・ロジック・デバイス内に包含されている検出回路およびコンフィグレーション回路のブロック図である。図5に示したブロック図は、図4を参照して説明した回路を、より詳細に表している。電圧は、VPP入力410において受け取られる。3M・抵抗502および1M・抵抗504は、分圧回路を構成し、VPP入力410において受け取った電圧を1/4にする。ここには、抵抗502および504について具体的な値を示しているが、これ以外の抵抗値あるいは分圧のための別のテクニックを使用して分圧回路を構成してもよい。
【0016】
抵抗502および504によって構成される分圧回路の出力は、コンパレータ回路505によって受け取られる。コンパレータ回路505は、抵抗502および504によって構成される分圧回路の出力を2Vの基準電圧532と比較する。抵抗502および504によって構成される分圧回路がVPP入力410に印加された電圧を1/4にすることから、コンパレータ回路505は、VPP入力410に印加された電圧が8Vを超えるか否かの判断を行うことができる。たとえば、VPP入力410に印加された電圧が12Vであった場合、抵抗502および504によって構成される分圧回路からコンパレータ回路505に3Vが供給される。3Vは2Vの基準電圧532より高いことから、コンパレータ回路505は、8Vを超える電圧がVPP入力410に印加されたことを示すVPPHi信号515を出力する。VPP入力410に印加された電圧が8Vより低いときは、このコンパレータからのVPPHi信号515は超過を示すものとはならない。
【0017】
コンパレータ回路507は、VPP入力410に印加された電圧を1Vの基準電圧と比較する。VPP入力410に印加された電圧が1Vを下回るとき、コンパレータ回路507は、VPP入力410に印加された電圧が1Vより低いことを示すVPPLo信号510をアサートする。VPP入力410に印加された電圧が1Vを超えるときは、このコンパレータ回路507からのVPPLo信号510には1V超を示すものとはならない。
【0018】
VPPHi信号515は、レベル・シフタ532、536、および562に印加される。VPP入力410に印加された電圧が8Vを超えるときに限ってVPPHi信号515がアサートされることから、VPPHi信号515によってトランジスタ534、538、および566をイネーブルするためにレベル・シフタ532、536、および562が必要であり、これらのトランジスタは、イネーブルになるとVPP入力410に印加された入力をゲート制御信号470およびドレイン制御信号480に渡す。図4との関連から前述したように、ゲート制御信号470は、このプログラマブル・ロジック・デバイスのメモリ・セル(図示せず)を構成するトランジスタ(図示せず)のゲートに、プログラミングおよび消去オペレーションに必要な電圧を供給する。またドレイン制御信号480は、このプログラマブル・ロジック・デバイスのメモリ・セルを構成するトランジスタのドレインに、プログラミングおよび消去オペレーションに必要な電圧を供給する。
【0019】
VPPHi信号515のアサートがなく、VPP入力410に印加された電圧が8Vより低いことが示されており、かつVPPLo信号510のアサートがなく、VPP入力410に印加された電圧が1Vを超えることが示されているときは、VPPHi信号515およびVPPLo信号510が入力されるノア・ゲート525がVPP=VCC信号520をアサートする。VPP=VCC信号520のアサートは、VPP入力410に印加された電圧がおおむねVCC入力420に印加された電圧に等しいことを示す。
【0020】
VCC入力420は、読み出しオペレーションに必要な電圧だけでなく、低電流チャージ・ポンプ560および高電流チャージ・ポンプ570のための電力も供給する。VPP入力410に印加された電圧が12Vより低く1Vより高いときは、プログラミングおよび消去オペレーション用の電圧がVCC入力410によって供給される。低電流チャージ・ポンプ560は、プログラミングおよび消去オペレーションに必要な電流を、このプログラマブル・ロジック・デバイスのメモリ・セル(図示せず)を構成するトランジスタ(図示せず)のゲートに供給する。このゲート電流は、トランジスタ564がイネーブルになるとゲート制御信号470を介して渡される。高電流チャージ・ポンプ570は、プログラミングおよび消去オペレーションに必要な電流を、このプログラマブル・ロジック・デバイスのメモリ・セルを構成するトランジスタのドレインに供給する。このドレイン電流は、トランジスタ572がイネーブルになると、ドレイン制御信号480を介して渡される。トランジスタ564および572は、VPP=VCC信号520に接続されており、VPP=VCC信号520がアサートされるとイネーブルになる。
【0021】
図6は、図4および図5との関連から説明した前述のプログラマブル・ロジック・デバイス405を図示している。プログラマブル・ロジック・デバイス405は、VCC入力420およびVPP入力410を備えている。VCC入力420には電源電圧640が、VPP入力410にはライト・プロテクト・ロジック信号660がそれぞれ接続される。電源電圧640は、好ましくは5Vとするが、3.3Vを含むそれ以外の電圧とすることも可能である。ライト・プロテクト・ロジック信号660がロジック・ローの電圧レベルであるとき、図4および図5との関連から説明したように、プログラマブル・ロジック・デバイス405のプログラミングおよび消去オペレーションが禁止される。ライト・プロテクト・ロジック信号660がロジック・ハイの電圧レベルであるとき(ただし8Vより低いとき)、これも図4および図5との関連から説明したように、プログラマブル・ロジック・デバイス405は、VCC入力420を介してプログラミングおよび消去オペレーションのために必要な電力を受け取る。このように、単純なロジック信号を介して完全なライト・プロテクトが達成され、また外部の回路を必要とすることなくイン‐システム・プログラミングおよび消去が可能となることがわかる。
【0022】
図7は、図4および図5との関連から説明した前述のプログラマブル・ロジック・デバイス405を図示している。このプログラマブル・ロジック・デバイス405は、VCC入力420およびVPP入力410を備えている。VCC入力420には電源電圧640が接続される。電源電圧640は、好ましくは5Vとするが、3.3Vを含むそれ以外の電圧とすることも可能である。別の実施形態においては、約1.8Vとする電源電圧を使用することもある。VPP入力410は、プログラミングおよび消去電圧ライン750に接続される。プログラミングおよび消去電圧750は、好ましくは12Vとするが、それ以外の電圧とすることも可能である。電源電圧640とプログラミングおよび消去電圧750の間には抵抗752が接続されている。製造時には、プログラミングおよび消去電圧ライン750を介してVPP入力410に12Vを印加することができる。これにより、プログラマブル・ロジック・デバイス405の高速プログラミングおよび消去オペレーションが実行可能になる。イン‐システム・オペレーション時にプログラマブル・ロジック・デバイス405を使用するときは、プログラミングおよび消去電圧ライン750を介したプログラミングおよび消去電流の供給はない。イン‐システム・オペレーション時には、VPP入力410は抵抗752を介して電源電圧640を受け取る。抵抗752の値は、好ましくは抵抗752の端子間電圧降下を最小にする値とする。この電源電圧は8Vより低く、1Vより高いことから、このプログラマブル・ロジック・デバイスは、VCC入力420に印加された電圧をイン‐システム・プログラミングおよび消去オペレーション用に使用する。したがって、図7に示した実施形態は、低コストの抵抗752のみを外部回路に使用して、高速製造プログラミングおよびイン‐システム・プログラミングおよび消去オペレーションを可能とする。
【0023】
図8は、プログラマブル・ロジック・デバイスの第1の電源電圧入力および第2の電源電圧入力の自動的なコンフィグレーションを行うための方法を示したフローチャートである。ステップ810および820においては、電源電圧入力に印加された電圧があらかじめ決定済みの所定値を超えるか否かの判断を行う。ステップ830は、この電源電圧が所定値を超えるとき、電源電圧入力がイネーブルになってプログラミングおよび消去オペレーション用の充分な電流が導かれることを示している。電圧が所定値を超えないとき、電源電圧入力がイネーブルされず、プログラミングおよび消去オペレーション用に必要な電流が導かれない。
【0024】
以上においては、特定の実施形態を参照して本発明の説明を行ってきた。しかしながら、付随する特許請求の範囲に示したより広い本発明の真意ならびに範囲から逸脱することなく、これらに対する修正ないしは変更が可能なことは明らかであろう。したがって、明細ならびに図面は、限定ではなく例示を意図したものと解釈されるべきである。
【図面の簡単な説明】
【図1】 従来技術によるプログラマブル・ロジック・デバイスに関する代表的な構成を示している。
【図2】 従来技術によるコンピュータ・システム内におけるプログラマブル・ロジック・デバイスに関する別の代表的なシステム構成例を示している。
【図3】 従来技術による、システム・ロジックを含むプログラマブル・ロジック・デバイスの別の代表的なシステム構成例を示している。
【図4】 プログラマブル・ロジック・デバイスの一実施形態を示したブロック図である。
【図5】 プログラマブル・ロジック・デバイス内に包含されている検出回路およびコンフィグレーション回路のブロック図である。
【図6】 電源電圧およびライト・プロテクト・ロジック信号が接続されるプログラマブル・ロジック・デバイスのブロック図である。
【図7】 電源電圧およびプログラミングおよび消去電圧が接続されるプログラマブル・ロジック・デバイスのブロック図である。
【図8】 プログラマブル・ロジック・デバイスの第1の電源電圧入力および第2の電源電圧入力の自動的なコンフィグレーションを行うための方法を示したフローチャートである。[0001]
TECHNICAL FIELD The present invention relates to programmable logic devices. More particularly, the present invention relates to automatic configuration of programmable logic devices for high speed manufacturing programming and low voltage in-system writing methods and apparatus.
[0002]
BACKGROUND OF THE INVENTION Programmable logic devices often include two separate power inputs. The first power input is connected to a system power supply that supplies current for the read operation, which is typically 3.3V or 5V. The second power input is typically supplied with a voltage equal to 12V or a system voltage for programming and erase operations. Connecting a 12V power supply to the second power input allows fast programming and erase operations of the programmable logic device, but slows down the programming operation when a voltage equal to the system power supply voltage is applied. . Typically, during the manufacturing phase, a 12V power supply is used for programming the programmable logic device, thereby increasing manufacturing throughput and minimizing manufacturing equipment costs. In normal in-system operation, 3.3V or 5V system power is applied to the second power input. In order to allow high speed programming during manufacturing and programming during normal in-system operation, the computer system manufacturer allows the application of 12V to the second power input during manufacturing and During system operation, a system level circuit must be provided that applies a system power supply voltage to the second power input. The system level circuitry may include circuitry that provides a write protect function that inhibits write operations by connecting the second power input to ground.
[0003]
FIG. 1 shows a typical configuration for a
[0004]
FIG. 2 illustrates another exemplary configuration for a
[0005]
FIG. 3 shows a configuration for a prior art
[0006]
SUMMARY OF THE INVENTION A programmable logic device is disclosed. The programmable logic device comprises a first voltage input and a first detection circuit connected to the first voltage input. The first detection circuit detects whether or not the voltage applied to the first voltage input exceeds a first predetermined value. The programmable logic device further includes a first configuration circuit connected to the first detection circuit. In response to the first detection circuit detecting that the voltage has exceeded the first predetermined value, the first configuration circuit is responsive to a current sufficient for programming and erasing operations via the first voltage input. The programmable logic device is configured so that the programmable logic device can receive the signal.
[0007]
Other features and advantages of the present invention will be apparent from the accompanying drawings and from the detailed description that follows below.
[0008]
The present invention will now be described with reference to the examples shown in the accompanying drawings, which are not intended to be limiting, and in the drawings, similar references are used for similar elements.
[0009]
DETAILED DESCRIPTION In one embodiment of the present invention, a programmable logic device is programmed and programmed via either a programming and erase voltage input or a system voltage input, depending on the voltage level applied to the programming and erase voltage inputs. A circuit for automatically setting the configuration is provided so that a current sufficient for the erase operation can be received. In another embodiment of the present invention, programming and erasure protection is further achieved by using the programming and erasing power supply voltage input as a logic level write protection input. The intended benefit of one embodiment is to provide high-speed manufacturing programming and in-system programming and erase operations without the additional cost of system level logic circuitry. In addition, another advantage intended for one embodiment is that full protection against programming and erasure can be achieved via simple logic signal inputs.
[0010]
FIG. 4 is a block diagram illustrating one embodiment of programmable logic device 405. Programmable logic device 405 in this embodiment is a flash-type non-volatile memory device, but in another embodiment a voltage input for programming and erase operations and a separate voltage input for other device operations. Any programmable logic device with can be used. As used herein, the term “programmable logic device” includes a wide range of programmable electronic devices, including but not limited to flash memory and other non-volatile memory devices. Programmable logic device 405 includes a programming and erase voltage input (VPP) 410 and a system power supply voltage input (VCC) 420. Although
[0011]
The programmable logic device 405 further includes a high
[0012]
The high
[0013]
The low
[0014]
High
[0015]
FIG. 5 is a block diagram of a detection circuit and a configuration circuit included in the programmable logic device. The block diagram shown in FIG. 5 represents the circuit described with reference to FIG. 4 in more detail. The voltage is received at
[0016]
The output of the voltage dividing circuit constituted by the
[0017]
[0018]
[0019]
There is no assertion of the
[0020]
[0021]
FIG. 6 illustrates the aforementioned programmable logic device 405 described in connection with FIGS. 4 and 5. Programmable logic device 405 includes a
[0022]
FIG. 7 illustrates the aforementioned programmable logic device 405 described in connection with FIGS. 4 and 5. This programmable logic device 405 includes a
[0023]
FIG. 8 is a flowchart illustrating a method for automatically configuring a first power supply voltage input and a second power supply voltage input of a programmable logic device. In steps 810 and 820, it is determined whether or not the voltage applied to the power supply voltage input exceeds a predetermined value. Step 830 shows that when this power supply voltage exceeds a predetermined value, the power supply voltage input is enabled to provide sufficient current for programming and erase operations. When the voltage does not exceed a predetermined value, the power supply voltage input is not enabled and the current required for programming and erase operations is not derived.
[0024]
In the foregoing, the present invention has been described with reference to specific embodiments. However, it will be apparent that modifications and changes may be made thereto without departing from the broader spirit and scope of the invention as set forth in the appended claims. Accordingly, the specification and drawings are to be construed as illustrative rather than limiting.
[Brief description of the drawings]
FIG. 1 illustrates a typical configuration for a programmable logic device according to the prior art.
FIG. 2 illustrates another exemplary system configuration for a programmable logic device in a computer system according to the prior art.
FIG. 3 illustrates another exemplary system configuration for a programmable logic device including system logic according to the prior art.
FIG. 4 is a block diagram illustrating one embodiment of a programmable logic device.
FIG. 5 is a block diagram of a detection circuit and a configuration circuit included in a programmable logic device.
FIG. 6 is a block diagram of a programmable logic device to which a power supply voltage and a write protect logic signal are connected.
FIG. 7 is a block diagram of a programmable logic device to which power supply voltages and programming and erase voltages are connected.
FIG. 8 is a flowchart illustrating a method for automatically configuring a first power supply voltage input and a second power supply voltage input of a programmable logic device.
Claims (2)
第2の電圧入力と、
第1の検出回路と、
第1のコンフィグレーション回路と、
第2の検出回路と、そして
第2のコンフィグレーション回路と
から構成されたプログラマブル・ロジック・デバイスであって、
前記第1の電圧入力に接続された前記第1の検出回路は、前記第1の電圧入力に印加された電圧が第1の所定の値を越えているか否かを検出し、
前記第1ならびに第2の検出回路、前記第1ならびに第2の電圧入力そして第2のコンフィグレーション回路に接続された前記第1のコンフィグレーション回路は、第1の制御信号を出力し、
前記第1の電圧入力に接続された前記第2の検出回路は、前記第1の電圧入力に印加された電圧が第2の所定の値を下回っているか否かを検出し、
前記第1ならびに第2の検出回路、前記第2の電圧入力そして前記第1のコンフィグレーション回路に接続された前記第2のコンフィグレーション回路は、第2の制御信号を出力し、
前記第1の検出回路が、前記第1の電圧入力に印加された電圧が前記第1の所定の値を越えていることを検出するとき、前記第1のコンフィグレーション回路は前記第1の電圧入力に印加された電圧の前記第1の制御信号への通過を許可し、かつ前記第2のコンフィグレーション回路は前記第1の電圧入力に印加された電圧の前記第2の制御信号への通過を許可し、
前記第1の検出回路が、前記第1の電圧入力に印加された電圧が前記第1の所定の値を下回っていることを検出し、かつ前記第2の検出回路が、前記第1の電圧入力に印加された電圧が前記第2の所定の値を越えていることを検出するとき、前記第1のコンフィグレーション回路は前記第2の電圧入力に印加された電圧の前記第1の制御信号への通過を許可し、かつ前記第2のコンフィグレーション回路は前記第2の電圧入力に印加された電圧の前記第2の制御信号への通過を許可し、そして
前記第2の検出回路が、前記第1の電圧入力に印加された電圧が前記第2の所定の値を下回っていることを検出するとき、前記第1ならびに第2のコンフィグレーション回路はそれぞれ前記第1ならびに第2の電圧入力に印加された電圧の前記第1ならびに第2の制御信号への通過を妨げる、
プログラマブル・ロジック・デバイス。A first voltage input ;
A second voltage input ;
A first detection circuit ;
A first configuration circuit ;
A second detection circuit, and a programmable logic device constructed from <br/> the second configuration circuit,
It said first connected to said voltage input first detection circuit detects whether the voltage applied to the first voltage input exceeds the first predetermined value,
It said first and second detection circuits, said first and second voltage input and connected to said second configuration circuit first configuration circuit outputs a first control signal,
It said first connected to said voltage input second detection circuit detects whether the voltage applied to the first voltage input is below the second predetermined value,
It said first and second detection circuit, the second voltage input and the first and the second configuration circuit connected to the configuration circuit of the outputs of the second control signal,
When the first detection circuit detects that the voltage applied to the first voltage input exceeds the first predetermined value, the first configuration circuit detects the first voltage. The voltage applied to the input is allowed to pass to the first control signal, and the second configuration circuit passes the voltage applied to the first voltage input to the second control signal. Allow
The first detection circuit detects that a voltage applied to the first voltage input is below the first predetermined value, and the second detection circuit detects the first voltage. When detecting that the voltage applied to the input exceeds the second predetermined value, the first configuration circuit detects the first control signal of the voltage applied to the second voltage input. And the second configuration circuit allows the voltage applied to the second voltage input to pass to the second control signal; and
When the second detection circuit detects that the voltage applied to the first voltage input is below the second predetermined value, the first and second configuration circuits are respectively Preventing the voltage applied to the first and second voltage inputs from passing to the first and second control signals;
Programmable logic device.
上記第1の電圧入力に供給された電圧が第1の所定の値を越えているか否かを検出するステップと、
上記第1の電圧入力に供給された電圧が第2の所定の値に下回っているか否かを検出するステップと、
前記第1の検出回路が、前記第1の電圧入力に印加された電圧が前記第1の所定の値を越えていることを検出するとき、前記第1のコンフィグレーション回路を介して前記第1の電圧入力に印加された電圧を前記第1の制御信号へ通過させ、かつ前記第2のコンフィグレーション回路を介して前記第1の電圧入力に印加された電圧を前記第2の制御信号へ通過させるステップと、
前記第1の検出回路が、前記第1の電圧入力に印加された電圧が前記第1の所定の値を下回っていることを検出し、かつ前記第2の検出回路が、前記第1の電圧入力に印加された電圧が前記第2の所定の値を越えていることを検出するとき、前記第1のコンフィグレ ーション回路を介して前記第2の電圧入力に印加された電圧を前記第1の制御信号へ通過させ、かつ前記第2のコンフィグレーション回路を介して前記第2の電圧入力に印加された電圧を前記第2の制御信号へ通過させるステップと、そして
前記第2の検出回路が、前記第1の電圧入力に印加された電圧が前記第2の所定の値を下回っていることを検出するとき、前記第1コンフィグレーション回路を介して前記第1の電圧入力に印加された電圧を通過させることを妨げ、かつ前記第2のコンフィグレーション回路を介して前記第2の電圧入力に印加された電圧を通過させることを妨げるステップと、
を備える方法。 A first voltage input as well as a second voltage input of the programmable logic device to a first control signal via a first configuration circuit and to a second control signal via a second configuration circuit. Each of which is a method for passing automatically,
A step in which the voltage supplied to the first voltage input is detected whether Yue Eteiru a first predetermined value,
Detecting whether the voltage supplied to the first voltage input is below a second predetermined value ;
When the first detection circuit detects that the voltage applied to the first voltage input exceeds the first predetermined value, the first detection circuit passes through the first configuration circuit. The voltage applied to the first voltage input is passed to the first control signal, and the voltage applied to the first voltage input via the second configuration circuit is passed to the second control signal. Step to
The first detection circuit detects that a voltage applied to the first voltage input is below the first predetermined value, and the second detection circuit detects the first voltage. when detecting that the voltage applied to the input exceeds the second predetermined value, said voltage applied to said second voltage input through the first the configuration on the circuit first Passing a voltage applied to the second voltage input via the second configuration circuit to the second control signal; and
When the second detection circuit detects that the voltage applied to the first voltage input is below the second predetermined value, the first configuration circuit is used to Preventing the voltage applied to the voltage input from passing, and preventing the voltage applied to the second voltage input via the second configuration circuit from passing;
A method comprising:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/075,430 US6150835A (en) | 1998-05-08 | 1998-05-08 | Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device |
US09/075,430 | 1998-05-08 | ||
PCT/US1999/009377 WO1999059057A1 (en) | 1998-05-08 | 1999-04-29 | Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002514878A JP2002514878A (en) | 2002-05-21 |
JP2002514878A5 JP2002514878A5 (en) | 2006-06-15 |
JP4188563B2 true JP4188563B2 (en) | 2008-11-26 |
Family
ID=22125697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000548801A Expired - Fee Related JP4188563B2 (en) | 1998-05-08 | 1999-04-29 | Method and apparatus for high-speed manufacturing programming and low-voltage in-system writing for programmable logic devices |
Country Status (8)
Country | Link |
---|---|
US (1) | US6150835A (en) |
JP (1) | JP4188563B2 (en) |
KR (1) | KR100424451B1 (en) |
AU (1) | AU3873199A (en) |
DE (1) | DE19983197B4 (en) |
GB (1) | GB2353125B (en) |
TW (1) | TW441182B (en) |
WO (1) | WO1999059057A1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927441B2 (en) * | 2001-03-20 | 2005-08-09 | Stmicroelectronics S.R.L. | Variable stage charge pump |
US6590416B1 (en) * | 2001-12-18 | 2003-07-08 | Xilinx, Inc. | Supply voltage independent ramp-up circuit |
US20030184934A1 (en) * | 2002-04-01 | 2003-10-02 | Bushue Michael J. | Power distribution circuitry including control unit IC |
US6872909B2 (en) * | 2003-04-16 | 2005-03-29 | Applied Science And Technology, Inc. | Toroidal low-field reactive gas and plasma source having a dielectric vacuum vessel |
DE102009050021B4 (en) * | 2009-10-16 | 2019-05-02 | Carl Zeiss Microscopy Gmbh | Microscope, in particular laser scanning microscope and operating method |
US9479163B2 (en) * | 2013-07-30 | 2016-10-25 | Infineon Technologies Ag | Circuitry and method for operating an electronic switch |
GB201820291D0 (en) * | 2018-12-13 | 2019-01-30 | Dialog Semiconductor Uk Ltd | A power converter |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2600809B1 (en) * | 1986-06-24 | 1988-08-19 | Eurotechnique Sa | DEVICE FOR DETECTING THE OPERATION OF THE READING SYSTEM OF AN EPROM OR EEPROM MEMORY CELL |
FR2604555B1 (en) * | 1986-09-30 | 1988-11-10 | Eurotechnique Sa | INTEGRATED CIRCUIT OF THE LOGIC CIRCUIT TYPE COMPRISING AN ELECTRICALLY PROGRAMMABLE NON-VOLATILE MEMORY |
KR910009557B1 (en) * | 1987-03-31 | 1991-11-21 | 미쓰비시 뎅끼 가부시끼가이샤 | Synchronizing signal processing circuit |
US5267218A (en) * | 1992-03-31 | 1993-11-30 | Intel Corporation | Nonvolatile memory card with a single power supply input |
US5463586A (en) * | 1993-05-28 | 1995-10-31 | Macronix International Co., Ltd. | Erase and program verification circuit for non-volatile memory |
US5442586A (en) * | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
US5420798A (en) * | 1993-09-30 | 1995-05-30 | Macronix International Co., Ltd. | Supply voltage detection circuit |
DE69325458T2 (en) * | 1993-12-31 | 1999-10-21 | Stmicroelectronics S.R.L., Agrate Brianza | Circuit arrangement and corresponding method for resetting non-volatile, electrically programmable memory arrangements |
US5594360A (en) * | 1994-10-19 | 1997-01-14 | Intel Corporation | Low current reduced area programming voltage detector for flash memory |
JP2658916B2 (en) * | 1994-11-04 | 1997-09-30 | 日本電気株式会社 | Power supply switching circuit for semiconductor device |
US5661685A (en) * | 1995-09-25 | 1997-08-26 | Xilinx, Inc. | Programmable logic device with configurable power supply |
US5602794A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Variable stage charge pump |
KR980005027A (en) * | 1996-06-29 | 1998-03-30 | 김주용 | Flash memory device |
-
1998
- 1998-05-08 US US09/075,430 patent/US6150835A/en not_active Expired - Fee Related
-
1999
- 1999-04-29 JP JP2000548801A patent/JP4188563B2/en not_active Expired - Fee Related
- 1999-04-29 AU AU38731/99A patent/AU3873199A/en not_active Abandoned
- 1999-04-29 DE DE19983197T patent/DE19983197B4/en not_active Expired - Fee Related
- 1999-04-29 KR KR10-2000-7012446A patent/KR100424451B1/en not_active IP Right Cessation
- 1999-04-29 GB GB0026718A patent/GB2353125B/en not_active Expired - Fee Related
- 1999-04-29 WO PCT/US1999/009377 patent/WO1999059057A1/en active IP Right Grant
- 1999-05-03 TW TW088107143A patent/TW441182B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
AU3873199A (en) | 1999-11-29 |
DE19983197B4 (en) | 2005-06-23 |
KR20010043412A (en) | 2001-05-25 |
WO1999059057A1 (en) | 1999-11-18 |
US6150835A (en) | 2000-11-21 |
GB2353125B (en) | 2002-10-16 |
DE19983197T1 (en) | 2001-05-17 |
KR100424451B1 (en) | 2004-03-24 |
GB0026718D0 (en) | 2000-12-20 |
JP2002514878A (en) | 2002-05-21 |
TW441182B (en) | 2001-06-16 |
GB2353125A (en) | 2001-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9343176B2 (en) | Low-pin-count non-volatile memory interface with soft programming capability | |
EP1905041B1 (en) | Negative voltage discharge scheme to improve snapback in a non-volatile memory | |
US5463586A (en) | Erase and program verification circuit for non-volatile memory | |
US5999454A (en) | Sense amplifier for flash memory | |
EP1469479A2 (en) | Programming voltage protection in non-volatine memory system | |
US20060103437A1 (en) | Power-on reset circuit | |
KR20070113198A (en) | Voltage regulator with bypass mode | |
JPH04221497A (en) | Non-volatile memory-device | |
US5594686A (en) | Method and apparatus for protecting data stored in flash memory | |
US8390265B2 (en) | Circuit for generating reference voltage of semiconductor memory apparatus | |
JPH04212785A (en) | Integrated circuit device | |
US20090102522A1 (en) | Power on reset circuitry | |
JP4188563B2 (en) | Method and apparatus for high-speed manufacturing programming and low-voltage in-system writing for programmable logic devices | |
US7180811B2 (en) | Semiconductor memory device informing internal voltage level using ready/busy pin | |
US6144606A (en) | Method and system for bi-directional voltage regulation detection | |
JP2011508318A (en) | Self-configuring multi-regulator ASIC core power supply | |
US6885238B2 (en) | Clamp circuit with fuse options | |
JPH06236694A (en) | High-voltage level conversion circuit | |
KR101622492B1 (en) | Using a reference bit line in a memory | |
US7307898B2 (en) | Method and apparatus for implementing walkout of device junctions | |
US7973526B2 (en) | Reference voltage generator having improved setup voltage characteristics and method of controlling the same | |
US5949725A (en) | Method and apparatus for reprogramming a supervoltage circuit | |
US7286407B2 (en) | Semiconductor device and method for controlling the same | |
KR100871698B1 (en) | High voltage regulator used in nov-volatile memory device | |
US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |