JP4186761B2 - Signal detection device and disk device - Google Patents
Signal detection device and disk device Download PDFInfo
- Publication number
- JP4186761B2 JP4186761B2 JP2003313160A JP2003313160A JP4186761B2 JP 4186761 B2 JP4186761 B2 JP 4186761B2 JP 2003313160 A JP2003313160 A JP 2003313160A JP 2003313160 A JP2003313160 A JP 2003313160A JP 4186761 B2 JP4186761 B2 JP 4186761B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- wobble
- waveform
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
本発明は、所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、情報を検出する情報検出装置に係り、より具体的には、たとえばトラックを適当な波長で蛇行（ウォブリング）させたディスク記録媒体の情報を検出する信号検出装置およびディスク装置に関するものである。 The present invention relates to an information detection apparatus that detects information from a signal in which another waveform having a predetermined length is embedded in a basic carrier signal having a predetermined period. The present invention relates to a signal detection apparatus and a disk apparatus for detecting information on a disk recording medium meandering (wobbing) with a wavelength.
たとえば書き込み型光ディスクには、トラックを適当な波長で蛇行させ、その再生信号からライトクロック（Ｗｒｉｔｅ Ｃｌｏｃｋ）を作り出すなどの処理を行うものがある。トラックを適当な波長で蛇行させることを、いわゆるウォブリング（Ｗｏｂｂｌｉｎｇ）といい、その再生信号を変調したものがウォブル（Ｗｏｂｂｌｅ）信号と言われるものである。
また、それらのなかには、ウォブル信号の一部を別の波形で置き換え、アドレスなどの情報を埋め込むタイプのものがある。
For example, some writable optical discs perform processing such as making a track meander at an appropriate wavelength and generating a write clock from the reproduced signal. Making the track meander at an appropriate wavelength is called so-called wobbling, and a signal obtained by modulating the reproduction signal is called a wobble signal.
Among them, there is a type in which a part of the wobble signal is replaced with another waveform and information such as an address is embedded.
具体的には、ディスクにデータを記録するには、データトラックを形成するための案内を行う手段が必要になる。
このために、図１５に示すように、プリグルーブとしてあらかじめ溝（グルーブ）を形成し、そのグルーブもしくはランド（グルーブとグルーブに挟まれる断面台地状の部位）をデータトラックとすることが行われている。
また、データトラック上の所定の位置にデータを記録することができるようにアドレス情報を記録する必要もあるが、このアドレス情報は、グルーブをウォブリング（蛇行）させることで記録される場合がある。
Specifically, in order to record data on a disc, a means for performing guidance for forming a data track is required.
For this purpose, as shown in FIG. 15, a groove is formed in advance as a pre-groove, and the groove or land (a section plateau portion sandwiched between the groove and the groove) is used as a data track. Yes.
Further, it is necessary to record address information so that data can be recorded at a predetermined position on the data track. This address information may be recorded by wobbling (meandering) the groove.
すなわち、データを記録するトラックが、たとえばプリグルーブとしてあらかじめ形成されるが、このプリグルーブの側壁をアドレス情報に対応してウォブリングさせる。
このようにすると、記録時や再生時に、反射光情報として得られるウォブリング情報からアドレスを読み取ることができ、たとえばアドレスを示すピットデータ等をあらかじめトラック上に形成しておかなくても、所望の位置にデータを記録再生することができる。
このように、ウォブリンググルーブとしてアドレス情報を付加することで、たとえばトラック上に離散的にアドレスエリアを設けて、ピットデータとしてアドレスを記録することが不要となり、そのアドレスエリアが不要となる分、実データの記録容量を増大させることができる。
That is, a track for recording data is formed in advance as a pregroove, for example, and the side wall of the pregroove is wobbled in correspondence with the address information.
In this way, the address can be read from the wobbling information obtained as reflected light information at the time of recording or reproduction. For example, even if pit data indicating the address is not previously formed on the track, the desired position can be read. Data can be recorded and reproduced.
In this way, by adding address information as a wobbling groove, for example, it becomes unnecessary to provide address areas discretely on a track and record addresses as pit data. Data recording capacity can be increased.
これらの光ディスクにおいて、変調されたウォブル信号から、情報を取り出す装置が提案されている（たとえば、特許文献１参照）。 In these optical discs, a device for extracting information from a modulated wobble signal has been proposed (for example, see Patent Document 1).
この特許文献１に記載された装置において、情報再生時には、レーザダイオードから出射され、ディスクで反射された光がフォトディテクタで受信される。
フォトディテクタＰＤは、たとえば、図１６に示すように、Ａ，Ｂ，Ｃ，Ｄの領域に４分割されており、これらの分割されたフォトディテクタＰＤ−Ａ，ＰＤ−Ｂ，ＰＤ−Ｃ，ＰＤ−Ｄによる各信号がＲＦ信号、トラッキングエラー（ＴＥ：Ｔｒａｃｋｉｎｇ Ｅｒｒｏｒ）信号、フォーカスエラー（ＦＥ：Ｆｏｃｕｓ Ｅｒｒｏｒ）信号などの信号に変換される。
ＲＦ信号は、イコライザ（Ｅｑｕａｌｉｚｅｒ）、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路、アナログ・デジタルコンバータ（Ａｎａｌｏｇ・Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）、ビタビデコーダなどからなるリードチャネルを経て２値化される。
そして、復調器（Ｄｅｍｏｄｕｌａｔｏｒ）、デコーダ（Ｄｅｃｏｄｅｒ）によりディスクに記録された情報が再生される。
In the apparatus described in
For example, as shown in FIG. 16, the photodetector PD is divided into four areas A, B, C, and D, and these divided photodetectors PD-A, PD-B, PD-C, and PD-D are divided. Are converted into signals such as an RF signal, a tracking error (TE) signal, and a focus error (FE) signal.
The RF signal is binarized through a read channel including an equalizer, a PLL (Phase Locked Loop) circuit, an analog / digital converter (Analog / Digital Converter: ADC), a Viterbi decoder, and the like.
Then, information recorded on the disc is reproduced by a demodulator and a decoder.
一方、エンコーダ（Ｅｎｃｏｄｅｒ）、変調器（Ｍｏｄｕｌａｔｏｒ）によって、外部からの信号が変調され、所定の書き込み系回路を介して、レーザドライバでレーザを駆動することによってディスク面に所望のデータが記録される。 On the other hand, an external signal is modulated by an encoder (Encoder) and a modulator (Modulator), and desired data is recorded on the disk surface by driving a laser with a laser driver via a predetermined writing system circuit. .
このような装置で対象とする光ディスク記録媒体では、上述したように、ディスク面にいわゆるランドとグルーブがあり、この形状を蛇行（Ｗｏｂｂｌｅ）させることにより、タイミング信号を得る。
具体的には、たとえば４分割されたフォトディテクタのトラック方向で分割される２つずつの信号の和の差（ＴＥ信号と同じ）をとることによりこの蛇行に比例する信号を得ることができる。
この信号は、書き込み時のクロック、スピンドルサーボのためのＦＧ情報に使われる。
As described above, the optical disk recording medium targeted by such an apparatus has so-called lands and grooves on the disk surface, and a timing signal is obtained by wobbling the shape.
Specifically, for example, a signal proportional to the meandering can be obtained by taking the difference of the sum of two signals divided in the track direction of the photodetector divided into four (same as the TE signal).
This signal is used for FG information for clock and spindle servo at the time of writing.
このウォブル信号は、タイミング信号を取り出すことを主目的とするため、通常単一周波数の信号が書かれているが、ＰＬＬの動作を阻害しない範囲で一部分に変調を加えることができる。
このように変調されたウォブル信号は、ＡＤＩＰ（Ａｄｄｒｅｓｓ Ｉｎ Ｐｒｅｇｒｏｏｖｅ）と呼ばれる。
The main purpose of this wobble signal is to extract a timing signal, and thus a single frequency signal is usually written. However, a part of the wobble signal can be modulated within a range that does not hinder the operation of the PLL.
The wobble signal thus modulated is called ADIP (Address In Pregroove).
一般的なＡＤＩＰ構造としては、たとえばＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）の相変化記録方式の書換型ディスクであるＤＶＤ−ＲＷでは、図１７に示すように、９３波（９３ウォブル）に８波（８ウォブル）が使われ、波形の組み合わせでシンク（Ｓｙｎｃ）、データ０、データ１が識別される。
As a general ADIP structure, for example, in DVD-RW which is a rewritable disc of a phase change recording system of DVD (Digital Versatile Disc), as shown in FIG. 17, there are 8 waves (8 wobbles) in 93 waves (93 wobbles). ) Are used, and sync,
また、Ｂｌｕ−ｒａｙの場合、５６波の中に、ＭＳＫ（Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）マークが埋め込まれ、そのＭＳＫマークの位置によってシンクパターン、データ０（Ｄａｔａ０）、データ１（Ｄａｔａ１）が決められている。 In the case of Blu-ray , an MSK (Minimum Shift Keying) mark is embedded in 56 waves, and a sync pattern, data 0 (Data 0), and data 1 (Data 1) are determined by the position of the MSK mark. .
そして、ウォブルデコーダでデコードされた結果は、次段の同期ブロックでユニットごとの同期、さらにワード単位での同期が確立されて、最終的なアドレスなどの情報となる。 Then, the result decoded by the wobble decoder becomes information such as a final address by establishing synchronization for each unit in the next synchronization block and further synchronization for each word.
図１８は、上記特許文献１に記載されたウォブルデコーダの要部の構成例を示すブロック図である。
FIG. 18 is a block diagram illustrating a configuration example of a main part of the wobble decoder described in
このウォブルデコーダ１は、図１８に示すように、バンドパスフィルタ２、ＰＬＬ回路３、乗算器４、積分器５、サンプルホールド回路（ＳＨ）６、および判別回路７を有している。
このように、ウォブルデコーダ１は、基本的には、ＰＬＬクロック（Carrier)に、乗算器４で元の信号を掛算し、積分器５でノイズの影響を避けるために積分し、その結果をサンプルホールド回路（ＳＨ）６においてサンプルホールドするという手法をとっている。
As shown in FIG. 18, the
In this way, the
なお、図１９（Ａ）〜（Ｅ）の（１）は、ウォブルデコーダ１をＰＳＫ復調に適用した場合の波形図であり、図１９（Ａ）〜（Ｅ）の（２）は、１．５倍のＦＳＫ復調に適用した場合の波形図である。
しかしながら、上述したウォブルデコーダ１では、以下に示すような不利益がある。
However, the
ウォブルデコーダ１をＰＳＫ復調に適用した場合、図１９（Ａ）〜（Ｅ）の（１）に示すように、積分区間は１クロック周期であり、ノイズ軽減のためには十分な積分時間であるとはいえない。また、この方式は波形ごとに検出する方法である。
たとえば、ＤＶＤ＋ＲＷでは、正相または逆相の８波の組み合わせでシンク（Ｓｙｎｃ）、データ０（Ｄａｔａ０）、データ１（Ｄａｔａ１）を表している。
すなわち、検出回路のあとに、データ判別回路が必要で、そこで上記３種のパターンと異なるパターンが検出された場合どうすべきかの基準がない。
When the
For example, in DVD + RW, sync (Sync), data 0 (Data 0), and data 1 (Data 1) are represented by a combination of eight waves of the normal phase or the reverse phase.
That is, a data discrimination circuit is necessary after the detection circuit, and there is no standard for what to do when a pattern different from the above three patterns is detected.
１．５倍のＦＳＫ復調に適用した場合、図１９（Ａ）〜（Ｅ）の（２）に示すように、積分区間を２クロック（特許文献１の説明では４クロックの場合も）に伸ばす例を挙げてＳＮのさらなる改善を図る工夫をしている。
しかしながら、この場合の積分の開始、終了タイミングは、いわゆるワードシンク（Ｗ
ｏｒｄ Ｓｙｎｃ）をするなどの処理が必要である。
When applied to 1.5 times FSK demodulation, as shown in (2) of FIGS. 19 (A) to 19 (E), the integration interval is extended to 2 clocks (in the description of
However, the integration start and end timings in this case are the so-called word sync (W
ord Sync) is required.
また、サンプルホールドのタイミング、積分器５のリセットのタイミングなどが重要であり、これらがずれることによって精度（検出SN）が低下する。
また、デジタル処理する場合に、積分の精度をとるにはサンプリング周波数をキャリア周波数に比べて高くする必要があり、ハードウェアへの負荷が重く（大きく）なる。
In addition, the timing of sample and hold, the timing of resetting the
Further, when digital processing is performed, in order to obtain integration accuracy, the sampling frequency needs to be higher than the carrier frequency, and the load on the hardware becomes heavy (large).
本発明の目的は、シンプルな回路構成でハードウェアへの負荷が軽いにもかかわらず、ＳＮよく情報を検出することができる情報検出回路およびディスク装置を提供することにある。 An object of the present invention is to provide an information detection circuit and a disk device capable of detecting information with good SN even though the load on the hardware is light with a simple circuit configuration.
上記目的を達成するため、本発明の第１の観点は、所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、情報を検出する情報検出回路であって、上記キャリア信号の周波数に同期をとるためのクロックを再生するクロック再生回路と、上記波形の周期を２３分周したクロックでサンプリングする場合の２３に対応する２３進カウンタと、指示されるタイミングで入力波形の一周期に２回の１８０度ずれたポイントでの差をとる位相ディテクタと、上記位相ディテクタの検出結果を判別し、判別結果に応じて上記カウンタをアップまたはダウンさせる判別回路と、上記カウンタの出力に応じて所定番目のサンプリングタイミングをデコードし、上記位相ディテクタの位相検出タイミングを生成して上記位相ディテクタに指示し、かつ、上記カウンタの出力に応じて所望番目のサンプリングタイミングをデコードし、上記波形のサンプリングタイミングを生成するデコーダと、上記デコーダから指示されるサンプリングタイミングで、上記各波形を上記再生されたクロックの定められた位相で入力をサンプリングするサンプリング回路と、上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路とを有する。
In order to achieve the above object, a first aspect of the present invention is an information detection circuit for detecting information from a signal in which another waveform having a predetermined length is embedded in a basic carrier signal having a predetermined period. Te, a clock reproduction circuit for reproducing a clock for synchronization with the frequency of the carrier signal, and 23 binary counters corresponding to 23 in the case of sampling with
本発明の第２の観点は、ウォブルを有し、ウォブルの一部を変調することにより所定の情報を埋め込むタイプの光ディスク装置であって、上記光ディスクに光を照射し、その反射光に応じた再生信号に基づいてウォブルデータを生成するウォブルデータ生成回路と、上記ウォブルデータ生成回路により生成されたウォブルデータに基づいてウォブルクロックを生成するウォブルクロック生成回路と、ウォブルデコーダと、を有し、上記ウォブルデコーダは、上記ウォブルの周期を２３分周したクロックでサンプリングする場合の２３に対応する２３進カウンタと、指示されるタイミングで上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる波形の一周期に２回の１８０度ずれたポイントでの差をとる位相ディテクタと、上記位相ディテクタの検出結果を判別し、判別結果に応じて上記カウンタをアップまたはダウンさせる判別回路と、上記カウンタの出力に応じて所定番目のサンプリングタイミングをデコードし、上記位相ディテクタの位相検出タイミングを生成して上記位相ディテクタに指示し、かつ、上記カウンタの出力に応じて所望番目のサンプリングタイミングをデコードし、上記波形のサンプリングタイミングを生成するデコーダと、上記デコーダから指示されるサンプリングタイミングで、上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる各波形を再生されたウォブルクロックの定められた位相で入力をサンプルするサンプリング回路と、上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、を含む。
A second aspect of the present invention is an optical disc apparatus of a type having wobbles and embedding predetermined information by modulating a part of the wobble, and irradiating the optical disc with light and responding to the reflected light A wobble data generation circuit for generating wobble data based on a reproduction signal, a wobble clock generation circuit for generating a wobble clock based on wobble data generated by the wobble data generation circuit, and a wobble decoder, the wobble decoder waveform included in the wobble data generated and 23 counter which corresponds to 23, at timings indicated by the wobble data generating circuit when sampling at
好適には、上記サンプリング回路においてサンプリングする上記ウォブルクロックの定められた位相は、一周期あたり１個または複数個である。 Preferably, the predetermined phase of the wobble clock sampled in the sampling circuit is one or more per period.
好適には、上記計算回路は、誤差の自乗和の相対値を計算する。 Preferably, the calculation circuit calculates a relative value of a square sum of errors.
好適には、上記選択回路は、信号の種類の数を弁別できるビット数×各信号の長さのメモリを有し、上記選択結果に基づいて対応する値を入力し、入力結果を検出信号とする。 Preferably, the selection circuit has a memory of the number of bits capable of discriminating the number of signal types × the length of each signal, inputs a corresponding value based on the selection result, and inputs the input result as a detection signal. To do.
本発明によれば、たとえばクロック再生回路において、キャリア信号の周波数に同期をとるためのクロックが再生され、サンプリング回路に入力される。
サンプリング回路においては、各波形が再生されたクロックの定められた位相で入力がサンプリングされ、サンプル値が計算回路に入力される。
計算回路において、サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和が計算される。
そして、選択回路において、状態遷移に基づいて前の状態での値に各状態での計算回路の計算結果を加えて保存され、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択される。
According to the present invention, for example, in a clock recovery circuit, a clock for synchronizing with the frequency of the carrier signal is recovered and input to the sampling circuit.
In the sampling circuit, the input is sampled at a predetermined phase of the clock from which each waveform is reproduced, and the sample value is input to the calculation circuit.
In the calculation circuit, the sum of squares of errors is calculated based on the number of sample values obtained by the sampling circuit and the number of types of waveforms based on the waveform.
Then, in the selection circuit, the calculation result of the calculation circuit in each state is added to the value in the previous state based on the state transition and stored, and when there are two or more paths that can transition to the predetermined state, The smallest of the above operations is selected.
本発明によれば、シンプルな回路構成で、ＳＮよくウォブル情報を検出できる。その結果、光ディスクの高密度化に寄与でき、また、マルチフォーマット対応にも役立つという利点がある。 According to the present invention, wobble information can be detected with good SN with a simple circuit configuration. As a result, there is an advantage that it can contribute to higher density of the optical disc and is useful for multi-format correspondence.
以下、添付図面に関連付けて本発明の実施形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
一般に信号検出の理論で最尤推定法という手法がある。
最尤推定法を採用した検出器では、送信側で送り出す可能性のあるすべてのパターンに対して、受信信号と比較しその差、つまりノイズ分の自乗積分を計算し、その結果が最も小さいものを受信したとする方法である。
通常、たとえば１０ビットの信号を受信したとすると、２の１０乗＝１０２４のパターンが発生するが、信号間に関連性があるなどのときには、ビタビデコーディングというアルゴリズムが適用でき理論的にもっともＳＮ良く検出可能である。
本実施形態では、この原理を適用しシンプルな構成でかつＳＮよくウォブル情報を検出できる装置を実現している。
以下に、本実施形態に係る信号検出装置を光ディスク装置に適用した具体的な実施形態について説明する。
In general, there is a technique called maximum likelihood estimation in the theory of signal detection.
The detector using the maximum likelihood estimation method calculates the difference, that is, the square integral of the noise, for all patterns that may be transmitted on the transmission side, and the smallest result. It is a method that is received.
Usually, for example, when a 10-bit signal is received, a pattern of 2 to the 10th power = 1024 occurs. However, when there is a relationship between the signals, an algorithm called Viterbi decoding can be applied and theoretically the most SN It can be detected well.
In the present embodiment, by applying this principle, a device capable of detecting wobble information with a simple configuration and good SN is realized.
A specific embodiment in which the signal detection apparatus according to this embodiment is applied to an optical disc apparatus will be described below.
図１は、本発明に係る信号検出装置を採用した光ディスク装置の一実施形態を示すシステム構成図である。 FIG. 1 is a system configuration diagram showing an embodiment of an optical disk apparatus employing a signal detection apparatus according to the present invention.
本光ディスク装置１０は、ディスク１１、スピンドルモータおよびドライバ１２、光ピックアップ１３、スレッドドライバ１４、２軸ドライバ１５、マトリクス回路１６、サーボ回路１７、スピンドルサーボ回路１８、レーザドライバおよび自動パワー制御回路１９、リードチャネル回路２０、復調器（ＤＥＭＯＤ）２１、ウォブルＰＬＬ回路２２、クロック生成回路２３、ウォブルデコーダ２４、ＡＤＩＰユニット／ワード（Ｗｏｒｄ）同期回路２５、エンコード／デコード回路２６、バッファコントローラ２７、バッファメモリ２８、インターフェース部（Ｉ／Ｆ）２９、システムコントローラ３０、変調回路（ＭＯＤ）３１、およびライトストラテジー回路（ＷＳ）３２を有している。
The
ディスク１１は、図示しないターンテーブルに積載され、記録／再生動作時においてスピンドルモータ１２によって一定線速度（ＣＬＶ）で回転駆動される。
そして、光ピックアップ１３によってディスク１１上のトラックに記録されたピットデータやトラックのウォブリングとして埋め込まれたＡＤＩＰ情報の読み出しが行われる。グルーブとして形成されているトラック上にデータとして記録されるピットはいわゆる相変化ピットであり、またディスク内周側のエンポスビットエリアにおいてはエンポスビットのこととなる。
ウォブリングの方式としては、たとえば図２に示すように、データクロックＤＣＫの１／６９の周波数のウォブル信号の一部に別のタイプの波形（１．５倍の周波数、１．５周期）が埋め込まれて構成される。
具体的には、図２中に連続するタイプ＜１＞で示す基準波形の中に、図中タイプ＜２＞、＜４＞の波形、すなわち、基準波形の１．５倍の周波数を持つＭＳＫマーク（MSK mark）がこの順序で埋め込まれている。そして、タイプ＜３＞の波形は基準波形＜１＞を位相反転したタイプである。
The
Then, the pit data recorded on the track on the
As a wobbling method, for example, as shown in FIG. 2, another type of waveform (1.5 times the frequency, 1.5 period) is embedded in a part of the wobble signal having a
Specifically, among the reference waveforms indicated by the continuous type <1> in FIG. 2, waveforms of types <2> and <4> in the drawing, that is, MSK having a frequency 1.5 times that of the reference waveform. Marks (MSK marks) are embedded in this order. The waveform of type <3> is a type obtained by inverting the phase of reference waveform <1>.
光ピックアップ１３内には、レーザ光源となるレーザダイオード（ＬＤ）１３１や、ディスク１１からの反射光を検出するためのフォトディテクタ（ＰＤ）１３２、レーザ光の出力端となる対物レンズ１３３、レーザ光を対物レンズ１３３を介してディスク記録面に照射し、またその反射光をフォトディテクタ１３２に導く図示しない光学系が形成される。
また、レーザダイオード１３１からの出力光の一部が受光されるモニタ用ディテクタも設けられる。レーザダイオード１３１は、たとえば波長４０５０ｍのいわゆる青色レーザを出力する。また光学系によるＮＡは０．８５である。
In the
A monitor detector for receiving a part of the output light from the
対物レンズ１３３は、２軸ドライバ１５によってトラッキング方向およびフォーカス方向に移動可能に保持されている。また、光ピックアップ１３全体はスレッドドライバ１４によりディスク半径方向に移動可能に構成されている。また、光ピックアップ１３におけるレーザダイオード１３１はレーザドライバ１９からのドライブ信号（ドライブ電流）によってレーザ発光駆動される。
ディスク１１からの反射光情報は、フォトディテクタ１３２によって検出され、受光光量に応じた電気信号とされて、ウォブルデータ生成回路としてのマトリクス回路１６に供給される。
The
Reflected light information from the
マトリクス回路１６には、フォトディテクタ１３２としての複数（たとえば４）の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算／増幅回路等を備え、マトリクス演算処理により必要な信号を生成する。
マトリクス回路１６は、たとえば再生データに相当する高周波信号（再生データ信号）ＲＦ、サーボ制御のためのフォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥなどを生成する。さらに、グルーブのウォブリングに係る信号、すなわちウォブリングを検出する信号としてウォブルデータＷＢＤを生成する。
The
The
マトリクス回路１６から出力される再生データ信号は２値化回路等を含むリードチャネル回路２０に、フォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥはサーボ回路１７に、ウォブルデータＷＢＤはウォブルＰＬＬ回路２２、およびウォブルデコーダ２４に、それぞれ供給される。
A reproduction data signal output from the
ウォブルクロック生成回路としてのウォブルＰＬＬ回路２２は、マトリクス回路１６によるウォブルデータＷＢＤに基づいて、基本となる所定周期（Ｔ）のキャリア信号の周波数に同期をとるためのウォブルクロックＷＣＫを生成し、クロック生成回路２３およびウォブルデコーダ２４に供給する。
A
クロック生成回路２３においては、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫから変調クロックを生成し、変調器３１に供給する。
また、クロック生成回路２３においては、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫをスピンドルサーボ回路１８に供給する。
In the
Further, the
ウォブルデコーダ２４は、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫに基づいて、ウォブルデータＷＢＤからＡＤＩＰのビタビ検出を行い、そのデコード結果をＡＤＩＰユニットおよびワード同期回路２５に供給する。
ウォブルデコーダ２４は、たとえば、ウォブルデータＷＢＤに含まれる各波形を再生されたウォブルクロックＷＣＫの定められた位相（一周期あたり１個または複数個）で入力をサンプルするアナログ・デジタルコンバータ（ＡＤＣ）などを含むサンプリング回路と、サンプリング回路のサンプル値を波形の種類（ｎとする）の数だけ、その波形に基づいて、または、上記位相に基づいて、誤差の自乗和（またはその相対値）を計算する計算回路（ブランチメトリック（Branch Metric)）回路を有する。
さらに、ウォブルデコーダ２４は、遷移しうる状態の数（ｍ）だけの、メモリと加算器(m-1個でも可）と１個のセレクタを持ち、状態遷移図に基づいて前の状態での値に各状態でのブランチメトリックを加えて保存し（パスメトリック）、また、その状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、信号の種類（Ｓ）の数を弁別できるビット数×各信号の長さ（ｌ）のメモリを有し、選択結果に基づいて対応する値を入力するパスメモリとを有し、パスメモリへの入力結果を検出信号として、ＡＤＩＰユニットおよびワード同期回路２５に供給する。
The
The
Further, the
このウォブルデコーダ２４については、後で、さらに詳述する。
The
ＡＤＩＰユニットおよびワード同期回路２５では、ウォブルデコーダ２４のデコード結果に基づいて、ＡＤＩＰ情報としてのアドレスが抽出されたり、ワード同期が行われる、その結果が、エンコード／デコード回路２６、および変調器３１に供給される。
In the ADIP unit and the
マトリクス回路１６で得られた再生データ信号は、リードチャネル回路２０、復調器２１を介して２値化されたうえで、エンコード／デコード部２６に供給される。
エンコード／デコード部２６は、再生時のデコーダとしての機能部位と、記録時のエンコーダとしての機能部位を備える。再生時にはデコード処理として、ランレングスリミテッドコードの復調処理、エラー訂正処理、デインターリーブ等の処理を行い、再生データを得る。
The reproduction data signal obtained by the
The encoding /
また、エンコード／デコード部２６は、再生時には、ＰＬＬ処理により再生データ信号に同期した再生クロックを発生させ、その再生クロックに基づいて所定のデコード処理を実行する。
再生時においてエンコード／デコード部２６は、デコードしたデータをバッファコントローラ２７を通してバッファメモリ２８に蓄積していく。
この光ディスク装置１０からの再生出力としては、バッファメモリ２８にバファリングされているデータが読み出されて転送出力されることになる。
Further, at the time of reproduction, the encoding /
At the time of reproduction, the encoding /
As the reproduction output from the
インターフェース部２９は、図示しない外部のホストコンピュータと接続され、ホストコンピュータとの間で記録データ、再生データや、各種コマンド等の通信を行う。
そして、再生時においては、デコードされバッファメモリ２８に格納された再生データは、インターフェース部２９を介してホストコンピュータに転送出力される。
なお、ホストコンピュータからのリードコマンド、ライトコマンドその他の信号はインターフェース部２９を介してシステムコントローラ３０に供給される。
The
During reproduction, the reproduction data decoded and stored in the
Note that a read command, a write command, and other signals from the host computer are supplied to the
一方、記録時には、図示しないホストコンピュータから記録データが転送されてくるが、その記録データはインターフェース部２９からバッファメモリ２８に送られてバッファリングされる。
この場合、エンコード／デコード部２６は、バッファリングされた記録データのエンコード処理として、エラー訂正コード付加やインターリーブ、サブコード等の付加、ディスク１００への記録データとしてのエンコードなどを実行する。
On the other hand, during recording, recording data is transferred from a host computer (not shown). The recording data is sent from the
In this case, the encoding /
記録時においてエンコード処理のための基準クロックとなるエンコードクロックは、クロック生成回路２３で発生され、エンコード／デコード部２６は、このエンコードクロックを用いてエンコード処理を行う。
エンコード／デコード部２６でのエンコード処理により生成された記録データは、変調器３１で変調され、ライトストラテジー回路３２で波形調整処理が行われた後、レーザドライブパルス（ライトデータＷＤＡＴＡ）としてレーザドライバ１９に送られる。
ライトストラテジー回路３２では、記録補償、すなわち記録層の特性、レーザ光のスポット形状、記録線速度等に対する最適記録パワーの微調整やレーザドライブパルス波形の調整を行う。
An encode clock serving as a reference clock for encoding at the time of recording is generated by the
The recording data generated by the encoding process in the encoding /
The
レーザドライバ１９では、ライトデータＷＤＡＴＡとして供給されたレーザドライブパルスを光ピックアップ１３のレーザダイオード１３１４に与え、レーザ発光駆動を行う。これにより、ディスク１１に記録データに応じたピット（相変化ピット）が形成されることになる。
In the
また、ＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路１９は、モニタ用ディテクタの出力によりレーザ出力パワーをモニタしながらレーザの出力が温度などによらず一定になるように制御する。レーザ出力の目標値はシステムコントローラ３０から与えられ、レーザ出力レベルが、その目標値になるようにレーザドライバを制御する。
An APC (Auto Power Control)
サーボ回路１７は、マトリクス回路１６からのフォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥから、フォーカス、トラッキング、スレッドの各種サーボドライブ信号を生成しサーボ動作を実行させる。
すなわち、サーボ回路１７は、フォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥに応じてフォーカスドライブ信号ＦＤ、トラッキングドライブ信号ＴＤを生成し、２軸ドライバ１５に供給する。
２軸ドライバ１５は、光ピックアップ１３における２軸機構のフォーカスコイル、トラッキングコイルを駆動する。
これによって、光ピックアップ１３、マトリクス回路１６、サーボ回路１７、２軸ドライバ１５、二軸機構によるトラッキングサーボループおよびフォーカスサーボループが形成される。
The
That is, the
The
Thus, a tracking servo loop and a focus servo loop are formed by the
また、システムコントローラ３０からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、２軸ドライバ１５に対してジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。
Further, in response to a track jump command from the
また、サーボ回路１４は、トラッキングエラー信号ＴＥの低域成分として得られるスレッドエラー信号や、システムコントローラ３０からのアクセス実行制御などに基づいてスレッドドライブ信号ＳＤを生成し、スレッドドライバ１４に供給する。
スレッドドライバ１４は、スレッドドライブ信号ＳＤに応じてスレッド機構を駆動する。スレッド機構には、図示しないが、光ピックアップ１３を保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライバ１４がスレッドドライブ信号に応じてスレッドモータを駆動することで、光ピックアップ１３の所要のスライド移動が行われる。
Further, the servo circuit 14 generates a thread drive signal SD based on a thread error signal obtained as a low frequency component of the tracking error signal TE, an access execution control from the
The thread driver 14 drives the thread mechanism according to the thread drive signal SD. Although not shown, the sled mechanism has a mechanism including a main shaft that holds the
スピンドルサーボ回路１８は、スピンドルモータ１２をＣＬＶ回転させる制御を行う。スピンドルサーボ回路１８は、ウォブルＰＬＬ回路２２で生成され、クロック生成回路２１を通して供給されるウォブルクロックＷＣＫを受けて、現在のスピンドルモータ１２の回転速度情報を得、これを所定のＣＬＶ基準速度情報と比較することで、スピンドルエラー信号ＳＰＥを生成する。
また、スピンドルサーボ回路１８は、データ再生時においては、エンコード／デコード回路２６内のＰＬＬによって生成される再生クロック（デコード処理の基準となるクロツク）が、現在のスピンドルモータ１２の回転速度情報となるため、これを所定のＣＬＶ基準速度情報と比較することでスピンドルエラー信号ＳＰＥを生成することもできる。
そして、スピンドルサーボ回路１８は、スピンドルモータドライバに対してスピンドルエラー信号ＳＰＥに応じて生成したスピンドルドライブ信号を供給する。
スピンドルモータドライバ１２は、スピンドルドライブ信号ＳＰＤに応じて、たとえば３相駆動信号をスピンドルモータに印加し、スピンドルモータ１２のＣＬＶ回転を実行させる。
また、スピンドルサーボ回路１８は、システムコントローラ３０からのスピンドルキック／ブレーキ制御信号に応じてスピンドルドライブ信号ＳＰＤを発生させ、スピンドルモータドライバ１２によるスピンドルモータの起動、停止、加速、減速などの動作も実行させる。
The
In the
Then, the
The
The
以上のようなサーボ系および記録再生系の各種動作はマイクロコンピュータによって構成されたシステムコントローラ３０により制御される。
システムコントローラ３０は、図示しないホストコンピュータからのコマンドに応じて各種処理を実行する。たとえばホストコンピュータから、ディスク１１に記録されている或るデータの転送を求めるリードコマンドが供給された場合は、まず指示されたアドレスを目的としてシーク動作制御を行う。
すなわち、サーボ回路１７に指令を出し、シークコマンドにより指定されたアドレスをターゲットとする光ピックアップ１３のアクセス動作を実行させる。その後、その指示されたデータ区間のデータをホストコンピュータに転送するために必要な動作制御を行う。すなわち、ディスク１１からのデータ読出／デコード／バッファリング等を行って、要求されたデータを転送する。
Various operations of the servo system and the recording / reproducing system as described above are controlled by a
The
That is, a command is issued to the
また、図示しないホストコンピュータから書込命令（ライトコマンド）が出されると、システムコントローラ３０は、まず書き込むべきアドレスに光ピックアップ１３を移動させる。
そして、エンコード／デコード部２６により、ホストコンピュータから転送されてきたデータについて上述したようにエンコード処理を実行させる。
そして、上記のようにライトストラテジー回路３２からのライトデータＷＤＡＴＡがレーザドライバ１９に供給されることで、記録が実行される。
When a write command (write command) is issued from a host computer (not shown), the
Then, the encoding /
Then, as described above, the write data WDATA from the
ところで、以上の説明では、ホストコンピュータに接続される光ディスク装置１０としたが、本発明の光ディスクとしてはホストコンピュータ等と接続されない形態もあり得る。
その場合は、操作部や表示部が設けられたり、データ入出力のインターフェース部の構成が、図１とは異なるものとなる。つまり、ユーザーの操作に応じて記録や再生が行われるとともに、各種データの入出力のための端子部が形成されればよい。もちろん構成例としては他にも多様に考えられ、たとえば記録専用装置、再生専用装置としての例も考えられる。
In the above description, the
In this case, an operation unit and a display unit are provided, and the configuration of the data input / output interface unit is different from that in FIG. That is, it is only necessary that recording and reproduction are performed in accordance with a user operation and a terminal unit for inputting / outputting various data is formed. Of course, there are various other configuration examples. For example , examples of a recording-only device and a reproduction-only device are also possible.
次に、本実施形態に係るウォブルデコーダ２４におけるＡＤＩＰのビタビ検出処理の具体的な処理、並びにその構成例について説明する。
Next, specific processing of ADIP Viterbi detection processing in the
本実施形態においては、ウォブリングの方式としては、前述したように、図２に示すように、データクロックＤＣＫの１／６９の周波数のウォブル信号の一部に別のタイプの波形（１．５倍の周波数、１．５周期）が埋め込まれて構成される。
具体的には、図２中に連続するタイプ＜１＞で示す基準波形の中に、図中タイプ＜２＞、＜４＞の波形、すなわち、基準波形の１．５倍の周波数を持つＭＳＫマーク（MSK mark）がこの順序で埋め込まれている。そして、タイプ＜３＞の波形は基準波形＜１＞を位相反転したタイプである。
問題はノイズが存在する中で、これらタイプ＜２＞、＜３＞、＜４＞の波形の存在とそのタイミングをいかに検出するかにある。
図２に示すように、この場合は信号の長さｌ＝４であり、タイプ＜１＞、＜２＞、＜３＞、および＜４＞の波形がこの順序で現れるときＭＳＫマークが検出されたことになる。
In the present embodiment, as described above, as shown in FIG. 2, as a wobbling method, another type of waveform (1.5 times larger) is added to a part of a wobble signal having a frequency of 1/69 of the data clock DCK. Frequency, 1.5 periods) is embedded.
Specifically, among the reference waveforms indicated by the continuous type <1> in FIG. 2, waveforms of types <2> and <4> in the drawing, that is, MSK having a frequency 1.5 times that of the reference waveform. Marks (MSK marks) are embedded in this order. The waveform of type <3> is a type obtained by inverting the phase of reference waveform <1>.
The problem is how to detect the presence and timing of these types <2>, <3>, and <4> waveforms in the presence of noise.
As shown in FIG. 2, in this case, the signal length l = 4, and when the waveforms of types <1>, <2>, <3>, and <4> appear in this order, the MSK mark is detected. That's right.
図２および図３に示すように、状態の数も４である。すなわち、
タイプ＜１＞の波形が連続している状態、
タイプ＜１＞、＜２＞の波形が現れた状態、
タイプ＜１＞、＜２＞、＜３＞の波形が現れた状態、並びに、
タイプ＜１＞、＜２＞、＜３＞、＜４＞の波形が現れた状態、
の４つの状態である。
As shown in FIGS. 2 and 3, the number of states is also four. That is,
A state where the waveform of type <1> is continuous,
A state where waveforms of types <1> and <2> appear,
A state in which waveforms of types <1>, <2>, <3> appear, and
A state in which waveforms of types <1>, <2>, <3>, <4> appear,
There are four states.
すなわち、ウォブルデコーダ２４の基本的な構成は、タイプ＜１＞の波形の連続パターンと＜１＞、＜２＞、＜３＞、＜４＞、＜１＞…の２種類のパターンを比較してどちらが尤もらしいかを調べることである。
したがって、ウォブルデコーダ２４の構成は、大掛かりなものにはならない。
That is, the basic configuration of the
Therefore, the configuration of the
ウォブルデコーダ２４は、前述したように、ウォブルデータＷＢＤに含まれる各波形を再生されたウォブルクロックＷＣＫの定められた位相（一周期あたり１個または複数個）で入力をサンプルするサンプリング回路と、サンプリング回路のサンプル値を波形の種類（ｎとする）の数だけ、その波形に基づいて、または、上記位相に基づいて、誤差の自乗和（またはその相対値）を計算する計算回路（ブランチメトリック（Branch Metric)）回路と、遷移しうる状態の数（ｍ）だけの、メモリと加算器(m-1個でも可）と１個のセレクタを持ち、状態遷移図に基づいて前の状態での値に各状態でのブランチメトリックを加えて保存し（パスメトリック）、また、その状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、信号の種類（Ｓ）の数を弁別できるビット数×各信号の長さ（ｌ）のメモリを有し、選択結果に基づいて対応する値を入力するパスメモリとを有し、パスメモリへの入力結果を検出信号とする、基本構成を有しているが、以下に、ブランチメトリック、パスメトリック、ＳＮの改善度、並びにデータの検出系について、順を追って考察する。
As described above, the
（ブランチメトリック）
各出力は連続波形であるため、適当な間隔でサンプリングする。ここでは、図２に示すように、各波形を周期あたり３点のサンプリングで代表する。
ウォブル周期がチャネルクロックをＴとして６９Ｔであるので、２３分周したクロックでサンプリングすることになる。
これをベクトルで次のように表すと、
(Branch metric)
Since each output is a continuous waveform, it is sampled at an appropriate interval. Here, as shown in FIG. 2, each waveform is represented by sampling at three points per period.
Since the wobble period is 69T, where T is the channel clock, sampling is performed with the clock divided by 23.
This can be expressed as a vector as follows:
ノイズがない場合の各出力（各波形のサンプル値）は、次のようになる。 Each output (sample value of each waveform) when there is no noise is as follows.
そして、各出力ｉに対応するブランチメトリック（Ｂｒａｎｃｈ Ｍｅｔｒｉｃ）は、次のように表すことができる。
ブランチメトリックは、相互の大小のみが問題なので、任意の同一の数を減算してもよい。そこで、ｂｍ１を引くと次のように表すことができる。 Since branch metric is only a matter of magnitude, it is possible to subtract any same number. Therefore, when bm1 is subtracted, it can be expressed as follows.
具体的には、次のようになる。 Specifically, it is as follows.
（パスメトリック）
各状態に対応するパスメトリックは、次のように表すことができる。
The path metric corresponding to each state can be expressed as follows.
ここで、ｂｍ１を引き算しているが、例によって相対的な比較なので、同一の数を加減算しても問題がない。これによって、パスメトリックがｄｍ１〜ｄｍ３で表現できる。
これは、図４のような回路で実現できる。
図４の回路２００は、セレクタ２０１、フリップフロップ２０２〜２０５、および加算器２０６〜２０８を有する。
セレクタ２０１は、フリップフロップ２０２（ｐｍ１）の出力とフリップフロップ２０５（ｐｍ４）の出力の小さい方をフリップフロップ２０２に入力させる。加算器２０６はフリップフロップ２０２の出力とｄｍ１を加算してフリップフロップ２０３に入力させる。加算器２０７は、フリップフロップ２０３の出力とｄｍ２を加算してフリップフロップ２０４に入力させる。加算器２０８は、フリップフロップ２０４の出力とｄｍ３を加算してフリップフロップ２０５に入力させる。
Here, bm1 is subtracted, but since it is a relative comparison by example, there is no problem even if the same number is added or subtracted. Thus, the path metric can be expressed as dm1 to dm3.
This can be realized by a circuit as shown in FIG.
The
The
さらに、パスメトリックについても、ｑｍi-1,k ＝ｐｍi,k −ｐｍ1,（ｉ＝２〜４）でｑｍi,k を定義すると、次のように表すことができる。 Further, the path metric can be expressed as follows when qm i, k is defined by qm i−1, k = pm i, k −pm 1 (i = 2 to 4).
これは、図５のような回路で実現できる。
図５の回路２１０は、加算器２１１〜２１３、フリップフロップ２１４〜２１６、セレクタ２１７、およびインバータ２１８を有する。
加算器２１１は、ｄｍ１とインバータ２１８で反転されたセレクタ２１７の出力とを加算してフリップフロップ２１４（ｑｍ１）に入力させる。加算器２１２は、ｄｍ２と、フリップフロップ２１４の出力とインバータ２１８で反転されたセレクタ２１７の出力とを加算してフリップフロップ２１５（ｑｍ２）に入力させる。加算器２１３は、ｄｍ３と、フリップフロップ２１５の出力とインバータ２１８で反転されたセレクタ２１７の出力とを加算してフリップフロップ２１６（ｑｍ３）に入力させる。セレクタ２１７は、フリップフロップ２１７の出力と”０”のうち小さい方を選択してインバータ２１８に供給する。インバータ２１８は、セレクタ２１７の出力を反転させて加算器２１１〜２１３に供給する。
This can be realized by a circuit as shown in FIG.
The
The
（ＳＮの改善度）
図５からノーマルウォブル（Ｎｏｒｍａｌ Ｗｏｂｂｌｅ）かＭＳＫマークかの判別は、ｑｍ３の値が正か負によって決まることがわかる。
まず、ノイズがない場合のｑｍ３出力を計算する。
ノーマルウォブルが連続して入力された場合は、図５で最後の反転では”０”が選択されていることから、ｑｍ３にはｄｍ１，ｄｍ２，ｄｍ３の和が出力されているはずである。
Ｚ＝（１，−０．５，−０．５）をｄｍ１−ｄｍ３の計算式に代入すると、次のようになる。
(Degree of improvement in SN)
It can be seen from FIG. 5 that the determination of whether it is a normal wobble (Normal Wobble) or an MSK mark depends on whether the value of qm3 is positive or negative.
First, the qm3 output when there is no noise is calculated.
When normal wobbles are continuously input, since “0” is selected in the last inversion in FIG. 5, the sum of dm1, dm2, and dm3 should be output to qm3.
Substituting Z = (1, -0.5, -0.5) into the calculation formula of dm1-dm3 gives the following.
同様に、ＭＳＫマークがきた場合は、ｄｍ１−ｄｍ３の各々の入力としてＺ１（１，−１，−１）、Ｚ２＝（１，−０．５，−０．５）、Ｚ３＝（−１，１，−１）を代入すると、ｑｍ＝−１５を得る。 Similarly, when the MSK mark comes, Z1 (1, -1, -1), Z2 = (1, -0.5, -0.5), Z3 = (-1) are input as dm1-dm3, respectively. , 1, -1), qm = -15 is obtained.
一方、ノイズの方は、ｄｍ１〜ｄｍ３の計算式に従って、増幅される。もとのｒｍｓ値をσとすると、ｑｍ３でみた分散は、次式で与えられる。 On the other hand, the noise is amplified according to the calculation formulas dm1 to dm3. If the original rms value is σ, the variance as seen by qm3 is given by the following equation.
たとえば、ｄｍ１のノイズ分散は、ｚ１＋３＊ｚ2 のノイズ成分で仮定により無相関なので、１の２乗と３の２乗の和で（１＋９）σ2 となる。
上記式より、ｒｍｓ値としては７．７５倍に増幅される。
For example, since the noise variance of dm1 is a noise component of z1 + 3 * z 2 and is uncorrelated by assumption, the sum of the square of 1 and the square of 3 is (1 + 9) σ 2 .
From the above formula, the rms value is amplified 7.75 times.
ここで、ｑｍ３に現れるノイズはｄｍ３（ｋ）、ｄｍ２（ｋ−１）、ｄｍ１（ｋ−２）のノイズ成分であるが、サンプリングでタイミングがずれているため（ｋ〜ｋ−２）相関は無いものとなる。
また、ｚ０、ｚ１とｚ２の間も無相関とする。また、入力時のｒｍｓはσで変化しないとする。
このノイズ信号が１５以上になったら誤検出する。言い換えると、２０ｌｏｇ（１５／７．７５）＝５．７４ｄＢの改善ができたということになる。
Here, the noise that appears in qm3 is the noise component of dm3 (k), dm2 (k-1), and dm1 (k-2), but because the timing is shifted by sampling (k to k-2), the correlation is There will be nothing.
Further, z0, z1 and z2 are also uncorrelated. Further, it is assumed that rms at the time of input does not change with σ.
When this noise signal becomes 15 or more, it is erroneously detected. In other words, 20 log (15 / 7.75) = 5.74 dB has been improved.
図４の回路２００においてセレクタ２０１でｐｍ４、すなわちフリップフロップ２０５の出力が選択されたとき、あるいは、図５の回路においてセレクタ２１７でｑｍ３、すなわちフリップフロップ２１６の出力が選択されたとき、ＭＳＫマークが検出されたことになる。
ここで、通常のウォブルが検出されたとき”０”、ＭＳＫマークが検出されたとき”００１”（ＭＳＫマークは３ウォブル）が出力されるようにするとする。
このためには、図６の回路２２０にように、通常は０を入力し、ＭＳＫマークが検出されたとき、１を入力するようなシフトレジスタ構成があれば良い。
図６のシフトレジスタ２２０は、セレクタ２２１〜２２４、およびフリップフロップ２２５〜２２８を有する。
セレクタ２２１は、０または１を選択、具体的には、通常は０を選択し、ＭＳＫマークが検出されたとき１を選択してフリップフロップ２２５に入力させる。
セレクタ２２２は、フリップフロップ２２５の出力またはリセット時に０を選択してフリップフロップ２２６に入力させる。
セレクタ２２３は、フリップフロップ２２６の出力またはリセット時に０を選択してフリップフロップ２２７に入力させる。
セレクタ２２４は、フリップフロップ２２７の出力またはリセット時に０を選択してフリップフロップ２２８に入力させる。
When the
Here, it is assumed that “0” is output when a normal wobble is detected, and “001” (MSK mark is 3 wobbles) when an MSK mark is detected.
For this purpose, as in the
The
The
The
The
The
過去の入力をリセットするのは、図７に示す状態遷移図中に破線で示すパスを消去し去るためである。 The reason why the past input is reset is to erase the path indicated by the broken line in the state transition diagram shown in FIG.
ここで、チャネルクロックの３分周されたクロックで１ウォブル当たり２３個の任意の位相でサンプリングされたデータから最適な３個を選び、ビタビ復調（Ｖｉｔｅｒｂｉ
Ｄｅｃｏｄｉｎｇ）を適用してみた。
この場合の全体の回路構成は、図８のように示される。
Here, the optimum three of the data sampled at 23 arbitrary phases per wobble with the channel clock divided by 3 are selected and Viterbi demodulation (Viterbi) is selected.
(Decoding) was applied.
The entire circuit configuration in this case is shown in FIG.
図８のウォブルデコーダ３００は、フリップフロップ３０１〜３１４、２３進カウンタ３１５、デコーダ３１６、セレクタ３１７〜３２２、０．５の係数器３２３，３２４、−１の係数器３２５、加算器３２６，３２７、（２３／４π）の演算器３２８、αの係数器３２９、（１−α）の係数器３３０、フリップフロップ３１４の出力が０．６５以上の場合に＋１を２３進カウンタ３１５に出力する判別回路３３１、フリップフロップ３１４の出力が−０．６５以下の場合に−１を２３進カウンタ３１５に出力する判別回路３３２、フリップフロップ３１１〜３１３の出力信号に基づいて上記数５のｄｍ１，ｄｍ２，ｄｍ３を係数を用いて計算する計算回路３３３と、計算回路３３３で得られたｄｍ１，ｄｍ２，ｄｍ３を用いた図５のパスメトリック回路２１０、パスメトリック回路２１０のフリップフロップ２１６の出力のＭＳＢに基づいてセレクタ２２１〜２２４が制御される図６の検出回路２２０を有する。
なお、パスメトリック回路２１０は、フリップフロップ２１６の出力のＭＳＢに基づいてセレクタ２１７を制御するように構成されている。
また、判別回路３３１の出力は、条件が合えば−１されて加算器３２７に入力される。同様に、判別回路３３２の出力は、条件が合えば＋１されて加算器３２７に入力される。
The
Note that the path
Further, the output of the
また、図８のウォブルデコーダ３００において、フリップフロップ３０２〜３０４，３０８〜３１０、セレクタ３１７〜３１９、係数器３２３〜３２５、および加算器３２６により位相ディテクタが構成されている。
位相ディテクタは、図８にしめすように一周期２回の１８０度ずれたポイントでの差をとる。その様子を、図９に示している。
In the
The phase detector takes a difference at a point shifted by 180 degrees twice in one cycle as shown in FIG. This is shown in FIG.
２３倍のオーバーサンプリングでは丁度１８０°ずれた位相のデータが得られないため、片方は両側を平均化して用いる。
図９で第５番目と第６番目の平均と第１７番面がこれにあたる。
Since 23 times oversampling cannot obtain data with a phase exactly 180 ° shifted, one side is averaged on both sides.
In FIG. 9, the fifth and sixth averages and the 17th surface correspond to this.
この例では、ＰＬＬは一次のループで周波数トラッキング機能はない。さらに周期Ｔの１／２３以下は、単に位相誤差をフィルタリング（平均化）しているだけで、オープンループと考えたほうが適当である。
この状態で検出用サンプルのタイミングは第０番目、第７番目、第１５番目を使用している。
In this example, the PLL is a primary loop and has no frequency tracking function. Furthermore, it is more appropriate to consider the
In this state, the detection sample timing is 0th, 7th, and 15th.
図８のデコーダ３１６において、２３進カウンタ３１５の出力により第５番目と第６番目と第１７番目をデコードし、第５番目のデコード結果によりセレクタ３１７を制御し、第６番目のデコード結果によりセレクタ３１８を制御し、第１７番目のデコード結果によりセレクタ３１９を制御する。すなわち、第５番目と第６番目と第１７番目の各デコード結果を位相検出のタイミングとして、ウォブルデータＷＢＤをフリップフロップ３０２，３０３，３０４に入力させてラッチさせ、位相検出を行う。
また、デコーダ３１６において、２３進カウンタ３１５の出力により第０番目と第７番目と第１５番目をデコードし、第０番目のデコード結果によりセレクタ３２０を制御し、第６番目のデコード結果によりセレクタ３２１を制御し、第１５番目のデコード結果によりセレクタ３２２を制御する。すなわち、第０番目と第７番目と第１５番目にデコード結果を検出用サンプルタイミングとして、ウォブルデータＷＢＤをフリップフロップ３０５，３０６，３０７に入力させ、さらにフリップフロップ３１１〜３１３を介して計算回路３３３に入力させる。
In the
In the
以上のウォブルデコーダを用いることにより、シンプルな回路構成で、ＳＮよくウォブル情報を検出できる。その結果、光ディスクの高密度化に寄与でき、また、マルチフォーマット対応にも役立つという利点がある。 By using the above wobble decoder, it is possible to detect wobble information with good SN with a simple circuit configuration. As a result, there is an advantage that it can contribute to higher density of the optical disc and is useful for multi-format correspondence.
（第２実施形態）
本発明に係る信号検出装置の第２の実施形態について説明する。
(Second Embodiment)
A second embodiment of the signal detection apparatus according to the present invention will be described.
本第２の実施形態では、ＤＶＤ＋ＲＷの場合のウォブル検出に適用可能な信号検出装置について述べる。
この場合、ウォブルの波形には、図１０（Ａ），（Ｂ）に示すように、タイプ＜１＞と＜２＞の２つの種類がある。
また、情報の種類としては、図１１（Ａ）〜（Ｃ）に示すように、シンク（Ｓｙｎｃ）、データ０、データ１の３種類がある。
この３つのデータの種類について、図１２（Ａ）〜（Ｃ）に関連つけてさらに詳細に説明する。
In the second embodiment, a signal detection apparatus applicable to wobble detection in the case of DVD + RW will be described.
In this case, there are two types of wobble waveforms, types <1> and <2>, as shown in FIGS.
As types of information, as shown in FIGS. 11A to 11C, there are three types of information: sync,
These three types of data will be described in more detail with reference to FIGS.
図１２（Ａ）〜（Ｃ）は、グルーブの位相変調ウォブリングにより表される情報を示す図である。
この例では、８ウォブルが１つのＡＤＩＰユニットとされる。そして各ウォブルとして所定順序でポジティブウォブルＰＷとネガティブウォブルＮＷが発生するように位相変調されることで、ＡＤＩＰユニットが、図１２（Ａ）のシンクパターン、図１２（Ｂ）の「０」データ、図１２（Ｃ）の「１」データを表現する。
なお、ポジティブウォブルＰＷは蛇行の先頭がディスク内周側に向かうウォブルであり、ネガティブウォブルＮＷは蛇行の先頭がディスク外周側に向かうウォブルである。
12A to 12C are diagrams illustrating information represented by the phase modulation wobbling of the groove.
In this example, 8 wobbles are regarded as one ADIP unit. Then, phase modulation is performed so that a positive wobble PW and a negative wobble NW are generated in a predetermined order as each wobble, so that the ADIP unit has the sync pattern of FIG. 12A, “0” data of FIG. The “1” data in FIG.
Note that the positive wobble PW is a wobble whose wobbling head is directed toward the inner circumference of the disk, and the negative wobble NW is a wobble whose wandering head is directed toward the outer circumference of the disk.
図１２（Ａ）はシンクパターン（ＡＤＩＰシンクユニット）を示す。これは前半の４ウオブル（Ｗ０−Ｗ３）がネガティブウォブルＮＷ、後半の４ウォブル（Ｗ４〜Ｗ７）がポジティブウォブルＰＷとされる。
図１２（Ｂ）はデータ「０」となるＡＤＩＰデータユニットを示す。これは先頭ウォブルＷ０がビットシンクとしてのネガティブウォブルＮＷとされ、３ウオブル（Ｗ１〜Ｗ３）のポジティブウォブルＰＷを介して、後半４ウォブルが、２ウォブル（Ｗ４，Ｗ５）のポジティブウォブルＰＷと２ウォブル（Ｗ６，Ｗ７）のネガティブウォブルＮＷとされて「０」データを表現する。
図１２（Ｃ）はデータ「１」となるＡＤＩＰデータユニットを示す。これは先頭ウォブルＷ０がビットシンクとしてネガティブウォブルＮＷとされ、３ウォブル（Ｗ１〜Ｗ３）のポジティブウォブルＰＷを介して、後半の４ウォブルが、２ウォブル（Ｗ６，Ｗ７）のネガティブウォブルＮＷと２ウォブル（Ｗ６，Ｗ７）のポジティブウォブルＰＷとされて「１」データを表現する。
これらのＡＤＩＰユニットとして１つのチャンネルビットが表現され、所定数のＡＤＩＰユニットによりアドレス等が表現される。
FIG. 12A shows a sync pattern (ADIP sync unit). The first 4 wobbles (W0-W3) are negative wobbles NW, and the latter 4 wobbles (W4 to W7) are positive wobbles PW.
FIG. 12B shows an ADIP data unit that becomes data “0”. This is because the first wobble W0 is a negative wobble NW as a bit sync, and the latter 4 wobbles are 2 wobbles (W4, W5) positive wobbles PW and 2 wobbles via 3 wobble (W1 to W3) positive wobbles PW. “0” data is expressed as a negative wobble NW of (W6, W7).
FIG. 12C shows an ADIP data unit that is data “1”. The first wobble W0 is a negative wobble NW as a bit sync, and the latter 4 wobbles are 2 wobbles (W6, W7) and 2 wobbles via 3 wobble (W1 to W3) positive wobbles PW. “1” data is expressed as a positive wobble PW of (W6, W7).
One channel bit is expressed as these ADIP units, and an address or the like is expressed by a predetermined number of ADIP units.
この場合の、ブランチメトリック、パスメトリック、およびデータ検出について考察する。 Consider branch metrics, path metrics, and data detection in this case.
（ブランチメトリック）
波形であるため、適当な間隔でサンプリングは、図１０（Ａ），（Ｂ）に示すように、波形１波に付き２回とする。これをベクトルで次のように表すと、
(Branch metric)
Since it is a waveform, sampling is performed at an appropriate interval twice as shown in FIGS. 10 (A) and 10 (B). This can be expressed as a vector as follows:
ノイズがない場合の各出力（各波形のサンプル値）は、次のようになる。 Each output (sample value of each waveform) when there is no noise is as follows.
そして、各出力ｉに対応するブランチメトリックは、次のように表すことができる。
この例では、２種の波形の比較なので、ｄｍ＝（ｂｍ２−ｂｍ１）／４で定義すると、次のように表すことができる。 In this example, since two types of waveforms are compared, when defined by dm = (bm2−bm1) / 4, it can be expressed as follows.
すなわち、タイプ＜２＞の波形がきたとしたときと、タイプ＜１＞の波形がきたときのノイズ部の２乗の差がｄｍであり、この値が正であればタイプ＜１＞の波形の方がもっともらいしということになる。 That is, the difference between the squares of the noise part when the waveform of type <2> comes and when the waveform of type <1> comes is dm, and if this value is positive, the waveform of type <1> Will get more.
（パスメトリック）
各状態に対応するパスメトリックは、図１３に示す状態遷移図に基づいて決められる。
状態Ａのとき以外は、前の状態からタイプ＜１＞の波形によって遷移した場合は、前の状態のパスメトリックを引き継ぐ。一方、タイプ＜２＞の波形によって遷移したときは、前の状態でのパスメトリックにｄｍを加算したものとなる。
これを基に構成したウォブルデコーダ４００を図１４に示す。
(Path metric)
The path metric corresponding to each state is determined based on the state transition diagram shown in FIG.
Except in the state A, when a transition is made from the previous state by the waveform of type <1>, the path metric of the previous state is taken over. On the other hand, when the transition is caused by the waveform of type <2>, dm is added to the path metric in the previous state.
A
図１４のウォブルデコーダ４００は、加算器４０１〜４０９、フリップフロップ４１０〜４３７、セレクタ４３８〜４４４、最小値判定回路４４５、および無効判定回路４４６により構成されている。
最小値判定回路４４５の入力Ａには、フリップフロップ４１０の出力が入力される。
最小値判定回路４４５の入力Ｓには、フリップフロップ４１０の出力と加算器４０１の出力とを加算する加算器４０２の出力をセットするフリップフロップ４１１、フリップフロップ４１１の出力と加算器４０１の出力とを加算する加算器４０３の出力をセットするフリップフロップ４１２、フリップフロップ４１２の出力と加算器４０１の出力とを加算する加算器４０４の出力をセットするフリップフロップ４１３、フリップフロップ４１３の出力と加算器４０１の出力とを加算する加算器４０５の出力をセットするフリップフロップ４１４、フリップフロップ４１４の出力をセットするフリップフロップ４１５、フリップフロップ４１５の出力をセットするフリップフロップ４１６、フリップフロップ４１６の出力をセットするフリップフロップ４１７、およびフリップフロップ４１６の出力をセットするフリップフロップ４１８からなる８ビットシフトレジスタのフリップフロップ４１８の出力が入力される。
The
The output of the flip-
At the input S of the minimum
最小値判定回路４４５の入力Ｄ１には、フリップフロップ４１０の出力と加算器４０１の出力とを加算する加算器４０２の出力をセットするフリップフロップ４１１、フリップフロップ４１１の出力をセットするフリップフロップ４１９、フリップフロップ４１２の出力をセットするフリップフロップ４２０、フリップフロップ４２０の出力をセットするフリップフロップ４２１、フリップフロップ４２１の出力をセットするフリップフロップ４２２、フリップフロップ４２２の出力をセットするフリップフロップ４２３、フリップフロップ４２３の出力と加算器４０１の出力とを加算する加算器４０６の出力をセットするフリップフロップ４２４、およびフリップフロップ４２４の出力と加算器４０１の出力とを加算する加算器４０７の出力をセットするフリップフロップ４２５からなる８ビットシフトレジスタのフリップフロップ４２５の出力が入力される。
At the input D1 of the minimum
最小値判定回路４４５の入力Ｄ２には、フリップフロップ４１０の出力と加算器４０１の出力とを加算する加算器４０２の出力をセットするフリップフロップ４１１、フリップフロップ４１１の出力をセットするフリップフロップ４１９、フリップフロップ４１２の出力をセットするフリップフロップ４２０、フリップフロップ４２０の出力をセットするフリップフロップ４２１、フリップフロップ４２１３の出力と加算器４０１の出力とを加算する加算器４０８の出力をセットするフリップフロップ４２６、フリップフロップ４２６の出力と加算器４０１の出力とを加算する加算器４０９の出力をセットするフリップフロップ４２７、フリップフロップ４２７の出力をセットするフリップフロップ４２８、およびフリップフロップ４２８の出力をセットするフリップフロップ４２９からなる８ビットシフトレジスタのフリップフロップ４２９の出力が入力される。
At the input D2 of the minimum
（データの検出）
図１４のウォブルデコーダ４００において、フリップフロップ４３０〜４３７、セレクタ４３８〜４４４、および判定部４４６により検出回路が構成されている。この検出回路は、ビタビデコーダでパスメモリと称される部分に相当する。
シンクユニット（Ｓｙｎｃ Ｕｎｉｔ）、データ０、データ１の３種に加えて、通常のウォブル波形の４種を識別するため２ビットが必要である。
判定回路４４５で、Ａ，Ｓ，Ｄ１，Ｄ２のいずれかが最小かで「００」，「０１」，「１０」，「１１」を出力する。
これを８段のシフトレジスタに入力するが、もしＡ（００）以外であれば、過去７回分の判断を無効にするため、他の段には００を入力する。
(Data detection)
In the
In addition to the three types of sync unit (Sync Unit),
The
This is input to the 8-stage shift register. If it is other than A (00), 00 is input to the other stages in order to invalidate the judgment for the past seven times.
以上説明した第１および第２の実施形態によれば、ハードウェアとしては、
１）基本波形をできるだけ波形間の差が明確になるような適当なタイミングでサンプルする（１／Cycle以上）、
２）加減算器を用いてdmを計算する、
３）状態の数だけのレジスタを用意し状態遷移図に基づいてひとつ前の状態とdmを加算する、
４）対象とする光ディスクでは、必ずある状態から出発しその状態に戻ってくるので判断回路はひとつだけである。
その結果、パスメモリは一列のシフトレジスタですむ。
このように両例とも基本的なデコード方法は同一であり、両方を切り替えて動作させるような回路を構成することは容易に実現可能である。
According to the first and second embodiments described above, as hardware,
1) Sample the basic waveform at an appropriate timing that makes the difference between waveforms as clear as possible (1 / Cycle or more).
2) Calculate dm using an adder / subtractor,
3) Prepare as many registers as the number of states and add the previous state and dm based on the state transition diagram.
4) Since the target optical disk always starts from a certain state and returns to that state, there is only one determination circuit.
As a result, the path memory can be a single row shift register.
In this way, the basic decoding method is the same in both examples, and it is possible to easily construct a circuit that switches both to operate.
また、特徴として、ランダムノイズがあるときもっともSNよく検出でき、また、波形の組み合わせのパターンを、パターンとして検出する。
この結果、他の同期回路などは不要でシステム構成的にもシンプルとなる。
Further, as a feature, when there is random noise, it can be detected with the highest SN, and a combination pattern of waveforms is detected as a pattern.
As a result, no other synchronizing circuit or the like is required and the system configuration is simple.
１０…光ディスク装置、１１…ディスク、１２…スピンドルモータおよびドライバ、１３…光ピックアップ、１３１…レーザドライバ（ＬＤ）、１３２…フォトディテクタ（ＰＤ）、１３３…対物レンズ、１４…スレッドドライバ、１５…２軸ドライバ、１６…マトリクス回路、１７…サーボ回路、１８…スピンドルサーボ回路、１９…レーザドライバおよび自動パワー制御回路、２０…リードチャネル回路、２１…復調器（ＤＥＭＯＤ）２１、２２…ウォブルＰＬＬ回路、２３…クロック生成回路、２４…ウォブルデコーダ、２５…ＡＤＩＰユニット／ワード（Ｗｏｒｄ）同期回路、２６…エンコード／デコード回路、２７…バッファコントローラ、２８…バッファメモリ、２９…インターフェース部(Ｉ／Ｆ)、３０…システムコントローラ、３１…変調回路（ＭＯＤ）、３２…ライトストラテジー回路（ＷＳ）
DESCRIPTION OF
Claims (7)
上記キャリア信号の周波数に同期をとるためのクロックを再生するクロック再生回路と、
上記波形の周期を２３分周したクロックでサンプリングする場合の２３に対応する２３進カウンタと、
指示されるタイミングで入力波形の一周期に２回の１８０度ずれたポイントでの差をとる位相ディテクタと、
上記位相ディテクタの検出結果を判別し、判別結果に応じて上記カウンタをアップまたはダウンさせる判別回路と、
上記カウンタの出力に応じて所定番目のサンプリングタイミングをデコードし、上記位相ディテクタの位相検出タイミングを生成して上記位相ディテクタに指示し、かつ、上記カウンタの出力に応じて所望番目のサンプリングタイミングをデコードし、上記波形のサンプリングタイミングを生成するデコーダと、
上記デコーダから指示されるサンプリングタイミングで、上記各波形を上記再生されたクロックの定められた位相で入力をサンプリングするサンプリング回路と、
上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、
遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と
を有する情報検出装置。 An information detection circuit that detects information from a signal in which another waveform of a determined length is embedded in a basic carrier signal having a predetermined period,
A clock recovery circuit for recovering a clock for synchronizing with the frequency of the carrier signal;
And 23 counter which corresponds to 23 in the case of sampling with clock cycle 23 divided by the waveform,
A phase detector that takes a difference at a point shifted by 180 degrees twice in one cycle of the input waveform at a designated timing;
A determination circuit for determining the detection result of the phase detector, and up or down the counter according to the determination result ;
The predetermined sampling timing is decoded according to the output of the counter, the phase detection timing of the phase detector is generated and instructed to the phase detector, and the desired sampling timing is decoded according to the output of the counter A decoder for generating the sampling timing of the waveform;
A sampling circuit for sampling an input of each waveform at a predetermined phase of the regenerated clock at a sampling timing instructed by the decoder;
A calculation circuit that calculates the square sum of errors based on the waveform and the phase based on the number of types of waveform values sampled by the sampling circuit;
There are as many memories, adders, and one selector as the number of states that can make a transition, and based on the state transition, add the calculation result of the above calculation circuit in each state to the value in the previous state, and save it. An information detection apparatus comprising: a selection circuit that selects a minimum one of the above-described operations when there are two or more paths that can transition to a predetermined state.
請求項１記載の情報検出装置。 The information detection apparatus according to claim 1, wherein the calculation circuit calculates a relative value of a square sum of errors.
信号の種類の数を弁別できるビット数×各信号の長さのメモリを有し、
上記選択結果に基づいて対応する値を入力し、入力結果を検出信号とする
請求項１記載の情報検出装置。 The selection circuit is
It has a memory of bit number x length of each signal that can distinguish the number of signal types,
The information detection apparatus according to claim 1, wherein a corresponding value is input based on the selection result, and the input result is used as a detection signal.
上記光ディスクに光を照射し、その反射光に応じた再生信号に基づいてウォブルデータを生成するウォブルデータ生成回路と、
上記ウォブルデータ生成回路により生成されたウォブルデータに基づいてウォブルクロックを生成するウォブルクロック生成回路と、
ウォブルデコーダと、を有し、
上記ウォブルデコーダは、
上記ウォブルの周期を２３分周したクロックでサンプリングする場合の２３に対応する２３進カウンタと、
指示されるタイミングで上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる波形の一周期に２回の１８０度ずれたポイントでの差をとる位相ディテクタと、
上記位相ディテクタの検出結果を判別し、判別結果に応じて上記カウンタをアップまたはダウンさせる判別回路と、
上記カウンタの出力に応じて所定番目のサンプリングタイミングをデコードし、上記位相ディテクタの位相検出タイミングを生成して上記位相ディテクタに指示し、かつ、上記カウンタの出力に応じて所望番目のサンプリングタイミングをデコードし、上記波形のサンプリングタイミングを生成するデコーダと、
上記デコーダから指示されるサンプリングタイミングで、上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる各波形を再生されたウォブルクロックの定められた位相で入力をサンプルするサンプリング回路と、
上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、
遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、
を含む
光ディスク装置。 An optical disk device of a type having wobbles and embedding predetermined information by modulating a part of the wobble,
A wobble data generation circuit for irradiating the optical disc with light and generating wobble data based on a reproduction signal corresponding to the reflected light;
A wobble clock generation circuit that generates a wobble clock based on the wobble data generated by the wobble data generation circuit;
A wobble decoder,
The wobble decoder
And 23 counter which corresponds to 23 in the case of sampling with clock cycle 23 divided by the wobble,
A phase detector that takes a difference at a point shifted by 180 degrees twice in one cycle of the waveform included in the wobble data generated by the wobble data generation circuit at a designated timing;
A determination circuit for determining the detection result of the phase detector, and up or down the counter according to the determination result ;
The predetermined sampling timing is decoded according to the output of the counter, the phase detection timing of the phase detector is generated and instructed to the phase detector, and the desired sampling timing is decoded according to the output of the counter A decoder for generating the sampling timing of the waveform;
A sampling circuit that samples an input at a predetermined phase of a wobble clock reproduced from each waveform included in the wobble data generated by the wobble data generation circuit at a sampling timing instructed by the decoder;
A calculation circuit that calculates the square sum of errors based on the waveform and the phase based on the number of types of waveform values sampled by the sampling circuit;
There are as many memories, adders, and one selector as the number of states that can make a transition, and based on the state transition, add the calculation result of the above calculation circuit in each state to the value in the previous state, and save it. When there are two or more paths that can be transitioned to a predetermined state, a selection circuit that selects a minimum one of the above operations;
An optical disk device including
請求項４記載の光ディスク装置。 5. The optical disc apparatus according to claim 4, wherein the phase of the wobble clock that is sampled in the sampling circuit is one or more per cycle.
請求項４記載の光ディスク装置。 The optical disk apparatus according to claim 4, wherein the calculation circuit calculates a relative value of a square sum of errors.
信号の種類の数を弁別できるビット数×各信号の長さのメモリを有し、
上記選択結果に基づいて対応する値を入力し、入力結果を検出信号とする
請求項４記載の光ディスク装置。 The selection circuit is
It has a memory of bit number x length of each signal that can distinguish the number of signal types,
5. The optical disc apparatus according to claim 4, wherein a corresponding value is input based on the selection result, and the input result is used as a detection signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003313160A JP4186761B2 (en) | 2003-09-04 | 2003-09-04 | Signal detection device and disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003313160A JP4186761B2 (en) | 2003-09-04 | 2003-09-04 | Signal detection device and disk device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005085314A JP2005085314A (en) | 2005-03-31 |
| JP4186761B2 true JP4186761B2 (en) | 2008-11-26 |
Family
ID=34414202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003313160A Expired - Fee Related JP4186761B2 (en) | 2003-09-04 | 2003-09-04 | Signal detection device and disk device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4186761B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4829138B2 (en) * | 2007-01-26 | 2011-12-07 | 株式会社東芝 | Optical disc apparatus and ADIP decoding apparatus |
-
2003
- 2003-09-04 JP JP2003313160A patent/JP4186761B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005085314A (en) | 2005-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101146038B1 (en) | Clock generation circuit and optical disk apparatus | |
| JP3791776B2 (en) | Pre-pit detection device for optical recording medium | |
| JPH07262694A (en) | Digital signal reproducing device | |
| JP4598355B2 (en) | Disk drive device and pre-pit detection method | |
| JP4325422B2 (en) | Demodulator, disk drive device, and phase adjustment method | |
| JP2005222608A5 (en) | ||
| JP4517534B2 (en) | Disk drive device | |
| JP4053854B2 (en) | Demodulation circuit, optical disk device and semiconductor integrated circuit | |
| JP4186761B2 (en) | Signal detection device and disk device | |
| US8934325B2 (en) | Information recording medium, information reproducing method, and information reproducing apparatus | |
| JP4579803B2 (en) | Optical disk device | |
| JP2007323765A (en) | Reproducing apparatus and synchronous signal detecting method | |
| EP1677301A2 (en) | Synchronized signal detector and synchronized signal detecting method | |
| JP4311214B2 (en) | Demodulator, disk drive device, and phase adjustment method | |
| JP4172494B2 (en) | Demodulation device, disk drive device, and demodulation method | |
| JP4403393B2 (en) | Demodulation device, disk drive device, and demodulation method | |
| JP4277781B2 (en) | Address information detection circuit for optical disk drive device | |
| JP4442342B2 (en) | Integral phase determination method, demodulation method, demodulation device, disk drive device | |
| JP4669243B2 (en) | Optical disk device | |
| JP2008140463A (en) | Wobble signal detecting circuit and wobble signal detecting method | |
| JP4618454B2 (en) | Timing signal generator | |
| JP4788346B2 (en) | Information reproducing apparatus and information reproducing method | |
| JP2005085437A (en) | Recording medium and optical disk | |
| KR20040055691A (en) | Address reproduction circuit, optical disc drive and address reproduction method | |
| JP2010049746A (en) | Demodulating apparatus, demodulating method, information reproducing apparatus, and computer program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |