JP4175482B2 - Liquid crystal display element and manufacturing method thereof - Google Patents

Liquid crystal display element and manufacturing method thereof Download PDF

Info

Publication number
JP4175482B2
JP4175482B2 JP2005190049A JP2005190049A JP4175482B2 JP 4175482 B2 JP4175482 B2 JP 4175482B2 JP 2005190049 A JP2005190049 A JP 2005190049A JP 2005190049 A JP2005190049 A JP 2005190049A JP 4175482 B2 JP4175482 B2 JP 4175482B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
pixel
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005190049A
Other languages
Japanese (ja)
Other versions
JP2006018287A (en
Inventor
ヒョンキュ・イ
ソンチャン・チョイ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2006018287A publication Critical patent/JP2006018287A/en
Application granted granted Critical
Publication of JP4175482B2 publication Critical patent/JP4175482B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示素子及びその製造方法に関し、特に、スイッチング素子の不良による画素の不良発生率を低減し、開口率を向上させることにより、輝度を上昇させる液晶表示素子及びその製造方法に関する。   The present invention relates to a liquid crystal display element and a method for manufacturing the same, and more particularly, to a liquid crystal display element that increases the luminance by reducing a pixel defect occurrence rate due to a defective switching element and improving an aperture ratio, and a method for manufacturing the same.

近来、情報化社会の発展に伴い、表示装置に対する多様な要求が増大して、ＬＣＤ（Liquid Crystal Display）、ＰＤＰ（Plasma Display Panel）、ＥＬＤ（Electro Luminescent Display）、ＦＥＤ（Field Emission Display）、ＶＦＤ（Vacuum Fluorescent Display）などの平板表示装置に対する研究が活発に行われている。そのうち、高画質の実現、量産化技術、駆動手段の容易性、軽量、薄型、低消費電力などの理由により、液晶表示素子（ＬＣＤ）が最も注目を集めている。   In recent years, with the development of the information society, various demands for display devices have increased, LCD (Liquid Crystal Display), PDP (Plasma Display Panel), ELD (Electro Luminescent Display), FED (Field Emission Display), VFD. Research on flat panel displays such as (Vacuum Fluorescent Display) has been actively conducted. Among them, a liquid crystal display element (LCD) has attracted the most attention for reasons such as high image quality, mass production technology, ease of driving means, light weight, thinness, and low power consumption.

液晶表示素子は、マトリックス（matrix）状に配列された画素に画像情報に応じるデータ信号を個別に供給して、画素別に光透過率を調節することにより、所望の画像を表示し得る表示素子であり、主に、アクティブマトリックス（Active Matrix: ＡＭ）方式により駆動される。アクティブマトリックス方式は、それぞれの画素に薄膜トランジスタ（Thin Film Transistor: ＴＦＴ）などのスイッチング素子を付加して、これを通じて画素部の液晶に電圧を印加し、液晶を駆動する方式である。   A liquid crystal display element is a display element that can display a desired image by individually supplying a data signal corresponding to image information to pixels arranged in a matrix and adjusting light transmittance for each pixel. Yes, mainly driven by the Active Matrix (AM) system. In the active matrix method, a switching element such as a thin film transistor (TFT) is added to each pixel, and a voltage is applied to the liquid crystal in the pixel portion through the switching element to drive the liquid crystal.

この液晶表示素子は、液晶分子が駆動する形態により、多様な表示モードの液晶表示素子に分類されることができ、多様な表示モードのうち、ＴＮ（twisted nematic）モード液晶表示素子が主に使用されてきた。   This liquid crystal display element can be classified into various display mode liquid crystal display elements depending on the form of driving liquid crystal molecules, and among the various display modes, TN (twisted nematic) mode liquid crystal display elements are mainly used. It has been.

ＴＮモード液晶表示素子は、基板に対して垂直方向の電気場をオン／オフさせることにより、液晶の方向子（director）が基板に対して０゜〜９０゜の角度を有するように液晶分子を駆動するものであり、白黒表示が容易で、応答速度が速くて、駆動電圧が低いという長所を有している。   The TN mode liquid crystal display element turns liquid crystal molecules so that the director of the liquid crystal has an angle of 0 ° to 90 ° with respect to the substrate by turning on / off the electric field perpendicular to the substrate. It is driven, and has the advantages of easy monochrome display, fast response speed, and low drive voltage.

しかしながら、ＴＮモード液晶表示素子は、前述したように、液晶分子を基板に対して垂直に駆動するため、視野角特性が劣化しているという短所がある。すなわち、液晶表示素子を見る方向や角度により、画像の画面色や明るさが変化するという視野角依存性があった。従って、このような短所を克服するために、近来、新しい広視野角技術、すなわち、液晶分子の方向子が基板に対して水平になった状態で液晶を駆動させる横電界駆動（In Plane Switching: 以下、ＩＰＳと称する）モード液晶表示素子が活発に研究されている。   However, the TN mode liquid crystal display element has a disadvantage that the viewing angle characteristic is deteriorated because the liquid crystal molecules are driven perpendicularly to the substrate as described above. That is, there is a viewing angle dependency that the screen color and brightness of an image change depending on the viewing direction and angle of the liquid crystal display element. Therefore, in order to overcome these disadvantages, recently, a new wide viewing angle technology, that is, lateral electric field driving (In Plane Switching: driving the liquid crystal in a state where the director of the liquid crystal molecule is horizontal to the substrate). Mode liquid crystal display elements (hereinafter referred to as IPS) are being actively researched.

ＩＰＳモード液晶表示素子は、電極に電圧が印加されると、基板の上に横電界を形成して液晶分子を水平に配向することにより、既存に比べて広視野角特性を確保する液晶表示素子である。   The IPS mode liquid crystal display element is a liquid crystal display element that secures a wider viewing angle characteristic than the existing one by forming a horizontal electric field on a substrate and horizontally aligning liquid crystal molecules when a voltage is applied to an electrode. It is.

図６は、前述したＩＰＳモード液晶表示素子の概略図である。
図６に示すように、液晶表示素子の薄膜トランジスタ基板の上には、金属層で形成されたゲートライン３及びデータライン１が縦横に配列されて単位画素を定義する。実際の液晶表示素子には、ｎ個のゲートライン３とｍ個のデータライン１が交差してｎ×ｍ個の画素が存在するが、図面には、説明の便宜のために、１つの画素のみを示した。 FIG. 6 is a schematic view of the above-described IPS mode liquid crystal display element.
As shown in FIG. 6, a gate line 3 and a data line 1 formed of a metal layer are arranged vertically and horizontally on a thin film transistor substrate of a liquid crystal display element to define a unit pixel. In an actual liquid crystal display element, n gate lines 3 and m data lines 1 intersect to have n × m pixels, but one pixel is shown in the drawing for convenience of explanation. Only shown.

ゲートライン３とデータライン１の交差点には、ゲート電極４、半導体層Ａ、ソース／レイン電極５、１１から構成されるスイッチング素子（例えば、薄膜トランジスタ（thin film transistor: Ｔ）が形成され、ゲート電極４及びソース／ドレイン電極５、１１は、それぞれゲートライン３及びデータライン１に接続して、ゲートライン３を通じて入力される信号によりスイッチング素子Ｔをオンにし、データライン１を通じて印加される画像信号を画素に送る。   A switching element (for example, a thin film transistor (T)) including a gate electrode 4, a semiconductor layer A, and source / rain electrodes 5 and 11 is formed at the intersection of the gate line 3 and the data line 1, and the gate electrode 4 and source / drain electrodes 5 and 11 are connected to the gate line 3 and the data line 1, respectively, and the switching element T is turned on by a signal input through the gate line 3, and an image signal applied through the data line 1 is received. Send to pixel.

また、単位画素内には、共通信号を供給する共通ライン１７がゲートライン３と平行に配列され、液晶分子をスイッチングする少なくとも１対の電極、すなわち、共通電極１３と画素電極１５がデータライン１と平行に配列されて基板に平行した横電界（in-plane electric field）を発生させる。   In the unit pixel, a common line 17 for supplying a common signal is arranged in parallel with the gate line 3, and at least one pair of electrodes for switching liquid crystal molecules, that is, the common electrode 13 and the pixel electrode 15 are connected to the data line 1. An in-plane electric field is generated parallel to the substrate and parallel to the substrate.

ここで、共通電極１３は、ゲートライン３と同時に形成されて共通ライン１７に接続され、画素電極１５は、ソース／ドレイン電極５、１１と同時に形成されて薄膜トランジスタＴのドレイン電極５に接続される。また、複数の画素電極１５を電気的に接続する画素電極ライン１１'は、共通ライン１７とゲート絶縁膜（図示せず）を挟んで重畳されることにより、ストレージキャパシタ（storage capacitor: Ｃｓｔ）を形成する。   Here, the common electrode 13 is formed simultaneously with the gate line 3 and connected to the common line 17, and the pixel electrode 15 is formed simultaneously with the source / drain electrodes 5 and 11 and connected to the drain electrode 5 of the thin film transistor T. . In addition, the pixel electrode line 11 ′ that electrically connects the plurality of pixel electrodes 15 is overlapped with the common line 17 with a gate insulating film (not shown) interposed therebetween, so that a storage capacitor (storage capacitor: Cst) is formed. Form.

一方、このような液晶表示素子は、各画素にスイッチング素子を１つずつ含んでいるため、前記スイッチング素子に不良が発生した場合、単位画素全体が正常に駆動できないという問題が発生した。このような問題は、ＩＰＳモード液晶表示素子だけでなく、ＴＮモードなどの垂直電界により駆動される液晶表示素子にも発生した。   On the other hand, since such a liquid crystal display element includes one switching element for each pixel, there is a problem in that the entire unit pixel cannot be driven normally when a defect occurs in the switching element. Such a problem has occurred not only in IPS mode liquid crystal display elements but also in liquid crystal display elements driven by a vertical electric field such as TN mode.

実質的に、液晶表示素子で使用される薄膜トランジスタは、数回の蒸着工程とエッチング工程を経て形成され、このような多数の工程を経る過程で、多様な不良が発生する。このような薄膜トランジスタの不良のうち、最も致命的な不良は、ゲート電極とソース又はドレイン電極の短絡（short）不良であり、数多くの薄膜トランジスタを使用するアクティブマトリックス液晶表示素子にこのような薄膜トランジスタ不良が発生すると、最終的な製品に点欠陥（point defect）が発生するという致命的な表示不良が現れる。   In practice, a thin film transistor used in a liquid crystal display element is formed through several deposition processes and etching processes, and various defects occur in the process through many processes. Among the defects of such thin film transistors, the most fatal defect is a short defect between the gate electrode and the source or drain electrode. Such an active matrix liquid crystal display element using a large number of thin film transistors has such a thin film transistor defect. When it occurs, a fatal display defect that a point defect occurs in the final product appears.

本発明は、このような問題点を解決するために提案されたもので、本発明の目的は、液晶表示素子の単位画素を第１及び第２画素部に２分割し、各画素部に第１及び第２スイッチング素子を別途に形成することにより、１つのスイッチング素子に不良が発生したとき、単位画素全体が不良になる可能性を排除することにある。   The present invention has been proposed to solve such problems, and an object of the present invention is to divide a unit pixel of a liquid crystal display element into two parts, a first pixel part and a second pixel part. By separately forming the first and second switching elements, it is intended to eliminate the possibility that the entire unit pixel becomes defective when a defect occurs in one switching element.

このような目的を達成するために、本発明に係る液晶表示素子は、第１基板及び第２基板と、前記第１基板の上に交差配置されて単位画素を定義し、前記単位画素を第１及び第２画素部に２分割するゲートライン及びデータラインと、前記第１及び第２画素部にそれぞれ備えられ、同一の走査信号が印加される第１及び第２スイッチング素子と、前記第１及び第２画素部に対応して形成される複数の第１及び第２共通電極と、前記第１及び第２画素部に対応して形成される複数の第１及び第２画素電極と、前記単位画素と隣接する単位画素に共有されて共通信号を印加する共通ラインと、前記第１と第２基板間に形成される液晶層とを含むことを特徴とする。   In order to achieve such an object, a liquid crystal display device according to the present invention defines a unit pixel that is arranged to intersect a first substrate and a second substrate on the first substrate. A gate line and a data line that are divided into two parts into a first pixel part and a second pixel part; first and second switching elements provided in the first and second pixel parts, respectively, to which the same scanning signal is applied; and the first And a plurality of first and second common electrodes formed corresponding to the second pixel portion, a plurality of first and second pixel electrodes formed corresponding to the first and second pixel portions, It includes a common line for applying a common signal shared by unit pixels adjacent to the unit pixel, and a liquid crystal layer formed between the first and second substrates.

また、本発明に係る液晶表示素子の製造方法は、透明な第１基板を用意する段階と、前記基板の上に第１及び第２スイッチング素子を形成する段階と、前記第１及び第２スイッチング素子の上部にブラックマトリックス用のコラムスペーサを形成する段階とを含み、前記コラムスペーサを形成する段階は、前記第１及び第２スイッチング素子が形成された基板の全面に有機膜を塗布する段階と、前記有機膜の上部にパターンを残す領域に光の非透過領域が備えられたマスクをブロッキングして、紫外線を照射する段階と、前記紫外線が照射された有機膜を現像して第１及び第２スイッチング素子の上部に位置する有機膜パターンを形成する段階とを含むことを特徴とする。   The method for manufacturing a liquid crystal display device according to the present invention includes a step of preparing a transparent first substrate, a step of forming first and second switching elements on the substrate, and the first and second switching devices. Forming a black matrix column spacer on the device, and forming the column spacer includes applying an organic film to the entire surface of the substrate on which the first and second switching elements are formed. A step of blocking a mask having a light non-transmission region in a region where a pattern is left on the organic film, and irradiating ultraviolet rays; and developing the organic film irradiated with the ultraviolet rays to develop first and first Forming an organic film pattern located on the upper portion of the two switching elements.

本発明は、液晶表示素子の単位画素を分割駆動することにより、画素の生産不良の可能性を減らし、電極構造を上下対称に形成してカラーシフトを防止し、また、残像の防止などにより画面品位が改善されるという効果がある。   The present invention reduces the possibility of defective production of pixels by dividing and driving unit pixels of a liquid crystal display element, prevents the color shift by forming the electrode structure symmetrically, and prevents the afterimage. There is an effect that the quality is improved.

また、本発明は、ゲートラインと画素電極の重複構造及び液晶の横配向構造などによりゲートライン及びデータラインの上部の遮光領域を最小化することにより、輝度及び開口率を向上させるという効果がある。   In addition, the present invention has an effect of improving luminance and aperture ratio by minimizing the light shielding region above the gate line and the data line by the overlapping structure of the gate line and the pixel electrode and the horizontal alignment structure of the liquid crystal. .

また、本発明は、スイッチング素子の上部にのみコラムスペーサの高さのブラックマトリックスを形成し、以外の部分ではブラックマトリックスを完全に除去することにより、製造過程でマスク工程数を減らし、ブラックマトリックスの貼り付けマージン領域（margin area）を最小化するという効果がある。   Further, the present invention forms a black matrix having a column spacer height only on the top of the switching element, and completely removes the black matrix in other portions, thereby reducing the number of mask processes in the manufacturing process, This has the effect of minimizing the pasting margin area.

以下、図面を参照して、本発明の好ましい実施形態を詳しく説明する。
図１Ａは、本発明に係る液晶表示素子の第１の実施の形態の単位画素を示す平面図で、図１Ｂは、図１ＡのＡ−Ａ'線断面図である。
図示されたように、本発明に係る液晶表示素子の単位画素は、第１基板１０２上でゲートライン１０３とデータライン１０１の交差により定義され、第１及び第２画素部に２分割された構造を有する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1A is a plan view showing a unit pixel of the first embodiment of the liquid crystal display element according to the present invention, and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. 1A.
As shown in the figure, the unit pixel of the liquid crystal display device according to the present invention is defined by the intersection of the gate line 103 and the data line 101 on the first substrate 102, and is divided into two parts, the first and second pixel portions. Have

また、第１及び第２画素部Ｐ１、Ｐ２には、第１及び第２スイッチング素子１Ｔ１、１Ｔ２がそれぞれ配置されて第１及び第２画素部Ｐ１、Ｐ２に同一の走査信号を印加する。ここで、第１及び第２スイッチング素子１Ｔ１、１Ｔ２は、１−ゲート−２−薄膜トランジスタ構造を有する。   In addition, first and second switching elements 1T1 and 1T2 are disposed in the first and second pixel portions P1 and P2, respectively, and the same scanning signal is applied to the first and second pixel portions P1 and P2. Here, the first and second switching elements 1T1 and 1T2 have a 1-gate-2-thin film transistor structure.

すなわち、第１及び第２スイッチング素子１Ｔ１、１Ｔ２は、ゲートライン１０３を中心に対称に形成され、第１基板１０２の上にゲートライン１０３の一部として形成されるゲート電極１０４と、ゲート電極１０４の上に形成されるゲート絶縁膜１０６と、ゲート絶縁膜１０６の上に形成される半導体層１０７と、半導体層１０７の上に形成されるオームコンタクト層１０８と、オームコンタクト層１０８の上にデータライン１０１の一部として形成されるソース電極１０５とを共有し、ソース電極１０５の両側に所定間隔離隔して形成される第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２をそれぞれ含む。   That is, the first and second switching elements 1T1 and 1T2 are formed symmetrically about the gate line 103, and the gate electrode 104 formed as a part of the gate line 103 on the first substrate 102, and the gate electrode 104. A gate insulating film 106 formed on the semiconductor layer 107, a semiconductor layer 107 formed on the gate insulating film 106, an ohmic contact layer 108 formed on the semiconductor layer 107, and data on the ohmic contact layer 108. The first and second drain electrodes 111P1 and 111P2 that share the source electrode 105 formed as part of the line 101 and are spaced apart from each other by a predetermined distance on both sides of the source electrode 105 are included.

このように、本発明の第１及び第２スイッチング素子１Ｔ１、１Ｔ２は、ゲート電極１０４及びソース電極１０５を共有するので、ゲートライン１０３の走査信号により半導体層１０７が活性化するとき、同一の画像信号をデータライン１０１からソース電極１０５を通じて同時に第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２に送り、前記画像信号を第１及び第２画素部Ｐ１、Ｐ２にそれぞれ印加する。   As described above, since the first and second switching elements 1T1 and 1T2 of the present invention share the gate electrode 104 and the source electrode 105, the same image is obtained when the semiconductor layer 107 is activated by the scanning signal of the gate line 103. A signal is simultaneously sent from the data line 101 through the source electrode 105 to the first and second drain electrodes 111P1 and 111P2, and the image signal is applied to the first and second pixel portions P1 and P2, respectively.

従って、本発明に係る液晶表示素子は、単位画素の第１及び第２画素部Ｐ１、Ｐ２を別途のスイッチング素子により駆動することにより、第１又は第２スイッチング素子１Ｔ１、１Ｔ２に不良が発生したとき、単位画素の全領域、すなわち、第１及び第２画素部Ｐ１、Ｐ２全体が同時に不良になる可能性を低減することができる。   Accordingly, in the liquid crystal display element according to the present invention, the first and second switching elements 1T1 and 1T2 are defective because the first and second pixel portions P1 and P2 of the unit pixel are driven by separate switching elements. At this time, it is possible to reduce the possibility that the entire region of the unit pixel, that is, the first and second pixel portions P1 and P2 as a whole becomes defective at the same time.

実質的に、薄膜トランジスタなどのスイッチング素子は、数回の蒸着工程とエッチング工程を経て製造され、このような多数の工程を経る過程で、多様な不良が発生する。例えば、ソース電極とドレイン電極間に異物が挿入されたためソース電極とドレイン電極間に電気的な短絡状態が発生するか、ドレイン電極が隣接するデータラインと短絡するなどの問題が発生する可能性がある。   Substantially, a switching element such as a thin film transistor is manufactured through several deposition processes and etching processes, and various defects occur in the process through many processes. For example, a foreign object is inserted between the source electrode and the drain electrode, so that an electrical short circuit may occur between the source electrode and the drain electrode, or the drain electrode may be short-circuited with an adjacent data line. is there.

実際、ゲートラインの周辺で発生する光漏れを防止するために、ドレイン電極をゲートラインと平行に隣接するデータライン方向に延長して形成することができ、この過程で、工程不良によりドレイン電極と隣接するデータラインが短絡されることがある。   In fact, in order to prevent light leakage that occurs around the gate line, the drain electrode can be formed extending in the direction of the data line adjacent to the gate line in parallel. Adjacent data lines may be shorted.

このように、ソース電極とドレイン電極又はドレイン電極とデータラインが短絡されると、輝点不良（brightness defect）が発生して、液晶表示素子の画質が低下する可能性がある。また、データライン（ドレイン電極）下部半導体層のパターン不良が発生したため、画素電極下部まで半導体層パターンが形成されると、画素電極の駆動に悪影響を与えるので、輝点不良が発生する可能性がある。   As described above, when the source electrode and the drain electrode or the drain electrode and the data line are short-circuited, a brightness defect may occur and the image quality of the liquid crystal display element may be deteriorated. In addition, since the pattern defect of the lower semiconductor layer of the data line (drain electrode) occurs, if the semiconductor layer pattern is formed to the lower part of the pixel electrode, the driving of the pixel electrode is adversely affected, so that a bright spot defect may occur. is there.

このような輝点不良の問題を解決するために、スイッチング素子内のパターンの異常領域にレーザービームを照射して不良の原因部分を除去する方法があった。しかしながら、輝点不良の検出のためには、液晶表示素子内の全ての画素を検査する必要があり、パターン不良が２μｍ以下である場合は、検出装備の検出力低下により不良が検出されない可能性もある。また、不良部分を除去するために、レーザービームを照射する別途の工程が追加されるため、生産歩留まりが減少するという問題があった。   In order to solve such a problem of the bright spot defect, there has been a method of removing the cause of the defect by irradiating the abnormal region of the pattern in the switching element with a laser beam. However, in order to detect a bright spot defect, it is necessary to inspect all the pixels in the liquid crystal display element. If the pattern defect is 2 μm or less, the defect may not be detected due to a decrease in the detection power of the detection equipment. There is also. In addition, since a separate process of irradiating a laser beam is added to remove the defective portion, there is a problem that the production yield is reduced.

しかしながら、本発明に係る液晶表示素子の画素構造では、２分割された画素に別途のスイッチング素子によりそれぞれ信号が印加されるため、前述したようなスイッチング素子の不良が発生した場合も、スイッチング素子が正常に動作する画素部は正常に駆動される。すなわち、単位画素の１分割領域の不良のみに不良面積が減少されるため、正常に作動する画素領域が相対的に増加して、画像の表示時に、画素の不良が現れる確率が少なくなるという効果が得られる。   However, in the pixel structure of the liquid crystal display element according to the present invention, a signal is applied to each of the two-divided pixels by a separate switching element. A pixel portion that operates normally is driven normally. That is, since the defective area is reduced only by the defect of the single divided region of the unit pixel, the number of normally operating pixel areas is relatively increased, and the probability that a pixel defect appears when displaying an image is reduced. Is obtained.

一方、本発明の第１の実施の形態に係る第１及び第２画素部Ｐ１、Ｐ２には、ストライプ（stripe）状に一定の間隔で配置される第１及び第２画素電極１１５Ｐ１、１１５Ｐ２がそれぞれ形成されることにより、第１及び第２スイッチング素子１Ｔ１、１Ｔ２の第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２から送られる画像信号が印加される。   Meanwhile, the first and second pixel portions P1 and P2 according to the first embodiment of the present invention include first and second pixel electrodes 115P1 and 115P2 arranged in a stripe shape at regular intervals. By being formed respectively, image signals sent from the first and second drain electrodes 111P1 and 111P2 of the first and second switching elements 1T1 and 1T2 are applied.

ここで、前記画像信号は、第１及び第２スイッチング素子１Ｔ１、１Ｔ２の上部の保護膜１１０上に形成された第１及び第２コンタクトホール１０９Ｐ１、１０９Ｐ２を通じて第１及び第２スイッチング素子１Ｔ１、１Ｔ２の第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２から第１及び第２画素電極１１５Ｐ１、１１５Ｐ２に送られる。   Here, the image signal is supplied to the first and second switching elements 1T1 and 1T2 through the first and second contact holes 109P1 and 109P2 formed on the protective film 110 above the first and second switching elements 1T1 and 1T2. The first and second drain electrodes 111P1 and 111P2 are sent to the first and second pixel electrodes 115P1 and 115P2.

また、第１及び第２画素部Ｐ１、Ｐ２には、それぞれストライプ状の第１及び第２共通電極１１３Ｐ１、１１３Ｐ２が、第１及び第２画素電極１１５Ｐ１、１１５Ｐ２と所定間隔離隔して交互に配置されて、第１及び第２画素電極１１５Ｐ１、１１５Ｐ２と共に第１基板１０２の上に横電界を発生させる。   In the first and second pixel portions P1 and P2, striped first and second common electrodes 113P1 and 113P2 are alternately arranged with a predetermined distance from the first and second pixel electrodes 115P1 and 115P2, respectively. Accordingly, a lateral electric field is generated on the first substrate 102 together with the first and second pixel electrodes 115P1 and 115P2.

ここで、第１又は第２共通電極１１３Ｐ１、１１３Ｐ２に電気的に接続して共通信号を印加する共通ライン１１７は、単位画素の両端部に配置されて隣接する画素部の第１又は第２共通電極により共有される。すなわち、ｎ番目のゲートライン１０３により決定される第２画素部の第２共通電極１１３Ｐ２とｎ＋１番目のゲートラインにより決定される第１画素部の第１共通電極１１３Ｐ１が、その境界領域に形成された共通ライン１１７から共に延長して形成されて共通信号を受ける。   Here, the common lines 117 that are electrically connected to the first or second common electrodes 113P1 and 113P2 and apply a common signal are arranged at both ends of the unit pixel and are adjacent to the first or second common pixel portion. Shared by electrode. That is, the second common electrode 113P2 of the second pixel unit determined by the nth gate line 103 and the first common electrode 113P1 of the first pixel unit determined by the n + 1th gate line are formed in the boundary region. The common line 117 is extended to receive a common signal.

従って、本発明に係る液晶表示素子では、３つの画素当たり２つの共通ラインが要求される構造に形成されるため、共通ラインの個数を減少させることができ、よって、液晶表示素子の開口率を向上させることができる。   Accordingly, since the liquid crystal display element according to the present invention is formed in a structure that requires two common lines per three pixels, the number of common lines can be reduced, and thus the aperture ratio of the liquid crystal display element can be reduced. Can be improved.

前記画素の外郭には、データライン１０１と平行であり、複数の第１共通電極１１３Ｐ１を電気的に接続する第１共通電極接続ライン１２３Ｐ１と、複数の第１画素電極１１５Ｐ１を電気的に接続する第１画素電極接続ライン１２５Ｐ１と、及び複数の第２共通電極１１３Ｐ２を電気的に接続する第２共通電極接続ライン１２３Ｐ２と複数の第２画素電極１１５Ｐ２を電気的に接続する第２画素電極接続ライン１２５Ｐ２が、ゲート絶縁膜１０６及び保護膜１１０を挟んでそれぞれ重畳して形成されることにより、ストレージキャパシタが形成される。   A first common electrode connection line 123P1 that is parallel to the data line 101 and electrically connects the plurality of first common electrodes 113P1 and a plurality of first pixel electrodes 115P1 are electrically connected to the outline of the pixel. The first pixel electrode connection line 125P1, and the second common electrode connection line 123P2 that electrically connects the plurality of second common electrodes 113P2, and the second pixel electrode connection line that electrically connects the plurality of second pixel electrodes 115P2. 125P2 is formed so as to overlap each other with the gate insulating film 106 and the protective film 110 interposed therebetween, whereby a storage capacitor is formed.

ここで、第１及び第２共通電極接続ライン１２３Ｐ１、１２３Ｐ２は、第１及び第２画素部Ｐ１、Ｐ２内に液晶の駆動のための電界を発生させることはしないが、データライン１０１の信号が第１及び第２画素電極１１５Ｐ１、１１５Ｐ２に及ぼす影響を遮断する。すなわち、第１及び第２共通電極接続ライン１２３Ｐ１、１２３Ｐ２は、画素電極接続ライン１２５Ｐ１、１２５Ｐ２よりデータライン１０１に近い位置に配置されることにより、データライン１０１の信号を効果的に遮断することができる。   Here, the first and second common electrode connection lines 123P1 and 123P2 do not generate an electric field for driving the liquid crystal in the first and second pixel portions P1 and P2, but the signal of the data line 101 is not generated. The influence on the first and second pixel electrodes 115P1 and 115P2 is cut off. That is, the first and second common electrode connection lines 123P1 and 123P2 are disposed closer to the data line 101 than the pixel electrode connection lines 125P1 and 125P2, thereby effectively blocking the signal on the data line 101. it can.

一方、第１及び第２画素電極１１５Ｐ１、１１５Ｐ２は、それぞれその一方側が隣接するゲートライン１０３の一部と重畳して形成されることにより、ゲートライン１０３の近所から光漏れが発生することを防止し、これによって、ゲートライン１０３の上部でのブラックマトリックス（Black Matrix）の線幅を最小化するか、前記領域でブラックマトリックスを実質的に除去することができる。実際、ゲートライン１０３と画素電極１１５Ｐ１、１１５Ｐ２の重複構造は、ゲートライン１０３と画素電極１１５Ｐ１、１１５Ｐ２間に存在する誘電体の面積を最小化してＤＣ成分の蓄積を減少させることにより、残留ＤＣ成分による残像の発生を抑制する。   On the other hand, the first and second pixel electrodes 115P1 and 115P2 are formed so that one side thereof overlaps with a part of the adjacent gate line 103, thereby preventing light leakage from the vicinity of the gate line 103. Accordingly, the line width of the black matrix at the upper part of the gate line 103 can be minimized or the black matrix can be substantially removed in the region. Actually, the overlapping structure of the gate line 103 and the pixel electrodes 115P1 and 115P2 minimizes the area of the dielectric existing between the gate line 103 and the pixel electrodes 115P1 and 115P2, thereby reducing the accumulation of the DC component, thereby reducing the residual DC component. Suppresses the occurrence of afterimages due to.

また、本発明の単位画素では、ゲートライン１０３が隣接する２画素の境界領域ではない画素の中央ラインに配置されるので、第１及び第２画素電極１１５Ｐ１、１１５Ｐ２が全て該当画素のゲートライン１０３にのみ重畳され、隣接する画素からのゲートラインの変動の影響を受けない。従って、該当画素ゲート信号による画素電極の電圧変動が減少し、隣接する画素間の境界領域で現れる電圧歪みによる光漏れ現象も防止され、フリッカー（flicker）などの不良が最小になる。   In the unit pixel of the present invention, since the gate line 103 is disposed on the center line of the pixel that is not the boundary region between the two adjacent pixels, the first and second pixel electrodes 115P1 and 115P2 are all included in the gate line 103 of the corresponding pixel. And is not affected by fluctuations in the gate line from adjacent pixels. Therefore, the voltage fluctuation of the pixel electrode due to the corresponding pixel gate signal is reduced, the light leakage phenomenon due to the voltage distortion appearing in the boundary region between adjacent pixels is prevented, and the defect such as flicker is minimized.

また、本発明に係る液晶表示素子では、第１及び第２共通電極１１３Ｐ１、１１３Ｐ２と第１及び第２画素電極１１５Ｐ１、１１５Ｐ２がデータライン１０１に対して０゜〜４５゜傾斜角を有するように形成される。これは、第１共通電極１１３Ｐ１と第１画素電極１１５Ｐ１及び第２共通電極１１３Ｐ２と第２画素電極１１５Ｐ２により発生する電界の方向をデータライン１０１に対して実質的に０゜〜４５゜の傾斜角にすることにより、配向膜のラビング方向がデータライン１０１に対して垂直になるように構成したものである。   In the liquid crystal display device according to the present invention, the first and second common electrodes 113P1 and 113P2 and the first and second pixel electrodes 115P1 and 115P2 have an inclination angle of 0 ° to 45 ° with respect to the data line 101. It is formed. This is because the direction of the electric field generated by the first common electrode 113P1 and the first pixel electrode 115P1 and the second common electrode 113P2 and the second pixel electrode 115P2 is substantially inclined by 0 ° to 45 ° with respect to the data line 101. By doing so, the rubbing direction of the alignment film is configured to be perpendicular to the data line 101.

すなわち、液晶分子の初期配列を誘導するラビング方向と画素の外郭部でデータライン１０１と第１及び第２画素電極ライン１２３Ｐ１、１２３Ｐ２間に形成される電界方向とを同一に処理することにより、液晶の横配向が可能になり、これにより、電圧が印加されない場合も、特に、データライン１０１に隣接した液晶分子が残留電圧により歪まれない。従って、データライン１０１の近所から光漏れが現象することを防止することにより、データライン１０１の上部のブラックマトリックス幅を最小化するか、ブラックマトリックスを除去することができる。   That is, the rubbing direction for inducing the initial alignment of liquid crystal molecules and the direction of the electric field formed between the data line 101 and the first and second pixel electrode lines 123P1 and 123P2 in the outer portion of the pixel are processed in the same manner, whereby the liquid crystal Thus, even when no voltage is applied, the liquid crystal molecules adjacent to the data line 101 are not distorted by the residual voltage. Accordingly, by preventing light leakage from the vicinity of the data line 101, the black matrix width at the top of the data line 101 can be minimized or the black matrix can be removed.

結果的に、本発明に係る液晶表示素子は、ゲートライン１０３と第１及び第２画素電極１１５Ｐ１、１１５Ｐ２の重複構造と液晶の横配向構造によりゲートライン１０３及びデータライン１０１の近所から光漏れが発生することを防止することにより、前記領域からブラックマトリックスを除去することができ、液晶表示素子の輝度及び開口率を向上させることができる。   As a result, the liquid crystal display device according to the present invention leaks light from the vicinity of the gate line 103 and the data line 101 due to the overlapping structure of the gate line 103 and the first and second pixel electrodes 115P1 and 115P2 and the lateral alignment structure of the liquid crystal. By preventing the occurrence, the black matrix can be removed from the region, and the luminance and aperture ratio of the liquid crystal display element can be improved.

さらに、このような構成は、前述したように、ゲートライン１０３及びデータライン１０１の上部にブラックマトリックスを要求せず、スイッチング素子のチャネル部分のみが最小限のブラックマトリックスを必要とするため、第１基板１０２又は第２基板１３２の上にコラムスペーサ（column spacer）１３４を形成することにより、スイッチング素子の上部でのブラックマトリックスを代替することができる。すなわち、コラムスペーサ１３４がブラックマトリックスの遮光役割を兼ねるように形成する。   In addition, as described above, such a configuration does not require a black matrix above the gate lines 103 and the data lines 101, and only the channel portion of the switching element requires a minimum black matrix. By forming a column spacer 134 on the substrate 102 or the second substrate 132, the black matrix on top of the switching element can be replaced. That is, the column spacer 134 is formed so as to also serve as a light blocking function for the black matrix.

これは、従来のブラックマトリックスのマージン領域（margin area）が液晶表示素子に及ぼす影響（例えば、開口率の減少）を最小化し得る構造（blackmatrix-free）を可能にすると共に、従来のブラックマトリックスの形成で要求された別途のマスク工程を省略することができるため、液晶表示素子の製造に必要なマスク工程段階を減らすことになる。   This enables a structure (blackmatrix-free) that can minimize the influence of the margin area of the conventional black matrix on the liquid crystal display element (for example, reduction in aperture ratio), and the conventional black matrix. Since a separate mask process required for the formation can be omitted, the number of mask process steps necessary for manufacturing the liquid crystal display element is reduced.

一方、本発明の第２基板１３２には、カラーを実現するためのカラーフィルター層１３６以外に、第１及び第２スイッチング素子１Ｔ１、１Ｔ２などの上部に光が漏れることを防止するコラムスペーサ（ブラックマトリックス兼用）１３４が形成され、第１基板１０２及び第２基板１３２の対向面には、それぞれ液晶の初期配向方向を決定する第１及び第２配向膜（図示せず）が塗布され、その間に液晶層１５０が介在される。   Meanwhile, the second substrate 132 of the present invention includes a column spacer (black) that prevents light from leaking to the upper portions of the first and second switching elements 1T1, 1T2, etc., in addition to the color filter layer 136 for realizing color. (Also used as a matrix) 134 is formed, and first and second alignment films (not shown) for determining the initial alignment direction of the liquid crystal are applied to the opposing surfaces of the first substrate 102 and the second substrate 132, respectively. A liquid crystal layer 150 is interposed.

以上説明したような第１の実施の形態の画素構造は、単位画素を分割してそれぞれを個別に駆動することにより、不良発生の領域を減少させるが、画素の不良の可能性は相変らず存在する。   In the pixel structure of the first embodiment as described above, the unit pixel is divided and each of them is driven individually to reduce the defective area, but the possibility of a pixel defect remains unchanged. Exists.

従って、本発明の第２の実施の形態は、特に、この点を改善して、画素の不良発生率を最小化し得る液晶表示素子を提供する。本実施の形態の構成は、第１の実施の形態の構成と類似しているので、差異のみを説明する。   Therefore, the second embodiment of the present invention provides a liquid crystal display element that can improve this point and minimize the pixel defect occurrence rate. Since the configuration of the present embodiment is similar to the configuration of the first embodiment, only the differences will be described.

図２は、本発明に係る液晶表示素子の第２の実施の形態の単位画素を示す平面図であり、本実施の形態では、前述した目的のために、第１画素部Ｐ１の第１画素電極２１５Ｐ１と第２画素部Ｐ２の第２画素電極２１５Ｐ２とをゲートライン２０３の上部で接続して一体に構成する。   FIG. 2 is a plan view showing a unit pixel of the second embodiment of the liquid crystal display element according to the present invention. In this embodiment, the first pixel of the first pixel portion P1 is used for the above-described purpose. The electrode 215P1 and the second pixel electrode 215P2 of the second pixel portion P2 are connected to each other at the upper part of the gate line 203 to be integrated.

言い換えると、第１及び第２画素電極２１５Ｐ１、２１５Ｐ２を電気的に接続させることにより、第１スイッチング素子２Ｔ１又は第２スイッチング素子２Ｔ２に不良が発生したためこれに接続した画素電極（第１又は第２画素電極２１５Ｐ１、２１５Ｐ２）に信号が印加されない場合、正常に画像信号が印加された画素電極が残りの画素電極と前記画像信号を共有し得るように構成したものである。   In other words, when the first and second pixel electrodes 215P1 and 215P2 are electrically connected to each other, a defect occurs in the first switching element 2T1 or the second switching element 2T2, so that the pixel electrodes (first or second) connected thereto When no signal is applied to the pixel electrodes 215P1 and 215P2), the pixel electrode to which the image signal is normally applied can be configured to share the image signal with the remaining pixel electrodes.

このような構成は、特に、ソース電極２０５と第１ドレイン電極２１１Ｐ１間又はソース電極２０５と第２ドレイン電極２１１Ｐ２間に短絡不良などが発生して、１つのスイッチング素子（第１又は第２スイッチング素子２Ｔ１、２Ｔ２）が正常に動作されない場合、単位画素を構成する他の１つのスイッチング素子が第１及び第２画素電極２１５Ｐ１、２１５Ｐ２を両とも駆動させることにより、単位画素に不良が発生することを防止し、画素の不良可能性を減少させるという効果が得られる。   In such a configuration, in particular, a short circuit failure occurs between the source electrode 205 and the first drain electrode 211P1 or between the source electrode 205 and the second drain electrode 211P2, so that one switching element (first or second switching element) is generated. 2T1 and 2T2) are not operated normally, another one of the switching elements constituting the unit pixel drives both the first and second pixel electrodes 215P1 and 215P2 to cause a defect in the unit pixel. The effect of preventing and reducing the possibility of defective pixels is obtained.

図３Ａは、本発明に係る液晶表示素子の第３の実施の形態の単位画素を示す図であり、図３Ｂは、図３ＡのＢ−Ｂ'線断面図である。本実施の形態は、特に、高透過率及びフィールドの強化効果が得られる液晶表示素子を提供する。本実施形態の構成及び効果も第１の実施の形態と類似しているので、特徴的な構成の相違点及び効果を中心に説明する。   FIG. 3A is a diagram showing a unit pixel of a third embodiment of the liquid crystal display element according to the present invention, and FIG. 3B is a sectional view taken along line BB ′ of FIG. 3A. In particular, the present embodiment provides a liquid crystal display element capable of obtaining high transmittance and field enhancement effect. Since the configuration and effects of this embodiment are also similar to those of the first embodiment, the differences and effects of the characteristic configuration will be mainly described.

図示されたように、本実施の形態では、第１基板３０２の上にプレート（plate）状に形成される第１及び第２共通電極３１３Ｐ１、３１３Ｐ２と、第１及び第２共通電極３１３Ｐ１、３１３Ｐ２とは異なる層上に複数のスリット（slit）を有するように形成される第１及び第２画素電極３１５Ｐ１、３１５Ｐ２が、全てＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）又はＴＯ（Tin Oxide）などの透明導電体で形成される。   As illustrated, in the present embodiment, first and second common electrodes 313P1 and 313P2 formed in a plate shape on the first substrate 302, and first and second common electrodes 313P1 and 313P2 are formed. The first and second pixel electrodes 315P1 and 315P2 formed so as to have a plurality of slits on different layers are all made of ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin). It is formed of a transparent conductor such as Zinc Oxide) or TO (Tin Oxide).

また、第１共通電極３１３Ｐ１と第１画素電極３１５Ｐ１間の間隔及び第２共通電極３１３Ｐ２と第２画素電極３１５Ｐ２間の間隔がセルギャップより狭く形成されることにより、第１基板３０２の上部に横電界であるフリンジフィールド（Fringe Field）Ｆが発生する。ここで、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２のスリット間の間隔（すなわち、第１及び第２画素電極の幅）Ｌ１を十分狭く形成することにより、両電極間に発生する横電界Ｆにより第１及び第２画素電極３１５Ｐ１、３１５Ｐ２の上部を含む第１基板３０２上の全ての液晶分子（図示せず）が実質的に駆動されるように構成する。   In addition, the gap between the first common electrode 313P1 and the first pixel electrode 315P1 and the gap between the second common electrode 313P2 and the second pixel electrode 315P2 are formed narrower than the cell gap, so A fringe field F that is an electric field is generated. Here, the gap between the slits of the first and second pixel electrodes 315P1 and 315P2 (that is, the width of the first and second pixel electrodes) L1 is formed to be sufficiently narrow, so that the lateral electric field F generated between both electrodes All liquid crystal molecules (not shown) on the first substrate 302 including the upper portions of the first and second pixel electrodes 315P1 and 315P2 are configured to be substantially driven.

従って、本実施の形態の液晶表示素子は、第１及び第２の実施の形態の液晶表示素子に比べて透過率及び開口率が大幅改善される。   Therefore, the transmittance and the aperture ratio of the liquid crystal display element according to the present embodiment are greatly improved as compared with the liquid crystal display elements according to the first and second embodiments.

また、前述したように、第１及び第２共通電極３１３Ｐ１、３１３Ｐ２がプレート状に形成され、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２のスリット間の間隔（電極幅）Ｌ１が前記スリットの幅Ｌ２より広く形成されるため、両電極間の重複領域が増加することにより、ゲート絶縁膜３０６及び保護膜３１０を挟んで形成されるストレージキャパシタの値が増加する。また、これにより、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２の電圧降下（△Ｖｐ）が減少して、フィールドの強化効果が得られる。   As described above, the first and second common electrodes 313P1 and 313P2 are formed in a plate shape, and the interval (electrode width) L1 between the slits of the first and second pixel electrodes 315P1 and 315P2 is the width L2 of the slit. Since it is formed more widely, the overlap region between both electrodes increases, so that the value of the storage capacitor formed with the gate insulating film 306 and the protective film 310 interposed therebetween increases. As a result, the voltage drop (ΔVp) of the first and second pixel electrodes 315P1 and 315P2 is reduced, and a field enhancement effect is obtained.

また、前記第１及び第２共通電極３１３Ｐ１、３１３Ｐ２は、該当画素の画素部Ｐ１、Ｐ２と隣接する画素の画素部の全面に一体に形成されることができる。すなわち、該当画素の第２画素部の第２共通電極３１３Ｐ２と隣接する画素の第１画素部の第１共通電極３１３Ｐ１'とが接続して形成される。   In addition, the first and second common electrodes 313P1 and 313P2 may be integrally formed on the entire pixel portion of the pixel adjacent to the pixel portions P1 and P2 of the corresponding pixel. That is, the second common electrode 313P2 of the second pixel portion of the corresponding pixel is connected to the first common electrode 313P1 ′ of the first pixel portion of the adjacent pixel.

従って、隣接する２画素の境界領域に形成される金属層の共通ライン３１７が、ｎ番目のゲートラインにより決定される第２画素部の第２共通電極３１３Ｐ２とｎ＋１番目のゲートラインにより決定される第１画素部の第１共通電極３１３Ｐ１'とにより共有されて第１及び第２共通電極３１３Ｐ１'、３１３Ｐ２に共通信号を印加する。   Accordingly, the common line 317 of the metal layer formed in the boundary region between two adjacent pixels is determined by the second common electrode 313P2 of the second pixel portion determined by the nth gate line and the n + 1th gate line. A common signal is applied to the first and second common electrodes 313P1 ′ and 313P2 shared by the first common electrode 313P1 ′ of the first pixel unit.

従って、本発明に係る液晶表示素子では、３つの画素当たり２つの共通ラインが要求されるので、共通ラインの個数を減少させることができ、これにより、液晶表示素子の開口率を向上させることができる。   Accordingly, in the liquid crystal display element according to the present invention, two common lines are required for every three pixels, so the number of common lines can be reduced, thereby improving the aperture ratio of the liquid crystal display element. it can.

ここで、共通ライン３１７は、図示されたように、別途の金属層で形成されることもできるが、また、透明導電体で形成されてｎ番目のゲートライン１０３により決定される第２画素部の第２共通電極３１３Ｐ２及びｎ＋１番目のゲートラインにより決定される第１画素部の第１共通電極３１３Ｐ１'と一体に形成されることもできる。   Here, the common line 317 may be formed of a separate metal layer as shown in the drawing, but the second pixel unit is formed of a transparent conductor and is determined by the nth gate line 103. The second common electrode 313P2 and the first common electrode 313P1 ′ of the first pixel portion determined by the (n + 1) th gate line may be formed integrally.

一方、単位画素内で第１及び第２共通電極３１３Ｐ１、３１３Ｐ２が該当画素ゲートライン３０３と短絡されることを防止するために、第１及び第２共通電極３１３Ｐ１、３１３Ｐ２の一方側は、それぞれゲートライン３０３から１０μｍ以上の間隔を置いて形成することが好ましい。   Meanwhile, in order to prevent the first and second common electrodes 313P1 and 313P2 from being short-circuited to the corresponding pixel gate line 303 in the unit pixel, one side of each of the first and second common electrodes 313P1 and 313P2 is a gate. The line 303 is preferably formed with an interval of 10 μm or more.

第１及び第２画素電極３１５Ｐ１、３１５Ｐ２は、画素の中央ラインに位置したゲートライン３０３の上下端の角部にそれぞれわずか重畳するように形成されるため、第２基板（図示せず）上に光漏れの防止のために形成するブラックマトリックス（図示せず）の線幅を最小化するか、又はブラックマトリックスを除去することができるので、液晶表示素子の開口率及び輝度が向上する。   The first and second pixel electrodes 315P1 and 315P2 are formed so as to slightly overlap the upper and lower corners of the gate line 303 located in the center line of the pixel, and thus are formed on a second substrate (not shown). Since the line width of a black matrix (not shown) formed for preventing light leakage can be minimized or the black matrix can be removed, the aperture ratio and luminance of the liquid crystal display element are improved.

同時に、このような構造は、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２とゲートライン３０３とが重畳しない構造に比べて、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２とゲートライン３０３間の誘電体面積が減少するため、前記誘電体内に蓄積される残留電圧成分が減少され、よって、残留電圧による残像の発生が抑制される。   At the same time, such a structure has a dielectric area between the first and second pixel electrodes 315P1, 315P2 and the gate line 303 as compared with a structure in which the first and second pixel electrodes 315P1, 315P2 and the gate line 303 do not overlap. Therefore, the residual voltage component accumulated in the dielectric body is reduced, and thus the occurrence of an afterimage due to the residual voltage is suppressed.

また、前記構造では、ゲートライン３０３の位置が隣接する２画素の境界領域でない画素の中央ラインであるので、第１及び第２画素部Ｐ１、Ｐ２に形成される第１及び第２画素電極３１５Ｐ１、３１５Ｐ２が両方とも該当画素のゲートライン３０３にのみ重畳されて、隣接する画素が与えるゲート信号の影響を受けない。   In the structure, since the position of the gate line 303 is the center line of the pixel that is not the boundary region between the two adjacent pixels, the first and second pixel electrodes 315P1 formed in the first and second pixel portions P1 and P2. 315P2 are both superimposed only on the gate line 303 of the corresponding pixel, and are not affected by the gate signal given by the adjacent pixel.

結局、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２は、両方とも該当画素のゲートライン３０３の影響のみを受けるため、隣接する画素間の境界領域での電圧歪みによる光漏れ現象を防止することができ、フリッカーなどの不良が最小になる。   After all, since both the first and second pixel electrodes 315P1 and 315P2 are affected only by the gate line 303 of the corresponding pixel, it is possible to prevent light leakage due to voltage distortion in the boundary region between adjacent pixels. Defects such as flicker are minimized.

また、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２の他側は、それぞれ単位画素の境界領域に配置される共通ライン３１７に重畳されて光漏れ領域を最小化するように構成され、ここで、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２と共通ライン３１７の重複区間が大きすぎると、ストレージキャパシタの値が過度になって残留寄生キャパシタによる信号の遅延が発生する可能性がある。従って、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２が共通ライン３１７の一部角部にのみ重畳されるように形成する。   Further, the other sides of the first and second pixel electrodes 315P1 and 315P2 are configured to be overlapped with a common line 317 disposed in the boundary region of the unit pixel, respectively, so as to minimize the light leakage region. If the overlapping interval between the first and second pixel electrodes 315P1 and 315P2 and the common line 317 is too large, the value of the storage capacitor becomes excessive, and a signal delay may occur due to the residual parasitic capacitor. Accordingly, the first and second pixel electrodes 315P1 and 315P2 are formed so as to overlap only a part of the corners of the common line 317.

一方、本実施の形態に係る液晶表示素子では、第１及び第２共通電極３１３Ｐ１、３１３Ｐ２と第１及び第２画素電極３１５Ｐ１、３１５Ｐ２が画素全面にＩＴＯなどの透明導電体で形成されるので、段付きによるラビング不良の可能性を最小化してゲートライン３０３の上、下で発生する光漏れを最小化することもできる。   On the other hand, in the liquid crystal display device according to the present embodiment, the first and second common electrodes 313P1, 313P2 and the first and second pixel electrodes 315P1, 315P2 are formed of a transparent conductor such as ITO on the entire surface of the pixel. It is also possible to minimize the possibility of a rubbing failure due to a step and minimize light leakage occurring above and below the gate line 303.

合わせて、第３の実施の形態に係る単位画素も、画素の中央ラインに位置するゲートライン３０３を中心に第１及び第２画素部Ｐ１、Ｐ２に２分割され、それぞれに第１及び第２スイッチング素子３Ｔ１、３Ｔ２を備えることにより、第１及び第２コンタクトホール３０９Ｐ１、３０９Ｐ２を通じて第１及び第２画素電極３１５Ｐ１、３１５Ｐ２に信号を印加する。   In addition, the unit pixel according to the third embodiment is also divided into two parts, the first and second pixel portions P1 and P2, with the gate line 303 positioned at the center line of the pixel as the center, and the first and second pixels respectively. By providing the switching elements 3T1, 3T2, signals are applied to the first and second pixel electrodes 315P1, 315P2 through the first and second contact holes 309P1, 309P2.

ここで、第１及び第２スイッチング素子３Ｔ１、３Ｔ２は、１−ゲート−２−薄膜トランジスタ構造を有し、ゲートライン３０３を中心に対称に形成される。また、第１及び第２スイッチング素子３Ｔ１、３Ｔ２は、ゲート電極（図示せず）及びソース電極３０５を共有するので、ゲートライン３０３に走査信号が印加される場合、画像信号を第１及び第２ドレイン電極３１１Ｐ１、３１１Ｐ２を経て第１及び第２画素電極３１５Ｐ１、３１５Ｐ２にそれぞれ送る。   Here, the first and second switching elements 3T1 and 3T2 have a 1-gate-2-thin film transistor structure, and are formed symmetrically about the gate line 303. Further, since the first and second switching elements 3T1 and 3T2 share the gate electrode (not shown) and the source electrode 305, when a scanning signal is applied to the gate line 303, the first and second switching elements 3T1 and 3T2 share the image signal. The signals are sent to the first and second pixel electrodes 315P1 and 315P2 through the drain electrodes 311P1 and 311P2, respectively.

従って、本実施の形態に係る液晶表示素子も単位画素を構成する第１及び第２画素部Ｐ１、Ｐ２が別途のスイッチング素子（第１及び第２スイッチング素子３Ｔ１、３Ｔ２）により個別に駆動されるので、第１又は第２スイッチング素子３Ｔ１、３Ｔ２に不良が発生するとき、単位画素の全領域、すなわち、第１及び第２画素部Ｐ１、Ｐ２の全体が同時に不良になる可能性を低減することができる。   Accordingly, in the liquid crystal display element according to the present embodiment, the first and second pixel portions P1 and P2 constituting the unit pixel are individually driven by separate switching elements (first and second switching elements 3T1 and 3T2). Therefore, when a failure occurs in the first or second switching element 3T1, 3T2, the possibility that the entire region of the unit pixel, that is, the entire first and second pixel portions P1, P2, becomes defective at the same time is reduced. Can do.

図４は、本発明に係る液晶表示素子の第４の実施の形態の単位画素を示す図である。
図４に示すように、本実施の形態の単位画素は、第１及び第２画素電極４１５Ｐ１、４１５Ｐ２をゲートライン４０３の上部で接続した構造を有する。本実施の形態の構成は、第３の実施の形態と類似しているので、相違点のみを説明する。 FIG. 4 is a diagram showing a unit pixel of the fourth embodiment of the liquid crystal display element according to the present invention.
As shown in FIG. 4, the unit pixel of the present embodiment has a structure in which first and second pixel electrodes 415P1 and 415P2 are connected on the upper part of the gate line 403. Since the configuration of this embodiment is similar to that of the third embodiment, only the differences will be described.

図示されたように、本実施の形態は、第１画素部Ｐ１の第１画素電極４１５Ｐ１と第２画素部Ｐ２の第２画素電極４１５Ｐ２とをゲートライン４０３の上部で接続して一体に構成する。言い換えると、第１及び第２画素電極４１５Ｐ１、４１５Ｐ２を電気的に接続することにより、第１スイッチング素子４Ｔ１又は第２スイッチング素子４Ｔ２に不良が発生したためこれに接続した画素電極（第１又は第２画素電極４１５Ｐ１、４１５Ｐ２）に信号が印加されない場合、正常に画像信号が印加された画素電極が残りの画素電極と前記画像信号を共有し得るように構成する。   As shown in the drawing, in the present embodiment, the first pixel electrode 415P1 of the first pixel unit P1 and the second pixel electrode 415P2 of the second pixel unit P2 are connected to each other at the upper part of the gate line 403, and are configured integrally. . In other words, when the first and second pixel electrodes 415P1 and 415P2 are electrically connected to each other, a defect occurs in the first switching element 4T1 or the second switching element 4T2, so that the pixel electrode (first or second) connected thereto When no signal is applied to the pixel electrodes 415P1, 415P2), the pixel electrode to which the image signal is normally applied can be configured to share the image signal with the remaining pixel electrodes.

このような構造は、単位画素内の１つのスイッチング素子（第１又は第２スイッチング素子４Ｔ１、４Ｔ２）が正常に動作されない場合、単位画素を構成する他の１つのスイッチング素子が第１及び第２画素電極４１５Ｐ１、４１５Ｐ２を両方とも駆動させることにより、単位画素に不良が発生することを防止し、画素の不良可能性を減少させることができる。   In such a structure, when one switching element (first or second switching element 4T1, 4T2) in the unit pixel is not normally operated, the other switching element constituting the unit pixel is the first and second switching elements. By driving both of the pixel electrodes 415P1 and 415P2, it is possible to prevent the unit pixel from being defective and reduce the possibility of pixel failure.

一方、本発明に係る液晶表示素子の第１〜第４の実施の形態は、全て第１及び第２スイッチング素子を単位画素の中央ライン上に配置し、第１及び第２画素部を対称的に形成することにより、画素内でスイッチング素子と電極との距離による信号遅延を最小化し、これにより、残像現象を改善する。合わせて、上下対称の電極構造は、カラーシフト現象も防止することができ、高透過率、高開口率、残像特性、広視野角などの優れた画面品位が実現される。   On the other hand, in the first to fourth embodiments of the liquid crystal display element according to the present invention, the first and second switching elements are all arranged on the center line of the unit pixel, and the first and second pixel portions are symmetrical. Therefore, the signal delay due to the distance between the switching element and the electrode in the pixel is minimized, thereby improving the afterimage phenomenon. In addition, the vertically symmetric electrode structure can prevent a color shift phenomenon, and an excellent screen quality such as a high transmittance, a high aperture ratio, an afterimage characteristic, and a wide viewing angle is realized.

また、本発明の第１及び第２共通電極と第１及び第２画素電極は、ＩＴＯ、ＩＺＯ、ＩＴＺＯ又はＴＯなどの透明導電体で形成すべきものではなく、場合によって不透明な金属層を利用するなどの多様な部材で形成することができる。   In addition, the first and second common electrodes and the first and second pixel electrodes of the present invention should not be formed of a transparent conductor such as ITO, IZO, ITZO, or TO, but use an opaque metal layer in some cases. It can be formed of various members such as.

以下、添付図面を参照して本発明に係る液晶表示素子の製造方法を説明する。
図５Ａ〜図５Ｄは、図１ＡのＡ−Ａ'線の切断面に対する工程順序図であり、本 実施形態では、本発明に係る遮光及びセルギャップ維持用のコラムスペーサが薄膜トランジスタ基板である第１基板の上部に形成された例を提示している。 Hereinafter, a method for manufacturing a liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.
FIG. 5A to FIG. 5D are process sequence diagrams with respect to the cut surface taken along the line AA ′ of FIG. 1A. In this embodiment, the column spacer for light shielding and cell gap maintenance according to the present invention is a thin film transistor substrate. An example formed on the top of the substrate is presented.

まず、図５Ａに示すように、ガラス又は石英などで形成された透明な第１基板１０２及び第２基板（図示せず）を用意した後、第１基板１０２の上部にモリブデン（Mo）、モリブデン合金（Mo alloy）、アルミニウム（Al）、アルミニウム合金（Al alloy）、チタニウム（Ti）、チタニウム合金（Ti alloy）、タンタル（Ta）、タンタル合金（Ta alloy）、コバルト（Co）、コバルト合金（Co alloy）、ニッケル（Ni）、ニッケル合金（Ni alloy）、銅（Cu）又は銅合金（Cu alloy）のような第１金属物質を形成する。   First, as shown in FIG. 5A, a transparent first substrate 102 and a second substrate (not shown) formed of glass or quartz are prepared, and then molybdenum (Mo) and molybdenum are formed on the upper portion of the first substrate 102. Alloy (Mo alloy), Aluminum (Al), Aluminum alloy (Al alloy), Titanium (Ti), Titanium alloy (Ti alloy), Tantalum (Ta), Tantalum alloy (Ta alloy), Cobalt (Co), Cobalt alloy ( A first metal material such as Co alloy, nickel (Ni), nickel alloy (Ni alloy), copper (Cu), or copper alloy (Cu alloy) is formed.

以後、第１マスクを利用してパターニングすることにより、ゲートライン（図示せず）、ゲート電極１０４、第１共通電極１１３Ｐ１、第２共通電極１１３Ｐ２及び共通ライン（図示せず）を形成する。   Thereafter, patterning is performed using a first mask to form a gate line (not shown), a gate electrode 104, a first common electrode 113P1, a second common electrode 113P2, and a common line (not shown).

次いで、ゲート電極１０４、第１共通電極１１３Ｐ１、第２共通電極１１３Ｐ２を含む第１基板１０２の全面に窒化シリコン（SiNx）や酸化シリコン（SiOx）のような無機物質をプラズマＤＶＣ（Chemical Vapor Deposition）方法で蒸着してゲート絶縁膜１０６を形成する。   Next, an inorganic substance such as silicon nitride (SiNx) or silicon oxide (SiOx) is applied to the entire surface of the first substrate 102 including the gate electrode 104, the first common electrode 113P1, and the second common electrode 113P2 by plasma DVC (Chemical Vapor Deposition). A gate insulating film 106 is formed by vapor deposition by a method.

その後、図５Ｂに示すように、ゲート絶縁膜１０６の上部に非晶質シリコンとｎ＋非晶質シリコンを形成した後、第２マスクを利用してパターニングすることにより、ゲート電極１０４の上部に半導体層１０７及びオームコンタクト層１０８を形成する。   Thereafter, as shown in FIG. 5B, after forming amorphous silicon and n + amorphous silicon on the gate insulating film 106, patterning is performed using the second mask, so that the semiconductor is formed on the gate electrode 104. Layer 107 and ohmic contact layer 108 are formed.

また、オームコンタクト層１０８を含む第１基板１０２の全面にモリブデン（Mo）、モリブデン合金（Mo alloy）、アルミニウム（Al）、アルミニウム合金（Al alloy）、チタニウム（Ti）、チタニウム合金（Ti alloy）、タンタル（Ta）、タンタル合金（Ta alloy）、コバルト（Co）、コバルト合金（Co alloy）、ニッケル（Ni）、ニッケル合金（Ni alloy）、銅（Cu）又は銅合金（Cu alloy）のような第２金属物質を蒸着した後、第３マスクを利用してパターニングすることにより、ゲートラインと垂直に配置されて前記ゲートラインと共に画素を定義し、前記画素を第１及び第２画素部Ｐ１、Ｐ２に分割するデータライン（図示せず）と、前記データラインから延設されるソース電極１０５と、半導体層１０７の上にそれぞれソース電極１０５から所定間隔離隔して配置される第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２とを形成する。   Also, molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), titanium (Ti), and titanium alloy (Ti alloy) are formed on the entire surface of the first substrate 102 including the ohmic contact layer 108. , Such as tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy (Co alloy), nickel (Ni), nickel alloy (Ni alloy), copper (Cu) or copper alloy (Cu alloy) After depositing a second metal material, patterning is performed using a third mask to define a pixel together with the gate line and disposed perpendicular to the gate line, and the pixel is defined as the first and second pixel portions P1. , P2 to be divided into data lines (not shown), a source electrode 105 extending from the data line, and a predetermined distance from the source electrode 105 on the semiconductor layer 107, respectively. Thus, the first and second drain electrodes 111P1 and 111P2 are formed.

以後、図５Ｃに示すように、ソース電極１０５と第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２を含む第１基板１０２の全面にベンゾシクロブテン（benzocyclobutene）やアクリルのような低誘電率の透明有機物ジルを塗布して保護膜１１０を形成する。   Thereafter, as shown in FIG. 5C, a transparent organic material such as benzocyclobutene or acrylic having a low dielectric constant is formed on the entire surface of the first substrate 102 including the source electrode 105 and the first and second drain electrodes 111P1 and 111P2. Is applied to form the protective film 110.

次いで、第４マスクを利用して保護膜１１０をパターニングすることにより、第１ドレイン電極１１１Ｐ１の一部を露出させる第１コンタクトホール１０９Ｐ１及び第２ドレイン電極１１１Ｐ２の一部を露出させる第２コンタクトホール１０９Ｐ２を形成する。   Next, by patterning the protective film 110 using a fourth mask, the first contact hole 109P1 exposing a part of the first drain electrode 111P1 and the second contact hole exposing a part of the second drain electrode 111P2. 109P2 is formed.

その後、保護膜１１０の上部にIＴＯ、ＩＺＯ、ＩＴＺＯ又はＴＯなどの透明導電体を蒸着した後、第５マスクを利用してパターニングすることにより、第１及び第２共通電極１１３Ｐ１、１１３Ｐ２と共に第１基板１０２の上に横電界を発生させる第１及び第２画素電極１１５Ｐ１、１１５Ｐ２を形成する。   Thereafter, after depositing a transparent conductor such as ITO, IZO, ITZO or TO on the protective film 110, patterning is performed using a fifth mask, so that the first and second common electrodes 113P1 and 113P2 together with the first common electrode 113P1 and 113P2 are formed. First and second pixel electrodes 115P1 and 115P2 for generating a lateral electric field are formed on the substrate 102.

ここで、第１及び第２画素電極１１５Ｐ１、１１５Ｐ２には、それぞれ第１及び第２コンタクトホール１０９Ｐ１、１０９Ｐ２を通じて第１及び第２スイッチング素子１Ｔ１、１Ｔ２を構成する第１及び第２ドレイン電極１１１Ｐ１、１１１Ｐ２が接続してデータ信号が印加される。   Here, the first and second pixel electrodes 115P1 and 115P2 include first and second drain electrodes 111P1 that constitute the first and second switching elements 1T1 and 1T2 through the first and second contact holes 109P1 and 109P2, respectively. 111P2 is connected and a data signal is applied.

次に、第１及び第２画素電極１１５Ｐ１、１１５Ｐ２及び保護膜１１０が形成された第１基板１０２の上部に感光性樹脂のような有機物質を利用してセルギャップ維持のためのコラムスペーサ形成用有機膜（図示せず）を蒸着した後、その上部に光に対する透過領域と非透過領域が選択的に形成された第６マスクを配置し、前記透過領域を通じてコラムスペーサ形成用有機膜に部分的に紫外線を照射する。   Next, a column spacer is formed on the first substrate 102 on which the first and second pixel electrodes 115P1 and 115P2 and the protective film 110 are formed using an organic material such as a photosensitive resin to maintain a cell gap. After depositing an organic film (not shown), a sixth mask in which a light transmission region and a light transmission region are selectively formed is disposed on the organic film (not shown). Irradiate with UV light.

次いで、紫外線が照射されたコラムスペーサ形成用有機膜を現像することにより、図 ５Ｄに示すように、第１及び第２スイッチング素子１Ｔ１、１Ｔ２の上部にコラムスペーサ１３４を形成する。ここで、コラムスペーサ１３４は、第１基板１０２と第２基板間のセルギャップを維持すると共に、第１及び第２スイッチング素子１Ｔ１、１Ｔ２の上部に光漏れが発生することを防止することにより、ブラックマトリックスの役割をする。従って、液晶表示素子の製造において、別途のブラックマトリックスを形成するためのマスク工程段階を省略することができる。   Next, the column spacer forming organic film irradiated with ultraviolet rays is developed to form the column spacer 134 on the first and second switching elements 1T1 and 1T2, as shown in FIG. 5D. Here, the column spacer 134 maintains a cell gap between the first substrate 102 and the second substrate, and prevents light leakage from occurring at the top of the first and second switching elements 1T1 and 1T2. Acts as a black matrix. Accordingly, in the manufacture of the liquid crystal display device, a mask process step for forming a separate black matrix can be omitted.

次いで、図示されていないが、前述したような第１基板１０２上の結果物の上部には液晶の初期配向方向を決定する第１配向膜が塗布されてラビングされ、前記第１基板の製造とは別に、液晶パネルを構成する第２基板１３２の上にカラーフィルター層１３６が形成され、カラーフィルター層１３６の上部に第２配向膜が塗布された後、ラビングされる。   Next, although not shown, a first alignment film for determining the initial alignment direction of the liquid crystal is applied and rubbed on the resultant product on the first substrate 102 as described above. Separately, the color filter layer 136 is formed on the second substrate 132 constituting the liquid crystal panel, and the second alignment film is applied on the color filter layer 136 and then rubbed.

また、第１基板１０２及び第２基板１３２は、それぞれ第１及び第２配向膜が対向するように貼り付けられ、第１基板１０２及び第２基板１３２が貼り付けられた離隔空間内に液晶層１５０が充填されて、液晶表示素子を完成する。   The first substrate 102 and the second substrate 132 are attached so that the first and second alignment films face each other, and a liquid crystal layer is formed in the separation space where the first substrate 102 and the second substrate 132 are attached. 150 is filled to complete the liquid crystal display element.

一方、本発明に係る遮光用コラムスペーサは、カラーフィルター基板である第２基板の上部に形成されることもでき、この場合、まず、透明な第２基板を用意し、第２基板の上にＲ（red）、Ｇ（green）、Ｂ（blue）などのカラーフィルターから構成されるカラーフィルター層を形成した後、前述したような方法で形成された第１基板上の第１及び第２スイッチング素子に対応する第２基板上の領域にコラムスペーサが形成される。   On the other hand, the light blocking column spacer according to the present invention may be formed on an upper portion of a second substrate which is a color filter substrate. In this case, first, a transparent second substrate is prepared, and the second substrate is provided on the second substrate. After forming a color filter layer composed of color filters such as R (red), G (green), and B (blue), first and second switching on the first substrate formed by the method described above. A column spacer is formed in a region on the second substrate corresponding to the element.

結論的に、本発明に係る液晶表示素子の製造方法は、第１基板又は第２基板の上にブラックマトリックスを形成するための別途のマスク工程が必要ないため、液晶表示素子の全体的な製造工程の単純化が可能であり、その製造コストも節減できる。   In conclusion, the method for manufacturing a liquid crystal display device according to the present invention does not require a separate mask process for forming a black matrix on the first substrate or the second substrate. The process can be simplified and the manufacturing cost can be reduced.

次に、図３Ｂを参照して、本発明に係る液晶表示素子の第３の実施の形態の製造方法を説明する。
まず、ガラス又は石英などで形成された透明な第１基板３０２及び第２基板（図示せず）を用意した後、第１基板３０２の上部にモリブデン（Mo）、モリブデン合金（Mo alloy）、アルミニウム（Al）、アルミニウム合金（Al alloy）、チタニウム（Ti）、チタニウム合金（Ti alloy）、タンタル（Ta）、タンタル合金（Ta alloy）、コバルト（Co）、コバルト合金（Co alloy）、ニッケル（Ni）、ニッケル 合金（Ni alloy）、銅（Cu）又は銅合金（Cu alloy）のような第１金属物質を形成する。以後、第１マスクを利用してパターニングすることにより、ゲートライン３０３、ゲート電極（図示せず）及び共通ライン３１７を形成する。 Next, with reference to FIG. 3B, the manufacturing method of 3rd Embodiment of the liquid crystal display element based on this invention is demonstrated.
First, a transparent first substrate 302 and a second substrate (not shown) made of glass or quartz are prepared, and then molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum is formed on the first substrate 302. (Al), aluminum alloy (Al alloy), titanium (Ti), titanium alloy (Ti alloy), tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy (Co alloy), nickel (Ni ), A first metal material such as a nickel alloy, copper (Cu), or a copper alloy. Thereafter, patterning is performed using the first mask to form a gate line 303, a gate electrode (not shown), and a common line 317.

しかしながら、ここで、共通ライン３１７は、前記第１金属物質で形成せずに、第２マスク工程により後述する第１及び第２共通電極３１３Ｐ１'、３１３Ｐ２と一体に透明導電物質で形成することもできる。   However, here, the common line 317 may not be formed of the first metal material but may be formed of a transparent conductive material integrally with first and second common electrodes 313P1 ′ and 313P2 to be described later by a second mask process. it can.

次いで、ゲートライン３０３及びゲート電極（図示せず）を含む第１基板３０２の全面にIＴＯ、ＩＺＯ、ＩＴＺＯ又はＴＯなどの透明導電物質を形成した後、第２マスクを利用してパターニングすることにより、第１及び第２共通電極３１３Ｐ１'、３１３Ｐ２を形成する。ここで、前述したように、共通ライン３１７が第１及び第２共通電極３１３Ｐ１'、３１３Ｐ２と同一層に一体に透明導電物質で形成されることもできる。   Next, a transparent conductive material such as ITO, IZO, ITZO, or TO is formed on the entire surface of the first substrate 302 including the gate line 303 and the gate electrode (not shown), and then patterned using the second mask. First and second common electrodes 313P1 ′ and 313P2 are formed. Here, as described above, the common line 317 may be integrally formed of a transparent conductive material in the same layer as the first and second common electrodes 313P1 ′ and 313P2.

次いで、共通ライン３１７、第１及び第２共通電極３１３Ｐ１'、３１３Ｐ２を含む第１基板３０２の全面に窒化シリコン（SiNx）や酸化シリコン（SiOx）のような無機物ジルをプラズマＣＶＤ方法で蒸着してゲート絶縁膜３０６を形成する。   Next, inorganic zirconium such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface of the first substrate 302 including the common line 317 and the first and second common electrodes 313P1 ′ and 313P2 by a plasma CVD method. A gate insulating film 306 is formed.

次に、ゲート絶縁膜３０６の上部に非晶質シリコン、ｎ＋非晶質シリコンを形成した後、第３マスクを利用してパターニングすることにより、ゲート電極の上部に半導体層及びオームコンタクト層を形成する。   Next, after forming amorphous silicon and n + amorphous silicon on the gate insulating film 306, patterning is performed using a third mask to form a semiconductor layer and an ohmic contact layer on the gate electrode. To do.

また、前記オームコンタクト層を含む第１基板３０２の全面にモリブデン（Mo）、モリブデン合金（Mo alloy）、アルミニウム（Al）、アルミニウム合金（Al alloy）、チタニウム（Ti）、チタニウム合金（Ti alloy）、タンタル（Ta）、タンタル合金（Ta alloy）、コバルト（Co）、コバルト合金（Co alloy）、ニッケル（Ni）、ニッケル 合金（Ni alloy）、銅（Cu）又は銅合金（Cu alloy）のような第２金属物質を蒸着した後、第４マスクを利用してパターニングすることにより、前記ゲートラインと垂直に配置されて前記ゲートラインと共に画素を定義すると共に、前記画素を第１及び第２画素部Ｐ１、Ｐ２に分割するデータライン（図示せず）と、前記データラインから分離して形成されるソース電極と、前記半導体層の上にそれぞれ前記ソース電極から所定間隔離隔して配置される第１及び第２ドレイン電極とを形成する。   Further, molybdenum (Mo), molybdenum alloy (Mo alloy), aluminum (Al), aluminum alloy (Al alloy), titanium (Ti), titanium alloy (Ti alloy) is formed on the entire surface of the first substrate 302 including the ohmic contact layer. Like tantalum (Ta), tantalum alloy (Ta alloy), cobalt (Co), cobalt alloy (Co alloy), nickel (Ni), nickel alloy (Ni alloy), copper (Cu) or copper alloy (Cu alloy) After depositing a second metal material, patterning is performed using a fourth mask to define pixels together with the gate lines, which are disposed perpendicular to the gate lines, and the pixels are defined as the first and second pixels. A data line (not shown) that is divided into portions P1 and P2, a source electrode formed separately from the data line, and a source electrode formed on the semiconductor layer. Forming the first and second drain electrodes disposed spacing apart.

以後、前記ソース電極と第１及び第２ドレイン電極を含む第１基板３０２の全面にベンゾシクロブテン（benzocyclobutene）やアクリルのような低誘電率の透明有機物質を塗布して保護膜３１０を形成する。次いで、第５マスクを利用して前記保護膜３１０をパターニングすることにより、前記第１ドレイン電極の一部を露出させる第１コンタクトホール及び第２ドレイン電極の一部を露出させる第２コンタクトホールを形成する。   Thereafter, a transparent organic material having a low dielectric constant such as benzocyclobutene or acrylic is applied to the entire surface of the first substrate 302 including the source electrode and the first and second drain electrodes to form a protective film 310. . Next, by patterning the protective layer 310 using a fifth mask, a first contact hole exposing a part of the first drain electrode and a second contact hole exposing a part of the second drain electrode are formed. Form.

その後、保護膜３１０の上部にＩＴＯ、ＩＺＯ、ＩＴＺＯ又はＴＯなどの透明導電物質を形成した後、第６マスクを利用してパターニングすることにより、第１及び第２共通電極３１３Ｐ１'、３１３Ｐ２と共に第１基板３０２の上に横電界を発生させる第１及び第２画素電極３１５Ｐ１、３１５Ｐ２を形成する。   Thereafter, after forming a transparent conductive material such as ITO, IZO, ITZO, or TO on the protective film 310, patterning is performed using a sixth mask, whereby the first and second common electrodes 313P1 ′ and 313P2 are formed. First and second pixel electrodes 315P1 and 315P2 for generating a horizontal electric field are formed on one substrate 302.

ここで、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２には、それぞれ第１及び第２コンタクトホールを通じて第１及び第２スイッチング素子を構成する第１及び第２ドレイン電極が接続してデータ信号が印加される。   Here, the first and second drain electrodes constituting the first and second switching elements are connected to the first and second pixel electrodes 315P1 and 315P2 through the first and second contact holes, respectively, and a data signal is applied. Is done.

次に、第１及び第２画素電極３１５Ｐ１、３１５Ｐ２、保護膜３１０が形成された第１基板３０２の上部に感光性樹脂のような有機物質を利用してセルギャップ 維持のためのコラムスペーサ形成用有機膜（図示せず）を蒸着した後、その上部に光に対する透過領域と非透過領域が選択的に形成された第７マスクを配置し、前記透過領域を通じてスペーサ形成用膜に部分的に紫外線を照射する。   Next, a column spacer is formed on the first substrate 302 on which the first and second pixel electrodes 315P1 and 315P2 and the protective film 310 are formed using an organic material such as a photosensitive resin to maintain a cell gap. After depositing an organic film (not shown), a seventh mask in which a light transmission region and a non-transmission region are selectively formed is disposed on the organic film (not shown), and the spacer formation film is partially irradiated with ultraviolet light through the transmission region. Irradiate.

次いで、紫外線が照射されたスペーサ形成用有機膜を現像することにより、第１及び第２スイッチング素子の上部にスペーサを形成する。ここで、前記スペーサは、第１基板３０２と第２基板間のセルギャップを維持すると共に、第１及び第２スイッチング素子の上部に光漏れが発生することを防止することにより、ブラックマトリックスの役割をする。従って、液晶表示素子の製造において、別途のブラックマトリックスを形成するためのマスク工程段階を省略することができる。   Next, the spacer forming organic film irradiated with ultraviolet rays is developed to form a spacer on the first and second switching elements. Here, the spacer functions as a black matrix by maintaining a cell gap between the first substrate 302 and the second substrate and preventing light leakage from occurring above the first and second switching elements. do. Accordingly, in the manufacture of the liquid crystal display device, a mask process step for forming a separate black matrix can be omitted.

次いで、前述したような第１基板３０２上の結果物の上部には、液晶の初期配向方向を決定する第１配向膜が塗布されてラビングされ、前記第１基板の製造とは別に、液晶パネルを構成する第２基板の上にカラーフィルター層が形成され、前記カラーフィルター層の上部に第２配向膜が塗布された後、ラビングされる。また、第１基板３０２及び第２基板は、それぞれ第１及び第２配向膜が対向するように貼り付けられ、第１基板３０２及び第２基板が貼り付けられた離隔空間内に液晶層が充填されて、液晶表示素子を完成する。   Next, a first alignment film for determining the initial alignment direction of the liquid crystal is applied and rubbed on the resultant product on the first substrate 302 as described above, and the liquid crystal panel is separated from the manufacturing of the first substrate. A color filter layer is formed on the second substrate constituting the substrate, and a second alignment film is applied on the color filter layer and then rubbed. In addition, the first substrate 302 and the second substrate are attached so that the first and second alignment films face each other, and the liquid crystal layer is filled in the separation space where the first substrate 302 and the second substrate are attached. Thus, a liquid crystal display element is completed.

一方、本発明に係る遮光用スペーサは、カラーフィルター基板である第２基板の上部に形成されることもでき、この場合、まず、透明な第２基板を用意して、前記第２基板の上にＲ（red）、Ｇ（green）、Ｂ（blue）などのカラーフィルターから構成されるカラーフィルター層を形成した後、前述したような方法で形成された第１基板上の第１及び第２スイッチング素子に対応する第２基板上の領域にスペーサを形成する。   On the other hand, the light shielding spacer according to the present invention may be formed on an upper portion of a second substrate which is a color filter substrate. In this case, first, a transparent second substrate is prepared, and the upper surface of the second substrate is prepared. A color filter layer composed of color filters such as R (red), G (green), and B (blue) is formed on the first and second layers on the first substrate formed by the method described above. A spacer is formed in a region on the second substrate corresponding to the switching element.

上述した実施の形態は、本発明を説明するための例示であり、本発明の権利範囲を限定するものではない。図示されていないが、本発明は、液晶表示素子の多様なモードと画素構造、配置及び製造方法を含む。   The above-described embodiment is an example for explaining the present invention, and does not limit the scope of rights of the present invention. Although not shown, the present invention includes various modes and pixel structures, arrangements and manufacturing methods of a liquid crystal display device.

本発明に係る液晶表示素子の第１の実施の形態の単位画素を示す平面図である。It is a top view which shows the unit pixel of 1st Embodiment of the liquid crystal display element which concerns on this invention. 図１ＡのＡ−Ａ'線断面図である。It is AA 'line sectional drawing of FIG. 1A. 本発明に係る液晶表示素子の第２の実施の形態の単位画素を示す平面図である。It is a top view which shows the unit pixel of 2nd Embodiment of the liquid crystal display element which concerns on this invention. 本発明に係る液晶表示素子の第３の実施の形態の単位画素を示す平面図である。It is a top view which shows the unit pixel of 3rd Embodiment of the liquid crystal display element which concerns on this invention. 図３ＡのＢ−Ｂ'線断面図である。It is a BB 'line sectional view of Drawing 3A. 本発明に係る液晶表示素子の第４の実施の形態の単位画素を示す平面図である。It is a top view which shows the unit pixel of 4th Embodiment of the liquid crystal display element which concerns on this invention. 図１ＡのＡ−Ａ'線の切断面に対する工程順序図である。It is a process sequence diagram with respect to the cut surface of the AA 'line of FIG. 1A. 図１ＡのＡ−Ａ'線の切断面に対する工程順序図である。It is a process sequence diagram with respect to the cut surface of the AA 'line of FIG. 1A. 図１ＡのＡ−Ａ'線の切断面に対する工程順序図である。It is a process sequence diagram with respect to the cut surface of the AA 'line of FIG. 1A. 図１ＡのＡ−Ａ'線の切断面に対する工程順序図である。It is a process sequence diagram with respect to the cut surface of the AA 'line of FIG. 1A. 一般的なＩＰＳモード液晶表示素子の単位画素を示す平面図である。It is a top view which shows the unit pixel of a common IPS mode liquid crystal display element.

Claims (40)

第１基板及び第２基板と、
前記第１基板の上に交差配置されて単位画素を定義し、前記単位画素を第１及び第２画素部に２分割するゲートライン及びデータラインと、
前記第１及び第２画素部にそれぞれ備えられ、同一の走査信号が印加される第１及び第２スイッチング素子と、
前記第１及び第２画素部に対応して形成される複数の第１及び第２共通電極と、
前記第１及び第２画素部に対応して形成される複数の第１及び第２画素電極と、
前記単位画素と隣接する単位画素に共有されて共通信号を印加する共通ラインと、
前記第１と第２基板間に形成される液晶層と
を含むことを特徴とする液晶表示素子。 A first substrate and a second substrate;
A gate line and a data line, which are crossed on the first substrate to define a unit pixel and divide the unit pixel into a first pixel unit and a second pixel unit;
First and second switching elements provided in the first and second pixel units, respectively, to which the same scanning signal is applied;
A plurality of first and second common electrodes formed corresponding to the first and second pixel portions;
A plurality of first and second pixel electrodes formed corresponding to the first and second pixel portions;
A common line for applying a common signal shared by the unit pixels adjacent to the unit pixel;
A liquid crystal display element comprising: a liquid crystal layer formed between the first and second substrates. 前記第１及び第２スイッチング素子は、ゲート電極、ソース電極、半導体層を共有することを特徴とする請求項１に記載の液晶表示素子。   The liquid crystal display device according to claim 1, wherein the first and second switching elements share a gate electrode, a source electrode, and a semiconductor layer. 前記ゲート電極は、１つのゲートラインの一部として形成されることを特徴とする請求項２に記載の液晶表示素子。   The liquid crystal display device according to claim 2, wherein the gate electrode is formed as a part of one gate line. 前記ソース電極は、１つのデータラインから分離されて形成されることを特徴とする請求項２に記載の液晶表示素子。   The liquid crystal display device according to claim 2, wherein the source electrode is formed separately from one data line. 前記第１スイッチング素子は、第１ドレイン電極をさらに含み、前記第２スイッチング素子は、第２ドレイン電極をさらに含むことを特徴とする請求項２に記載の液晶表示素子。   The liquid crystal display device of claim 2, wherein the first switching element further includes a first drain electrode, and the second switching element further includes a second drain electrode. 前記第１及び第２画素部は、前記ゲートラインを中心に対称に形成されることを特徴とする請求項１に記載の液晶表示素子。   The liquid crystal display device according to claim 1, wherein the first and second pixel portions are formed symmetrically about the gate line. 前記第１共通電極と第１画素電極は交互に配置されて前記第１画素部内に横電界を発生させ、前記第２共通電極と第２画素電極は交互に配置されて前記第２画素部内に横電界を発生させることを特徴とする請求項１に記載の液晶表示素子。   The first common electrode and the first pixel electrode are alternately disposed to generate a horizontal electric field in the first pixel portion, and the second common electrode and the second pixel electrode are alternately disposed in the second pixel portion. The liquid crystal display element according to claim 1, wherein a horizontal electric field is generated. 前記第１共通電極と第１画素電極、前記第２共通電極と第２画素電極は、前記データラインに対して実質的に０゜〜４５゜の傾斜角を有する横電界を発生させることを特徴とする請求項７に記載の液晶表示素子。   The first common electrode and the first pixel electrode, and the second common electrode and the second pixel electrode generate a lateral electric field having an inclination angle of substantially 0 ° to 45 ° with respect to the data line. The liquid crystal display element according to claim 7. 前記第１及び第２基板に液晶の初期配向を誘導する配向膜をさらに含むことを特徴とする請求項８に記載の液晶表示素子。   The liquid crystal display device according to claim 8, further comprising an alignment film for inducing an initial alignment of the liquid crystal on the first and second substrates. 前記配向膜のラビング方向が、前記データラインに対して垂直であることを特徴とする請求項９に記載の液晶表示素子。   The liquid crystal display element according to claim 9, wherein a rubbing direction of the alignment film is perpendicular to the data line. 前記第１及び第２画素電極は、それぞれ前記ゲートラインの一部角部に重畳することを特徴とする請求項１に記載の液晶表示素子。   2. The liquid crystal display device according to claim 1, wherein the first and second pixel electrodes overlap with partial corners of the gate line. 前記第１及び第２画素電極は、それぞれ隣接する共通ラインの角部に重畳することを特徴とする請求項１に記載の液晶表示素子。   The liquid crystal display device according to claim 1, wherein the first and second pixel electrodes overlap each other at corners of adjacent common lines. 前記共通ラインは、隣接する単位画素の境界領域に形成され、ｎ番目のゲートラインにより決定される単位画素の第２共通電極とｎ＋１番目のゲートラインにより決定される単位画素の第１共通電極に同時に共通信号を印加することを特徴とする請求項１に記載の液晶表示素子。   The common line is formed in a boundary region between adjacent unit pixels, and is connected to the second common electrode of the unit pixel determined by the nth gate line and the first common electrode of the unit pixel determined by the n + 1th gate line. The liquid crystal display element according to claim 1, wherein a common signal is applied simultaneously. 前記共通ラインは、金属層で形成されることを特徴とする請求項１３に記載の液晶表示素子。   The liquid crystal display device according to claim 13, wherein the common line is formed of a metal layer. 前記第１及び第２スイッチング素子に対応する前記第１基板又は第２基板の上の領域にブラックマトリックスをさらに含むことを特徴とする請求項１に記載の液晶表示素子。   The liquid crystal display device of claim 1, further comprising a black matrix in a region on the first substrate or the second substrate corresponding to the first and second switching devices. 前記ブラックマトリックスは、コラムスペーサであることを特徴とする請求項１５に記載の液晶表示素子。   The liquid crystal display element according to claim 15, wherein the black matrix is a column spacer. 前記ゲートライン及びデータラインに対応する第１基板又は第２基板の上の領域には、ブラックマトリックスが形成されないことを特徴とする請求項１６に記載の液晶表示素子。   The liquid crystal display device of claim 16, wherein a black matrix is not formed in a region on the first substrate or the second substrate corresponding to the gate line and the data line. 前記複数の第１共通電極を電気的に接続する第１共通電極接続ライン及び前記複数の第２共通電極を電気的に接続する第２共通電極接続ラインをさらに含むことを特徴とする請求項１に記載の液晶表示素子。   The apparatus further comprises a first common electrode connection line that electrically connects the plurality of first common electrodes and a second common electrode connection line that electrically connects the plurality of second common electrodes. A liquid crystal display element according to 1. 前記複数の第１画素電極を電気的に接続する第１画素電極接続ライン及び前記複数の第２画素電極を電気的に接続する第２画素電極接続ラインをさらに含むことを特徴とする請求項１８に記載の液晶表示素子。   19. The method of claim 18, further comprising: a first pixel electrode connection line that electrically connects the plurality of first pixel electrodes; and a second pixel electrode connection line that electrically connects the plurality of second pixel electrodes. A liquid crystal display element according to 1. 前記第１共通電極接続ラインと第１画素電極接続ラインが重畳して第１ストレージキャパシタを形成し、前記第２共通電極接続ラインと第２画素電極接続ラインが重畳して第２ストレージキャパシタを形成することを特徴とする請求項１９に記載の液晶表示素子。   The first common electrode connection line and the first pixel electrode connection line overlap to form a first storage capacitor, and the second common electrode connection line and the second pixel electrode connection line overlap to form a second storage capacitor. The liquid crystal display element according to claim 19. 前記第１及び第２画素電極は、前記ゲートラインの上部で接続することを特徴とする請求項１に記載の液晶表示素子。   The liquid crystal display device according to claim 1, wherein the first and second pixel electrodes are connected at an upper portion of the gate line. 前記第１及び第２共通電極は、前記第１基板の上にプレート状に形成され、前記第１及び第２画素電極が、前記第１及び第２共通電極とは異なる層上に複数のスリットを含む形態で形成されることを特徴とする請求項１に記載の液晶表示素子。   The first and second common electrodes are formed in a plate shape on the first substrate, and the first and second pixel electrodes have a plurality of slits on a layer different from the first and second common electrodes. The liquid crystal display element according to claim 1, wherein the liquid crystal display element is formed in a form including 前記スリット間の間隔は、前記第１共通電極と第１画素電極、前記第２共通電極と第２画素電極が電界を発生し得るほど狭く形成されることを特徴とする請求項２２に記載の液晶表示素子。   The space between the slits is formed to be narrow enough to generate an electric field between the first common electrode and the first pixel electrode, and the second common electrode and the second pixel electrode. Liquid crystal display element. 前記第１共通電極と第１画素電極間の距離及び前記第２共通電極と第２画素電極間の距離は、前記第１基板と第２基板間の距離より狭く形成されることを特徴とする請求項２３に記載の液晶表示素子。   The distance between the first common electrode and the first pixel electrode and the distance between the second common electrode and the second pixel electrode may be narrower than the distance between the first substrate and the second substrate. The liquid crystal display element according to claim 23. 前記第１共通電極と第１画素電極及び前記第２共通電極と第２画素電極は、前記データラインに対して実質的に０゜〜４５゜の傾斜角を有する横電界を発生させることを特徴とする請求項２４に記載の液晶表示素子。   The first common electrode and the first pixel electrode, and the second common electrode and the second pixel electrode generate a lateral electric field having an inclination angle of substantially 0 ° to 45 ° with respect to the data line. The liquid crystal display element according to claim 24. 前記第１及び第２基板に液晶の初期配向を誘導する配向膜をさらに含むことを特徴とする請求項２５に記載の液晶表示素子。   26. The liquid crystal display device of claim 25, further comprising an alignment film for inducing an initial alignment of liquid crystals on the first and second substrates. 前記配向膜のラビング方向は、前記データラインに対して垂直であることを特徴とする請求項２６に記載の液晶表示素子。   27. The liquid crystal display device according to claim 26, wherein a rubbing direction of the alignment layer is perpendicular to the data line. 前記第１画素電極と第２画素電極は、前記ゲートラインの上部で接続することを特徴とする請求項２４に記載の液晶表示素子。   The liquid crystal display device of claim 24, wherein the first pixel electrode and the second pixel electrode are connected at an upper portion of the gate line. 前記第１及び第２共通電極と第１及び第２画素電極は、全て透明導電体で形成されることを特徴とする請求項２２に記載の液晶表示素子。   The liquid crystal display device of claim 22, wherein the first and second common electrodes and the first and second pixel electrodes are all formed of a transparent conductor. 前記共通ラインは、隣接する単位画素の境界領域に形成され、ｎ番目のゲートラインにより決定される単位画素の第２共通電極及びｎ＋１番目のゲートラインにより決定される単位画素の第１共通電極と一体の透明導電体で形成されることを特徴とする請求項２９に記載の液晶表示素子。   The common line is formed in a boundary region between adjacent unit pixels, and the second common electrode of the unit pixel determined by the nth gate line and the first common electrode of the unit pixel determined by the n + 1th gate line 30. The liquid crystal display element according to claim 29, wherein the liquid crystal display element is formed of an integral transparent conductor. 前記第２基板は、カラーフィルターをさらに含むことを特徴とする請求項１に記載の液晶表示素子。   The liquid crystal display device according to claim 1, wherein the second substrate further includes a color filter. 第１基板及び第２基板を用意する段階と、
前記第１基板の上に第１金属物質を形成する段階と、
第１マスクを利用して前記第１金属物質をパターニングすることにより、ゲートライン、ゲート電極、共通電極、共通ラインを形成する段階と、
前記第１基板の全面にゲート絶縁膜、非晶質シリコン、ｎ＋非晶質シリコンを形成する段階と、
第２マスクを利用して非晶質シリコン及びｎ＋非晶質シリコンをパターニングすることにより、半導体層及びオームコンタクト層を形成する段階と、
前記第１基板の上に第２金属物質を形成する段階と、
第３マスクを利用して前記第２金属物質をパターニングすることにより、データライン、ソース電極、第１ドレイン電極、第２ドレイン電極を形成する段階と、
前記第１基板の全面に保護膜を形成する段階と、
第４マスクを利用して前記保護膜をパターニングすることにより、コンタクトホールを形成する段階と、
前記保護膜の上に透明導電物質を形成する段階と、
第５マスクを利用して前記透明導電物質をパターニングすることにより、画素電極を形成する段階と
を含むことを特徴とする液晶表示素子の製造方法。 Providing a first substrate and a second substrate;
Forming a first metal material on the first substrate;
Forming a gate line, a gate electrode, a common electrode, and a common line by patterning the first metal material using a first mask;
Forming a gate insulating film, amorphous silicon, and n + amorphous silicon on the entire surface of the first substrate;
Forming a semiconductor layer and an ohmic contact layer by patterning amorphous silicon and n + amorphous silicon using a second mask;
Forming a second metal material on the first substrate;
Forming a data line, a source electrode, a first drain electrode, and a second drain electrode by patterning the second metal material using a third mask;
Forming a protective film on the entire surface of the first substrate;
Forming a contact hole by patterning the protective film using a fourth mask;
Forming a transparent conductive material on the protective film;
Forming a pixel electrode by patterning the transparent conductive material using a fifth mask. A method for manufacturing a liquid crystal display element, comprising: 前記画素電極の上に有機膜を形成する段階と、
第６マスクを利用して前記有機膜をパターニングすることによりスペーサを形成する段階と
をさらに含むことを特徴とする請求項３２に記載の液晶表示素子の製造方法。 Forming an organic film on the pixel electrode;
33. The method of manufacturing a liquid crystal display element according to claim 32, further comprising: forming a spacer by patterning the organic film using a sixth mask. 前記第１基板と第２基板との間に液晶層を形成する段階をさらに含むことを特徴とする請求項３２に記載の液晶表示素子の製造方法。   The method according to claim 32, further comprising forming a liquid crystal layer between the first substrate and the second substrate. 第１基板及び第２基板を用意する段階と、
前記第１基板の上に第１金属物質を形成する段階と、
第１マスクを利用して前記第１金属物質をパターニングすることにより、ゲートライン、ゲート電極、共通ラインを形成する段階と、
前記第１基板の上に透明導電物質を形成する段階と、
第２マスクを利用して前記透明導電物質をパターニングすることにより、共通電極を形成する段階と、
前記第１基板の上にゲート絶縁膜、非晶質シリコン、ｎ＋非晶質シリコンを形成する段階と、
第３マスクを利用して非晶質シリコン及びｎ＋非晶質シリコンをパターニングすることにより、半導体層及びオームコンタクト層を形成する段階と、
前記第１基板の上に第２金属物質を形成する段階と、
第４マスクを利用して前記第２金属物質をパターニングすることにより、データライン、ソース電極、第１ドレイン電極 、第２ドレイン電極を形成する段階と、
前記第１基板の全面に保護膜を形成する段階と、
第５マスクを利用して前記保護膜をパターニングすることにより、コンタクトホールを形成する段階と、
前記保護膜の上に透明導電物質を形成する段階と、
第６マスクを利用して前記透明導電物質をパターニングすることにより、画素電極を形成する段階と、
を含むことを特徴とする液晶表示素子の製造方法。 Providing a first substrate and a second substrate;
Forming a first metal material on the first substrate;
Forming a gate line, a gate electrode, and a common line by patterning the first metal material using a first mask;
Forming a transparent conductive material on the first substrate;
Forming a common electrode by patterning the transparent conductive material using a second mask;
Forming a gate insulating film, amorphous silicon, and n + amorphous silicon on the first substrate;
Forming a semiconductor layer and an ohmic contact layer by patterning amorphous silicon and n + amorphous silicon using a third mask;
Forming a second metal material on the first substrate;
Forming a data line, a source electrode, a first drain electrode, and a second drain electrode by patterning the second metal material using a fourth mask;
Forming a protective film on the entire surface of the first substrate;
Forming a contact hole by patterning the protective film using a fifth mask;
Forming a transparent conductive material on the protective film;
Forming a pixel electrode by patterning the transparent conductive material using a sixth mask;
A method for producing a liquid crystal display element comprising: 前記画素電極の上に有機膜を形成する段階と、
第６マスクを利用して前記有機膜をパターニングすることによりスペーサを形成する段階と
をさらに含むことを特徴とする請求項３５に記載の液晶表示素子の製造方法。 Forming an organic film on the pixel electrode;
36. The method of manufacturing a liquid crystal display element according to claim 35, further comprising: forming a spacer by patterning the organic film using a sixth mask. 前記第１基板と第２基板間に液晶層を形成する段階をさらに含むことを特徴とする請求項３５に記載の液晶表示素子の製造方法。   36. The method of manufacturing a liquid crystal display device according to claim 35, further comprising forming a liquid crystal layer between the first substrate and the second substrate. 第１基板及び第２基板を用意する段階と、
前記第１基板の上に第１金属物質を形成する段階と、
第１マスクを利用して前記第１金属物質をパターニングすることにより、ゲート ライン、ゲート電極を形成する段階と、
前記第１基板の上に透明導電物質を形成する段階と、
第２マスクを利用して前記透明導電物質をパターニングすることにより、共通ライン及び共通電極を形成する段階と、
前記第１基板の上にゲート絶縁膜、非晶質シリコン、ｎ＋非晶質シリコンを形成する段階と、
第３マスクを利用して非晶質シリコン及びｎ＋非晶質シリコンをパターニングすることにより、半導体層及びオームコンタクト層を形成する段階と、
前記第１基板の上に第２金属物質を形成する段階と、
第４マスクを利用して前記第２金属物質をパターニングすることにより、データライン、ソース電極、第１ドレイン電極、第２ドレイン電極を形成する段階と、
前記第１基板の全面に保護膜を形成する段階と、
第５マスクを利用して前記保護膜をパターニングすることにより、コンタクトホールを形成する段階と、
前記保護膜の上に透明導電物質を形成する段階と、
第６マスクを利用して前記透明導電物質をパターニングすることにより、画素電極を形成する段階と
を含むことを特徴とする液晶表示素子の製造方法。 Providing a first substrate and a second substrate;
Forming a first metal material on the first substrate;
Forming a gate line and a gate electrode by patterning the first metal material using a first mask;
Forming a transparent conductive material on the first substrate;
Forming a common line and a common electrode by patterning the transparent conductive material using a second mask;
Forming a gate insulating film, amorphous silicon, and n + amorphous silicon on the first substrate;
Forming a semiconductor layer and an ohmic contact layer by patterning amorphous silicon and n + amorphous silicon using a third mask;
Forming a second metal material on the first substrate;
Forming a data line, a source electrode, a first drain electrode, and a second drain electrode by patterning the second metal material using a fourth mask;
Forming a protective film on the entire surface of the first substrate;
Forming a contact hole by patterning the protective film using a fifth mask;
Forming a transparent conductive material on the protective film;
Forming a pixel electrode by patterning the transparent conductive material using a sixth mask. A method for manufacturing a liquid crystal display element, comprising: 前記画素電極の上に有機膜を形成する段階と、
第６マスクを利用して前記有機膜をパターニングすることによりスペーサを形成する段階と
をさらに含むことを特徴とする請求項３８に記載の液晶表示素子の製造方法。 Forming an organic film on the pixel electrode;
39. The method of manufacturing a liquid crystal display element according to claim 38, further comprising: forming a spacer by patterning the organic film using a sixth mask. 前記第１基板と第２基板間に液晶層を形成する段階をさらに含むことを特徴とする請求項３８に記載の液晶表示素子の製造方法。
39. The method of manufacturing a liquid crystal display device according to claim 38, further comprising forming a liquid crystal layer between the first substrate and the second substrate.
JP2005190049A 2004-06-29 2005-06-29 Liquid crystal display element and manufacturing method thereof Active JP4175482B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040049792 2004-06-29

Publications (2)

Publication Number Publication Date
JP2006018287A JP2006018287A (en) 2006-01-19
JP4175482B2 true JP4175482B2 (en) 2008-11-05

Family

ID=35792560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190049A Active JP4175482B2 (en) 2004-06-29 2005-06-29 Liquid crystal display element and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP4175482B2 (en)
KR (1) KR20060046241A (en)
CN (1) CN100374949C (en)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240644B1 (en) * 2005-08-09 2013-03-11 삼성디스플레이 주식회사 Thin film transistor array panel
KR101320494B1 (en) 2006-04-12 2013-10-22 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device and method of fabricating the same
KR101244691B1 (en) 2006-05-12 2013-03-19 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device
TWI617869B (en) 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 Liquid crystal display device and semiconductor device
KR100908357B1 (en) 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 Transverse electric field liquid crystal display panel
JP2008083324A (en) * 2006-09-27 2008-04-10 Seiko Epson Corp Liquid crystal display and electronic equipment
JP5177984B2 (en) * 2006-09-28 2013-04-10 株式会社ジャパンディスプレイウェスト Liquid crystal device and electronic device
KR100855782B1 (en) * 2007-01-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 Fringe Field Switching mode Liquid Crystal Display and Manufacturing Method Thereof
KR100865838B1 (en) * 2007-01-30 2008-10-29 전북대학교산학협력단 Fringe-Field Switching Liquid Crystal Display
KR101424004B1 (en) * 2007-03-08 2014-07-31 엘지디스플레이 주식회사 An array substrate for IPS mode LCD and method for fabricating of the same
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009092912A (en) 2007-10-09 2009-04-30 Hitachi Displays Ltd Liquid crystal display device
JP5106991B2 (en) * 2007-11-07 2012-12-26 株式会社ジャパンディスプレイウェスト Liquid crystal device and electronic device
KR101046929B1 (en) * 2008-06-16 2011-07-06 삼성전자주식회사 Liquid crystal display
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
CN102323697A (en) * 2011-09-14 2012-01-18 深圳市华星光电技术有限公司 IPS (in-plane switch) pixel unit, liquid crystal display and image control method
CN103018982B (en) * 2011-09-22 2016-03-02 上海中航光电子有限公司 Transversely arranged dot structure
CN102789099A (en) * 2012-07-16 2012-11-21 北京京东方光电科技有限公司 Liquid crystal display pixel structure, array substrate and liquid crystal display device
JP5748731B2 (en) * 2012-12-05 2015-07-15 株式会社ジャパンディスプレイ Liquid crystal display
WO2014097979A1 (en) * 2012-12-21 2014-06-26 シャープ株式会社 Liquid crystal display device
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102007833B1 (en) * 2013-04-30 2019-08-06 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device
JP6207264B2 (en) * 2013-07-03 2017-10-04 三菱電機株式会社 Liquid crystal display
KR102068962B1 (en) * 2013-09-30 2020-01-22 엘지디스플레이 주식회사 Array substrate for liquid crystal display device
CN104020617A (en) * 2014-05-20 2014-09-03 京东方科技集团股份有限公司 Array substrate, driving method of array substrate, liquid crystal display panel and display device
CN203894515U (en) * 2014-06-13 2014-10-22 京东方科技集团股份有限公司 Array substrate and display device
KR101719397B1 (en) * 2014-08-14 2017-03-24 엘지디스플레이 주식회사 Touch sensor integrated type liquid crystal display device
CN104155815B (en) * 2014-09-01 2017-03-01 友达光电股份有限公司 Dot structure
CN105093708A (en) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 Liquid crystal display panel
CN105938282A (en) * 2016-06-22 2016-09-14 深圳市华星光电技术有限公司 Liquid crystal display pixel structure and liquid crystal display device
CN106502016A (en) * 2016-12-09 2017-03-15 惠科股份有限公司 A kind of display floater and display device
CN106909001B (en) * 2017-03-20 2019-01-04 武汉华星光电技术有限公司 Liquid crystal display panel and its manufacturing method, array substrate
CN111580293B (en) * 2020-06-05 2021-07-09 厦门天马微电子有限公司 Array substrate, driving method thereof, display panel and display device
CN113867056B (en) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 Display substrate, display panel and display device
CN113835272B (en) * 2021-09-27 2022-11-25 Tcl华星光电技术有限公司 Display panel and display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830825B2 (en) * 1990-04-20 1996-03-27 シャープ株式会社 Active matrix display
US5459595A (en) * 1992-02-07 1995-10-17 Sharp Kabushiki Kaisha Active matrix liquid crystal display
JPH06317812A (en) * 1993-04-30 1994-11-15 Fuji Xerox Co Ltd Active matrix element and its production
JP3077959B2 (en) * 1993-11-25 2000-08-21 シャープ株式会社 Liquid crystal display device
JP3649635B2 (en) * 1995-11-14 2005-05-18 株式会社半導体エネルギー研究所 Active matrix display device
KR100293434B1 (en) * 1997-09-08 2001-08-07 구본준, 론 위라하디락사 In-plane switching mode liquid crystal display device
KR100620847B1 (en) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 Array Substrate of Liquid Crystal Display and Fabricating Method Thereof
JP4248306B2 (en) * 2002-06-17 2009-04-02 シャープ株式会社 Liquid crystal display
KR100439650B1 (en) * 2002-08-14 2004-07-12 엘지.필립스 엘시디 주식회사 Reflective Liquid Crystal Display Device using a Cholesteric Liquid Crystal Color Filter and method of manufacturing the same
JP4015908B2 (en) * 2002-08-29 2007-11-28 松下電器産業株式会社 Display device drive circuit and display device
JP4728654B2 (en) * 2004-02-09 2011-07-20 株式会社 液晶先端技術開発センター Liquid crystal pixel memory, liquid crystal display device and driving method thereof
JP2005352067A (en) * 2004-06-09 2005-12-22 International Display Technology Kk Liquid crystal display

Also Published As

Publication number Publication date
CN1716067A (en) 2006-01-04
KR20060046241A (en) 2006-05-17
JP2006018287A (en) 2006-01-19
CN100374949C (en) 2008-03-12

Similar Documents

Publication Publication Date Title
JP4175482B2 (en) Liquid crystal display element and manufacturing method thereof
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
EP1837842B1 (en) Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
US7599032B2 (en) Liquid crystal display device having common electrodes with reduced resistance
KR101211087B1 (en) Thin film transistor substrate and display device having the same
US20050259190A1 (en) Displaying device with predetermined pattern for repairing electrical defects and related methods
KR101622655B1 (en) Liquid crystal display device and method of fabricating the same
JPH095793A (en) Liquid crystal display device
JP2008186019A (en) Array substrate and display apparatus using the same
KR20110076305A (en) Liquid crystal display device
US20160370678A1 (en) Liquid crystal display device and production method thereof
WO2006126405A1 (en) Liquid crystal display device substrate, liquid crystal display device substrate manufacturing method, liquid crystal display device, and liquid crystal display device manufacturing method
JP2006201814A (en) In-plane-switching liquid crystal display device
JP2008170987A (en) In-plane switching type liquid crystal display device
KR20080056830A (en) Liquid crystal display device and method for repairing the same
KR101888446B1 (en) Liquid crystal display device and method of fabricating the same
KR100918651B1 (en) Liquid Crystal Display Device in In-Plane Switching mode and method for Manufacturing the same
KR100652219B1 (en) In-plain switching mode liquid crystal display device
KR20070071796A (en) Liquid crystal display device and method for repair the same
KR101900833B1 (en) Liquid crystal display device and method of manufacturing the same
KR100487434B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
JP5525705B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4175482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250