JP4175144B2 - ランプ点灯装置 - Google Patents
ランプ点灯装置 Download PDFInfo
- Publication number
- JP4175144B2 JP4175144B2 JP2003055494A JP2003055494A JP4175144B2 JP 4175144 B2 JP4175144 B2 JP 4175144B2 JP 2003055494 A JP2003055494 A JP 2003055494A JP 2003055494 A JP2003055494 A JP 2003055494A JP 4175144 B2 JP4175144 B2 JP 4175144B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- polarity
- power
- lamp
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、ランプを点灯するためのランプ点灯装置に関する。
【0002】
【従来の技術】
例えば、液晶プロジェクタやDLP(TM)(テキサスインスツルメンツ社)プロジェクタ等の光学装置ための光源装置において使用される高輝度放電ランプ用のランプ点灯装置においては、外部から点灯に関する制御を行うインターフェイスとして、ランプの点灯と消灯を制御するための点灯指令信号が設けられている。また、ランプの明るさを2段階に切換えるための電力切換信号が設けられるものもある。
【0003】
ランプへの投入電力は、例えば100〜300Wと大きいため、余計な損失を防止し、コストを低減する目的で、AC100〜200Vの商用電源に対して回路を絶縁するための絶縁トランスを設けない場合がほとんどであり、したがって、ランプ点灯装置は商用電源に対して非絶縁の回路となる。ランプ点灯装置への前記点灯指令信号や前記電力切換信号は、前記光学装置の制御部からランプ点灯装置に入力されるが、この制御部は、映像信号コネクタなど、操作上の安全が要求される電位と直結の回路であるため、前記点灯指令信号や前記電力切換信号は、フォトカプラを用いて、電気的絶縁を保ってランプ点灯装置に入力される。
【0004】
ところが、2段階よりも細かな、多段階の調光を行おうとすると、ランプ点灯装置における、前記インターフェイスに関する問題が生じる。すなわち、電気的絶縁を保った状態で、多段階もしくはアナログの調光情報を、簡単な回路構成を用いて経済的にランプ点灯装置に伝達することが容易ではない。
【0005】
フォトカプラによりアナログのレベル信号を伝達することは、可能であるが回路が複雑でコスト高となるため、通常は行われていない。フォトカプラを2値信号の伝達手段として用いながら、フォトカプラのオンとオフを高速で繰り返すものとし、その際にデューティサイクル比変調または周波数変調を加えて受信側で復調する方法もあるが、この方法では、常にある周波数の信号を送受信し続ける必要があることにより、これを例えばマイクロプロセッサのプログラム処理で実現しようとすると、オーバーヘッドが生じる問題があるため、受信側、送信側とも専用のハードウェア処理が必要となり、同様に回路が複雑でコスト高となる。
【0006】
フォトカプラの信号チャンネルの数を増し、例えば4チャンネルにして、4ビットで16段階の調光を行うことも可能であるが、チャンネル数が増した分、回路が複雑でコスト高となる。トランスを用いたアイソレーションアンプによりアナログの信号を伝達する方法などもあるが、さらに回路が複雑でコスト高となる。
【0007】
このため、多くの場合において、前記したような、1チャンネルの2値の電力切換信号による2段階の調光が行われている。しかしながら、光学装置の制御部によって、より細かな調光制御、すなわち多段階調光を行いたいとする要望が強く、これを簡単な回路構成で、低コストで実現することが望まれていた。
【0008】
【発明が解決しようとする課題】
本発明は、従来の技術が抱える問題、すなわち、外部から点灯に関する制御を行うインターフェイスに関して、簡単な回路構成で多段階調光を行うことができなかった問題を解決したランプ点灯装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項1の発明は、ランプへの出力電力を多段階に調整する機能を有するランプ点灯装置において、2値の極性をとる調光信号の受信手段を有し、前記調光信号が一方の極性のレベルにある期間において重畳された、所定の時間幅を有する、前記一方の極性とは逆極性のパルスを受信する度に1段階だけ出力電力を減少し、前記調光信号が他方の極性のレベルにある期間において重畳された、所定の時間幅を有する、前記他方の極性とは逆極性のパルスを受信する度に1段階だけ出力電力を増加するとともに、前記調光信号のレベルの極性が反転した時点から予め定めた時間を経過後に、前記パルスが受信されないときは、出力電力の調整可能範囲の最低段階または最高段階の何れかを、反転後の前記調光信号のレベルの極性に応じて、選択して設定することを特徴とするものである。
【0011】
【発明の実施の形態】
図1は、本発明にかかわるランプ点灯装置(Ex)の構成を示す簡略化されたブロック図である。ランプ(Ld’)は、給電回路(Bx)から電力を供給されて点灯する。前記給電回路(Bx)の給電能力や点灯・消灯の制御は、前記ランプ点灯装置(Ex)全体の制御を司る給電制御回路(Fx)のなかの能力制御回路(Ud’)によって行われる。
【0012】
同じく前記給電制御回路(Fx)のなかのマイクロプロセッサユニット(Mpu)は、CPUやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタなどを含み、前記ランプ点灯装置(Ex)全体の動作シーケンスを規定するとともに、その時点の系の状態に応じた条件判断に基づき、ランプ電流などの、前記ランプ(Ld’)の電力に相関する量の目標データを算出し、このデータは、DA変換器(Dac)によって、アナログの目標信号(St’)に変換され、前記能力制御回路(Ud’)に入力される。
【0013】
前記マイクロプロセッサユニット(Mpu)が、外部からの調光制御指示の情報を読取るために、IOポート(Io)が設けられており、前記IOポート(Io)には、調光信号(Sd)が入力される。また、外部からランプの点灯と消灯を指示する点灯指令信号(Sact)も前記IOポート(Io)に入力される。
【0014】
以下において、請求項1の発明について説明する。図2の(a)は、外部から前記ランプ点灯装置(Ex)に入力される前記調光信号(Sd)の波形の一形態について表したものである。期間(Z11)においてローレベルであった前記調光信号(Sd)は、時点(t12)においてハイレベルに遷移し、待機時間(W12)の後に、パルス幅(Wp0)を有するロー極性のパルス(P121)が重畳され、さらにその後、同様のパルス(P122,P123,…)が重畳される。
【0015】
前記したように、前記調光信号(Sd)は前記マイクロプロセッサユニット(Mpu)により読取られるから、前記マイクロプロセッサユニット(Mpu)は、前記時点(t12)におけるハイレベルへの遷移や前記パルス(P121,P122,P123)および前記パルス幅(Wp0)を検出し、さらに、前記時点(t12)におけるハイレベルへの遷移後の最初の前記ロー極性のパルス(P121)が現れるまでの前記待機時間(W12)の存在を検出することができる。
【0016】
これにより、前記マイクロプロセッサユニット(Mpu)は、外部からの調光制御指示が、電力を1段階ずつ減少させる状態(電力減少モード)への移行であることを検知し、前記パルス(P121)に対応して、図2の(b)に記載のように、時点(t121)において、出力電力を1段階だけ減少させる。その後も、前記パルス(P122,P123,…)に対応して、時点(t122,t123,…)において、出力電力をそれぞれ1段階だけ減少させる。
【0017】
次に、ハイレベルであった前記調光信号(Sd)は、時点(t13)においてローレベルに遷移し、待機時間(W13)の後に、パルス幅(Wp0)を有するハイ極性のパルス(P131,P132,…)が重畳される。先と同様に、前記マイクロプロセッサユニット(Mpu)は、前記時点(t13)におけるローレベルへの遷移や前記パルス(P131,P132,…)および前記パルス幅(Wp0)を検出し、さらに、前記時点(t13)におけるローレベルへの遷移後の最初の前記ハイ極性のパルス(P131)が現れるまでの前記待機時間(W13)の存在を検出することができる。
【0018】
これにより、前記マイクロプロセッサユニット(Mpu)は、外部からの調光制御指示が、電力を1段階ずつ増加させる状態(電力増加モード)への移行であることを検知し、前記パルス(P131,P132,…)に対応して、時点(t131,t132,…)において、出力電力をそれぞれ1段階だけ増加させる。
【0019】
以上の図2に関する説明から明らかなように、前記パルス幅(Wp0)は、前記パルス(P121,P122,…,P131,P132,…)を前記マイクロプロセッサユニット(Mpu)がパルスとして検知するために必要であり、また、前記レベル遷移検知猶予時間(Ww0)は、時点(t12,t13,t14,…)における前記調光信号(Sd)のレベル遷移が、前記パルス(P121,P122,…,P131,P132,…)の一部ではないことを、前記マイクロプロセッサユニット(Mpu)が知るために必要である。したがって、前記パルス幅(Wp0)、前記レベル遷移検知猶予時間(Ww0)の最小値と最大値とを、整合性をもって、ランプ点灯装置の仕様として定めておく必要がある。
【0020】
なお、ここでは、前記調光信号(Sd)が、ロー極性のパルスを出力電力を減少させる指示、ハイ極性のパルスを出力電力を増加させる指示と定義したが、これを逆にして、ロー極性のパルスを出力電力を増加させる指示、ハイ極性のパルスを出力電力を減少させる指示と定義してもよい。
【0021】
ところで、本明細書においては、前記調光信号(Sd)の極性として、前記図2の(a)に合わせて、便宜上、ハイまたはローと記載してあるが、これは、必ずしも電圧信号のハイとローのみを意味するものではなく、例えば、フォトカプラの発光素子がオンとオフや
電流信号が流れている状態と流れていない状態など、2値の信号の一方の極性と他方の極性に対する呼称として用いている。
【0022】
なお、ここで述べた前記ランプ点灯装置(Ex)においては、電力を1段階ずつ増加または減少させるときの1段階の細かさや、段数については、インターフェイスとしての制約は何もなく、ランプ点灯装置の仕様として、任意に定めることができる。
【0023】
このような調光制御を行うための、前記マイクロプロセッサユニット(Mpu)のプログラムは、一定時間の間隔で周期的にタイマ割込みを発生させて、前記調光信号(Sd)を実際に読取り、そのハイ・ローの変化を追跡する構造のものにより実現することができる。
【0024】
一例として、タイマ割込み周期を1msとし、前記パルス幅(Wp0)の最小値と最大値をそれぞれ1msと2msと定めた場合に、このときのタイマ割込み処理をフローチャートで表したものを図3に示す。
【0025】
入口点(B00)からこの処理を開始するとして、先ず処理ブロック(B01)において前記調光信号(Sd)を読み込み、前記調光信号(Sd)の極性(ハイまたはロー)を検知して、判定ブロック(B02)において、極性が前回の割込み時から(ハイからローへまたはローからハイへ)変化しているかどうかを判定する。
【0026】
変化していない場合は、処理ブロック(B21)において、その極性を連続して検知した回数をカウントするための変数(Count)を1だけ増加させ、出口点(B03)にジャンプして割込み処理を終了する。ただし、カウントの増加が際限なく続き、オーバーフローすることを防止するために、判定ブロック(B20)において、前記変数(Count)が適当に設けた上限値(図のフローの場合は15)未満の場合のみカウントを増加させるようにしている。
【0027】
前記判定ブロック(B02)において極性が前回の割込み時から変化していると判定された場合は、判定ブロック(B10)において、極性が変化するまでの前記変数(Count)の値が3以下であるかどうかを比較判定する。ここで挙げた数値3は、前記パルス幅(Wp0)の最小値と最大値をそれぞれ1msと2msと定めたことに対応する。これは、タイマ割込み周期が1msであるから、前記パルス(P121,P122,…,P131,P132,…)を受信した場合の割込みカウント数は1または2、そして誤差を見込んで3までとなるはずだからである。
【0028】
判定ブロック(B10)において、前記変数(Count)の値が3以下でないと判定された場合は、電力減少モードの期間(Z12,Z14,…)または電力増加モードの期間(Z11,Z13,…)の終了、あるいは、前記パルス(P121,P122,…,P131,P132,…)の開始と考えられるため、極性が変化して最初の割込みであったことに対応して、処理ブロック(B15)において、前記変数(Count)の値を1に設定し、出口点(B03)にジャンプして割込み処理を終了する。
【0029】
そして、判定ブロック(B10)において、前記変数(Count)の値が3以下であると判定された場合は、前記パルス(P121,P122,…,P131,P132,…)の終了と考えられるため、出力電力の増加または減少の処理を行う。判定ブロック(B11)において、前記調光信号(Sd)の極性がローであると判定された場合は、ハイ極性のパルス(P131,P132,…)の終了であるため、処理ブロック(B12)において、出力電力をそれぞれ1段階だけ増加させる。逆に、判定ブロック(B11)において、前記調光信号(Sd)の極性がローでないと判定された場合は、ロー極性のパルス(P121,P122,…)の終了であるため、処理ブロック(B13)において、出力電力をそれぞれ1段階だけ減少させる。
【0030】
このように出力電力の増加または減少の処理が完了すれば、次に前記調光信号(Sd)の極性の変化を検知するまでは、待機状態でよいため、処理ブロック(B14)において、前記変数(Count)の値を前記した上限値に設定し、出口点(B03)にジャンプして割込み処理を終了する。
【0031】
なお、ここでは詳細の記載を省略したが、当然のこととして、処理ブロック(B12)においては、出力電力の調整可能範囲の最高段階(最高電力)(Pmax)を超えての増加、そして処理ブロック(B13)においては、出力電力の調整可能範囲の最低段階(最低電力)(Pmin)に超えての減少を行わない処理を付加すべきである。
【0032】
以上のような処理を周期的に行うことにより、前記ランプ点灯装置(Ex)は、前記マイクロプロセッサユニット(Mpu)は、所期の調光動作を遂行することができる。なお、以上のような処理の開始時の初期状態としては、前記変数(Count)の値が前記した上限値に設定され、出力電力の初期状態として前記最高電力(Pmax)に設定された
状態に設定しておけばよい。
【0033】
そして、以上のような周期的な割込み処理の開始は、前記点灯指令信号(Sact)を受けて点灯を開始した時点、または、ランプ点灯初期の過渡期を終了して定常点灯状態に移行し、調光動作を遂行可能となった時点とすればよい。
【0034】
ここで、前記した出力電力の初期状態としては、前記最低電力(Pmin)の状態とするものでもよいし、あるいは、前記した所期状態の設定時点などの適当な時点における、前記調光信号(Sd)の極性に依存して、前記最低電力(Pmin)または前記最高電力(Pmax)の何れかを選択して設定するものでもよく、これについてはランプ点灯装置の仕様の定めによる。
【0035】
例えば、前記図2に記載の動作を行うものの場合は、前記した所期状態の設定時点において、前記調光信号(Sd)がローレベルのときは前記最低電力(Pmin)、ハイレベルのときは前記最高電力(Pmax)に設定しても好都合である。
【0036】
次に、この発明は、前記したパルスの重畳により出力電力の減少または増加を行う機能に加えて、前記最低電力(Pmin)の状態(最低電力モード)または前記最高電力(Pmax)の状態(最高電力モード)に一足飛びに移行する機能を追加するものである。この機能は、前記最低電力(Pmin)付近の電力の状態と前記最高電力(Pmax)付近の電力の状態との間を移行する場合に、処理時間を節約することができるため、有用性が高い。
【0037】
図4の(a)は、外部から前記ランプ点灯装置(Ex)に入力される前記調光信号(Sd)の波形の一形態について表したものである。期間(Z21)においてローレベルであった前記調光信号(Sd)は、時点(t22)においてハイレベルに遷移し、この状態が予め定めた時間(限界電力設定検知猶予時間)(Ww1)を経過後にも継続する。
【0038】
前記調光信号(Sd)は前記マイクロプロセッサユニット(Mpu)により読取られるから、前記マイクロプロセッサユニット(Mpu)は、前記時点(t22)におけるハイレベルへの遷移を検出し、さらに前記限界電力設定検知猶予時間(Ww1)を経過後にもロー極性のパルスが現れないことを検出することができる。
【0039】
これにより、前記マイクロプロセッサユニット(Mpu)は、外部からの調光制御指示が前記最低電力モードへの移行であることを検知し、前記時点(t22)におけるハイレベルへの遷移に対応して、図4の(b)に記載のように、時点(t221)において、出力電力を前記最低電力(Pmin)に設定する。
【0040】
次に、期間(Z22)においてハイレベルであった前記調光信号(Sd)は、時点(t23)においてローレベルに遷移し、待機時間(W23)の後に、パルス幅(Wp0)を有するハイ極性のパルス(P231)が重畳され、さらにその後、同様のパルス(P232,P233,…)が重畳される。
【0041】
前記マイクロプロセッサユニット(Mpu)は、前記時点(t23)におけるローレベルへの遷移や前記パルス(P231,P232,P233)および前記パルス幅(Wp0)を検出し、さらに、前記時点(t23)におけるローレベルへの遷移後の最初の前記ハイ極性のパルス(P231)が現れるまでの前記待機時間(W23)の存在を検出することができる。
【0042】
これにより、前記マイクロプロセッサユニット(Mpu)は、外部からの調光制御指示が、前記電力増加モードへの移行であることを検知し、前記パルス(P231)に対応して、時点(t231)において、出力電力を1段階だけ減少させる。その後も、前記パルス(P232,P233,…)に対応して、時点(t232,t233,…)において、出力電力をそれぞれ1段階だけ増加させる。
【0043】
次に、ローレベルであった前記調光信号(Sd)は、時点(t24)においてハイレベルに遷移し、待機時間(W24)の後に、パルス幅(Wp0)を有するロー極性のパルス(P241,P242,…)が重畳される。先と同様に、前記マイクロプロセッサユニット(Mpu)は、前記時点(t24)におけるハイレベルへの遷移や前記パルス(P241,P242,…)および前記パルス幅(Wp0)を検出し、さらに、前記時点(t24)におけるローレベルへの遷移後の最初の前記ロー極性のパルス(P241)が現れるまでの前記待機時間(W24)の存在を検出することができる。
【0044】
これにより、前記マイクロプロセッサユニット(Mpu)は、外部からの調光制御指示が、前記電力減少モードへの移行であることを検知し、前記パルス(P241,P242,…)に対応して、時点(t241,t242,…)において、出力電力をそれぞれ1段階だけ減少させる。
【0045】
次に、ハイレベルであった前記調光信号(Sd)は、時点(t25)においてローレベルに遷移し、この状態が前記限界電力設定検知猶予時間(Ww1)を経過後にも継続する。先と同様に、前記マイクロプロセッサユニット(Mpu)は、前記時点(t25)におけるハイレベルへの遷移を検出し、さらに前記限界電力設定検知猶予時間(Ww1)を経過後にもハイ極性のパルスが現れないことを検出することができる。
【0046】
これにより、前記マイクロプロセッサユニット(Mpu)は、外部からの調光制御指示が前記最高電力モードへの移行であることを検知し、前記時点(t25)におけるローレベルへの遷移に対応して、時点(t251)において、出力電力を前記最高電力(Pmax)に設定する。
【0047】
以上の図4に関する説明から明らかなように、前記パルス幅(Wp0)は、前記パルス(P231,P232,…,P241,P242,…)を前記マイクロプロセッサユニット(Mpu)がパルスとして検知するために必要であり、また、前記レベル遷移検知猶予時間(Ww0)は、時点(t22,t23,t24,t25)における前記調光信号(Sd)のレベル遷移が、前記パルス(P231,P232,…,P241,P242,…)の一部ではないことを、前記マイクロプロセッサユニット(Mpu)が知るために必要であり、さらに、前記限界電力設定検知猶予時間(Ww1)は、この時間以内に前記パルス(P231,P232,…,P241,P242,…)が受信されるか否かにより、前記電力減少モードまたは前記電力増加モードに移行するか、あるいは前記最低電力モードまたは前記最高電力モードに移行するかを前記マイクロプロセッサユニット(Mpu)が知るために必要である。したがって、前記パルス幅(Wp0)、前記レベル遷移検知猶予時間(Ww0)、前記限界電力設定検知猶予時間(Ww1)の最小値と最大値とを、整合性をもって、ランプ点灯装置の仕様として定めておく必要がある。
【0048】
なお、ここでは、前記調光信号(Sd)がハイレベルに遷移し、この状態が前記限界電力設定検知猶予時間(Ww1)を経過後にも継続する状態を前記最低電力モードへ移行させる指示、ローレベルに遷移し、この状態が前記限界電力設定検知猶予時間(Ww1)を経過後にも継続する状態を前記最高電力モードへ移行させる指示と定義したが、これを逆にして、ハイレベルに遷移し、この状態が前記限界電力設定検知猶予時間(Ww1)を経過後にも継続する状態を前記最高電力モードへ移行させる指示、ローレベルに遷移し、この状態が前記限界電力設定検知猶予時間(Ww1)を経過後にも継続する状態を前記最低電力モードへ移行させる指示と定義してもよい。
【0049】
このような調光制御を行うための、前記マイクロプロセッサユニット(Mpu)のプログラムは、前記と同様に、一定時間の間隔で周期的にタイマ割込みを発生させて、前記調光信号(Sd)を実際に読取り、そのハイ・ローの変化を追跡する構造のものにより実現することができる。
【0050】
前記図3の記載したものと同様に、一例として、タイマ割込み周期を1msとし、前記パルス幅(Wp0)の最小値と最大値をそれぞれ1msと2ms、そして、前記レベル遷移検知猶予時間(Ww0)の最小値を5ms、前記限界電力設定検知猶予時間(Ww1)の最大値を9msと定めた場合に、このときのタイマ割込み処理をフローチャートで表したものを図5に示す。
【0051】
入口点(B40)からこの処理を開始するとして、先ず処理ブロック(B41)において前記調光信号(Sd)を読み込み、前記調光信号(Sd)の極性(ハイまたはロー)を検知して、判定ブロック(B42)において、極性が前回の割込み時から(ハイからローへまたはローからハイへ)変化しているかどうかを判定する。
【0052】
変化していない場合は、判定ブロック(B60)において、その極性を連続して検知した回数をカウントするための変数(Count)の値が4であるかどうかを比較判定する。ここで挙げた数値4は、前記レベル遷移検知猶予時間(Ww0)の最小値を5msと定めたことに対応する。これは、タイマ割込み周期が1msであるから、前記レベル遷移検知猶予時間(Ww0)の最小値に対応する割込みカウント数は5以上、そして誤差を見込んで4以上になるはずだからである。
【0053】
前記判定ブロック(B60)において前記変数(Count)の値が4であると判定された場合は、処理ブロック(B61)において、変数(Mode)に0を設定する。この変数(Mode)は、前記最低電力モードまたは前記最高電力モードへの移行指示を受けた状態では1、前記電力減少モードまたは前記電力増加モードの状態では2を設定するものと定義している。そして、前記処理ブロック(B61)における設定0は、何れの状態であるかが未確定の状態とする。
【0054】
未確定とする理由は、後述するように、前記パルス(P231,P232,…,P241,P242,…)に対応する前記変数(Count)の値が3以下であり、前記変数(Count)の値がこれを超えたため、この時点での状態が、前記パルス(P231,P232,…,P241,P242,…)の受信状態ではないことは確定したが、前記変数(Mode)が1の状態に遷移すべきか2の状態に遷移すべきかは不明であることによる。
【0055】
前記処理ブロック(B61)の処理を終えると、処理ブロック(B68)において、前記変数(Count)を1だけ増加させ、出口点(B43)にジャンプして割込み処理を終了する。ただし、カウントの増加が際限なく続き、オーバーフローすることを防止するために、判定ブロック(B67)において、前記変数(Count)が適当に設けた上限値(図のフローの場合は15)未満の場合のみカウントを増加させるようにしている。
【0056】
前記判定ブロック(B60)において前記変数(Count)の値が4でないと判定された場合は、判定ブロック(B62)において、前記変数(Count)の値が10であるかどうかを比較判定する。ここで挙げた数値10は、前記限界電力設定検知猶予時間(Ww1)の最大値を9msと定めたことに対応する。これは、タイマ割込み周期が1msであるから、前記限界電力設定検知猶予時間(Ww1)の最大値に対応する割込みカウント数は9以上、そして誤差を見込んで10以上になるはずだからである。
【0057】
前記判定ブロック(B62)において前記変数(Count)の値が10でないと判定された場合は、前記と同様に判定ブロック(B67)と処理ブロック(B68)による前記変数(Count)の増加処理を行い、出口点(B43)にジャンプして割込み処理を終了する。
【0058】
前記判定ブロック(B62)において前記変数(Count)の値が10であると判定された場合は、前記最低電力モードまたは前記最高電力モードへの移行指示を受けた状態が確定したから、判定ブロック(B63)において、前記変数(Mode)の値を1に設定する。そして、判定ブロック(B64)において、前記調光信号(Sd)の極性がローであると判定された場合は、処理ブロック(B65)において、出力電力を前記最高電力(Pmax)に設定する。逆に、判定ブロック(B64)において、前記調光信号(Sd)の極性がローでないと判定された場合は、処理ブロック(B66)において、出力電力を前記最低電力(Pmin)に設定する。
【0059】
このように前記最高電力(Pmax)または前記最低電力(Pmin)の設定処理が完了すれば、次に前記調光信号(Sd)の極性の変化を検知するまでは、待機状態でよいため、処理ブロック(B59)において、前記変数(Count)の値を前記した上限値に設定し、出口点(B43)にジャンプして割込み処理を終了する。
【0060】
前記判定ブロック(B42)において極性が前回の割込み時から変化していると判定された場合は、判定ブロック(B50)において、前記変数(Mode)の値が1であるかどうかを比較判定する。前記判定ブロック(B50)において前記変数(Mode)の値が1であると判定された場合は、前記最低電力モードまたは前記最高電力モードへの移行指示を受けた状態が確定しているため、このときは出力電力の増加または減少の処理を行わないものとして、処理ブロック(B56)に進み、極性が変化して最初の割込みであったことに対応して、前記変数(Count)の値を1に設定し、出口点(B43)にジャンプして割込み処理を終了する。
【0061】
前記判定ブロック(B50)において、前記変数(Mode)の値が1でないと判定された場合は、判定ブロック(B51)において、極性が変化するまでの前記変数(Count)の値が3以下であるかどうかを比較判定する。ここで挙げた数値3は、前記パルス幅(Wp0)の最小値と最大値をそれぞれ1msと2msと定めたことに対応する。これは、タイマ割込み周期が1msであるから、前記パルス(P231,P232,…,P241,P242,…)を受信した場合のカウント数は1または2、そして誤差を見込んで3までとなるはずだからである。
【0062】
判定ブロック(B51)において、前記変数(Count)の値が3以下でないと判定された場合は、電力減少モードの期間(Z24,…)または電力増加モードの期間(Z23,…)、最低電力モードの期間(Z22,…)、最高電力モードの期間(Z25,…)の終了、あるいは、前記パルス(P231,P232,…,P241,P242,…)の開始と考えられるため、極性が変化して最初の割込みであったことに対応して、処理ブロック(B56)において、前記変数(Count)の値を1に設定し、出口点(B43)にジャンプして割込み処理を終了する。
【0063】
そして、判定ブロック(B51)において、前記変数(Count)の値が3以下であると判定された場合は、前記パルス(P231,P232,…,P241,P242,…)の終了と考えられるため、前記変数(Mode)の値に2を設定し、出力電力の増加または減少の処理を行う。
【0064】
判定ブロック(B53)において、前記調光信号(Sd)の極性がローであると判定された場合は、ハイ極性のパルス(P231,P232,…)の終了であるため、処理ブロック(B54)において、出力電力をそれぞれ1段階だけ増加させる。逆に、判定ブロック(B53)において、前記調光信号(Sd)の極性がローでないと判定された場合は、ロー極性のパルス(P241,P242,…)の終了であるため、処理ブロック(B55)において、出力電力をそれぞれ1段階だけ減少させる。
【0065】
このように出力電力の増加または減少の処理が完了すれば、次に前記調光信号(Sd)の極性の変化を検知するまでは、待機状態でよいため、処理ブロック(B59)において、前記変数(Count)の値を前記した上限値に設定し、出口点(B43)にジャンプして割込み処理を終了する。
【0066】
なお、前記した場合と同様に、処理ブロック(B54)においては、出力電力の調整可能範囲の最高段階(最高電力)を超えての増加、そして処理ブロック(B55)においては、出力電力の調整可能範囲の最低段階(最低電力)に超えての減少を行わない処理を付加すべきである。
【0067】
以上のような処理を周期的に行うことにより、前記ランプ点灯装置(Ex)は、前記マイクロプロセッサユニット(Mpu)は、所期の調光動作を遂行することができる。なお、以上のような処理の開始時の所期状態としては、前記変数(Count)の値が前記した上限値に設定され、前記変数(Mode)の値が1に設定され、出力電力の初期値として前記調光信号(Sd)がローレベルのときは最高電力、ハイレベルのときは最低電力に設定された状態に設定しておけばよい。
【0068】
そして、以上のような周期的な割込み処理の開始は、前記点灯指令信号(Sact)を受けて点灯を開始した時点、または、ランプ点灯初期の過渡期を終了して定常点灯状態に移行し、調光動作を遂行可能となった時点とすればよい。
【0069】
なお、ここで挙げたフローチャートでは、前記判定ブロック(B50)において前記変数(Mode)の値が1となり、前記最低電力モードまたは前記最高電力モードが確定している状態では、ハイまたはロー極性のパルスによる出力電力の増加または減少の処理を
受付けない方式としたが、これを受付ける方式にしてもよい。何れの方式にするかは、ランプ点灯装置の仕様として、任意に定めることができる。
【0070】
従来の技術の部分においても述べたように、1ビットの電力切換信号を用いて、ランプの明るさを2段階に切換えることは、従来から行われているが、以上述べたように、本発明のランプ点灯装置では、任意の段階数の多段階の調光情報を受信できるようするに際し、従来のものと同じ1ビットの前記調光信号(Sd)により、それを実現可能であるから、構造が簡単で低コストであることがわかる。
【0071】
【実施例】
図6は、放電ランプ(Ld)に直流電圧を印加する本発明のランプ点灯装置(Ex)の実施例の構成を示す簡略化されたブロック図である。
【0072】
前記ランプ点灯装置(Ex)の給電回路は、降圧チョッパ回路を基本としており、PFC等のDC電源(Mx)より電圧の供給を受けて動作する。すなわち、FET等のスイッチ素子(Qx)によってDC電源(Mx)よりの電流をオン・オフし、チョークコイル(Lx)を介して平滑コンデンサ(Cx)に充電が行われ、この電圧が放電ランプ(Ld)に印加され、前記放電ランプ(Ld)に電流を流すことができるように構成されている。
【0073】
なお、前記スイッチ素子(Qx)がオン状態の期間は、前記スイッチ素子(Qx)を通じた電流により、直接的に前記平滑コンデンサ(Cx)への充電と負荷である前記放電ランプ(Ld)への電流供給が行われるとともに、前記チョークコイル(Lx)に電流の形でエネルギーを蓄え、前記スイッチ素子(Qx)がオフ状態の期間は、前記チョークコイル(Lx)に電流の形で蓄えられたエネルギーによって、ダイオード(Dx)を介して前記平滑コンデンサ(Cx)への充電と前記放電ランプ(Ld)への電流供給が行われる。
【0074】
スタータ(Ui)においては、抵抗(Ri)を介して、ランプ電圧(VL)によってコンデンサ(Ci)が充電される。ゲート駆動回路(Gi)を活性化すると、サイリスタ等よりなるスイッチ素子(Qi)が導通することにより、前記コンデンサ(Ci)がトランス(Ki)の1次側巻線を通じて放電し、2次側巻線(Hi)に高電圧パルスを発生する。
【0075】
前記スタータ(Ui)の前記2次側巻線(Hi)に発生した高電圧は、前記降圧チョッパ回路の出力電圧に重畳されて電極(E1,E2)間に印加され、放電ランプ(Ld)の前記電極(E1,E2)の間隙において絶縁破壊を発生させ、放電を始動することができる。
【0076】
給電制御回路(Fx)においては、能力制御回路(Ud)があるデューティサイクル比を有するゲート駆動信号(Sg)を生成し、前記ゲート駆動信号(Sg)は、ゲート駆動回路(Gx)を介して、前記スイッチ素子(Qx)のゲート端子に加えられることにより、前記したDC電源(Mx)よりの電流のオン・オフが制御される。
【0077】
前記放電ランプ(Ld)の電極(E1,E2)間を流れるランプ電流(IL)と、電極(E1,E2)間に発生するランプ電圧(VL)とは、電流検出手段(Ix)と、電圧検出手段(Vx)とによって、検出できるように構成される。なお、前記電流検出手段(Ix)については、シャント抵抗を用いて、また前記電圧検出手段(Vx)については、分圧抵抗を用いて簡単に実現することができる。
【0078】
前記電流検出手段(Ix)よりのランプ電流信号(Si)、および前記電圧検出手段(Vx)よりのランプ電圧信号(Sv)は、前記給電制御回路(Fx)に入力され、その時点における放電ランプ(Ld)の放電状態の別、すなわち非放電状態であるか、グロー放電状態であるか、アーク放電状態であるかなどに基づいて、ランプ電流(IL)やランプ電圧(VL)が、あるいはこれら電流と電圧の積であるランプ電力が、その目標値との差が減少するように、前記ゲート駆動信号(Sg)のデューティサイクル比がフィードバック的に制御される。
【0079】
前記ランプ電圧信号(Sv)は、AD変換器(Adc)に入力されて、適当な桁数を有するディジタルのランプ電圧データに変換され、マイクロプロセッサユニット(Mpu)に入力される。ここで、マイクロプロセッサユニット(Mpu)は、CPUやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタなどを含む。
【0080】
マイクロプロセッサユニット(Mpu)は、前記ランプ電圧データを参照した計算や、その時点の系の状態に応じた条件判断に基づき、ランプ電流目標データを算出し、これは、DA変換器(Dac)によって、アナログのランプ電流目標信号(St)に変換され、前記能力制御回路(Ud)に入力される。
【0081】
前記能力制御回路(Ud)は、基本的には、前記ランプ電流信号(Si)と前記ランプ電流目標信号(St)とを比較し、もし、前記ランプ電流信号(Si)が前記ランプ電流目標信号(St)より小さい場合は前記ゲート駆動信号(Sg)のデューティサイクル比を増加し、逆に、前記ランプ電流信号(Si)が前記ランプ電流目標信号(St)より大きい場合は前記ゲート駆動信号(Sg)のデューティサイクル比を減少するように動作する。
【0082】
前記給電制御回路(Fx)から出力された前記ゲート駆動信号(Sg)が、前記ゲート駆動回路(Gx)に入力されることにより、結果として、前記ランプ電流信号(Si)および前記ランプ電圧信号(Sv)が、スイッチ素子(Qx)の動作にフィードバックされたフィードバック制御系が完成する。
【0083】
前記したように、マイクロプロセッサユニット(Mpu)は、前記ランプ電圧データを参照した計算により、放電ランプ(Ld)において目標とするランプ電力の投入を実現するための、前記ランプ電流目標値を算出するが、ランプ始動時やアーク放電への移行直後などの過渡期を除いた定常点灯状態においては、ランプ電力目標値を前記ランプ電圧データで除することにより前記ランプ電流目標値を算出することができる。
【0084】
前記マイクロプロセッサユニット(Mpu)が、外部からの調光制御指示の情報、すなわち前記ランプ電力目標値の情報を読取るために、IOポート(Io)が設けられており、前記IOポート(Io)には、調光信号(Sd)が入力される。また、外部からランプの点灯と消灯を指示する点灯指令信号(Sact)も前記IOポート(Io)に入力される。
【0085】
この実施例の構成の前記ランプ点灯装置(Ex)において、前記した図3のフローチャートに記載の調光制御を行うC言語によるプログラムのソースの一例を図7に示す。また、図5のフローチャートに記載の調光制御を行うC言語によるプログラムのソースの一例を図8、図9に示す。図8に示すプログラムに図9に示すプログラムが続く形となっている。プログラムの説明は、コメントとして、記号 /* と */ で挟んで記載してある。なお、記載したプログラムのソースは、本発明のランプ点灯装置(Ex)の調光制御において本質的な部分のみを記載しており、したがって、記載の割込み処理関数 Interrupt_Tim_1ms() においては、例えばレジスタの退避や割込みの許可・禁止などのハードウェア制御に近い処理については省略されている。
【0086】
本明細書に記載の回路構成や信号の形態、プログラム処理の方法は、本発明のランプ点灯装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、実施例で説明した回路動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計において、積極的に遂行されることを前提としている。
【0087】
とりわけ過電圧や過電流、過熱などの破損要因からランプ点灯装置のFET等のスイッチ素子などの回路素子を保護するための機構、または、ランプ点灯装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、(パルスバイパルス方式を含む)電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。
【0088】
また、本発明になるランプ点灯装置の構成は、本明細書の実施例に記載の回路方式のものに限定されるものではない。特に、本明細書ではランプ電圧によらずランプ電力を一定化制御する場合を中心に説明したが、この状況は本発明において必須の事項ではなく、他の制御方針の場合でも、本発明の効果は良好に機能する。
【0089】
実施例においては、アーク放電への移行検知の判断や、シーケンス制御は、マイクロプロセッサユニット(Mpu)により行われる場合を記載したが、これについては、前記マイクロプロセッサユニット(Mpu)を廃して、より単純な制御回路に代えるような簡素化などのランプ点灯装置の構成の多様化のもとでも、本発明の効果は良好に発揮される。
【0090】
【発明の効果】
本発明によれば、従来の技術が抱える問題、すなわち、外部から点灯に関する制御を行うインターフェイスに関して、簡単な回路構成で多段階調光を行うことができなかった問題を解決したランプ点灯装置を提供することができる。
【図面の簡単な説明】
【図1】本発明のランプ点灯装置(Ex)の構成を示す簡略化されたブロック図である。
【図2】本発明のランプ点灯装置(Ex)の調光信号および出力電力の波形の一形態を示す図である。
【図3】本発明のランプ点灯装置(Ex)の調光制御の処理を示すフローチャートの一例である。
【図4】本発明のランプ点灯装置(Ex)の調光信号および出力電力の波形の一形態を示す図である。
【図5】本発明のランプ点灯装置(Ex)の調光制御の処理を示すフローチャートの一例である。
【図6】本発明のランプ点灯装置(Ex)の実施例の構成を示す簡略化されたブロック図である。
【図7】本発明のランプ点灯装置(Ex)の実施例の調光制御の処理を示すC言語プログラムの一例である。
【図8】本発明のランプ点灯装置(Ex)の実施例の調光制御の処理を示すC言語プログラムの前半部分の一例である。
【図9】本発明のランプ点灯装置(Ex)の実施例の調光制御の処理を示すC言語プログラムの後半部分の一例である。
【符号の説明】
Adc AD変換器
B00 入口点
B01 処理ブロック
B02 判定ブロック
B03 出口点
B10 判定ブロック
B11 判定ブロック
B12 処理ブロック
B13 処理ブロック
B14 処理ブロック
B15 処理ブロック
B20 判定ブロック
B21 処理ブロック
B40 入口点
B41 処理ブロック
B42 判定ブロック
B43 出口点
B50 判定ブロック
B51 判定ブロック
B53 判定ブロック
B54 処理ブロック
B55 処理ブロック
B56 処理ブロック
B59 処理ブロック
B60 判定ブロック
B61 処理ブロック
B62 判定ブロック
B63 判定ブロック
B64 判定ブロック
B65 処理ブロック
B66 処理ブロック
B67 判定ブロック
B68 処理ブロック
Bx 給電回路
Ci コンデンサ
Count 変数
Cx 平滑コンデンサ
Dac DA変換器
Dx ダイオード
E1 電極
E2 電極
Ex ランプ点灯装置
Fx 給電制御回路
Gi ゲート駆動回路
Gx ゲート駆動回路
Hi 2次側巻線
IL ランプ電流
Io IOポート
Ix 電流検出手段
Ki トランス
L0 ローレベル
L1 ハイレベル
Ld 放電ランプ
Ld’ ランプ
Lx チョークコイル
Mode 変数
Mpu マイクロプロセッサユニット
Mx DC電源
P121 パルス
P122 パルス
P123 パルス
P131 パルス
P132 パルス
P231 パルス
P232 パルス
P233 パルス
P241 パルス
P242 パルス
Pmax 最高電力
Pmin 最低電力
Pw 出力電力
Qi スイッチ素子
Qx スイッチ素子
Ri 抵抗
Sact 点灯指令信号
Sd 調光信号
Sg ゲート駆動信号
Si ランプ電流信号
St ランプ電流目標信号
St’ 目標信号
Sv ランプ電圧信号
Ud 能力制御回路
Ud’ 能力制御回路
Ui スタータ
VL ランプ電圧
Vx 電圧検出手段
W12 待機時間
W13 待機時間
W23 待機時間
W24 待機時間
Wp0 パルス幅
Ww0 レベル遷移検知猶予時間
Ww1 限界電力設定検知猶予時間
Z11 期間
Z12 期間
Z13 期間
Z14 期間
Z21 期間
Z22 期間
Z23 期間
Z24 期間
Z25 期間
t12 時点
t121 時点
t122 時点
t123 時点
t13 時点
t131 時点
t132 時点
t22 時点
t221 時点
t23 時点
t231 時点
t232 時点
t233 時点
t24 時点
t241 時点
t242 時点
t25 時点
t251 時点
Claims (1)
- ランプへの出力電力を多段階に調整する機能を有するランプ点灯装置において、
2値の極性をとる調光信号の受信手段を有し、前記調光信号が一方の極性のレベルにある期間において重畳された、所定の時間幅を有する、前記一方の極性とは逆極性のパルスを受信する度に1段階だけ出力電力を減少し、前記調光信号が他方の極性のレベルにある期間において重畳された、所定の時間幅を有する、前記他方の極性とは逆極性のパルスを受信する度に1段階だけ出力電力を増加するとともに、
前記調光信号のレベルの極性が反転した時点から予め定めた時間を経過後に、前記パルスが受信されないときは、出力電力の調整可能範囲の最低段階または最高段階の何れかを、反転後の前記調光信号のレベルの極性に応じて、選択して設定することを特徴とするランプ点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003055494A JP4175144B2 (ja) | 2003-03-03 | 2003-03-03 | ランプ点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003055494A JP4175144B2 (ja) | 2003-03-03 | 2003-03-03 | ランプ点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004265756A JP2004265756A (ja) | 2004-09-24 |
JP4175144B2 true JP4175144B2 (ja) | 2008-11-05 |
Family
ID=33119496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003055494A Expired - Fee Related JP4175144B2 (ja) | 2003-03-03 | 2003-03-03 | ランプ点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4175144B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4636102B2 (ja) | 2008-03-24 | 2011-02-23 | 東芝ライテック株式会社 | 電源装置及び照明器具 |
JP4687735B2 (ja) | 2008-03-24 | 2011-05-25 | 東芝ライテック株式会社 | 電源装置及び照明器具 |
JP4600583B2 (ja) | 2008-09-10 | 2010-12-15 | 東芝ライテック株式会社 | 調光機能を有する電源装置及び照明器具 |
JP5515931B2 (ja) | 2009-04-24 | 2014-06-11 | 東芝ライテック株式会社 | 発光装置及び照明装置 |
JP2012023001A (ja) | 2009-08-21 | 2012-02-02 | Toshiba Lighting & Technology Corp | 点灯回路及び照明装置 |
JP5333768B2 (ja) | 2009-09-04 | 2013-11-06 | 東芝ライテック株式会社 | Led点灯装置および照明装置 |
JP5641180B2 (ja) | 2009-09-18 | 2014-12-17 | 東芝ライテック株式会社 | Led点灯装置および照明装置 |
JP5464521B2 (ja) * | 2010-07-20 | 2014-04-09 | 株式会社東通研 | 誘導放電限界回路を用いた安定器 |
-
2003
- 2003-03-03 JP JP2003055494A patent/JP4175144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004265756A (ja) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4303731B2 (ja) | デュアルモード電圧調整器 | |
US10355605B1 (en) | Adjustable frequency curve for flyback converter at green mode | |
US6107851A (en) | Offline converter with integrated softstart and frequency jitter | |
EP2469696B1 (en) | A controller for a resonant converter | |
US6784646B2 (en) | Method and apparatus for reducing audio noise in a switching regulator | |
US7906943B2 (en) | Boost converter with adaptive coil peak current | |
US6288501B1 (en) | Ballast for a discharge lamp | |
KR100481444B1 (ko) | 에너지 절약형 조도 조절기 | |
US20160380530A1 (en) | Highly-efficient power factor correction circuit and switching power supply apparatus | |
US20070252569A1 (en) | Off-line converter with digital control | |
US20020024328A1 (en) | Off-line converter with digital control | |
US6631082B2 (en) | Switching power supply unit | |
US7777469B2 (en) | Converter having PWM ramp adjustable in discontinuous mode operation | |
US7400122B2 (en) | Method and apparatus for reducing audio noise in a switching regulator | |
JP2010057361A (ja) | 電圧モードフィードバックバーストモード回路 | |
JP2006246664A (ja) | スイッチング電源回路の制御方式 | |
TW202125966A (zh) | 利用分數谷值切換控制器之頻率抖動 | |
TW201301731A (zh) | 恒定導通時間的開關調節器實現輕負載控制 | |
JP4175144B2 (ja) | ランプ点灯装置 | |
US10361635B2 (en) | Method of controlling a power converter switched by a zero crossing signal and a continuous conduction signal | |
JPH06113534A (ja) | 電源装置 | |
US7626341B2 (en) | Discharge lamp lighting apparatus | |
JPH09121534A (ja) | Dc/dcコンバータ | |
JP3829533B2 (ja) | 放電灯点灯装置 | |
JP3888062B2 (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140829 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |