JP4169792B2 - 不平衡二極静電チャック電源供給装置およびその方法 - Google Patents

不平衡二極静電チャック電源供給装置およびその方法 Download PDF

Info

Publication number
JP4169792B2
JP4169792B2 JP54588298A JP54588298A JP4169792B2 JP 4169792 B2 JP4169792 B2 JP 4169792B2 JP 54588298 A JP54588298 A JP 54588298A JP 54588298 A JP54588298 A JP 54588298A JP 4169792 B2 JP4169792 B2 JP 4169792B2
Authority
JP
Japan
Prior art keywords
power supply
unbalanced
voltage
voltage power
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54588298A
Other languages
English (en)
Other versions
JP2001525123A (ja
JP2001525123A5 (ja
Inventor
ロス・チャールス・ピー.
ライ・キャンフェング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2001525123A publication Critical patent/JP2001525123A/ja
Publication of JP2001525123A5 publication Critical patent/JP2001525123A5/ja
Application granted granted Critical
Publication of JP4169792B2 publication Critical patent/JP4169792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00Chucks or sockets
    • Y10T279/23Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Description

発明の背景
本発明は、半導体素子およびその製造用の機器に関する。さらに詳細には、本発明は、プラズマ加工チャンバー内で、半導体基板を二極静電チャック上にクランプする、改良された機器および方法に関する。
二極静電チャックをプラズマ加工システムで使用することは、よく知られている。前記の説明を容易にするために、図1は、カリフォルニア州フリモントのラム・リサーチ社による、二極静電チャックとの使用に適したチャンバー、TCP 9400 SETMとして周知の基板加工チャンバーの概略図を示す。図1を参照すると、基板プラズマ加工システム100は、プラズマ加工チャンバー102を有する。チャンバー102の上には、図1の例中でコイルによって実現されている電極103が配置されている。コイル103は、一般に、整合ネットワーク(図1には図示されていない)を介してRFジェネレーター105により通電される。
チャンバー102内にはガスリング104が設けられており、このガスリングは、例えば、腐食液ソースガスなどの気体状のソース物質を、半導体基板またはフラットパネル表示装置などの基板150との間のRF誘導プラズマ領域内へと放出するための複数のオリフィスを含んでいる。気体状のソース物質は、チャンバー自体の壁の中に作り込まれているポートから、あるいは、基板上に配置されているシャワーヘッド型の機器から、放出されてもよい。
基板150はチャンバー102へと導かれ、第2電極として動作する二極静電チャック110上に配置される。二極静電チャック110は、一般に、RFジェネレーター120から(一般的に整合ネットワークを介して)RF電力を受容する。電源152は、二極静電チャックの極にバイアスをかけ、基板150をその上にクランプさせる。基板150をチャック110にクランプする機構について、以下に説明する。
RFジェネレーター120が供給するRFエネルギーから電源152を保護するため、RFフィルタ(従来のもので、図を簡略化するために図1には示さず)が、電源152とRFジェネレーター120の間に配設されている。同様に、dc阻止コンデンサ(従来のもので、図を簡略化するために図1には示さず)も、電源152とRFジェネレーター120の間に配設され、RFジェネレーター120が、電源152が供給するdc電位レベルの影響を受けないようにすることもできる。
ヘリウム冷却ガスは、チャック110と基板150の間に加圧(例えば、1つの実施態様においては約5−10Torr)状態で導入され、均一および反復可能な結果が確実に得られるよう、加工中の基板の温度を正確に制御する熱伝導媒体として機能する。プラズマ加工中、ポート106を介してガスを回収することで、チャンバー102内の圧力を、例えば、ある実施態様のように約5から25mTorrの範囲で低く維持することが好ましい。エッチングに適したチャンバー温度(例えば、ある実施態様においては約70℃)を維持するため、複数の加熱器(図を簡略化するために図1には示さず)を設けることができる。接地への電気経路を設けるため、一般に、チャンバー102のチャンバー壁が接地される。
図2は、図1の二極静電チャックの断面を詳細に示している。説明を容易にするために、二極チャック110は、一般的に「ドーナツ部&基部」として知られる構成に配列されている。この構成は、図3の平面図においてさらに明確に示されている。この名称が示すように、二極静電チャック110は、正極204および負極206という2つの極を有する。本発明は、負の基部の構成だけに限定されないが、二極静電チャック110は好ましい負の基部の構成で示されている。
二極静電チャックの極の上には、セラミック、ポリマー等の任意の適切な誘電物質から作成可能な誘電層212が配置されている。ウェハ208は、加工のためにこの二極ESCチャックの誘電層212の上部に配置される。
図2では、二極静電チャックの極は、電源210に接続されている。電源210がオンされると、負極206には、電源210によって、共通基準電位レベルに対して負のバイアスがかけられる。電源210は、共通基準電位レベルに対して、正のバイアスを正極204にもかける。p型半導体ウェハの場合、負極206上の負の電位は、ウェハ208の正の電荷すなわち正孔を、負極206上に重ねられたウェハ領域へと移動するように、静電的に誘導する。逆にn型半導体ウェハの場合、ウェハ208内の電子が、正極204の上に重ねられたウェハ領域へと移動する。その結果、これらの極とそれぞれ重ねられたウェハ領域の間に静電力が生じ、加工中に、二極静電チャック110にウェハ208をクランプさせておくために必要なクランプ力が得られる。
極同士が共通基準電圧レベルに対して反対の極性で均等にバイアスがかけられる場合、プラズマがオンになり、ウェハに負のバイアスがかけられた状態になると、極上での静電力の不均衡が発生することがある。この状態を説明するために、電極210が、共通基準電圧レベルに対して、正極204に+350V、負極206に−350Vのバイアスをかけるケースを考える。プラズマがオフの状態では、ウェハ電位は、共通基準電圧レベルに対して0ボルトであり、二極チャック110の極と重ねられているウェハ領域の間の電位差は、それぞれ+350Vおよび−350Vである。
しかしながら、プラズマの存在下でウェハ208が負に帯電されると、ウェハと二極静電チャックの二極の間の電位差は非対称になる。例えば、プラズマがオンになっているとき、ウェハバイアス電圧は−100Vとなりうる。この場合、正極と負のバイアスがかけられた基板の間の電位差は+450V、つまり(+350V−(−100V))まで上昇する。ただし、負極と負のバイアスがかけられたウェハの電位差は、−250V、つまり(−350V−(−100V))まで減少する。電位差の減少により、負極とウェハの間の静電保持力が弱められる。その結果、熱交換ガスが漏出し、不適切な温度制御および/または工程の変動が生じる。いくつかの事例では、ウェハを二極チャックに保持している静電力が非常に弱くなるため、ヘリウム冷却圧力とチャンバー内低圧の間の圧力差動によりウェハにかけられている力に十分抵抗できなくなり、ウェハがチャックの表面から飛び出すことがある。
さらに、プラズマ誘導負ウェハバイパスは、負のバイアスをかけられているウェハと二極チャックの正極間の電位差を過度に増加させることがある。電位差が高くなりすぎると、ウェハの下部表面とチャックの上面の間でアーク、つまり火花が発生し、凹みなどの損傷を生じさせることがある。時間がたつにつれ、熱交換ガスの適切な密封状態を維持できなくなるほどチャックの表面が損傷してしまう場合もある。
熱交換ガスの漏れは、図2に示されているような、エッジが負に帯電している二極チャックにおいて悪化することが判明している。この理由は、プラズマがオンになり、ウェハが負のバイアスをかけられているときは、エッジが負の二極静電チャック110のエッジ領域にかかる静電力が少ないためである。エッジが正の二極静電チャックは、ウェハのエッジをチャックに対しクランプする、したがってヘリウムの漏れを減少させるときにはより効果的である。しかし、プラズマとチャックのエッジの間でのさらに大きな漏れ電流を発生させる状態になりやすいため、好適とは言えない。エッジが正の二極静電チャックは、ウェハ固着も悪化させるので、さらに不都合である。
本出願人による1995年10月30日に提出された出願番号第08/550,510号(弁理士事件整理番号第P168/LAM1P004号)の「負オフセット二極静電チャック」と題された、本明細書に参照として組み入れられている米国特許出願においては、共通基準電圧レベルと負極の差異の程度が増大される一方、共通基準電圧レベルと正極の差異の程度が減少されるよう、二極静電チャックに供給されている電圧レベルを静的にオフセットする技術が開示されている。
ウェハが、プラズマの存在によって負に帯電された状態になると、ウェハと負極の間の差異は、プラズマがオンになる前の差異に対してやや削減されるものの、ヘリウム漏れのレベルが許容可能なほど、十分高く維持されている。
しかしながら、静的オフセット電圧を生じさせる従来技術による技法は、チャックの極に供給されている電圧レベルをオフセットするために、チャックの極へのバイアス印加に利用されている電源以外の第2の電源を必要とする点が不利である。この第2電源の要件は、結果的に生じる静的オフセット電源をさらに高価かつ扱いにくくし、不利である。
他方、動的帰還システムにおいて、推定ウェハDCバイアスに応じ、チャックの極に供給されている電圧の変更が試みられている。本出願人により1996年3月29日に提出された出願番号第08/624,988号(弁理士事件整理番号第P169/LAM1P006号)の「動的帰還静電ウェハチャック」と題する、ここに参照として組み入れられている米国特許出願においては、ウェハDCバイアスを推定し、推定ウェハDCバイアスを電源の基準として利用するための技法が開示されている。
理論上、基準電圧(つまり、推定ウェハDCバイアス)が、ウェハの帯電のために負になると、これに対応し、負極に供給されている電圧の負の度合が高くなり、正極に供給されている電圧の正の度合いが低くなる。基準電圧(したがって、ウェハDCバイアス)とチャックの極の電圧レベルの間の差異は変化しないため、理論的には、プラズマがオンになるときのヘリウム流量のレベルには差異がないはずである。
実際には、推定ウェハDCバイアスの度合いは、一般的に実際のウェハDCバイアスより低いことが判明した。このため基準電圧の度合いは、一般的に実際のウェハDCバイアスより低い。したがって、基準電圧に参照されているチャックの負極と、ウェハDCバイアスの電位差は、プラズマがオンになっているとき、実際には低くなる。前述のように、負極とウェハ間のΔVの減少により、その間の静電力は削減され、ヘリウム流量が増大するという望ましくない結果となる。
さらに、基準電圧と実際のウェハDCとの電位差は、実際には、チャックへのRF電力の増加に伴い増大することが判明している。したがって、負極とウェハの電位差は、実際には、バイアス電力が増加するにつれて減少し、このようにしてバイアス電力が増加すると、ヘリウム流量が増加する。
前記を考慮すると、特にプラズマの存在下、二極静電チャックに対するウェハの改良クランプ技術のための改良技術が望まれている。コストを低減するために、この改良技術は、第2電源や複雑な制御回路の使用が不要とすることが好ましい。
発明の概要
本発明は、ひとつの実施態様においては、基板加工チャンバーの二極静電チャックに、不平衡電圧を提供する方法に関する。この方法は、制御信号に応じて、第1端子および第2端子で平衡差動出力電圧を生成させるように構成されている可変平衡電圧電源を準備する工程を含んでいる。この方法は、さらに、可変平衡電圧電源の第1端子を第1ノードに接続させる工程を含む。第1ノードは、抵抗器ブリッジの第1抵抗素子に接続される。
この方法は、また、可変平衡電圧電源の第2端子を第2ノードに接続する工程も含んでいる。第2ノードは、抵抗器ブリッジの第2抵抗素子に接続される。第1抵抗素子の抵抗値は、第2抵抗素子の抵抗値より低い。また、第1抵抗素子および第2抵抗素子を1つの共通基準端子に接続する工程を含んでおり、これによって、可変平衡電圧電源以外の電源を利用しなくても、可変平衡電圧電源がオンになったときに、第1ノードおよび第2ノードで平衡電圧を生成している。
本発明は、別の実施態様においては、基板加工チャンバーの二極静電チャックに、不平衡電圧を供給するよう構成されている不平衡差動電圧電源供給装置に関する。この不平衡差動電圧電源供給装置は、制御信号に応じて、第1端子および第2端子で平衡差動出力電圧を生成するように構成されている可変平衡電圧電源を含む。この不平衡差動電圧電源供給装置は、可変平衡電圧電源の第1端子に接続される第1ノードを含む。また、第2抵抗素子に並列に接続されている第1抵抗素子を具備する抵抗器ブリッジも含まれている。第1抵抗素子は、第1ノードに接続される。
この不平衡差動電圧電源供給装置は、可変平衡電圧電源の第2端子および第2抵抗素子に接続される第2ノードも含む。第1抵抗素子の抵抗値は、第2抵抗素子の抵抗値より低い。さらに、第1抵抗素子および第2抵抗素子に接続されている1つの共通基準端子が含まれており、これによって、可変平衡電圧電源がオンになったとき、可変平衡電圧電源以外の電源を利用しなくても、第1ノードおよび第2ノードで不平衡電圧が生成される。
以下の詳細な説明を読み、様々な図を参照することで、本発明の上記およびその他の利点が明確になるであろう。
【図面の簡単な説明】
本発明は、添付図面の図を例として説明されているが、これに制限されることはない。理解を助けるため、以下の図における同一の参照番号は、同一あるいは類似した要素を示すものとする。
図1は、説明を容易にするために、一般的なプラズマ基板加工システムを示している。
図2は、二極静電チャックの断面図である。
図3は、二極静電チャックのドーナツ部&基部構成を示している。
図4は、本発明の実施態様に従って、静的不平衡二極静電チャック電源を示す。
図5Aおよび図5Bは、プラズマがオンになっているとき、不平衡な供給電圧が、二極ESCチャックの負極と基板の間の電位差に及ぼす影響を示す。
図6は、本発明の実施態様に従って、不平衡二極静電チャック電源供給装置の別の実施例を示している。
第7Aおよび第7Bは、プラズマがオンになっているときに、動的帰還および不平衡供給電圧の組み合わせが、二極ESCチャックの負極と基板の間の電位差に及ぼす影響を示している。
図8は、本発明の実施態様における静的不平衡二極静電チャック電源供給装置を示す。
好ましい実施態様の詳細な説明
本発明は、添付図面で示されるように、いくつかの好ましい実施態様に関して詳細に説明されている。以下の説明では、本発明が十分理解されるよう、多数の特定の詳細が述べられている。しかし、これらの特定の詳細がなくても本発明が実施されうることは、当業者にとって明らかである。本発明を理解するうえで不要な混乱を避けるため、それ以外の例では、周知の工程ステップについては、詳述されていない。
本発明のある態様に従って、二極静電チャックの負の基部または極とウェハとの間の電位差が一定のレベルを超えて維持されている限り、ヘリウム漏れは許容できる程度であることが理解されよう。さらに、ヘリウム漏れを最小限に抑えるためには、二極ESCチャックの二極の平衡電圧が必須でないことが認識されている。動的帰還が利用されるにしても、二極ESCチャックの極での不平衡電圧により、事実上の利点が得られることが認識されている。
例えば、二極ESCチャックの二極に供給されている電圧を、意図的に不平衡にできる(つまり、二極静電チャックの負極に供給されている負の電位の度合いを、二極静電チャックの正極に供給されている正の電位の度合いより大きくする)場合、ウェハが負のバイアスをかけられ、その推定DC電圧が電源に対する基準として利用されるにしても、ウェハと負極の電位差がつねに最小レベルを上回るようにすることができる。不平衡ESC電源が動的帰還とともに利用されると、高バイアス電力がチャックの極に適用されても、安定した冷却ヘリウム流量を維持することができる。
さらに重要なことは、本発明により、複雑な制御回路や追加電源の使用を必要としなくても、二極ESCチャックの極に不平衡電圧を供給するという目標が達成される。本発明の別の有利な態様に従って、第2電源(つまり、オフセット電源)の使用を必要としなくても、ESCチャックの電極に固定した負のオフセット電圧を提供することができる。1995年10月30日に提出された出願番号第08/550,510号(代理人事件整理番号第P168/LAM1P004号)の「負のオフセット二極静電チャック」と題される前述の同時係属中の出願に比較して、本発明は、単一の電源だけを使用している二極ESCチャックに固定のオフセット電圧を供給するので、大きな利点を有している。当業者によって理解されるように、固定したオフセット電圧を得るために単一電源だけを利用する能力は、費用や信頼性の面でおおきな利点が得られる。
図4は、本発明のひとつの実施態様に従って、図1のチャック110などの二極静電チャックの極に不平衡電圧を供給するための不平衡差動電圧電源供給装置400を示す。図4の構成においては、不平衡差動電圧電源供給装置400は、可変平衡電圧電源402を含む。スタンドアロン構成要素として、可変平衡電圧電源402は、その入力として制御信号(典型的には、0Vと5Vの間のdc信号)を受信し、その出力端子404および406において、等しい大きさの正および負の電圧を出力する。本例では、可変平衡電圧電源402として、カリフォルニア、エルカホーンのアメリカンハイボルテージ社の電源(型式番号SF−12)が使用されている(可変であっても、なくても)それ以外の従来の電源が利用可能なことは言うまでもない。
ただし、平衡電圧電源402の出力端子404および406は、抵抗器ブリッジ408のノードに接続される。抵抗器ブリッジ408は抵抗素子410と412を有しており、図示されているように、それらの両端は、出力端子404と406および共通基準端子414に接続されている。図4の実施態様においては、共通基準端子414が接地されているが、それ以降の図で示されるように、その代わりに、動的帰還信号に接続されて、不平衡差動電圧電源供給装置400によって出力されている電圧を動的に修正するようにしてもよい。共通基準端子414が接地されているときには、必要に応じて、電流制限抵抗器(ある実施態様においては約10kΩ)を、共通基準端子414と接地の間に挿入してもよい。
本発明のある特に有利な態様に従って、単に抵抗素子410および412の抵抗値を不平衡にするだけで、不平衡差動電圧電源供給装置400の出力420、420で不平衡電圧が生じるようにしてもよい。
例えば、抵抗素子410の抵抗値が、抵抗素子412よりも高い場合には、オフセット電圧が生じ、このオフセット電圧によって端子404での正電圧の正の度合いが低くなり、同じオフセット電圧よって端子406での負電圧の負の度合いが増大する。このようにして、不平衡差動電圧電源供給装置400は、その出力420および422において、後で二極ESCチャックの極へのバイアス電圧として利用されうる不平衡電圧を出力する。
ある例においては、平衡電圧電源402は、抵抗器ブリッジ408無しで、端子404で+350V、端子406で−350Vを出力するように構成される。約1.001MΩの抵抗値を有する抵抗素子412が(ノード418を介して)端子404に接続され、約2MΩの抵抗値を有する抵抗素子410が(ノード416を介して)端子406に接続されるとき、出力420および422の差動電圧は、それぞれ約+240Vおよび−460Vであることが見いだされている(110Vのオフセット)。抵抗器430は、(不平衡差動電圧電源供給装置400が出力420および420で接続されているチャックは、一般的に非常に高いインピーダンスを有しているため)平衡電圧電源402に対する有限負荷となる負荷抵抗器を表している。ある実施態様においては、抵抗器430は、約470kΩの値を有していてもよい。抵抗器432および434は、電流制限抵抗器であり、また、漏れセンサ抵抗器でもある。ある実施態様においては、抵抗器432および434は、それぞれ約51kΩの値を有していてもよい。
出力420と422での差動電圧は、大きさの異なる正と負の電圧によって二極ESCチャック(例えば、図2のチャック110)の極にバイアスをかけるために利用されるようにしてもよい。負の出力電圧は、共通接地に対してさらに負の度合いが強まるので、本発明は、プラズマがオンになり、基板が負に帯電されても、基板と負極の間の大きな電位差を維持するのに有利である。
図4の構成に関連した利点は、図5Aおよび図5Bの電圧プロットを参照することで、さらによく理解できる。図5Aでは、二極ESCチャックの極は、従来の技術と同様、+350Vと−350Vで等しくバイアスがかけられている。ポイント502でRF電力がオンになると、基板DCバイアスは−100Vまで下がり、負に帯電しているウェハと負極の電位差(△V)は250Vとなる。
図5Bにおいては、二極ESCチャックの極は、図4の不平衡差動電圧電源供給装置を使用することにより、+240Vと−460Vでバイアスが不均一にかけられている。RF電力がポイント504でオンになると、基板DCバイアスは再び−100Vまで下がる。しかし、負に帯電しているウェハと負極の間の電位差(△V)は、より高い△V(つまり、RF電力がオンになる前の460V)から下がり、代わりに360Vの電位差で有利に維持される。本発明のより高い電位差は、ウェハのエッジをチャックの負の基部にクランプする、より高い静電力に変換される。したがってプラズマがオンになっても、冷却ヘリウムの安定した流れを維持するのに有利である。
ある実施態様においては、抵抗素子410および412は、適切な従来の抵抗器、あるいは既製の値を有する適切な従来の抵抗器の組み合わせを表している。抵抗素子410および412を表している抵抗器の正確な値は、おもに平衡電圧電源402のパラメータと、所望のオフセット電圧値によって変化する。ある実施態様においては、抵抗素子410と412を表している抵抗器の値は、インタラクティブイメージテクノロジ社(カナダ、オンタリオ州トロント市ピーターストリート111,スイート801)による「エレクトロニクスワークベンチ」(バージョン4)として知られているソフトウェアモデリングツール、あるいはこれと同等の適切なモデリングツールを使用して、ある特定のオフセット電圧に関して得ることができる。
図4の不平衡差動電圧電源供給装置400は、負の出力電圧をさらに負にオフセットし、正の出力電圧をさらに正にオフセットするために、電源の追加を必要とすることなく、固定不平衡電圧を二極ESCチャックの極に供給していることに注目すべきである。これによって、実質的にESC電源供給のコストが削減され、構造も簡略化されているため、極めて有利であると言える。
図6は、本発明の別の実施態様に従って、共通基準端子414が接地されている代わりに、ウェハバイアスセンサ出力に接続されている図4の不平衡電圧電源供給装置を示す。このように接続されるとき、図6の不平衡差動電圧電源供給装置により、出力420と422での出力電圧を、推定基板DCバイアス値に応じて動的に変更することができる。ウェハバイアスセンサ、および、その出力を基準信号として使用することは、例えば、前記同時係属中の出願第08/624,988号に記載されている。
本実施態様の利点は、図7Aを参照することによってさらに良く理解できる。図7Aにおいては、チャックの極に供給されている電圧は、例えば+350Vと−350Vで平衡がとれている。RF電力がポイント702でオンになると、基板のDCバイアスは、図7Aで示されるように、値Vdcだけ下がる。平衡電源用基準電圧として利用される推定基板DCバイアスは、両極に供給されている電圧を値Vrefだけ下げる。Vdc=Vrefの場合、両方の電圧レベルが同じ量だけ下がるため、理論的には、チャックの負極と負に帯電しているウェハの間の静電力のレベルが下がることはない。
実際には、Vdcは、通常、ウェハバイアスセンサ回路によって過小評価されていることが判明した。したがって、Vref(つまり、推定基板DCバイアス)は、一般に、Vdc(実際の基板DCバイアス)より小さくなる。図7Aのプロットに図示されているように、この過小評価によって、負極の電圧レベルは、基板DCレベルが引き下げられる量より少ない量だけ引き下げられる。例えば、基板DCバイアスが−100Vまで減少する場合、△Vは、ポイント702(プラズマがオンになるとき)の前の約350Vから、その後(RFピーク検出器回路による基板DCバイアスの過小評価のため)350Vをやや下回るまで変化することがある。ヘリウムの流れを満足なレベルに維持するために必要な電位を約350Vとすると、このようなわずかな低下でも、許容できないほどのレベルにまでヘリウムの漏れを増加させる可能性もありうる。
本発明の不平衡ESCチャック電源供給装置とともに(推定基板DCバイアスを使用する)動的帰還が利用されるときには、(RF電力がオンになるときに)基板が負に帯電されたとしても、負極と基板との電圧差が適切に維持できることが判明した。図7Bにおいて、二極ESCチャックの極には、例えばそれぞれ+240Vと−460Vが供給され、最初は不平衡である。RF電力がポイント704でオンになり、推定基板DCバイアスが電源の基準として利用されると、この電位差△V2は、前記過小評価のために△V1からはやや減少するが、依然として、基板と負に帯電しているウェハの間の静電引力(および付随して安定したヘリウム流れ)を適切なレベルに維持するために十分大きな値である。
例えば、基板DCバイアスが−100Vまで下がると、△Vは、ポイント704(プラズマがオンになるとき)の前の約460Vからその後(RFピーク検出器回路による基板DCバイアスの過小評価のため)わずかに460Vを下回るまで変化することがある。図7Aに関して説明されている前記例を使用して、ヘリウム流量を満足なレベルに維持するために必要な電位差が約350Vである場合、動的帰還不平衡電源供給装置は、ヘリウム流量を安定した状態に保つため、この必要とされている値より電位差を高く維持するのに有利である。
図8は、チャックの極に供給される出力420および422での電圧を不平衡にすることに加えて、抵抗器ブリッジ408が、ノード418と416における電位差を分割するための分圧器回路としてさらに機能する、本発明の別の実施態様を示している。図8の実施態様においては、ノード416と418における電位差の数分の1を表す信号を、ノード812から得ることができる。例えばESCチャックの極への入力電圧に関するデータをユーザに提供するため、アナログデジタルI/O回路をノード812に接続できる。このデータは、例えば基板上で実行されている工程のモニタに利用できる。
前記から理解できるように、本発明は、プラズマがオンになり、基板が負に帯電している間に、二極静電チャック、特に負の基部二極静電チャックに基板をクランプする点が有利に改善されている。抵抗器ブリッジの抵抗値を修正するだけで、本発明は、負極に供給されている負の電圧の大きさを増大し、基板とチャックの負極の間の静電力の適切なレベルが、基板がプラズマのために負のバイアスをかけられた後も、均一に維持されるよう、静電力を増大させる。本発明は、複雑な制御回路、あるいは1つまたは複数の追加電源の使用を必要としなくても、前記を達成できることが最も重要である。動的帰還を使用する場合、クランプ力の適切なレベルは、(ウェハの負電圧の大きさが増大される場合だけではなく)バイアス電力が大幅に増加される場合にも保証される。
本発明は、複数の好ましい実施態様として説明されてきたが、本発明の範囲内に該当する範囲で変更、置き換えおよび同等物の使用が可能である。例えば、ここでは、プラズマエッチング炉に関して説明されているが、本発明の不平衡二極ESCチャック電源供給装置は、例えば、析出に利用されるものなど、他のプラズマ炉で利用されてもよい。また、本発明の方法および機器を実現する多くの代替方法があることにも注意すべきである。したがって、以下の請求項は、本発明の真の精神および範囲に該当するすべてのこのような変更、置き換えおよび同等物を含むとの解釈が意図されている。

Claims (23)

  1. 基板加工チャンバー(102)の二極静電チャック(110)に不平衡電圧を供給する方法であって、
    制御信号に応じて、第1端子と第2端子(404、406)で平衡作動出力電圧を生成するように構成されている可変平衡電圧電源(400)を準備する工程と、
    前記可変電圧電源の前記第1端子(404)を、抵抗器ブリッジ(408)の第1抵抗素子(412)に接続されている第1ノード(418)に接続する工程と、
    前記可変電圧電源の前記第2端子(406)を、前記第1抵抗素子(412)よりも高い抵抗値を有する前記抵抗器ブリッジ(408)の第2抵抗素子(410)に接続されている第2ノード(416)に接続する工程と、
    前記第1抵抗素子(412)および前記第2抵抗素子(410)を一つの共通基準端子(414)に接続し、前記可変平衡電圧電源以外の電源を利用することなく、前記可変平衡電圧電源(400)がオンになるときに、前記第1ノード(418)および前記第2ノード(416)で前記不平衡電圧を発生させる工程と、
    を備える方法。
  2. 請求項1記載の方法であって、さらに、
    前記共通基準端子(414)をピーク検出器回路出力に接続する工程を含み、
    前記ピーク検出器回路出力は、前記二極静電チャックで測定されるRFピーク間電圧に応じて生じる直流信号を表しており、この結果、前記ピーク検出器回路出力の大きさに応じて前記不平衡電圧の大きさが変化する、方法。
  3. 前記第1抵抗素子(412)の値が1MΩである、請求項1又は2記載の方法。
  4. 前記第2抵抗素子の値が2MΩである、請求項1ないし3のいずれかに記載の方法。
  5. 請求項1ないし4のいずれかに記載の方法であって、さらに、
    前記共通基準端子(414)を接地することによって、前記不平衡電圧の大きさを実質的に所定値に固定する工程、を備える方法。
  6. 請求項1ないし4のいずれかに記載の方法であって、さらに、
    前記共通基準端子(414)を電流制限抵抗器(810)の第1端部に接続する工程と、
    前記電流制限抵抗器(810)の第2端部を接地に接続することによって、前記不平衡電圧の大きさを実質的に所定値に固定する工程と、
    を備える方法。
  7. 請求項1ないし6のいずれかに記載の方法であって、さらに、
    前記第1抵抗素子の第1抵抗器(806)と前記第1抵抗素子の第2抵抗器(808)とに接続されている第1電圧モニタノード(812)でDC電圧を得る工程を備え、前記第1抵抗素子が、前記第2抵抗器(808)と直列に接続されている前記第1抵抗器(806)を有する、方法。
  8. 請求項1ないし7のいずれかに記載の方法であって、
    前記二極静電チャック(110)の構成はドーナッツ部及び基部型の構成であり、前記第1ノード(418)が前記二極静電チャックのドーナッツ部(204)に接続され、前記第2ノード(416)が前記二極静電チャックの基部に接続されている、方法。
  9. 基板加工チャンバー(102)の二極静電チャック(110)に不平衡電圧を供給するよう構成された不平衡差動電圧電源供給装置(400)であって、
    制御信号に応じて、第1端子および第2端子(404、406)に平衡差動出力電圧を発生させるように構成されている可変平衡電圧電源(400)と、
    前記可変平衡電圧電源の前記第1端子(404)に接続されている第1ノード(418)と、
    並列に接続されている第1抵抗素子(412)と第2抵抗素子(410)とを有し、前記第1抵抗素子が前記第1ノードに接続されている抵抗器ブリッジ(408)と、
    前記可変平衡電圧電源の前記第2端子(406)と、前記第1抵抗素子よりも高い抵抗値を有する前記第2抵抗素子とに接続されている第2ノード(416)と、
    前記第1抵抗素子および前記第2抵抗素子に接続された共通基準端子(414)と、
    を備え、
    前記可変平衡電圧電源(400)がオンになるとき、前記可変平衡電圧電源以外の電源を利用しなくても、前記第1ノード(418)および前記第2ノード(416)において前記不平衡電圧が生成される、不平衡差動電圧電源供給装置。
  10. 請求項9記載の不平衡差動電圧電源供給装置であって、さらに、
    前記共通基準端子に接続され、前記二極静電チャックで測定されているRFピーク間電圧を測定するとともに、前記共通基準端子において、これに応じた直流信号を生成するRFピーク間電圧検出器を備え、
    前記ピーク検出器回路出力の大きさに応じて前記不平衡電圧の大きさが変更される、不平衡差動電圧電源供給装置。
  11. 前記第1抵抗素子(412)の値が1MΩである、請求項9又は10記載の不平衡差動電圧電源供給装置。
  12. 前記第2抵抗素子(410)の値が2MΩである、請求項9ないし11のいずれかに記載の不平衡差動電圧電源供給装置。
  13. 前記共通基準端子(414)が接地に接続されており、これによって、前記不平衡電圧の大きさを実質的に所定値に固定する、請求項9ないし12のいずれかに記載の不平衡差動電圧電源供給装置。
  14. 前記所定値が、それぞれ−460ボルトおよび240ボルトである、請求項13記載の不平衡差動電圧電源供給装置。
  15. 請求項9ないし12のいずれかに記載の不平衡差動電圧電源供給装置であって、
    前記共通基準端子(414)が電流制限抵抗器(810)の第1端部に接続されているとともに、前記電流制限抵抗器の第2端部が接地されており、これによって、前記不平衡電圧の大きさを実質的に所定値に固定する、不平衡差動電圧電源供給装置。
  16. 請求項9ないし15のいずれかに記載の不平衡差動電圧電源供給装置であって、
    前記第1抵抗素子は、第1電圧モニタノード(812)および第2抵抗器(808)と直列に接続されている第1抵抗器(806)を備え、前記第1電源モニタノードが、前記不平衡電圧の数分の1を表すDC電圧を供給するように構成されている、不平衡差動電圧電源供給装置。
  17. 基板加工チャンバー(102)の二極静電チャック(110)に不平衡電圧を供給するよう構成された不平衡差動電圧電源供給装置(400)であって、
    第1端子および第2端子(404、406)で平衡差動出力電圧を生じさせるように構成されている平衡電圧電源(400)と、
    前記第1端子(404)および前記第2端子(406)に接続されており、前記差動出力電圧を不平衡とすることによって前記不平衡電圧を生じさせる手段とを含み、前記不平衡化手段は
    前記第1端子(404)に接続されている第1抵抗手段(412)と、
    前記第2端子(406)に接続され、前記第1抵抗手段より高い抵抗値を有する第2抵抗手段(410)と、
    前記第1抵抗手段および前記第2抵抗手段に接続されている基準端子と、
    を備える、不平衡差動電圧電源供給装置。
  18. 請求項17に記載の不平衡差動電圧電源供給装置であって、
    前記共通基準端子(414)は、前記二極静電チャック(110)で測定されたRFピーク間電圧に応じて生成された直流信号出力を表すピーク検出回路出力に接続されており、これによって、前記ピーク検出回路出力の大きさに応じて前記不平衡電圧の大きさが変更されるようにする、不平衡差動電圧電源供給装置。
  19. 前記共通基準端子(414)が接地されており、これによって、前記不平衡電圧の大きさを実質的に所定値に固定する、請求項17記載の不平衡差動電圧電源供給装置。
  20. 前記共通基準端子(414)が電流制限抵抗器(810)の第1端部に接続されるとともに、前記電流制限抵抗器の第2端部が接地されており、これによって、前記不平衡電圧の大きさを実質的に所定値に固定する、請求項17記載の不平衡差動電圧電源供給装置。
  21. 請求項17ないし20のいずれかに記載の不平衡差動電圧電源供給装置であって、さらに、
    前記第1と第2の端子(404,406)の間に接続された負荷抵抗器(430)を備える、不平衡差動電圧電源供給装置。
  22. 請求項1ないし8のいずれかに記載の方法であって、さらに、
    前記第1と第2の端子(404,406)の間に接続された負荷抵抗器(430)を備える、方法。
  23. 請求項9ないし16のいずれかに記載の不平衡差動電圧電源供給装置であって、さらに、
    前記第1と第2の端子(404,406)の間に接続された負荷抵抗器(430)を備える、不平衡差動電圧電源供給装置。
JP54588298A 1997-03-26 1998-03-24 不平衡二極静電チャック電源供給装置およびその方法 Expired - Fee Related JP4169792B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/824,104 1997-03-26
US08/824,104 US5835335A (en) 1997-03-26 1997-03-26 Unbalanced bipolar electrostatic chuck power supplies and methods thereof
PCT/US1998/005676 WO1998043291A1 (en) 1997-03-26 1998-03-24 Unbalanced bipolar electrostatic chuck power supplies and methods therefor

Publications (3)

Publication Number Publication Date
JP2001525123A JP2001525123A (ja) 2001-12-04
JP2001525123A5 JP2001525123A5 (ja) 2005-11-10
JP4169792B2 true JP4169792B2 (ja) 2008-10-22

Family

ID=25240591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54588298A Expired - Fee Related JP4169792B2 (ja) 1997-03-26 1998-03-24 不平衡二極静電チャック電源供給装置およびその方法

Country Status (8)

Country Link
US (1) US5835335A (ja)
EP (1) EP0970517B1 (ja)
JP (1) JP4169792B2 (ja)
KR (1) KR100538599B1 (ja)
AT (1) ATE328365T1 (ja)
DE (1) DE69834716T2 (ja)
TW (1) TW432464B (ja)
WO (1) WO1998043291A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953200A (en) * 1998-02-05 1999-09-14 Vlsi Technology, Inc. Multiple pole electrostatic chuck with self healing mechanism for wafer clamping
US6346428B1 (en) * 1998-08-17 2002-02-12 Tegal Corporation Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
US6361645B1 (en) * 1998-10-08 2002-03-26 Lam Research Corporation Method and device for compensating wafer bias in a plasma processing chamber
US6188564B1 (en) * 1999-03-31 2001-02-13 Lam Research Corporation Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber
KR20010007406A (ko) * 1999-06-17 2001-01-26 조셉 제이. 스위니 정전 처크에 의해 발생한 정전력 균형을 맞추는 방법 및장치
TW454320B (en) * 2000-05-12 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor devices with heat-dissipation stiffener and manufacturing method thereof
JP2003115442A (ja) * 2001-10-04 2003-04-18 Nikon Corp 荷電粒子線露光装置におけるレチクル又はウエハの静電チャック方法
US6898065B2 (en) * 2002-07-26 2005-05-24 Brad Mays Method and apparatus for operating an electrostatic chuck in a semiconductor substrate processing system
US7026174B2 (en) * 2002-09-30 2006-04-11 Lam Research Corporation Method for reducing wafer arcing
EP1635388A4 (en) * 2003-06-17 2009-10-21 Creative Tech Corp DIPOLAR ELECTROSTATIC CLAMPING DEVICE
JP2005182494A (ja) * 2003-12-19 2005-07-07 Mitsubishi Electric Corp 電流増幅回路およびそれを備える液晶表示装置
US20120140362A1 (en) * 2010-12-02 2012-06-07 Mathew Robins Method of Operating a Heating Element for Underfloor Heating
US9076831B2 (en) * 2011-11-04 2015-07-07 Lam Research Corporation Substrate clamping system and method for operating the same
US10236202B2 (en) * 2013-11-11 2019-03-19 Diablo Capital, Inc. System and method for adhering a semiconductive wafer to a mobile electrostatic carrier through a vacuum
US9754809B2 (en) * 2013-11-11 2017-09-05 Western Alliance Bank Tri-modal carrier for a semiconductive wafer
CN104715988B (zh) * 2013-12-17 2017-05-24 中微半导体设备(上海)有限公司 等离子体处理装置及其基片直流偏置电压测量方法
EP3399545B1 (en) * 2017-05-04 2021-09-29 Meyer Burger (Germany) GmbH Substrate treatment system
JP6933097B2 (ja) * 2017-11-13 2021-09-08 オムロン株式会社 電源システム、電源装置の動作状態表示法、およびプログラム
CN112635381B (zh) * 2019-10-08 2022-03-22 长鑫存储技术有限公司 控制方法、控制***及半导体制造设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692836A (en) * 1983-10-31 1987-09-08 Toshiba Kikai Kabushiki Kaisha Electrostatic chucks
DE3705866A1 (de) * 1987-02-24 1988-09-01 Siemens Ag Schaltungsanordnung zum erzeugen von symmetrischen ausgangsspannungen
JP2779950B2 (ja) * 1989-04-25 1998-07-23 東陶機器株式会社 静電チャックの電圧印加方法および電圧印加装置
DE69103915T2 (de) * 1990-01-25 1995-05-11 Applied Materials Inc Elektrostatische Klemmvorrichtung und Verfahren.
US5325261A (en) * 1991-05-17 1994-06-28 Unisearch Limited Electrostatic chuck with improved release
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
US5463525A (en) * 1993-12-20 1995-10-31 International Business Machines Corporation Guard ring electrostatic chuck
US5535507A (en) * 1993-12-20 1996-07-16 International Business Machines Corporation Method of making electrostatic chuck with oxide insulator
US5467249A (en) * 1993-12-20 1995-11-14 International Business Machines Corporation Electrostatic chuck with reference electrode
US5812361A (en) * 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors

Also Published As

Publication number Publication date
KR20010005710A (ko) 2001-01-15
EP0970517B1 (en) 2006-05-31
JP2001525123A (ja) 2001-12-04
DE69834716D1 (de) 2006-07-06
DE69834716T2 (de) 2007-05-03
TW432464B (en) 2001-05-01
US5835335A (en) 1998-11-10
KR100538599B1 (ko) 2005-12-22
ATE328365T1 (de) 2006-06-15
EP0970517A1 (en) 2000-01-12
WO1998043291A1 (en) 1998-10-01

Similar Documents

Publication Publication Date Title
JP4169792B2 (ja) 不平衡二極静電チャック電源供給装置およびその方法
KR100543319B1 (ko) 쌍극 정전 척에서 플라즈마 바이어스 전압을 오프셋하기위한 방법 및 장치
JP4299368B2 (ja) 動的フィードバック静電ウエハ・チャック
EP1376682B1 (en) Apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
JP4408569B2 (ja) プラズマ処理室におけるウェハバイアス補償方法及び装置
US5894400A (en) Method and apparatus for clamping a substrate
US6198616B1 (en) Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
US6304424B1 (en) Method and apparatus for minimizing plasma destabilization within a semiconductor wafer processing system
JPH10223744A (ja) カソードペデスタルのdc電位制御方法及び装置
JP3306677B2 (ja) 自己バイアス測定方法及び装置並びに静電吸着装置
JPH1167885A (ja) 基板保持装置
KR100227821B1 (ko) 웨이퍼 고정용 정전척의 전원공급장치
KR100479766B1 (ko) 동적피이드백정전기웨이퍼척
JPH0866071A (ja) 静電吸着装置
KR100491190B1 (ko) 웨이퍼처리시스템에서반도체웨이퍼를클램핑하고디클램핑하는방법과장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees