JP4167443B2 - Solid-state image sensor - Google Patents
Solid-state image sensor Download PDFInfo
- Publication number
- JP4167443B2 JP4167443B2 JP2002128656A JP2002128656A JP4167443B2 JP 4167443 B2 JP4167443 B2 JP 4167443B2 JP 2002128656 A JP2002128656 A JP 2002128656A JP 2002128656 A JP2002128656 A JP 2002128656A JP 4167443 B2 JP4167443 B2 JP 4167443B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- microspring
- connection
- layer
- scanning circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
- H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
- H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、積層型固体撮像素子として機能する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
2つの素子を厚さ方向に上下に配設して電気的に接続する方法として、半田バンプあるいは金属バンプを用いて加熱や圧着により接続する方法や、異方導電性接着材料を用いて加熱接着により接続する方法が知られている。これらの接続方法は、フリップチップボンディング技術等として広く実用化されている。
【0003】
しかしながら、これらの接続方法は、それぞれ以下のような問題点がある。
【0004】
半田バンプを用いた半田付けによる接続方法は、半田の融点まで加熱して接続するため、素子が加熱に耐え得るものでなければならない。また、装置の小型化、高度集積化を図るために、半田バンプが接続される素子の電極が狭いピッチで高密度に配設されていると、半田バンプが溶融したときに、溶融した半田バンプが隣接する半田バンプに接触し、あるいは隣接する電極に接触する等して電極間が短絡するおそれがある。このため、現状では、電極ピッチが20μm程度以下の素子を接続することはきわめて難しい。
【0005】
また、金属バンプを用いた圧着による接続方法は、加熱操作を伴う場合、半田バンプの場合と同様に、素子が加熱に耐え得るものでなければならない。また、圧着により素子に応力がかかるため、装置の性能を劣化させたり、素子を損傷するおそれがある。特に、金属バンプの高さにバラツキがある場合は、高さの高い金属バンプ付近に応力が集中し、上記の問題が一層顕著になる。また、金属バンプが潰れることによって接続が行われるため、素子の電極が狭いピッチで配設されていると、潰れたバンプが隣接する金属バンプや隣接する電極に接触する等して、電極間が短絡するおそれがあり、上記半田バンプを用いた場合と同様に、現状では、電極ピッチが20μm程度以下の素子を接続することはきわめて難しい。
【0006】
また、異方導電性接着材料を用いた接着による接続方法は、通常、接着剤を硬化温度まで加熱して硬化させるため、他の接続方法の場合と同様に、素子が加熱に耐え得るものでなければならない。また、素子の電極が狭いピッチで配設されていると、隣接する電極間で異方導電性接着材料に含まれる導電性フィラーが接触する等して、電極間が短絡するおそれがあり、上記他の接続方法の場合と同様に、現状では、電極ピッチが20μm程度以下の素子を接続することはきわめて難しい。
【0007】
また、上記の3つの接続方法のいずれにおいても、半田バンプ等の接続部は2つの素子を電気的に接続する役割とともに、2つの素子を構造的(機械的あるいは物理的)に接続する役割を有するため、2つの素子の電極間は強固に接続されている。このため、2つの素子の熱膨張量に差がある場合、環境温度の変動によって接続部に熱応力による歪みが発生し、装置の性能を劣化させたり、接続部を破壊したりするおそれがある。
【0008】
以上のことをまとめると、従来の上記の3つの接続方法は、いずれも以下の4つの問題点を同時に解決することができない。
▲1▼加熱に耐えられない素子の使用が制約される
▲2▼接続時の応力により装置の性能が劣化したり素子が損傷するおそれがある
▲3▼狭いピッチで電極が配設された素子を接続することができない
▲4▼環境温度の変動による歪みに起因して装置の性能劣化や接続部の破壊を生じるおそれがある
ところで、上記した3つの接続方法のいずれかの方法により2つの素子を接続した半導体装置の例として、積層型固体撮像素子を挙げることができる。
【0009】
積層型固体撮像素子は、第1の素子が半導体基板上に画素ごとに電荷蓄積部および電荷読み出し部等を備えた走査回路部であり、第2の素子が光電変換部である。積層型固体撮像素子は、接続部を介して走査回路部上に光電変換部を接続することによって形成される。
【0010】
上記積層型固体撮像素子は、一般的なCCD等の撮像素子に比べ、光の利用効率を上げることができるいくつかの利点を有する。第1に、構造的に、開口率を高くできる。第2に、光電変換部の光電変換膜を非晶質セレンを主体とする材料で形成したときに高い光電変換利得を得ることができる。すなわち、光電変換膜に1.2×106V/cm以上の電界を印加して光電変換膜をアバランシェモードで動作させることにより、入射光によって生成された電荷以上の増倍した電荷を光電変換膜から取り出すことができ、高い感度と高いS/N比を得ることができる。
【0011】
積層型固体撮像素子について、図1を参照して具体的に説明する。なお、図1は、積層型固体撮像素子の2画素分の部分断面図である。以下に説明する他の従来例および本発明についても、特に断らない限り、図1と同様に表示する。
【0012】
積層型固体撮像素子1は、走査回路部2の上に画素ごとに形成したインジウムバンプ3により、走査回路部2と光電変換部4とが圧着により接続されている。
【0013】
走査回路部2は、半導体基板6の上に、電荷蓄積部2a、電荷読み出し部2bおよびゲート電極2cからなるMOSトランジスタが各画素単位に形成されている。電荷蓄積部2aは、第1電極2d、画素電極2eおよびインジウムバンプ3を通じて光電変換部4に電気的に接続されている。また、インジウムバンプ3は、走査回路部2と光電変換部4とを構造的に接続する役割も担っている。なお、図1中、参照符号2fは第2電極を示し、参照符号5a、5b、5cは絶縁層を示す。
【0014】
光電変換部4は、透明基板(透明面板)4aの上に、透明電極4bを介して非晶質セレンを主体とする光電変換膜4cと、画素ごとに区切られた光電変換部側電極4dとを備える。光電変換部4は、一般に、電荷注入阻止層等を含む多層構造である(図示せず。)。
【0015】
上記のように構成された積層型固体撮像素子1は、透明電極4bと半導体基板6との間に電圧を印加することにより、光電変換膜4c中に電界を発生させた状態で動作する。すなわち、透明基板4aと透明電極4bとを透過した入射光は、光電変換膜4c中で電荷を励起する。励起された電荷は、光電変換膜4c中に発生させた電界によって光電変換部側電極4dまで走行し、さらに、インジウムバンプ3、画素電極2e、第1電極2dを通じて移動し電荷蓄積部2aに蓄積される。電荷蓄積部2aに蓄積された電荷は、MOSトランジスタのスイッチングにより電荷読み出し部2bに移動し、さらに第2電極2fを通じて電気信号として出力される(読み出される)。
【0016】
上記の積層型固体撮像素子1は、まず、走査回路部2と光電変換部4とを独立して別々に作製し、その後、走査回路部2上にインジウムバンプ3を形成し、光電変換部4と圧着することにより、走査回路部2と光電変換部4とを接続して、作製される。
【0017】
しかしながら、この走査回路部2および光電変換部4の上記の接続方法においても、前記した素子の接続方法と同様の、以下の4つの問題点がある。
▲1▼非晶質セレンを主体とする光電変換膜は、加熱条件下で取り扱われるとき、約40℃以上で非晶質セレンの結晶化が起こり、光電変換膜としての機能が損なわれる
▲2▼非晶質セレンを主体とする光電変換膜は柔らかいため、圧着する際に損傷し易い
▲3▼圧着により接続部が潰れたときに、隣接する接続部等が接触し、隣り合う画素が短絡するおそれがある
▲4▼走査回路部および光電変換部は異種材料により形成され熱膨張率が異なるため、環境温度の変動により、装置の機能が損なわれ、また、接続部が破壊するおそれがある
上記積層型固体撮像素子1の場合、上記のうち、▲1▼の加熱に伴う問題点については、接続部として室温で圧着が可能なインジウムバンプを用い、圧着を室温で行うことにより解消される。また、▲2▼の光電変換膜の特性に伴う問題点についても、接続部として柔らかいインジウムバンプを用いることで軽減される。
【0018】
【発明が解決しようとする課題】
しかしながら、上記▲2▼の光電変換膜の特性に伴う問題点については、インジウムバンプの高さにバラツキがある場合、高さの高いインジウムバンプ付近に応力が集中するため、光電変換膜の損傷を解消することができない。
【0019】
また、上記▲3▼の接続部の潰れおよび▲4▼の2つの素子の熱膨張率の差に伴う問題点については、いずれも解決されていない。
【0020】
本発明は、上記の課題に鑑みてなされたものであり、(1)接続する素子材料の耐熱性上の制約がなく、(2)接続の際の応力や環境温度の変化に起因する熱応力による装置の機能の劣化や素子の損傷のおそれがなく、(3)隣り合う接続部が接触して隣り合う電極間の短絡を生じるおそれがなく、(4)環境温度の変動による装置の機能の劣化や接続部の破壊のおそれがない固体撮像素子を提供することを目的とする。
【0021】
【課題を解決するための手段】
本発明に係る固体撮像素子は、半導体基板上に画素ごとに形成された、電荷蓄積部、電荷読み出し部、および該電荷蓄積部に接続される画素電極を備えてなる走査回路部よりなる第1の素子と、非晶質セレンを主体とする光電変換膜と、該光電変換膜に画素ごとに形成された光電変換部側電極とを有する光電変換部よりなる第2の素子と、を有し、前記第1の素子と第2の素子が厚さ方向に上下に配設され、前記第1の素子上に設けられた変形可能なマイクロスプリングによって、前記画素電極と前記光電部側電極とが画素ごとに電気的に接続されており、前記第1の素子の周縁部に接続層が形成され、前記光電変換部側電極は前記光電変換膜の下面に画素ごとに突出するように形成されるとともに、前記接続層の上面に前記光電変換膜の下面が密着されることで、前記マイクロスプリングが押下されて撓んだ状態になっていることを特徴とする。ここで、マイクロスプリングの変形する範囲は、弾性変形領域とともに、ある程度の復元力を発揮して本発明の効果を奏することができる塑性変形領域の一部を含む。
【0022】
これにより、第1の素子および第2の素子を接続する際、接続部としてのマイクロスプリングが加熱処理を受けることがないため、従来の接続部の加熱処理に起因した、接続する素子材料の耐熱性上の制約がない。このため、光電変換膜の機能を十全に発揮することができる。
【0023】
また、第1の素子および第2の素子は、マイクロスプリングによって電気的に接続(導通)が可能な程度に接触しているだけである。したがって、接続部に生じる応力は微小であり、応力による歪みはマイクロスプリングの変形によって吸収される。このため、接続箇所に生じる応力や環境温度の変動に起因する熱応力による装置の機能の劣化や素子の損傷のおそれがない。また、マイクロスプリングの高さ寸法にバラツキを生じ、接続時に高さの高いマイクロスプリングに相対的に大きな応力がかかったとしても、応力の大きさ自体がもともと微小であり、高さ寸法のバラツキはマイクロスプリングの変形により吸収されるため、接続部の高さ寸法のバラツキによって生じていた従来の光電変換膜の損傷の問題も解決される。
【0024】
また、接続部としてのマイクロスプリングは、2つの素子を接続する際に溶融や潰れ等による大幅な変形を伴うことがなく、僅かに変形するに止まるように調製することができるため、隣り合う接続部が接触して隣り合う電極間の短絡を生じるおそれがない。このため、素子の電極を狭いピッチで配設することができ、装置の小型化、高度集積化を図ることができる。
【0025】
なお、マイクロスプリングの高さ寸法にバラツキを生じたとしても、マイクロスプリングの変形の範囲内で第1の素子および第2の素子を電気的に確実に接続することができる。また、第1の素子および第2の素子の熱膨張率の違いにより、環境温度の変化に伴い第1の素子および第2の素子の電極が相対的にずれを生じたとしても、マイクロスプリングの接点が滑り、あるいは変形して電極の動きに追随するため、第1の素子および第2の素子の電気的な接続が保持される。
【0026】
この場合、前記マイクロスプリングが溶断可能に設けられてなると、一方の素子からマイクロスプリングに過大な電流が流れこんだときに、マイクロスプリングが溶断することにより他方の素子を保護することができる。このような溶断可能なマイクロスプリングは、半導体装置の使用条件等に応じて設定される所定の過大電流が流れこんだときにマイクロスプリングが溶断する程度にマイクロスプリングの断面積を小さくし、あるいは低融点の材料を用いてマイクロスプリングを形成することで、実現することができる。
【0027】
また、この場合、前記マイクロスプリングが高抵抗に形成されてなると、一方の素子からマイクロスプリングに過大な電流が流れこんだときに許容最大電流値内に制限することができ、これにより、他方の素子を保護することができる。このような高抵抗のマイクロスプリングは、半導体装置の使用条件等に応じて設定される所定の許容最大電流に制限できる程度の抵抗値を有するようにマイクロスプリングの電流の流れる断面積を小さく形成し、あるいは比抵抗の高い材料でマイクロスプリングを形成することで、実現することができる。
【0028】
また、本発明に係る半導体装置において、マイクロスプリングとは別に、前記第1の素子および前記第2の素子の間に接続層が設けられ、該接続層によって該第1の素子および該第2の素子を構造的(機械的あるいは物理的)に接続してなると、接続層により第1の素子および第2の素子の構造的な接続が確保される。言い換えれば、接続層は、密着により第1の素子および第2の素子を接続するときの各素子の意図しない変形を防止するためのストッパ層として機能し、各素子を確実に接続する。
【0029】
この場合、前記接続層が紫外線硬化型接着剤で形成されてなると、加熱処理を伴うことなく第1の素子および第2の素子の構造的な接続を行うことができ、上記した加熱処理に伴う従来の問題点を生じることがない。
【0030】
また、この場合、前記接続層が成膜材料を成膜して形成されてなると、第1の素子および第2の素子を密着等させて構造的に接続するときに、加える荷重がばらついたり荷重の分布が不均一であっても、接続層の剛性の範囲内であって均一な厚みに形成した接続層と第2の素子との密着が保たれる範囲内であれば、第1の素子と第2の素子とを確実に平行に配設することができる。
【0031】
ここで、成膜材料とは、樹脂、無機材料あるいは金属材料等であって、塗布あるいは蒸着等により所定の剛性を有して均一な厚みに形成できるものをいう。
【0032】
また、前記第1の素子の周縁部に接続層が形成され、前記光電変換部側電極は前記光電変換膜の下面に画素ごとに突出するように形成されるとともに、前記接続層の上面に前記光電変換膜の下面が密着されることで、前記マイクロスプリングが押下されて撓んだ状態になっていると、マイクロイスプリングが前記光電変換部側電極の厚みの分だけ変形された状態で前記光電変換部側電極に接続される。このため、前記光電変換部側電極の厚みを調整することにより、マイクロイスプリングの変形量を正確に制御することができ、変形量が不十分なときに生じ得るマイクロイスプリングと前記光電変換部側電極との接触不良や変形量が過剰なときに生じ得るマイクロイスプリングの破壊等のおそれがなく、好適である。
【0037】
【発明の実施の形態】
本発明に係る半導体装置およびその製造方法の好適な実施の形態(以下、本実施の形態例という。)について、半導体装置として走査回路部と光電変換膜とを予め別々に形成した後、電気的に接続するように接合する積層型固体撮像素子(以下、単に固体撮像素子という。)を例にとり、図を参照して、以下に説明する。
【0038】
まず、本実施の形態の第1の例に係る固体撮像素子について、図2および図3を参照して説明する。
【0039】
本実施の形態の第1の例に係る固体撮像素子10は、図2に示すように、走査回路部(第1の素子)12と、光電変換部(第2の素子)14と、走査回路部12および光電変換部14を電気的に接続するためのマイクロスプリング16と、図3(C)に示す接続層18とを有する。
【0040】
走査回路部12は、図1に示す従来の積層型固体撮像素子1の走査回路部2と同様に構成されている。すなわち、走査回路部12は、半導体基板20の上に、電荷蓄積部22、電荷読み出し部24およびゲート電極26からなるMOSトランジスタが各画素単位に形成されている。電荷蓄積部22は、第1電極28を介して画素電極30に接続されている。一方、電荷読み出し部24は、出力線である第2電極32に接続されている。なお、図2中、参照符号34a、34b、34cは絶縁層を示す。
【0041】
光電変換部14は、図1に示す従来の積層型固体撮像素子1の光電変換部4と同様に構成されている。すなわち、光電変換部14は、透明基板(透明面板)36に例えばITO薄膜等からなる透明電極38を介して光電変換膜40が形成され、さらに、光電変換部側電極42が画素ごとに形成されている。なお、光電変換膜40は従来例で説明したように、好ましくは電荷注入層を含む多層構造であり、例えば、酸化セリウム、非晶質セレンおよび三硫化アンチモンの3層構造に形成される(図示せず。)。
【0042】
マイクロスプリング16は、金属などの導電性材料により、走査回路部の画素電極30の上に形成される。マイクロスプリング16は、図2中上方に凸に湾曲した舌片状に形成され、下部が画素電極30に固着されるとともに、圧縮された状態で上部が光電変換部側電極42と接触している。マイクロスプリング16は、従来例のバンプのような走査回路部12および光電変換部14を構造的に接続する役割は有していない。
【0043】
接続層18は、例えば紫外線硬化型の接着剤を材料として、走査回路部12および光電変換部14の周縁部を構造的に接続するように形成される。
【0044】
上記のように構成される本実施の形態の第1の例に係る固体撮像素子10の製造方法について、以下説明する。
【0045】
走査回路部12は、一般的な半導体集積回路プロセスにより、容易に作製することができる。作製方法の詳細は省略する。
【0046】
光電変換部14は、従来の積層型固体撮像素子と同様に、一般的な真空蒸着法やスパッタ法等により、透明基板36上に、順次、透明電極38、光電変換膜40および光電変換部側電極42を形成することで作製することができる。
【0047】
ここで、マイクロスプリング16の作製方法ならびに接続層18を用いた走査回路部12および光電変換部14の接続方法について説明する。
【0048】
まず、図3を参照して、走査回路部12および光電変換部14の接続方法から先に説明する。なお、図3では、走査回路部12のMOSトランジスタ等の一部の部材については図示を省いている。
【0049】
前記の方法によって予め独立して作製された光電変換部14を準備する(図3(A))。
【0050】
一方、同じく予め独立して作製された走査回路部12を準備する(図3(B))。マイクロスプリング16は、外力が作用していない図3(B)の状態において、頂部までの高さ寸法としてH1の寸法を有する。
【0051】
走査回路部12の周縁部に紫外線硬化型接着剤18aを塗布する(図3(B)参照)。そして、図示しないフリップチップボンダ等の装置を用いて走査回路部12および光電変換部14を厚み方向に上下に平行に重ね、全体に均一な荷重を加え、室温で紫外線硬化型接着剤を硬化させて、走査回路部12および光電変換部14の間に所定の厚みになるように接続層18を形成する。これにより、走査回路部12および光電変換部14が接続される(図3(C))。この場合、接続層18の厚み(高さ)を大きくする必要があるときは、適当なスペーサを併用してもよい。接着剤として室温で硬化するものを用いているため、加熱処理を伴うことなく接続することができ、走査回路部12および光電変換部14のそれぞれを構成する各部材が熱に曝されることがない。なお、必要に応じて紫外線硬化型以外の適宜の接着剤を用いることもできる。
【0052】
接続状態において、マイクロスプリング16は圧縮されて変形し、頂部までの高さ寸法がH2に変化している。このときの接続によるマイクロスプリング16の変形量(H1−H2)は、マイクロスプリング16の高さ寸法にバラツキがあるときの最も高さの低いマイクロスプリング16が復元力によって光電変換部側電極42に確実に当接する程度に変形し、一方、最も高さが高いマイクロスプリング16が変形の限界を超えて破壊しない程度に、さらにまた、走査回路部12、光電変換部14およびマイクロスプリング16の熱膨張率の違いにより、環境温度が変化したときに光電変換部側電極42と画素電極30が相対的に位置ずれを起こした場合にも、マイクロスプリング16が追随して変形する余裕を持った状態の変形量に調製する。マイクロスプリング16の高さ寸法H1は、例えば、5μm程度であり、高さ寸法H2は、例えば、4.5μm程度である。
【0053】
つぎに、マイクロスプリング16の作製方法について、図4を参照して説明する。なお、図4では、走査回路部12のMOSトランジスタ等の一部の部材については図示を省いている。
【0054】
まず、感光性ポリイミド等の感光性樹脂を用い、例えばフォトリソグラフィ法により、走査回路部12の画素電極30の上に、画素電極30の周縁を露出させた状態で、第1の犠牲層44を形成する(図4(A))。このとき、第1の犠牲層44は、図4(A)に示すように半割り円筒に近い形で形成することが好ましいが、これに限らず、段差状に上方に突出し、あるいは断面が矩形状であってもよい。第1の犠牲層44を前者のように半割り円筒に近い形で形成するには、フォトリソグラフィ時の露光量を調節すればよい。
【0055】
つぎに、例えばフォトレジストを用い、例えばフォトリソグラフィ法により、第1の犠牲層44を略露出させた状態で、第1の犠牲層44の周囲の半導体基板20上に第2の犠牲層46を形成する(図4(B))。このとき、第1の犠牲層44の一側(図4(B)中矢印X1で示す。)を第2の犠牲層46で覆うとともに、対向する一側(図4(B)中矢印X2で示す。)の第1の犠牲層44を第2の犠牲層46から露出させておく。また、この後の工程で第2の犠牲層46をリフトオフして容易に除去できるように、第2の犠牲層46は、断面形状が下方に向けて幅狭なテーパ状に形成することが望ましい。
【0056】
つぎに、真空蒸着法やスパッタ法等により、マイクロスプリング16の材料である金属16aを、第2の犠牲層46ならびに第1の犠牲層44および画素電極30の露出部分の上に堆積する(図4(C))。なお、金属16aは、チタン、クロム、金等の金属を単独で堆積してもよく、また、これらの金属を積層して堆積してもよい。
【0057】
つぎに、ウエット法等により、堆積した金属16aごと第2の犠牲層46をリフトオフして取り除く(図4(D))。
【0058】
最後に、プラズマアッシング法等により、第1の犠牲層44を除去することで、画素電極30に一端が固着され、舌片状に屈曲して上方に突出したマイクロスプリング16が完成する(図4(E))。
【0059】
上記のように構成された本実施の形態例に係る固体撮像素子10の作用は、基本的には従来例の積層型固体撮像素子1と同様である。透明基板36を介して透明電極38を透過した入射光によって光電変換膜40の中に電荷が発生し、透明電極38に電圧を印加することにより光電変換膜40中に生じた電界によって電荷が光電変換用電極42まで走行する。さらに、マイクロスプリング16、画素電極30、第1電極28を介して電荷蓄積部22まで移動し、電荷蓄積部22に電荷が蓄積される。電荷蓄積部22に蓄積された電荷は、MOSトランジスタのスイッチングにより電荷読み出し部24に移動し、さらに第2電極32を介して電気信号として出力される(読み出される)。
【0060】
本実施の形態例に係る固体撮像素子10は、走査回路部12および光電変換部14を接続する際、接続部としてのマイクロスプリング16が加熱処理を受けることがないため、従来の接続部の加熱処理に起因した、接続する走査回路部12および光電変換部14の材料の耐熱性上の制約がない。このため、非晶質セレンを主体とする光電変換膜40の機能を十全に発揮することができる。
【0061】
また、走査回路部12および光電変換部14が、マイクロスプリング16によって電気的に接続可能な程度に接触しているだけであるため、接続箇所の応力による固体撮像素子10の機能の劣化や走査回路部12および光電変換部14の損傷のおそれがなく、また、環境温度の変動による固体撮像素子10の機能の劣化や走査回路部12および光電変換部14の損傷のおそれもない。さらにまた、マイクロスプリング16の高さ寸法にバラツキを生じ、接続時に高さの高いマイクロスプリング16の部分に相対的に大きな応力がかかったとしても、応力の大きさ自体が微小であり、マイクロスプリング16の高さ寸法のバラツキはマイクロスプリング16の変形により吸収されるため、接続部の高さ寸法のバラツキによって生じていた従来の光電変換膜の損傷の問題が一層軽減される。
【0062】
また、接続部としてのマイクロスプリング16が走査回路部12および光電変換部14を接続する際に溶融や潰れ等による大幅な変形を伴うことがなく、僅かに変形するに止まるように形成することができるため、隣り合う接続部としてのマイクロスプリング16が接触して隣り合う電極間の短絡を生じるおそれがない。このため、走査回路部12の画素電極30および光電変換部14の光電変換部側電極42を狭いピッチで配設することができ、固体撮像素子10の小型化、高度集積化(高精細化)を図ることができる。
【0063】
また、接続層18により、加熱処理を伴うことなく走査回路部12および光電変換部14が構造的に接続されているため、上記した加熱処理に伴う従来の問題点を生じることがない。
【0064】
なお、マイクロスプリング16の高さ寸法にバラツキを生じたとしても、マイクロスプリング16の変形の範囲内で走査回路部12および光電変換部14を電気的に確実に接続することができる。また、環境温度の変化に伴い、走査回路部12および光電変換部14の熱膨張率の違いにより画素電極30と光電変換部側電極42が相対的にずれを生じたとしても、マイクロスプリング16の接点が滑り、あるいは変形して追随するため、走査回路部12および光電変換部14の電気的な接続が保持される。
【0065】
つぎに、本実施の形態の第1の例に係る固体撮像素子10において、マイクロスプリング16が溶断可能に設けられると、光電変換部14からマイクロスプリング16に過大な電流が流れこんだときに、マイクロスプリング16が溶断することにより、走査回路部12を保護することができる。このような溶断可能なマイクロスプリング16は、固体撮像素子10の使用条件等に応じて設定される所定の過大電流が流れこんだときにマイクロスプリング16が溶断する程度にマイクロスプリング16の断面積を小さくし、あるいは低融点の材料を用いてマイクロスプリング16を形成することで、実現することができる。
【0066】
また、本実施の形態の第1の例に係る固体撮像素子10において、マイクロスプリング16が高抵抗に形成されると、光電変換部14からマイクロスプリング16に過大な電流が流れこんだときに許容最大電流値内に制限することができ、これにより、走査回路部12を保護することができる。このような高抵抗のマイクロスプリング16は、固体撮像素子10の使用条件等に応じて設定される所定の許容最大電流に制限できる程度の抵抗値を有するようにマイクロスプリング16の電流の流れる断面積を小さく形成し、あるいは比抵抗の高い材料でマイクロスプリング16を形成することで、実現することができる。
【0067】
つぎに、マイクロスプリング16の変形例について、図5、図6を参照して説明する。
【0068】
第1の変形例に係るマイクロスプリング46は、図5に示すように、半割り円筒に近い形状に形成され、両側が画素電極30に固着されている。この構造では、マイクロスプリング46は両側で画素電極30に固着されているため、マイクロスプリング16に比べて画素電極30との接続の信頼性がより高い。
【0069】
第2の変形例に係るマイクロスプリング48は、図6に示すように、湾曲した2足を有するテーブル状に形成され、天地逆にして2足を上方に向けて画素電極30に固着されている。この構造では、マイクロスプリング48は、光電変換部側電極42との接点を2つ有するため、マイクロスプリング16に比べて光電変換部側電極42との接続の信頼性がより高い。
【0070】
上記第1の変形例に係るマイクロスプリング46および第2の変形例に係るマイクロスプリング48は、本実施の形態の第1の例に係るマイクロスプリング16と同様の方法によって作製することができる。
【0071】
なお、本発明のマイクロスプリングは、その機能を損なわない範囲で上記マイクロスプリング16、46、48以外の自由な形状とすることができる。
【0072】
つぎに、本実施の形態の第2の例に係る固体撮像素子およびその製造方法について、図7および図8を参照して説明する。
【0073】
本実施の形態の第2の例に係る固体撮像素子は、接続層の構成が本実施の形態の第1の例の接続層18と異なる点を除くと、本実施の形態の第1の例に係る固体撮像素子10と同じ構成を有し、基本的に同じ作用を奏する。そのため、以下の説明において、本実施の形態の第1および第2の例の固体撮像素子の同一の構成要素については同一の参照符号を付すとともに、特に説明を加えるものを除き重複する説明を省く。なお、以下の他の実施例についても同様である。
【0074】
まず、本実施の形態の第2の例に係る固体撮像素子について、図7の走査回路部と光電変換部との接続方法の手順に沿って説明する。
【0075】
まず、予め独立して作製された光電変換部14を準備する(図7(A))。
【0076】
光電変換部14は、両面が平面に研磨された光学ガラス等で作製された透明基板36上に、透明電極38および光電変換膜40が順次真空蒸着法やスパッタ法等により形成され、さらに光電変換部側電極42が真空蒸着法等により光電変換膜40上に厚みT1だけ突設して形成されている。このため、光電変換部14の下面、言い換えれば光電変換膜40の下面40aは平面性よく作製されている。また、同様に、光電変換部側電極42は厚みT1が0.1〜1μm程度に制御性よく形成されている。
【0077】
一方、同じく予め独立して作製された走査回路部(第1の素子)50を準備する(図7(B))。
【0078】
走査回路部50は、画素電極30の上にマイクロスプリング16が形成されるとともに、周縁部に接続層52が形成されている。
【0079】
接続層52は、例えばポリイミド等の感光性樹脂を材料として半導体基板20の周縁部の上に形成された第1層(下層)54と、前記したチタン等の金属を材料として第1層54の上に形成された、厚みの薄い第2層56とで構成される。第1層54および第2層56はそれぞれ均一な厚みで形成されており、このため接続層52の上面(第2層の上面56a)は平面性がよく、また、接続層52は所定の剛性を持って形成されている。
【0080】
接続層52は、第2層56の上面56aがマイクロスプリング16の上端と、図7(B)中、S−S´で示す同一平面上に形成される。
【0081】
走査回路部50および光電変換部14を厚み方向に上下に重ね、走査回路部50上に形成した接続層52に光電変換部14の光電変換膜40を密着させる。この状態で、光電変換部14の周縁部分と接続層52とに例えば紫外線硬化型接着剤58を塗布し、室温で紫外線硬化型接着剤58を接着、硬化させて、走査回路部50および光電変換部14を固定する。
【0082】
このとき、接続層52に光電変換部14の光電変換膜40を密着させた際に、光電変換部側電極42によってマイクロスプリング16が押下され、マイクロスプリング16は光電変換部側電極42の厚みT1の分だけ図7(C)中下方に撓んで変形した状態となる。
【0083】
これにより、本実施の形態の第2の例に係る固体撮像素子60が完成する(図7(C))。
【0084】
本実施の形態の第2の例に係る固体撮像素子60は、接続層52の上面(第2層56の上面56a)が平面性よく形成されており、また、真空蒸着法等により形成した光電変換部14の下面(光電変換膜40の下面40a)も平面性よく形成されているので、接続層52に光電変換部14の光電変換膜40を密着させただけで、走査回路部50および光電変換部14を確実に平行に配設することができる。このため、高精度のフリップチップボンダ等の特別の装置を使用する必要がない。また、走査回路部50および光電変換部14を接続するために加える荷重がばらついたり荷重の分布が不均一になったとしても、光電変換部40の下面および接続層52の上面の密着性が保たれる限り、言い換えれば接続層52の剛性が維持され、接続層52が変形しない限り、走査回路部50および光電変換部14は平行に保持される。
【0085】
また、固体撮像素子60は、接続層52に光電変換部14の光電変換膜40を密着させた状態で走査回路部50および光電変換部14が接続されるため、光電変換部側電極42の厚みT1を制御することによりマイクロスプリング16に加わる力が過不足のないように制御することができ、光電変換部側電極42とマイクロスプリング16との電気的接続の不良や、マイクロスプリング16の破壊等を招くことがない。さらに、接続層52の第2層56の上面56aがマイクロスプリング16の上端と同一平面上に形成されているため、接続層52に光電変換部14の光電変換膜40を密着させただけで、マイクロスプリング16を所定量正確に変形させることができる。
【0086】
つぎに、本実施の形態の第2の例に係る固体撮像素子60のマイクロスプリング16および接続層52の作製方法について、図8を参照して説明する。なお、図8では、走査回路部50のMOSトランジスタ等の一部の部材については図示を省いている。
【0087】
本実施の形態の第2の例に係る固体撮像素子60のマイクロスプリング16および接続層52の作製方法は、基本的には、前記した本実施の形態の第1の例に係る固体撮像素子10のマイクロスプリング16の作製方法をそのまま用いることができる。
【0088】
まず、感光性ポリイミド等の感光性樹脂を用い、例えばスピンコーティング法等により塗布して、走査回路部50上の全面に3〜10μm程度の厚みの樹脂膜62を成膜する(図8(A))。このとき、走査回路部50の表面には画素電極30をはじめ半導体プロセスに起因する凹凸があるが、スピンコーティング法等により上記の厚みに塗布することにより、樹脂膜62の表面は略平坦な面に形成される。
【0089】
つぎに、フォトリソグラフィ法により、樹脂膜62をパターニングし、マイクロスプリング形成箇所に第1の犠牲層64を、また、マイクロスプリング形成箇所の外周の接続層形成箇所に第1層相当部54aを、それぞれ形成する(図8(B))。このとき、パターニング前の樹脂膜62の表面が平坦であるため、第1の犠牲層64の上端と第1層相当部54aの上面とは、図8(B)中S1−S1´で示す同一平面上に形成される。
【0090】
つぎに、フォトレジストを用い、フォトリソグラフィ法により、樹脂膜66を形成する(図8(C))。樹脂膜66は、マイクロスプリング形成箇所および接続層形成箇所を開口しておくとともに、リフトオフを行うのに適するように断面形状が下方に向けて幅狭なテーパ状に形成しておく。
【0091】
つぎに、真空蒸着法やスパッタ法等により、マイクロスプリング16の材料である金属16aを、樹脂膜66、第1の犠牲層64および第1層相当部54aの上に均一な厚みに堆積する(図8(D))。なお、金属16aは、チタン、クロム、金等の金属を単独で堆積してもよく、また、これらの金属を積層して堆積してもよい。
【0092】
つぎに、ウエット法等により、堆積した金属16aごと樹脂膜66をリフトオフして取り除く(図8(E))。
【0093】
最後に、プラズマアッシング法等により、第1の犠牲層64を除去することで、マイクロスプリング16および第1層54および第2層56からなる接続層52を備えた走査回路部50が完成する(図4(F))。マイクロスプリング16の上端と接続層の上面とは、図8(F)中S2−S2´で示す同一平面上に形成される。このとき、第1層54の側面54bがオーバーエッチングされるが機能的には問題を生じない。
【0094】
上記のマイクロスプリング16および接続層52の作製方法は、接続層52を形成するための特別の工程を付加することなくマイクロスプリング16の作製と同時に接続層52を作製することができ、マイクロスプリング16の上端と接続層52の上面とを容易にかつ確実に同一平面上に形成することができる。
【0095】
つぎに、固体撮像素子60の変形例について、図9を参照して説明する。
【0096】
固体撮像素子68は、図9に示すように、透明電極70および光電変換膜72が接続層74の内側の領域に形成され、接続層74が透明基板36に直接接する構造となっている点が固体撮像素子60と異なる。
【0097】
上記のように構成した固体撮像素子68は、透明電極70が接続層74にかからない(覆わない)ので、透明電極70に高電圧を印加した場合であっても接続層74が絶縁破壊を起こすおそれがない。
【0098】
以上、本実施の形態の第2の例およびその変形例について説明したが、本実施の形態の第2の例およびその変形例に係る固体撮像素子の接続層は、各実施例のように電気的接続部としてのマイクロスプリングと組み合わせるのみでなく、電気的接続部としての従来のマイクロバンプと組み合わせてもよい。
【0099】
マイクロバンプと接続層を組み合わせた固体撮像素子の参考例について、図10を参照して説明する。
【0100】
走査回路部100に形成されたマイクロバンプ102は、ポリイミド樹脂を心材104aとし、表面は金属層106aで覆われている。一方、接続層108も、マイクロバンプ102と同様に、ポリイミド樹脂で形成した第1層104bおよび金属層からなる第2層106bにより構成されている(図10(A))。この場合、心材104aおよび第1層104bはそれぞれの表面が同一平面上に形成され、さらに金属層106aおよび第2層106bが同一の厚みで、それぞれの表面が同一平面上に形成される。これらマイクロバンプ102および接続層108は、本実施の形態の第2の例と略同様の作製手順で形成される。すなわち、マイクロバンプ102の心材104aとなる樹脂層の開口部を変更するとともにマイクロスプリングの第1犠牲層を除去する工程を省略する点のみが本実施の形態の第2の例と異なる。
【0101】
そして、本実施の形態の第2の例と同様の方法により、走査回路部100の上に光電変換部14を重ねて、接続し、固定して、固体撮像素子110が完成する(図10(B))。
【0102】
上記参考例においても、接続層108の効果が発揮され、マイクロバンプ102の変形量を一定に制御することができる。
【0103】
【発明の効果】
本発明に係る半導体装置によれば、第1の素子および第2の素子を厚さ方向に上下に配設して電気的に接続してなる半導体装置であって、第1の素子上に変形可能なマイクロスプリングが設けられ、マイクロスプリングによって第1の素子および第2の素子を電気的に接続してなるため、従来の接続部の加熱処理に起因した接続する素子材料の耐熱性上の制約がない。また、接続箇所の応力による装置の機能の劣化や素子の損傷のおそれがなく、さらにまた、環境温度の変動による装置の機能の劣化や素子の損傷のおそれもない。またさらに、接続部の高さ寸法のバラツキによって生じていた従来の光電変換膜の損傷の問題が一層軽減される。さらに、隣り合う接続部が接触して隣り合う電極間の短絡を生じるおそれがない。このため、素子の電極を狭いピッチで配設することができ、装置の小型化、高度集積化を図ることができる。
【0104】
また、本発明に係る半導体装置によれば、マイクロスプリングが溶断可能に設けられてなるため、一方の素子からマイクロスプリングに過大な電流が流れこんだときに、他方の素子を保護することができる。
【0105】
また、本発明に係る半導体装置によれば、マイクロスプリングが高抵抗に形成されてなるため、一方の素子からマイクロスプリングに過大な電流が流れこんだときに他方の素子を保護することができる。
【0106】
また、本発明に係る半導体装置によれば、第1の素子および第2の素子の間に接続層が設けられ、接続層によって第1の素子および第2の素子を構造的に接続してなるため、接続層により第1の素子および第2の素子の構造的な接続が確保される。
【0107】
また、本発明に係る半導体装置によれば、接続層が紫外線硬化型接着剤で形成されたものであるため、加熱処理を伴うことなく第1の素子および第2の素子の構造的な接続を行うことができ、加熱処理に伴う従来の問題点を生じることがない。
【0108】
また、本発明に係る半導体装置によれば、接続層が成膜材料を成膜して形成されたものであるため、第1の素子および第2の素子を密着させて構造的に接続するときに加える荷重がばらついたりあるいは荷重の分布が不均一であっても、接続層の剛性の範囲内であって均一な厚みに形成した接続層と第2の素子との密着が保たれる範囲内であれば、第1の素子と第2の素子とを確実に平行に配設することができる。
【0109】
また、本発明に係る半導体装置によれば、第2の素子の下面に突出して電極が形成され、接続層の上面とマイクロスプリングの上端とが同一平面上に形成され、第2の素子の下面および接続層の上面が密着されて配設されることにより電極が該マイクロスプリングの上端に接するように配設されてなるため、電極の厚みを調整することにより、マイクロイスプリングの変形量を正確に制御することができ、変形量が不十分なときに生じ得るマイクロイスプリングと電極との接触不良や変形量が過剰なときに生じ得るマイクロイスプリングの破壊等のおそれがない。
【0110】
また、本発明に係る半導体装置によれば、第1の素子が、半導体基板上に画素ごとに電荷蓄積部、電荷読み出し部を備えてなる走査回路部であり、第2の素子が、光電変換部であり、走査回路部および光電変換部を電気的に接続することにより固体撮像素子として機能するものであるため、上記の本発明の効果を好適に得ることができる。
【0111】
また、本発明に係る半導体装置によれば、光電変換部が非晶質セレンを主体とする光電変換膜を有するため、光電変換膜の機能を十全に発揮することができる。
【図面の簡単な説明】
【図1】 従来の積層型固体撮像素子の2画素分の断面図である。
【図2】 本実施の形態の第1の例に係る積層型固体撮像素子の2画素分の断面図である。
【図3】 走査回路部と光電変換部とを接続して本実施の形態の第1の例に係る積層型固体撮像素子を作製するときの接続方法を説明するためのものであり、(A)は準備した光電変換部を示す図であり、(B)は準備した走査回路部を示す図であり、(C)は接続層を介して走査回路部と光電変換部とを接続した状態を示す図である。
【図4】 本実施の形態の第1の例に係る積層型固体撮像素子のマイクロスプリングの作製方法を説明するためのものであり、(A)は第1の犠牲層を形成した状態を示す図であり、(B)は第2の犠牲層を形成した状態を示す図であり、(C)は金属を成膜した状態を示す図であり、(D)は第2の犠牲層を除去した状態を示す図であり、(E)は第1の犠牲層を除去してマイクロスプリングを完成した状態を示す図である。
【図5】 本実施の形態の第1の例に係る積層型固体撮像素子のマイクロスプリングの第1の変形例を示す図である。
【図6】 本実施の形態の第1の例に係る積層型固体撮像素子のマイクロスプリングの第2の変形例を示す図である。
【図7】 走査回路部と光電変換部とを接続して本実施の形態の第2の例に係る積層型固体撮像素子を作製するときの接続方法を説明するためのものであり、(A)は準備した光電変換部を示す図であり、(B)は準備した走査回路部を示す図であり、(C)は接続層を介して走査回路部と光電変換部とを接続した状態を示す図である。
【図8】 本実施の形態の第2の例に係る積層型固体撮像素子のマイクロスプリングおよび接続層の作製方法を説明するためのものであり、(A)はマイクロスプリングの第1の犠牲層および接続層の第1層のもととなる樹脂層を形成した状態を示す図であり、(B)は第1の犠牲層および第1層を形成した状態を示す図であり、(C)はマイクロスプリングの第2の犠牲層および接続層の第2層のもととなる樹脂層を形成した状態を示す図であり、(D)は金属を成膜した状態を示す図であり、(E)は第2の犠牲層を除去した状態を示す図であり、(F)は第1の犠牲層を除去してマイクロスプリングおよび接続層を完成した状態を示す図である。
【図9】 本実施の形態の第2の例に係る積層型固体撮像素子の変形例を示す図である。
【図10】 本実施の形態の第2の例の接続層を用いた参考例の積層型固体撮像素子を説明するためのものであり、(A)はマイクロバンプおよび接続層が形成された走査回路部を示す図であり、(B)は完成した参考例の積層型固体撮像素子を示す図である。
【符号の説明】
10、60、68 固体撮像素子
12、50 走査回路部
14 光電変換部
16、46、48 マイクロスプリング
16a 金属
18、52、74 接続層
18a、58 紫外線硬化型接着剤
20 半導体基板
22 電荷蓄積部
24 電荷読み出し部
26 ゲート電極
28 第1電極
30 画素電極
32 第2電極
36 透明基板
38、70 透明電極
40、72 光電変換膜
42 光電変換部側電極
44、64 第1の犠牲層
46 第2の犠牲層
54 第1層
54a 第1層相当部
56 第2層
62、66 樹脂膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device that functions as a stacked solid-state imaging device and a manufacturing method thereof.
[0002]
[Prior art]
As a method of electrically connecting two elements vertically in the thickness direction, they can be connected by heating or pressure bonding using solder bumps or metal bumps, or heat bonded using anisotropic conductive adhesive material. The method of connecting by is known. These connection methods have been widely put into practical use as flip chip bonding technology and the like.
[0003]
However, these connection methods have the following problems.
[0004]
Since the connection method by soldering using the solder bump is performed by heating to the melting point of the solder, the element must be able to withstand the heating. Also, if the electrodes of the elements to which the solder bumps are connected are arranged at a high density with a narrow pitch in order to reduce the size and highly integrate the device, when the solder bumps melt, May come into contact with adjacent solder bumps, or may contact with adjacent electrodes, causing a short circuit between the electrodes. Therefore, at present, it is extremely difficult to connect elements having an electrode pitch of about 20 μm or less.
[0005]
Moreover, the connection method by the crimping | compression-bonding using a metal bump must be able to endure an element like a solder bump, when a heating operation is accompanied. In addition, since stress is applied to the element by pressure bonding, the performance of the apparatus may be deteriorated or the element may be damaged. In particular, when there are variations in the height of the metal bumps, stress concentrates in the vicinity of the metal bumps with a high height, and the above problem becomes more prominent. In addition, since the connection is made by collapsing the metal bumps, if the electrodes of the element are arranged at a narrow pitch, the crushed bumps contact the adjacent metal bumps or adjacent electrodes, etc. There is a risk of short-circuiting, and it is extremely difficult to connect elements having an electrode pitch of about 20 μm or less under the present circumstances as in the case of using the solder bump.
[0006]
In addition, since the connection method by bonding using an anisotropic conductive adhesive material is usually cured by heating the adhesive to the curing temperature, the element can withstand heating as in the case of other connection methods. There must be. In addition, when the electrodes of the element are arranged at a narrow pitch, there is a possibility that the conductive filler contained in the anisotropic conductive adhesive material contacts between adjacent electrodes, and the electrodes may be short-circuited. As in the case of other connection methods, at present, it is extremely difficult to connect elements having an electrode pitch of about 20 μm or less.
[0007]
In any of the above three connection methods, the connection portion such as a solder bump has a role of electrically connecting the two elements and a role of structurally (mechanically or physically) connecting the two elements. Therefore, the electrodes of the two elements are firmly connected. For this reason, when there is a difference in the amount of thermal expansion between the two elements, distortion due to thermal stress occurs in the connection part due to fluctuations in the environmental temperature, which may deteriorate the performance of the device or destroy the connection part. .
[0008]
To summarize the above, none of the above-described conventional three connection methods can simultaneously solve the following four problems.
(1) Use of elements that cannot withstand heating is restricted
(2) The device performance may be degraded or the device may be damaged due to stress at the time of connection.
(3) Elements with electrodes arranged at a narrow pitch cannot be connected
(4) There is a possibility of causing performance deterioration of the device or destruction of the connection part due to distortion due to fluctuation of the environmental temperature.
Incidentally, as an example of a semiconductor device in which two elements are connected by any one of the three connection methods described above, a stacked solid-state imaging element can be cited.
[0009]
In the stacked solid-state imaging device, a first element is a scanning circuit unit including a charge storage unit and a charge readout unit for each pixel on a semiconductor substrate, and a second element is a photoelectric conversion unit. A stacked solid-state imaging device is formed by connecting a photoelectric conversion unit on a scanning circuit unit via a connection unit.
[0010]
The stacked solid-state imaging device has several advantages that can increase the light use efficiency as compared with a general imaging device such as a CCD. First, the aperture ratio can be increased structurally. Second, a high photoelectric conversion gain can be obtained when the photoelectric conversion film of the photoelectric conversion portion is formed of a material mainly composed of amorphous selenium. That is, 1.2 × 10 6 is applied to the photoelectric conversion film. 6 By applying an electric field of V / cm or more and operating the photoelectric conversion film in the avalanche mode, it is possible to take out a charge more than the charge generated by the incident light from the photoelectric conversion film, and to achieve high sensitivity and high S / N ratio can be obtained.
[0011]
The stacked solid-state imaging device will be specifically described with reference to FIG. FIG. 1 is a partial cross-sectional view of two pixels of a stacked solid-state imaging device. Other conventional examples and the present invention described below are displayed in the same manner as in FIG. 1 unless otherwise specified.
[0012]
In the multilayer solid-
[0013]
In the
[0014]
The
[0015]
The stacked solid-
[0016]
In the stacked solid-
[0017]
However, the above-described connection method of the
(1) When a photoelectric conversion film mainly composed of amorphous selenium is handled under heating conditions, crystallization of amorphous selenium occurs at about 40 ° C. or more, and the function as a photoelectric conversion film is impaired.
(2) Since the photoelectric conversion film mainly composed of amorphous selenium is soft, it is easily damaged when it is pressure-bonded.
(3) When a connection part is crushed by crimping, adjacent connection parts may come into contact with each other, and adjacent pixels may be short-circuited.
(4) Since the scanning circuit section and the photoelectric conversion section are formed of different materials and have different coefficients of thermal expansion, the function of the apparatus may be impaired due to environmental temperature fluctuations, and the connection section may be destroyed.
In the case of the multilayer solid-
[0018]
[Problems to be solved by the invention]
However, regarding the problem with the characteristics of the photoelectric conversion film of the above (2), when the height of the indium bump varies, the stress concentrates in the vicinity of the high height indium bump. It cannot be resolved.
[0019]
In addition, none of the problems associated with the collapse of the connecting portion in (3) and the difference in the coefficient of thermal expansion between the two elements in (4) have been solved.
[0020]
The present invention has been made in view of the above problems, and (1) there is no restriction on the heat resistance of the element material to be connected, and (2) the thermal stress resulting from the stress at the time of connection and the change in the environmental temperature. There is no risk of deterioration of the function of the device or damage of the element due to (3) there is no possibility of causing a short circuit between adjacent electrodes due to contact between adjacent connections, and (4) the function of the device due to fluctuations in environmental temperature. No risk of deterioration or damage to connections Solid-state image sensor The purpose is to provide.
[0021]
[Means for Solving the Problems]
A solid-state imaging device according to the present invention is connected to a charge accumulation unit, a charge readout unit, and the charge accumulation unit that are formed for each pixel on a semiconductor substrate. Pixel electrode A photoelectric conversion unit including a first element including a scanning circuit unit, a photoelectric conversion film mainly composed of amorphous selenium, and a photoelectric conversion unit side electrode formed on the photoelectric conversion film for each pixel; And a second element And The first element and the second element are arranged vertically in the thickness direction, and the pixel electrode and the photoelectric unit side electrode are connected to the pixel by a deformable microspring provided on the first element. Each is electrically connected, A connection layer is formed on a peripheral edge of the first element, and the photoelectric conversion unit side electrode is formed on the lower surface of the photoelectric conversion film so as to protrude for each pixel, and the photoelectric conversion is performed on the upper surface of the connection layer. The lower surface of the membrane is in close contact so that the microspring is pressed and bent. . Here, the range in which the microspring is deformed includes a part of the plastic deformation region in which a certain degree of restoring force can be exerted together with the elastic deformation region to achieve the effect of the present invention.
[0022]
Thereby, when the first element and the second element are connected, the microspring as the connection portion is not subjected to the heat treatment. Therefore, the heat resistance of the element material to be connected due to the heat treatment of the conventional connection portion. There are no sexual restrictions. others Light The function of the electric conversion film can be fully exhibited.
[0023]
The first element and the second element are only in contact with each other to the extent that they can be electrically connected (conducted) by the microspring. Therefore, the stress generated in the connecting portion is very small, and the strain due to the stress is absorbed by the deformation of the microspring. For this reason, there is no possibility of deterioration of the function of the apparatus or damage to the element due to thermal stress caused by the stress generated at the connection location or the fluctuation of the environmental temperature. In addition, even if there is a variation in the height dimension of the microspring, and a relatively large stress is applied to the microspring with a high height during connection, the magnitude of the stress itself is originally very small. Since it is absorbed by the deformation of the microspring, the problem of damage to the conventional photoelectric conversion film caused by the variation in the height of the connecting portion is also solved.
[0024]
In addition, since the microspring as the connection part can be prepared so that it does not undergo significant deformation due to melting, crushing, etc. when connecting two elements, but only slightly deforms. There is no risk of short circuiting between adjacent electrodes due to contact of the parts. For this reason, the electrode of an element can be arrange | positioned with a narrow pitch, and size reduction and high integration of an apparatus can be achieved.
[0025]
Even if the height of the microspring varies, the first element and the second element can be electrically connected reliably within the range of deformation of the microspring. Even if the electrodes of the first element and the second element are relatively displaced due to a change in the environmental temperature due to the difference in thermal expansion coefficient between the first element and the second element, Since the contact slips or deforms to follow the movement of the electrode, the electrical connection between the first element and the second element is maintained.
[0026]
In this case, if the microspring is provided so as to be meltable, when an excessive current flows from one element to the microspring, the other element can be protected by melting the microspring. Such a microspring that can be melted down reduces or reduces the cross-sectional area of the microspring to such an extent that the microspring melts when a predetermined excessive current set according to the use conditions of the semiconductor device flows. This can be realized by forming a microspring using a melting point material.
[0027]
In this case, if the microspring is formed with a high resistance, when an excessive current flows from one element to the microspring, the microspring can be limited to an allowable maximum current value. The element can be protected. Such a high resistance microspring has a small cross-sectional area through which the current of the microspring flows so as to have a resistance value that can be limited to a predetermined allowable maximum current set according to the use conditions of the semiconductor device. Alternatively, it can be realized by forming a microspring with a material having a high specific resistance.
[0028]
In the semiconductor device according to the present invention, a connection layer is provided between the first element and the second element separately from the microspring, and the first element and the second element are provided by the connection layer. When the elements are structurally (mechanically or physically) connected, the connection layer ensures the structural connection between the first element and the second element. In other words, the connection layer functions as a stopper layer for preventing unintentional deformation of each element when the first element and the second element are connected by close contact, and reliably connects each element.
[0029]
In this case, when the connection layer is formed of an ultraviolet curable adhesive, the first element and the second element can be structurally connected without any heat treatment, and the heat treatment is accompanied by the heat treatment described above. The conventional problem does not occur.
[0030]
Further, in this case, if the connection layer is formed by depositing a film forming material, the load applied when the first element and the second element are structurally connected to each other by close contact or the like varies. Even if the distribution of the first element is not uniform, the first element is within the rigidity range of the connection layer and within the range in which the connection layer formed with a uniform thickness and the second element can be kept in close contact with each other. And the second element can be reliably arranged in parallel.
[0031]
Here, the film-forming material refers to a resin, an inorganic material, a metal material, or the like that has a predetermined rigidity and can be formed to have a uniform thickness by coating or vapor deposition.
[0032]
In addition, a connection layer is formed at a peripheral portion of the first element, and the photoelectric conversion unit side electrode is formed on the lower surface of the photoelectric conversion film so as to protrude for each pixel, and on the upper surface of the connection layer When the lower surface of the photoelectric conversion film is in close contact, the microspring is pressed and bent. And the micro spring is The photoelectric conversion unit side In a state of being deformed by the thickness of the electrode The photoelectric conversion unit side Connected to the electrode. For this reason, The photoelectric conversion unit side By adjusting the thickness of the electrode, the amount of deformation of the micro spring can be accurately controlled, and the micro spring that can occur when the amount of deformation is insufficient The photoelectric conversion unit side There is no risk of breakage of the micro spring or the like that may occur when the contact with the electrode is excessive or the amount of deformation is excessive.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Regarding a preferred embodiment (hereinafter referred to as this embodiment) of a semiconductor device and a method for manufacturing the same according to the present invention, a scanning circuit portion and a photoelectric conversion film are separately formed in advance as a semiconductor device, and then electrically An example of a stacked solid-state imaging device (hereinafter simply referred to as a solid-state imaging device) that is joined so as to be connected to is described below with reference to the drawings.
[0038]
First, a solid-state imaging device according to a first example of the present embodiment will be described with reference to FIGS.
[0039]
As shown in FIG. 2, the solid-
[0040]
The
[0041]
The
[0042]
The
[0043]
The
[0044]
A method for manufacturing the solid-
[0045]
The
[0046]
Similar to the conventional stacked solid-state imaging device, the
[0047]
Here, a method for manufacturing the
[0048]
First, the connection method between the
[0049]
A
[0050]
On the other hand, a
[0051]
An ultraviolet
[0052]
In the connected state, the
[0053]
Next, a manufacturing method of the
[0054]
First, using a photosensitive resin such as photosensitive polyimide, the first
[0055]
Next, the second
[0056]
Next, the
[0057]
Next, the second
[0058]
Finally, the first
[0059]
The operation of the solid-
[0060]
In the solid-
[0061]
In addition, since the
[0062]
Further, the
[0063]
Moreover, since the
[0064]
Even if the height of the
[0065]
Next, in the solid-
[0066]
Further, in the solid-
[0067]
Next, a modification of the
[0068]
As shown in FIG. 5, the
[0069]
As shown in FIG. 6, the
[0070]
The
[0071]
In addition, the microspring of this invention can be made into free shapes other than the said
[0072]
Next, a solid-state imaging device and a method for manufacturing the same according to a second example of the present embodiment will be described with reference to FIGS.
[0073]
The solid-state imaging device according to the second example of the present embodiment is the first example of the present embodiment, except that the configuration of the connection layer is different from the
[0074]
First, the solid-state imaging device according to the second example of the present embodiment will be described along the procedure of the method for connecting the scanning circuit unit and the photoelectric conversion unit in FIG.
[0075]
First, a
[0076]
In the
[0077]
On the other hand, a scanning circuit unit (first element) 50, which is also independently prepared in advance, is prepared (FIG. 7B).
[0078]
In the
[0079]
The
[0080]
In the
[0081]
The
[0082]
At this time, when the
[0083]
Thereby, the solid-
[0084]
In the solid-
[0085]
Further, since the
[0086]
Next, a method for manufacturing the
[0087]
The manufacturing method of the
[0088]
First, a photosensitive resin such as photosensitive polyimide is used and applied by, for example, a spin coating method to form a
[0089]
Next, the
[0090]
Next, a
[0091]
Next, the
[0092]
Next, the
[0093]
Finally, the first
[0094]
The manufacturing method of the
[0095]
Next, a modification of the solid-
[0096]
As shown in FIG. 9, the solid-
[0097]
In the solid-
[0098]
As described above, the second example of the present embodiment and the modification thereof have been described. However, the connection layer of the solid-state imaging device according to the second example of the present embodiment and the modification is electrically connected as in each example. It may be combined with a conventional micro bump as an electrical connection as well as a micro spring as an electrical connection.
[0099]
A reference example of a solid-state imaging device in which micro bumps and connection layers are combined will be described with reference to FIG.
[0100]
The
[0101]
Then, by the same method as in the second example of the present embodiment, the
[0102]
Also in the above reference example, the effect of the
[0103]
【The invention's effect】
The semiconductor device according to the present invention is a semiconductor device in which the first element and the second element are arranged in the vertical direction in the thickness direction and are electrically connected to each other, and are deformed on the first element. Since a possible microspring is provided and the first element and the second element are electrically connected by the microspring, restrictions on the heat resistance of the element material to be connected due to the heat treatment of the conventional connection portion There is no. In addition, there is no risk of device function deterioration or element damage due to stress at the connection point, and there is no risk of device function deterioration or element damage due to environmental temperature fluctuations. Furthermore, the problem of damage to the conventional photoelectric conversion film caused by the variation in the height dimension of the connection portion is further reduced. Further, there is no possibility that adjacent connecting portions come into contact with each other to cause a short circuit between adjacent electrodes. For this reason, the electrode of an element can be arrange | positioned with a narrow pitch, and size reduction and high integration of an apparatus can be achieved.
[0104]
Further, according to the semiconductor device of the present invention, since the microspring is provided so as to be meltable, when an excessive current flows from one element to the microspring, the other element can be protected. .
[0105]
Further, according to the semiconductor device of the present invention, since the microspring is formed with high resistance, the other element can be protected when an excessive current flows from one element to the microspring.
[0106]
According to the semiconductor device of the present invention, the connection layer is provided between the first element and the second element, and the first element and the second element are structurally connected by the connection layer. Therefore, structural connection between the first element and the second element is ensured by the connection layer.
[0107]
In addition, according to the semiconductor device of the present invention, since the connection layer is formed of an ultraviolet curable adhesive, structural connection between the first element and the second element can be performed without heat treatment. It can be performed and the conventional problems associated with heat treatment are not caused.
[0108]
Further, according to the semiconductor device of the present invention, since the connection layer is formed by forming the film forming material, when the first element and the second element are brought into close contact with each other, the connection is structurally made. Even if the load applied to the electrode varies or the distribution of the load is non-uniform, it is within the range of rigidity of the connection layer and within the range in which the connection layer formed with a uniform thickness and the second element can be kept in close contact with each other. If so, the first element and the second element can be reliably arranged in parallel.
[0109]
In addition, according to the semiconductor device of the present invention, the electrode is formed to protrude from the lower surface of the second element, the upper surface of the connection layer and the upper end of the microspring are formed on the same plane, and the lower surface of the second element. In addition, since the electrode is disposed so that the upper surface of the connection layer is in close contact with the upper end of the microspring, the amount of deformation of the microspring can be accurately adjusted by adjusting the thickness of the electrode. There is no risk of contact failure between the micro spring and the electrode that may occur when the amount of deformation is insufficient, or destruction of the micro spring that may occur when the amount of deformation is excessive.
[0110]
According to the semiconductor device of the present invention, the first element is a scanning circuit unit including a charge storage unit and a charge readout unit for each pixel on the semiconductor substrate, and the second element is a photoelectric conversion unit. Since it functions as a solid-state imaging device by electrically connecting the scanning circuit unit and the photoelectric conversion unit, the effects of the present invention can be suitably obtained.
[0111]
In addition, according to the semiconductor device of the present invention, since the photoelectric conversion part has the photoelectric conversion film mainly composed of amorphous selenium, the function of the photoelectric conversion film can be fully exhibited.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of two pixels of a conventional stacked solid-state imaging device.
FIG. 2 is a cross-sectional view of two pixels of a stacked solid-state imaging device according to a first example of the present embodiment.
FIG. 3 is a diagram for explaining a connection method when a scanning solid-state imaging device according to a first example of the present embodiment is manufactured by connecting a scanning circuit unit and a photoelectric conversion unit; ) Is a diagram showing the prepared photoelectric conversion unit, (B) is a diagram showing the prepared scanning circuit unit, and (C) is a state in which the scanning circuit unit and the photoelectric conversion unit are connected via the connection layer. FIG.
FIG. 4 is a view for explaining a method of manufacturing a microspring of the stacked solid-state imaging device according to the first example of the present embodiment, and (A) shows a state in which a first sacrificial layer is formed. (B) is a diagram showing a state in which a second sacrificial layer is formed, (C) is a diagram showing a state in which a metal film is formed, and (D) is a diagram showing how the second sacrificial layer is removed. (E) is a diagram showing a state in which the first sacrificial layer is removed and the microspring is completed.
FIG. 5 is a diagram showing a first modification of the microspring of the multilayer solid-state imaging device according to the first example of the present embodiment.
FIG. 6 is a diagram showing a second modification of the microspring of the multilayer solid-state imaging device according to the first example of the embodiment.
FIG. 7 is a diagram for explaining a connection method when a scanning solid-state imaging device according to a second example of the present embodiment is manufactured by connecting a scanning circuit unit and a photoelectric conversion unit; ) Is a diagram showing a prepared photoelectric conversion unit, (B) is a diagram showing a prepared scanning circuit unit, and (C) is a diagram showing a state in which the scanning circuit unit and the photoelectric conversion unit are connected via a connection layer. FIG.
FIG. 8 is a view for explaining a method for manufacturing a microspring and a connection layer of a stacked solid-state imaging device according to a second example of the present embodiment, and (A) shows a first sacrificial layer of the microspring. And (B) is a diagram showing a state in which a first sacrificial layer and a first layer are formed, and (C). (A) is a figure which shows the state which formed the resin layer used as the 2nd sacrificial layer of a microspring, and the 2nd layer of a connection layer, (D) is a figure which shows the state which formed the metal film, (E) is a view showing a state in which the second sacrificial layer is removed, and (F) is a view showing a state in which the first sacrificial layer is removed and the microspring and the connection layer are completed.
FIG. 9 is a diagram illustrating a modification of the stacked solid-state imaging device according to the second example of the embodiment.
FIG. 10 is a view for explaining a stacked solid-state imaging device of a reference example using the connection layer of the second example of the present embodiment, and FIG. 10A is a scan in which a microbump and a connection layer are formed. It is a figure which shows a circuit part, (B) is a figure which shows the lamination type solid-state image sensor of the completed reference example.
[Explanation of symbols]
10, 60, 68 Solid-state image sensor
12, 50 Scanning circuit section
14 Photoelectric converter
16, 46, 48 Microspring
16a metal
18, 52, 74 Connection layer
18a, 58 UV curable adhesive
20 Semiconductor substrate
22 Charge storage unit
24 Charge readout section
26 Gate electrode
28 First electrode
30 pixel electrodes
32 Second electrode
36 Transparent substrate
38, 70 Transparent electrode
40, 72 photoelectric conversion film
42 Photoelectric conversion part side electrode
44, 64 first sacrificial layer
46 Second Sacrificial Layer
54 1st layer
54a First layer equivalent part
56 2nd layer
62, 66 Resin film
Claims (1)
非晶質セレンを主体とする光電変換膜と、該光電変換膜に画素ごとに形成された光電変換部側電極とを有する光電変換部よりなる第2の素子と、を有し、
前記第1の素子と第2の素子が厚さ方向に上下に配設され、
前記第1の素子上に設けられた変形可能なマイクロスプリングによって、前記画素電極と前記光電部側電極とが画素ごとに電気的に接続されている固体撮像素子であって、
前記第1の素子の周縁部に接続層が形成され、
前記光電変換部側電極は前記光電変換膜の下面に画素ごとに突出するように形成されるとともに、前記接続層の上面に前記光電変換膜の下面が密着されることで、前記マイクロスプリングが押下されて撓んだ状態になっていることを特徴とする固体撮像素子。 A first element comprising a charge storage unit, a charge readout unit, and a scanning circuit unit including a pixel electrode connected to the charge storage unit, which are formed for each pixel on a semiconductor substrate;
Possess a photoelectric conversion film mainly made of amorphous selenium, and a second element comprising a photoelectric conversion unit having a photoelectric conversion film to be formed for each pixel photoelectric conversion portion side electrode,
The first element and the second element are arranged vertically in the thickness direction,
A solid-state imaging device in which the pixel electrode and the photoelectric unit side electrode are electrically connected to each pixel by a deformable microspring provided on the first element ,
A connection layer is formed on the peripheral edge of the first element;
The photoelectric conversion unit side electrode is formed on the lower surface of the photoelectric conversion film so as to protrude for each pixel, and the lower surface of the photoelectric conversion film is in close contact with the upper surface of the connection layer, so that the microspring is pressed down. The solid-state imaging device is characterized by being bent.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002128656A JP4167443B2 (en) | 2002-01-30 | 2002-04-30 | Solid-state image sensor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002022036 | 2002-01-30 | ||
JP2002-22036 | 2002-01-30 | ||
JP2002128656A JP4167443B2 (en) | 2002-01-30 | 2002-04-30 | Solid-state image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298012A JP2003298012A (en) | 2003-10-17 |
JP4167443B2 true JP4167443B2 (en) | 2008-10-15 |
Family
ID=29404769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002128656A Expired - Fee Related JP4167443B2 (en) | 2002-01-30 | 2002-04-30 | Solid-state image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4167443B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6881975B2 (en) | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
EP1569276A1 (en) | 2004-02-27 | 2005-08-31 | Heptagon OY | Micro-optics on optoelectronics |
CN100594619C (en) * | 2004-05-21 | 2010-03-17 | 株式会社半导体能源研究所 | Semiconductor device and its manufacturing method |
US7166326B1 (en) * | 2004-12-14 | 2007-01-23 | Palo Alto Research Center (Parc) | Method of electroplating stressed metal springs |
JP2007214191A (en) * | 2006-02-07 | 2007-08-23 | Sumitomo Heavy Ind Ltd | Radiation detector and radiographic examination equipment |
WO2008020391A2 (en) * | 2006-08-17 | 2008-02-21 | Nxp B.V. | Reducing stress between a substrate and a projecting electrode on the substrate |
EP1988575A3 (en) * | 2007-03-26 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2008142968A1 (en) * | 2007-05-21 | 2008-11-27 | Shimadzu Corporation | Imaging element and imaging device provided with the same |
WO2013065101A1 (en) | 2011-10-31 | 2013-05-10 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
US8742576B2 (en) * | 2012-02-15 | 2014-06-03 | Oracle International Corporation | Maintaining alignment in a multi-chip module using a compressible structure |
CN104903998A (en) | 2013-01-09 | 2015-09-09 | 株式会社日立制作所 | Semiconductor device and method for manufacturing same |
JP6430658B2 (en) * | 2015-11-12 | 2018-11-28 | 株式会社島津製作所 | Semiconductor device, semiconductor detector and manufacturing method thereof, semiconductor chip or substrate |
-
2002
- 2002-04-30 JP JP2002128656A patent/JP4167443B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003298012A (en) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4167443B2 (en) | Solid-state image sensor | |
TWI387075B (en) | Semiconductor package and camera module | |
US8704961B2 (en) | Display element having a lens being formed as part of a translucent support substrate having a display disposed thereon | |
US8823872B2 (en) | Image pickup module with improved flatness of image sensor and via electrodes | |
US7932600B2 (en) | Electrical connecting structure and bonding structure | |
KR20090084527A (en) | Image sensor module, method of manufacturing the same, camera module including the same and electronic device including a camera module | |
JP4353289B2 (en) | Electronic device and electronic equipment | |
US20150011082A1 (en) | Conductive structure and method for forming the same | |
US8227915B2 (en) | Bump structure, chip package structure including the same and method of manufacturing the same | |
JPH08204166A (en) | Multilayered solid-state image sensing device | |
JP6071613B2 (en) | Semiconductor substrate, semiconductor device, imaging device, and imaging device | |
JP2006509252A (en) | THIN FILM TRANSISTOR SUBSTRATE, MANUFACTURING METHOD THEREOF, LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME, AND MANUFACTURING METHOD THEREOF | |
CN101567348A (en) | Wafer structure with convex lumps and forming method thereof | |
JP2002043558A (en) | Laminated solid-state imaging device | |
CN111009542B (en) | Packaging method and packaging structure | |
JP3940804B2 (en) | Hybrid semiconductor device and manufacturing method thereof | |
JP2001237278A (en) | Semiconductor device | |
WO1999010928A1 (en) | Semiconductor device and method of fabricating the same | |
JP2897368B2 (en) | Method for forming bump structure of semiconductor device | |
US7538435B2 (en) | Wafer structure and bumping process | |
JP2007067134A (en) | Mounting component, mounting structure, and manufacturing method of mounting structure | |
KR100311980B1 (en) | infrared detector and method for manufacturing the same | |
JP3570271B2 (en) | Semiconductor sensor and manufacturing method thereof | |
JP4371679B2 (en) | Semiconductor integrated device and manufacturing method thereof | |
JPH0982757A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |