JP4167349B2

JP4167349B2 - Receiving machine

Info

Publication number: JP4167349B2
Application number: JP17586199A
Authority: JP
Inventors: 弘宮城
Original assignee: Ricoh Co Ltd; Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd; Ricoh Co Ltd
Priority date: 1999-05-20
Filing date: 1999-05-20
Publication date: 2008-10-15
Anticipated expiration: 2019-05-20
Also published as: JP2000332629A

Description

【０００１】
【発明の属する技術分野】
本発明は受信機、特にＡＭ／ＦＭラジオ受信機及び携帯電話機等の小型軽量且つ低消費電力化に好適である受信機に関する。
【０００２】
【従来の技術】
ＡＭ／ＦＭラジオ受信機及び携帯電話機等の受信機は一般的に音声信号を変調して無線周波数（ＲＦ）の電波で発射され、斯る電波をアンテナで受信して所定の信号処理を行った後、スピーカ又はイヤホーン（或はヘッドホーン）で再生して聴くアナログ電子機器の代表例である。
【０００３】
しかし、最近の半導体集積回路（ＩＣ）技術及びデジタル技術の進歩は顕著であり、斯るアナログ電子機器分野にもマイクロプロセッサを含む多くのＩＣ及びデジタル技術が採用されている。例えば、最近の受信機の選局回路、音量調節回路等にはデジタル回路が多用され、最早受信機はアナログ及びデジタル混在の電子機器となっている。
【０００４】
受信機の代表例として、典型的なスーパーヘテロダイン方式のＡＭ及びＦＭ両用（２バンド）ラジオ受信機の構成を示すブロック図は図２に示すとおりである。
【０００５】
図２に示す如く、典型的なＡＭ／ＦＭラジオ受信機１０は、放送局から発射されたＲＦ信号を受信するアンテナ２０と、ＦＭ受信部３０、ＡＭ受信部４０（両受信部３０、４０を総称してアナログ信号処理部という）、選局用ＰＬＬ（フェーズロックループ）周波数シンセサイザ部（デジタル信号処理部）５０、音量や音質等を調節するオーディオプロセッサ部６０、出力増幅部７０及びスピーカ（又はイヤホーン）８０より構成される。
【０００６】
ＦＭ受信部３０は、ＲＦ増幅器３１、ＦＭミキサ３２、ＩＦ（中間周波数）フィルタ３３、ＩＦ増幅器３４、ＩＦフィルタ３５、ＩＦリミタ増幅器３６、ＲＭ検波器３７及びＦＭ復調器３８を有する。ＲＦ増幅器３１は、アンテナ２０で受信したＦＭ信号を所定利得で増幅する。ＦＭミキサ３２は、ＲＦ増幅器３１により増幅された受信ＲＦ信号とＰＬＬ周波数シンセサイザ部５０からの局部発振信号とを混合する。ＩＦフィルタ３３は、ＦＭミキサ３２の出力のうち希望するＩＦ信号（例えば１０．７ＭＨｚ）を選択して通過させるフィルタである。ＩＦ増幅器３４は、ＩＦフィルタ３３の出力を高利得で増幅する。ＩＦフィルタ３５は、ＩＦ増幅器３４の出力のうち希望するＩＦ信号を通過させる。ＩＦリミタ増幅器３６は、振幅を制限して不要なＡＭ成分の除去として動作する。ＦＭ検波器３７は、ＩＦリミタ増幅器３６からのＦＭ信号をＦＭ検波して、音声信号を出力する。また、ＦＭ復調器３８は、ＦＭ検波器３７からの出力信号からステレオ信号のＬ（左）及びＲ（右）信号等を復調する。
【０００７】
次に、ＡＭ受信部４０は、ＲＦ増幅器４１、第１ミキサ４２、第１のＩＦフィルタ４３、第２ミキサ４４、第２のＩＦフィルタ４５、第２のＩＦ増幅器４６及びＡＭ検波器４７を有する。ＲＦ増幅器４１は、アンテナ２０で受信したＲＦ信号を所定利得で増幅する。第１ミキサ４２は、ＲＦ増幅器４１からのＲＦ信号をＰＬＬ周波数シンセサイザ部５０からの局部発振信号と混合する。第１のＩＦフィルタ４３は、第１ミキサ４２の出力のうち、例えば１０．８ＭＨｚである第１のＩＦ信号成分を通過させる。第２ミキサ４４は、第１フィルタ４３からの第１のＩＦ信号を、ＰＬＬ周波数シンセサイザ部５０からの局部発振信号と混合し、例えば４５０ＫＨｚの第２のＩＦ信号を得る。第２のＩＦフィルタ４５は、第２ミキサ４４からの第２のＩＦ信号を後段へ通過させる。第２のＩＦ増幅器４６は、第２のＩＦ信号を所定利得で増幅する。ＡＭ検波器４７は、第２のＩＦ信号をＡＭ検波して、それに含まれる音声信号を出力する。
【０００８】
尚、ＡＭ受信部４０は、ＲＦ増幅器４１の出力を単一のミキサにより希望する例えば４５０ＫＨｚの最終ＩＦ信号に変換してもよい。しかし、上述の如く、２段のＩＦミキサ及びＩＦ周波数選定により、ＡＭ受信部４０及びＦＭ受信部３０のＰＬＬ周波数シンセサイザ部５０の構成が簡単になる。
【０００９】
ＰＬＬ周波数シンセサイザ部５０は、ＦＭ受信部３０及びＡＭ受信部４０の各ミキサ３２、４２、４４に対して必要な局部発振信号（又は周波数）を発生する為の回路である。このＰＬＬ周波数シンセサイザ部５０は、ＦＭ／ＡＭ用ＶＣＯ（電圧制御発振器）５１、１／２分周器５２、プログラマブルカウンタ５３、位相比較器５４、ＬＰＦ（低域通過フィルタ）５５、１／１０分周器５６、基準分周器５７及び基準発振器５８を有する。ＦＭ／ＡＭ用ＶＣＯ５１は、増幅器、ＬＣ（インダクタ、キャパシタ）共振素子及び可変容量ダイオード等の可変キャパシタンス素子を含む従来構成の電圧制御可変発振器であり、制御電圧により可変キャパシタンス素子のキャパシタンスを変化させて発振周波数を一定範囲で変化する。１／２分周器５２は、ＶＣＯ５１の発振信号周波数を１／２分周する。プログラマブルカウンタ５３は、１／２分周器５２からの出力パルスを任意に設定する整数（Ｎという）計数する毎に位相比較器５４に対してパルスをしゅつりょくする。基準発振器５８は、例えば水晶振動子を含む高精度の基準信号を発生する。この例では、１０．３５ＭＨｚの基準周波数を発振する。基準分周器５７は、基準発振器５８の出力周波数を予め決めた分周比（例えば１／１２８）で分周する。位相比較器５４は、プログラムカウンタ５３の計数出力と、基準分周器５７からの分周基準信号との位相を比較して、位相差に応じた比較出力を発生する。ＬＰＦ５５は、位相比較器５４の出力を平滑化して、ＶＣＯ５１の可変キャパシタンス素子に印加して、ＶＣＯ５１の発振出力を制御する。１／１０分周器５６は、ＶＣＯ５１の発振出力を１／１０分周してＡＭ受信部４０の第１ミキサ４２に出力する。また、ＶＣＯ５１の発振出力は、ＦＭ受信部３０のＦＭミキサ３２に直接供給される。
【００１０】
斯かる構成のＰＬＬ周波数シンセサイザ部５０によると、プログラマブルカウンタ５３の計数値設定をＮ，基準分周器５７の分周比を１／ｎ、ＶＣＯ５１の発振周波数をｆｏ、基準発振器５８の発振周波数をｆｒとすると、ｆｏ及びｆｒ間には次の関係が成立する。
ｆｏ×１／２×１／Ｎ＝ｆｒ×１／ｎ
ｆｏ＝（２Ｎ／ｎ）×ｆｒ
この式から明らかな如く、ＶＣＯ５１の発振周波数ｆｏは、基準発振器５８の基準周波数ｆｒに対してＮに比例する倍数となる。従って、プログラマブルカウンタ５３の設定値Ｎを変更することにより基準周波数ｆｒの任意倍数の局部発振振周波ｆｏがＶＣＯ５１から出力されることとなる。
【００１１】
オーディオプロセッサ部６０は、入力セレクタ部６１、ボリューム／左右バランスコントロール６２、ＢＡＳＳコントロール部６３、ＴＲＥＢＬＥコントロール部６４、ＦＡＤＥＲコントロール部６５及びミュート部６６を有する。入力セレクタ部６１は、出力増幅部７０及びスピーカ８０へ出力する信号源をＦＭ，ＡＭ又はテーププレーヤ等の外部（ＡＵＸ）から選択する。ボリューム／左右バランスコントロール部６２は、スピーカ８０から出力される音量や左右スピーカのバランス等を調整する。ＢＡＳＳコントロール部６３及びＴＲＥＢＬＥコントロール部６４は、フィルタ回路であり、夫々低音及び高音域の音質を調整する。ＦＡＤＥＲコントロール部６５は、車内の前後にスピーカがあれば夫々の音量をコントロールする。ミュート部６６は、スピーカ８０からの出力を遮断する。
【００１２】
尚、同調ＤＡＣ（デジタル／アナログ変換機）９０は、ＦＭ及びＡＭ用ＲＦ増幅器３１、４１に対する、デジタル制御入力信号をアナログ直流値に変換して、各ＲＦ増幅器３１、４１の同調周波数を変化させる。これにより、アンテナ２０が受信したＲＦ信号中、必要とする周波数の信号を高利得で増幅可能にする。
【００１３】
上述の如き構成のＦＭ／ＡＭ２バンドラジオ受信機、特に携帯型受信機にあっては、小型軽量化及び低価格の為にＩＣ化が進んでいる。ＩＣには、バイポーラＩＣとユニポーラ（又はＭＯＳ）ＩＣの２種類がある。前者は一般に高周波回路に好適であるが、製造工程が複雑であるので高価になり、消費電力も比較的大きい。他方、後者、特にＣＭＯＳ（相補ＭＯＳ）ＩＣは、製造工程が簡単且つ製造が安価であるが、高周波アナログ回路ではなくメモリやカウンタを含むデジタル回路に使用されるのが一般的である。
【００１４】
小型軽量且つ安価な受信機を得るには、全ての回路を単一ＩＣ（１チップ）に集積化するのが好ましい。しかし、上述したＩＣの特性の為且つデジタル回路はアナログ回路よりも発生するノイズが多い為に、現在市販される最もＩＣ化の進んでいるラジオ受信機であっても、図３に示す如き構成である。
【００１５】
即ち、ＩＣ化ラジオ受信機１００は、アンテナ１０１、アナログ信号処理部１０２、デジタル信号処理部１０３、出力増幅部１０４及びスピーカ１０５より構成される。アナログ信号処理部１０２は、図２中の増幅器、ミキサ及び検波器等を含み、一般に１個以上のパイポーラＩＣにより構成される。他方、デジタル信号処理部１０３は、図２中のＰＬＬ周波数シンセサイザ部等を含み、例えばＣＭＯＳ型ＩＣにより構成されている。
【００１６】
【発明が解決しようとする課題】
しかし、図３のラジオ受信機１００の如く、アナログ信号処理部１０２とデジタル信号処理部１０３とを２以上の異種のＩＣにて構成すると、単一ＩＣに比して多くの部品（デバイス）を必要とするので、一層の小型軽量化を困難とすると共に組み立て製造工程数の増加等により安価とするのが困難であった。しかも、例えばアナログ／デジタル信号処理回路を単一ＩＣチップに集積化しても、デジタル信号処理部からのノイズがアナログ信号処理部に混入して、ラジオ受信機等の重要な特性であるＳ／Ｎ比を十分高くすることが不可能と考えられていた。
【００１７】
【発明の目的】
本発明の目的は、上述したアナログ信号処理部及びデジタル信号処理部の両方を単一ＩＣチップに集積化して小型軽量化を図ると共に受信機が必要とする十分なＳ／Ｎ比等の電気的特性を得ることが可能な受信機を提供することである。
【００１８】
【課題を解決する為の手段】
本発明の受信機によると、アナログ信号処理部及びデジタル信号処理部を略矩形状の同じ半導体サブストレートに集積して形成する。アナログ信号処理部は、半導体サブストレートの略一辺に沿って配置され、デジタル信号処理部は半導体サブストレートの前記一辺と反対側の辺に沿って配置され、オーディオプロセッサ部を略中央部分に配置することを特徴とする。
【００１９】
本発明の好適実施形態例によると、各回路部分は、可能な限り細かく分割して各々ガードリングにて包囲することによりノイズを低減する。
【００２０】
好ましくは、アナログ信号処理部及びデジタル信号処理部の双方をＭＯＳトランジスタで集積化し、製造コストの低減及び消費電力化を図る。
【００２１】
製造原価よりも電気的特性を優先させる場合には、アナログ信号処理部はバイポーラＩＣ、デジタル信号処理部はＭＯＳ型ＩＣによるバイポーラＭＯＳ混合ＩＣにより同じ半導体サブストレートに集積してもよい。
【００２２】
また、アナログ信号処理部はＦＭ及びＡＭ受信部の双方を含み、局部発振器をＦＭ及びＡＭ受信部の双方のミキサ部の近傍に配置することを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の受信機の好適実施形態例を添付図１を参照して詳細に説明する。
【００２４】
図１は、本発明による受信機の主要構成素子であるアナログ及びデジタル信号処理用ＩＣのレイアウト（回路配置図）を示す。図１（Ａ）は、本発明の受信機用ＩＣの基本レイアウトを示し、図１（Ｂ）は図２に示したＦＭ／ＡＭラジオ受信機のアナログ／デジタル信号処理用ＩＣのレイアウトを示す。
【００２５】
先ず図１（Ａ）を参照して説明する。この受信機用ＩＣは、略矩形状の半導体サブストレートに例えば周知のＭＯＳプロセスで形成される。図示せずも、このサブストレート１の外周には、例えば基板との相互接続用パッドが多数形成されている。この受信機用ＩＣには、アナログ信号処理部２とデジタル信号処理部３との双方を同じ半導体サブストレート１上に集積形成される。
【００２６】
アナログ信号処理部２は、サブストレート１の一辺１ａに沿って、又は一辺１ａ近傍に配置形成される。次に、デジタル信号処理部３は、サブストレート１の一辺１ａと反対の辺１ｂに沿って配置形成される。このデジタル信号処理部３は、受信機の例えばＰＬＬ周波数シンセサイザ部である。更に、サブストレート１の略中央部には、受信機のアナログ信号処理部２のミキサに選局用局部発振器４及びオーディオプロセッサ部５が配置形成されるのが好ましい。
【００２７】
受信機用アナログ／デジタル信号処理用ＩＣは、好ましくは各部分を全体的又は、複数領域に分各してガードリング６を形成し、各回路部分間を電気的に隔離して、ノイズの混入又は発生を防止する。ガードリング６は、各部分を可能な限り細分割して包囲するのがノイズ低減には有効である。
【００２８】
受信機用ＩＣを上述の如く構成することにより、ノイズ発生量が最も大きいデジタル信号処理部３をアナログ信号処理部２から離間し、ノイズを低減することが可能になる。また、サブストレート１の中央部にオーディオプロセッサ部５を配置することにより、デジタル信号処理部３からアナログ信号処理部２へ到達するノイズを一層低減することが可能である。斯る配置にすることにより、従来不可能と考えられていたアナログ／デジタル信号処理部の双方を単一サブストレートに集積可能である。特に、製造工程がバイポーラＩＣよりも簡単、安価且つ低消費電力である周知のＭＯＳ型ＩＣにより形成することが可能になる。
【００２９】
次に、図１（Ｂ）は、図２のブロック図に示したＦＭ／ＡＭラジオ受信機用アナログ信号処理部及びデジタル信号処理部を含むＩＣのレイアウトを示す。尚、図２中の出力増幅器７０及びスピーカ８０は、このＩＣから除外している。但し、十分な放熱機構を一体又は別体に設けることにより、出力増幅器７０も同じサブストレート上に形成してＩＣ化することも可能である。
【００３０】
図１（Ｂ）において、アナログ信号処理部はサブストレート１の一辺１ａに沿って配置されるＦＭ受信部、即ちＦＭ用ＲＦ増幅器及びミキサ部２ａ、ＦＭ用ＩＦ部２ｂ、ＩＦリミタ増幅部２Ｃ、ＦＭ検波部２ｄ、ＦＭステレオデコーダ部２ｅ及びＩＦ増幅器の利得を自動調整するＡＧＣ部２ｆが配置形成される。これら各部２ａ〜２ｆは、個別のガードリングで包囲される。また、ＡＭ受信部、即ちＡＭ用ＲＦ増幅器及びミキサ部２Ａが上述したＦＭ用ＲＦ増幅器及びミキサ部２ａと略並列に配置形成されている。更に、ＡＭ用ＩＦ及び検出器部２Ｂがサブストレート１の中央部に配置形成されている。
【００３１】
サブストレート１の他辺１ｂに沿ってデジタル信号処理部のＰＬＬ周波数シンセサイザ部３ａが配置形成され、更に必要に応じて選択された放送局の周波数を計数表示する周波数カウンタ部３ｂが配置形成される。
【００３２】
次に、ＦＭ及びＡＭ受信回路３０、４０のミキサ３２及びＡＭ第１ミキサ４２に入力する局部発振器部４及びオーディオプロセッサ部５がサブストレート１の中央部に配置形成される。また、同調ＤＡＣ７及びオーディオプロセッサ部５のＦＭ受信部側に配置形成されている。また、これら各部は、ガードリング６により包囲され、シールドされている。
【００３３】
図１（Ｂ）のＩＣにあっても、図１（Ａ）につき上述したＩＣと実質的に同じ構成上の特徴を有し、且つ同様の効果を有する。
【００３４】
以上、本発明のＩＣ化された受信機の好適実施形態例を詳述した。しかし、本発明は斯る特定例のみに限定されるべきでなく、本発明の要旨を逸脱することなく特定用途に応じて種々の変形変更が可能であることが当業者には容易に理解できよう。例えば、ＦＭ及びＡＭ受信部の一部の回路を必要に応じて別のＩＣ又は個別デバイスで構成してもよい。また、ラジオ受信機以外の他の受信機にも適用可能である。
【００３５】
【発明の効果】
上述の説明から理解される如く、本発明の受信機によると、アナログ信号処理部とデジタル信号処理部とをサブストレートの相互に離れた反対位置に配置し、中央部分にオーディオプロセッサ部を配置することにより、従来、ノイズ等問題で不可能であった受信機のアナログ及びデジタル信号処理部を同じサブストレートに配置して単一チップに集積することが可能である。従って、小型軽量化が可能であると共に安価に製造可能である。
【００３６】
また、斯る構成により、全ての回路を製造工程が簡単で低消費電力のＭＯＳ型ＩＣ化が可能であるので、一層安価に製造可能である。
【図面の簡単な説明】
【図１】本発明の受信機用のＩＣの好適実施形態例のレイアウトを示し、（Ａ）は基本配置図、（Ｂ）は具体的レイアウト例を示す。
【図２】本発明が適用可能なＦＭ／ＡＭラジオ受信機の構成を示すブロック図である。
【図３】従来のＩＣ化受信機のブロック図である。
【符号の説明】
１………半導体サブストレート
１ａ… サブストレートの一辺
１ｂ… サブストレートの反対辺
２………アナログ信号処理部
３………デジタル信号処理部
５………オーディオプロセッサ部
６………ガードリング[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiver, particularly an AM / FM radio receiver, a portable telephone, and the like that are suitable for small size and light weight and low power consumption.
[0002]
[Prior art]
AM / FM radio receivers and receivers such as mobile phones generally modulate audio signals and emit radio waves (RF) radio waves, receive such radio waves with an antenna, and perform predetermined signal processing. This is a typical example of an analog electronic device that is later played back and listened with a speaker or an earphone (or a headphone).
[0003]
However, recent advances in semiconductor integrated circuit (IC) technology and digital technology are remarkable, and many IC and digital technologies including microprocessors are adopted in the analog electronic device field. For example, digital circuits are frequently used in the channel selection circuit, volume control circuit, etc. of recent receivers, and the receivers are now electronic devices of both analog and digital.
[0004]
As a typical example of a receiver, a block diagram showing a configuration of a typical superheterodyne AM / FM (two-band) radio receiver is shown in FIG.
[0005]
As shown in FIG. 2, a typical AM / FM radio receiver 10 includes an antenna 20 that receives an RF signal emitted from a broadcasting station, an FM receiver 30, an AM receiver 40 (both receivers 30 and 40 are connected to each other). Collectively referred to as an analog signal processing unit), a tuning PLL (phase-locked loop) frequency synthesizer unit (digital signal processing unit) 50, an audio processor unit 60 for adjusting volume and sound quality, an output amplification unit 70, and a speaker (or Earphone) 80.
[0006]
The FM receiver 30 includes an RF amplifier 31, an FM mixer 32, an IF (intermediate frequency) filter 33, an IF amplifier 34, an IF filter 35, an IF limiter amplifier 36, an RM detector 37, and an FM demodulator 38. The RF amplifier 31 amplifies the FM signal received by the antenna 20 with a predetermined gain. The FM mixer 32 mixes the received RF signal amplified by the RF amplifier 31 and the local oscillation signal from the PLL frequency synthesizer unit 50. The IF filter 33 is a filter that selects and passes a desired IF signal (for example, 10.7 MHz) from the output of the FM mixer 32. The IF amplifier 34 amplifies the output of the IF filter 33 with high gain. The IF filter 35 passes a desired IF signal out of the output of the IF amplifier 34. The IF limiter amplifier 36 operates to remove unnecessary AM components by limiting the amplitude. The FM detector 37 performs FM detection on the FM signal from the IF limiter amplifier 36 and outputs an audio signal. The FM demodulator 38 demodulates the L (left) and R (right) signals of the stereo signal from the output signal from the FM detector 37.
[0007]
Next, the AM receiver 40 includes an RF amplifier 41, a first mixer 42, a first IF filter 43, a second mixer 44, a second IF filter 45, a second IF amplifier 46, and an AM detector 47. . The RF amplifier 41 amplifies the RF signal received by the antenna 20 with a predetermined gain. The first mixer 42 mixes the RF signal from the RF amplifier 41 with the local oscillation signal from the PLL frequency synthesizer unit 50. The first IF filter 43 passes the first IF signal component of 10.8 MHz, for example, out of the output of the first mixer 42. The second mixer 44 mixes the first IF signal from the first filter 43 with the local oscillation signal from the PLL frequency synthesizer unit 50, and obtains a second IF signal of 450 KHz, for example. The second IF filter 45 passes the second IF signal from the second mixer 44 to the subsequent stage. The second IF amplifier 46 amplifies the second IF signal with a predetermined gain. The AM detector 47 AM-detects the second IF signal and outputs an audio signal included therein.
[0008]
Note that the AM receiver 40 may convert the output of the RF amplifier 41 into a desired final IF signal of, for example, 450 KHz using a single mixer. However, as described above, the configuration of the PLL frequency synthesizer unit 50 of the AM receiver unit 40 and the FM receiver unit 30 is simplified by the two-stage IF mixer and IF frequency selection.
[0009]
The PLL frequency synthesizer unit 50 is a circuit for generating necessary local oscillation signals (or frequencies) for the mixers 32, 42, 44 of the FM receiver 30 and the AM receiver 40. This PLL frequency synthesizer unit 50 includes an FM / AM VCO (voltage controlled oscillator) 51, a 1/2 frequency divider 52, a programmable counter 53, a phase comparator 54, an LPF (low-pass filter) 55, 1/10 minutes. A frequency divider 56, a reference frequency divider 57, and a reference oscillator 58 are included. The FM / AM VCO 51 is a voltage-controlled variable oscillator having a conventional configuration including a variable capacitance element such as an amplifier, an LC (inductor, capacitor) resonance element, and a variable capacitance diode, and changes the capacitance of the variable capacitance element by the control voltage. The oscillation frequency is changed within a certain range. The 1/2 divider 52 divides the oscillation signal frequency of the VCO 51 by 1/2. Each time the programmable counter 53 counts an output pulse from the 1/2 frequency divider 52 to an arbitrarily set integer (referred to as N), it pulses the phase comparator 54. The reference oscillator 58 generates a highly accurate reference signal including, for example, a crystal resonator. In this example, a reference frequency of 10.35 MHz is oscillated. The reference frequency divider 57 divides the output frequency of the reference oscillator 58 by a predetermined division ratio (for example, 1/128). The phase comparator 54 compares the phase of the count output of the program counter 53 with the frequency division reference signal from the reference frequency divider 57, and generates a comparison output corresponding to the phase difference. The LPF 55 smoothes the output of the phase comparator 54 and applies it to the variable capacitance element of the VCO 51 to control the oscillation output of the VCO 51. The 1/10 frequency divider 56 divides the oscillation output of the VCO 51 by 1/10 and outputs it to the first mixer 42 of the AM receiver 40. The oscillation output of the VCO 51 is directly supplied to the FM mixer 32 of the FM receiver 30.
[0010]
According to the PLL frequency synthesizer 50 having such a configuration, the count value setting of the programmable counter 53 is N, the frequency division ratio of the reference frequency divider 57 is 1 / n, the oscillation frequency of the VCO 51 is fo, and the oscillation frequency of the reference oscillator 58 is Assuming fr, the following relationship is established between fo and fr.
fo × 1/2 × 1 / N = fr × 1 / n
fo = (2N / n) × fr
As is apparent from this equation, the oscillation frequency fo of the VCO 51 is a multiple proportional to N with respect to the reference frequency fr of the reference oscillator 58. Therefore, by changing the set value N of the programmable counter 53, the local oscillation frequency fo having an arbitrary multiple of the reference frequency fr is output from the VCO 51.
[0011]
The audio processor unit 60 includes an input selector unit 61, volume / left / right balance control 62, BASS control unit 63, TREBLE control unit 64, FADER control unit 65, and mute unit 66. The input selector 61 selects a signal source to be output to the output amplifier 70 and the speaker 80 from the outside (AUX) such as FM, AM, or a tape player. The volume / left / right balance control unit 62 adjusts the volume output from the speaker 80, the balance between the left and right speakers, and the like. The BASS control unit 63 and the TREBLE control unit 64 are filter circuits, and adjust the sound quality of the bass and treble, respectively. The FADER control unit 65 controls the volume of each speaker if there are speakers before and after the vehicle. The mute unit 66 blocks the output from the speaker 80.
[0012]
The tuning DAC (digital / analog converter) 90 converts the digital control input signal for the FM and AM RF amplifiers 31 and 41 into an analog DC value, and changes the tuning frequency of each of the RF amplifiers 31 and 41. . This makes it possible to amplify a signal having a required frequency in the RF signal received by the antenna 20 with high gain.
[0013]
In the FM / AM two-band radio receiver having the above-described configuration, particularly a portable receiver, the use of an IC is progressing in order to reduce the size and weight and to reduce the price. There are two types of ICs, bipolar ICs and unipolar (or MOS) ICs. The former is generally suitable for a high-frequency circuit, but is expensive because the manufacturing process is complicated, and the power consumption is relatively large. On the other hand, the latter, particularly a CMOS (complementary MOS) IC, is simple in manufacturing process and inexpensive in manufacturing, but is generally used for a digital circuit including a memory and a counter instead of a high-frequency analog circuit.
[0014]
In order to obtain a small, light and inexpensive receiver, it is preferable to integrate all the circuits in a single IC (one chip). However, because of the above-mentioned characteristics of the IC and the digital circuit generates more noise than the analog circuit, even the most commercially available radio receiver on the market is configured as shown in FIG. It is.
[0015]
That is, the IC radio receiver 100 includes an antenna 101, an analog signal processing unit 102, a digital signal processing unit 103, an output amplification unit 104, and a speaker 105. The analog signal processing unit 102 includes the amplifier, mixer, detector, and the like in FIG. 2, and is generally configured by one or more bipolar ICs. On the other hand, the digital signal processing unit 103 includes the PLL frequency synthesizer unit and the like in FIG. 2, and is configured by, for example, a CMOS type IC.
[0016]
[Problems to be solved by the invention]
However, when the analog signal processing unit 102 and the digital signal processing unit 103 are configured with two or more different ICs as in the radio receiver 100 of FIG. 3, more parts (devices) than a single IC are required. Therefore, it is difficult to further reduce the size and weight, and it is difficult to reduce the cost by increasing the number of assembly manufacturing steps. Moreover, for example, even if the analog / digital signal processing circuit is integrated on a single IC chip, noise from the digital signal processing unit is mixed into the analog signal processing unit, which is an important characteristic of a radio receiver or the like. It was considered impossible to raise the ratio sufficiently high.
[0017]
OBJECT OF THE INVENTION
An object of the present invention is to integrate both the analog signal processing unit and the digital signal processing unit described above into a single IC chip to reduce the size and weight and to provide an electrical signal such as a sufficient S / N ratio required by the receiver. It is to provide a receiver capable of obtaining characteristics.
[0018]
[Means for solving the problems]
According to the receiver of the present invention, the analog signal processing unit and the digital signal processing unit are integrated and formed on the same substantially rectangular semiconductor substrate. The analog signal processing unit is disposed along substantially one side of the semiconductor substrate, the digital signal processing unit is disposed along the side opposite to the one side of the semiconductor substrate, and the audio processor unit is disposed in a substantially central portion. It is characterized by that.
[0019]
According to a preferred embodiment of the present invention, each circuit portion is divided as finely as possible and surrounded by a guard ring to reduce noise.
[0020]
Preferably, both the analog signal processing unit and the digital signal processing unit are integrated with MOS transistors to reduce manufacturing cost and power consumption.
[0021]
In the case where the electrical characteristics are given priority over the manufacturing cost, the analog signal processing unit may be integrated on the same semiconductor substrate by the bipolar IC mixed IC and the digital signal processing unit by the MOS type IC.
[0022]
The analog signal processing unit includes both FM and AM receiving units, and a local oscillator is disposed in the vicinity of the mixer units of both the FM and AM receiving units.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a preferred embodiment of the receiver of the present invention will be described in detail with reference to FIG.
[0024]
FIG. 1 shows a layout (circuit layout diagram) of an analog and digital signal processing IC which is a main component of a receiver according to the present invention. 1A shows the basic layout of the receiver IC of the present invention, and FIG. 1B shows the layout of the analog / digital signal processing IC of the FM / AM radio receiver shown in FIG.
[0025]
First, a description will be given with reference to FIG. This receiver IC is formed on a substantially rectangular semiconductor substrate by, for example, a well-known MOS process. Although not shown, on the outer periphery of the substrate 1, for example, a large number of pads for connection with the substrate are formed. In this receiver IC, both the analog signal processing unit 2 and the digital signal processing unit 3 are integrated on the same semiconductor substrate 1.
[0026]
The analog signal processing unit 2 is disposed and formed along one side 1a of the substrate 1 or in the vicinity of one side 1a. Next, the digital signal processing unit 3 is arranged and formed along the side 1b opposite to the side 1a of the substrate 1. The digital signal processing unit 3 is, for example, a PLL frequency synthesizer unit of the receiver. Further, it is preferable that the local oscillator 4 for channel selection and the audio processor unit 5 are arranged and formed in the mixer of the analog signal processing unit 2 of the receiver substantially at the center of the substrate 1.
[0027]
The analog / digital signal processing IC for a receiver preferably forms a guard ring 6 by dividing each part as a whole or into a plurality of areas, and electrically isolates each circuit part to introduce noise. Or prevent the occurrence. For the guard ring 6, it is effective for noise reduction to enclose each part as finely as possible.
[0028]
By configuring the receiver IC as described above, the digital signal processing unit 3 having the largest noise generation amount can be separated from the analog signal processing unit 2 and noise can be reduced. In addition, by arranging the audio processor unit 5 in the center of the substrate 1, it is possible to further reduce noise reaching the analog signal processing unit 2 from the digital signal processing unit 3. With such an arrangement, it is possible to integrate both analog / digital signal processing units, which were conventionally considered impossible, on a single substrate. In particular, it can be formed by a well-known MOS IC whose manufacturing process is simpler, cheaper and consumes less power than bipolar ICs.
[0029]
Next, FIG. 1B shows a layout of an IC including the analog signal processing unit and the digital signal processing unit for the FM / AM radio receiver shown in the block diagram of FIG. Note that the output amplifier 70 and the speaker 80 in FIG. 2 are excluded from this IC. However, by providing a sufficient heat dissipation mechanism integrally or separately, the output amplifier 70 can also be formed on the same substrate and integrated into an IC.
[0030]
In FIG. 1B, the analog signal processing unit is an FM receiving unit arranged along one side 1a of the substrate 1, that is, an FM RF amplifier and mixer unit 2a, an FM IF unit 2b, an IF limiter amplification unit 2C, An FM detector 2d, an FM stereo decoder 2e, and an AGC unit 2f for automatically adjusting the gain of the IF amplifier are arranged and formed. These parts 2a to 2f are surrounded by individual guard rings. In addition, the AM receiving unit, that is, the AM RF amplifier and mixer unit 2A is arranged and formed substantially in parallel with the above-described FM RF amplifier and mixer unit 2a. Further, an AM IF and detector unit 2B are arranged and formed at the center of the substrate 1.
[0031]
A PLL frequency synthesizer unit 3a of the digital signal processing unit is arranged and formed along the other side 1b of the substrate 1, and a frequency counter unit 3b for counting and displaying the frequency of the selected broadcasting station is arranged and formed as necessary. .
[0032]
Next, the local oscillator unit 4 and the audio processor unit 5 that are input to the mixer 32 and the AM first mixer 42 of the FM and AM receiving circuits 30 and 40 are arranged and formed at the center of the substrate 1. The tuning DAC 7 and the audio processor unit 5 are arranged and formed on the FM receiving unit side. These parts are surrounded and shielded by the guard ring 6.
[0033]
1B has substantially the same structural characteristics as those of the IC described above with reference to FIG. 1A, and has the same effect.
[0034]
The preferred embodiment of the IC receiver of the present invention has been described in detail above. However, the present invention should not be limited to only such specific examples, and those skilled in the art can easily understand that various modifications and changes can be made according to specific applications without departing from the gist of the present invention. Like. For example, a part of the circuits of the FM and AM receiving units may be constituted by another IC or an individual device as necessary. Moreover, it is applicable also to receivers other than a radio receiver.
[0035]
【The invention's effect】
As can be understood from the above description, according to the receiver of the present invention, the analog signal processing unit and the digital signal processing unit are disposed at positions opposite to each other on the substrate, and the audio processor unit is disposed at the central portion. As a result, it is possible to arrange the analog and digital signal processing units of the receiver, which has heretofore been impossible due to problems such as noise, on the same substrate and integrate them on a single chip. Therefore, it can be reduced in size and weight and can be manufactured at low cost.
[0036]
Further, with such a configuration, all the circuits can be manufactured at a lower cost because the manufacturing process is simple and a low power consumption MOS type IC can be realized.
[Brief description of the drawings]
FIG. 1 shows a layout of a preferred embodiment of an IC for a receiver according to the present invention, (A) shows a basic layout, and (B) shows a specific layout example.
FIG. 2 is a block diagram showing a configuration of an FM / AM radio receiver to which the present invention can be applied.
FIG. 3 is a block diagram of a conventional IC receiver.
[Explanation of symbols]
1 ... Semiconductor substrate 1a ... One side 1b of substrate ... Opposite side 2 of substrate ... Analog signal processing unit 3 ... Digital signal processing unit 5 ... Audio processor unit 6 ... Guard ring

Claims

アンテナから受信したアナログ信号を処理するアナログ信号処理部と、該アナログ信号処理部の動作制御等を行うデジタル信号処理部と、前記アナログ信号処理部の出力を処理するオーディオプロセッサ部とを有する受信機において、
前記アナログ信号処理部及び前記デジタル信号処理部を夫々略矩形状サブストレートの反対側に配置し、前記オーディオプロセッサ部を中央部に配置して同じサブストレート上にＩＣ化することを特徴とする受信機。A receiver having an analog signal processing unit that processes an analog signal received from an antenna, a digital signal processing unit that controls operation of the analog signal processing unit, and an audio processor unit that processes an output of the analog signal processing unit In
The analog signal processing unit and the digital signal processing unit are disposed on opposite sides of a substantially rectangular substrate, respectively, and the audio processor unit is disposed in a central portion to be integrated on the same substrate. Machine.

前記アナログ信号処理部及び前記デジタル信号処理部は、夫々１以上の回路ブロックに分割し、夫々ガードリングにより包囲することを特徴とする請求項１の受信機。2. The receiver according to claim 1, wherein the analog signal processing unit and the digital signal processing unit are each divided into one or more circuit blocks, and each is surrounded by a guard ring.

前記アナログ信号処理部は、ミキサ及び中間周波数増幅器を含むヘテロダイン方式であり、前記デジタル信号処理部は、ＰＬＬ周波数シンセサイザを含み、前記ミキサに局部発振信号を供給することを特徴とする請求項１の受信機。The analog signal processing unit is a heterodyne system including a mixer and an intermediate frequency amplifier, and the digital signal processing unit includes a PLL frequency synthesizer, and supplies a local oscillation signal to the mixer. Receiving machine.

前記アナログ信号処理部は、ＦＭ及びＡＭ信号受信回路を含むことを特徴とする請求項１の受信機。The receiver according to claim 1, wherein the analog signal processing unit includes FM and AM signal receiving circuits.

前記ＩＣは、ＭＯＳプロセスにより形成されことを特徴とする請求項１の受信機。The receiver according to claim 1, wherein the IC is formed by a MOS process.

前記ＩＣは、前記アナログ信号処理部及び前記デジタル信号処理部を夫々バイポーラ及びＭＯＳプロセスで形成するバイポーラＭＯＳ混合ＩＣであることを特徴とする請求項１の受信機2. The receiver according to claim 1, wherein the IC is a bipolar MOS mixed IC in which the analog signal processing unit and the digital signal processing unit are formed by bipolar and MOS processes, respectively.