JP4167175B2 - ドライ現像方法 - Google Patents

ドライ現像方法 Download PDF

Info

Publication number
JP4167175B2
JP4167175B2 JP2003522153A JP2003522153A JP4167175B2 JP 4167175 B2 JP4167175 B2 JP 4167175B2 JP 2003522153 A JP2003522153 A JP 2003522153A JP 2003522153 A JP2003522153 A JP 2003522153A JP 4167175 B2 JP4167175 B2 JP 4167175B2
Authority
JP
Japan
Prior art keywords
gas
resist
resist layer
dry
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003522153A
Other languages
English (en)
Other versions
JPWO2003017343A1 (ja
Inventor
彰規 北村
ナサン バイディア バラスブラマニアン
剛一郎 稲沢
雅 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2003017343A1 publication Critical patent/JPWO2003017343A1/ja
Application granted granted Critical
Publication of JP4167175B2 publication Critical patent/JP4167175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/36Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/265Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/075Silicon-containing compounds
    • G03F7/0757Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明はドライ現像方法にかかり,特に,2層で構成されるレジスト層の下層部分のレジストを,上層のレジスト層を破壊することなく,また,エッチングされるパターン側壁の形状が垂直形状となるように効率良く工夫されたドライ現像方法に関する。
近年,半導体素子においては高集積化が進み,デザインルールは非常に厳しいものとなっている。それに伴い,製造過程で行われるリソグラフィー工程においても,精度の高い現像が要求されている。
このため,リソグラフィー工程で用いられるレジストは,例えばウエット処理で現像されるレジスト層(以下,上層レジストと称する)の下層に,ドライ現像されるレジスト層(以下,下層レジストと称する)を設け,さらに下地の被エッチング層に段差などがあっても高密度なパターニングが可能な構造が用いられている。
ところで,上記のような2層構造の下層レジストをドライ現像する際には,精度を保つために,上層レジストをエッチングにより破壊することなく,下層レジストを十分にエッチングすることが必要である。このとき,下層レジストに形成されるパターンの側壁は垂直形状で,しかもデザイン通りの寸法を保持することが,さらに下層の被エッチング膜の加工精度を向上させるためには不可欠である。
図4は,従来の方法により現像を行った際の被処理体10を模式的に示した断面図である。図4(a)は,例えば酸素ガスなどによる反応性イオンエッチングを行った場合,図4(b)は,例えば窒素ガスと水素ガスの混合ガスを用いてエッチングを行った場合である。ここで,被処理体10は,表面に上層レジスト16,その下層に下層レジスト14,さらにその下層に被エッチング層12を備えている。
図4(a)に示すように,酸素ガスによるエッチングではエッチングの異方性が少なく等方的にエッチングされるので,下層レジスト14のパターン側壁に,アンダーカットやボーイングといわれる削れ現象を発生してしまうという問題があった。
このため,上述の削れ現象を発生させないように,低パワーでエッチングを行う方法がある。しかしながら,エッチング時のパワーを落とすのでエッチングレートが低下し,効率が悪いという欠点があった。
また,図4(b)に示すように,窒素ガスと水素ガスの混合ガスを用いたエッチングでは,側壁のアンダーカットなどは防止されるが,上層レジスト16に対する下層レジスト14のエッチング選択性が小さく,上層レジスト16に形成されたパターンが破壊され,下層レジスト14の加工精度が低下したり,さらにその下層の被エッチング層12のエッチング精度を低下させてしまうという問題があった。
本発明は,従来のドライ現像方法が有する上記問題点に鑑みてなされたものであり,本発明の目的は,加工精度に優れ,効率の良い,新規かつ改良されたドライ現像方法を提供することである。
上記課題を解決するため,本発明によれば,真空容器内に処理ガスを導入するとともに高周波電力を印加して処理ガスのプラズマを形成し,被処理体上に形成されたレジストを描画するためのドライ現像方法であって,レジストは,描画パターンが形成されたシリコンを含有する第1のレジスト層と,第1のレジストの下層に設けられる第2のレジスト層とを有し,第2のレジスト層は,一酸化炭素ガスと酸素ガスとの混合ガスを用いてプラズマ処理される第1の工程によりドライ現像され,第1の工程の後に窒素ガスと水素ガスとの混合ガスを用いてプラズマ処理される第2の工程とによりさらにドライ現像されるドライ現像方法が提供される。かかる構成によれば,シリコン含有の第1のレジスト層表面に含有されるシリコンを酸化して,現像時の第1のレジスト層の破壊を防ぐことができ,さらに,第2のレジスト層のアンダーカットあるいはボーイングを防いで,垂直形状で精度良いパターン形成が可能である。
第1の工程において,第1のレジスト層に対する第2のレジスト層の,プラズマ処理時のエッチング速度の比は10以上であることが望ましい。これは,例えば,第1の工程において,一酸化炭素ガスの酸素ガスに対する流量比を0.2以上5以下とする,印加される高周波電力密度を,0.32W/cm以上3.18W/cm以下とする,高周波電力が印加される下部電極の,被処理体を載置する載置台の温度を,−30℃以上20℃以下とすることで達成することができる。
上記第1の工程では第2のレジスト層の上端近傍にアンダーカットを形成し,第2の工程では第2レジスト層の下端部分に第1のレジストの描画パターンと略同寸法の描画パターンを形成する。このアンダーカットは,第1の工程の処理時間,一酸化炭素ガスと酸素ガスとの流量比,下部電極に印加する高周波電力で制御することができる。また,第1の工程と第2の工程とにより描画パターンのトリミングを行うようにしてもよい。
第1のレジスト層の厚さは,第1および第2の工程により第1のレジスト層がエッチングされる膜厚の合計よりも厚く形成される。かかる構成により,第2の工程実施中に第1のレジスト層が消失する部分が出現する危険性がなくなる。上記ドライ現像方法におけるプラズマの形成は,真空処理容器内に形成された平行平板電極間で行うことができる。かかる構成によれば,第1のレジスト層の破壊を防ぎ,第2のレジスト層のエッチングレートを向上させた,さらに精度および効率の良いドライ現像が可能である。
発明にかかるドライ現像方法によれば,レジストに描画されるパターン側壁を垂直形状に保ちながら,エッチング効率のよいドライ現像方法が可能である。また,本発明では下記方法3において第1の工程のCO/O流量比,下部電極に印加する高周波電力,下部電極温度,および処理時間変えることにより,第2の工程後の下層レジスト154下端パターン幅(図3のR2)を制御する,トリミングも可能である。
以下に添付図面を参照しながら,本発明にかかるドライ現像方法の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
まず,図1を参照しながら,本発明を適用可能なエッチング装置100の全体構成について説明する。図1に示すエッチング装置100の処理容器102は,例えば表面に陽極酸化処理を施して酸化アルミニウム膜層が形成されたアルミニウムから成ると共に,接地されている。
処理容器102内には,被処理体,例えば半導体ウエハ(以下,「ウエハ」と称する。)Wを載置するサセプタを兼ねた下部電極104が配置されている。さらに,図1に示す例では,下部電極104の載置面以外の部分は,例えばセラミックスから成る絶縁部材105と,例えばアルミニウムから成る導電部材107によって覆われている。
下部電極104は,昇降軸106の駆動によって上下動自在に構成されている。さらに,導電部材107と処理容器102との間には,例えばステンレスから成るベローズ109が設けられている。
ベローズ109と電気的に接触する導電部材107および処理容器102の表面は,酸化アルミニウム膜層が除去されているため,導電部材107は,ベローズ109と処理容器102を介して接地されている。さらに,導電部材107の側面およびベローズ109を囲うように,ベローズカバー111が設けられている。
図1に示すように,下部電極104の載置面には,高圧直流電源108に接続された静電チャック110が設けられていると共に,静電チャック110を囲うようにして,絶縁性のフォーカスリング112が配置されている。
下部電極104には,整合器116を介して高周波電力を出力する高周波電源118が接続されている。下部電極104の側方には,排気リング120が配置されており,図示の例では,排気リング120は,フォーカスリング112と導電部材107とによって挟持されると共に,導電性のネジ(図示せず)で導電部材107の上部に固定されている。
排気リング120は,導電部材107とベローズ109と処理容器102を介して接地されるので,排気リング120と処理容器102内壁とを略同電位(接地電位)にすることができる。その結果,排気リング120と,排気リング120よりも上方の処理容器102内壁とが,下部電極104の対抗電極として機能するので,プラズマを排気リング120の上部,すなわち後述の処理空間122内に閉じ込めることができる。
下部電極104の載置面と対向する処理容器102内の内壁面には,上部電極126が設けられている。さらに,上部電極126には,多数のガス吐出孔126aが設けられていると共に,ガス吐出孔126aには,処理ガスを供給する不図示のガス供給源が接続されている。従って,処理ガスは,ガス吐出孔126aを介して,処理空間122内に供給される。
処理容器102内の下方には,不図示の真空引き機構に接続された排気管128が接続されている。従って,処理空間122内は,排気リング120のスリット120aと,排気経路124と,排気管128を介して真空引きされる。処理容器102の外部には,下部電極104と上部電極126との間に形成されるプラズマ領域を囲うようにして,磁石130が配置されている。
次に,本実施の形態にかかるドライ現像方法を行うレジストおよびそのエッチング条件について説明する。図2は,ドライ現像を行う前の被処理体150を示す断面模式図である。被処理体は,例えば直径が200mmのシリコン(Si)から成るウエハWを使用する。
図2に示すように,表面には,例えばウエット処理によりパターンを描画された,シリコン含有レジスト層(以下,上層レジストという)156が形成されている。シリコンを含有する上層レジスト156を形成する方法としては,例えば予めシリコンを含有するレジスト膜を形成してこれをパターニングする方法,一般的に用いられているレジスト材によりレジスト膜を形成してこれをパターニングした後にその表面をシリル化する方法がある。
前者の方法,すなわち予めシリコンを含有するレジスト膜をパターンニングする方法におけるレジスト膜の材料としては,例えば水性塩基可溶性ポリシルセスキオキサンにジマゾ光活性化合物が化学的に付着したポジ型レジスト,水性塩基可溶性ポリシルセスキオキサンに酸感応性t−ブチロキシルカルボニルが化学的に付着したポジ型レジスト,水性塩基可溶性ポリシルセスキオキサンにアジド官能基が化学的に付着したネガ型レジスト,フェノール基を有する水性塩基可溶性シリコン含有ポリマーと架橋材と酸発生剤とを含むネガ型レジストなどが適用できる。
後者の方法,すなわち一般的なレジスト膜をパターンニングしてからシリル化する方法におけるシリル化の方法としては,例えばシリル化剤としてヘキサメチルジシラザン,あるいはテトラメチルジシラザンを含むガス雰囲気に曝す方法,シラン,ジシラン,ジクロルシランなどのシリコン含有ガスのプラズマに曝す方法などがある。
上層レジスト156は,ドライ現像終了後に消失する部分がないように例えば250nmの厚さに形成される。ここで形成されたパターンの幅R1は,例えば150nmである。
その下層には,本発明にかかるドライ現像方法により現像される下層レジスト154が設けられている。下層レジスト154の材料は例えば,フェノールノボラック樹脂,クレゾールノボラック樹脂や,1−メトキシ−2−プロパノールなどを主成分とする一般的なレジスト材料を用いることができる。下層レジスト154の膜厚は,例えば820nmの厚さに形成される。
さらにその下層には,例えばシリコン酸化膜(SiO膜)などの被エッチング層152が形成されている。被エッチング層152は,例えばメタル配線のためのAl膜等でもよい。
本発明にかかるドライ現像方法は,2工程を有することを特徴としている。第1の工程は,一酸化炭素ガスと酸素ガスとの混合ガスを用いて行う。これは,上層レジスト156の表面を酸化して酸化シリコン膜が形成される状態にして,第2の工程での上層レジスト156の破壊を防止するためである。
第1の工程のエッチング条件は,例えば,処理室102内の真空度15mT,処理ガスは,流量が共に60sccmのCOガスとOガスとの混合ガスを使用した。上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は0℃に調整した。上部電極126と下部電極104との距離は27mmである。また,ウエハセンター裏面冷却ガス圧力は7Torr,ウエハエッジ裏面冷却ガス圧力は40Torrとした。さらに,下部電極104には,240W(0.76W/cm)の高周波電力を印加し,処理時間は30秒である。
この第1の工程では,ボーイングやアンダーカットを生じやすいので処理時間を短くし,上層レジスト156の表面を酸化して酸化シリコン膜を形成し,かつ下層レジスト154に適度のアンダーカットが生ずるようにしている。さらに,アンダーカットは処理時間に比例して変化するので,処理時間等を調整することにより制御できる。さらに,上層レジスト156と下層レジスト154とのエッチング速度の比(以下エッチング選択比という)を大きくとることができるCO/O混合比,高周波電力,載置面の温度条件を設定することにより第1の工程および第2の工程で上層レジスト156が損傷されるのを防いでいる。ここでアンダーカットとは,下層レジスト154と上層レジスト156との界面近傍の下層レジスト154の横方向へのエッチングをいう。また,ボーイングとは,下層レジスト154がビア樽状にエッチングされることをいう。
第2の工程は,窒素ガスと水素ガスとの混合ガスを用いて行われる。窒素ガスと水素ガスとの混合ガスを用いると異方性の高いエッチングが可能であるが,若干,パターン幅より狭い幅にエッチングされる傾向がある。また,従来の技術で述べたように上層レジスト156と下層レジスト154とのエッチング選択性が悪く,上層レジスト156の損傷が問題となる。
しかしながら,本実施の形態にかかるドライ現像方法によれば,第1の工程において上層レジスト156表面に含有されるシリコンは酸化されており,これによりエッチング選択比が改善されている。また,第1の工程で若干アンダーカットを生じさせているので,第2の工程でパターン幅が狭くエッチングされることにより,丁度,上層レジスト156のパターン通りのエッチングを行うことが可能となる。
第2の工程のエッチング条件は,例えば,処理室102内の真空度70mT,処理ガスは,流量が共に200sccmのNガスとHガスとの混合ガスを使用した。上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は0℃に調整した。上部電極126と下部電極104との距離は47mmである。ウエハセンター裏面冷却ガス圧力は7Torr,ウエハエッジ裏面冷却ガス圧力は40Torrとした。さらに,下部電極104には,1000W(3.18W/cm)の高周波電力を印加し,処理時間は90秒である。
第2の工程では,異方性が良く,パターン幅よりやや狭い幅にエッチングされるが,第1の工程で若干アンダーカットを生じているので,上層レジスト156のパターン幅通りのエッチングが可能となり,しかも上層レジスト156表面に含有されるシリコンを酸化することによってエッチング選択比が改善されているので,効率良く下層レジスト154のエッチングが行える。
表1に,一酸化炭素ガスと酸素ガスとの混合ガスを用いて1つの工程で処理する上記方法1,窒素ガスと水素ガスとの混合ガスを用いて1つの工程で処理する上記方法2,上記第1の工程および第2の工程の2つの工程で処理する方法3のドライ現像方法によるエッチング結果の比較を示す。
Figure 0004167175
ここで,E/Rとはエッチングレートのことであり,単位はナノメートル/分である。上層E/Rは,上層レジスト156のコーナー部分が最も削られるので,図3に示した厚さT1の単位時間あたりのエッチング量で表した。選択比とは,上層E/Rに対する下層E/Rの比である。全て,ウエハ中央部のエッチングされたパターン(楕円形ホール)の短軸方向での値を示した。CDバイアスとは,エッチング後の下層レジスト154下端のパターン幅(図3のR2)からエッチング前の上層レジストのパターン幅(図2のR1)を引いた値であり,パターン幅の変化を表す。本発明の場合,−32nmであり,若干線幅が細く変化している。
また,上記方法1によるエッチング条件は次の通りである。まず,プラズマの着火のため,次の工程を行う。すなわち,処理室102内の真空度30mT,処理ガスは,流量が共に60sccmのCOガスとOガスとの混合ガスを使用した。上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は−20℃に調整した。下部電極104には,300W(0.96W/cm)の高周波電力を印加し,処理時間は3秒である。
その後,次の条件によるエッチングを行う。すなわち,処理室102内の真空度15mT,処理ガスは,流量が共に60sccmのCOガスとOガスとの混合ガスを使用した。上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は−20℃に調整した。上部電極126と下部電極104との距離は27mmである。下部電極104には,120W(0.38W/cm)の高周波電力を印加し,処理時間は273秒である。選択比は53.5と大きいが,CDバイアスが50nmであり,アンダーカットが大きいことが分かる。
上記方法2によるエッチング条件は,処理室102内の真空度70mT,処理ガスは,流量が共に200sccmのNガスとHガスとの混合ガスを使用した。上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は−20℃に調整した。上部電極126と下部電極104との距離は47mmである。下部電極104には,1000Wの高周波電力を印加し,処理時間は210秒である。選択比が3.9と小さく,CDバイアスは−75nmであり,パターン幅が狭くエッチングされていることが分かる。
上記方法3の第1の工程では,シリコン含有の上層レジストに含有されるシリコンを酸化することおよび適度にアンダーカットを生じさせることを主目的にしており,短時間の処理でよい。上記方法3では,第1の工程により上層レジスト156の表面に含有されるシリコンを酸化されているので,上層レジスト156の表面に形成されたSiO膜が保護膜としての機能をもち,第2の工程におけるエッチング選択比は6.9と,上記方法2でのエッチング選択比3.9に比べて改善されている。また,上記方法3では,第1の工程で,適度にアンダーカットが生じているので,第2の工程でパターン幅が狭くエッチングされても,結果的にはレジストのパターン幅通りのエッチングが可能になる。
ここで,上記方法1の処理条件及び上記方法3の第1の工程における処理条件をさらに詳しく検討する。表2は,一酸化炭素ガスと酸素ガスとの流量比を変化させてエッチングを行った場合の結果である。ここでは,上記方法1と同じ条件でプラズマ着火のための工程を行った後,次のような処理条件でエッチングを行った。すなわち,上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は−20℃に調整した。上部電極126と下部電極104との距離は27mmである。下部電極104には,120W(0.38W/cm)の高周波電力を印加し,処理時間は273秒である。このとき,処理室102内の真空度15mTで,処理ガスは,それぞれ60/60,80/40,100/20(sccm/sccm)のCOガスとOガスとの混合ガスを使用した。
Figure 0004167175
表2に示したように,上記の条件では全て,エッチング選択比10以上であり,上記の混合ガス流量比の条件は,上記方法1の条件および上記方法3の第1の工程の条件として適用が可能である。しかし,CO/O流量比が大きくなると選択比とエッチングレートが小さくなるので,CO/O流量比の条件は100/20=5以下が好ましい。一方,CO/O流量比が小さくなると選択比とエッチングレートが大きくなるが,アンダーカットが大きくなる傾向があるので20/100=0.2以上が好ましく,60/60=1.0以上がさらに好ましい。
次に,高周波電力の条件について検討する。ここでは,上記方法1と同じ条件でプラズマ着火のための工程を行った後,次のような処理条件でエッチングを行った。すなわち,処理室102内の真空度15mTで,処理ガスは,60/60(sccm/sccm)のCOガスとOガスとの混合ガスを使用した。上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は−20℃に調整した。上部電極126と下部電極104との距離は27mmである。このような条件で,下部電極104には,120W,240W,360Wの高周波電力を印加し,処理時間はエッチング速度を考慮して同一エッチング量(オーバーエッチング率)となる時間に設定した。このように,印加される高周波電力を変化させた場合の結果を表3に示す。
Figure 0004167175
表3に示したように,上記の条件では全て,エッチング選択比10以上であり,上記の高周波電力の条件は,上記方法1の条件および上記方法3の第1の工程の条件として適用が可能である。しかし,高周波電力が大きくなるとイオンの引き込みエネルギーが大きくなるので,エッチングレートが大きくなりエッチング形状の異方性が増すが,選択比は小さくなる傾向がある。よって,1000W(3.18W/cm)以下が好ましく,400W(1.27W/cm)以下がさらに好ましい。また,高周波電力が小さくなるとエッチングレートが小さくなり,選択比が大きくなるが,異方性が若干低下してアンダーカットが大きくなる傾向があるので,100W(0.32W/cm)以上が好ましい。
次に,下部電極104の載置面の温度条件について検討する。ここでは,上記方法1と同じ条件でプラズマ着火のための工程を行った後,次のような処理条件でエッチングを行った。すなわち,処理室102内の真空度15mTで,処理ガスは,80/40(sccm/sccm)のCOガスとOガスとの混合ガスを使用した。上部電極126と下部電極104との距離は27mmである。下部電極104には,120Wの高周波電力を印加し,処理時間はエッチング速度を考慮して同一エッチング量(オーバーエッチング率)となる時間に設定した。このような条件で,上部電極126を含む処理容器102の内壁面の温度は60℃に調整し,下部電極104の載置面の温度は0℃および−20℃に調整した。このように,下部電極104の載置面の温度を変化させた場合の結果を表4に示す。
Figure 0004167175
表4に示したように,上記の条件では全て,エッチング選択比10以上であり,上記の下部電極温度の条件は,上記方法1および上記方法3の第1の工程の条件として適用が可能である。しかし,下部電極の載置面の温度が高くなるとデポが少なくなって,選択比が小さくなり,また,異方性が若干低下してアンダーカットが大きくなる傾向があるので,−30℃以上20℃以下が好ましく,0℃以下がさらに好ましい。
上記結果より,上記方法1および上記方法3の第1の工程では,下層レジスト154の上端近傍に適度なアンダーカットを形成し,かつ上記方法3の第2の工程で上層レジスト156のパターン通りのエッチングが可能になるという観点から考えて,一酸化炭素ガスの酸素ガスに対する流量比は0.2以上5以下,印加される高周波電力密度は,120W(0.32W/cm)以上1000W(3.18W/cm)以下,高周波電力が印加される下部電極の,被処理体を載置する載置台の温度は,−30℃以上20℃以下が適当であると判断される。
以上,添付図面を参照しながら本発明にかかるドライ現像方法の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば,エッチング条件,およびレジストの膜厚などは装置依存性のあるものであり,かかる例に限定されない。同様の効果が得られるように使用する装置に応じて決定されるべきである。
産業上の利用の可能性
2層で構成されるレジスト層の下層部分のレジストを,上層のレジスト層を破壊することなく,また,エッチングされるパターン側壁の形状が垂直形状で,かつ寸法精度よくエッチングするためのドライ現像方法に適用される。
図1は,本発明にかかるエッチング装置を示す断面概略図である。
図2は,ドライ現像を行う前の被処理体を示す断面模式図である。
図3は,ドライ現像を行った後の被処理体を示す断面模式図である。
図4は,従来の方法により現像を行った後の被処理体を模式的に示した断面図である。
符号の説明
100 エッチング装置
102 処理容器
104 下部電極
105 絶縁部材
106 昇降軸
107 導電部材
108 高周波電源
112 フォーカスリング
120 排気リング
126 上部電極
128 排気管
150 被処理体
152 被エッチング層
154 下層レジスト
156 上層レジスト

Claims (12)

  1. 真空容器内に処理ガスを導入するとともに高周波電力を印加して前記処理ガスのプラズマを形成し,被処理体上に形成されたレジストを描画するためのドライ現像方法であって
    前記レジストは,描画パターンが形成されたシリコンを含有する第1のレジスト層と
    前記第1のレジストの下層に設けられる第2のレジスト層と
    を有し,
    前記第2のレジスト層は,一酸化炭素ガスと酸素ガスとの混合ガスを用いてプラズマ処理される第1の工程によりドライ現像され
    前記第1の工程の後に窒素ガスと水素ガスとの混合ガスを用いてプラズマ処理される第2の工程によりさらにドライ現像されることを特徴とするドライ現像方法。
  2. 前記第1の工程において,前記第1のレジスト層に対する前記第2のレジスト層の,プラズマ処理時のエッチング速度の比は10以上であることを特徴とする請求項1に記載のドライ現像方法。
  3. 前記第1の工程において,一酸化炭素ガスの酸素ガスに対する流量比は0.2以上5以下であることを特徴とする請求項に記載のドライ現像方法。
  4. 前記第1の工程において印加される高周波電力密度は,0.32W/cm以上3.18W/cm以下であることを特徴とする請求項に記載のドライ現像方法。
  5. 前記第1の工程において,前記高周波電力が印加される下部電極の,前記被処理体を載置する載置台の温度は,−30℃以上20℃以下であることを特徴とする請求項に記載のドライ現像方法。
  6. 前記第1の工程では前記第2のレジスト層の上端近傍にアンダーカットを形成し,前記第2の工程では前記第2レジスト層の下端部分に前記第1のレジストの描画パターンと略同寸法の描画パターンを形成することを特徴とする請求項に記載のドライ現像方法。
  7. 前記第1の工程のアンダーカットは,処理時間で制御することを特徴とする請求項に記載のドライ現像方法。
  8. 前記第1の工程のアンダーカットは,前記第1の工程における,一酸化炭素ガスと酸素ガスとの流量比で制御すること特徴とする請求項に記載のドライ現像方法。
  9. 前記第1の工程のアンダーカットは,前記下部電極に印加する高周波電力で制御することを特徴とする請求項に記載のドライ現像方法。
  10. 前記第1の工程と前記第2の工程とにより描画パターンのトリミングを行うことを特徴とする請求項に記載のドライ現像方法。
  11. 前記第1のレジスト層の厚さは,前記第1および第2の工程により第1のレジスト層がエッチングされる膜厚の合計よりも厚く形成されることを特徴とする請求項に記載のドライ現像方法。
  12. 前記プラズマの形成は,真空処理容器内に設けた平行平板電極間において行われることを特徴とする請求項に記載のドライ現像方法。
JP2003522153A 2001-08-20 2002-08-13 ドライ現像方法 Expired - Fee Related JP4167175B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001249233 2001-08-20
JP2001249233 2001-08-20
PCT/JP2002/008242 WO2003017343A1 (fr) 2001-08-20 2002-08-13 Procede de developpement a sec

Publications (2)

Publication Number Publication Date
JPWO2003017343A1 JPWO2003017343A1 (ja) 2004-12-09
JP4167175B2 true JP4167175B2 (ja) 2008-10-15

Family

ID=19078269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003522153A Expired - Fee Related JP4167175B2 (ja) 2001-08-20 2002-08-13 ドライ現像方法

Country Status (6)

Country Link
US (1) US6986851B2 (ja)
JP (1) JP4167175B2 (ja)
KR (1) KR100557843B1 (ja)
CN (1) CN1290156C (ja)
TW (1) TW563201B (ja)
WO (1) WO2003017343A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
CN1925001B (zh) * 2005-08-31 2010-04-14 新科实业有限公司 具有微纹的磁性读/写磁头及其制造方法
US7432210B2 (en) * 2005-10-05 2008-10-07 Applied Materials, Inc. Process to open carbon based hardmask
KR101431466B1 (ko) * 2008-07-30 2014-08-22 삼성디스플레이 주식회사 유기 발광 소자의 제조 방법
JP2010267670A (ja) * 2009-05-12 2010-11-25 Hitachi High-Technologies Corp プラズマ処理方法
JP6305825B2 (ja) * 2014-05-12 2018-04-04 東京エレクトロン株式会社 プラズマ処理装置およびそれに用いる排気構造
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
US9570291B2 (en) * 2015-07-14 2017-02-14 GlobalFoundries, Inc. Semiconductor substrates and methods for processing semiconductor substrates
US11537049B2 (en) * 2019-02-26 2022-12-27 Tokyo Electron Limited Method of line roughness improvement by plasma selective deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169137A (ja) 1983-03-16 1984-09-25 Fujitsu Ltd 有機膜のパタ−ン形成方法
JPS6294933A (ja) 1985-10-22 1987-05-01 Toshiba Corp ドライエツチング方法
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
JPH01206624A (ja) 1988-02-15 1989-08-18 Koujiyundo Kagaku Kenkyusho:Kk レジストのドライエッチング法
JPH03177021A (ja) * 1989-12-05 1991-08-01 Fujitsu Ltd 半導体装置の製造方法
JPH07135140A (ja) 1993-06-25 1995-05-23 Kawasaki Steel Corp レジストパターン形成方法
KR100209698B1 (ko) 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
JPH10268526A (ja) 1997-03-24 1998-10-09 Toshiba Corp 半導体装置の製造方法およびパターン形成方法
US6136511A (en) * 1999-01-20 2000-10-24 Micron Technology, Inc. Method of patterning substrates using multilayer resist processing

Also Published As

Publication number Publication date
KR20040044460A (ko) 2004-05-28
WO2003017343A1 (fr) 2003-02-27
US20040169009A1 (en) 2004-09-02
KR100557843B1 (ko) 2006-03-10
CN1543666A (zh) 2004-11-03
US6986851B2 (en) 2006-01-17
JPWO2003017343A1 (ja) 2004-12-09
CN1290156C (zh) 2006-12-13
TW563201B (en) 2003-11-21

Similar Documents

Publication Publication Date Title
TWI801673B (zh) 用來蝕刻含碳特徵之方法
JP4180913B2 (ja) プラズマ処理の均一性のためのステップのある上部電極
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US8071473B2 (en) Semiconductor device manufacturing method and storage medium
EP2819151B1 (en) Plasma etching method and plasma etching apparatus
JP5486883B2 (ja) 被処理体の処理方法
US7785753B2 (en) Method and apparatus for providing mask in semiconductor processing
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
US20020031878A1 (en) Plasma etching methods
JP3905232B2 (ja) エッチング方法
US20130029493A1 (en) Plasma etching method, control program and computer storage medium
US7667281B2 (en) Method for hard mask CD trim
JP4167175B2 (ja) ドライ現像方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP4722550B2 (ja) 半導体装置の製造方法
JPH0729879A (ja) 半導体装置の製造方法
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
US7387743B2 (en) Etching method and apparatus, computer program and computer readable storage medium
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
JP4498662B2 (ja) ドライエッチング方法
US6482744B1 (en) Two step plasma etch using variable electrode spacing
JP4060450B2 (ja) ドライエッチング方法
JP2917993B1 (ja) ドライエッチング方法
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140808

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees