JP4157303B2 - 表示装置製造方法 - Google Patents
表示装置製造方法 Download PDFInfo
- Publication number
- JP4157303B2 JP4157303B2 JP2002027125A JP2002027125A JP4157303B2 JP 4157303 B2 JP4157303 B2 JP 4157303B2 JP 2002027125 A JP2002027125 A JP 2002027125A JP 2002027125 A JP2002027125 A JP 2002027125A JP 4157303 B2 JP4157303 B2 JP 4157303B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- electrode
- substrate
- self
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、表示画素が有機EL(エレクトロルミネッセンス)素子等の自己発光素子からなる自己発光型表示装置の製造部品として表示装置基板を用いた表示装置製造方法に関し、特に駆動素子が自己発光素子毎に形成される表示装置基板を用いた表示装置製造方法に関する。
【0002】
【従来の技術】
近年では、有機EL表示装置が軽量、薄型、高輝度という特徴を持つことからノート型パーソナルコンピュータや携帯用情報機器等の分野で液晶表示装置に代替可能なモニタディスプレイとして注目されている。この用途では、アクティブマトリクス型有機EL表示装置の開発が盛んである。このアクティブマトリクス型有機EL表示装置は、表示画素としてマトリクス状に配置される複数の有機EL素子、複数の有機EL素子の行に沿って配置される複数の走査線、複数の有機EL素子列に沿って配置される複数の信号線、これら走査線および信号線の交差位置近傍に配置され複数の有機EL素子に流れる電流をそれぞれ制御する複数の電流制御回路を備える。
【0003】
有機EL素子は供給電流量に応じた輝度で自己発光する発光ダイオードであり、陽極および陰極間に有機材料層を挟持した構造を有する。有機材料層は、例えば赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層、この発光層に陽極からの正孔を注入する正孔輸送層、およびこの発光層に陰極からの電子を注入する電子輸送層などを積層して得られる。直流電圧が有機EL素子の陽極および陰極間に印加されると、発光層は正孔輸送層および電子輸送層を介して注入される電子および正孔の再結合により励起子を生成し、この励起子の失活時に生じる光放出により発光する。電流制御回路は走査線を介して駆動されたときに信号線からの表示信号を取り込む画素スイッチ、一対の電源端子間において有機EL素子と直列に接続され画素スイッチからの表示信号に基づいて有機EL素子に電流を流す駆動素子、および画素スイッチが非導通である状態で表示信号を保持する容量素子等を含む。画素スイッチおよび駆動素子はガラス板のような安価な基板上に有機EL素子と一緒に形成可能な薄膜半導体素子により構成される。現在では、ポリシリコン半導体薄膜トランジスタが有機EL素子に十分な電流を供給可能な薄膜半導体素子として注目を集めている。
【0004】
有機EL表示装置の製造では、これら薄膜半導体素子が走査線、信号線、および容量素子を構成するような配線と一緒に表示装置基板として基板形成工程で形成される。この後、画素形成工程がこの基板形成工程で得られた表示装置基板上に複数の有機EL素子を形成するために行われる。薄膜半導体素子あるいは配線の欠陥が基板形成工程で発生した場合、この欠陥を含む不良基板を画素形成工程に進めても最終的に得られる有機EL表示装置に正常な動作を期待することができない。従って、製品の歩留りが画素形成工程前に混入した不良基板のために低下し、製造コストが画素形成工程で不良基板に対して無駄に消費される処理時間および材料のために上昇する。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の構造では、薄膜半導体素子を形成しても、駆動素子は有機EL素子を形成するまで有機EL素子に接続されない状態にある。このような状態では、不良基板を発見するために有機EL素子に流れる電流を実際に測定できない。この結果、画素形成工程前に不良基板を除去して製品の歩留りを向上させることが困難であった。
【0006】
本発明は上述のような問題に鑑みてなされたもので、自己発光素子の形成前に不良基板を発見する検査を行うことが可能な表示装置基板を用いた表示装置製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明によれば、絶縁基板と、この絶縁基板上に形成される第1および第2電源端子と、絶縁基板上で略マトリクス状に配置される複数の自己発光素子電極と、絶縁基板上で複数の自己発光素子電極および第1電源端子間にそれぞれ接続される複数の駆動素子と、これら駆動素子により制御される検査用電荷を保持するように絶縁基板上で複数の自己発光素子電極にそれぞれ容量結合して第2電源端子に接続される複数の検査電極とを備える表示装置基板を形成する基板形成工程と、複数の自己発光素子電極および複数の検査電極間の容量に保持される電荷の量について表示装置基板を検査して不良表示装置基板を除去する基板検査工程と、基板検査工程で除去されずに残った表示装置基板を用いて複数の自己発光素子を形成する画素形成工程とを備え、複数の自己発光素子の各々は対応自己発光素子電極からなる第1電極、この第1電極上に形成される発光部材層、およびこの発光部材層上に形成される第2電極を含み、画素形成工程は複数の検査電極を第2電源端子から切り離し複数の自己発光素子の第2電極を第2電源端子に接続する工程を含む表示装置製造方法が提供される。
【0009】
この表示装置製造方法では、複数の検査電極が複数の駆動素子により制御される検査用電荷をそれぞれ保持するように絶縁基板上で複数の自己発光素子電極に容量結合して第2電源端子に接続される。これにより、複数の自己発光素子電極および複数の検査電極間の容量にそれぞれ保持される電荷の量についてエレクトロンビームテスタ等を用いて表示装置基板を検査し不良表示装置基板を除去することが可能となる。すなわち、正常な表示装置基板だけが複数の自己発光素子を形成するために用いられるため、製品の歩留りを向上させることができる。この場合、不良基板のために無駄に消費される処理時間および材料による製造コストの上昇を防止でき、全体としての生産性を向上できる。
【0010】
【発明の実施の形態】
以下、本発明の第1実施形態に係る表示装置基板について添付図面を参照して説明する。この表示装置基板は例えば下面側から外部に光を取り出す下面発光型の有機EL表示装置の製造部品として用いられる。
【0011】
図1はこの表示装置基板の回路構成を全体的に示し、図2は図1において隣接する3画素分の有機EL素子電極周辺の平面構造を示す。表示装置基板は光透過性の絶縁基板1、この絶縁基板1の表示領域DSにマトリクス状に配置される複数の有機EL素子電極PX、複数の有機EL素子電極PXの行に沿った複数の走査線Y(Y1〜Ym)、複数の有機EL素子電極PXの列に沿った複数の信号線X(X1〜Xn)、並びに走査線Y1〜Ymを駆動する走査線駆動回路2、および信号線X1〜Xnを駆動する信号線駆動回路3を備える。走査線駆動回路2および信号線駆動回路3は表示領域DSの外側に配置される。
【0012】
複数の有機EL素子電極PXは例えば赤(R),緑(G),または青(B)の発光色で自己発光する有機EL素子のための開口領域をそれぞれ規定すると共に、これら有機EL素子に流れる電流を制御する複数の電流制御回路4にそれぞれ接続される。これら電流制御回路4は複数の走査線Yおよび複数の応信号線Xの交差位置に隣接して絶縁基板1上に形成される。走査線駆動回路2からの走査パルスは対応行の電流制御回路4を制御し、信号線駆動回路3からの表示信号は信号線を介して対応列の電流制御回路4に供給される。各電流制御回路4は電源端子Vddおよび対応有機EL素子電極PX間に接続されるPチャネル型薄膜トランジスタ5、対応信号線Xおよび薄膜トランジスタ5のゲート間に接続されるNチャネル型薄膜トランジスタ6、および電源端子Vddおよび薄膜トランジスタ5のゲート間に接続される容量素子7を含む。薄膜トランジスタ5は有機EL素子のための駆動素子として形成される。薄膜トランジスタ6は対応走査線Yを介して走査パルスが供給されたときに対応信号線Xからの表示信号を取り込み制御電圧として薄膜トランジスタ5のゲートに供給する画素スイッチとして形成される。容量素子7は薄膜トランジスタ6が非導通状態であるときに薄膜トランジスタ5の制御電圧を保持するために形成される。
【0013】
この表示装置基板はさらに複数の薄膜トランジスタ6により制御される検査用電荷をそれぞれ保持するように絶縁基板1上で複数の有機EL素子電極PXに容量結合して検査用電源端子Vtestに接続される複数の検査電極PTを含む。各有機EL素子電極PXは有機EL素子から放出される光を絶縁基板1を介して出射させるためにITO(Indium Tin Oxide)のような光透過性電極材料層からなり、各検査電極PTは例えば図2に示すように対応行の有機EL素子電極PXの開口率を低下させないようにこれらの有機EL素子電極PXの端部にそれぞれ対向して絶縁基板1上に形成される金属層からなる。
【0014】
次に上述の表示装置基板を用いた有機EL表示装置の製造方法について述べる。図3は図2に示す各有機EL素子電極周辺の断面構造を示す。最初の基板形成工程では、光透過性絶縁基板1が用意される。この絶縁基板1はシリコンの拡散を阻止するバリアとなる下地表面を持つガラス板等であり、下地表面は例えばシリコン窒化膜とこのシリコン窒化膜を覆うシリコン酸化膜との積層体からなる。続いて、例えばトップゲート型のポリシリコン薄膜トランジスタが薄膜トランジスタ5および6としてこの絶縁基板1上に形成される。薄膜トランジスタ5および6は、ポリシリコン半導体薄膜10を絶縁基板1の下地表面上に形成し、この半導体薄膜10を覆って酸化シリコンのゲート絶縁膜11を形成し、ゲート絶縁膜11を覆って例えばMoW金属層を形成し、ゲート絶縁膜11を介して半導体薄膜10に対向するゲート電極Gを残してMoW金属層をパターニング処理し、さらにこのゲート電極Gをマスクとして半導体薄膜10内に所定濃度の不純物をドープしてソースおよびドレインを形成することにより得られる。
【0015】
検査電極PTはMoW金属層のパターニング処理で薄膜トランジスタ5のゲート電極Gに接続される容量素子7の第1電極、薄膜トランジスタ6のゲート電極Gに接続される走査線Y、および検査用電源端子Vtestおよび検査電極PTを結ぶ配線と一緒に形成される。続いて、酸化シリコンの層間絶縁膜12がゲート絶縁膜11、検査電極PT、ゲート電極G、走査線Y、容量素子7の第1電極を覆うように形成され、さらにITO(Indium Tin Oxide)等の光透過性電極材料層が層間絶縁膜12を覆って形成される。この光透過性電極材料層は有機EL素子電極PXを残すようにパターニング処理される。この有機EL素子電極PXは一旦レジストマスクで覆われ、複数のコンタクトホールが薄膜トランジスタ5および6のソースおよびドレイン等を露出して形成される。続いて、ソース電極S、ドレイン電極D、信号線X、容量素子7の第1電極に対向する容量素子7の第2電極を兼ねて電源端子Vddに接続されるVdd側電源線がMo/Al/Moのような3層構造の金属層として層間絶縁膜12上に形成される。ここで、薄膜トランジスタ5および6のソース電極Sおよびドレイン電極Dはコンタクトホールを介して薄膜トランジスタ5および6のソースおよびドレインに接続される。薄膜トランジスタ5のソース電極Sは有機EL素子電極PXに接続され、薄膜トランジスタ5のドレイン電極DはVdd側電源線に接続される。薄膜トランジスタ6のソース電極Sはコンタクトホールを介して容量素子7の第1電極に接続され、薄膜トランジスタ6のドレイン電極Dは信号線Xに接続される。
【0016】
この状態で、窒化シリコンの保護絶縁膜13が有機EL素子電極PX、ソース電極S、ドレイン電極Dおよび層間絶縁膜12を全体的に覆って形成され、有機EL素子電極PXを部分的に露出するようにパターニング処理される。続いて、絶縁膜14、例えば酸化シリコン膜が保護絶縁膜13および有機EL素子電極PXの露出部を全体的に覆って形成され、再び有機EL素子電極PXを部分的に露出するようにパターニング処理される。続いて、表面処理した有機絶縁膜15、例えばアクリル樹脂が絶縁膜14および有機EL素子電極PXの露出部を全体的に覆って形成され、再び有機EL素子電極PXを部分的に露出するようにパターニング処理される。これらパターニング処理は有機EL素子電極PXを部分的に露出しこの露出面に向かってテーパ状となる開口OPを保護絶縁膜13、親水性絶縁膜14、および撥水性有機絶縁膜15の絶縁体に形成することになる。基板形成工程はこれにより完了する。
【0017】
続く基板検査工程では、複数の有機EL素子電極PXおよび複数の検査電極PT間の容量Ctestにそれぞれ保持される電荷の量について表示装置基板が検査され、不良基板がこの検査結果に基づいて除去される。ここでは、所定の検査電圧を電源端子Vddおよび検査用電源端子Vtest間に印加し、電流制御回路4の制御により複数の有機EL素子電極PXおよび複数の検査電極PT間の全容量に電荷を保持させ、例えばエレクトロンビームテスタを用いて表示装置基板の不良を検出する。このエレクトロンビームテスタは電子ビームを表示装置基板に照射することにより2次放出される電子ビームを捕捉して容量Ctestの蓄積電荷量に依存した複数の有機EL素子電極PXの電位分布を画像として表示する。検査担当者はこの画像を観察し、薄膜トランジスタ5を含む電流制御回路4の動作が正常であるかどうかを確認して不良基板を特定する。また、エレクトロンビームテスタを用いる代わりに、複数の有機EL素子電極PXおよび複数の検査電極PT間の容量Ctestに電荷を順次保持させ、各容量Ctestの電荷量を検査用電源端子Vtestから測定する積分回路を用いて表示装置基板の不良を検出してもよい。
【0018】
続く画素形成工程では、図4に示すように複数の有機EL素子OLEDが基板検査工程で除去されずに残った、あるいは欠陥箇所をリペアするなどして基板検査工程で正常であると判断された表示装置基板を用いて形成される。この有機EL素子OLEDは有機材料層16を一対のカソード電極17およびアノード電極18間に挟持した構造を有する。ここでは、有機EL素子電極PXが上述のアノード電極18として用いられる。有機材料層16は例えば発光層EM、バッファ層19、および電子輸送層20を積層して構成される。発光層EMは赤、緑、または青の蛍光性有機化合物を含む薄膜である。バッファ層19は発光層EMおよびアノード電極18間に形成され、電子輸送層20は発光層EMおよびカソード電極17間に形成される。アノード電極18は例えばITOで構成される光透過性電極であり、カソード電極17はBaのような金属で構成される反射電極である。また、カソード電極は、Ag等の保護層21に覆われるよう構成される。
【0019】
実際の画素形成工程では、例えば一定量の水溶性高分子溶液がインクジェット方式で開口OP内に注入され、これによりバッファ層19を形成する。この後、一定量の蛍光性有機化合物を含む高分子溶液がインクジェット方式で開口OP内に注入され、これにより発光層EMを形成する。この後、一定量の高分子溶液がインクジェット方式で開口OP内に注入され、これにより電子輸送層20を形成する。撥水性絶縁膜15および電子輸送層20は金属蒸着により形成されるカソード電極17、保護層21で覆われる。カソード電極17は表示装置基板において検査用電源端子Vtestとは独立に電源端子Vssに接続される。こうして得られた構造物はその外周端部付近に塗布されるシール材によりガラス板、金属板のような支持板22に窒素雰囲気中で接着され、これにより窒素が保護層21および支持板22との間に封止される。
【0020】
上述の有機EL素子OLEDは、アノード電極ADから注入されたホールとカソード電極17から注入された電子とが発光層EMの内部で再結合したときに、発光層EMを構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が発光層EMから光透過性のアノード電極18、層間絶縁膜12、ゲート絶縁膜11、および絶縁基板1を介して外部へ出射する。この有機材料層16は上述のような3層構造だけでなく、自己発光するように機能的に複合された2層または単層で構成することが可能である。また、電子輸送層20は省略可能である。さらに、本実施形態ではアノード電極18を光透過性電極とし、この光透過性電極を介して光を外部に取り出すが、カソード電極17を光透過性電極とし、アノード電極18を光反射性電極で構成しカソード電極17側から光を外部に取り出してもよい。
【0021】
図5は上述の製造方法で形成された有機EL表示装置の画素周辺回路を示す。基板形成工程では、有機EL素子OLEDがアノード電極18となる有機EL素子電極PXを除いて形成されないため、電源電圧を電源端子VddおよびVss間に印加して有機EL素子OLEDの駆動素子となる薄膜トランジスタ5の動作を確認することができない。その代わりに、検査電極PTがこの有機EL素子電極PXに容量結合して検査用電源端子Vtestに接続される。これにより、検査電圧を電源端子Vddおよび検査用電源端子Vtest間に印加し、薄膜トランジスタ5を介して流れる電流Idにより有機EL素子電極PXおよび検査電極PT間の容量Ctestに電荷を蓄積させることができる。有機EL素子電極PXの電位はこの容量Ctestに蓄積された電荷に依存し、これにより検査電圧が検査用電源端子Vtestの電位を基準として容量Ctestに対応する電圧Vfと薄膜トランジスタ5に対応する電圧Vdsに分圧されることになる。従って、有機EL素子電極PXの電位を観測することにより薄膜トランジスタ5の動作を確認できる。薄膜トランジスタ5に欠陥がなくても、少なくとも走査線駆動回路2、信号線駆動回路3、電流制御回路4のいずれかに欠陥があるという状態が検出されるため、不良基板を特定可能である。
【0022】
上述の実施形態では、複数の検査電極PTが有機EL素子OLEDの駆動素子となる複数の薄膜トランジスタ5により制御される検査用電荷をそれぞれ保持するように絶縁基板1上で複数の有機EL素子電極PXに容量結合して検査用電源端子Vtestに接続される。これにより、複数の有機EL素子電極PXおよび複数の検査電極PT間の容量Ctestにそれぞれ保持される電荷の量についてエレクトロンビームテスタ等を用いて表示装置基板を検査し不良表示装置基板を除去することが可能となる。すなわち、正常な表示装置基板だけが複数の有機EL素子OLEDを形成するために用いられるため、製品の歩留りを向上させることができる。この場合、不良基板のために無駄に消費される処理時間および材料による製造コストの上昇を防止でき、全体としての生産性が向上する。結論としては、有機EL素子のような自己発光素子の駆動素子に接続される配線電極と容量結合する検査電極を設け、これら配線電極および検査電極間に容量を形成することが重要である。
【0023】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【0024】
図6は図5に示す回路構成の第1変形例を示す。上述の実施例では、検査用電源端子Vtestが電源端子Vssから独立に形成されるが、この検査用電源端子Vtestを電源端子Vssとして共用してもよい。この構成にする場合には、基板検査工程後に検査用電源端子Vtestおよび検査電極PT間の配線をレーザトリミング等により例えば図6に示すように切断することが好ましい。これを行うことにより、容量Ctestが有機EL素子OLEDに並列な寄生容量として完成品の有機EL表示装置の動作に影響を与えることが避けられる。また、各電流制御回路4は例えば図6に示すように接続されたスイッチSW1,SW2および容量素子CKにより構成される公知の閾値キャンセル回路を含むように構成されても良い。これにより、複数の薄膜トランジスタ6間の閾値のバラツキに影響されることなく有機EL素子OLEDに流れる電流を制御することが可能となる。
【0025】
図7は図5に示す回路構成の第2変形例を示す。上述の実施例では、複数の検査電極PTの各々が図7に示すように対応有機EL素子電極PXに容量結合して検査用電源端子Vtestに接続されたが、複数の検査抵抗Rtestの各々が対応有機EL素子電極PXおよび検査用電源端子Vtest間に接続されてもよい。基板検査工程では、これら検査抵抗Rtestに流れる電流について表示装置基板が検査され、この検査結果に基づいて不良基板が除去される。この構成にする場合には、基板検査工程後に検査用電源端子Vtestおよび検査抵抗Rtest間の配線または検査抵抗Rtestおよび有機EL素子電極PX間の配線のいずれかをレーザトリミング等により例えば図7に示すように切断する必要がある。これを行うことにより、検査抵抗Rtestが有機EL素子OLEDに並列な電流路を形成して完成品の有機EL表示装置の動作に影響を与えることが無くなる。
【0026】
また、上述の実施形態では、下面発光型の有機EL表示装置の製造部品として用いられる表示装置基板について説明したが、本発明は上面発光型の有機EL表示装置の製造部品として用いられる表示装置基板に適用することもできる。この上面発光型の有機EL表示装置では、有機EL素子OLEDから放出される光が絶縁基板1を介さずに上面から出射するため、有機EL素子電極PXを透過する光を遮断しないように上述の検査電極PTを配置する必要がない。従って、例えば有機EL素子電極PXの中央部の下方に検査電極PTを配置して検査電極PTと有機EL素子電極PXとを容量結合させてもよい。
【0027】
【発明の効果】
以上のように本発明によれば、自己発光素子の形成前に不良基板を発見する検査を行うことが可能な表示装置基板およびこの表示装置基板を用いた表示装置製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る表示装置基板の回路構成を全体的に示す図である。
【図2】図1において隣接する3画素分の有機EL素子電極周辺の平面構造を示す図である。
【図3】図2に示す各有機EL素子電極周辺の断面構造を示す図である。
【図4】図3に示す断面構造の表示装置基板に形成された有機EL素子の断面構造を示す図である。
【図5】図4に示す有機EL素子を形成して完成した有機EL表示装置の画素周辺回路を示す図である。
【図6】図5に示す画素周辺回路の第1変形例を示す図である。
【図7】図5に示す画素周辺回路の第2変形例を示す図である。
【符号の説明】
1…絶縁基板
4…電流制御回路
5…電流駆動用薄膜トランジスタ
6…画素スイッチ用薄膜トランジスタ
7…容量素子
PX…有機EL素子電極
PT…検査電極
Vdd,Vss…電源端子
Vtest…検査用電源端子
Claims (11)
- 絶縁基板と、前記絶縁基板上に形成される第1および第2電源端子と、前記絶縁基板上で略マトリクス状に配置される複数の自己発光素子電極と、前記絶縁基板上で前記複数の自己発光素子電極および前記第1電源端子間にそれぞれ接続される複数の駆動素子と、前記複数の駆動素子により制御される検査用電荷を保持するように前記絶縁基板上で前記複数の自己発光素子電極にそれぞれ容量結合して前記第2電源端子に接続される複数の検査電極とを備える表示装置基板を形成する基板形成工程と、
前記複数の自己発光素子電極および複数の検査電極間の容量に保持される電荷の量について表示装置基板を検査して不良表示装置基板を除去する基板検査工程と、
前記基板検査工程で除去されずに残った表示装置基板を用いて複数の自己発光素子を形成する画素形成工程とを備え、
前記複数の自己発光素子の各々は対応自己発光素子電極からなる第1電極、この第1電極上に形成される発光部材層、およびこの発光部材層上に形成される第2電極を含み、前記画素形成工程は前記複数の検査電極を前記第2電源端子から切り離し前記複数の自己発光素子の第2電極を前記第2電源端子に接続する工程を含むことを特徴とする表示装置製造方法。 - 各自己発光素子電極は前記絶縁基板を介して光を放出する光透過性電極材料層からなり、各検査電極は対応自己発光素子電極の端部に対向して形成されることを特徴とする請求項1に記載の表示装置製造方法。
- 各駆動素子は、導通状態において表示信号を取り込み制御電圧として前記駆動素子に供給する画素スイッチ、並びに画素スイッチが非導通状態であるときに前記駆動素子に供給された制御電圧を保持する容量素子と共に電流制御回路を構成することを特徴とする請求項1に記載の表示装置製造方法。
- 前記画素スイッチおよび前記駆動素子は薄膜トランジスタからなることを特徴とする請求項3に記載の表示装置製造方法。
- 前記電流制御回路は、前記駆動素子の薄膜トランジスタの閾値をキャンセルする閾値キャンセル回路を含むことを特徴とする請求項4に記載の表示装置製造方法。
- 各自己発光素子電極は有機EL素子のアノード電極およびカソード電極の一方として形成されることを特徴とする請求項1に記載の表示装置製造方法。
- 前記複数の自己発光素子電極の行に沿って形成され各々対応行の電流制御回路を制御する複数の走査線と、前記複数の自己発光素子電極の列に沿って形成され各々対応列の電流制御回路に表示信号を供給する複数の信号線とを前記絶縁基板上にさらに備えることを特徴とする請求項3に記載の表示装置製造方法。
- 前記複数の走査線および前記複数の信号線を駆動する駆動回路を前記絶縁基板上にさらに備えることを特徴とする請求項7に記載の表示装置製造方法。
- 前記基板検査工程は前記複数の自己発光素子電極および前記複数の検査電極間の全容量に電荷を保持させ、電子ビームを前記表示装置基板に照射することにより2次放出される電子ビームを捕捉して前記複数の自己発光素子電極の電位分布を画像として表示するエレクトロンビームテスタを用いて前記表示装置基板の不良を検出する工程を含むことを特徴とする請求項1に記載の表示装置製造方法。
- 前記基板検査工程は前記複数の自己発光素子電極および前記複数の検査電極間の容量に電荷を順次保持させ、各容量の電荷量を第2電源端子から測定する積分回路を用いて前記表示装置基板の不良を検出する工程を含むことを特徴とする請求項1に記載の表示装置製造方法。
- 前記複数の駆動素子はそれぞれポリシリコン薄膜トランジスタにより構成され、前記基板形成工程は前記ポリシリコン薄膜トランジスタのゲート電極と前記複数の検査電極とを同時に形成する単一の成膜処理を含むことを特徴とする請求項1に記載の表示装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002027125A JP4157303B2 (ja) | 2002-02-04 | 2002-02-04 | 表示装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002027125A JP4157303B2 (ja) | 2002-02-04 | 2002-02-04 | 表示装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003228299A JP2003228299A (ja) | 2003-08-15 |
JP4157303B2 true JP4157303B2 (ja) | 2008-10-01 |
Family
ID=27748745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002027125A Expired - Fee Related JP4157303B2 (ja) | 2002-02-04 | 2002-02-04 | 表示装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4157303B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3701924B2 (ja) | 2002-03-29 | 2005-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Elアレイ基板の検査方法及びその検査装置 |
JP5088709B2 (ja) * | 2003-11-27 | 2012-12-05 | セイコーエプソン株式会社 | 電気光学装置、半導体装置、電気光学装置用基板、およびそれらの製造方法、並びに電子機器 |
JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
JP2005352470A (ja) * | 2004-05-12 | 2005-12-22 | Seiko Epson Corp | 表示体回路基板、検査方法、及び電子機器 |
JP4923505B2 (ja) | 2005-10-07 | 2012-04-25 | ソニー株式会社 | 画素回路及び表示装置 |
US7863612B2 (en) | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
JP5242152B2 (ja) * | 2007-12-21 | 2013-07-24 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
-
2002
- 2002-02-04 JP JP2002027125A patent/JP4157303B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003228299A (ja) | 2003-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4074099B2 (ja) | 平面表示装置およびその製造方法 | |
KR100846985B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
US7830341B2 (en) | Organic electroluminescence display device | |
US7355342B2 (en) | Organic EL device and electronic apparatus capable of preventing a short circuit | |
US8558267B2 (en) | Organic EL display device and manufacturing method thereof | |
KR20020031070A (ko) | 자기발광 표시패널 및 그 제조방법 | |
KR101902500B1 (ko) | 유기 발광 표시 장치 및 그 테스트 방법 | |
JP2003257667A (ja) | 有機電界発光素子及びその製造方法 | |
KR101829312B1 (ko) | 유기 발광 표시 장치 및 그 제조방법 | |
US9185796B2 (en) | Organic light emitting diode display and manufacuring method thereof | |
JP2007213999A (ja) | 有機el装置の製造方法及び有機el装置 | |
KR101692007B1 (ko) | 유기전계 발광소자의 제조방법 | |
KR101733820B1 (ko) | 표시 패널 및 그 제조 방법 | |
JP2003233329A (ja) | 表示装置のリペア方法 | |
JP4157303B2 (ja) | 表示装置製造方法 | |
US11250789B2 (en) | Display device and manufacturing method therefor | |
WO2019187088A1 (ja) | 表示デバイス及びその製造方法 | |
JP4127608B2 (ja) | 自己発光表示パネル | |
KR101782165B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
JP2019045823A (ja) | 表示装置の製造方法及び多面取り基板 | |
KR20160141272A (ko) | 유기전계발광표시장치 | |
KR101727092B1 (ko) | 유기 전기발광 표시장치 | |
US9576513B2 (en) | Method for manufacturing EL display apparatus | |
KR20080083414A (ko) | 검사패턴을 포함하는 유기전계 발광 다이오드 모기판 및그의 제조방법 | |
US8013513B2 (en) | Active matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4157303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |