JP4155080B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4155080B2 JP4155080B2 JP2003097450A JP2003097450A JP4155080B2 JP 4155080 B2 JP4155080 B2 JP 4155080B2 JP 2003097450 A JP2003097450 A JP 2003097450A JP 2003097450 A JP2003097450 A JP 2003097450A JP 4155080 B2 JP4155080 B2 JP 4155080B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- electrode pattern
- circuit board
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体チップを回路基板上に高密度実装する方法に関する。
近年、携帯電話やデジタルカメラ等の携帯用電子機器の普及に伴って、それらに用いられる電子回路の小型化、低コスト化に対する要求が厳しくなっており、それに応えるため回路パターンの微細化・高集積化による部品数の低減は勿論のこと、回路パターンが形成された半導体チップを低コストで高密度実装する技術の一層の進展が求められている。
【０００２】
【従来の技術】
半導体チップを回路基板に高密度で実装する方法としてフリップチップ方式が知られている。図４(a) 、(b) は従来のフリップチップ方式を説明する断面図である。同図において、半導体チップ１の表面には外部接続用の多数のバンプ２が形成されており、また、回路基板３には半導体チップ１のバンプ２とそれぞれ対応する位置に電極パターン４が形成されている。電子機器の低コスト化を優先させる場合、回路基板３としてはガラスエポキシ等の有機樹脂が用いられる。
【０００３】
まず、図４(a) に示したように、電極パターン４が形成された回路基板３の表面に対し、バンプ２が形成された半導体チップ１の表面を下向きにして対向させ、この状態で半導体チップ１を水平方向に移動させることによりバンプ２と電極パターン４を位置合わせする。位置合わせに際しては、バンプ２と電極パターン４の接触面積が出来るだけ大きくなるように、バンプ２の中心と電極パターン４の中心を一致させる方向に半導体チップ１を移動させる。
【０００４】
ついで、図４(b) に示したように、半導体チップ１に下向きの荷重を印加して矢印方向へ移動させ回路基板３に押圧する。下向きの荷重の他に、必要に応じて加熱、半導体チップ１への超音波印加を行う。これによりバンプ２が電極パターン４と接続されることになる。その後、バンプ２と電極パターン４の接続領域近傍を樹脂で覆った後加熱硬化させることによりバンプ２と電極パターン４との接続を安定なものにする。
【０００５】
以上のように、フリップチップ方式は多数のバンプを電極パターンに一括接続することができるためワイヤボンディング方式に比べて少ない工数で実装可能であり且つ接続点での寄生インダクタンスを小さくすることができる等の利点があり広く用いられている。
半導体チップに形成されるバンプとしては、スタッドバンプあるいはめっきバンプが用いられる。スタッドバンプは半導体チップ上の電極パッドに金あるいは金合金からなるワイヤを用いてワイヤボンディングを行った後、このワイヤを加熱しながら引きちぎって形成される。同一半導体チップに形成されるバンプ数が少ない場合やバンプ間ピッチが比較的大きい場合に主として用いられる。また、めっきバンプは、電極パッド上にレジスト開口パターンを形成し、この開口部内をメッキ材により埋め込んでバンプとするものであり、バンプ径をパターニングにより決めることができるためスタッドバンプに比べて微細化が可能であり、主としてバンプ数が多い場合やバンプ間ピッチが小さい場合に用いられる。
【０００６】
また、上述のフリップチップ方式を簡略化して実装工程の一層の低コスト化を図る試みも行われている( 例えば、特許文献１参照) 。図５(a) 、(b) は従来の簡略化されたフリップチップ方式を説明する断面図である。図５(a) に示したように、回路基板３上に電極パターン４を覆うように予め熱硬化性樹脂５を塗布し、この状態で回路基板３の表面と半導体チップ１の表面を対向させ、図４に述べた例と同様に電極パターン４とバンプ２の位置合わせを行う。そして、図５(b) に示したように、半導体チップ１に下向きの荷重を印加して回路基板３へ押圧すると、バンプ２は熱硬化性樹脂５を押し退けて電極パターン４と接続されることになる。その後、樹脂を加熱硬化させることによりバンプ２と電極パターン４の接続を安定化する。
【０００７】
【特許文献１】
特開平９−９７８１６号公報( 第４−５頁、第２図)
【０００８】
【発明が解決しようとする課題】
以上述べたフリップチップ方式には、多数のバンプを有する半導体チップを少ない工数で実装することができる等の利点がある反面、回路基板材として軟質性のある樹脂を用いた場合に以下のような問題が生じる。
図６は従来のフリップチップ方式の問題点を説明する断面図である。半導体チップ１に下向きの荷重を印加して回路基板３に押圧したとき、押圧の際の応力により回路基板３に局所的なたわみが生じバンプ２が回路基板３へ沈み込む結果、半導体チップ１と回路基板３間のギャップが狭くなる。これにより、同図に見られるように半導体チップ１の表面が電極パターン４に直接接触する恐れが生じる。これは半導体チップ１の表面に形成されている回路パターンを傷つける原因となる。また、前述のように半導体チップ１と回路基板３間のギャップが狭くなると、ギャップ内での樹脂の流動性が低下するため、加熱硬化中樹脂に含まれているガスの排出が充分に行われずギャップ内の樹脂にボイドが残ることになる。あるいは、フリップチップ接続後に樹脂で覆ったとしてもギャップに充填される樹脂の量が少なくなるためバンプと電極パターンの接続強度が低下する。これらの現象は、いずれもフリップチップ方式の信頼性を低下させる原因となる。
【０００９】
フリップチップ実装の際の半導体チップと基板の間のギャップを保持する上で、(1) 半導体チップに印加する下向きの荷重を小さくして回路基板のたわみを抑える方法、(2) 半導体チップに予め背の高いバンプを形成する方法、(3) 回路基板の材料としてたわみの生じ易いガラスエポキシ樹脂に代えて硬質の石英ガラス等を用いる方法が考えられる。しかし、(1) の方法ではバンプと電極パターンとの接触が不十分となって接続強度の低下をもたらす恐れがある。また、(2) の方法においてスタッドバンプを用いる場合、バンプ径をワイヤ径以上に大きくすることが難しいためバンプの微細化によりワイヤ径が小さくなると背の高いバンプを形成することは困難であり、めっきバンプを用いる場合にはめっきを厚くする必要があるため高コストになる。また、(3) の方法では基板コストが高くなるという問題がある。
【００１０】
そこで、本発明は半導体チップを回路基板にフリップチップ接続する際に低コスト且つ簡単な方法で半導体チップと回路基板間のギャップを保持し、フリップチップ接続の信頼性を向上させることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するため本発明は、複数のバンプの形成された半導体チップを、各バンプに対応した電極パターンの形成された回路基板にフェイスダウンボンディングにより接続する半導体装置の製造方法において、各該バンプと各該電極パターンが向かい合うように該半導体チップと該回路基板を離間して対向させた状態で、上方から見て各該バンプと各該電極パターンが部分的に重なる範囲内で各該バンプの中心と各該電極パターンの中心を水平方向にずらして位置合わせし、ついで、該半導体チップを下方向に移動させて該回路基板に圧接し、各該バンプと各該電極パターンを接触させ、ついで、該半導体チップを、各該バンプの中心と各該電極パターンの中心が一致する方向へ向けて水平に移動させて、各該電極パターンの側面に各該バンプを押圧することにより、各該バンプに塑性変形を生じさせながら各該バンプを各該電極パターンに接続する。
【００１２】
また、上記構成において、該半導体チップを、該バンプの中心と該電極パターンの中心が一致する方向へ向けて斜め下方向へ移動させる。
また、上記構成において、該半導体チップを、該バンプの中心と該電極パターンの中心が一致する方向へ向けて超音波を印加しつつ移動させる。
また、上記構成において、該超音波の振動方向を、該半導体チップの移動方向に対し垂直な方向にする。
【００１３】
また、上記構成において、該半導体チップと該回路基板間に予め樹脂を介在させた状態で、該バンプを該電極パターンに接続する。
【００１４】
【発明の実施の形態】
図１(a) 〜(c) は本発明の実施例を説明する図であり、各図左側には半導体チップ１をガラスエポキシからなる回路基板３と対向して配置したときのＡＡ断面図が示されている。半導体チップ１の表面には金あるいは金合金からなるバンプ２、回路基板３の表面には金めっきされた銅からなる電極パターン４がそれぞれ形成されている。また、各図右側には、上方から見たときのバンプ２と電極パターン４の配置位置を表す平面図が示されている。
【００１５】
まず、図１(a) に見られるように、バンプ２と電極パターン４が向かい合うように半導体チップ１と回路基板３を離間して対向させ、この状態で上方から見てバンプ２と電極パターン４が部分的に重なる範囲内でバンプ２と電極パターン４の中心を水平方向にずらせて位置合わせする。ついで、図１(b) に示したように、半導体チップ１に下向きの荷重を印加して下方へ移動させ回路基板３に押圧する。バンプ２と電極パターン４の中心をずらせているため、押圧時におけるバンプ２と電極パターン４の接触面積は小さく、その結果、回路基板３へ加わる応力が小さくなる。そのため、回路基板３のたわみが小さくなり、従来に比べて半導体チップ１と回路基板３の間のギャップを広くすることができる。
【００１６】
ついで、図１(c) に矢印６で示したように、バンプ２の中心と電極パターン４の中心が一致する方向へ向けて水平方向に半導体チップ１を移動させる。これによりバンプ２が電極パターン４の側面を押圧して塑性変形し電極パターン４との接触面積を増やしながら電極パターン４と接続する。この工程では、回路基板３に対して上方からの応力が殆ど加わらないため回路基板３のたわみが大きくなることはない。
【００１７】
なお、バンプ２と電極パターン４との接続に際して、半導体チップ１と回路基板３の一方、あるいは双方を加熱することによりバンプ２の塑性変形をより容易にしバンプ２と電極パターン４の接続強度を強固にすることができる。
さらに、バンプと電極パターンとの接続強度をより強固にするため、バンプの中心と電極パターンの中心が一致する方向へ向けて水平方向に半導体チップを移動させる際、半導体チップに超音波を印加することができる。超音波振動の振幅は通常０．２μm から２μm 程度の大きさに設定される。径１５μm 程度の微細バンプを有する半導体チップでは、この振動振幅はバンプ径に対して無視できない大きさとなり、バンプと電極パターンの接触面積に対しても大きな影響を与える場合が生じる。この問題は、微細バンプを有する半導体チップに対して図１(c) に矢印７で示したように、超音波振動の振動方向を半導体チップの移動方向６に対して垂直な方向へ設定することにより回避できる。
【００１８】
次に、図２(a) 〜(c) は上述した実施例の変形例を説明する図であり、図１と同一のものには同一番号を付してある。まず、図２(a) に見られるように、バンプ２と電極パターン４が向かい合うように半導体チップ１と回路基板３を離間して対向させ、この状態で上方から見てバンプ２と電極パターン４が部分的に重なる範囲内でバンプ２と電極パターン４の中心を水平方向にずらせて位置合わせする。ついで、図２(b) に示したように、半導体チップ１に下向きの荷重を印加して下方へ移動させ回路基板３に押圧する。ついで、バンプ２の中心と電極パターン４の中心が一致する方向へ向けて斜め下方向に半導体チップ１を移動させバンプ２に塑性変形を生じさせることによりバンプ２と電極パターン４の接触面積を増やしてバンプ２と電極パターン４を接続する。これにより先の実施例と同様な効果を得ることができる。先の実施例と同様に、この実施例においても加熱処理、超音波処理あるいはその両方の処理を行うことにより接続強度をより強固にすることができる。
【００１９】
また、上述したいずれの実施例においても、水平面内において半導体チップを移動させる方向は、以下のように半導体チップのバンプ配列に応じて異なる方向へ設定される。
図３は半導体チップ１と回路基板３を対向させた状態を示す平面図である。バンプ２及び電極パターン４の一部は半導体チップ１を上方から見て透視した状態で示されている。
【００２０】
図３(a) は半導体チップ１の２辺にバンプ２が配列されている場合であり、半導体チップ１を図中示した矢印方向へ移動させることにより全てのバンプの中心をそれぞれ対応する電極パターンの中心に近づけることができる。図３(b) は半導体チップ１の４辺にバンプ２が配列されている場合であり、半導体チップ１を図中矢印で示した斜め上方へ移動させることにより全てのバンプの中心をそれぞれ対応する電極パターンの中心に近づけることができる。
【００２１】
【発明の効果】
以上のように本発明によれば、フリップチップ実装に際してバンプと電極パターンとの接続強度を低下させることなく半導体チップと回路基板間のギャップを保持することができるので、フリップチップ実装の低コスト化を図り且つ信頼性を向上させる上で有益である。
【図面の簡単な説明】
【図１】 本発明の実施例を説明する図(その１) 。
【図２】 本発明の実施例を説明する図(その２)。
【図３】 本発明の実施例を説明する平面図。
【図４】 従来例を説明する断面図(その１) 。
【図５】 従来例を説明する断面図(その２) 。
【図６】 従来例の問題点を説明する断面図。
【符号の説明】
１ 半導体チップ
２ バンプ
３ 回路基板
４ 電極パターン
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体チップを回路基板上に高密度実装する方法に関する。
近年、携帯電話やデジタルカメラ等の携帯用電子機器の普及に伴って、それらに用いられる電子回路の小型化、低コスト化に対する要求が厳しくなっており、それに応えるため回路パターンの微細化・高集積化による部品数の低減は勿論のこと、回路パターンが形成された半導体チップを低コストで高密度実装する技術の一層の進展が求められている。
【０００２】
【従来の技術】
半導体チップを回路基板に高密度で実装する方法としてフリップチップ方式が知られている。図４(a) 、(b) は従来のフリップチップ方式を説明する断面図である。同図において、半導体チップ１の表面には外部接続用の多数のバンプ２が形成されており、また、回路基板３には半導体チップ１のバンプ２とそれぞれ対応する位置に電極パターン４が形成されている。電子機器の低コスト化を優先させる場合、回路基板３としてはガラスエポキシ等の有機樹脂が用いられる。
【０００３】
まず、図４(a) に示したように、電極パターン４が形成された回路基板３の表面に対し、バンプ２が形成された半導体チップ１の表面を下向きにして対向させ、この状態で半導体チップ１を水平方向に移動させることによりバンプ２と電極パターン４を位置合わせする。位置合わせに際しては、バンプ２と電極パターン４の接触面積が出来るだけ大きくなるように、バンプ２の中心と電極パターン４の中心を一致させる方向に半導体チップ１を移動させる。
【０００４】
ついで、図４(b) に示したように、半導体チップ１に下向きの荷重を印加して矢印方向へ移動させ回路基板３に押圧する。下向きの荷重の他に、必要に応じて加熱、半導体チップ１への超音波印加を行う。これによりバンプ２が電極パターン４と接続されることになる。その後、バンプ２と電極パターン４の接続領域近傍を樹脂で覆った後加熱硬化させることによりバンプ２と電極パターン４との接続を安定なものにする。
【０００５】
以上のように、フリップチップ方式は多数のバンプを電極パターンに一括接続することができるためワイヤボンディング方式に比べて少ない工数で実装可能であり且つ接続点での寄生インダクタンスを小さくすることができる等の利点があり広く用いられている。
半導体チップに形成されるバンプとしては、スタッドバンプあるいはめっきバンプが用いられる。スタッドバンプは半導体チップ上の電極パッドに金あるいは金合金からなるワイヤを用いてワイヤボンディングを行った後、このワイヤを加熱しながら引きちぎって形成される。同一半導体チップに形成されるバンプ数が少ない場合やバンプ間ピッチが比較的大きい場合に主として用いられる。また、めっきバンプは、電極パッド上にレジスト開口パターンを形成し、この開口部内をメッキ材により埋め込んでバンプとするものであり、バンプ径をパターニングにより決めることができるためスタッドバンプに比べて微細化が可能であり、主としてバンプ数が多い場合やバンプ間ピッチが小さい場合に用いられる。
【０００６】
また、上述のフリップチップ方式を簡略化して実装工程の一層の低コスト化を図る試みも行われている( 例えば、特許文献１参照) 。図５(a) 、(b) は従来の簡略化されたフリップチップ方式を説明する断面図である。図５(a) に示したように、回路基板３上に電極パターン４を覆うように予め熱硬化性樹脂５を塗布し、この状態で回路基板３の表面と半導体チップ１の表面を対向させ、図４に述べた例と同様に電極パターン４とバンプ２の位置合わせを行う。そして、図５(b) に示したように、半導体チップ１に下向きの荷重を印加して回路基板３へ押圧すると、バンプ２は熱硬化性樹脂５を押し退けて電極パターン４と接続されることになる。その後、樹脂を加熱硬化させることによりバンプ２と電極パターン４の接続を安定化する。
【０００７】
【特許文献１】
特開平９−９７８１６号公報( 第４−５頁、第２図)
【０００８】
【発明が解決しようとする課題】
以上述べたフリップチップ方式には、多数のバンプを有する半導体チップを少ない工数で実装することができる等の利点がある反面、回路基板材として軟質性のある樹脂を用いた場合に以下のような問題が生じる。
図６は従来のフリップチップ方式の問題点を説明する断面図である。半導体チップ１に下向きの荷重を印加して回路基板３に押圧したとき、押圧の際の応力により回路基板３に局所的なたわみが生じバンプ２が回路基板３へ沈み込む結果、半導体チップ１と回路基板３間のギャップが狭くなる。これにより、同図に見られるように半導体チップ１の表面が電極パターン４に直接接触する恐れが生じる。これは半導体チップ１の表面に形成されている回路パターンを傷つける原因となる。また、前述のように半導体チップ１と回路基板３間のギャップが狭くなると、ギャップ内での樹脂の流動性が低下するため、加熱硬化中樹脂に含まれているガスの排出が充分に行われずギャップ内の樹脂にボイドが残ることになる。あるいは、フリップチップ接続後に樹脂で覆ったとしてもギャップに充填される樹脂の量が少なくなるためバンプと電極パターンの接続強度が低下する。これらの現象は、いずれもフリップチップ方式の信頼性を低下させる原因となる。
【０００９】
フリップチップ実装の際の半導体チップと基板の間のギャップを保持する上で、(1) 半導体チップに印加する下向きの荷重を小さくして回路基板のたわみを抑える方法、(2) 半導体チップに予め背の高いバンプを形成する方法、(3) 回路基板の材料としてたわみの生じ易いガラスエポキシ樹脂に代えて硬質の石英ガラス等を用いる方法が考えられる。しかし、(1) の方法ではバンプと電極パターンとの接触が不十分となって接続強度の低下をもたらす恐れがある。また、(2) の方法においてスタッドバンプを用いる場合、バンプ径をワイヤ径以上に大きくすることが難しいためバンプの微細化によりワイヤ径が小さくなると背の高いバンプを形成することは困難であり、めっきバンプを用いる場合にはめっきを厚くする必要があるため高コストになる。また、(3) の方法では基板コストが高くなるという問題がある。
【００１０】
そこで、本発明は半導体チップを回路基板にフリップチップ接続する際に低コスト且つ簡単な方法で半導体チップと回路基板間のギャップを保持し、フリップチップ接続の信頼性を向上させることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するため本発明は、複数のバンプの形成された半導体チップを、各バンプに対応した電極パターンの形成された回路基板にフェイスダウンボンディングにより接続する半導体装置の製造方法において、各該バンプと各該電極パターンが向かい合うように該半導体チップと該回路基板を離間して対向させた状態で、上方から見て各該バンプと各該電極パターンが部分的に重なる範囲内で各該バンプの中心と各該電極パターンの中心を水平方向にずらして位置合わせし、ついで、該半導体チップを下方向に移動させて該回路基板に圧接し、各該バンプと各該電極パターンを接触させ、ついで、該半導体チップを、各該バンプの中心と各該電極パターンの中心が一致する方向へ向けて水平に移動させて、各該電極パターンの側面に各該バンプを押圧することにより、各該バンプに塑性変形を生じさせながら各該バンプを各該電極パターンに接続する。
【００１２】
また、上記構成において、該半導体チップを、該バンプの中心と該電極パターンの中心が一致する方向へ向けて斜め下方向へ移動させる。
また、上記構成において、該半導体チップを、該バンプの中心と該電極パターンの中心が一致する方向へ向けて超音波を印加しつつ移動させる。
また、上記構成において、該超音波の振動方向を、該半導体チップの移動方向に対し垂直な方向にする。
【００１３】
また、上記構成において、該半導体チップと該回路基板間に予め樹脂を介在させた状態で、該バンプを該電極パターンに接続する。
【００１４】
【発明の実施の形態】
図１(a) 〜(c) は本発明の実施例を説明する図であり、各図左側には半導体チップ１をガラスエポキシからなる回路基板３と対向して配置したときのＡＡ断面図が示されている。半導体チップ１の表面には金あるいは金合金からなるバンプ２、回路基板３の表面には金めっきされた銅からなる電極パターン４がそれぞれ形成されている。また、各図右側には、上方から見たときのバンプ２と電極パターン４の配置位置を表す平面図が示されている。
【００１５】
まず、図１(a) に見られるように、バンプ２と電極パターン４が向かい合うように半導体チップ１と回路基板３を離間して対向させ、この状態で上方から見てバンプ２と電極パターン４が部分的に重なる範囲内でバンプ２と電極パターン４の中心を水平方向にずらせて位置合わせする。ついで、図１(b) に示したように、半導体チップ１に下向きの荷重を印加して下方へ移動させ回路基板３に押圧する。バンプ２と電極パターン４の中心をずらせているため、押圧時におけるバンプ２と電極パターン４の接触面積は小さく、その結果、回路基板３へ加わる応力が小さくなる。そのため、回路基板３のたわみが小さくなり、従来に比べて半導体チップ１と回路基板３の間のギャップを広くすることができる。
【００１６】
ついで、図１(c) に矢印６で示したように、バンプ２の中心と電極パターン４の中心が一致する方向へ向けて水平方向に半導体チップ１を移動させる。これによりバンプ２が電極パターン４の側面を押圧して塑性変形し電極パターン４との接触面積を増やしながら電極パターン４と接続する。この工程では、回路基板３に対して上方からの応力が殆ど加わらないため回路基板３のたわみが大きくなることはない。
【００１７】
なお、バンプ２と電極パターン４との接続に際して、半導体チップ１と回路基板３の一方、あるいは双方を加熱することによりバンプ２の塑性変形をより容易にしバンプ２と電極パターン４の接続強度を強固にすることができる。
さらに、バンプと電極パターンとの接続強度をより強固にするため、バンプの中心と電極パターンの中心が一致する方向へ向けて水平方向に半導体チップを移動させる際、半導体チップに超音波を印加することができる。超音波振動の振幅は通常０．２μm から２μm 程度の大きさに設定される。径１５μm 程度の微細バンプを有する半導体チップでは、この振動振幅はバンプ径に対して無視できない大きさとなり、バンプと電極パターンの接触面積に対しても大きな影響を与える場合が生じる。この問題は、微細バンプを有する半導体チップに対して図１(c) に矢印７で示したように、超音波振動の振動方向を半導体チップの移動方向６に対して垂直な方向へ設定することにより回避できる。
【００１８】
次に、図２(a) 〜(c) は上述した実施例の変形例を説明する図であり、図１と同一のものには同一番号を付してある。まず、図２(a) に見られるように、バンプ２と電極パターン４が向かい合うように半導体チップ１と回路基板３を離間して対向させ、この状態で上方から見てバンプ２と電極パターン４が部分的に重なる範囲内でバンプ２と電極パターン４の中心を水平方向にずらせて位置合わせする。ついで、図２(b) に示したように、半導体チップ１に下向きの荷重を印加して下方へ移動させ回路基板３に押圧する。ついで、バンプ２の中心と電極パターン４の中心が一致する方向へ向けて斜め下方向に半導体チップ１を移動させバンプ２に塑性変形を生じさせることによりバンプ２と電極パターン４の接触面積を増やしてバンプ２と電極パターン４を接続する。これにより先の実施例と同様な効果を得ることができる。先の実施例と同様に、この実施例においても加熱処理、超音波処理あるいはその両方の処理を行うことにより接続強度をより強固にすることができる。
【００１９】
また、上述したいずれの実施例においても、水平面内において半導体チップを移動させる方向は、以下のように半導体チップのバンプ配列に応じて異なる方向へ設定される。
図３は半導体チップ１と回路基板３を対向させた状態を示す平面図である。バンプ２及び電極パターン４の一部は半導体チップ１を上方から見て透視した状態で示されている。
【００２０】
図３(a) は半導体チップ１の２辺にバンプ２が配列されている場合であり、半導体チップ１を図中示した矢印方向へ移動させることにより全てのバンプの中心をそれぞれ対応する電極パターンの中心に近づけることができる。図３(b) は半導体チップ１の４辺にバンプ２が配列されている場合であり、半導体チップ１を図中矢印で示した斜め上方へ移動させることにより全てのバンプの中心をそれぞれ対応する電極パターンの中心に近づけることができる。
【００２１】
【発明の効果】
以上のように本発明によれば、フリップチップ実装に際してバンプと電極パターンとの接続強度を低下させることなく半導体チップと回路基板間のギャップを保持することができるので、フリップチップ実装の低コスト化を図り且つ信頼性を向上させる上で有益である。
【図面の簡単な説明】
【図１】 本発明の実施例を説明する図(その１) 。
【図２】 本発明の実施例を説明する図(その２)。
【図３】 本発明の実施例を説明する平面図。
【図４】 従来例を説明する断面図(その１) 。
【図５】 従来例を説明する断面図(その２) 。
【図６】 従来例の問題点を説明する断面図。
【符号の説明】
１ 半導体チップ
２ バンプ
３ 回路基板
４ 電極パターン
Claims (4)
- 複数のバンプの形成された半導体チップを、各バンプに対応した電極パターンの形成された回路基板にフェイスダウンボンディングにより接続する半導体装置の製造方法において、
各該バンプと各該電極パターンが向かい合うように該半導体チップと該回路基板を離間して対向させた状態で、上方から見て各該バンプと各該電極パターンが部分的に重なる範囲内で各該バンプの中心と各該電極パターンの中心を水平方向にずらして位置合わせし、
ついで、該半導体チップを下方向に移動させて該回路基板に押圧し、各該バンプと各該電極パターンを接触させ、
ついで、該半導体チップを、各該バンプの中心と各該電極パターンの中心が一致する方向へ向けて水平に移動させて、各該電極パターンの側面に各該バンプを押圧することにより、各該バンプに塑性変形を生じさせながら各該バンプを各該電極パターンに接続することを特徴とする半導体装置の製造方法。 - 該半導体チップを、各該バンプの中心と各該電極パターンの中心が一致する方向へ向けて超音波を印加しつつ移動させることを特徴とする請求項１に記載の半導体装置の製造方法。
- 該超音波の振動方向を、該半導体チップの移動方向に対し垂直な方向にすることを特徴とする請求項２記載の半導体装置の製造方法。
- 該半導体チップと該回路基板間に予め樹脂を介在させた状態で、該バンプを該電極パターンに接続することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097450A JP4155080B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097450A JP4155080B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304082A JP2004304082A (ja) | 2004-10-28 |
| JP4155080B2 true JP4155080B2 (ja) | 2008-09-24 |
Family
ID=33409233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003097450A Expired - Fee Related JP4155080B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4155080B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465572A (zh) * | 2013-09-12 | 2015-03-25 | 日月光半导体制造股份有限公司 | 封装结构 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4636850B2 (ja) * | 2004-10-29 | 2011-02-23 | 富士通株式会社 | 電子部品の実装方法 |
| JP2010118534A (ja) * | 2008-11-13 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-03-31 JP JP2003097450A patent/JP4155080B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465572A (zh) * | 2013-09-12 | 2015-03-25 | 日月光半导体制造股份有限公司 | 封装结构 |
| CN104465572B (zh) * | 2013-09-12 | 2017-06-06 | 日月光半导体制造股份有限公司 | 封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004304082A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| KR100625632B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7002254B2 (en) | Integrated circuit package employing flip-chip technology and method of assembly | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP3765952B2 (ja) | 半導体装置 | |
| US20090071699A1 (en) | Packaging substrate structure and method for manufacturing the same | |
| US7262510B2 (en) | Chip package structure | |
| US20110115081A1 (en) | Multilayer semiconductor device and electronic equipment | |
| US20090014852A1 (en) | Flip-Chip Packaging with Stud Bumps | |
| WO2007083351A1 (ja) | 半導体装置およびその製造方法 | |
| JP2002093946A (ja) | 半導体装置及び半導体装置の実装構造体 | |
| JP2001284381A (ja) | 半導体装置及びその製造方法 | |
| US20040156177A1 (en) | Package of electronic components and method for producing the same | |
| US7410827B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7276800B2 (en) | Carrying structure of electronic components | |
| US10276465B2 (en) | Semiconductor package assembly | |
| JP4155080B2 (ja) | 半導体装置の製造方法 | |
| KR101141209B1 (ko) | 단층 인쇄회로기판 및 그 제조방법 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| EP1848029A1 (en) | Carrying structure of electronic components | |
| WO2007055263A1 (ja) | 半導体装置 | |
| JP2020136624A (ja) | 半導体装置 | |
| KR20240032441A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |