JP4154555B2 - フォトセンサアレイ及び2次元画像の読取装置 - Google Patents
フォトセンサアレイ及び2次元画像の読取装置 Download PDFInfo
- Publication number
- JP4154555B2 JP4154555B2 JP2000107468A JP2000107468A JP4154555B2 JP 4154555 B2 JP4154555 B2 JP 4154555B2 JP 2000107468 A JP2000107468 A JP 2000107468A JP 2000107468 A JP2000107468 A JP 2000107468A JP 4154555 B2 JP4154555 B2 JP 4154555B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor layer
- photosensor
- photoelectric conversion
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の属する技術分野】
本発明は、フォトセンサアレイ及び2次元画像の読取装置に関し、特に、ダブルゲート構造を有する薄膜トランジスタによる光電変換素子(フォトセンサ)を2次元配列して構成されるフォトセンサアレイ、及び、そのフォトセンサアレイを利用した2次元画像の読取装置に関する。
【0002】
【従来の技術】
従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る2次元画像の読取装置として、光電変換素子(フォトセンサ)をマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、CCD(Charge Coupled Device)等の固体撮像デバイスが用いられている。
【0003】
CCDは、周知の通り、フォトダイオードや薄膜トランジスタ(TFT:Thin Film Transistor)等のフォトセンサをマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子−正孔対の量(電荷量)を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。
このようなCCDを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、画素数が増大するにしたがってシステム自体が大型化するという問題を有している。
【0004】
そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ(以下、ダブルゲート型フォトセンサという)を画像読取装置に適用して、システムの小型化、及び、画素の高密度化を図る試みがなされている。
【0005】
このようなフォトセンサを用いた画像読取装置は、概略、ガラス基板の一面側にトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトセンサをマトリクス状に形成して、フォトセンサアレイを構成し、例えば、ガラス基板の背面側に設けられた光源から照射光を照射して、フォトセンサアレイ上方の検知面に載置された指から指紋等の2次元画像の画像パターンに応じた反射光を、ダブルゲート型フォトセンサにより明暗情報として検出し、2次元画像を読み取るものである。
【0006】
ここで、フォトセンサアレイによる画像の読み取り動作は、リセットパルスの印加による初期化終了時から読み出しパルスが印加されるまでの光蓄積期間において、各ダブルゲート型フォトセンサ毎に蓄積されるキャリヤ(正孔)の蓄積量に基づいて、明暗情報が検出される。なお、ダブルゲート型フォトセンサ、及び、フォトセンサアレイの具体的な構成及び動作については、後述する。
【0007】
【発明が解決しようとする課題】
ところで、上述したような2次元画像の読取装置に適用されるフォトセンサシステムにおいては、例えば指の凹凸等による照射光の反射の違いを、可視光波長域が入射されると励起するa−Si半導体層に生成されるキャリアを利用して検出するが、このキャリアを蓄積するためのトップゲート電極は、指のような被検物と半導体層との間に介在しているため反射光を透過する性質を有しなければならないためITOのような透明電極を用いなければならない。トップゲート電極は、駆動回路の端子と接続するためのトップゲートラインと一体化されて形成されているが、ITOは一般に抵抗率が高いために配線として用いると信号の伝搬遅延を生じやすいという問題があった。
【0008】
また、ダブルゲートトランジスタは、トップゲートラインの他にドレイン電極に接続されたドレインライン、ソース電極に接続されたソースライン(接地ライン)、ボトムゲート電極に接続されたボトムゲートラインと多数の配線を要しているため、トップゲートラインとこれらの間の重なり容量のため、さらに遅延しやすいという問題があった。
【0009】
そこで、本発明は、上述した問題点を解決し、信号の遅延を抑制し、良好に駆動することができるフォトセンサアレイ及び2次元画像の読取装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
請求項1記載のフォトセンサアレイは、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、各光電変換素子の前記第1ゲート電極を接続する第1ゲートラインと、各光電変換素子の前記第2ゲート電極を接続する第2ゲートラインと、を有し、前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とする。
【0011】
請求項1記載の発明によれば、第1ゲートラインと第2ゲートラインとの間に重ならない部分があるので、第1ゲートラインおよび第2ゲートライン間に生じる寄生容量を低減することができるので、第1ゲートライン又は第2ゲートライントップへの印加電圧のバラツキや読み取り動作信号の遅延を抑制して、迅速に信号を出力することができるとともに、寄生容量による信号電位の低減を抑制することができるので、一層良好な画像の読み取り動作を実現することができる。
また、請求項2記載の発明によれば、該半導体層のソース、ドレイン電極間の励起光が入射される有効領域が、容易に所定の形状比率を満たすように構成することが可能になり、光検知領域の偏りを改善するように任意に配置することができる。したがって、半導体層の入射有効領域を最適な形状比率になるように設定することができるので、励起光の入射量が微量であっても十分ソース−ドレイン電流を流すことができ、良好な受光感度を実現することができる。
上記光電変換素子は、前記複数の半導体層のソース電極が互いに接続され、前記複数の半導体層のドレイン電極が互いに接続されていてもよい。
【0012】
請求項2記載のフォトセンサアレイにおいて、複数の半導体層のソース電極は互いに接続され、複数の半導体層のドレイン電極は互いに接続されていてもよく、ソース電極又はドレイン電極が、複数の半導体層のうち隣接する2つに跨って形成されていてもよい。
また、複数の光電変換素子の各々の複数の半導体層が、半導体層のチャネル長方向に並んで配列されてもよい。
【0013】
さらに、複数の光電変換素子がデルタ配列されていれば、2次元的に隣接する光電変換素子間の距離をより均等にすることができるため、同じ被写体をフォトセンサアレイに対し平面的に異なる角度で載置したときの、方向に応じて異なる受光感度の不均一さによる光情報のずれを抑制することができるので、被写体が載置する角度の制限が少なくて済み、一層の画像読み取り特性に優れたフォトセンサアレイを実現することができる。
【0014】
請求項8記載の2次元画像の読取装置は、励起光によりキャリアを生成する半導体層と、該半導体層の各々の両端にそれぞれ設けられ、前記半導体層における前記励起光の入射有効領域を規定するソース、ドレイン電極と、第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、を各々備えた複数の光電変換素子と、前記光電変換素子の前記第1ゲート電極に接続された第1ゲートラインと、前記光電変換素子の前記第2ゲート電極に接続された第2ゲートラインと、前記光電変換素子の前記ドレイン電極に接続されたドレインラインと、前記第1ゲートラインに接続された第1ゲートドライバと、前記第2ゲートラインに接続された第2ゲートドライバと、前記ドレインラインに接続され、前記光電変換素子への励起光の入射に応じて変位される電圧を読み取るスイッチと、を有し、前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とする。
【0015】
請求項8記載の2次元画像の読取装置は、第1ゲートドライバ並びに第2ゲートドライバにより各光電変換素子を任意に選択し、各光電変換素子により変位されたドレインラインの電圧をスイッチが読み取る時に信号伝搬の遅延を抑制できるので、光電変換素子の数が膨大であっても迅速かつ精度よくマトリクス駆動することが可能になり、このため良好な2次元画像を得ることができる。
【0016】
【発明の実施の形態】
以下に、本発明に係る光電変換素子、フォトセンサアレイ及び2次元画像の読取装置の実施の形態について詳しく説明する。
まず、本発明に係る画像読取装置に適用されるダブルゲート型フォトセンサについて、図面を参照して説明する。
図1は、ダブルゲート型フォトセンサの構造を示す概略断面図である。
【0017】
図1(a)に示すように、ダブルゲート型フォトセンサ10は、可視光が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層(チャネル層)11と、半導体層11の両端にそれぞれ設けられたn+シリコン層17、18と、n+シリコン層17、18上に形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対し不透明のソース電極12及びドレイン電極13と、半導体層11の上方(図面上方)にブロック絶縁膜14及び上部(トップ)ゲート絶縁膜15を介して形成されたITO(Indium-Tin-Oxide:インジウム−スズ酸化物)からなる可視光に対し透過性を示すトップゲート電極21と、半導体層11の下方(図面下方)に下部(ボトム)ゲート絶縁膜16を介して形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対し不透明なボトムゲート電極22と、を有して構成されている。
【0018】
なお、図1(a)において、トップゲート電極21、トップゲート絶縁膜15、ボトムゲート絶縁膜16、及び、トップゲート電極21上に設けられる保護絶縁膜20は、いずれも半導体層11を励起する可視光に対して透過率の高い材質により構成され、一方、ボトムゲート電極22は、可視光の透過を遮断する材質により構成されることにより、図面上方から入射する照射光のみを検知する構造を有している。
【0019】
すなわち、ダブルゲート型フォトセンサ10は、半導体層11を共通のチャネル領域として、半導体層11、ソース電極12、ドレイン電極13及びトップゲート電極21により形成される上部MOSトランジスタと、半導体層11、ソース電極12、ドレイン電極13及びボトムゲート電極22により形成される下部MOSトランジスタとからなる2つのMOSトランジスタを組み合わせた構造が、ガラス基板等の透明な絶縁性基板19上に形成されている。
そして、このようなダブルゲート型フォトセンサ10は、一般に、図1(b)に示すような等価回路により表される。ここで、TGはトップゲート端子、BGはボトムゲート端子、Sはソース端子、Dはドレイン端子である。
【0020】
次に、上述したダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムについて、図面を参照して簡単に説明する。
図2は、ダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。
図2に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ10を、例えば、n行×m列のマトリクス状に配列したフォトセンサアレイ100と、各ダブルゲート型フォトセンサ10のトップゲート端子TG(トップゲート電極21)及びボトムゲート端子BG(ボトムゲート電極22)を各々行方向に接続したトップゲートライン101及びボトムゲートライン102と、トップゲートライン101及びボトムゲートライン102に各々接続されたトップゲートドライバ111及びボトムゲートドライバ112と、各ダブルゲート型フォトセンサのドレイン端子D(ドレイン電極13)を列方向に接続したドレインライン103と、ドレインライン103に接続されたコラムスイッチ113と、ソース端子S(ソース電極12)を列方向に接続し接地されたソースライン104と、を有して構成される。トップゲートライン101は、トップゲート電極21とともにITOで形成され、ボトムゲートライン102、ドレインライン103並びにソースライン104はそれぞれボトムゲート電極22、ドレイン電極13、ソース電極12と同一の材料で且つ一体的に形成されている。ここで、φtg及びφbgは、それぞれリセットパルスφT1、φT2、…φTi、…φTn、及び、読み出しパルスφB1、φB2、…φBi、…φBnを生成するための制御信号、φpgは、プリチャージ電圧Vpgを印加するタイミングを制御するプリチャージ信号である。
【0021】
このような構成において、トップゲートドライバ111からトップゲート端子TGに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートドライバ112からボトムゲート端子BGに電圧を印加し、ドレインライン103を介して検出信号を出力回路部113に取り込んでシリアルデータ又はパラデータとして出力(Vout)することにより選択読み出し機能が実現される。
【0022】
次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。
図3は、フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートであり、図4は、ダブルゲート型フォトセンサの動作概念図であり、図5は、フォトセンサシステムの出力電圧の光応答特性を示す図である。
まず、リセット動作においては、図3、図4(a)に示すように、i番目の行のトップゲートライン101にパルス電圧(リセットパルス;例えばVtg=+15Vのハイレベル)φTiを印加して、各ダブルゲート型フォトセンサ10の半導体層11及びブロック絶縁膜14における半導体層11との界面近傍に蓄積されているキャリア(ここでは、正孔)を放出する(リセット期間Treset)。
【0023】
次いで、光蓄積動作においては、図3、図4(b)に示すように、トップゲートライン101にローレベル(例えばVtg=−15V)のバイアス電圧φTiを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間Taがスタートする。光蓄積期間Taにおいては、トップゲート電極側から入射した光量に応じて半導体層11で生成された電子−正孔対が生成され、半導体層11及びブロック絶縁膜14における半導体層11との界面近傍、すなわちチャネル領域周辺に正孔が蓄積される。
【0024】
そして、プリチャージ動作においては、図3、図4(c)に示すように、光蓄積期間Taに並行して、プリチャージ信号φpgに基づいてドレインライン103に所定の電圧(プリチャージ電圧)Vpgを印加し、ドレイン電極13に電荷を保持させる(プリチャージ期間Tprch)。
次いで、読み出し動作においては、図3、図4(d)に示すように、プリチャージ期間Tprchを経過した後、ボトムゲートライン102にハイレベル(例えばVbg=+10V)のバイアス電圧(読み出し選択信号;以下、読み出しパルスという)φBiを印加することにより、ダブルゲート型フォトセンサ10をON状態にする(読み出し期間Tread)。
【0025】
ここで、読み出し期間Treadにおいては、チャネル領域に蓄積されたキャリア(正孔)が逆極性のトップゲート端子TGに印加されたVtg(−15V)を緩和する方向に働くため、ボトムゲート端子BGのVbgによりnチャネルが形成され、ドレイン電流に応じてドレインライン103のドレインライン電圧VDは、図5(a)に示すように、プリチャージ電圧Vpgから時間の経過とともに徐々に低下する傾向を示す。
【0026】
すなわち、光蓄積期間Taにおける光蓄積状態が暗状態で、チャネル領域にキャリヤ(正孔)が蓄積されていない場合には、図4(e)、図5(a)に示すように、トップゲートTGに負バイアスをかけることによって、ボトムゲートBGの正バイアスが打ち消され、ダブルゲート型フォトセンサ10はOFF状態となり、ドレイン電圧、すなわち、ドレインライン103の電圧VDが、ほぼそのまま保持されることになる。
【0027】
一方、光蓄積状態が明状態の場合には、図4(d)、図5(a)に示すように、チャネル領域に入射光量に応じたキャリヤ(正孔)が捕獲されているため、トップゲートTGの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲートBGの正バイアスによって、ダブルゲート型フォトセンサ10はON状態となる。そして、この入射光量に応じたON抵抗に従って、ドレインライン103の電圧VDは、低下することになる。
【0028】
したがって、図5(a)に示したように、ドレインライン103の電圧VDの変化傾向は、トップゲートTGへのリセットパルスφTiの印加によるリセット動作の終了時点から、ボトムゲートBGに読み出しパルスφBiが印加されるまでの時間(光蓄積期間Ta)に受光した光量に深く関連し、蓄積されたキャリアが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリアが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Treadがスタートして、所定の時間経過後のドレインライン103の電圧VDを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【0029】
上述した一連の画像読み取り動作を1サイクルとして、i+1番目の行のダブルゲート型フォトセンサ10にも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサ10を2次元のセンサシステムとして動作させることができる。
なお、図3に示したタイミングチャートにおいて、プリチャージ期間Tprchの経過後、図4(f)、(g)に示すように、ボトムゲートライン102にローレベル(例えばVbg=0V)を印加した状態を継続すると、ダブルゲート型フォトセンサ10はOFF状態を持続し、図5(b)に示すように、ドレインライン103の電圧VDは、プリチャージ電圧Vpgを保持する。このように、ボトムゲートライン102への電圧の印加状態により、ダブルゲート型フォトセンサ10の読み出し状態を選択する選択機能が実現される。
【0030】
図6は、上述したようなフォトセンサシステムを適用した2次元画像の画像読取装置の要部断面図である。
図6に示すように、指紋等の2次元画像を読み取る画像読取装置においては、ダブルゲート型フォトセンサ10のガラス基板(絶縁性基板)19下方側に設けられたバックライト(面光源)30から照射光R1を入射させ、この照射光R1がダブルゲート型フォトセンサ10の形成領域を除く、透明な絶縁性基板19と絶縁膜15、16、20を透過して、保護絶縁膜20上の被写体40に照射される。
【0031】
そして、被写体40の画像パターン(あるいは、凹凸パターン)によって決まる反射率(明暗情報)に応じた反射光R2が、透明な絶縁膜20、15、14及びトップゲート電極21を透過して半導体層11に入射することにより、被写体40の画像パターンに対応したキャリヤが蓄積され、上述した一連の駆動制御方法にしたがって、被写体40の画像パターンを明暗情報として読み取ることができる。
【0032】
次に、本発明に係る光電変換素子、フォトセンサアレイおよび2次元画像の読取装置について、図面を参照して説明する。なお、以下に示す実施形態においては、光電変換素子(フォトセンサ)として、上述したダブルゲート型フォトセンサを適用し、トップゲート電極を第1ゲート電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第2ゲート電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
【0033】
図7、図10は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサを示す概略構成図である。ここで、図7は、後述する図10のA−A線での断面図である。
図7に示すように、本実施形態に係るダブルゲート型フォトセンサ10Aは、並列に配置された可視光が入射されると電子−正孔対を発生するアモルファスシリコン等の半導体層11a、11bと、各半導体層11a、11bの両端にそれぞれ設けられたn+シリコン層17a、17b及び18a、18bと、各半導体層11a、11b間のn+シリコン層18a、18b上に跨って形成された単一のドレイン電極13と、各半導体層11a、11bを挟んでドレイン電極13に対向してn+シリコン層17a、17b上に形成された個別のソース電極12a、12bと、半導体層11a、11bの上方(図面上方)にブロック絶縁膜14a、14b及びトップゲート絶縁膜15を介して、各半導体層11a、11bに対して共通に形成された単一のトップゲート電極21と、各半導体層11a、11bの下方(図面下方)にボトムゲート絶縁膜16を介して、各半導体層11a、11bに対して共通に形成された単一のボトムゲート電極22と、を有し、これらの構成がガラス基板等の絶縁性基板19上に形成されている。
【0034】
ここで、ソース電極12a、12bは、図10に示すように、共通のソース配線12Mから半導体層11a、11bの長手方向(図面左右方向)に沿って櫛歯状に突出して形成され、また、ドレイン電極13は、ソース配線12Mに対向するドレイン配線13Mから半導体層11a、11bの長手方向(図面左右方向)に沿ってソース配線12M方向に突出して形成されている。すなわち、これらのソース電極12a、12b及びドレイン電極13は、それぞれ個別の半導体層11a、11bを挟んで対向するように相互に組み込み形成されている。
【0035】
なお、図7において、ブロック絶縁膜14a、14b、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21上に設けられた保護絶縁膜20は、窒化シリコン等の透光性の絶縁膜からなり、また、トップゲート電極21及びトップゲートライン101はITO等の透光性の材料からなり、ともに可視光に対し高い透過率を示す。一方、少なくともボトムゲート電極22及びボトムゲートライン102は、Cr等の光の透過を遮断する材質により構成されている。
【0036】
すなわち、ダブルゲート型フォトセンサ10Aは、半導体層11aを共通のチャネル領域として、半導体層11a、ソース電極12a、ドレイン電極13、トップゲート絶縁膜15及びトップゲート電極21により形成される第1の上部MOSトランジスタと、半導体層11a、ソース電極12a、ドレイン電極13、ボトムゲート絶縁膜16及びボトムゲート電極22により形成される第1の下部MOSトランジスタと、からなる第1のダブルゲート型フォトセンサ、及び、半導体層11bを共通のチャネル領域として、半導体層11b、ソース電極12b、ドレイン電極13、トップゲート絶縁膜15及びトップゲート電極21により形成される第2の上部MOSトランジスタと、半導体層11b、ソース電極12b、ドレイン電極13、ボトムゲート絶縁膜16及びボトムゲート電極22により形成される第2の下部MOSトランジスタと、からなる第2のダブルゲート型フォトセンサを、並列に連結配置した構成が、絶縁性基板19上に形成されている。
【0037】
特に、第1及び第2のダブルゲート型フォトセンサを構成するトップゲート電極21とボトムゲート電極22を、各々共通電極により構成し、かつ、ソース電極12a、12bを共通のソース配線12Mから突出形成した構成を有しているので、フォトセンサ部となる半導体層が1素子当たりに2個のダブルゲート型フォトセンサを、上述した駆動制御方法を適用して、1素子当たり1個の半導体層のダブルゲート型フォトセンサと同様に動作させることができる。
【0038】
ここで、上述したような構成を有するダブルゲート型フォトセンサにおける半導体層への励起光の実質的な入射領域(入射有効領域)の形状と、ダブルゲート型フォトセンサの受光感度との関係について、1個の半導体層の構成と比較しながら説明し、本発明に係る光電変換素子(ダブルゲート型フォトセンサ)について、詳しく説明する。
【0039】
図8(a)は、図1に示す1素子当たりにフォトセンサ部となる半導体層が1個のダブルゲート型フォトセンサの入射有効領域を示す図であり、図8(b)は、フォトセンサアレイにおける配置構造を示す図であり、図9は、図8(a)に示した構成における受光感度のバラツキ(分布特性;以下、「光検知領域の広がり」という)を示す概念図であり、図10は、1素子当たりにフォトセンサ部となる半導体層が2個のダブルゲート型フォトセンサの入射有効領域を上方向から示す概略図であり、図11は、図10に示すダブルゲート型フォトセンサにおける光検知領域の広がりを示す概略図であり、図12は、1素子当たりにフォトセンサ部となる半導体層が3個のダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。ここで、図9、図11に示した光検知領域の広がりは、半導体層(詳しくは、チャネル領域)を中心として、所定の受光感度が得られる領域を模式的に示したものであって、受光感度の分布範囲を厳密に示すものではない。
【0040】
図8、図12に示したフォトセンサアレイ100,100Aにおいては、各トップゲートライン101が、各行毎に配列されたダブルゲート型フォトセンサ10,10Aのトップゲート電極21間を接続し、ボトムゲートライン102が、各行毎に配列されたダブルゲート型フォトセンサ10,10Aのボトムゲート電極22間を接続している。同一行におけるトップゲートライン101とボトムゲートライン102とは、隣接するダブルゲート型フォトセンサ10(又は10A)間で互いに平面的に重ならないように(重なりを回避するように)形成されている。
【0041】
すなわち、1本のボトムゲートライン102の列方向の上下に2本に分岐されたトップゲートライン101がボトムゲートライン102と重ならないように配置されている。このような構成により、トップゲートライン101およびボトムゲートライン102を構成する各導電層相互が対向することがないので、トップゲートライン101およびボトムゲートライン102間に生じる寄生容量を低減することができ、トップゲートライン101およびボトムゲートライン102への印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。
【0042】
また、光量に応じて流れるドレイン電流Idsは下記のように定義できる。
Ids ∝ W/L ……(1)
ここで図1、8に示すようにW、Lはそれぞれ半導体層のチャネル幅、チャネル長である。プリチャージされたドレイン電圧の変位を読み込むためには、比W/Lは、3.0以上が望ましく、7.0以上がより望ましい。また、一般に、上述したようなダブルゲート型フォトセンサを用いて、外部から入射される励起光に応じて電荷を蓄積するフォトセンサとして機能させる場合、その受光感度は、ソース、ドレイン電極12、13から露出された半導体層に入射される励起光の入射有効領域の形状、すなわち、実質的に半導体層のチャネル長L方向およびチャネル幅W方向の長さに大きく依存することが判明している。
【0043】
ソース、ドレイン電極12、13は可視光に対し不透明であるため、半導体層11のうちドレイン電流Idsに有効なキャリアが形成される領域である入射有効領域は、ソース、ドレイン電極12、13間に囲まれた領域であり、この領域は、x方向におけるソース、ドレイン電極12、13間の距離K及びy方向におけるチャネル幅Wで定義される。
【0044】
このように、フォトセンサの感度領域は、チャネル幅W及びチャネル長方向の長さKに依存し、トランジスタのソース−ドレイン電流値Idsは、半導体層11のチャネル幅W及びチャネル長Lの比に依存しているため、ダブルゲート型フォトセンサ10のドレイン電流を向上させるためには、比W/Lの設計値をできるだけ大きく設計する必要があるが、比W/Lを大きくすると、図1、図8のダブルゲート型フォトセンサでは、その平面構造は、必然的にチャネル幅方向の長さW(または、半導体層11の長手方向の寸法)が大きく、チャネル長方向の長さK(または、半導体層11の幅方向の寸法)が短い長方形形状となり、これに伴って、高い受光感度を有する光検知領域の広がりがx方向に比較してy方向に偏ることになる。
【0045】
具体的には、半導体層11の入射有効領域が、長方形形状となるため、図9に示すように、その光検知領域の広がりは、必然的に半導体層11の長手方向(図面上下方向;y方向)に延伸する縦長の領域Ep(半導体層11の入射有効領域の略相似形)となり、図面左右方向(x方向)については、所望の受光感度が得られる領域がy方向に対し相対的に狭くなる。
したがって、x、y方向における光検知領域の広がりの偏りに起因して、被写体からの明暗情報(読み取り画像)が歪んだ状態で読み取られることになり、高い受光感度と、歪みを抑制した画像情報の読み取りとを同時に実現することができないという問題を有していた。
【0046】
なお、このようなダブルゲート型フォトセンサ10により構成されるフォトセンサアレイ100の平面構成は、例えば、図8(b)に示すように、ダブルゲート型フォトセンサ10相互が、直交するx、yの2方向(行、列方向)にそれぞれ所定のピッチPspで等間隔に格子(マトリクス)状に配置され、さらに、格子内部の素子間領域Rpを通して、絶縁性基板(ガラス基板)面側からの光が被写体に照射されるように考慮されている。そのため、被写体に十分な量の光を照射するためには、素子間領域Rpを極力大きく確保する必要もある。
【0047】
これに対して、本実施形態におけるダブルゲート型フォトセンサ10Aにおいては、図10に示すように、2個の半導体層11a、11bが、幅方向(長手方向)を対向させて、並行に連結配置された構成を有しているので、ソース電極12a、12b、ドレイン電極13により半導体層11a、11bにおける入射有効領域のチャネル幅方向の長さをW、チャネル長方向の長さを各々K1、K2とした場合、半導体層11a、11bの入射有効領域の長手寸法(チャネル幅方向の長さ)は“W”に保持され、半導体層11aの入射有効領域の幅寸法(チャネル長方向の長さ)を加算(K1+K2)したダブルゲート型フォトセンサとして取り扱うことができる。よって、その受光感度は、チャネル幅方向の長さWとチャネル長方向の長さの総和(K1+K2)との比W/(K1+K2)に依存することになる。
【0048】
そして、この場合、各半導体層11a、11bにおける入射有効領域の形状(長さW×K1からなる矩形領域と、長さW×K2からなる矩形領域との合成形状)が、正方形状に近似するほど、半導体層11a、11bへの励起光の入射角度による受光感度のバラツキが補正されることになる。
すなわち、チャネル幅方向の長さWとチャネル長方向の長さの総和(K1+K2)との比W/(K1+K2)が1に近づくほど、図11に示すように、x方向(矢印A;詳しくは、x方向を中心にして、それぞれ±45°の角度を有する領域)から半導体層11a、11bに入射する光の感度と、y方向(矢印B;詳しくは、y方向を中心にして、それぞれ±45°の角度を有する領域)から半導体層11a、11bに入射する光の感度がより等しくなるように作用して、受光感度のバラツキ(方向性)が補正され、光検知領域の広がりは、x、y方向に略均等な広がり(略正方形状に近づいた矩形)を有する領域Eaを得ることができる。
【0049】
ここで、ダブルゲート型フォトセンサの受光感度を左右する、チャネル幅方向の長さWとチャネル長方向の長さの総和(K1+K2)との比W/(K1+K2)において、チャネル長方向の長さの総和(K1+K2)は、1素子中に形成される半導体層の数に応じて、各半導体層における入射有効領域のチャネル長方向の長さKiの総和ΣKiと置き換えることができる。
そして、発明者が鋭意検討した結果、反射光の指向性の平準化のためには、このチャネル幅方向の長さWとチャネル長方向の長さの総和ΣKiとの比W/ΣKiが、1.0≦W/ΣKi≦10(より望ましくは、W/ΣKi≦8.0)の条件を有するとき、入射有効領域への励起光の入射角度に対する受光感度のバラツキが適切に抑制、補正されて、受光感度が最適になることが判明した。
【0050】
これは、図8(a)、(b)に示す構造でも同様であるが、図10の場合より入射光の指向性の平準化ができることはいうまでもない。また、上記条件に加え、図11において複数の半導体層の入射有効領域のx方向の両外端部で定義される2辺とy方向の両外端部で定義される2辺(ソース電極12aと半導体層11aの入射有効領域との境界線、ソース電極12bと半導体層11bの入射有効領域との境界線、)とで囲まれた矩形の形が正方形に近い方が、受光感度バランスの観点からさらに望ましい。
【0051】
また、図10に示すダブルゲート型フォトセンサ10Aにおいて、2個の半導体層11a、11bにおける入射有効領域のチャネル長方向の長さK1=K2=Kになるように設定することにより、上記(1)式に基づいて、ソース−ドレイン電流Idsを、図8に示すダブルゲートトランジスタに比較して理論上2倍に設定することができるので、受光感度を顕著に向上させることができる。
したがって、このようなダブルゲート型フォトセンサ10Aを、図12に示すように、マトリクス状に配置してフォトセンサアレイ100Aを構成することにより、光検知領域の広がりを均一化して、2次元画像の読み取り時における歪みを抑制しつつ、高い受光感度を有する光受光部を備えたフォトセンサアレイ、及び、2次元画像の読取装置を実現することができる。
【0052】
また、上述したダブルゲート型フォトセンサ10Aによれば、受光感度を大幅に高めたことにより、フォトセンサ10に比較して、小さな入射光量であっても、明暗情報の読み取り動作を良好に行うことができるので、読取装置に付設される面光源の照度を低減(抑制)することができ、2次元画像の読取装置の消費電力を低減することができる。あるいは、フォトセンサ10Aと同等の面光源の照度を適用した場合には、受光感度が向上した分、光蓄積時間を大幅に短縮することができ、2次元画像の読み取り性能に優れた読取装置を提供することができる。
【0053】
さらに、受光感度が大幅に向上したことにより、フォトセンサ10Aと同等の入射光量に対して、過度の光オン電流が生じるため、このようなオン電流を抑制する目的で、トップゲート及びボトムゲートの両電極に印加する駆動電圧を低下させて動作を制御することができるので、駆動電圧の低減によって、ダブルゲート型フォトセンサの特性の経時的な劣化を抑制し、フォトセンサアレイの信頼性を長く持続(延命)させることもできる。
【0054】
図13は、本発明に係るフォトセンサアレイに適用される他のダブルゲート型フォトセンサの概略構成図であり、図14は、そのダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
【0055】
図13に示すように、本実施形態に係るダブルゲート型フォトセンサ10Bは、並列に配置されたアモルファスシリコン等の半導体層11a、11b、11cと、半導体層11aと11b間を連結して形成された単一のドレイン電極13aと、半導体層11bと11c間を連結して形成された単一のソース電極12bと、半導体層11aを挟んでドレイン電極13aに対向して形成されたソース電極12aと、半導体層11cを挟んでソース電極12bに対向して形成されたドレイン電極13bと、半導体層11aとソース電極12aとの間に介在するn+シリコン層17aと、半導体層11aとドレイン電極13aとの間に介在するn+シリコン層18aと、半導体層11bとドレイン電極13aとの間に介在するn+シリコン層17bと、半導体層11bとソース電極12bとの間に介在するn+シリコン層18bと、半導体層11cとソース電極12bとの間に介在するn+シリコン層17cと、半導体層11cとドレイン電極13bとの間に介在するn+シリコン層18cと、半導体層11a、11b、11cの上方(図面上方)にトップゲート絶縁膜15を介して、各半導体層11a、11b、11cに対して共通に形成された単一のトップゲート電極21と、各半導体層11a、11b、11cの下方(図面下方)にボトムゲート絶縁膜16を介して、各半導体層11a、11b、11cに対して共通に形成された単一のボトムゲート電極22と、を有し、これらの構成がガラス基板等の絶縁性基板19上に形成されている。
【0056】
なお、各絶縁膜や電極の材質、また、その他の構成については、上述した図1、図7に示す実施形態と同等であるので、説明を省略する。
すなわち、ダブルゲート型フォトセンサ10Bは、半導体層11aを共通のチャネル領域として、半導体層11a、ソース電極12a、ドレイン電極13a、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21及びボトムゲート電極22により構成される第1のダブルゲート型フォトセンサと、半導体層11bを共通のチャネル領域として、半導体層11b、ソース電極12b、ドレイン電極13a、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21及びボトムゲート電極22により構成される第2のダブルゲート型フォトセンサと、半導体層11cを共通のチャネル領域として、半導体層11c、ソース電極12b、ドレイン電極13b、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21及びボトムゲート電極22により構成される第3のダブルゲート型フォトセンサとを、並列に連結配置した構成が、絶縁性基板19上に形成されている。
【0057】
特に、第1乃至第3の各ダブルゲート型フォトセンサを構成するトップゲート電極21とボトムゲート電極22を、各々共通電極により構成し、かつ、ソース電極12a、12bを共通のソース配線12Mから突出形成し、また、ドレイン電極13a、13bを共通のドレイン配線13Mから突出形成した構成を有しているので、3個のダブルゲート型フォトセンサを、上述した駆動制御方法を適用して、1個のダブルゲート型フォトセンサとして動作させることができる。
【0058】
このような構成を有するダブルゲート型フォトセンサ10Aによれば、チャネル領域を構成する半導体層11a、11b、11cが、各々幅方向(長手方向)を対向させて、並行に連結配置されているので、各半導体層11a、11b、11cにおける入射有効領域のチャネル幅方向の長さをWに保持したまま、入射有効領域のチャネル長方向の長さをK3、K4、K5(たとえば、K3=K4=K5=K)として、3倍(3×K3)に設定したダブルゲート型フォトセンサとして取り扱うことができる。
したがって、上記(1)式より、ソース−ドレイン電流Idsを、図8に示すダブルゲートトランジスタに比較して理論上3倍に設定することができるので、受光感度を顕著に向上させることができる。
【0059】
加えて、各半導体層11a、11b、11cが、長手方向を対向させて並列に配置されているので、光検知領域の広がりを半導体層の長さ方向(図面上下方向)に一層拡大して、より正方形化することができる。
そのため、上述した図1、図7に示す実施形態と同様に、このようなダブルゲート型フォトセンサ10Bを、図14に示すように、マトリクス状に配置してフォトセンサアレイ100Bを構成することにより、光検知領域の広がりを一層均一化して、2次元画像の読み取り時における歪みを抑制し、さらに、高い受光感度を有する光受光部を備えたフォトセンサアレイ、及び、2次元画像の読取装置を実現することができる。
【0060】
なお、図1、図7、図13に示す実施形態においては、ダブルゲート型フォトセンサ10、10A、10Bは、半導体層(あるいは、ダブルゲート型フォトセンサ)を1〜3個、並列に連結配置した構成を示したが、本発明は、この形態に限定されるものではない。したがって、連結配置する半導体層の個数に応じて、光受光感度を任意に設定することができる。
ここで、図12又は図14に示したように、ダブルゲート型フォトセンサ10A、10Bをマトリクス状に配置してフォトセンサアレイ100A、100Bを構成し、2次元画像の読取装置に適用した場合、マトリクスの格子内部の素子間領域Ra、Rbを通して、絶縁性基板(ガラス基板)19側からの光が被写体に照射されるので、被写体への照射光量を十分に確保するように素子間領域Ra、Rbを設定した上で、光受光部の形成領域に連結配置される半導体層(ダブルゲート型フォトセンサ)の数を任意に設定する必要がある。
【0061】
図15は、本発明に係るフォトセンサアレイのさらに他の実施形態を示す概略構成図であり、図16は、本実施形態に係るフォトセンサアレイを適用した2次元画像の読取装置の概略構成図である。なお、図16においては、図示の都合上、ダブルゲート型フォトセンサを簡略化して示す。
図15に示すように、本実施形態に係るフォトセンサアレイ100Cは、上述した図10に示す実施形態と同等のダブルゲート型フォトセンサ10Cを有し、各ダブルゲート型フォトセンサ10Cが、2次元平面に連続して設定された、一辺がPsa(=Psp:図8(b)に示したダブルゲート型フォトセンサ10相互のピッチ)の仮想の正三角形の各頂点位置に配置された、いわゆるデルタ配列されている。
【0062】
すなわち、図8(b)に示したフォトセンサアレイ100におけるダブルゲート型フォトセンサ10の配置と対比すると、図8(b)におけるフォトセンサアレイ100の場合には、ダブルゲート型フォトセンサ10相互が、x、yの直交する2方向にのみ、均等な寸法Pspだけ離間するように配置されているため、マトリクスに対応するx、y方向に対して、斜め方向(0°、90°、180°、270°以外の適当な角度。例えば、45°や60°方向)においては、ダブルゲート型フォトセンサ10相互のピッチがx、y方向に対して増大して不均一となり(例えば、45°の場合にはPspの√2倍)、斜め方向に載置された被写体に対して、均一かつ高精度な読み取り動作を実現することができないという問題を有していた。
【0063】
これに対して、本実施形態に係るフォトセンサアレイ100Cにおいては、2次元平面に連続して設定された各正三角形の各頂点位置に光受光部となるダブルゲート型フォトセンサ10Cが配置されているので、x方向に均等にダブルゲート型フォトセンサ10Cが配置されるとともに、斜め方向(60°、120°、240°、300°)にも、均等にダブルゲート型フォトセンサ10Cが配置されることになり、光受光部相互間のピッチがPsaに均一化される。
【0064】
したがって、2次元平面上に配置される全てのダブルゲート型フォトセンサが、略全周方向に隣接するダブルゲート型フォトセンサに対し等間隔なピッチPsaで配置されることになるので、読み取り対象となる2次元画像がx、y方向に対して斜めに載置された場合であっても、画像読み取り時の歪みを抑制しつつ、高い読み取り精度で正確に読み取ることができる。
また、各ダブルゲート型フォトセンサがデルタ配列されているので、x方向のピッチを図8(b)のフォトセンサと同等のPsa(=Psp)に設定した場合、y方向のピッチPsbは、次式により表される。
Psb=Psa×sin60° ……(2)
【0065】
このように、y方向のピッチPsbは、x方向のピッチPsa(=Psp)よりも短くなるため、図8(b)のフォトセンサの平面領域Mpに比較して、y方向に縮小された平面領域Mcで、同数のダブルゲート型フォトセンサを配置することができ、2次元画像の読取装置の小型化を図ることができる。換言すれば、図8(b)のフォトセンサと同等の平面領域に、図8(b)のフォトセンサの構成に比較して、1/sin60°倍(≒1.15倍)の数のダブルゲート型フォトセンサを配置することができ、高密度化を図ることができる。
なお、デルタ配列においては、各光受光部を構成するダブルゲート型フォトセンサとして、図10の実施形態に示した構成を適用したが、図8(a)や図13(a)に示す実施形態や他の構成のダブルゲート型フォトセンサを適用してもよいことはいうまでもない。
【0066】
以上説明したダブルゲート型フォトセンサアレイ100、100A、100B、100Cは、同一行におけるトップゲートライン101とボトムゲートライン102とは、隣接するダブルゲート型フォトセンサ10(又は、10A、10B、10Cのいずれか)間で互いに平面的に重ならないように(重なりを回避するように)形成されている。すなわち、1本のボトムゲートライン102の列方向の上下に2本に分岐されたトップゲートライン101が、ボトムゲートライン102と重ならないように配置されている。
【0067】
このような構成により、トップゲートライン101およびボトムゲートライン102を構成する各導電層相互が対向することがないので、トップゲートライン101およびボトムゲートライン102間に生じる寄生容量を低減することができ、トップゲートライン101およびボトムゲートライン102への印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。また、上記各実施形態では、隣接するダブルゲート型フォトセンサ間では、トップゲートライン101およびボトムゲートライン102が全く重なっていないが、伝搬遅延抑制のためにトップゲートライン101の配線幅をより広くして、ボトムゲートライン102との間に部分的に重なる領域と重ならない領域を設けても、伝搬遅延抑制の効果をもたらす。また、逆に、ボトムゲートライン102に、トップゲートライン101と部分的に重なる領域と重ならない領域を設けても、伝搬遅延抑制の効果があるあることはいうまでもない。
【0068】
このようなフォトセンサアレイを、図16に示すような2次元画像の読取装置(図では、指紋読取装置)に適用することにより、フォトセンサアレイ100Mのガラス基板側に設けられた面光源30から、素子間領域の透明な絶縁膜を透過して、指等の被写体40aに照射された光Rの反射光が、マトリクス状に配置された各ダブルゲート型フォトセンサ10Mに入射され、上述したように、読み取り時の歪みを低減しつつ、高精度、かつ、短時間で被写体40aの明暗情報の読み取りを実行することができる。
また、フォトセンサアレイ100Mにおける受光感度を大幅に向上することができるため、相対的に面光源の照度を低減することができ、読取装置の消費電力を削減することができる。
【0069】
【発明の効果】
請求項1記載の発明によれば、第1ゲートラインと第2ゲートラインとの間に重ならない部分があるので、第1ゲートラインおよび第2ゲートライン間に生じる寄生容量を低減することができ、第1ゲートライン又は第2ゲートライントップへの印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。
【0070】
請求項2記載の発明によれば、半導体層を複数設けることにより、光検知領域の偏りを改善するように任意に配置することができる。したがって、容易に半導体層の入射有効領域を最適な形状比率になるように設定することができるので、励起光の入射量が微量であっても十分ソース−ドレイン電流を流すことができ、良好な受光感度を実現することができる。
また、上記光電変換素子は、前記複数の半導体層のソース電極が互いに接続され、前記複数の半導体層のドレイン電極が互いに接続されていてもよい。
【0071】
さらに、上記フォトセンサアレイにおいて、複数の光電変換素子がデルタ配列されていれば、2次元的に隣接する光電変換素子間の距離をより均等にすることができるため、同じ被写体をフォトセンサアレイに対し平面的に異なる角度で載置したときの、方向に応じて異なる受光感度の不均一さによる光情報のずれを抑制することができるので、被写体が載置する角度の制限が少なくて済み、一層の画像読み取り特性に優れたフォトセンサアレイを実現することができる。さらに、読取装置の小型化、あるいは、光受光部の高密度化による読み取り精度の向上を図ることができる。
【0072】
請求項8記載の2次元画像の読取装置によれば、第1ゲートドライバ並びに第2ゲートドライバにより各光電変換素子を任意に選択し、各光電変換素子により変位されたドレインラインの電圧をスイッチが読み取る時に信号伝搬の遅延を抑制できるので、光電変換素子の数が膨大であっても迅速かつ精度よくマトリクス駆動することが可能になり、このため良好な2次元画像を得ることができる。
【図面の簡単な説明】
【図1】本発明に適用されるダブルゲート型フォトセンサの構造を示す断面図である。
【図2】本発明に適用されるダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。
【図3】フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。
【図4】ダブルゲート型フォトセンサの動作概念図である。
【図5】フォトセンサシステムの出力電圧の光応答特性を示す図である。
【図6】上述したフォトセンサシステムを適用した2次元画像の画像読取装置の要部断面図である。
【図7】本発明に係るフォトセンサアレイに適用されるフォトセンサ部となる半導体層が1素子当たりに2個のダブルゲート型フォトセンサを示す概略構成図である。
【図8】1素子当たりにフォトセンサ部となる半導体層が1個のダブルゲート型フォトセンサの入射有効領域と、フォトセンサアレイにおける配置構造を示す図である。
【図9】図8に示すダブルゲート型フォトセンサの受光感度のバラツキを示す概念図である。
【図10】1素子当たりにフォトセンサ部となる半導体層が2個のダブルゲート型フォトセンサの入射有効領域を示す概略図である。
【図11】図10に示すダブルゲート型フォトセンサにおける光検知領域の広がりを示す概略図である。
【図12】本実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図13】本発明に係るフォトセンサアレイに適用される他のダブルゲート型フォトセンサを示す概略構成図である。
【図14】本実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図15】本発明に係るフォトセンサアレイのさらに他の実施形態を示す概略構成図である。
【図16】本実施形態に係るフォトセンサアレイを適用した2次元画像の読取装置の概略構成図である。
【符号の説明】
10、10A、10B、10C ダブルゲート型フォトセンサ
11a、11b、11c 半導体層
12a、12b ソース電極
13、13a、13b ドレイン電極
14a、14b ブロック絶縁膜
15 トップゲート絶縁膜
16 ボトムゲート絶縁膜
17、18 n+シリコン層
19 絶縁性基板
20 保護絶縁膜
21 トップゲート電極
22 ボトムゲート電極
100A、100B、100C フォトセンサアレイ
101 トップゲートライン
102 ボトムゲートライン
Claims (8)
- 励起光によりキャリアを生成する半導体層と、
前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、
第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、
第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、
を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、
各光電変換素子の前記第1ゲート電極を接続する第1ゲートラインと、
各光電変換素子の前記第2ゲート電極を接続する第2ゲートラインと、
を有し、
前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とするフォトセンサアレイ。 - 前記各光電変換素子の前記半導体層は複数に分離され、前記複数の半導体層にはそれぞれ前記ソース、ドレイン電極が設けられ、前記ソース電極は互いに接続され、前記ドレイン電極は互いに接続されていることを特徴とする請求項1記載のフォトセンサアレイ。
- 前記半導体層における前記入射有効領域のチャネル長方向の長さの総和に対する、前記入射有効領域のチャネル幅方向の長さの比が、1.0以上かつ10以下であることを特徴とする請求項1又は2に記載のフォトセンサアレイ。
- 前記第2ゲートラインは、可視光に対し透過性を示すことを特徴とする請求項1乃至3のいずれかに記載のフォトセンサアレイ。
- 前記ソース電極又はドレイン電極は、可視光に対し不透明であることを特徴とする請求項1乃至4のいずれかに記載のフォトセンサアレイ。
- 前記複数の光電変換素子の各々の前記複数の半導体層は、半導体層のチャネル長方向に並んで配列されることを特徴とする請求項2記載のフォトセンサアレイ。
- 前記複数の光電変換素子は、デルタ配列されていることを特徴とする請求項2乃至6のいずれかに記載のフォトセンサアレイ。
- 励起光によりキャリアを生成する半導体層と、該半導体層の各々の両端にそれぞれ設けられ、前記半導体層における前記励起光の入射有効領域を規定するソース、ドレイン電極と、第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、を各々備えた複数の光電変換素子と、
前記光電変換素子の前記第1ゲート電極に接続された第1ゲートラインと、
前記光電変換素子の前記第2ゲート電極に接続された第2ゲートラインと、
前記光電変換素子の前記ドレイン電極に接続されたドレインラインと、
前記第1ゲートラインに接続された第1ゲートドライバと、
前記第2ゲートラインに接続された第2ゲートドライバと、
前記ドレインラインに接続され、前記光電変換素子への励起光の入射に応じて変位される電圧を読み取るスイッチと、
を有し、
前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とする2次元画像の読取装置。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000107468A JP4154555B2 (ja) | 2000-04-10 | 2000-04-10 | フォトセンサアレイ及び2次元画像の読取装置 |
KR1020017004227A KR20010075560A (ko) | 1999-08-02 | 2000-07-28 | 광감지기 및 광감지기 시스템 |
CNB008015880A CN1316636C (zh) | 1999-08-02 | 2000-07-28 | 光传感器和光传感器*** |
EA200100409A EA003343B1 (ru) | 1999-08-02 | 2000-07-28 | Фотодатчик и система фотодатчиков |
PCT/JP2000/005104 WO2001009960A1 (en) | 1999-08-02 | 2000-07-28 | Photosensor and photosensor system |
AT00948313T ATE424043T1 (de) | 1999-08-02 | 2000-07-28 | Photosensor und photosensorsystem |
CA002346032A CA2346032C (en) | 1999-08-02 | 2000-07-28 | Photosensor and photosensor system |
EP00948313A EP1118126B1 (en) | 1999-08-02 | 2000-07-28 | Photosensor and photosensor system |
DE60041627T DE60041627D1 (en) | 1999-08-02 | 2000-07-28 | Photosensor und photosensorsystem |
AU61828/00A AU756447B2 (en) | 1999-08-02 | 2000-07-28 | Photosensor and photosensor system |
US09/630,242 US6670595B1 (en) | 1999-08-02 | 2000-07-31 | Photosensor and photosensor system |
TW089115401A TW465105B (en) | 1999-08-02 | 2000-08-01 | Photosensor and photosensor system |
NO20011640A NO20011640L (no) | 1999-08-02 | 2001-03-30 | Lysföler og lysfölersystem |
HK02100622.4A HK1041366B (zh) | 1999-08-02 | 2002-01-25 | 光傳感器及系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000107468A JP4154555B2 (ja) | 2000-04-10 | 2000-04-10 | フォトセンサアレイ及び2次元画像の読取装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001291856A JP2001291856A (ja) | 2001-10-19 |
JP4154555B2 true JP4154555B2 (ja) | 2008-09-24 |
Family
ID=18620455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000107468A Expired - Fee Related JP4154555B2 (ja) | 1999-08-02 | 2000-04-10 | フォトセンサアレイ及び2次元画像の読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4154555B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4831456B2 (ja) * | 2004-09-16 | 2011-12-07 | カシオ計算機株式会社 | 画像読取装置 |
JP4947404B2 (ja) * | 2004-10-13 | 2012-06-06 | カシオ計算機株式会社 | フォトセンサ及びその製造方法 |
-
2000
- 2000-04-10 JP JP2000107468A patent/JP4154555B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001291856A (ja) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100428405B1 (ko) | 포토센서 어레이 및 그 제조방법 | |
US8154640B2 (en) | Sub-pixels, unit pixels, image sensors and methods of operating the same | |
KR100650109B1 (ko) | 박막 포토트랜지스터, 그 포토트랜지스터를 이용하는액티브 매트릭스 기판, 및 그 기판을 이용하는 화상 주사장치 | |
US6670595B1 (en) | Photosensor and photosensor system | |
KR20100011291A (ko) | 광 포커싱 구조를 가진 이미지 센서 | |
JP3951088B2 (ja) | フォトセンサアレイおよび2次元画像の読取装置 | |
JP3765466B2 (ja) | 光電変換素子及びフォトセンサアレイ | |
JP3587131B2 (ja) | フォトセンサアレイおよびその製造方法 | |
JP3674942B2 (ja) | 光電変換素子、フォトセンサアレイおよび2次元画像の読取装置 | |
JP4154555B2 (ja) | フォトセンサアレイ及び2次元画像の読取装置 | |
JP4203783B2 (ja) | 2次元画像読取装置 | |
JP4947404B2 (ja) | フォトセンサ及びその製造方法 | |
JP2003153083A (ja) | フォトセンサシステム及びフォトセンサシステムにおけるフォトセンサの駆動制御方法 | |
JP2007180423A (ja) | フォトセンサ及び画像読取装置 | |
JP7178597B2 (ja) | 固体撮像素子 | |
JP4253835B2 (ja) | 画像読取装置 | |
JP3713701B2 (ja) | フォトセンサ装置及びその駆動制御方法 | |
JP2003332546A (ja) | 固体撮像素子及び撮像装置 | |
RU2239915C2 (ru) | Устройство считывания на приборах с зарядовой связью для двухмерных приемников изображения | |
CN117832234A (zh) | 平板探测器及探测基板 | |
JPH06339084A (ja) | 固体撮像素子 | |
JP2003298036A (ja) | 駆動制御装置及びセンサシステム | |
JP2002077521A (ja) | 2次元画像読取装置及びその感度補正方法 | |
JPH08149379A (ja) | イメージセンサ及びその駆動方法 | |
JP2005077913A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080611 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |