JP4150511B2 - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置 Download PDFInfo
- Publication number
- JP4150511B2 JP4150511B2 JP2001146375A JP2001146375A JP4150511B2 JP 4150511 B2 JP4150511 B2 JP 4150511B2 JP 2001146375 A JP2001146375 A JP 2001146375A JP 2001146375 A JP2001146375 A JP 2001146375A JP 4150511 B2 JP4150511 B2 JP 4150511B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- optical resonator
- solder layer
- laser
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本願発明は、半導体レ−ザ素子に関するものである。本願発明はわけても、多素子が一つの基板の搭載された多素子型ないしはアレー型の半導体レーザ装置に用いて有用である。
【0002】
【従来の技術】
従来の半導体レ−ザ素子は、例えばGaAsからなる半導体基板の主面に互いに分離領域で電気的に分離された複数の半導体レ−ザ部がアレイ状に形成され、その半導体基板の主面側を下にしてサブマウントの主面の素子塔載領域上に塔載される。サブマウントの素子塔載領域上には、半導体レ−ザ素子のそれぞれの素子の電極と対向した位置に複数の電極が配置されている。そして、その複数の電極の夫々の主面上には半田層が形成される。つまり、サブマウントの素子塔載領域上に配置された複数の電極の夫々には、半田層を介在して半導体レ−ザ素子の複数の電極が、サブマウントに配置された所定の対応する電極上に電気的且つ機械的に接続される。
【0003】
前記サブマウントの素子塔載領域と異なる他の領域上には、複数のボンディングワイヤ接続のためのホンディングパッドがワイヤ装着時にワイヤがレ−ザ光を遮蔽しない位置に形成されている。それらが、ボンディングワイヤの他端側を素子パッケ−ジのフランジを貫通して設けられ、フランジとは電気的に分離された複数のリ−ドの一端側にそれぞれ接続することによりパッケ−ジ外部から素子への通電を可能としている。
【0004】
【発明が解決しようとする課題】
本願発明の目的は、高歩留まりでの製造を可能とする半導体レ−ザ装置およびその製造方法を提供するものである。
【0005】
より技術的、具体的な本願発明の課題は、半導体レ−ザ素子の固着の為の半田に起因し、並置された複数の電極間の短絡を防止し、アレイ型半導体レ−ザ素子の組立プロセスでの歩留まりを高めることが可能な技術を提供することにある。以下、この難点について説明する。
【0006】
上述の半導体レ−ザ素子の組立プロセスにおいて、サブマウントの素子の塔載領域上に配置された複数の電極の夫々に半田層を介在して、半導体レ−ザ素子の複数の電極の夫々を接続する際には、チップを加熱溶融した半田に一定以上の圧力をもって押し付ける。このため、溶融半田層内に圧力が発生する。この様な圧力は通常半田パタ−ンの端での溶融半田の表面張力とつりあっているが、半田パタ−ンの端に基板面の微細な凹凸や半田パタ−ンの凹凸等の擾乱要因があるとその部分の表面張力が弱くなり、溶融半田がはみ出す原因となる。この様なはみだした溶融半田が隣接する電極に接触し、隣接する電極間が短絡し半導体レ−ザ素子の組立プロセスでの歩留まりが低下するという問題が発生した。この現象は、半導体レ−ザ素子の小型化、高密度化に伴う半導体レ−ザ部の配列ピッチの微細化により顕著になる。
【0007】
【課題を解決するための手段】
本願発明の骨子は、第1の電極を有する半導体レーザ・チップとレーザ保持部材とを有し、前記レーザ保持部材は、前記半導体レーザ・チップが搭載される面に電極及びこれに電気的に接続された半田層を有し、前記半導体レーザ・チップの第1の電極は前記レーザ保持部材の半田層に接続され、且つ前記レーザ保持部材の少なくとも半田層が、前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有することを特徴とする半導体レーザ装置である。
【0008】
本願発明は、特に、半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザ部がアレイ状に配置され、この複数の半導体レ−ザ部の夫々の主面上に複数の電極の夫々が夫々毎に配置された半導体レ−ザ素子及びこの半導体レ−ザ素子が組み込まれる半導体レ−ザ素子に適用して有効である。
【0009】
半導体チップをレーザ保持部材に搭載する際、溶融半田がこの光共振器の外部に延在した半田層にガイドされ、その側方にははみ出しを防止することが出来る。
【0010】
このように、本願発明はわけても、多素子が一つの基板の搭載された多素子型ないしはアレー型の半導体レーザ装置に用いて有用である。
【0011】
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層が、当該半導体レ−ザ素子のレ−ザ光の出射位置を避けるように配置されていることも勿論重要である。半田層ないしは溶融半田がレーザ光の射出を阻止してはならないことはいうまでもない。
【0012】
更に、前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層の具体的形態は種々のものを考えることが出来る。代表的には、半導体レ−ザ素子の光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有する形態である。勿論、前記光共振器の長手方向に対し左側及び右側の双方に、あるいは前記光共振器の前方端及び後方端の双方に、半田層の延在部を設けることも当然可能である。
【0013】
又、アレイ状に配置された前記複数の半導体レ−ザ部は3以上の場合、配置された半導体レ−ザ部の両端の2の半導体レ−ザ部を除く半導体レ−ザ部を、本願発明の諸形態となすことが好ましい。
【0014】
上述した手段によれば、半導体レ−ザ素子の組立プロセスにおいて、サブマウントの素子塔載領域上に配置された複数の電極の夫々に半田層を介在して半導体レ−ザ素子の複数の電極の夫々を夫々毎に接続する際、レ−ザチップを押し付けることにより排除された半田をストライプ延長方向に逃がすことにより、隣接する電極間の短絡を防止することができる。この結果、半導体レ−ザ素子の組立プロセスでの歩留まりを高めることができる。
【0015】
又、はみ出し半田に起因する電極間の短絡を防止し、半導体レ−ザ素子の組立プロセスでの歩留まりを高める半導体レ−ザ素子を提供できる。
【0016】
【発明の実施の形態】
図1は第1の実施例の半導体レ−ザ装置の光の進行方向に交差する面での断面図、図2は半導体レ−ザチップがフェイス・ダウンにて、チップ保持部材に搭載される状態を示している。前記チップ保持部材は、通称、サブマウントと称されている。図3は本実施例の半導体レ−ザチップの主要部の平面図、図4は本実施例の半導体レ−ザチップを搭載する保持部材の例の平面図である。
【0017】
本実施例を要約すれば、次のようにいうことが出来る。即ち、本例は、半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザがアレイ状に配置され、この複数の半導体レ−ザの夫々の主面上にそれぞれの電極が配置された半導体レ−ザ素子が、サブマウントの素子塔載領域上に塔載され、前記素子塔載領域上に分離領域で互いに分離されて配置された複数の電極および半田層を介在して前記半導体レ−ザ素子の複数の電極のそれぞれが対応するサブマウントの電極のみと接続された多素子半導体レ−ザにおいて、上記電極及び半田層は半導体レ−ザの共振器の延長方向に長い帯状の構造を持ち、かつその長さは該半導体レ−ザの共振器よりも長く形成されており、半導体レ−ザ接続時に該電極及び半田層の一部が接続される半導体レ−ザの下からはみ出していることを特長とする半導体レ−ザ素子である。当該半導体レーザ装置はベ−ス基板及び封止用キャップで形成されるパッケ−ジ内に気密封止される。
【0018】
図1及び図2を参酌して、第1の実施例の半導体レ−ザ素子の構成を説明する。
【0019】
図2の(a)の部分は、本例の半導体レ−ザ装置部の断面図である。本例の半導体レ−ザ装置においては、n型GaAs基板101上に、n型(Al0.7Ga0.3)0.5In0.5Pクラッド層(Seド−プ、p=1x1018cm−3、1.8μm)102、多重量子井戸活性層103、p型(Al0.7Ga0.3)0.5In0.5Pクラッド層(Znド−プ、p=7x1017cm−3、1.6μm)104、および厚さ約0.2μmのp型GaAsキャップ層(Znド−プ、p=1x1019cm−3、0.2μm)105の各層が、通例の方法によって順次結晶成長される。
【0020】
多重量子井戸活性層103は、3層のGa0.5In0.5Pウエル層(厚さ7nm)とこれを挟む4層の(Al0.7Ga0.3)0.5In0.5Pバリア層(厚さ4nm)よりなっている。尚、これら各層の詳細の図示は省略されている。p型GaAsキャップ層105及びp型(Al0.7Ga0.3)0.5In0.5Pクラッド層104は、SiO2膜をマスクとして幅4μmのストライプ状領域106をのぞき、p型(Al0.7Ga0.3)0.5In0.5Pクラッド層104を厚さ0.3μm程度残して化学的に除去される。前記ストライプ状領域106は、図2の紙面に垂直な方向に形成されている。即ち、レ−ザ光の進行方向に前記ストライプ状領域106が形成されている。更に、前記のSiO2膜をマスクとしてn−GaAs107を前記ストライプ状領域106の両側部に選択成長する。更に、前記SiO2膜を除去した後に、p−GaAs108を再成長することにより、本例のレ−ザ構造が形成される。
【0021】
本例では、単一チップ上に4素子のレ−ザ素子10、11、12、13が形成されている。そして、それぞれのレ−ザ素子の間には分離溝109が設けられる。この分離溝109は、p−GaAs層及びn−GaAs層を化学エッチングにより除去して形成される。分離溝により分離されたp−GaAs層108の上に、それぞれの素子ごとに独立した表面金電極110が設けられており、それぞれの素子に独立に電流を供給することができる。表面電極以外の半導体結晶表面は酸化シリコン膜111によって覆われており、素子の表面保護及び短絡防止されている。分離溝109及び表面金属電極110はそれぞれ幅30μm及び70μmの帯状のパターンに形成されている。
【0022】
次に、この半導体ウエハを裏面から機械的研磨および化学エッチングにより厚さ100μmまで研削した後、裏面電極112を設けた。以上のようにして形成した半導体ウエハを、レ−ザ共振器113に直交する方向の幅を600μmレ−ザ共振器113と同一の方向の長さ300μmに分割してレ−ザチップを得ることが出来る。
【0023】
図3はこのレ−ザチップ114の主要部の平面構成を示している。光共振器を構成するストライプ部113は4本配置され、このストライプ部113に対応した表面金電極110が配置されている。
【0024】
以上のように形成した半導体レ−ザチップ114を、保持部材、即ちサブマウントに主面を下向きに組み立てた。図2がこの組み立て時の状態を示している。又、図2の(b)の部分がこの断面図、図4がその平面図である。
【0025】
サブマウントの主面の例は、図4のような平面構成を有している。板状の窒化アルミニウム115に、金を主材料とする厚さ0.3μmの電極131及び金と錫の合金からなる厚さ2μmから3μmの半田116、117、118、119が設けられている。前記各電極にはボンディングパッド120が設けられている。図4の電極131の一部に正方形部分がこのボンデイング領域である。尚、図5および図6においても同様である。こうしたサブマウントに、半導体チップの主面を下向きにして、当該半導体レ−ザ装置を組み立てた。組み立ては図2に示すようにサブマウントを摂氏280度に加熱して半田116、117、118、119を溶融させ、半導体レーザチップ114の接合面を1グラムの荷重でこれに押し付けることにより行った。
【0026】
サブマウント上の半田のパタ−ンのうち中央の2本のレ−ザ素子に対応する半田118、119は、アレイ状半導体レ−ザの共振器113の方向と略平行な帯状の形状を有しており、その共振器方向の長さは半導体レ−ザの共振器113の長さより40μm(ミクロン)以上長く形成されている。レ−ザチップ114の接着の位置合わせ誤差が、約15μmあるので、接着時には半田パタ−ンがチップの下から共振器方向に5μmから35μm出るようにチップの融着位置を定めた。
【0027】
以上に述べた中央の共振器(図3の21、22)以外の共振器、すなわち両端の2本の共振器(図3の20、23)に関しては、左右いずれか一方の方向には、他の共振器が存在しない。従って、サブマウント上の端部に位置する半田パタ−ン116、117は、排出された半田を横方向に逃がすことができるので帯び状の構造を取る必要はない。例えば、本実施例においては、横方向に広がった図4に示すような形状とし、また、チップ側面を用いての位置合わせの利便性のためにチップ側面と斜めに交差する斜辺130を設けた。図4の半田パタ−ンの効用については後述する。
【0028】
この斜辺130とレーザチップ114の裏面から見て左右比較することにより正確にチップ搭載位置を合わせることが出来た。
【0029】
図5は本例での、サブマウントの半田パタ−ンと半導体レ−ザの共振器の関係を示すものである。4つの半導体レ−ザの共振器20、21、22、23が、各半田パタ−ンに対応する。図6はこれに対応したレ−ザ・チップの位置関係を示している。図3と図5を参酌すれば、本関係は容易に理解されるであろう。
【0030】
以上に述べたサブマウントの素子塔載領域と異なる他の領域上には、複数のボンディングワイヤ接続のためのホンディングパッド120が、ワイヤ装着時にワイヤがレ−ザ光を遮蔽しない位置に形成されている。ボンディングワイヤの他端側を素子パッケ−ジのフランジを貫通して設けられ、フランジとは電気的に分離された複数のリ−ドの一端側にそれぞれ接続することによりパッケ−ジ外部から素子への通電を可能としている。
【0031】
図7、図8に図4のサブマウントに、レ−ザチップを接着する際の電極及びチップの位置関係の詳細を示す。図7は図4における半田パタ−ン118、図8は半田パタ−ン119に対する位置関係を例示する。各図において、半導体チップの端部が符号122、レ−ザ共振器を113、その軸を123として示した。
【0032】
図7及び図8において、チップ融着時にチップの下から押し出される半田の盛り上がりによりレ−ザ光が遮光されないように、チップの下から出る半田のパタ−ン121は、チップ端面122では、接着される位置の近傍において、レ−ザ共振器の軸123からずらせて形成されている。これによりチップ接着時の溶融半田への加圧によりチップ下から排除された半田は共振器の軸、即ちレ−ザ光が通過する領域からはずれた位置に排出されることになる。図7、図8での矢印はこの溶融半田の流れを示している。溶融半田でチップの下から流れるものは、半田パタ−ンの領域に流れ、その他にはほとんど影響を及ぼさない。隣接する電極同士の間でこの様な半田パターンがずれた領域を設ける場合、これに対応して隣接電極の半田パターンがずれた領域と対向する部分の電極パターンを後退させることが電極間の間隔を十分に確保するために有効であった。
【0033】
以上に述べたような半田の排出のためのパタ−ンは半導体レ−ザの前端面側又は後ろ端面側に、それぞれ共振器軸の右側と左側の半田を排出するためのパタ−ンを設けることがより有効であった。これらのパタ−ンの配置は、図7のように右側と左側の排出パタ−ンがそれぞれレ−ザ素子の前方及び後方側に設けられたパタ−ンと、図8のように素子の同一の方向に左右両方のパタ−ンを設ける場合がある。パタ−ンの微細化サブマウント面積の節減のため、これらのパタ−ンを、当該装置の要求に応じて組み合わせて用いることが有効である。
【0034】
この様な共振器の左右に、対応した半田排出パタ−ンを設けることは、半導体レ−ザの共振器が他の領域に比べ盛り上がった形状の半導体レ−ザにおいては特に重要である。それは、サブマウントと半導体レ−ザチップの間の空間に半田が流れ、且つレ−ザ共振器端面の発光領域を阻害する可能性が高いからである。
【0035】
図9は、中央の盛り上がった構造の例を示す第2の実施例の半導体レ−ザ装置の断面図である。この構造はn型GaAs基板101上にn型(Al0.7Ga0.3)0.5In0.5Pクラッド層(Seド−プ、p=1x1018cm−3、1.8μm)102、多重量子井戸活性層103、p型(Al0.7Ga0.3)0.5In0.5Pクラッド層(Znド−プ、p=7x1017cm−3、1.6μm)104、および厚さ約0.2μmのp型GaAsキャップ層(Znド−プ、p=1x1019cm−3、0.2μm)105が順次結晶成長される。多重量子井戸活性層は3層のGa0.5In0.5Pウエル層(厚さ7nm)と、これを挟む4層の(Al0.7Ga0.3)0.5In0.5Pバリア層(厚さ4nm)よりなっている。
【0036】
こうして形成した半導体積層体より、p型GaAsキャップ層105及びp型(Al0.7Ga0.3)0.5In0.5Pクラッド層104は、SiO2膜をマスクとして、幅3μmのストライプ状領域106を残して、p型(Al0.7Ga0.3)0.5In0.5Pクラッド層104を厚さ0.3μm程度残して化学的に除去してリッジ型構造を作成した。尚、前記ストライプ領域の軸は、前記の例と同様、紙面と交差する方向である。そして、このリッジ構造の上面を除いて、パッシベ−ション膜の酸化シリコン膜111を被着した。単一チップ上に、以上のようなリッジ状のレ−ザ素子が4素子(14、15、16、17)形成されており、それぞれのレ−ザ素子には電気的に相互に分離された金電極110が設けられている。
【0037】
以上のようにして作成した半導体レ−ザは、機械的研磨および化学エッチングにより基板の裏面から厚さ100μmまで研削した後、裏面電極112を設け、レ−ザ共振器113に直交する方向の幅を600μmレ−ザ共振器113と同一の方向の長さ300μmに分割してレ−ザチップを得た。このレ−ザチップ114の平面構成は図2と同様である。
【0038】
この素子を接着するサブマウントの電極及び半田パタ−ンは前述のように半導体レ−ザの前端面側または後端面側にそれぞれ共振器軸の右側と左側の半田を排出するためのパタ−ンを設けてある。これにより、リッジ状に盛り上がったレ−ザストライプによって左右に分割された半田のどちらの側もレ−ザチップの下に閉じ込められることはなく、半田の排出場所が確保されているため偶発的な半田のはみ出しを防止することができ、素子組立工程の歩留まりを大幅に向上できた。
【0039】
次に本願発明を適用可能なアレイ型半導体レーザ素子部の間隔とその時の半導体レーザの電極及び半田パターンの寸法例の現状について説明する。
【0040】
半導体レーザの帯状の電極及び分離溝の幅をそれぞれa、b、とし、サブマウントの半田パターンと分離溝の幅をそれぞれx、yとする。図2に各幅を図示した。これらのa、b、x、yの間には以下の関係が必要と考えられる。
アレイピッチdがレーザチップとサブマウントで一致することから、次式を得る。
a+b=x+y=d・・・(式1)
半導体レーザのへき開位置の誤差と組み立て時の位置合わせの誤差がそれぞれ10μm程度あるので、5μmの余裕を取って合わせ位置が25μmずれても、隣接半田パターンと短絡しないため次の式を得る。
a/2+25≦x/2+y・・・(式2)
半導体レーザのストライプの幅を最大5μmとして、これが20μmずれて組立てられても半田パターンの領域から出ないためには、次の関係が成り立つ。
x/2≧22.5・・・(式3)
半田の厚さは均一な接合を得るためには2μm以上必要であるが、5μm以上になるとレーザ下から押し出される半田の量が多くなりすぎ本願発明を用いてもはみ出し半田によりレーザ光の一部が遮蔽又は乱反射される恐れがあるので、半田厚さの最適範囲は2μmから5μmである。この厚さの半田に再現性よくパターンを形成する為には半田のパターンの間隔は5μm以上必要と考えられる。従って、次の関係となる。
y≧5・・・(式4)
式3、式4から、本願発明は、アレイ間隔50μmまでのアレイ素子に十分適用可能であり、この時の半導体レーザの電極の幅は次の関係を有する。
a≦d+y−50・・・(式5)
尚、実施例においては、2つの半田パターンを例示したが、本願発明の趣旨にかなう他の諸形態を用いることが出来ることはいうまでもない。
【0041】
本願発明の効果を簡単に説明すれば、下記のとおりである。
半導体レ−ザ素子が組み込まれる半導体レ−ザ素子において、半田に起因する電極間の短絡を防止し、組立プロセスでの歩留まりを高めることができる。
また、電極間の短絡を防止し、前記半導体レ−ザ素子の組立プロセスでの歩留まりを高める半導体レ−ザ素子を提供できる。
【0042】
図10に本願発明と比較する為、従来の半田パターンの平面図を例示する。半田パタ−ン217とレ−ザ共振器の軸213の関係を示す。図は2つの共振器についてのみ示している。図において、符号222はレ−ザ・チップの端面、224は偶発的な半田のはみ出し部である。本願発明のごとく、半導体レーザ素子の電極あるいは半田層が、当該半導体レーザ・チップより大きい領域を有さない場合、溶融半田の偶発的な半田のはみ出し部224によって並置された2つの半田パターン217が電気的に接触する不具合が発生する。
【0043】
【発明の効果】
本願発明は、高歩留まりでの製造を可能とする半導体レ−ザ装置を提供することが出来る。
【図面の簡単な説明】
【図1】図1は、本願発明の一実施例である半導体レ−ザ装置の光の進行方向と交差する面での断面図である。
【図2】図2は、本願発明の一実施例である半導体レ−ザ装置の組み立て時を例示する断面図である。
【図3】図3は、本願発明の半導体レ−ザチップの主要部の平面図である。
【図4】図4は、本願発明の半導体レ−ザチップを接着するサブマウントの平面図である。
【図5】図5は、本願発明のサブマウントと半導体レ−ザチップの電極の位置関係を示す図である。
【図6】図6は、本願発明のサブマウントと半導体レ−ザチップの位置関係を示す図である。
【図7】図7は、本願発明のサブマウントの半田パタ−ンの一例を示す平面図である。
【図8】図8は、本願発明のサブマウントの半田パタ−ンの他の例を示す平面図である。
【図9】図9は、本願発明の第2の実施例である半導体レ−ザ装置の光の進行方向と交差する面での断面図である。
【図10】図10は、従来の半導体レ−ザアレイ接着用半田パタ−ンの例を示す平面図である。
【符号の説明】
101…n型半導体基板、102…n型クラッド層、103…多重量子井戸活性層、104…p型クラッド層、105…p型キャップ層、106…ストライプ状領域、107…n−GaAs、108…p−GaAs、109…分離溝、110…表面金電極、111…酸化シリコン膜、112…裏面電極、113…レ−ザ共振器、114…レ−ザチップ、115…窒化アルミニウム、116…電極、117…半田、118…帯状半田パタ−ン、119…斜辺、120…ボンディングパッド、121…チップ下から出る半田のパタ−ン、122…チップ端面、123…共振器の軸、124…偶発的にはみ出した半田。
Claims (6)
- 第1の電極を有する半導体レーザ・チップとレーザ保持部材とを有し、前記レーザ保持部材は、前記半導体レーザ・チップが搭載される面に電極及びこれに電気的に接続された半田層を有し、前記半導体レーザ・チップの第1の電極は前記レーザ保持部材の半田層に接続され、且つ前記レーザ保持部材の少なくとも半田層が、前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層が、当該半導体レ−ザ・チップのレ−ザ光の出射位置を避けるように配置されていることを特徴とする半導体レ−ザ装置。 - 半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザ部がアレイ状に配置され、この複数の半導体レ−ザ部の夫々の一方の面上にそれぞれの電極が配置された半導体レ−ザ素子が、レーザ保持部材の素子塔載領域上に塔載され、前記素子塔載領域上に分離領域で互いに分離されて配置された複数の電極及び半田層を介在して、前記半導体レ−ザ素子の複数の電極のそれぞれが対応するレーザ保持部材の電極のみと接続され、且つ少なくとも前記半田層が半導体レ−ザ素子の光共振器の延長方向に帯状であり、半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層が、当該半導体レ−ザ素子のレ−ザ光の出射位置を避けるように配置されていることを特徴とする半導体レ−ザ装置。 - 第1の電極を有する半導体レーザ・チップとレーザ保持部材とを有し、前記レーザ保持部材は、前記半導体レーザ・チップが搭載される面に電極及びこれに電気的に接続された半田層を有し、前記半導体レーザ・チップの第1の電極は前記レーザ保持部材の半田層に接続され、且つ前記レーザ保持部材の少なくとも半田層が、前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ・チップの光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする半導体レ−ザ装置。 - 半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザ部がアレイ状に配置され、この複数の半導体レ−ザ部の夫々の一方の面上にそれぞれの電極が配置された半導体レ−ザ素子が、レーザ保持部材の素子塔載領域上に塔載され、前記素子塔載領域上に分離領域で互いに分離されて配置された複数の電極及び半田層を介在して前記半導体レ−ザ素子の複数の電極のそれぞれが対応するレーザ保持部材の電極のみと接続され、且つ少なくとも前記半田層が半導体レ−ザ素子の光共振器の延長方向に帯状であり、半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ素子の光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする半導体レ−ザ装置。 - 前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ・チップの光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする請求項1に記載の半導体レ−ザ装置。
- 前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ素子の光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする請求項2に記載の半導体レ−ザ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001146375A JP4150511B2 (ja) | 2001-05-16 | 2001-05-16 | 半導体レ−ザ装置 |
GB0209872A GB2380061B8 (en) | 2001-05-16 | 2002-04-30 | Semiconductor laser array |
US10/145,022 US6829265B2 (en) | 2001-05-16 | 2002-05-15 | Semiconductor laser array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001146375A JP4150511B2 (ja) | 2001-05-16 | 2001-05-16 | 半導体レ−ザ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344061A JP2002344061A (ja) | 2002-11-29 |
JP4150511B2 true JP4150511B2 (ja) | 2008-09-17 |
Family
ID=18992044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001146375A Expired - Fee Related JP4150511B2 (ja) | 2001-05-16 | 2001-05-16 | 半導体レ−ザ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6829265B2 (ja) |
JP (1) | JP4150511B2 (ja) |
GB (1) | GB2380061B8 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7724798B2 (en) | 2003-10-15 | 2010-05-25 | Sanyo Electric Co., Ltd. | Two-beam semiconductor laser apparatus |
JP4704703B2 (ja) * | 2004-07-07 | 2011-06-22 | 株式会社リコー | アレイ型半導体レーザ装置 |
JP2006128558A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | 半導体レーザ、半導体レーザの実装方法、半導体レーザ実装構造体および光ディスク装置 |
US8540701B2 (en) | 2005-03-04 | 2013-09-24 | The Invention Science Fund I, Llc | Hair treatment system |
US8679101B2 (en) | 2005-03-04 | 2014-03-25 | The Invention Science Fund I, Llc | Method and system for temporary hair removal |
US8529560B2 (en) | 2005-03-04 | 2013-09-10 | The Invention Science Fund I, Llc | Hair treatment system |
US9055958B2 (en) | 2005-06-29 | 2015-06-16 | The Invention Science Fund I, Llc | Hair modification using converging light |
GB2447488A (en) * | 2007-03-15 | 2008-09-17 | Intense Ltd | Laser diode array contact pads |
JP4933370B2 (ja) * | 2007-07-17 | 2012-05-16 | 株式会社リコー | アレイ型半導体レーザ装置の組み立て方法 |
JP5380135B2 (ja) * | 2009-04-03 | 2014-01-08 | 日本オクラロ株式会社 | マルチビーム半導体レーザ装置 |
JP5091916B2 (ja) * | 2009-06-10 | 2012-12-05 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
US20110186899A1 (en) * | 2010-02-03 | 2011-08-04 | Polymer Vision Limited | Semiconductor device with a variable integrated circuit chip bump pitch |
JP2012033733A (ja) | 2010-07-30 | 2012-02-16 | Sanyo Electric Co Ltd | 半導体レーザ装置および光装置 |
WO2013038921A1 (ja) * | 2011-09-14 | 2013-03-21 | 三洋電機株式会社 | 半導体レーザ装置および光装置 |
US11309681B2 (en) * | 2019-01-31 | 2022-04-19 | Nichia Corporation | Mount member and light emitting device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184892A (ja) * | 1988-01-13 | 1989-07-24 | Canon Inc | 半導体レーザ装置 |
JP2869279B2 (ja) * | 1992-09-16 | 1999-03-10 | 三菱電機株式会社 | 半導体レーザダイオード及びその製造方法並びに半導体レーザダイオードアレイ |
JP3146735B2 (ja) * | 1993-03-26 | 2001-03-19 | 株式会社デンソー | スタックレーザ |
JPH07321412A (ja) * | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | 半導体装置 |
US5555510A (en) | 1994-08-02 | 1996-09-10 | Intel Corporation | Automatic computer card insertion and removal algorithm |
JPH08330672A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体レーザ装置 |
US6052399A (en) * | 1997-08-29 | 2000-04-18 | Xerox Corporation | Independently addressable laser array with native oxide for optical confinement and electrical isolation |
US6229831B1 (en) * | 1997-12-08 | 2001-05-08 | Coherent, Inc. | Bright diode-laser light-source |
JP4462657B2 (ja) * | 1998-06-04 | 2010-05-12 | ソニー株式会社 | 半導体発光素子およびその製造方法 |
-
2001
- 2001-05-16 JP JP2001146375A patent/JP4150511B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-30 GB GB0209872A patent/GB2380061B8/en not_active Expired - Fee Related
- 2002-05-15 US US10/145,022 patent/US6829265B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6829265B2 (en) | 2004-12-07 |
GB2380061A (en) | 2003-03-26 |
JP2002344061A (ja) | 2002-11-29 |
US20020172245A1 (en) | 2002-11-21 |
GB0209872D0 (en) | 2002-06-05 |
GB2380061B8 (en) | 2005-07-06 |
GB2380061B (en) | 2005-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4150511B2 (ja) | 半導体レ−ザ装置 | |
US8085825B2 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
US6873636B2 (en) | Semiconductor laser and semiconductor laser module | |
JP5194055B2 (ja) | フリップチップ接合で製作した多重波長レーザアレー | |
US7023891B2 (en) | Semiconductor optical device | |
US7463662B2 (en) | Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus | |
KR100199035B1 (ko) | 발광 다이오드 어레이 및 그의 제조방법 | |
US5663975A (en) | Multi-beam semiconductor laser with separated contacts characterized by semiconductor mixed crystal and active layer | |
JP4189610B2 (ja) | 光電変換素子およびその製造方法 | |
JP7522895B2 (ja) | 半導体光素子 | |
US4977570A (en) | Semiconductor laser array with stripe electrodes having pads for wire bonding | |
JP4583058B2 (ja) | 半導体レーザ素子 | |
US20050190806A1 (en) | Semiconductor laser and manufacturing method therefor | |
KR19980087483A (ko) | 발광 다이오드 어레이 | |
US5790577A (en) | High output semiconductor laser element having robust electrode structure | |
JP2008047761A (ja) | 半導体レーザ装置 | |
JPH1093186A (ja) | 窒化物半導体レーザ素子 | |
US8617911B2 (en) | Method for forming coating film on facet of semiconductor optical device | |
JPS63122187A (ja) | 半導体レ−ザ | |
JP3573976B2 (ja) | マルチビームレーザダイオード | |
JP4704703B2 (ja) | アレイ型半導体レーザ装置 | |
JPH0831654B2 (ja) | 半導体レーザ装置用サブマウント | |
US20080247439A1 (en) | Semiconductor Laser Device and Method for Fabrication Thereof | |
JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 | |
US20230117347A1 (en) | Quantum cascade laser element and quantum cascade laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |