JP4149243B2 - プラズマ処理装置及びプラズマ処理装置の整合回路設計システム - Google Patents
プラズマ処理装置及びプラズマ処理装置の整合回路設計システム Download PDFInfo
- Publication number
- JP4149243B2 JP4149243B2 JP2002345972A JP2002345972A JP4149243B2 JP 4149243 B2 JP4149243 B2 JP 4149243B2 JP 2002345972 A JP2002345972 A JP 2002345972A JP 2002345972 A JP2002345972 A JP 2002345972A JP 4149243 B2 JP4149243 B2 JP 4149243B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- plasma processing
- matching circuit
- processing chamber
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Plasma Technology (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、プラズマ処理に用いられるプラズマ処理装置、及びこのプラズマ処理装置のプラズマ処理室の負荷インピーダンスに対応した整合回路を製作する整合回路設計システムに係わるものである。
【0002】
【従来の技術】
CVD( chemical vapor deposition)、スパッタリング、ドライエッチング、アッシング等のプラズマ処理を行うプラズマ処理装置の一例としては、従来から、図8に示すような、いわゆる1周波励起タイプのものが知られている。
図8に示すプラズマ処理装置は、高周波電源1とプラズマ励起電極4との間に整合回路2Cが介在されている。整合回路2Cはこれら高周波電源1とプラズマ処理室CNとの間のインピーダンスの整合を得るための回路として設けられている。
【0003】
高周波電源1からの高周波電力は整合回路2Cを介して給電板3によりプラズマ励起電極4へ供給される。この整合回路2Cは導電体からなるハウジングにより形成されるマッチングボックス2内に収納されており、プラズマ励起電極4および給電板3は、導体からなるシャーシ21によって覆われている。
プラズマ励起電極(カソード電極)4の下側には凸部4aが設けられるとともに、このプラズマ励起電極4の下には、多数の孔7が形成されているシャワープレート5が凸部4aに接して設けられている。これらプラズマ励起電極4とシャワープレート5との間には空間6が形成されている。この空間6にはガス導入管17が接続されており、導体からなるガス導入管17の途中には絶縁体17aが挿入されてプラズマ励起電極14側とガス供給源側とが絶縁されている。
【0004】
ガス導入管17から導入されたガスは、シャワープレート5の孔7を介してチャンバ壁10により形成されたチャンバ室60内に供給される。なお、符号9はチャンバ壁10とプラズマ励起電極4とを絶縁する絶縁体である。また、排気系の図示は省略してある。
一方、チャンバ室60内には基板16を載置しプラズマ励起電極ともなるウエハサセプタ(サセプタ電極)8が設けられており、シャフト13で支持されている。
【0005】
シャフト13の下端部とチャンバ底部10Aとがベローズ11により密閉接続されている。
これら、ウエハサセプタ8およびシャフト13はベローズ11により上下動可能となっており、プラズマ励起電極4,8間の距離の調整ができる。
ウエハサセプタ8は直流的に接地され、チャンバ壁10と直流的に同電位とされている。
【0006】
上記のプラズマ処理装置においては、一般的に40.68MHz程度の周波数の電力を投入して、両電極4,8の間でプラズマを生成し、このプラズマにより、CVD( chemical vapor deposition)、スパッタリング、ドライエッチング、アッシング等のプラズマ処理を行うものである。
【0007】
しかし、従来、上記のプラズマ処理装置においては、プラズマ処理室を含めたプラズマ処理装置本体が装置メーカにより製作され、整合回路が高周波電源を作成する電源メーカにより製作されている。
そして、ユーザは、スパッタリング、ドライエッチング、アッシング等のプラズマ処理毎に、これらプラズマ処理室CNと高周波電源1との間のインピーダンス整合を上記整合回路2Cにより行う。
ここで、プラズマ処理室のインピーダンス(負荷インピーダンス)としては、プラズマが発生する前のインピーダンスZ0と、プラズマが発生した後のインピーダンスZ1との2種類がある。
【0008】
インピーダンスZ0は、装置メーカである程度設計上で決定され、正確な数値が測定されるものであるが、機械的寸法誤差等により完全に同一のプラズマ処理装置が製作される訳ではないため、作成されるプラズマ処理室毎に異なったインピーダンスの値を有している。
インピーダンスZ1は、プラズマが発生すると使用しているガスに基づいたプラズマ電流が流れるため、処理に用いるガスの流量,プラズマ処理室の真空度,及び両電極4,8の間隔により変化し、同一のプラズマ処理装置においても、処理するプラズマ処理により異なることとなる。
すなわち、インピーダンスZ1は、ユーザが使用するプラズマ処理の最適化を行った後、実際の値が初めて決定されるパラメータである。
【0009】
例えば、インピーダンスZ1は、ドライエッチング装置の場合、どのような材料で形成されている薄膜を、どのような条件(エッチング速度、エッチング形状等)でエッチングするかにより異なったものとなり、成膜装置の場合も、どのような材料において、どのような条件(成膜速度、薄膜構造など)で成膜するかにより異なったものとなる。
このため、装置メーカと電源メーカとは、インピーダンスZ1の実際の数値を、ユーザへプラズマ処理装置を納入する前に、設計情報として得ることができない。
このため、電源メーカは、インピーダンスZ0がプラズマ処理室毎に異なり、インピーダンスZ1がユーザの行うプロセス毎に異なることから、整合回路2Cのインピーダンス整合の調整マージンを広く取って対応している。
【0010】
【発明が解決しようとする課題】
しかしながら、上述したプラズマ処理装置においては、整合回路2Cの調整マージンを広くとるため、チューニングインダクタのインダクタンスを不必要に大きく設計する必要がある。
このため、上記プラズマ処理装置には、上記チューニングインダクタの寄生高周波抵抗(高周波抵抗成分)も大きくなることにより、整合回路2Cにおける電力損失が増加してしまうという欠点がある。
例えば、高周波電源1の出力波形の周波数が40.68MHzの場合、プラズマ処理室のインピーダンスZ1(プラズマが発生している場合のインピーダンス)が「3.6Ω+j1.4Ω」であり、抵抗101は高周波電源1からの同軸ケーブル1Aとチューニングインダクタとの間の給電線の寄生高周波抵抗であり、40.68MHzにおいて0.33Ωの抵抗値を有し、インダクタ102は上記給電線の寄生インダクタであり、161nHのインダクタンスを有しているので、図9に示す整合回路の構成となる。
【0011】
この整合回路を構成する各素子の定数(設計回路定数)についての関係を、図10のスミスチャートを参考にして説明する。
ここで、上記スミスチャートは、電源系の特性インピーダンス「50Ω」により規格化されている。
点Aが整合回路2Cの入力側である高周波電源1及び同軸ケーブル1Aからなる電源系の特性インピーダンス「50Ω」を示し、点Bが抵抗101により、インピーダンスが移動した点を示し、点Cがチューニングインダクタ102によりインピーダンスが移動した点を示している。
同様に、点Dがロードキャパシタ106により移動した点を示し、点Eが抵抗103により移動した点を示し、点Fがチューニングインダクタ104により移動した点を示している。
この図10のスミスチャートにおいて、点Gが最終的な整合回路2Cの出力インピーダンスであり、プラズマ処理室CNのインピーダンス(負荷インピーダンス)に対して、共役複素インピーダンスの数値となるため、点GのインピーダンスZ1*の数値は「3.6Ω−j1.4Ω」となる。ここで、インピーダンスZ1*は、インピーダンスZ1の共役複素インピーダンスとする。
従って、チューニングコンデンサ105により点Fから点Gに移動することにより、最終的に点Aから点Gへのインピーダンスの整合が行われる。
【0012】
しかしながら、インピーダンスZ1がプラズマ処理の種類及び使用条件などにより、どのような値になるかが不明のため、インピーダンスが移動しても大幅に調整可能、すなわち、チューニングコンデンサ105で調整可能な範囲(E点とF点との間)を大きくするため、チューニングインダクタ104の調整範囲を大きく設定している。
このため、上記チューニングインダクタ104の寄生抵抗103が「2.72Ω」と大きい値となり、無駄な電力を消費することとなる。
また、この寄生抵抗103が大きい値となるため、接続点P(図9参照)の位置のインピーダンスが、寄生抵抗103の円弧E−Gにおける点Eからずれ、点Dの位置に対応する値となる。
【0013】
このため、点Cから点Dへインピーダンスの値を変更するために、ロードキャパシタ106のキャパシタンスが大きくなり、このロードコンデンサ106を介して大きな電流が流れ、整合回路に流れる電流ロスを大きくしてしまう(給電ロスの増大)。
したがって、従来の整合回路には、抵抗101を流れる電流も上述した理由により増加し、抵抗101で消費される電力も大きくなり、寄生抵抗103で消費される電力と合わせると、整合回路内部において消費される電力損失が大きくなってしまうという問題がある。
【0014】
また、上述した問題を解決するため、チューニングインダクタ104での端子の位置を可変とし、インダクタンスを調整するインダクタが考案されている。
しかしながら、上述したインダクタは、高周波電源から出力される高い電力に対して用いるため、端子の接続箇所の接触抵抗が高い場合、この接触抵抗において大きな電力損失が予想され、かつ接触抵抗の発熱により、接続箇所の温度が異常に上昇することにより、この熱によってインダクタが破損することが考えられる。
【0015】
また、上述したインダクタは、最終的に可変範囲が最適化されることがなく、固定もされないため、メンテナンスなどにおいて、インダクタンスが変化することで再調整が必要となり、またインダクタのコイルに対して端子の移動を行うため、プラズマ処理毎の微調整が行い難い等の問題がある。
さらに、上記インダクタを用いた整合回路も、すでに述べた従来例と同様に、プラズマ処理室のインピーダンスZ0,Z1が不明な状態で調整されていることに変わりはない。
【0016】
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
1.インピーダンスZ0とプラズマ処理毎のインピーダンスZ1とに対して最適化された整合回路を提供すること。
2.整合回路を製作するメーカーがインピーダンスZ0及びインピーダンスZ1を、通信手段を介して入手可能とすること。
3.インピーダンスZ0のモニタを可能とすること。
4.整合回路を構成する受動素子の寄生高周波抵抗によって生ずる回路損失を低下させること(製品の設計製造時において)。
5.整合回路の整合のずれによって生ずるミスマッチロスを低下させること(製品の設計製造時において)。
【0017】
【課題を解決するための手段】
本発明のプラズマ処理装置は、高周波電源(高周波電源1)と、プラズマ処理室(プラズマ処理室CN)と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路(整合回路2A)を有しており、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスZ0と前記プラズマ放電後のプラズマ処理室のインピーダンスZ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路は、前記調整用整合回路に交換自在としてなることを特徴とする。
この結果、本発明のプラズマ処理装置は、プラズマ処理に、実際にプラズマ放電を行った状態において、プラズマ処理室のインピーダンス(インピーダンスZ1)を測定し、このインピーダンスに基づいてスミスチャートなどを用いたパラメータ調整アルゴリズムにより、整合回路のチューニングインダクタ(チューニングインダクタ204)のインダクタンス等の回路定数の最適化を行うことができ、整合回路による整合のずれによって生ずるミスマッチロスを低減することができる。また、チューニングインダクタのインダクタンスが最適化(最小化)されることで、このチューニングインダクタの寄生高周波抵抗(203)が小さくなり、この寄生高周波抵抗での電力損失を低下させることが可能となり、整合回路における回路損失を低減することができる。
本発明では、前記製品用整合回路にチューニングインダクタが設けられ、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整によりなされるようにすることができる。
本発明では、前記製品用整合回路にチューニングインダクタとコンデンサが設けられ、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整によりなされるようにすることができる。
【0018】
したがって、本発明のプラズマ処理装置は、プラズマ処理毎に、整合回路を構成する受動素子の寄生高周波抵抗によって生ずる回路損失及び整合回路の整合のずれによって生ずるミスマッチロスの少ない整合回路を製作し、プラズマ処理室内のプラズマ放電が行われているプラズマ処理空間に対して、実効的に供給する電力を増加させ、プラズマ処理の処理速度が向上することにより、装置における製品(デバイス)の生産性を向上させる効果がある。
加えて、本発明のプラズマ処理装置は、新たに納入された場合に製品整合回路の製作を行うだけでなく、生産する製品を切り替える時点において、プロセス条件の変更により、プラズマ処理室のインピーダンスが変化した場合にも、新たに納入したときと同様に、このインピーダンスに対応した製品整合回路を製作し、提供することで、常に、プラズマ処理装置に最適な電力損失の少ない製品整合回路をユーザに提供することが可能となる。
【0019】
本発明のプラズマ処理装置は、前記製品整合回路が、前記プラズマ処理室のプラズマ放電前のインピーダンスZ0と、プラズマ放電後のプラズマ処理室のインピーダンスZ1とを含めたほぼ最小範囲(すなわち、インピーダンスZ0とインピーダンスZ1とで規定される範囲を、微調整が行える程度に広げた範囲)の調整範囲で構成されており、この調整範囲においてインピーダンス整合を行うことで、従来例のようなインピーダンスZ0及びインピーダンスZ1が不明で広い調整範囲を有する整合回路に比較し、電力損失の少ない状態でプラズマ処理を行うことができる効果がある。
【0020】
本発明のプラズマ処理装置は、前記プラズマ処理室に、このプラズマ処理室のインピーダンスZ0を測定する測定端子が設けられており、プラズマ処理を変更するとき、新たな製品整合回路を製作する調整範囲の決定に用いるため、インピーダンスZ0の測定に要する時間を短縮することが可能である。
なお、この測定端子を設けることで、インピーダンスZ0のモニタが随時行えるため、このZ0の異常を検知することで、通常使用におけるプラズマ処理室のメンテンナンス時期の推定も可能となる。
【0021】
本発明のプラズマ処理装置の整合回路設計システムは、出力インピーダンスが内部の可変受動素子(チューニングコンデンサ255,ロードコンデンサ256)の調整により制御される調整用整合回路(整合回路2A)と、この可変受動素子が駆動手段(図示しないモータ)により調整された調整量(調整データD1,D2)を測定する調整量測定手段(調整量測定部52)と、プラズマ放電時に高周波電源から供給される電力に対する反射波を測定する反射波測定手段(反射波測定部50)と、前記反射波を入力し、この反射波が最小となる状態に前記可変受動素子を前記駆動手段を用いて制御する駆動制御手段(駆動制御部51)と、前記反射波を最小とした調整量に基づき、前記プラズマ処理装置のプラズマ処理室のプラズマ放電後のインピーダンスZ1を演算する演算手段(演算部71)と、このインピーダンスZ1に基づき、回路定数を演算して製品整合回路(整合回路2B)を設計する設計手段(設計部72)とを具備し、前記各手段が通信手段(ユーザ端末53,サーバ70)を介して、情報通信網(情報通信網I)により各々接続されているため、整合回路を製作する会社のエンジニアが、情報通信回線を介して得られる上記調整量に基づき、演算手段によってインピーダンスZ1を求め、設計手段を用いてこのインピーダンスZ1から整合回路を構成する素子の最適な回路定数を求め、製品整合回路の設計を行う。
これにより、本発明のプラズマ処理装置の整合回路設計システムは、エンジニアがプラズマ処理装置が設置されている現地に赴くことなく、インピーダンスZ1のデータを得ることができるため、現地に行くための時間を削減することができ、製品整合回路の製作にかかる期間を短縮させ、かつ、エンジニアが現地に行くための費用がかからなくなるため、整合回路の製作費を削減することが可能である。
【0022】
本発明のプラズマ処理装置の整合回路設計システムは、前記プラズマ処理室に、このプラズマ処理室のプラズマ放電前のインピーダンスZ0を測定する測定手段が設けられており、この測定手段がこの測定端子により測定したインピーダンスZ0を、前記設計手段へ出力することにより、エンジニアが得られたインピーダンスZ0,Z1に基づき、整合回路の調整範囲を最適化することができ、電力損失が大幅に削減された製品整合回路の製作を行える効果がある。
【0023】
本発明のプラズマ処理装置は、前記インピーダンスZ0,前記インピーダンスZ1及び前記整合回路の識別番号を、前記プラズマ処理室毎に対応して記憶する、前記情報通信網に接続された記憶手段(記憶部73)を有しており、メンテナンス時等において必要に応じて各プラズマ処理室のインピーダンスのデータを上記記憶手段から読み出せるため、出荷したプラズマ処理装置に対して製作した製品整合回路のデータを容易に確認することができ、ユーザからのメンテナンスに対する問い合わせに迅速に対応でき、また、過去の履歴からプラズマ処理室の過去に作成された整合回路の回路定数が容易に検索でき、過去に対応したプラズマ処理に戻す場合などに、製品整合回路を製作するときのデータベースとして上記回路定数を用いることができ、プラズマ処理に対応した電力損失の少ない整合回路の設計製造期間の短縮を可能とする。
本発明のプラズマ処理装置の製造方法は、高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスZ0と前記プラズマ放電後のプラズマ処理室のインピーダンスZ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路を前記調整用整合回路に交換することを特徴とする。
本発明において、前記製品用整合回路にチューニングインダクタを設け、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整により行うことができる。
本発明において、前記製品用整合回路にチューニングインダクタとコンデンサを設け、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整により行うことができる。
【0024】
【発明の実施の形態】
以下、本発明に係るプラズマ処理装置の整合装置設計システムの第1の実施形態を、図面に基づいて説明する。
[第1実施形態]
図1は本実施形態のプラズマ処理装置の整合装置設計システムの概略構成を示す概念図であり、マッチングボックス2内部の整合回路2Aの構成が分かるように図示してある。
【0025】
この図において、事業所300には、プラズマ処理装置が設置されており、このプラズマ処理装置のプラズマ処理室CNと、高周波電源1との間にはインピーダンス整合をとる整合回路(整合回路2Aまたは整合回路2B)が介挿される。
各プラズマ処理に対するプラズマ処理装置の立ち上げ時には、上記整合回路として整合回路2A(調整用整合回路)が使用されており、駆動制御部51,反射波測定部50,調整量測定部52により、インピーダンス整合のとれた時点での整合回路2Aの調整量情報がユーザ端末53により、情報通信回線Iを介して、整合回路を製作する会社400のサーバ70に送信される。
【0026】
サーバ70は上記調整量情報を演算部71に出力し、演算部71はこの調整量情報に基づきインピーダンスZ1を演算する。
設計部72は、上記インピーダンスZ1に基づき、整合回路2B(製品整合回路)を構成する素子の各パラメータ(回路定数)を演算する。
会社400の作業者は、この演算された回路定数に基づき、整合回路2Bを製作し、作成された整合回路2Bを事業所300へ送る。
そして、事業所300の作業者は、整合回路2Aと整合回路2Bとを交換して、対応するプラズマ処理による生産を開始する。
以下、この構成について、詳細に説明する。
【0027】
高周波電源1は、マッチングボックス2を介してプラズマ処理室CNに、プラズマ放電のための電力を供給する。
整合回路2Aは、マッチングボックス2内に格納され、高周波電源1の出力インピーダンスとプラズマ処理室CNの負荷インピーダンスとの整合をとる。
この整合回路2Aは、調整用整合回路であり、プラズマ処理室のインピーダンスZ1の測定を行う構成となっている。
すなわち、駆動制御部51は、反射波測定部50の検出する反射波の電力値(例えば、スプリアス電力として検出)が最小となるように、整合回路2Aのロードコンデンサ256及びチューニングコンデンサ255の調整を行う。
ここで、反射波測定部50は、マッチングボックス2と高周波電源1との間に介挿されている。
【0028】
ロードコンデンサ256及びチューニングコンデンサ255は、図示しないモータが回転され、調整シャフトが駆動されることにより、各々キャパシタンスの値が調整可能な可変コンデンサ(バリアブルコンデンサ)である。
ここで、駆動制御装置51は、上記各モータの回転量及び回転方向を制御させつつ、調整シャフトを駆動させることにより、上記バリアブルコンデンサ(ロードコンデンサ256及びチューニングコンデンサ255)の各々のキャパシタンス量を調整する。
【0029】
整合回路2Aの出荷時において、ロードコンデンサ256及びチューニングコンデンサ255は、整合回路を製作するメーカによりプラズマ処理室CNのインピーダンスZ0に対応した初期値に設定されている。
ここで、図示しないプラズマ処理装置を製作するメーカーは、整合回路を製作するメーカ(会社400)へ情報通信網Iにより、インピーダンスZ0のデータを予め送信する。
なお、プラズマ処理装置を製作するメーカーによっては、インピーダンスZ0のデータが全く無く、このため、整合回路2Aについては整合回路を製作するメーカーが経験的な何らかの初期値に設定して出荷される場合もある。
ここでは、プラズマ処理装置のメーカーと整合回路のメーカーを別としたが、2つのメーカーが同一であってもかまわない
【0030】
調整量測定部52は、調整量測定器207が検出した、駆動制御回路51がインピーダンスZ0の位置からロードコンデンサ256の調整シャフトを駆動させた変化量(調整量)、例えば、モータの回転量及び回転方向を測定し、数値化を行い調整量データD1とする。
同様に、調整量測定部52は、調整量測定器208が検出した、駆動制御回路51がインピーダンスZ0の位置からチューニングコンデンサ255の調整シャフトを駆動させた変化量(調整量)、例えば、モータの回転量及び回転方向を測定し、数値化を行い調整量データD2とする。
【0031】
また、反射波測定部50から入力される反射波電力値が最小となった時点で、調整量測定部52は、整合がとれたことを示す駆動制御部51からの制御信号と共に、この調整量データD1,D2を、ユーザ端末53へ送信する。
ユーザは、ユーザ端末53の表示画面において、整合回路2Aにより高周波電源1とプラズマ処理室CNとのインピーダンス整合がとれたことを確認し、調整量データD1及びD2をサーバ70へ送信する。
【0032】
サーバ70は、ユーザ端末53と情報通信回線Iを介して接続され、ユーザ端末53との間で、各種データの送受信を行う。
ここで、情報通信回線Iは、公衆回線網,専用回線網,インターネットなどにより構成された情報通信網である。
演算部71は、サーバ70から入力される調整量データD1,D2に基づき、調整されたロードコンデンサ256及びチューニングコンデンサ255の各々の調整量分のキャパシタンスを演算する。
【0033】
ここで、チューニングインダクタ254のインダクタンス,このチューニングインダクタ254の寄生高周波抵抗253の抵抗値,給電線の寄生インダクタ102(整合回路2Aまたは2Bの入力端子とロードキャパシタ206の接点Pとの間の配線)のインダクタンス,上記給電線の寄生抵抗101の抵抗値の各数値と、ロードコンデンサ256及びチューニングコンデンサ255のキャパシタンスの初期値とは、予めデータベース73に整合回路2Aの識別番号に対応して格納されている。
【0034】
演算部71は、ロードコンデンサ256における、調整量データとキャパシタンスとの関係を示す所定の関数またはルックアップテーブルに基づき、調整量データD1に対応したキャパシタンスの数値を演算し、この数値と初期値とを加算して、インピーダンス整合のとれた時点におけるロードコンデンサ256のキャパシタンスを演算する。
また、同様に、演算部71は、チューニングコンデンサ255における、調整量データとキャパシタンスとの関係を示す所定の関数またはルックアップテーブルに基づき、調整量データD2に対応したキャパシタンスの数値を演算し、この数値と初期値(インピーダンスZ0のときのキャパシタンス)とを加算(調整量が減少方向で有れば減算)して、インピーダンス整合のとれた時点におけるチューニングコンデンサ255の調整後のキャパシタンスを演算する。
【0035】
ここで演算された各数値は、例えば、チューニングコンデンサ255がチューニングコンデンサ105(図9)に対応し、ロードコンデンサ256がロードコンデンサ106(図9)に対応している。
ここでは初期値に調整量を加算して求めたが、調整量測定器208がチューニングコンデンサ255の調整位置情報を検出する手段であれば、これに対応する関数またはルックアップテーブルを用意して、調整量からキャパシタンスを直接求めてもよい。
【0036】
また、演算部71は、チューニングインダクタ254のインダクタンス,このチューニングインダクタ254の寄生高周波抵抗253の抵抗値,給電板の寄生インダクタ102のインダクタンス,給電板の寄生抵抗101の抵抗値の各数値と、ロードコンデンサ256及びチューニングコンデンサ255の演算されたキャパシタンスの各数値とから、インピーダンスZ1(例えば、図9の回路定数とするとプラズマ処理室CNのインピーダンスZ1は3.6Ω+j1.4Ωとなる)を演算する。
ここで行われるインピーダンスZ1の演算は、上記演算用パラメータとインピーダンスZ1との関係を示す関数、またはこの演算パラメータとインピーダンスZ1との関係を示すルックアップテーブルの検索により行う。
【0037】
設計部72は、上記インピーダンスZ1,インピーダンスZ0,給電線の寄生インダクタ102のインダクタンス,給電線の寄生抵抗101の抵抗値からなる設計用パラメータに基づき、図2に示す製品用整合回路2Bにおける、ロードコンデンサ206のキャパシタンス,チューニングインダクタ204のインダクタンス,チューニングコンデンサ205のキャパシタンスの各設計回路定数を演算する。
ここで行われる上記各回路定数の演算は、上記設計用パラメータとこの各設計回路定数との関係を示す関数、またはこの設計用パラメータと設計回路定数との関係を示すルックアップテーブルの検索により行う。
【0038】
設計部72は、演算されたインピーダンスZ1の数値と、演算したロードコンデンサ206のキャパシタンス,チューニングインダクタ204のインダクタンス,チューニングコンデンサ205のキャパシタンスの各設計回路定数と、演算部71に入力された調整量データD1及びD2とを、プラズマ処理室CNの識別番号に対応させて、記憶部73に記憶させる。
記憶部73の各データの格納フォーマットを、図3及び図4に示す。
記憶部73には、図3において示すように、各プラズマ処理室の識別番号に対応させて、プラズマ処理室CNの製造番号、最新のインピーダンスZ0,Z1の値が記憶されている。
【0039】
また、記憶部73には、図3に示す記憶フォーマットの各上記識別番号に対応した下位層として、図4に示すフォーマットにおいてデータが記憶されている。
すなわち、図4のフォーマットに示すように、識別番号に対応して、ロードコンデンサの変化量データD1,チューニングコンデンサの調整量データD2,このときのインピーダンスZ1,チューニングインダクタ204のインダクタンス,チューニングコンデンサ205のキャパシタンス,ロードコンデンサ206のキャパシタンスとが、プラズマ処理毎の調整を行った日付に対応して、時系列な履歴として記憶部73に記憶されている。
【0040】
また、調整量測定部52は、図3に示すように、プラズマ処理室CNのインピーダンスZ0の測定を、所定の期間毎(例えば、1ヵ月毎)に行い、測定されたインピーダンスZ0をサーバ70に送信し、サーバ73はこの最新のインピーダンスZ0の数値を、識別番号に対応させて、記憶部73へ格納する。
以下、整合回路2B及びプラズマ処理室CNの構成を示し、インピーダンスZ0の測定方法について、図5を用いて説明する。図5は、本実施形態のプラズマ処理装置の概略構成を示す図であり、上述したように、整合回路が整合回路2Bに交換された後の構成を示している。
【0041】
ここで、本実施形態のプラズマ処理装置は、CVD(chemical vapor deposition)、スパッタリング、ドライエッチング、アッシング等のプラズマ処理をおこなう1周波励起タイプのプラズマ処理装置とされ、図5に示すように、プラズマを励起するための平行平板型電極4,8を有するプラズマチャンバ(プラズマ処理室)CNと、この電極3に接続された高周波電源1と、前記プラズマチャンバCNと前記高周波電源1とのインピーダンス整合を得るための整合回路2Bとを具備する構成とされる。
【0042】
さらに詳細に説明すると、本実施形態のプラズマ処理装置は、プラズマチャンバCNの上部に高周波電源1に接続されたプラズマ励起電極(電極)4およびシャワープレート5が設けられ、プラズマチャンバCNの下部にはシャワープレート5に対向して被処理基板16を載置するサセプタ電極(電極)8が設けられている。プラズマ励起電極(電極)4は、給電板(高周波電力配電体)3および整合回路2Bを介して第1の高周波電源1と接続されている。これらプラズマ励起電極4および給電板3は、シャーシ21に覆われるとともに、整合回路2Bは導電体からなるマッチングボックス2の内部に収納されている。
給電板3としては、幅50〜100mm、厚さ0.5mm、長さ100〜300mmの形状を有する銅の表面に銀めっきを施したものが用いられており、この給電板3は、後述する整合回路2Aのチューニングコンデンサ24の出力端子、および、プラズマ励起電極4にそれぞれネジ止めされている。
【0043】
また、プラズマ励起電極(カソード電極)4の下側には凸部4aが設けられるとともに、このプラズマ励起電極(カソード電極)4の下には、多数の孔7が形成されているシャワープレート5が凸部4aに接して設けられている。これらプラズマ励起電極4とシャワープレート5との間には空間6が形成されている。この空間6にはガス導入管17が接続されており、導体からなるガス導入管17の途中には絶縁体17aが挿入されてプラズマ励起電極14側とガス供給源側とが絶縁されている。
【0044】
ガス導入管17から導入されたガスは、シャワープレート5の多数の孔7からチャンバ壁10により形成されたチャンバ室60内に供給される。チャンバ壁10とプラズマ励起電極(カソード電極)4とは絶縁体9により互いに絶縁されている。また、排気系の図示は省略してある。
一方、チャンバ室60内には基板16を載置しプラズマ励起電極ともなるウエハサセプタ(サセプタ電極)8が設けられている。
【0045】
サセプタ電極(対向電極)8の下部中央には、シャフト13が接続され、このシャフト13がチャンバ底部10Aを貫通して設けられるとともに、シャフト13の下端部とチャンバ底部10A中心部とがベローズ11により密閉接続されている。これら、ウエハサセプタ8およびシャフト13はベローズ11により上下動可能となっており、プラズマ励起電極4,8間の距離の調整ができる。
これらサセプタ電極8とシャフト13とが接続されているため、サセプタ電極8,シャフト13,ベローズ11,チャンバ底部10A,チャンバ壁10は直流的に同電位となっている。さらに、チャンバ壁10とシャーシ21は接続されているため、チャンバ壁10,シャーシ21,マッチングボックス2はいずれも直流的に同電位となっている。
【0046】
ここで、整合回路2Bは、プラズマ処理室CN内のプラズマ状態等の変化に対応してインピーダンスを調整するために、その多くは複数の受動素子を具備する構成とされている。
整合回路2Bは、すでに述べたように、複数の受動素子として、整合回路2Bの入力端子とロードキャパシタ206の接点との間に、寄生インダクタ及び寄生抵抗を含み、チューニングインダクタ204及びチューニングコンデンサ205が直列に設けられ、これらチューニングインダクタ204とチューニングコンデンサ205とには、並列にロードコンデンサ206が接続され、このロードコンデンサ206の一端はマッチングボックス2に接続されている。
ここで、チューニングコンデンサ204は給電板3を介してプラズマ励起電極4に接続されている(図5の点Bから符号CN側をプラズマ処理室CNととらえる)。
マッチングボックス2は、同軸ケーブル1Aのシールド線に接続されており、このシールド線が直流的にアースされている。これにより、サセプタ電極8,シャフト13,ベローズ11,チャンバ底部10A,チャンバ壁10,シャーシ21,マッチングボックス2は接地電位に設定されることになり、同時に、ロードコンデンサ206の一端も直流的にアースされた状態となる。
【0047】
また、本実施形態のプラズマ処理装置においては、13.56MHz程度以上の周波数の電力、具体的には、例えば13.56MHz,27.12MHz,40.68MHz等の周波数の電力を投入して、両電極4,8の間でプラズマを生成し、このプラズマにより、サセプタ電極8に載置した基板16にCVD( chemical vapor deposition)、ドライエッチング、アッシング等のプラズマ処理をおこなう。
このとき、高周波電力は、高周波電源1から同軸ケーブル1A,整合回路2B,給電板3,プラズマ励起電極(カソード電極)4に供給される。一方、高周波電流の経路を考えた場合、電流はこれらを介してプラズマ空間(チャンバ室60)を経由した後、さらにもう一方の電極(サセプタ電極)8,シャフト13,ベローズ11,チャンバ底部10A,チャンバ壁10を通る。その後、シャーシ21,マッチングボックス2,同軸ケーブル1Aのシールド線を通り、高周波電源1のアースに戻る。
【0048】
そして、プラズマ処理室CNは上記構造のため、プラズマ放電におけるインピーダンスZ1がガス流量,ガスの種類,真空度、プラズマ励起電極4とサセプタ電極8との間の距離等により異なるため、プラズマ処理毎に整合回路2Bの回路定数を最適化する必要がある。
また、プラズマ処理を行うことにより、プラズマ処理室CNには熱的ストレス等がかかるため、プラズマ処理室CNの機械的寸法が変化し、インピータンスZ0が徐々に変化するばかりでなく、エッチングや成膜処理のプラズマ処理で発生した生成物が、プラズマ処理室CNの内壁に堆積することによってもインピーダンスZ0が徐々に変化していく。
【0049】
このインピーダンスZ0へ変化により、プラズマ室問に対して実効的に供給する電力が変化し、プラズマ処理の結果が変化するため、本願発明においては、インピーダンスZ0をモニタすることにより、プラズマ処理室CNのメンテナンスの時期を判定し、常に安定したデバイスの生産が行えるようにする。
すなわち、サーバ70は、調整量測定部52から送信されるインピーダンスZ0と、予めデータベースに設定されている、メンテナンスが必要となるインピーダンス設定値とを比較し、インピーダンスZ0がこのインピーダンス設定値を超えた場合、メンテナンスを行う必要があることを、表示画面において作業者等に通知する。
そして、上記通知に基づき、メンテナンスでプラズマ処理室CN内の部品交換を行うため、部品交換後にもインピーダンスZ0が上記インピーダンス設定値に保たれることを確認する。
また、プラズマ処理室CNはメンテナンス後に再び熱履歴を経るために、機械的寸法の掲示変化等により、インピーダンスZ0が変動するので、これがインピーダンス設定値に保たれていることを継続して確認する。
【0050】
プラズマ処理室CNのインピーダンスZ0の測定は、図1及び図5に示すインピーダンス測定器ANにより行う。
調整量測定部52は、所定の期間毎に、インピーダンス測定器ANがインピーダンスZ0の測定を行うよう制御する。
このとき、調整量測定部52は、スイッチSW1をオフ状態として整合回路2Bを給電板3から切り離し、スイッチSW2をオン状態として給電板3の測定端子にインピーダンス測定器ANを接続し、インピーダンス測定器ANにプラズマチャンバCNのインピーダンスZ0を行わせる。
したがって、プラズマチャンバCNの測定範囲としては、整合回路2Bの受動素子のうち出力最終段の受動素子の出力端位置で切り離した状態をその対象、すなわち、給電板3に接続されるチューニングコンデンサ205の出力端位置PRで、給電板3と整合回路2Bの端子との接続をスイッチSW1で切り離した状態のプラズマチャンバCNを測定範囲とする。
なお、スイッチSW1から点B(図5)までのインピーダンスと、スイッチSW2から点Bまでのインピーダンスとは、一致するよう設計されている。
【0051】
次に、図1、図2,図5及び図6を参照し、第1の実施形態の動作例を説明する。図6は、図1のプラズマ処理装置の整合回路設計システムの動作例を説明するフローチャートである。
ステップS1において、事業所300に納入されたプラズマ処理装置の立ち上げ時の条件出しが、プラズマ放電された状態で行われ、プラズマ処理に対応したプロセス条件(ガス流量,ガスの種類,真空度等)が決定される。
このとき、駆動制御部51は、プラズマ放電が発生している状態で、反射波測定部50で測定された反射波が最小となる状態、すなわち、高周波電源1とプラズマ処理室CNとの間のインピーダンス整合がとれた状態となるように、整合回路2Aのチューニングコンデンサ255及びロードコンデンサ256の各キャパシタンスの調整を行う。
【0052】
次に、ステップS2において、調整量測定部52は、調整量測定部207,208が各々測定した、駆動制御部51が調整したロードコンデンサ256,チューニングコンデンサ255の調整シャフトの調整量を検出する。
そして、ステップS3において、調整量測定部52は、ロードコンデンサ256,チューニングコンデンサ255の調整量を、それぞれ調整量データD1,変化量データD2として、ユーザ端末53へ出力する。
これにより、作業者は、ユーザ端末53の表示画面において、高周波電源1とプラズマ処理室CNとの間のインピーダンス整合がとれたことを確認し、整合回路2Bの作成の要求と共に、これら調整量データD1,D2をサーバ70へ送信する。
【0053】
次に、ステップS4において、演算部71は、サーバ70から入力される変化量データD1,D2に基づき、各々ロードコンデンサ256及びチューニングコンデンサ255の調整された変化分のキャパシタンスを演算する。
これにより、演算部71は、ロードコンデンサ256及びチューニングコンデンサ255の演算されたキャパシタンスと、寄生抵抗101,寄生インダクタ102,チューニングインダクタ254のインダクタンス,チューニングインダクタ254の寄生高周波抵抗253の抵抗値とを用い、これら演算用パラメータとインピーダンスとの対応を示す関数に基づき、インピーダンスZ1を演算する。
【0054】
次に、ステップS5において、設計部72は、上記演算されたインピーダンスZ1,記憶部73に予め記憶されているインピーダンスZ0,給電線の寄生インダクタ102のインダクタンス,給電線の寄生抵抗101の抵抗値の設計用パラメータを用い、これら設計用パラメータと、整合回路におけるロードコンデンサのキャパシタンス,チューニングインダクタのインダクタンス,チューニングコンデンサのキャパシタンスの組み合わせとの対応を示す関数に基づき、図2に示す整合回路2Bにおける、ロードコンデンサ206のキャパシタンス,チューニングインダクタ204のインダクタンス,チューニングコンデンサ205のキャパシタンスの各設計回路定数を演算する。
この設計回路定数は、整合回路2Bの調整範囲内に、インピーダンスZ0とインピーダンスZ1とが含まれる値とする。
ここで、上記調整範囲は、できればインピーダンスZ0とインピーダンスZ1とが形成するインピーダンスの領域に対して対応した範囲を有し、かつ若干の余裕を有する範囲とする。
【0055】
そして、ステップS6において、作業者は、得られた上記各回路定数に基づき、整合回路2Bを設計し、この設計に基づき、整合回路2Bを製作する。
次に、ステップS7において、会社400の作業者は、製作した整合回路2Bを梱包して、事業所300へ発送する。
そして、事業所300の作業者は、整合回路2Aをプラズマ処理装置から取り外し、送られてきた整合回路2Bをプラズマ処理装置へ搭載し、デバイスの生産を開始する。
【0056】
ここで、最適化された図2の整合回路2Bを構成する素子の設計回路定数を、図7のスミスチャートで確認する。
点Aが整合回路2Bの入力側である高周波電源1及び同軸ケーブル1Aからなる電源系の特性インピーダンス「50Ω」を示し、点Bが抵抗101によりインピーダンスが移動した点を示し、点Cがインダクタ102によりインピーダンスが移動した点を示している。
同様に、点Fがロードキャパシタ206及び抵抗203により移動した点を示し、点Gがチューニングインダクタ204により移動した点を示している。
この図7のスミスチャートにおいて、点Hが最終的な整合回路2Cの出力インピーダンスであり、プラズマ処理室CNのインピーダンス(負荷インピーダンス)に対して、共役複素インピーダンスの数値となるため、点HのインピーダンスZ1*の数値は「3.6Ω−j1.4Ω」となる。
ここで、インピーダンスZ1*は、インピーダンスZ1の共役複素インピーダンスとする。
従って、チューニングコンデンサ205により点Gから点Hに移動することにより、最終的に点Aから点Hへのインピーダンスの整合が行われる。
【0057】
ここで、チューニングインダクタ204のインダクタンスが整合回路2Aのチューニングコンダクタのそれに比較して大幅に減少することにより、寄生高周波抵抗203の抵抗値が減少し、ロードコンデンサ205のキャパシタンスを大きくしなくとも、チューニングインダクタ204の円弧(インピーダンスチャート上)とロードコンデンサ206の円弧(アドミタンスチャート上)とが点Fで接する。
インピーダンスZ1(点H)及びインピーダンスZ0が判明しているため、チューニングインダクタ204のインダクタンスとチューニングコンデンサ205のキャパシタンスとの調整可能な範囲(F点とG点との間)を最適化することができ、調整範囲を最低限に近い範囲に設定でき、整合のずれによって生ずるミスマッチロスを低減することができる。
【0058】
また、本発明における製品整合回路は、寄生高周波抵抗203の抵抗値(0.2Ω)が従来の寄生高周波抵抗103の抵抗値(2.72Ω)に比較して、1桁小さくなっているため、ここで消費される電力損失も1桁に削減されることになり、大幅に電力損失を低下させることになり、整合回路における回路損失を低減することができる。
【0059】
上述したように、本発明の整合回路設計システムは、整合回路2Aにより、使用するプラズマ処理におけるプラズマ放電に対応するインピーダンスZ1を得ることができ、このインピーダンスZ1に基づいて、インピーダンスZ1に最適な整合回路2Bを製作するため、整合のずれによって生ずるミスマッチロスや整合回路における回路損失を全般的に削減することができ、プラズマ処理装置の省エネルギー化を行うことができる。
【0060】
これにより、プラズマ空間に対して実効的に供給する電力を増加させることができ、プラズマ処理の生産性を向上することができる。また、同じ処理結果を得るために少ない投入電力で済むのでプラズマ処理装置の消費電力を低減することもできる。
以上、本発明の一実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
例えば、図1のプラズマ装置の整合回路設計システムにおいて、会社400に設置されたサーバ70に演算部71及び設計部72を設け、サーバ70を介して情報通信回線Iに接続させる構成として説明したが、他の構成として、演算部71を事業所300に設定されたユーザ端末53に接続される構成としても良い。
【0061】
すなわち、演算部71がユーザ端末53を介して、情報通信網Iに接続される構成としても良い。
この場合、演算部71は、変化量測定部52からの変化量データD1,D2に基づき、インピーダンスZ1を求める。
ユーザは、このインピーダンスZ1をユーザ端末53により、サーバ70に送信する。
そして、設計部72は、サーバ70から入力されるインピーダンスZ1を含む設計用パラメータに基づいて、設計回路定数の演算を行う。
【0062】
また、図1のプラズマ処理装置の整合回路設計システムにおいて、さらに他の構成として、演算部71及び設計部72を事業所300に設定されたユーザ端末53に接続される構成としてもよい。
すなわち、演算部71及び設計部72がユーザ端末53を介して、情報通信網Iに接続される構成としても良い。
この場合、演算部71は、変化量測定部52からの変化量データD1,D2に基づき、インピーダンスZ1を求める。
【0063】
次に、設計部72は、サーバ70から入力されるインピーダンスZ1を含む設計用パラメータに基づいて、設計回路定数の演算を行う。
そして、ユーザは、この設計回路定数をユーザ端末53により、サーバ70に送信する。
上述した2つの他の構成は、演算部71と設計部72との設置場所が異なるのみであり、それ以外の、動作については、すでに述べた一実施形態と同様である。
また、上述した2つの他の構成は、効果についても一実施形態と同様である。
【0064】
【発明の効果】
本願発明の整合回路設計システムによれば、調整用整合回路により、使用するプラズマ処理におけるプラズマ放電に対応するインピーダンスZ1を得ることができ、このインピーダンスZ1に基づいて、インピーダンスZ1に最適な製品整合回路を製作するため、整合のずれによって生ずるミスマッチロスや整合回路における回路損失を全般的に削減することができ、プラズマ処理装置の省エネルギー化を行うことができ、プラズマ空間に対して実効的に供給する電力を増加させることができ、プラズマ処理の生産性を向上することができる。また、同じ処理結果を得るために少ない投入電力で済むのでプラズマ処理装置の消費電力を低減することもできる。
本発明のプラズマ処理装置によれば、プラズマ放電前後のインピーダンスの両方の値を含むと想定される広い範囲に設定可能な調整用整合回路を用いてこれらのインピーダンスを計測し、これら実測のインピーダンスZ 0 とZ 1 に基づいて前記所定の設定範囲よりも狭い設定範囲とした製品整合回路を高周波電源とプラズマ処理室との間に入れ替えることができるので、実測のインピーダンスに合わせたインピーダンス調整範囲の狭い製品整合回路を実際に高周波電源とプラズマ処理室との間に装備することができ、これによりインピーダンス整合範囲を広く設定した調整用整合回路よりもインダクタ、コンデンサの調整可能な範囲を最適化できるので、整合ずれによって生じるミスマッチロスを低減できる。また、インダクタやコンデンサの寄生高周波抵抗値を小さくできるので電力損失を削減できる効果があり、プラズマ処理装置の省エネルギー化に寄与する。
また、本発明のプラズマ処理装置の製造方法によれば、コンデンサの調整可能な範囲を最適化できるので、整合ずれによって生じるミスマッチロスを低減できるプラズマ処理装置を提供できる。また、インダクタやコンデンサの寄生高周波抵抗値を小さくできるので電力損失を削減できる効果があり、省エネルギー化に寄与するプラズマ処理装置を提供できる。
【図面の簡単な説明】
【図1】 本発明によるプラズマ処理装置の整合回路設計システムの構成を示す概念図である。
【図2】 本発明における製品整合回路の構成を示す概念図である。
【図3】 図1における記憶部73のデータの記憶フォーマットを示す図である。
【図4】 図1における記憶部73のデータの記憶フォーマットを示す図である。
【図5】 本発明によるプラズマ処理装置におけるプラズマ処理室ユニットの概略構成を示す断面図である。
【図6】 図1のプラズマ処理装置の整合回路設計システムの動作を示すフローチャートである。
【図7】 図2の製品整合回路の各部のインピーダンスの変化を示すスミスチャートである。
【図8】 従来例によるプラズマ処理装置におけるプラズマ処理室ユニットの概略構成を示す断面図である。
【図9】 従来例による整合回路の構成を示す概念図である。
【図10】 図9の整合回路の各部のインピーダンスの変化を示すスミスチャートである。
【符号の説明】
1 高周波電源
2 マッチングボックス
2A,2B,2C 整合回路
3 給電板
50 反射波測定部
51 駆動制御部
52 調整量測定部
53 ユーザ端末
70 サーバ
71 演算部
72 設計部
73 記憶部
101 寄生高周波抵抗
102 寄生インダクタ
203,253 寄生高周波抵抗
204,254 チューニングインダクタ
205,255 チューニングコンデンサ
206,256 ロードコンデンサ
208 調整量測定器
300,301,302 事業所
400 会社
AN インピーダンス測定器
CN プラズマ処理室
I 情報通信網
SW1,SW2 スイッチ
Claims (10)
- 高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスZ0と前記プラズマ放電後のプラズマ処理室のインピーダンスZ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路は前記調整用整合回路に交換自在としてなることを特徴とするプラズマ処理装置。 - 前記製品用整合回路にチューニングインダクタが設けられ、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整によりなされたことを特徴とする請求項1に記載のプラズマ処理装置。
- 前記製品用整合回路にチューニングインダクタとコンデンサが設けられ、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定が前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整によりなされたことを特徴とする請求項1に記載のプラズマ処理装置。
- 前記プラズマ処理室に、このプラズマ処理室のインピーダンスZ0を測定する測定端子が設けられていることを特徴とする請求項1〜3のいずれかに記載のプラズマ処理装置。
- 出力インピーダンスが内部の可変受動素子の調整により制御される調整用整合回路と、この可変受動素子が駆動手段により調整される調整量を測定する調整量測定手段と、プラズマ放電時に高周波電源から供給される電力に対する反射波を測定する反射波測定手段と、前記反射波を入力し、この反射波が最小となる状態に前記可変受動素子を前記駆動手段を用いて制御する駆動制御手段と、前記反射波を最小とした調整量に基づき、前記プラズマ処理装置のプラズマ処理室のプラズマ放電後のインピーダンスZ1を演算する演算手段と、このインピーダンスZ1に基づき、製品整合回路を構成する素子の回路定数を演算して前記製品整合回路を設計する設計手段とを具備し、前記各手段が通信手段を介して、情報通信網により各々接続されることを特徴とするプラズマ処理装置の整合回路設計システム。
- 前記プラズマ処理室に、このプラズマ処理室のプラズマ放電前のインピーダンスZ0を測定するインピーダンス測定手段が設けられており、この測定手段がこの測定端子により測定したZ0を、前記設計手段へ出力することを特徴とする請求項5記載のプラズマ処理装置の整合回路設計システム。
- 前記インピーダンスZ0,前記インピーダンスZ1及び前記整合回路の識別番号を、前記プラズマ処理室毎に対応して記憶する、前記情報通信網に接続された記憶手段を有することを特徴とする請求項5または請求項6に記載のプラズマ処理装置の整合回路設計システム。
- 高周波電源と、プラズマ処理室と、前記高周波電源と前記プラズマ処理室との間のインピーダンス整合を行う整合回路の回路定数を抽出する調整用整合回路を有し、該調整用整合回路として、前記プラズマ処理室の負荷インピーダンスに対応したインピーダンス整合を行う回路定数を、使用するプラズマ処理毎に抽出可能であって、前記回路定数を、前記プラズマ処理室のプラズマ放電前のインピーダンスと、プラズマ放電後のプラズマ処理室のインピーダンスの両方の値を含むと想定される所定の範囲にインピーダンスを整合可能な調整用整合回路として設け、
前記調整用整合回路から実際に求められた前記プラズマ処理室のプラズマ放電前のインピーダンスZ0と前記プラズマ放電後のプラズマ処理室のインピーダンスZ1を含む範囲であって、前記調整用整合回路が有していたインピーダンス整合範囲よりも狭い調整範囲に設定して作製された製品整合回路を更に含み、かつ、前記製品整合回路を前記調整用整合回路に交換することを特徴とするプラズマ処理装置の製造方法。 - 前記製品用整合回路にチューニングインダクタを設け、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整により行うことを特徴とする請求項8に記載のプラズマ処理装置の製造方法。
- 前記製品用整合回路にチューニングインダクタとコンデンサを設け、前記インピーダンスZ0とZ1を含む前記狭い調整範囲への設定を前記チューニングインダクタのインダクタンス調整と前記コンデンサのキャパシタンス量の調整により行うことを特徴とする請求項8に記載のプラズマ処理装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345972A JP4149243B2 (ja) | 2001-11-30 | 2002-11-28 | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001367638 | 2001-11-30 | ||
JP2001-367638 | 2001-11-30 | ||
JP2002345972A JP4149243B2 (ja) | 2001-11-30 | 2002-11-28 | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264100A JP2003264100A (ja) | 2003-09-19 |
JP4149243B2 true JP4149243B2 (ja) | 2008-09-10 |
Family
ID=29217699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002345972A Expired - Fee Related JP4149243B2 (ja) | 2001-11-30 | 2002-11-28 | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4149243B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4344886B2 (ja) * | 2004-09-06 | 2009-10-14 | 東京エレクトロン株式会社 | プラズマ処理装置 |
JP2006236867A (ja) * | 2005-02-25 | 2006-09-07 | Ngk Insulators Ltd | プラズマ処理部材 |
JP4804991B2 (ja) * | 2006-03-31 | 2011-11-02 | 株式会社ダイヘン | インピーダンス整合装置 |
JP5083946B2 (ja) * | 2007-04-25 | 2012-11-28 | 株式会社ダイヘン | 高周波電源装置 |
KR101151414B1 (ko) * | 2010-02-23 | 2012-06-04 | 주식회사 플라즈마트 | 임피던스 정합 장치 |
US9666417B2 (en) | 2013-08-28 | 2017-05-30 | Sakai Display Products Corporation | Plasma processing apparatus and method for monitoring plasma processing apparatus |
WO2018193584A1 (ja) * | 2017-04-20 | 2018-10-25 | 堺ディスプレイプロダクト株式会社 | Cvd装置およびそのクリーニング方法 |
-
2002
- 2002-11-28 JP JP2002345972A patent/JP4149243B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003264100A (ja) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100497585B1 (ko) | 플라스마 처리장치 및 그 구동방법과 정합회로 설계시스템 및 플라스마 처리방법 | |
JP4897195B2 (ja) | プラズマ処理方法、プラズマ処理装置およびプラズマ処理装置の製造方法 | |
KR100517036B1 (ko) | 플라즈마 처리장치 | |
KR100478036B1 (ko) | 플라즈마 처리장치의 성능평가방법 | |
US6871111B2 (en) | Performance evaluation method for plasma processing apparatus | |
JP3977114B2 (ja) | プラズマ処理装置 | |
US6806438B2 (en) | Plasma processing apparatus including a plurality of plasma processing units having reduced variation | |
US20050061443A1 (en) | Plasma processing apparatus and system, performance validation system and inspection method therefor | |
JP4149243B2 (ja) | プラズマ処理装置及びプラズマ処理装置の整合回路設計システム | |
US6954033B2 (en) | Plasma processing apparatus | |
US6795796B2 (en) | Performance evaluation method for plasma processing apparatus for continuously maintaining a desired performance level | |
KR100771972B1 (ko) | 플라즈마 여기 시스템 | |
JP4255686B2 (ja) | プラズマ処理装置及びその駆動方法並びにプラズマ処理方法 | |
JP4216054B2 (ja) | プラズマ処理装置及びその運転方法 | |
JP2002100622A (ja) | プラズマ処理装置の性能評価方法、保守方法、及び性能管理システム、並びにプラズマ処理装置及びプラズマ処理装置の性能確認システム | |
CN115298799A (zh) | 供给功率以在衬底处理***中产生等离子体的直接驱动***用的rf基准测量电路 | |
US20240014009A1 (en) | Plasma processing apparatus and plasma processing method | |
JP3866057B2 (ja) | プラズマ処理装置およびプラズマ処理システムとその安定化方法 | |
JP2002110661A (ja) | プラズマ処理装置又はプラズマ処理システムの性能評価方法、性能管理システム、及び性能確認システム | |
JP2007227623A (ja) | 半導体装置の製造方法およびプラズマ処理装置 | |
JP2002100500A (ja) | プラズマ処理装置,プラズマ処理システムおよびこれらの性能確認システム,検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |